JPWO2019082346A1 - 半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2019082346A1
JPWO2019082346A1 JP2019549782A JP2019549782A JPWO2019082346A1 JP WO2019082346 A1 JPWO2019082346 A1 JP WO2019082346A1 JP 2019549782 A JP2019549782 A JP 2019549782A JP 2019549782 A JP2019549782 A JP 2019549782A JP WO2019082346 A1 JPWO2019082346 A1 JP WO2019082346A1
Authority
JP
Japan
Prior art keywords
terminal
connector
semiconductor device
conductive layer
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019549782A
Other languages
English (en)
Other versions
JP6752982B2 (ja
Inventor
宗一郎 梅田
宗一郎 梅田
淳志 久徳
淳志 久徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2019082346A1 publication Critical patent/JPWO2019082346A1/ja
Application granted granted Critical
Publication of JP6752982B2 publication Critical patent/JP6752982B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/3226—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/358—Post-treatment of the connector
    • H01L2224/3583—Reworking
    • H01L2224/35847—Reworking with a mechanical process, e.g. with flattening of the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H01L2224/40106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体装置の接続子の一端部は、水平部と、水平部に繋がり且つ水平部よりも一端部の先端側に位置するとともに、水平部から下方に傾斜した形状を有する第１の傾斜部と、第１の傾斜部に繋がり且つ一端部の先端に位置するとともに、曲げ軸方向に沿って下方に突出するように曲げられた制御用曲げ部と、を含み、制御用曲げ部の下面側が、第２の端子の上面と接触している。

Description

本発明は、半導体装置、及び、半導体装置の製造方法に関する発明である。
従来、例えば、半導体素子を基板の導体層上に載置し、当該半導体素子とリードフレームとをはんだ等の導電性接合材を介して接続子で接合し、当該半導体素子と基板とが封止樹脂で封止された半導体装置が知られている(特許文献１参照)。
このような従来の半導体装置では、例えば、ゲートクリップ等の接続子と半導体素子(MOSFETや1GBTなど) とを接続するために、はんだ材等の導電性接合材を適用する場合、はんだ粒径を維持してはんだ量を減らすことには限界があり、はんだ粒径を小さくするほどコストが増加する。
そして、はんだ量を減らすこと無く、異電極間のはんだブリッジを抑制するためには、接続子に接触するはんだ材が半導体素子の制御信号が入力されるゲートパッド（端子）の上面からはみ出さないようにする必要がある。
また、電気特性を考慮すると、ゲートパッドの面積を小さく、ソースパッドの面積を大きくする必要があるため、ゲートクリップとゲートパッドの接合部はできる限り小さくする必要がある。
ここで、例えば、図１４に示すように、従来の半導体装置には、半導体素子のゲートパッドＴＧに接続されるゲートクリップＧＣの一端が、下側に打ち出された打ち出し部ＧＣ１と、曲げ部ＧＣ２と、を有するものがある。
当該打ち出し部ＧＣ１と曲げ部ＧＣ２によりはんだ材がつぶされるため、クリアランスが十分ではない場合には、はんだ材がゲートパッドＴＧの上面からはみ出てしまう場合がある。
このため、ゲートパッドＴＧの面積の拡張が必要となる（図１４）。また、当該打ち出し部ＧＣ１と曲げ部ＧＣ２とは、打ち出しの工程と曲げの工程の少なくとも２つの工程が必要になり、製造コストが高くなる。
このように、従来の半導体装置では、制御信号が入力される端子（ゲートパッド）の形状に対応して、当該端子に接続される接続子（ゲートパッド）の接続部分の加工を容易にしつつ、当該端子と接続子との接合時に、当該端子の上面から導電性接合材がはみ出すのを抑制することができない問題があった。
特開2015-12065
そこで、本発明は、制御信号が入力される端子の形状に対応して、当該端子に接続される接続子の接合部分の加工を容易にしつつ、当該端子と接続子との接合時に、当該端子の上面から導電性接合材がはみ出すのを抑制することが可能な半導体装置を提供することを目的とする。
本発明の一態様に係る実施形態に従った半導体装置は、
上面に第１の導電層及び第２の導電層が設けられた基板と、
前記基板の前記上面に配置された半導体素子であって、下面に設けられ且つ前記第１の導電層に電気的に接続された第１の端子と、上面に設けられ且つ制御用信号が入力される第２の端子と、を有する半導体素子と、
前記基板及び半導体素子を封止する封止部と、
一端部が前記封止部内の前記基板の上面の端部に設けられた第２の導電層の上面に接触し、他端部が前記封止部から露出しているリードフレームと、
前記基板の前記端部で前記第２の導電層と前記リードフレームの前記一端部との間を接合し且つ導電性を有する第１の制御用導電性接合材と、
一端部が前記封止部内で前記半導体素子の前記第２の端子の上面に接触し、他端部が前記第２の導電層と接触しており、前記第２の導電層と前記半導体素子の上面の第２の端子との間を電気的に接続する、接続子と、
前記半導体素子の前記第２の端子の上面と前記接続子の前記一端部との間を接合し且つ導電性を有する第２の制御用導電性接合材と、
前記基板の前記第２の導電層と前記接続子の前記他端部との間を接合し且つ導電性を有する第３の制御用導電性接合材と、を備え、
前記接続子の前記一端部は、
水平部と、
前記水平部に繋がり且つ前記水平部よりも前記一端部の先端側に位置するとともに、前記水平部から下方に傾斜した形状を有する第１の傾斜部と、
前記第１の傾斜部に繋がり且つ前記一端部の先端に位置するとともに、曲げ軸方向に沿って下方に突出するように曲げられた制御用曲げ部と、を含み、
前記制御用曲げ部の下面側が、前記第２の端子の上面と接触していることを特徴とする。
前記半導体装置において、
前記制御用曲げ部の下面側が、前記第２の端子の上面の中心と接触していることを特徴とする。
前記半導体装置において、
前記制御用曲げ部の下面側が、前記第２の端子の上面と前記曲げ軸方向に線接触している
ことを特徴とする。
前記半導体装置において、
前記接続子の厚さは、前記リードフレームの厚さよりも、薄いことを特徴とする。
前記半導体装置において、
前記接続子は、
前記第１の傾斜部とは反対側で前記水平部Ｘｃに繋がり且つ前記水平部の幅よりも大きい幅を有する基準部をさらに含む
ことを特徴とする。
前記半導体装置において、
前記接続子の前記他端部は、
前記水平部とは反対側で前記基準部に繋がり且つ前記基準部よりも前記他端部の先端側に位置するとともに、前記基準部から下方に傾斜した形状を有する、第２の傾斜部と、
前記第２の傾斜部に繋がり且つ前記他端部の先端に位置する先端部と、を含み、
前記先端部は、
第３の制御用導電性接合材により、前記基板の前記第２の導電層の上面と接合されている
ことを特徴とする。
前記半導体装置において、
前記接続子の前記制御用曲げ部の下面の前記基板からの高さは、 前記先端部の下面の前記基板からの高さよりも、高い
ことを特徴とする。
前記半導体装置において、
前記第２の制御用導電性接合材は、
前記接続子の前記制御用曲げ部が前記第２の端子の上面と線接触する前記曲げ軸方向に沿って配置され、前記第２の端子の上面と前記制御用曲げ部の下面側との間を接合している
ことを特徴とする。
前記半導体装置において、
前記第２の端子の上面は、
長方形の形状を有し、
前記第２の制御用導電性接合材は、
前記第２の端子の上面の中心を取り囲むように位置して、前記接続子の前記制御用曲げ部の下面と前記第２の端子の上面との間を接合している
ことを特徴とする。
前記半導体装置において、
前記制御用曲げ部の下面側と前記第２の端子の上面とは、前記第２の端子の上面の中心を通る前記曲げ軸方向に線接触しており、
前記曲げ軸方向は、前記第２の端子の長方形の一辺と平行になっている
ことを特徴とする。
前記半導体装置において、
前記制御用曲げ部の前記曲げ軸方向の幅は、前記第１の傾斜部の前記曲げ軸方向の幅と、同じである
ことを特徴とする。
前記半導体装置において、
前記制御用曲げ部の前記曲げ軸方向の幅は、前記基準部の前記曲げ軸方向の幅よりも、小さい
ことを特徴とする。
前記半導体装置において、
前記半導体素子Ｓは、
前記第１の端子がドレイン端子であり、前記第２の端子がゲート端子であり、上面に前記第２の端子よりも面積が大きい第３の端子であるソース端子が設けられたＭＯＳＦＥＴであり、
前記リードフレームは、前記ＭＯＳＦＥＴのゲート信号を伝送するための制御用リードフレームである
ことを特徴とする。
前記半導体装置において、
一端部が前記封止部内のドレイン端子である前記第１の端子に電気的に接続され、他端部が前記封止部から露出しているドレイン用リードフレームと、
一端部が前記封止部内のソース端子である前記第３の端子に電気的に接続され、他端部が前記封止部から露出しているソース用リードフレームと、をさらに備える
ことを特徴とする。
また、本発明の一態様に係る実施形態に従った半導体装置の製造方法は、
上面に第１の導電層及び第２の導電層が設けられた基板Ｂを準備する工程と、
下面に設けられ且つ前記第１の導電層に電気的に接続される第１の端子と、上面に設けられ且つ制御用信号が入力される第２の端子と、を有する半導体素子Ｓを、前記基板の前記上面に配置する工程と、
リードフレームの一端部を前記基板の上面の端部に設けられた第２の導電層の上面に接触させる工程と、
導電性を有する第１の制御用導電性接合材により、前記基板の前記端部で前記第２の導電層と前記リードフレームの前記一端部との間を接合する工程と、
接続子の一端部を前記半導体素子の前記第２の端子の上面に接触させるとともに、前記接続子の他端部を前記第２の導電層と接触させ、さらに、導電性を有する第２の制御用導電性接合材により、前記半導体素子の前記第２の端子の上面と前記接続子の前記一端部との間を接合するとともに、導電性を有する第３の制御用導電性接合材により、前記基板の前記第２の導電層と前記接続子の前記他端部との間を接合する工程と、
封止部により、前記基板、前記半導体素子、前記接続子、及び、前記リードフレームの一端を封止する工程と、を備え、
前記接続子の前記一端部は、
水平部と、
前記水平部に繋がり且つ前記水平部よりも前記一端部の先端側に位置するとともに、前記水平部から下方に傾斜した形状を有する第１の傾斜部と、
前記第１の傾斜部に繋がり且つ前記一端部の先端に位置するとともに、曲げ軸方向に沿って下方に突出するように曲げられた制御用曲げ部と、を含み、
前記制御用曲げ部の下面側が、前記第２の端子の上面と接触していることを特徴とする。
本発明の一態様に係る半導体装置は、上面に第１の導電層及び第２の導電層が設けられた基板と、基板の上面に配置された半導体素子であって、下面に設けられ且つ第１の導電層に電気的に接続された第１の端子と、上面に設けられ且つ制御用信号が入力される第２の端子と、を有する半導体素子と、基板及び半導体素子を封止する封止部と、一端部が封止部内の基板の上面の端部に設けられた第２の導電層の上面に接触し、他端部が封止部から露出しているリードフレームと、基板の端部で第２の導電層とリードフレームの一端部との間を接合し且つ導電性を有する第１の制御用導電性接合材と、一端部が封止部内で半導体素子の第２の端子の上面に接触し、他端部が前記第２の導電層と接触しており、前記第２の導電層と前記半導体素子の上面の第２の端子との間を電気的に接続する、接続子と、半導体素子の第２の端子の上面と接続子の一端部との間を接合し且つ導電性を有する第２の制御用導電性接合材と、基板の第２の導電層と接続子の他端部との間を接合し且つ導電性を有する第３の制御用導電性接合材と、を備える。
そして、接続子の一端部は、水平部と、水平部に繋がり且つ水平部よりも一端部の先端側に位置するとともに、水平部から下方に傾斜した形状を有する第１の傾斜部と、第１の傾斜部に繋がり且つ一端部の先端に位置するとともに、曲げ軸方向に沿って下方に突出するように曲げられた制御用曲げ部と、を含み、制御用曲げ部の下面側が、第２の端子の上面と接触している。
この本発明の半導体装置では、例えば、第２の端子と接合される接続子の制御用曲げ部および第１の傾斜部は、曲げ加工のみで形成可能である。
特に、制御用曲げ部の下面側を第２の端子の上面の中心と線接触させることにより、接続子の搭載時に第２の制御用導電性接合材が第２の端子からはみ出すことを防ぐための空間を第１の傾斜部との間に設けることができ、当該第２の端子の面積の縮小することができる。
すなわち、本発明の半導体装置では、制御信号が入力される端子の形状に対応して、当該端子に接続される接続子の接合部分の加工を容易にしつつ、当該端子と接続子との接合時に、当該端子の上面から導電性接合材がはみ出すのを抑制することができる。
図１は、封止前の半導体装置１００の構成の一例を示す斜視図である。 図２は、封止後、リードフレームの切断加工前の半導体装置１００の構成の一例を示す上面図である。 図３は、封止後、リードフレームの切断加工前の半導体装置１００の構成の一例を示す斜視図である。 図４は、リードフレームの切断加工後の半導体装置１００の構成の一例を示す斜視図である。 図５Ａは、図１に示す半導体装置１００の第１、第２のリードフレームＬ１、Ｌ２、及び、接続子Ｘの近傍の領域を拡大した斜視図である。 図５Ｂは、図５Ａに示す接続子Ｘの近傍の領域をさらに拡大した斜視図である。 図５Ｃは、図５Ｂに示す接続子Ｘの近傍の領域の側面の一例を示す側面図である。 図６は、図１に示す半導体装置１００の第１のリードフレームＬ１及び検出用リードフレームＬ１１の近傍の領域を拡大した斜視図である。 図７は、図６に示す第１のリードフレームＬ１と第１の導電性接合材Ｈ１の構成の一例を示す斜視図である。 図８Ａは、図７に示す第１のリードフレームＬ１と第１の導電性接合材Ｈ１の構成の一例を示す上面図である。 図８Ｂは、図８Ａに示す第１のリードフレームＬ１の構成の一例を示す断面図である。 図９は、図６に示す第１のリードフレームＬ１の一端部Ｌ１Ｍの近傍の構成の一例を示す断面図である。 図１０は、半導体装置１００の製造方法の工程の一例を示す図である。 図１１は、図１０に続く、半導体装置１００の製造方法の工程の一例を示す図である。 図１２は、図１１に続く、半導体装置１００の製造方法の工程の一例を示す図である。 図１３は、図１２に続く、半導体装置１００の製造方法の工程の一例を示す図である。 従来の半導体装置の接続子の構成の一例を示す断面図である。
以下、本発明に係る実施形態について図面に基づいて説明する。
 実施形態
図１は、封止前の半導体装置１００の構成の一例を示す斜視図である。また、図２は、封止後、リードフレームの切断加工前の半導体装置１００の構成の一例を示す上面図である。また、図３は、封止後、リードフレームの切断加工前の半導体装置１００の構成の一例を示す斜視図である。また、図４は、リードフレームの切断加工後の半導体装置１００の構成の一例を示す斜視図である。なお、図１の例では、第１のリードフレームＬ１が２つの場合を示している。また、図２の例は、封止部材が透過されたように図示している。
また、図５Ａは、図１に示す半導体装置１００の第１、第２のリードフレームＬ１、Ｌ２、及び、接続子Ｘの近傍の領域を拡大した斜視図である。また、図５Ｂは、図５Ａに示す接続子Ｘの近傍の領域をさらに拡大した斜視図である。また、図５Ｃは、図５Ｂに示す接続子Ｘの近傍の領域の側面の一例を示す側面図である。
例えば、図１ないし図４に示すように、半導体装置１００は、基板Ｂと、半導体素子Ｓと、封止部２００と、第１のリードフレーム（ドレイン用リードフレーム）Ｌ１と、検出用リードフレームＬ１１と、第１の導電性接合材Ｈ１と、ドレイン用導電性接合材ＨＤと、第２のリードフレーム（制御用リードフレーム）Ｌ２と、第２の導電性接合材（第１の制御用導電性接合材）Ｈ２と、第２の制御用導電性接合材ＨＧと、第３の制御用導電性接合材ＨＸと、接続子Ｘと、第３のリードフレーム（ソース用リードフレーム）Ｌ３と、ソース用導電性接合材ＨＳと、検出用リードフレームＬ３１と、を備える。
そして、図１、図２に示すように、基板Ｂは、上面に複数の導電層（第１の導電層Ｄ１及び第２の導電層Ｄ２）が設けられている。
また、図１、図２に示すように、半導体素子Ｓは、基板Ｂの上面に配置されている。この半導体素子Ｓは、下面側の第１の端子ＴＤが基板Ｂの上面に設けられた第１の導電層Ｄ１に電気的に接続されている。
この半導体素子Ｓは、例えば、図１、図２に示すように、第１の端子（ドレイン端子）ＴＤと、第２の端子（ゲート端子）ＴＧと、第３の端子（ソース端子）ＴＳと、を有する。
そして、第１の端子ＴＤは、半導体素子Ｓの下面に設けられ且つ第１の導電層Ｄ１に電気的に接続されている。
また、第２の端子ＴＧは、半導体素子Ｓの上面に設けられ且つ制御用信号（ゲート信号）が入力されるようになっている。
なお、この半導体素子Ｓは、例えば、ＭＯＳＦＥＴである。この場合、この半導体素子Ｓは、下面にドレイン端子である第１の端子ＴＤが設けられ、上面にゲート端子である第２の端子ＴＧが設けられ、上面にソース端子である第３の端子ＴＳが設けられたＭＯＳＦＥＴである。
なお、この半導体素子Ｓは、ＭＯＳＦＥＴ以外のＩＧＢＩ等の他の半導体素子であってもよい。
また、図１、図２に示すように、第１のリードフレームＬ１は、一端部Ｌ１Ｍが封止部２００内のドレイン端子である第１の端子ＴＤに電気的に接続され、他端部Ｌ１Ｎが封止部２００から露出している。
特に、この第１のリードフレームＬ１は、一端部Ｌ１Ｍが封止部２００内の基板Ｂの上面の辺方向Ａ１に延在する端部で第１の導電層Ｄ１の上面に接触し、他端部Ｌ１Ｎが封止部２００から露出している。
この第１のリードフレームＬ１の一端部Ｌ１Ｍは、第１のアーチ部Ｌ１ｂと、第１の曲げ部Ｌ１ａと、を含む。
そして、第１のアーチ部Ｌ１ｂは、基準方向Ａ２に沿って上方に突出するように設けられている。
そして、第１の曲げ部Ｌ１ａは、第１のアーチ部Ｌ１ｂに繋がり且つ第１のアーチ部Ｌ１ｂよりも先端側に位置し、基準方向Ａ２に沿って下方に突出するように曲げられている。
この第１の曲げ部Ｌ１ａの下面側が、第１の導電層Ｄ１２の上面と基準方向Ａ２に沿って線接触している。
また、第１の導電性接合材Ｈ１は、基板Ｂの端部で第１の導電層Ｄ１の上面と第１のリードフレームＬ１の一端部Ｌ１Ｍの下面側との間を接合し且つ導電性を有する。
なお、この第１の導電性接合材Ｈ１は、例えば、はんだ材である。
また、検出用リードフレームＬ１１は、一端部が封止部２００内のドレイン端子である第１の端子ＴＤに電気的に接続され、他端部が封止部２００から露出している。
この検出用リードフレームＬ１１は、例えば、半導体素子Ｓのドレインの電圧を検出するためのものである。
そして、検出用導電性接合材Ｈ１１は、第１の導電層Ｄ１と検出用リードフレームＬ１１の一端部との間を接合し且つ導電性を有する。
なお、この検出用導電性接合材Ｈ１１は、例えば、はんだ材である。
また、第２のリードフレームＬ２は、例えば、図１、図２に示すように、一端部Ｌ２Ｍが封止部２００内の基板Ｂの上面の端部に設けられた第２の導電層の上面に接触し、他端部Ｌ２Ｎが封止部２００から露出している。
なお、この第２のリードフレームＬ２は、既述のＭＯＳＦＥＴ（半導体素子Ｓ）のゲート信号を伝送するための制御用リードフレームである。
そして、第２の導電性接合材（第１の制御用導電性接合材）Ｈ２は、基板Ｂの端部で第１の導電層Ｄ１と第２のリードフレームＬ２の一端部Ｌ２Ｍとの間を接合し且つ導電性を有する。
なお、この第２の導電性接合材Ｈ２は、例えば、はんだ材である。
また、第２のリードフレームＬ２の一端部Ｌ２Ｍは、第２のアーチ部Ｌ２ｂと、第２の曲げ部Ｌ２ａと、を含む。
そして、第２のアーチ部Ｌ２ｂは、基準方向Ａ２に沿って上方に突出するように設けられている。
そして、第２の曲げ部Ｌ２ａは、第２のアーチ部Ｌ２ｂに繋がり且つ第２のアーチ部Ｌ２ｂよりも先端側に位置し、基準方向Ａ２に沿って下方に突出するように曲げられている。
この第２の曲げ部Ｌ２ａの下側が、第２の導電層Ｄ２の上面と、基準方向Ａ２に沿って線接触している。
また、第１のリードフレームＬ１の一端部Ｌ１Ｍの基準方向Ａ２の幅は、第２のリードフレームＬ２の一端部Ｌ２Ｍの基準方向Ａ２の幅よりも、大きくなるように設定されている。
また、第３のリードフレームＬ３は、一端部Ｌ３Ｍが半導体素子Ｓの上面のソース端子である第３の端子ＴＳに電気的に接続され、他端部Ｌ３Ｎが封止部２００から露出している。
そして、ソース用導電性接合材ＨＳは、第３の端子ＴＳと第３のリードフレームＬ３の一端部Ｌ３Ｍとの間を接合し且つ導電性を有する。
なお、このソース用導電性接合材ＨＳは、例えば、はんだ材である。
また、検出用リードフレームＬ３１は、一端部が半導体素子Ｓの上面のソース端子である第３の端子ＴＳに電気的に接続され（すなわち、第３のリードフレームＬ３から延在し）、他端部が封止部２００から露出している。
この検出用リードフレームＬ３１は、例えば、半導体素子Ｓのソースの電圧を検出するためのものである。
また、図１ないし図４に示すように、封止部２００は、基板Ｂ及び半導体素子Ｓを封止するようになっている。
ここで、図５Ａ、図５Ｂ、図５Ｃに示す例では、半導体素子Ｓの上面における、第３の端子ＴＳであるソース端子の面積は、ゲート端子である第２の端子ＴＧよりも面積が大きくなるように設定されている。
また、接続子Ｘは、例えば、図５Ａ、図５Ｂ、図５Ｃに示すように、第２の導電層Ｄ２と半導体素子Ｓの上面側の第２の端子（ゲート端子）ＴＧとの間を電気的に接続するようになっている。
この接続子Ｘは、例えば、図５Ａ、図５Ｂ、図５Ｃに示すように、一端部Ｘ１が封止部内２００で半導体素子Ｓの第２の端子ＴＧの上面に接触し、他端部Ｘ２が第２の導電層Ｄと接触している。
ここで、第２の制御用導電性接合材ＨＧは、半導体素子Ｓの第２の端子ＴＧの上面と接続子Ｘの一端部Ｘ１との間を接合し且つ導電性を有する。
なお、この第２の制御用導電性接合材ＨＧは、例えば、はんだ材である。
さらに、第３の制御用導電性接合材ＨＸは、基板Ｂの第２の導電層Ｄ２と接続子Ｘの他端部Ｘ２との間を接合し且つ導電性を有する。
なお、この第３の制御用導電性接合材ＨＸは、例えば、はんだ材である。
すなわち、接続子Ｘは、第２及び第３の制御用導電性接合材ＨＧ、ＨＸにより、第２の導電層Ｄ２と半導体素子Ｓの上面側の第２の端子（ゲート端子）ＴＧとの間を電気的に接続するようになっている。
そして、この接続子Ｘの一端部Ｘ１は、例えば、図５Ｂ、図５Ｃに示すように、水平部Ｘｃと、第１の傾斜部Ｘｂと、制御用曲げ部Ｘａと、基準部Ｘｄと、を備える。
そして、水平部Ｘｃは、例えば、図５Ａ、図５Ｂ、図５Ｃに示すように、基板Ｂの上面と平行に配置されている。
また、第１の傾斜部Ｘｂは、例えば、図５Ａ、図５Ｂ、図５Ｃに示すように、水平部Ｘｃに繋がり且つ水平部Ｘｃよりも一端部Ｘ１の先端側に位置するとともに、水平部Ｘｃから下方に傾斜した形状を有する。
また、制御用曲げ部Ｘａは、例えば、図５Ｂに示すように、第１の傾斜部Ｘｂに繋がり且つ一端部Ｘ１の先端に位置するとともに、曲げ軸方向Ａ３に沿って下方に突出するように曲げられている。
この制御用曲げ部Ｘａの下面側が、第２の端子ＴＧの上面と接触している。特に、制御用曲げ部Ｘａの下面側が、第２の端子ＴＧの上面の中心ＴＧａと接触している。
さらに、制御用曲げ部Ｘａの下面側が、例えば、図５Ｃに示すように、第２の端子ＴＧの上面と曲げ軸方向Ａ３に線接触している。
なお、この制御用曲げ部Ｘａの曲げ軸方向Ａ３の幅は、第１の傾斜部Ｘｂの曲げ軸方向Ａ３の幅と、同じである。
また、基準部Ｘｄは、第１の傾斜部Ｘｂとは反対側で水平部Ｘｃに繋がり且つ水平部Ｘｃの幅よりも大きい幅を有する。
なお、制御用曲げ部Ｘａの曲げ軸方向Ａ３の幅は、この基準部Ｘｄの曲げ軸方向Ａ３の幅よりも、小さくなるように設定されている。
ここで、第２の制御用導電性接合材ＨＧは、例えば、図５Ａ、図５Ｂ、図５Ｃに示すように、接続子Ｘの制御用曲げ部Ｘａが第２の端子ＴＧの上面と線接触する曲げ軸方向Ａ３に沿って配置され、第２の端子ＴＧの上面と制御用曲げ部Ｘａの下面側との間を接合している。
そして、第２の端子ＴＧの上面は、例えば、図５Ａ、図５Ｂ、図５Ｃに示すように、長方形の形状を有する。
そして、第２の制御用導電性接合材ＨＧは、図５Ｂに示すように、第２の端子ＴＧの上面の中心ＴＧａを取り囲むように位置して、接続子Ｘの制御用曲げ部Ｘａの下面と第２の端子ＴＧの上面との間を接合している。
そして、例えば、図５Ｃに示すように、接続子Ｘの制御用曲げ部Ｘａの下面側と第２の端子ＴＧの上面とは、第２の端子ＴＧの上面の中心ＴＧａを通る曲げ軸方向Ａ３に線接触している。
この曲げ軸方向Ａ３は、例えば、図５Ａ、図５Ｂ、図５Ｃに示すように、第２の端子ＴＧの該長方形の一辺と平行になっている。
一方、接続子Ｘの他端部Ｘ２は、第２の傾斜部Ｘｅと、先端部Ｘｆと、を備える。
そして、第２の傾斜部Ｘｅは、水平部Ｘｃとは反対側で基準部Ｘｄに繋がり且つ基準部Ｘｄよりも他端部Ｘ２の先端側に位置するとともに、基準部Ｘｄから下方に傾斜した形状を有する。
そして、先端部Ｘｆは、例えば、図５Ａ、図５Ｂ、図５Ｃに示すように、第２の傾斜部Ｘｅに繋がり且つ他端部Ｘ２の先端に位置する。
この先端部Ｘｆは、第３の制御用導電性接合材ＨＸにより、基板Ｂの第２の導電層Ｄ２の上面と接合されている。
なお、接続子Ｘの制御用曲げ部Ｘａの下面の基板Ｂの上面からの高さは、先端部Ｘｆの下面の基板Ｂの上面からの高さよりも、高くなるように設定されている。
なお、この接続子Ｘの上下方向の厚さは、第２のリードフレームＬ２の上下方向の厚さよりも、薄くなるように設定されている。
これにより、小型化された接続子Ｘの曲げ加工を容易にすることができる。
ここで、図６は、図１に示す半導体装置１００の第１のリードフレームＬ１及び検出用リードフレームＬ１１の近傍の領域を拡大した斜視図である。また、図７は、図６に示す第１のリードフレームＬ１と第１の導電性接合材Ｈ１の構成の一例を示す斜視図である。また、図８Ａは、図７に示す第１のリードフレームＬ１と第１の導電性接合材Ｈ１の構成の一例を示す上面図である。また、図８Ｂは、図８Ａに示す第１のリードフレームＬ１の構成の一例を示す断面図である。また、図９は、図６に示す第１のリードフレームＬ１の一端部Ｌ１Ｍの近傍の構成の一例を示す断面図である。
例えば、図６ないし図９に示すように、第１のリードフレームＬ１の一端部Ｌ１Ｍは、第１のアーチ部Ｌ１ｂと、第１の曲げ部Ｌ１ａと、を含む。
そして、第１のアーチ部Ｌ１ｂは、基準方向Ａ２に沿って上方に突出するように設けられている。
そして、第１の曲げ部Ｌ１ａの下面側が、第１の導電層Ｄ１２の上面と基準方向Ａ２に沿って線接触している。
そして、第１の導電性接合材Ｈ１は、第１のリードフレームＬ１の第１の曲げ部Ｌ１ａが第１の導電層Ｄ１の上面と線接触する基準方向Ａ２に沿って配置されている。この第１の導電性接合材Ｈ１は、基板Ｂの端部で第１の導電層Ｄ１の上面と第１の曲げ部Ｌ１ａの下面側との間を接合している。
ここで、図６ないし図９に示すように、第１のリードフレームＬ１の第１の曲げ部Ｌ１ａのうち第１の導電層Ｄ１と線接触する部分の基準方向Ａ２の両側の側面には、基準方向Ａ２に凹んだ切り欠き部Ｌ１ｋが形成されている。
そして、第１の導電性接合材Ｈ１の一部は、切り欠き部Ｌ１ｋ内に埋め込まれて、第１の導電層Ｄ１の上面と第１の曲げ部Ｌ１ａの切り欠き部Ｌ１ｋとの間を接合している。
また、この第１のリードフレームＬ１は、例えば、図６ないし図９に示すように、基板Ｂの端部が延在する辺方向Ａ１と、第１の曲げ部Ｌ１ａの線接触する領域が延在する基準方向Ａ２とが平行になるように配置されている。
また、第１のリードフレームＬ１は、一端部Ｌ１Ｍと他端部Ｌ１Ｎとの間に位置し且つ封止部２００内に封止された本体部を有し、第１のアーチ部Ｌ１ｂの上面の位置は、当該本体部の上面の位置よりも高くなっている。
そして、第１のアーチ部Ｌ１ｂの辺方向Ａ１の幅は、第１の曲げ部Ｌ１ａの切り欠き部Ｌ１ｋ以外の辺方向Ａ１の幅と、同じである。すなわち、第１のアーチ部Ｌ１ｂの辺方向Ａ１の幅は、第１の曲げ部Ｌ１ａの切り欠き部Ｌ１ｋの辺方向Ａ１の幅よりも大きい。
また、例えば、第１のリードフレームＬ１の一端部Ｌ１Ｍと他端部Ｌ１Ｎとは、同じ厚さを有する（すなわち、第１のリードフレームＬ１は、コイニングされていない）。
なお、この第１の曲げ部Ｌ１ａの下面の位置は、本体部の下面の位置よりも低くなるように設定されている。
そして、この第１のアーチ部Ｌ１ｂは、第１のリードフレームＬ１に印加された応力を周辺の封止部２００に逃して、第１のリードフレームＬ１の第１の曲げ部Ｌ１ａに応力が印加されるのを抑制するようになっている。
本実施例３では、既述のような構成を有する半導体装置１００の製造方法の例について説明する。
ここで、図１０ないし図１３は、半導体装置１００の製造方法の工程の一例を示す図である。
先ず、図１０に示すように、例えば、銅などの金属で構成される金属板３００を準備する。
そして、図１１に示すように、金属板３００を選択的に打ち抜くことで、第１ないし第３のリードフレームＬ１〜Ｌ３となる部分を同時に形成する。
特に、この第１のリードフレームＬ１を形成するときに、第１のリードフレームＬ１の第１の曲げ部Ｌ１ａが形成される部分のうち第１の導電層Ｄ１と線接触する部分の基準方向Ａ２の両側の側面に、基準方向Ａ２に凹んだ切り欠き部Ｌ１ｋを形成する。
同様に、第２のリードフレームＬ２を形成するときに、第２のリードフレームＬ２の第１の曲げ部Ｌ２ａが形成される部分のうち第１の導電層Ｄ１と線接触する部分の基準方向Ａ２の両側の側面に、基準方向Ａ２に凹んだ切り欠き部Ｌ２ｋを形成する。
そして、図１２に示すように、第１及び第２のリードフレームＬ１、Ｌ２の一端部を、基準方向Ａ２に沿って下方に突出するように曲げることにより、第１及び第２の曲げ部Ｌ１ａ、Ｌ２ａを形成する。
そして、図１３に示すように、第３のリードフレームＬ３に所定の加工を施して所定形状Ｌ３Ｘを形成する。
これらの工程により、例えば、図１に示す第１ないし第３のリードフレームＬ１〜Ｌ３が形成される。
一方、上面に第１の導電層Ｄ１及び第２の導電層Ｄ２が設けられた基板Ｂを準備する。
そして、下面に設けられ且つ第１の導電層Ｄ１に電気的に接続される第１の端子ＴＤと、上面に設けられ且つ制御用信号が入力される第２の端子ＴＧと、を有する半導体素子Ｓを、基板Ｂの上面に配置する。そして、第１の導電層Ｄ１に第１の端子ＴＤを接合して、第１の導電層Ｄ１と第１の端子ＴＤとを電気的に接続する。
その後、図５Ａないし図５Ｃに示すように、第１のリードフレームＬ１の一端部を基板Ｂの上面の端部に設けられた第１の導電層Ｄ１の上面に接触させる。そして、第１の導電性接合材Ｈ１により、基板Ｂの端部で第１の導電層の上面と第１のリードフレームＬ１の第１の曲げ部の下面側との間を接合するとともに、第１の導電性接合材Ｈ１の一部を切り欠き部Ｌ１ｋ内に埋め込んで、第１の導電層Ｄ１の上面と第１の曲げ部Ｌ１ａの切り欠き部Ｌ１ｋとの間を接合する。
同様に、第２のリードフレームＬ２の一端部を基板Ｂの上面の端部に設けられた第２の導電層Ｄ２の上面に接触させる。そして、導電性を有する第１の制御用導電性接合材Ｈ２により、基板Ｂの端部で第２の導電層Ｄ２と第２のリードフレームＬ２の一端部との間を接合する（図１）。このとき、第２の導電性接合材Ｈ２の一部を切り欠き部Ｌ２ｋ内に埋め込んで、第２の導電層Ｄ２の上面と第２の曲げ部Ｌ２ａの切り欠き部Ｌ２ｋとの間を接合する。
さらに、第３のリードフレームＬ３の一端部を半導体素子Ｓの上面の第３の端子ＴＳの上面に接触させる。そして、導電性を有するソース用導電性接合材ＨＳにより、第３の端子ＴＳと第３のリードフレームＬ３の一端部との間を接合する（図１）。
そして、接続子Ｘの一端部Ｘ１を半導体素子Ｓの第２の端子ＴＧの上面に接触させるとともに、接続子Ｘの他端部Ｘ２を第２の導電層Ｄ２と接触させ、さらに、導電性を有する第２の制御用導電性接合材ＨＧにより、半導体素子Ｓの第２の端子の上面と接続子Ｘの一端部Ｘ１との間を接合するとともに、導電性を有する第３の制御用導電性接合材ＨＸにより、基板Ｂの第２の導電層Ｄ２と接続子Ｘの他端部Ｘ２との間を接合する。
そして、図２、図３に示すように、封止部２００により、基板Ｂ、半導体素子Ｓ、接続子Ｘ、第１ないし第３のリードフレームＬ１〜Ｌ３、及び、検出用リードフレームＬ１１、Ｌ３１の一端部を封止する。
その後、第１ないし第３のリードフレームＬ１〜Ｌ３、及び、検出用リードフレームＬ１１、Ｌ３１を切断加工することにより、図４に示す半導体装置１００が製造されることとなる。
このように、本実施例においては、金属板３００の外形の打ち抜きの後、第１、第２のリードフレームＬ１、Ｌ２の一端部を曲げる２つの工程により、第１、第２のリードフレームＬ１、Ｌ２を形成することができる。このため、加工コストが安くなり、かつ接合部の外周部には、はんだ厚が確保されるため応力緩和が可能である。
また、第１、第２のリードフレームＬ１、Ｌ２の先端（一端部）の第１、第２の曲げ部Ｌ１ａ、Ｌ２ａの両側に切り欠き部（窪み部）Ｌ１ｋ、Ｌ２ｋを形成して、当該第１、第２の曲げ部Ｌ１ａ、Ｌ２ａの曲げを容易にしつつ、切り欠き部Ｌ１ｋ、Ｌ２ｋにはんだが流入することで、はんだによる固定を確実にすることができる。
なお、既述のように、第１、第２のリードフレームＬ１、Ｌ２の先端が曲げ加工により曲げられているため、この曲げられた第１、第２の曲げ部Ｌ１ａ、Ｌ２ａが、線接触で第１、第２の導電層Ｄ１、Ｄ２に接続されているため、はんだ材のディスペンス量を低減することが可能になっている。
以上のように、本発明の一態様に係る半導体装置は、上面に第１の導電層Ｄ１及び第２の導電層Ｄ２が設けられた基板Ｂと、基板の上面に配置された半導体素子Ｓであって、下面に設けられ且つ第１の導電層Ｄ１に電気的に接続された第１の端子と、上面に設けられ且つ制御用信号が入力される第２の端子と、を有する半導体素子Ｓと、基板及び半導体素子を封止する封止部と、一端部が封止部内の基板の上面の端部に設けられた第２の導電層Ｄ２の上面に接触し、他端部が封止部から露出している制御用リードフレームＬ２と、基板の端部で第２導電層と制御用リードフレームの一端部との間を接合し且つ導電性を有する第１の制御用導電性接合材Ｈ２と、一端部が封止部内で半導体素子の第２の端子の上面に接触し、他端部が第２の導電層Ｄ２と接触しており、第２の導電層Ｄ２と半導体素子の上面の第２の端子との間を電気的に接続する、接続子Ｘと、半導体素子の第２の端子の上面と接続子の一端部との間を接合し且つ導電性を有する第２の制御用導電性接合材ＨＧと、基板の第２の導電層と接続子の他端部との間を接合し且つ導電性を有する第３の制御用導電性接合材ＨＸと、を備える。
そして、接続子の一端部は、水平部Ｘｃと、水平部に繋がり且つ水平部よりも一端部の先端側に位置するとともに、水平部から下方に傾斜した形状を有する第１の傾斜部Ｘｂと、第１の傾斜部に繋がり且つ一端部の先端に位置するとともに、曲げ軸方向Ａ３に沿って下方に突出するように曲げられた制御用曲げ部Ｘａと、を含み、制御用曲げ部Ｘａの下面側が、第２の端子の上面と接触している。
この本発明の半導体装置では、例えば、第２の端子（ゲートパット）Ｔ２と接合される接続子Ｘの制御用曲げ部Ｘａおよび第１の傾斜部Ｘｂは、曲げ加工のみで形成可能である。
特に、制御用曲げ部Ｘａの下面側を第２の端子の上面の中心と線接触させることにより、接続子の搭載時に第２の制御用導電性接合材（はんだ材）Ｈ２が第２の端子からはみ出すことを防ぐための空間を第１の傾斜部Ｘｂとの間に設けることができ、当該第２の端子の面積の縮小することができる。
すなわち、本発明の半導体装置では、制御信号が入力される端子の形状に対応して、当該端子に接続される接続子の接合部分の加工を容易にしつつ、当該端子と接続子との接合時に、当該端子の上面から導電性接合材がはみ出すのを抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００ 半導体装置
Ｂ 基板
Ｓ 半導体素子
２００ 封止部
Ｌ１ 第１のリードフレーム
Ｌ１１ 検出用リードフレーム
Ｈ１ 第１の導電性接合材
Ｌ２ 第２のリードフレーム
Ｈ２ 第２の導電性接合材（第１の制御用導電性接合材）
ＨＧ 第２の制御用導電性接合材
ＨＸ 第３の制御用導電性接合材
Ｘ 接続子
Ｌ３ 第３のリードフレーム
Ｌ３１ 検出用リードフレーム

Claims (15)

  1. 上面に第１の導電層及び第２の導電層が設けられた基板と、
    前記基板の前記上面に配置された半導体素子であって、下面に設けられ且つ前記第１の導電層に電気的に接続された第１の端子と、上面に設けられ且つ制御用信号が入力される第２の端子と、を有する半導体素子と、
    前記基板及び半導体素子を封止する封止部と、
    一端部が前記封止部内の前記基板の上面の端部に設けられた第２の導電層の上面に接触し、他端部が前記封止部から露出しているリードフレームと、
    前記基板の前記端部で前記第２の導電層と前記リードフレームの前記一端部との間を接合し且つ導電性を有する第１の制御用導電性接合材と、
    一端部が前記封止部内で前記半導体素子の前記第２の端子の上面に接触し、他端部が前記第２の導電層と接触しており、前記第２の導電層と前記半導体素子の上面の第２の端子との間を電気的に接続する、接続子と、
    前記半導体素子の前記第２の端子の上面と前記接続子の前記一端部との間を接合し且つ導電性を有する第２の制御用導電性接合材と、
    前記基板の前記第２の導電層と前記接続子の前記他端部との間を接合し且つ導電性を有する第３の制御用導電性接合材と、を備え、
    前記接続子の前記一端部は、
    水平部と、
    前記水平部に繋がり且つ前記水平部よりも前記一端部の先端側に位置するとともに、前記水平部から下方に傾斜した形状を有する第１の傾斜部と、
    前記第１の傾斜部に繋がり且つ前記一端部の先端に位置するとともに、曲げ軸方向に沿って下方に突出するように曲げられた制御用曲げ部と、を含み、
    前記制御用曲げ部の下面側が、前記第２の端子の上面と接触していることを特徴とする半導体装置。
  2. 前記制御用曲げ部の下面側が、前記第２の端子の上面の中心と接触していることを特徴とする請求項１に記載の半導体装置。
  3. 前記制御用曲げ部の下面側が、前記第２の端子の上面と前記曲げ軸方向に線接触している
    ことを特徴とする請求項２に記載の半導体装置。
  4. 前記接続子の厚さは、前記リードフレームの厚さよりも、薄いことを特徴とする請求項３に記載の半導体装置。
  5. 前記接続子は、
    前記第１の傾斜部とは反対側で前記水平部Ｘｃに繋がり且つ前記水平部の幅よりも大きい幅を有する基準部をさらに含む
    ことを特徴とする請求項４に記載の半導体装置。
  6. 前記接続子の前記他端部は、
    前記水平部とは反対側で前記基準部に繋がり且つ前記基準部よりも前記他端部の先端側に位置するとともに、前記基準部から下方に傾斜した形状を有する、第２の傾斜部と、
    前記第２の傾斜部に繋がり且つ前記他端部の先端に位置する先端部と、を含み、
    前記先端部は、
    第３の制御用導電性接合材により、前記基板の前記第２の導電層の上面と接合されている
    ことを特徴とする請求項５に記載の半導体装置。
  7. 前記接続子の前記制御用曲げ部の下面の前記基板からの高さは、 前記先端部の下面の前記基板からの高さよりも、高い
    ことを特徴とする請求項６に記載の半導体装置。
  8. 前記第２の制御用導電性接合材は、
    前記接続子の前記制御用曲げ部が前記第２の端子の上面と線接触する前記曲げ軸方向に沿って配置され、前記第２の端子の上面と前記制御用曲げ部の下面側との間を接合している
    ことを特徴とする請求項４に記載の半導体装置。
  9. 前記第２の端子の上面は、
    長方形の形状を有し、
    前記第２の制御用導電性接合材は、
    前記第２の端子の上面の中心を取り囲むように位置して、前記接続子の前記制御用曲げ部の下面と前記第２の端子の上面との間を接合している
    ことを特徴とする請求項８に記載の半導体装置。
  10. 前記制御用曲げ部の下面側と前記第２の端子の上面とは、前記第２の端子の上面の中心を通る前記曲げ軸方向に線接触しており、
    前記曲げ軸方向は、前記第２の端子の長方形の一辺と平行になっている
    ことを特徴とする請求項９に記載の半導体装置。
  11. 前記制御用曲げ部の前記曲げ軸方向の幅は、前記第１の傾斜部の前記曲げ軸方向の幅と、同じである
    ことを特徴とする請求項５に記載の半導体装置。
  12. 前記制御用曲げ部の前記曲げ軸方向の幅は、前記基準部の前記曲げ軸方向の幅よりも、小さい
    ことを特徴とする請求項５に記載の半導体装置。
  13. 前記半導体素子Ｓは、
    前記第１の端子がドレイン端子であり、前記第２の端子がゲート端子であり、上面に前記第２の端子よりも面積が大きい第３の端子であるソース端子が設けられたＭＯＳＦＥＴであり、
    前記リードフレームは、前記ＭＯＳＦＥＴのゲート信号を伝送するための制御用リードフレームである
    ことを特徴とする請求項４に記載の半導体装置。
  14. 一端部が前記封止部内のドレイン端子である前記第１の端子に電気的に接続され、他端部が前記封止部から露出しているドレイン用リードフレームと、
    一端部が前記封止部内のソース端子である前記第３の端子に電気的に接続され、他端部が前記封止部から露出しているソース用リードフレームと、をさらに備える
    ことを特徴とする請求項１３に記載の半導体装置。
  15. 上面に第１の導電層及び第２の導電層が設けられた基板Ｂを準備する工程と、
    下面に設けられ且つ前記第１の導電層に電気的に接続される第１の端子と、上面に設けられ且つ制御用信号が入力される第２の端子と、を有する半導体素子Ｓを、前記基板の前記上面に配置する工程と、
    リードフレームの一端部を前記基板の上面の端部に設けられた第２の導電層の上面に接触させる工程と、
    導電性を有する第１の制御用導電性接合材により、前記基板の前記端部で前記第２の導電層と前記リードフレームの前記一端部との間を接合する工程と、
    接続子の一端部を前記半導体素子の前記第２の端子の上面に接触させるとともに、前記接続子の他端部を前記第２の導電層と接触させ、さらに、導電性を有する第２の制御用導電性接合材により、前記半導体素子の前記第２の端子の上面と前記接続子の前記一端部との間を接合するとともに、導電性を有する第３の制御用導電性接合材により、前記基板の前記第２の導電層と前記接続子の前記他端部との間を接合する工程と、
    封止部により、前記基板、前記半導体素子、前記接続子、及び、前記リードフレームの一端を封止する工程と、を備え、
    前記接続子の前記一端部は、
    水平部と、
    前記水平部に繋がり且つ前記水平部よりも前記一端部の先端側に位置するとともに、前記水平部から下方に傾斜した形状を有する第１の傾斜部と、
    前記第１の傾斜部に繋がり且つ前記一端部の先端に位置するとともに、曲げ軸方向に沿って下方に突出するように曲げられた制御用曲げ部と、を含み、
    前記制御用曲げ部の下面側が、前記第２の端子の上面と接触していることを特徴とする半導体装置の製造方法。
JP2019549782A 2017-10-26 2017-10-26 半導体装置、及び、半導体装置の製造方法 Active JP6752982B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/038759 WO2019082346A1 (ja) 2017-10-26 2017-10-26 半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019082346A1 true JPWO2019082346A1 (ja) 2020-04-09
JP6752982B2 JP6752982B2 (ja) 2020-09-09

Family

ID=66246307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549782A Active JP6752982B2 (ja) 2017-10-26 2017-10-26 半導体装置、及び、半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11069538B2 (ja)
EP (1) EP3703121B1 (ja)
JP (1) JP6752982B2 (ja)
CN (1) CN110892527B (ja)
WO (1) WO2019082346A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
WO2014068935A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置
WO2016084483A1 (ja) * 2014-11-27 2016-06-02 新電元工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP2017174927A (ja) * 2016-03-23 2017-09-28 三菱マテリアル株式会社 パワーモジュール及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384762B2 (ja) * 1998-12-24 2003-03-10 三洋電機株式会社 半導体装置の製造方法
JP2000277677A (ja) * 1999-01-19 2000-10-06 Shinko Electric Ind Co Ltd リードフレーム、半導体パッケージ及びその製造方法
JP4050199B2 (ja) * 2003-07-31 2008-02-20 セイコーインスツル株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法
CN101752278A (zh) * 2008-12-19 2010-06-23 日月光封装测试(上海)有限公司 半导体封装中的导线接合方法及封装结构
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
JP5542627B2 (ja) * 2010-11-11 2014-07-09 新電元工業株式会社 接続板、接合構造及び半導体装置
US20140210062A1 (en) * 2013-01-28 2014-07-31 Texas Instruments Incorporated Leadframe-Based Semiconductor Package Having Terminals on Top and Bottom Surfaces
JP2015012065A (ja) 2013-06-27 2015-01-19 株式会社デンソー 半導体装置の製造方法
JP6080305B2 (ja) * 2013-08-21 2017-02-15 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
JP2015095474A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品パッケージ
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
JP5714157B1 (ja) * 2014-04-22 2015-05-07 三菱電機株式会社 パワー半導体装置
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
JP2017054842A (ja) 2015-09-07 2017-03-16 株式会社東芝 配線基板、半導体装置、及び半導体パッケージ
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
US11270969B2 (en) * 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
WO2014068935A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置
WO2016084483A1 (ja) * 2014-11-27 2016-06-02 新電元工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP2017174927A (ja) * 2016-03-23 2017-09-28 三菱マテリアル株式会社 パワーモジュール及びその製造方法

Also Published As

Publication number Publication date
WO2019082346A1 (ja) 2019-05-02
US11069538B2 (en) 2021-07-20
EP3703121A1 (en) 2020-09-02
EP3703121A4 (en) 2020-09-02
JP6752982B2 (ja) 2020-09-09
CN110892527A (zh) 2020-03-17
EP3703121B1 (en) 2022-08-10
US20200227280A1 (en) 2020-07-16
CN110892527B (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
US20150287666A1 (en) Lead for connection to a semiconductor device
KR20160033870A (ko) 클립 구조체를 이용한 반도체 패키지
JP6260566B2 (ja) 回路構成体
JP2009267054A (ja) 半導体装置およびその製造方法
JP6752981B2 (ja) 半導体装置の製造方法
US20200350235A1 (en) Semiconductor apparatus
KR20180045842A (ko) 칩 패키징 구조 및 관련된 인너 리드 본딩 방법
JP2008294219A (ja) 半導体装置及びその製造方法
JP6752982B2 (ja) 半導体装置、及び、半導体装置の製造方法
EP3703118B1 (en) Semiconductor device
JP6808849B2 (ja) 半導体装置
JP2012238749A (ja) 半導体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP7175643B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2012054320A (ja) リードフレーム、ヒートシンクの取付構造、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200819

R150 Certificate of patent or registration of utility model

Ref document number: 6752982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150