JPWO2018123459A1 - 多層基板および電子機器 - Google Patents

多層基板および電子機器 Download PDF

Info

Publication number
JPWO2018123459A1
JPWO2018123459A1 JP2018534895A JP2018534895A JPWO2018123459A1 JP WO2018123459 A1 JPWO2018123459 A1 JP WO2018123459A1 JP 2018534895 A JP2018534895 A JP 2018534895A JP 2018534895 A JP2018534895 A JP 2018534895A JP WO2018123459 A1 JPWO2018123459 A1 JP WO2018123459A1
Authority
JP
Japan
Prior art keywords
base material
conductor pattern
conductor
multilayer substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018534895A
Other languages
English (en)
Other versions
JP6414652B1 (ja
Inventor
邦明 用水
邦明 用水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6414652B1 publication Critical patent/JP6414652B1/ja
Publication of JPWO2018123459A1 publication Critical patent/JPWO2018123459A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

多層基板（１０１）は、絶縁基材層（１１，１２，１３）が積層されてなる第１基材（Ｂ１）と、その積層数の相違により形成される段差部（ＳＰ）を跨るように、第１基材（Ｂ１）に積層される第２基材（Ｂ２）と、第２基材（Ｂ２）に積層される第３基材（Ｂ３）と、を備える。第１基材（Ｂ１）は、第２基材（Ｂ２）に接する面（Ｓ１Ａ，Ｓ１Ｂ）にそれぞれ形成される第１導体パターン（２１）、第２導体パターン（２２）を有する。第３基材（Ｂ３）は、第３導体パターン（２３）、第４導体パターン（２４）を有する。第２基材（Ｂ２）は、第１導体パターン（２１）と第３導体パターン（２３）とを接続する第１層間接続導体（Ｖ１）、第２導体パターン（２２）と第４導体パターン（２４）とを接続する第２層間接続導体（Ｖ２）を有し、第１基材（Ｂ１）および第３基材（Ｂ３）よりも積層時において流動性が高い。

Description

本発明は、多層基板および電子機器に関し、特に樹脂を主材料とする絶縁基材層を含んで形成される多層基板、およびそれを備える電子機器に関する。
従来、樹脂を主材料とする複数の絶縁基材層を積層して形成され、部分的に積層数の異なる多層基板が知られている。
例えば、特許文献１には、厚肉部と、厚肉部よりも絶縁基材層の積層数が少ない薄肉部と、を有する多層基板が示されている。上記多層基板では、厚肉部よりも絶縁基材層の積層数が少ない薄肉部の可撓性を利用して回路基板等に接続することができる。
国際公開第２０１５／０１５９７５号
しかし、特許文献１に示される多層基板では、厚肉部と薄肉部との境界付近に積層数が異なる段差部があり、この段差部を覆うように積層される絶縁基材層が存在する。そのため、複数の絶縁基材層の積層時に、上記段差部が樹脂を主材料とする絶縁基材層の流動を阻害し、積層後に上記段差部に隙間が生じて多層基板の剥離等の原因となる場合がある。また、上記段差部に隙間が生じることを防ぐため、積層時に高い圧力を加えると、樹脂を主材料とする絶縁基材層の流動が大きくなり、多層基板に形成される導体のパターンずれが生じることがある。
本発明の目的は、絶縁基材層の積層数が異なる段差部を覆うように基材（絶縁基材層）が積層される構成でも、積層後に内部に形成される隙間の発生を抑制した多層基板を提供することにある。
（１）本発明の多層基板は、
樹脂を主材料とする複数の絶縁基材層が積層されて形成され、第１領域、および前記第１領域よりも前記絶縁基材層の積層数が少ない第２領域を有する第１基材と、
前記複数の絶縁基材層の積層数の相違により前記第１領域と前記第２領域との境界に形成される段差部を跨るように、前記第１基材に積層される第２基材と、
前記第２基材にさらに積層される第３基材と、
を備え、
前記第１基材は、前記第１領域の前記第２基材に接する面に形成される第１導体パターンと、前記第２領域の前記第２基材に接する面に形成される第２導体パターンと、を有し、
前記第３基材は、第３導体パターンおよび第４導体パターンを有し、
前記第２基材は、前記第１導体パターンと前記第３導体パターンとを接続する第１層間接続導体、および前記第２導体パターンと前記第４導体パターンとを接続する第２層間接続導体を有し、且つ、前記第１基材、前記第２基材および前記第３基材の積層時において、前記第１基材および前記第３基材よりも流動性が高いことを特徴とする。
この構成では、積層時において、第１基材および第３基材よりも流動性が高い第２基材が、複数の絶縁基材層の積層数の相違により形成される段差部を跨るように第１基材に積層されている。そのため、同じ材料からなる複数の絶縁基材層を積層して多層基板を形成する場合に比べて、段差部ＳＰに起因した隙間の発生を抑制でき、隙間の発生による多層基板の剥離が抑制される。
（２）上記（１）において、前記段差部に起因して形成される厚肉部と、前記段差部に起因して形成され、複数の絶縁基材層の積層方向において前記厚肉部より厚みが薄い薄肉部と、を備え、前記薄肉部は可撓性を有することが好ましい。この構成により、薄肉部の可撓みを利用して、限られたスペース内でも容易に多層基板を配置できる。
（３）上記（１）または（２）において、前記第２基材は、前記複数の絶縁基材層の積層方向から視て、前記第１基材と前記第３基材とが互いに重なる部分全体に重なることが好ましい。この構成により、第２基材が配置される部分とそれ以外の部分とで、積層後に新たな段差部が形成されることを抑制できる。
（４）上記（１）から（３）のいずれかにおいて、前記第２基材は、前記第１基材の端面または前記第３基材の端面にも接合されることが好ましい。この構成により、第１基材と第２基材との接合面積、または第２基材と第３基材との接合面積が大きくなり、第１基材と第２基材との接合強度、または第２基材と第３基材との接合強度が高まるため、多層基板の剥離は抑制される。
（５）上記（１）から（４）のいずれかにおいて、前記第２基材は、前記第１基材および前記第３基材よりも弾性率が低いことが好ましい。この構成により、多層基板が曲がった場合や変形した場合に、第１基材および第３基材の変形に合わせて、第１基材および第３基材よりも弾性率の低い第２基材が変形するため、多層基板の変形等に伴う剥離は抑制される。
（６）上記（１）から（５）のいずれかにおいて、前記第３導体パターンおよび前記第４導体パターンは、前記第２基材に接する面に形成され、前記第２基材は、絶縁異方性導電膜であることが好ましい。この構成により、絶縁異方性導電膜のうち、第１導体パターンと第３導体パターンとで挟まれる部分は、第１基材、第２基材および第３基材を積層して加圧したときに圧力が掛って導通するため、第１層間接続導体を容易に形成できる。また、この構成により、絶縁異方性導電膜のうち、第２導体パターンと第４導体パターンとで挟まれる部分は、第１基材、第２基材および第３基材を積層して加圧したときに圧力が掛って導通するため、第２層間接続導体を容易に形成できる。
（７）上記（６）において、前記第１基材および前記第３基材は、前記第１導体パターン、前記第２導体パターン、前記第３導体パターンおよび前記第４導体パターン以外の導体パターンを有し、前記複数の絶縁基材層の積層方向から視て、前記第１層間接続導体および前記第２層間接続導体に重なる部分の導体パターンの数は、他の部分の導体パターンの重なる数よりも多いことが好ましい。この構成により、第１基材、第２基材および第３基材を積層して加圧したときに、第１層間接続導体および第２層間接続導体に重なる部分に、他の部分よりも圧力が掛りやすくなり、第１層間接続導体および第２層間接続導体の導通不良を発生し難くできる。
（８）上記（６）または（７）において、前記第１基材および前記第３基材は、前記第１導体パターン、前記第２導体パターン、前記第３導体パターンおよび前記第４導体パターン以外の導体パターンを有し、前記複数の絶縁基材層の積層方向から視て、前記第１層間接続導体または前記第２層間接続導体に重なる部分に、他の導体パターンに接続されないダミー導体が配置されていてもよい。第１基材、第２基材および第３基材を積層して加圧したときに、第１層間接続導体または第２層間接続導体に重なる部分に、他の部分よりも圧力を掛りやすくするため、ダミー導体を設けていてもよい。
（９）本発明の電子機器は、
多層基板と、
他基板と、
を備え、
前記多層基板は、
樹脂を主材料とする複数の絶縁基材層が積層されて形成され、第１領域、および前記第１領域よりも前記絶縁基材層の積層数が少ない第２領域を有する第１基材と、
前記複数の絶縁基材層の積層数の相違により前記第１領域と前記第２領域との境界に形成される段差部を跨るように、前記第１基材に積層される第２基材と、
前記第２基材にさらに積層される第３基材と、
前記段差部に起因して形成される厚肉部と、
前記段差部に起因して形成され、複数の絶縁基材層の積層方向において前記厚肉部より厚みが薄い薄肉部と、
を有し、
前記薄肉部は可撓性を有し、
前記第１基材は、前記第１領域の前記第２基材に接する面に形成される第１導体パターンと、前記第２領域の前記第２基材に接する面に形成される第２導体パターンと、を有し、
前記第３基材は、第３導体パターンおよび第４導体パターンを有し、
前記第２基材は、前記第１導体パターンと前記第３導体パターンとを接続する第１層間接続導体、および前記第２導体パターンと前記第４導体パターンとを接続する第２層間接続導体を有し、且つ、前記第１基材、前記第２基材および前記第３基材の積層時において、前記第１基材および前記第３基材よりも流動性が高く、
前記多層基板は、前記薄肉部が曲げられた状態で、前記他基板に接続されることを特徴とする。
この構成により、第１基材、第２基材および第３基材の積層後に内部に形成される隙間の発生を抑制した多層基板を備える電子機器を実現できる。
本発明によれば、絶縁基材層の積層数が異なる段差部を覆うように基材（絶縁基材層）が積層される構成でも、積層後に内部に形成される隙間の発生を抑制した多層基板、およびその多層基板を備える電子機器を実現できる。
図１は第１の実施形態に係る多層基板１０１の断面図である。 図２は、多層基板１０１の製造工程を順に示す断面図である。 図３は、第２の実施形態に係る多層基板１０２の断面図である。 図４は、第３の実施形態に係る多層基板１０３の断面図である。 図５は、第３の実施形態に係る電子機器３０１の主要部を示す断面図である。 図６は、第４の実施形態に係る多層基板１０４の断面図である。 図７は、第５の実施形態に係る多層基板１０５の断面図である。 図８は、多層基板１０５の製造工程を順に示す断面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
図１は第１の実施形態に係る多層基板１０１の断面図である。なお、図１において、各部の厚みは誇張して図示している。このことは、以降に示す各断面図でも同様である。
多層基板１０１は、第１基材Ｂ１、第２基材Ｂ２、第３基材Ｂ３等を備える。多層基板１０１は、図１に示すように、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３の順に積層して形成される。
第１基材Ｂ１は、可撓性を有する複数の絶縁基材層１１，１２，１３が積層されて形成される平面形状が矩形の積層体であり、第１領域Ｆ１および第２領域Ｆ２を有する。図１に示すように、第１領域Ｆ１と第２領域Ｆ２とは、絶縁基材層の積層数が異なっており、第２領域Ｆ２は、第１領域Ｆ１よりも絶縁基材層の積層数が少ない。また、第１領域Ｆ１と第２領域Ｆ２との境界には、複数の絶縁基材層１１，１２，１３の積層数の相違による段差部ＳＰが形成されている。絶縁基材層１１，１２，１３は、樹脂を主材料とするシートであり、例えば液晶ポリマーを主材料とするシートである。
第１基材Ｂ１は、第１領域Ｆ１において第２基材Ｂ２に接する面Ｓ１Ａに形成される第１導体パターン２１と、第２領域Ｆ２において第２基材Ｂ２に接する面Ｓ１Ｂに形成される第２導体パターン２２と、第１基材Ｂ１の内部に形成される導体パターン３１等を有する。第１導体パターン２１、第２導体パターン２２および導体パターン３１は、例えばＣｕ箔等による導体パターンである。
第２基材Ｂ２は、段差部ＳＰを跨るように（覆うように）第１基材Ｂ１に積層される平面形状が矩形の部材である。また、第２基材Ｂ２は、第１層間接続導体Ｖ１および第２層間接続導体Ｖ２を有する。本実施形態では、第２基材Ｂ２が、複数の絶縁基材層１１，１２，１３の積層方向（Ｚ軸方向）から視て、第１基材Ｂ１と第３基材Ｂ３とが互いに重なる部分全体に重なっている。また、第２基材Ｂ２は、例えばエポキシ樹脂を主材料とする樹脂シートである。第１層間接続導体Ｖ１および第２層間接続導体Ｖ２は、例えばスルーホールめっき法により形成される導体である。
第３基材Ｂ３は、第２基材Ｂ２のうち、第１基材Ｂ１に接する面とは反対側の面（図１における第２基材Ｂ２の上面）に積層される平面形状が矩形の部材である。第３基材Ｂ３は、第３導体パターン２３および第４導体パターン２４を有する。第３導体パターン２３は、第３基材Ｂ３のうち、第２基材Ｂ２に接する面とは反対側の面Ｓ３Ａに形成されている。また、第４導体パターン２４は、第３基材Ｂ３のうち、第２基材Ｂ２に接する面とは反対側の面Ｓ３Ｂに形成されている。第３基材Ｂ３は、例えば液晶ポリマーを主材料とするシートである。第３導体パターン２３および第４導体パターン２４は、例えばＣｕ箔等による導体パターンである。
図１に示すように、第１層間接続導体Ｖ１は、第１導体パターン２１と第３導体パターン２３とを接続する。また、第２層間接続導体Ｖ２は、第２導体パターン２２と第４導体パターン２４とを接続する。
後に詳述するように、本実施形態に係る第２基材Ｂ２は、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３の積層時（第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加熱加圧した時の温度）において、第１基材Ｂ１および第３基材Ｂ３よりも流動性が高い。
また、図１に示すように、多層基板１０１は、厚肉部ＨＰと、複数の絶縁基材層１１，１２，１３の積層方向（Ｚ軸方向）において厚肉部ＨＰより厚みが薄い薄肉部ＦＰを有する。これら厚肉部ＨＰおよび薄肉部ＦＰは、第１基材Ｂ１の段差部ＳＰに起因して形成される。厚肉部ＨＰは、薄肉部ＦＰに比べて硬く、薄肉部ＦＰよりも曲がり難い。一方、薄肉部ＦＰは、厚肉部ＨＰよりも可撓性を有し、厚肉部ＨＰよりも曲がり易い。
本実施形態に係る多層基板１０１は、例えば次に示す製造方法によって製造される。図２は、多層基板１０１の製造工程を順に示す断面図である。なお、図２では、説明の都合上個片（ワンチップ）での製造工程で説明するが、実際の多層基板の製造工程は集合基板状態で行われる。このことは、以降の製造工程を示す各断面図においても同様である。
まず、図２中の（１）に示すように、第１基材Ｂ１を準備する。
第１基材Ｂ１は、樹脂を主材料とする複数の絶縁基材層１１，１２，１３を積層して加熱加圧することにより形成される積層体であり、絶縁基材層の積層数がそれぞれ異なる第１領域Ｆ１および第２領域Ｆ２を有する。第２領域Ｆ２は、第１領域Ｆ１よりも絶縁基材層の積層数が少ない。絶縁基材層１１，１２，１３は、例えば液晶ポリマーを主材料とするシートである。
なお、積層される複数の絶縁基材層１１，１２，１３には、第１導体パターン２１、第２導体パターン２２および導体パターン３１がそれぞれ形成されている。具体的には、絶縁基材層１１の一方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１１に導体パターン３１を形成する。絶縁基材層１２の一方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１２に第２導体パターン２２を形成する。また、絶縁基材層１３の一方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１３に第１導体パターン２１を形成する。
絶縁基材層１３は、他の絶縁基材層１１，１２よりも長手方向（Ｙ軸方向）の長さが短い。そのため、複数の絶縁基材層１１，１２，１３を積層して形成された第１基材Ｂ１には、第１領域Ｆ１と第２領域Ｆ２との境界に、複数の絶縁基材層１１，１２，１３の積層数の相違による段差部ＳＰが形成される。
次に、図２中の（２）に示すように、第２基材Ｂ２を、段差部ＳＰを跨るように第１基材Ｂ１上に積層する。具体的には、段差部ＳＰを覆うように第１基材Ｂ１の上に、半硬化状態の第２基材Ｂ２を貼り付ける。本実施形態に係る第２基材Ｂ２は、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３の積層時（第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加熱加圧した時の温度）において、第１基材Ｂ１および第３基材Ｂ３よりも流動性が高い。第２基材Ｂ２は、例えばエポキシ樹脂を主材料とする、半硬化状態のプリプレグ樹脂シートである。
なお、第２基材Ｂ２は、複数の絶縁基材層１１，１２，１３の積層方向（Ｚ軸方向）から視て、第１基材Ｂ１と第３基材Ｂ３とが互いに重なる部分全体に重なっている。
その後、図２中の（３）に示すように、第３基材Ｂ３を、第２基材Ｂ２上に積層した後、積層した第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を加熱加圧することにより、多層基板１０１Ａを形成する。第３基材Ｂ３は、第２基材Ｂ２のうち第１基材Ｂ１に接する面とは反対側の面に積層される。第３基材Ｂ３は、例えば液晶ポリマーを主材料とするシートである。
なお、積層される第３基材Ｂ３には、第３導体パターン２３および第４導体パターン２４が形成されている。具体的には、絶縁基材層１３の他方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、第３基材Ｂ３に第３導体パターン２３および第４導体パターン２４を形成する。図２中の（３）に示すように、第３導体パターン２３の中央、および第４導体パターン２４の中央には、開口が形成されている。
次に、図２中の（４）に示すように、多層基板１０１Ａに孔Ｈ１，Ｈ２を形成する。孔Ｈ１は、多層基板１０１Ａの一方主面（図２中の（４）に示す面Ｓ３Ａ）から内部に向かって形成され、第１導体パターン２１にまで達する孔である。孔Ｈ２は、多層基板１０１Ａの一方主面（図２中の（４）に示す面Ｓ３Ｂ）から内部に向かって形成され、第２導体パターンにまで達する孔である。孔Ｈ１が形成される位置は、第３導体パターン２３の開口の位置と一致する。また、孔Ｈ２が形成される位置は、第４導体パターンの開口の位置と一致する。孔Ｈ１，Ｈ２は、多層基板１０１Ａを形成した後に、多層基板１０１Ａの一方主面からレーザー等によってエッチングすることで形成される。また、孔Ｈ１，Ｈ２は、ドリル等で研削・研磨・エッチングすることにより形成してもよい。
その後、第１層間接続導体Ｖ１および第２層間接続導体Ｖ２を形成する。具体的には、本実施形態に係る第１層間接続導体Ｖ１は、めっき処理によって孔Ｈ１の内壁にめっき膜を付与したスルーホールである。また、本実施形態に係る第２層間接続導体Ｖ２は、めっき処理によって孔Ｈ２の内壁にめっき膜を付与したスルーホールである。これにより、第１層間接続導体Ｖ１によって、第１導体パターン２１と第３導体パターン２３とが接続される。また、第２層間接続導体Ｖ２によって、第２導体パターン２２と第４導体パターン２４とが接続される。
上記の工程の後、集合基板から個々の個片に分離して、図２中の（５）に示すような多層基板１０１を得る。
本実施形態に係る多層基板１０１によれば、次のような効果を奏する。
（ａ）本実施形態では、積層時（積層した第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を加熱加圧するとき）において、第１基材Ｂ１および第３基材Ｂ３よりも流動性の高い第２基材が、段差部ＳＰを跨るように第１基材Ｂ１に積層されている。したがって、同じ材料からなる複数の絶縁基材層を積層して多層基板を形成する場合に比べて、段差部ＳＰに起因した隙間の発生を抑制でき、隙間の発生による多層基板の剥離が抑制される。
すなわち、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３が隙間なく接合されることにより、第１基材Ｂ１と第２基材Ｂ２との接合強度、および第２基材Ｂ２と第３基材Ｂ３との接合強度が高まり、多層基板の変形等による剥離は抑制される。
（ｂ）本実施形態に係る多層基板１０１では、厚肉部ＨＰと、複数の絶縁基材層１１，１２，１３の積層方向（Ｚ軸方向）において厚肉部ＨＰよりも厚みの薄い薄肉部ＦＰと、を備え、薄肉部ＦＰは可撓性を有している。そのため、薄肉部の可撓性を利用して、限られたスペース内でも容易に多層基板を配置できる。
（ｃ）本実施形態では、第２基材Ｂ２が、複数の絶縁基材層１１，１２，１３の積層方向（Ｚ軸方向）から視て、第１基材Ｂ１と第３基材Ｂ３とが互いに重なる部分全体に重なる。この構成により、第２基材Ｂ２が配置される部分とそれ以外の部分とで、積層後に新たな段差部が形成されることを抑制できる。また、第１基材Ｂ１と第３基材Ｂ３とが互いに重なる部分の一部のみを、第２基材Ｂ２で接合した場合に比べて、第１基材Ｂ１と第２基材Ｂ２との接合強度、または第３基材Ｂ３と第２基材Ｂ２との接合強度は高まる。したがって、結果的に多層基板の剥離は抑制される。
《第２の実施形態》
第２の実施形態では、厚肉部および薄肉部を有していない多層基板の例を示す。
図３は、第２の実施形態に係る多層基板１０２の断面図である。
多層基板１０２は、第２基材Ｂ２および第３基材Ｂ３の構成が、第１の実施形態に係る多層基板１０１と異なる。そのため、多層基板１０２では、段差部ＳＰに起因して形成される厚肉部（図１における厚肉部ＨＰを参照）および薄肉部（図１における薄肉部ＦＰを参照）を有していない。その他の構成については、多層基板１０２と実質的に同じである。
以下、第１の実施形態に係る多層基板１０１と異なる部分について説明する。
図３に示すように、本実施形態では、第２基材Ｂ２が段差部ＳＰを跨るように第１基材Ｂ１に積層されることにより、第２基材Ｂ２のうち、第１基材Ｂ１に接する面とは反対側の面（図３における第２基材Ｂ２の上面）が平滑な面となっている。第２基材Ｂ２に積層される第３基材Ｂ３は平板である。
このように、第１基材Ｂ１に段差部ＳＰが形成されていても、第２基材Ｂ２を第１基材Ｂ１に積層することによって、多層基板の表面をレベリングすることができる。
このような第２基材Ｂ２は、例えばスラリー状のエポキシ樹脂を、段差部ＳＰが形成された第１基材Ｂ１の一方面（図３における第１基材Ｂ１の面Ｓ１Ａ，Ｓ１Ｂ）に塗布することによって形成する。また、例えば半硬化状態のプリプレグ樹脂シートである第２基材Ｂ２を、第１基材Ｂ１および第３基材Ｂ３とともに積層して加熱加圧することにより、このような多層基板を得てもよい。
《第３の実施形態》
第３の実施形態では、複数の絶縁基材層の積層方向から視て、第１基材と第３基材とが部分的に重なっている多層基板の例を示す。
図４は、第３の実施形態に係る多層基板１０３の断面図である。
多層基板１０３は、第２基材Ｂ２が、複数の絶縁基材層１１，１２，１３の積層方向（Ｚ軸方向）から視て、第１基材Ｂ１と第３基材Ｂ３とが互いに重なっている部分以外にも形成されている点で、多層基板１０２と異なる。また、多層基板１０３は、保護層１，２等をさらに備える点で、多層基板１０２と異なる。その他の構成については、多層基板１０２と実質的に同じである。
以下、第２の実施形態に係る多層基板１０２と異なる部分について説明する。
第１基材Ｂ１は、可撓性を有する複数の絶縁基材層１１，１２，１３が積層されて形成される積層体である。本実施形態の絶縁基材層１１，１２は、Ｘ軸方向の長さが、第１の実施形態で説明した絶縁基材層１１，１２よりも長い。
第１基材Ｂ１は、第１導体パターン２１と、第２導体パターン２２と、導体パターン３１，３２等を有する。第１導体パターン２１、第２導体パターン２２および導体パターン３１は、第１の実施形態で説明したものと同じである。導体パターン３２は、第２領域Ｆ２において第２基材Ｂ２に一部が接する面Ｓ１Ｂに形成される導体であり、例えばＣｕ箔等による導体パターンである。
保護層１は、第１基材Ｂ１のうち、第２基材Ｂ２に接する面Ｓ１Ｂの一部に形成されている。保護層１は、導体パターン３２に応じた位置に開口を有する。そのため、保護層１が形成されることにより、導体パターン３２の一部は保護層１の開口から露出する。保護層１は、例えばソルダーレジスト膜である。
保護層２は、第３基材Ｂ３のうち、第２基材Ｂ２に接する面とは反対側の面Ｓ３に形成されている。保護層２は、第３導体パターン２３および第４導体パターン２４に応じた位置に開口を有する。そのため、保護層２が形成されることにより、第３導体パターン２３および第４導体パターン２４は、保護層２の開口からそれぞれ露出する。
本実施形態に係る第２基材Ｂ２は、第１の実施形態で説明した第２基材よりも、積層時（第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加熱加圧した時の温度）において、さらに流動性が高い材料である。そのため、積層後の多層基板１０３において、第２基材Ｂ２は、図４に示すように、Ｚ軸方向から視て、第１基材Ｂ１および第３基材Ｂ３が互いに重なる部分以外にも、はみ出して形成されている。
第２基材Ｂ２の一部は、第１基材Ｂ１の表面に形成された保護層１を覆うように、保護層１の端面および上面に接合している（図４における被覆部Ｇ１を参照）。また、第２基材Ｂ２の一部は、露出する第３基材Ｂ３の端面の一部にも接合している（図４における被覆部Ｇ２を参照）。
また、図４に示すように、本実施形態では、複数の絶縁基材層１１，１２，１３、第２基材Ｂ２、第３基材Ｂ３および保護層２によって厚肉部ＨＰが形成されており、複数の絶縁基材層１１，１２および保護層１等によって薄肉部ＦＰが形成されている。
次に、本発明の多層基板を備える電子機器について、図を参照して説明する。図５は、第３の実施形態に係る電子機器３０１の主要部を示す断面図である。なお、電子機器３０１は、筐体等も備えるが、図５では現れていない。
電子機器３０１は、多層基板１０３Ａおよび他基板２０１等を備える。他基板２０１は例えばプリント配線基板である。
他基板２０１は、基材Ｂ４、導体パターン５１、保護層５およびレセプタクル８等を備える。導体パターン５１は、基材Ｂ４の一方主面（図５における基材Ｂ４の下面）に形成される導体であり、例えばＣｕ箔等による導体パターンである。保護層５は、基材Ｂ４の一方主面に形成されている。保護層５は、一部に開口を有する。そのため、保護層５が形成されることにより、導体パターン５１は保護層５の開口から露出する。レセプタクル８は、はんだ等の導電性接合材６を介して、保護層５の開口から露出する導体パターン５１の一部に電気的に接続される。保護層５は、例えばソルダーレジスト膜である。
多層基板１０３Ａは、コネクタ７および表面実装部品４１，４２を備える点で、多層基板１０３と異なる。それ以外の構成は多層基板１０３と略同じである。
コネクタ７は、導電性接合材６を介して、保護層１の開口から露出する第３導体パターン３２の一部に電気的に接続される。また、表面実装部品４１は導電性接合材６を介して導体パターン２３に接続され、表面実装部品４２は導電性接合材６を介して第４導体パターン２４に接続されている。表面実装部品４１，４２は例えばチップインダクタやチップキャパシタである。
図５に示すように、多層基板１０３Ａのコネクタ７は、他基板２０１のレセプタクル８に接続される。このようにして、多層基板１０３Ａは、可撓性を有する薄肉部ＦＰが曲げられた状態で、他基板２０１（他基板２０１に形成された回路）に接続される。
この構成により、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３の積層後に内部に形成される隙間の発生を抑制した多層基板１０３Ａを備える電子機器を実現できる。また、可撓性を有する薄肉部ＦＰを曲げることで、多層基板１０３Ａと他基板２０１との接続が容易となる。
本実施形態に係る多層基板１０３によれば、第１・第２の実施形態で述べた効果以外に、次のような効果を奏する。
（ａ）本実施形態では、第２基材Ｂ２の一部が、露出する第３基材Ｂ３の端面の一部にも接合している。この構成により、第２基材Ｂ２と第３基材Ｂ３との接合面積が大きくなり、第２基材Ｂ２と第３基材Ｂ３との接合強度が高まるため、第２基材Ｂ２と第３基材Ｂ３との界面での剥離は抑制される。
（ｂ）本実施形態では、第２基材Ｂ２の一部が、第１基材Ｂ１の表面に形成された保護層１を覆うように、保護層１の端面および上面に接合している。この構成により、第２基材Ｂ２の接合面積が大きくなって、第２基材Ｂ２の接合強度が高まり、第２基材Ｂ２の剥離が抑制される。また、この構成により、第１基材Ｂ１からの保護層１の剥離を抑制できる。
なお、本実施形態では、第２基材Ｂ２の一部が、保護層１の端面および上面に接合する例を示したが、保護層１の端面に第２基材Ｂ２の一部が接合しても上記作用・効果を奏する。但し、第２基材Ｂ２の剥離を抑制し、且つ、第１基材Ｂ１からの保護層１の剥離を抑制するという作用・効果の点で、第２基材Ｂ２は、保護層１の端面および上面に接合されることが好ましい。
また、本実施形態では、Ｚ軸方向から視て、第１基材Ｂ１と第３基材Ｂ３とが部分的に重なり、且つ、Ｚ軸方向から視て、第１基材Ｂ１および第３基材Ｂ３が互いに重なる部分以外にも、第２基材Ｂ２がはみ出して形成されている多層基板の例を示したが、この構成に限定されるものではない。第２の実施形態に係る多層基板１０２のように、Ｚ軸方向から視て、第１基材Ｂ１と第３基材Ｂ３とが全体的に重なる構成でも、第２基材Ｂ２が、第１基材Ｂ１および第３基材Ｂ３が互いに重なる部分以外にはみ出して形成されていれば、上記作用・効果を奏する。
《第４の実施形態》
第４の実施形態では、複数の絶縁基材層の積層方向から視て、第１基材と第３基材とが部分的に重なる構成の多層基板であり、第３の実施形態で示した多層基板とは別の多層基板の例を示す。
図６は、第４の実施形態に係る多層基板１０４の断面図である。
多層基板１０４は、第３基材Ｂ３の構成が、第１の実施形態に係る多層基板１０１と異なる。また、多層基板１０４は、複数の絶縁基材層１１，１２，１３の積層方向（Ｚ軸方向）から視て、第１基材Ｂ１と第３基材Ｂ３とが互いに重なっている部分以外にも形成されている点で、多層基板１０１と異なる。その他の構成については、多層基板１０１と実質的に同じである。
以下、第１の実施形態に係る多層基板１０１と異なる部分について説明する。
本実施形態に係る第３基材Ｂ３は、Ｘ軸方向の長さが、第１の実施形態で説明した第３基材よりも長い。また、本実施形態に係る第４導体パターン２４は、Ｘ軸方向の長さが、第１の実施形態で説明した第４導体パターン２４よりも長い。
保護層１は、第３基材Ｂ３のうち、薄肉部ＦＰにおいて第２基材Ｂ２に接する面とは反対側の面Ｓ３Ｂに形成されている。保護層１は、一部に開口を有する。そのため、保護層１が形成されることにより、第４導体パターン２４の一部が保護層１の開口から露出する。
保護層２は、第３基材Ｂ３のうち、厚肉部ＨＰにおいて第２基材Ｂ２に接する面とは反対側の面Ｓ３Ａに形成されている。保護層２は、第３導体パターン２３に応じた位置に開口を有する。そのため、保護層２が形成されることにより、第３導体パターン２３は、保護層２の開口から露出する。
本実施形態に係る第２基材Ｂ２は、第１の実施形態で説明した第２基材よりも、積層時（第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加熱加圧した時の温度）において、さらに流動性が高い材料である。そのため、積層後の多層基板１０４において、第２基材Ｂ２は、図６に示すように、Ｚ軸方向から視て、第１基材Ｂ１および第３基材Ｂ３が互いに重なる部分以外にも、はみ出して形成されている。
第２基材Ｂ２の一部は、露出する第１基材Ｂ１の端面の一部にも接合している（図６における被覆部Ｇ３を参照）。
本実施形態に係る多層基板１０４によれば、第１の実施形態で述べた効果以外に、次のような効果を奏する。
（ａ）本実施形態では、第２基材Ｂ２の一部が、露出する第１基材Ｂ１の端面の一部にも接合している。この構成により、第２基材Ｂ２と第１基材Ｂ１との接合面積が大きくなり、第２基材Ｂ２と第１基材Ｂ１との接合強度が高まるため、第２基材Ｂ２と第１基材Ｂ１との界面での剥離は抑制される。
《第５の実施形態》
第５の実施形態では、第２基材の構成が、以上に示した各実施形態とは異なる例を示す。
図７は、第５の実施形態に係る多層基板１０５の断面図である。
多層基板１０５は、第３導体パターン２３および第４導体パターンの構成が、第１の実施形態に係る多層基板１０１と異なる。その他の構成については、多層基板１０１と実質的に同じである。
以下、第１の実施形態に係る多層基板１０１と異なる部分について説明する。
第１基材Ｂ１は、第１の実施形態で説明したものと実質的に同じである。なお、本実施形態の絶縁基材層１１には導体パターン３３がさらに形成されている。導体パターン３３は、絶縁基材層１１の一方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１１に導体パターン３３を形成する。導体パターン３３は、他の導体パターンに接続されていない所謂ダミー導体である。
第３基材Ｂ３は、第３導体パターン２３Ａおよび第４導体パターン２４Ａを有する。第３導体パターン２３Ａは、第３基材Ｂ３のうち、第２基材Ｂ２に接する面Ｓ２Ａに形成されている。また、第４導体パターン２４Ａは、第３基材Ｂ３のうち、第２基材Ｂ２に接する面Ｓ２Ｂに形成されている。なお、第３導体パターン２３Ａおよび第４導体パターン２４Ａには、第１の実施形態で説明した第３導体パターン２３および第４導体パターン２４のような開口は形成されていない。
本実施形態に係る第２基材Ｂ２は、半硬化状態のプリプレグ樹脂シートに微細な導電性粒子を分散させたものを、膜状に成型した絶縁異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）である。この第２基材Ｂ２は、加圧時に所定圧力以上の圧力が掛った箇所の膜厚が薄くなることで、その箇所で厚み方向に導電性を示す。
第２基材Ｂ２は、第１層間接続導体Ｖ１Ａおよび第２層間接続導体Ｖ２Ａを有する。第１層間接続導体Ｖ１Ａは、第１導体パターン２１と第３導体パターン２３Ａとで挟まれ、部分的に加圧されて導通した部分である。第２層間接続導体Ｖ２Ａは、第２導体パターン２２と第４導体パターン２４Ａとで挟まれ、部分的に加圧されて導通した部分である。
本実施形態では、第２基材Ｂ２が、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３の積層時（第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加圧した時）において、第１基材Ｂ１および第３基材Ｂ３よりも流動性が高い。また、絶縁異方性導電膜である第２基材Ｂ２は、液晶ポリマーで構成された第１基材Ｂ１および第３基材Ｂ３よりも弾性率が低い。
また、図７に示すように、複数の絶縁基材層の積層方向から視て、第１層間接続導体Ｖ１Ａおよび第２層間接続導体Ｖ２Ａに重なる部分の導体パターンの数は、他の部分の導体パターンの重なる数よりも多い。
具体的には、Ｚ軸方向から視て、第１層間接続導体Ｖ１Ａに重なる部分の導体パターンの数は３である（図７における積重部ＯＰ１を参照）。また、上述したように、本実施形態では、Ｚ軸方向から視て、第２層間接続導体Ｖ２Ａに重なる部分に、他の導体パターンに接続されない導体パターン３３（ダミー導体）が配置されている。そのため、Ｚ軸方向から視て、第２層間接続導体Ｖ２Ａに重なる部分の導体パターンの数は３である（図７における積重部ＯＰ２を参照）。
本実施形態に係る多層基板１０５によれば、第１の実施形態で述べた効果以外に、次のような効果を奏する。
（ａ）本実施形態では、第２基材Ｂ２が絶縁異方性導電膜であり、第３導体パターン２３Ａおよび第４導体パターン２４Ａが、第２基材Ｂ２に接する面Ｓ２Ａ，Ｓ２Ｂに形成されている。この構成により、第２基材Ｂ２のうち第１導体パターン２１と第３導体パターン２３Ａとで挟まれる部分は、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加圧したときに圧力が掛って導通するため、第１層間接続導体Ｖ１Ａを容易に形成できる。また、この構成により、第２基材Ｂ２のうち第２導体パターン２２と第４導体パターン２４Ａとで挟まれる部分は、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加圧したときに圧力が掛って導通するため、第２層間接続導体Ｖ２Ａを容易に形成できる。
（ｂ）また、本実施形態では、第２基材Ｂ２が、第１基材Ｂ１および第３基材Ｂ３よりも弾性率が低い。この構成により、多層基板が曲がった場合や変形した場合に、第１基材Ｂ１および第３基材Ｂ３の変形に合わせて、第１基材Ｂ１および第３基材Ｂ３よりも弾性率の低い第２基材Ｂ２が変形するため、多層基板の変形等に伴う剥離は抑制される。
（ｃ）本実施形態では、複数の絶縁基材層の積層方向（Ｚ軸方向）から視て、第１層間接続導体Ｖ１Ａおよび第２層間接続導体Ｖ２Ａに重なる部分の導体パターンの数は、他の部分の導体パターンの重なる数よりも多い。この構成により、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加圧したときに、第１層間接続導体Ｖ１Ａおよび第２層間接続導体Ｖ２Ａに重なる部分に、他の部分よりも圧力が掛りやすくなり、第１層間接続導体Ｖ１Ａおよび第２層間接続導体Ｖ２Ａの導通不良を発生し難くできる。
（ｄ）また、本実施形態では、Ｚ軸方向から視て、第２層間接続導体Ｖ２Ａに重なる部分に、他の導体パターンに接続されない導体パターン３３（ダミー導体）が配置されている。このように、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３を積層して加圧したときに、第２層間接続導体Ｖ２Ａに重なる部分に、他の部分よりも圧力を掛りやすくするため、ダミー導体を設けてもよい。また、導体パターンに開口を設けることで、Ｚ軸方向から視て、重なる導体パターンの数を調整してもよい。
なお、本実施形態では、Ｚ軸方向から視て、第２層間接続導体Ｖ２Ａに重なる部分のみに、導体パターン３３（ダミー導体）が配置される例を示したが、この構成に限定されるものではない。Ｚ軸方向から視て、第１層間接続導体Ｖ１Ａに重なる部分に、ダミー導体が配置されていてもよい。
本実施形態に係る多層基板１０５は、例えば次に示す製造方法によって製造される。図８は、多層基板１０５の製造工程を順に示す断面図である。
まず、図８中の（１）に示すように、金属製の金型３の内側に、複数の絶縁基材層１１，１２，１３を積層する。
なお、積層される複数の絶縁基材層１１，１２，１３には、第１導体パターン２１、第２導体パターン２２および導体パターン３１がそれぞれ形成されている。
次に、図８中の（２）に示すように、第２基材Ｂ２を、段差部ＳＰを跨るように、絶縁基材層１２，１３の上に積層する。第２基材Ｂ２は、例えば半硬化状態のプリプレグ樹脂シートに微細な導電性粒子を分散させたものを、膜状に成型した絶縁異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）である。
次に、図８中の（３）に示すように、第３基材Ｂ３を第２基材Ｂ２上に積層し、剛体４を第３基材Ｂ３上に積層した後、積層した複数の絶縁基材層１１，１２，１３、第２基材Ｂ２および第３基材Ｂ３を一括で加熱加圧する。具体的には、積層した複数の絶縁基材層１１，１２，１３、第２基材Ｂ２および第３基材Ｂ３に、図８中の（３）に示す矢印の方向からプレス（加熱加圧）を行う。このとき、第２基材Ｂ２のうち、第１導体パターン２１と第３導体パターン２３Ａとで挟まれて部分的に加圧される部分は導通し、第１層間接続導体Ｖ１Ａとなる。また、第２基材Ｂ２のうち、第２導体パターン２２と第４導体パターン２４Ａとで挟まれて部分的に加圧される部分は導通し、第２層間接続導体Ｖ２Ａとなる。剛体４は、例えば凸凹を有する金型である。
上記の工程の後、図８中の（４）に示すような多層基板１０５を、金型３から取り外す。
《その他の実施形態》
以上に示した各実施形態では、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３の平面形状が矩形である例を示したが、この構成に限定されるものではない。第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３の平面形状は、本発明の作用・効果を奏する範囲において適宜変更可能であり、例えば多角形、円形、楕円形、Ｌ字形、クランク型、Ｔ字形、Ｙ字形等であってもよい。
なお、以上に示した各実施形態では、第１基材Ｂ１が３つの絶縁基材層の積層体であり、第２基材Ｂ２および第３基材Ｂ３が単層である例を示したが、この構成に限定されるものではない。第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３の積層数は本発明の作用・効果を奏する範囲において適宜変更可能である。第１基材Ｂ１が例えば単層であってもよく、第２基材Ｂ２および第３基材Ｂ３が複数の絶縁基材層を積層して形成される構成であってもよい。
また、以上に示した各実施形態では、第１基材Ｂ１および第３基材Ｂ３が熱可塑性樹脂で構成され、第２基材Ｂ２が熱硬化性樹脂で構成される例を示したが、この構成に限定されるものではない。本発明の作用・効果を奏するのであれば、第１基材Ｂ１および第３基材Ｂ３が熱硬化性樹脂で構成され、第２基材Ｂ２が熱可塑性樹脂で構成されていてもよい。また、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３が、いずれも熱硬化性樹脂で構成されていてもよく、第１基材Ｂ１、第２基材Ｂ２および第３基材Ｂ３が、いずれも熱可塑性樹脂で構成されていてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
Ｂ１…第１基材
Ｂ２…第２基材
Ｂ３…第３基材
Ｂ４…基材
Ｆ１…第１領域
Ｆ２…第２領域
ＦＰ…薄肉部
ＨＰ…厚肉部
ＯＰ１，ＯＰ２…積重部
Ｇ１，Ｇ２，Ｇ３…被覆部
Ｈ１，Ｈ２…孔
Ｓ１Ａ，Ｓ１Ｂ…第１基材のうち、第２基材に接する面
Ｓ２Ａ，Ｓ２Ｂ…第３基材のうち、第２基材に接する面
Ｓ３，Ｓ３Ａ，Ｓ３Ｂ…第３基材のうち、第２基材に接する面とは反対側の面
ＳＰ…段差部
Ｖ１，Ｖ１Ａ…第１層間接続導体
Ｖ２，Ｖ２Ａ…第２層間接続導体
１，２，５…保護層
３…金型
４…剛体
６…導電性接合材
７…コネクタ
８…レセプタクル
１１，１２，１３…絶縁基材層
２１…第１導体パターン
２２…第２導体パターン
２３，２３Ａ…第３導体パターン
２４，２４Ａ…第４導体パターン
３１，３２…導体パターン
３３…導体パターン（ダミー導体）
４１，４２…表面実装部品
５１…導体パターン
１０１，１０１Ａ，１０２，１０３，１０３Ａ，１０４，１０５…多層基板
２０１…他基板
３０１…電子機器

Claims (9)

  1. 樹脂を主材料とする複数の絶縁基材層が積層されて形成され、第１領域、および前記第１領域よりも前記絶縁基材層の積層数が少ない第２領域を有する第１基材と、
    前記複数の絶縁基材層の積層数の相違により前記第１領域と前記第２領域との境界に形成される段差部を跨るように、前記第１基材に積層される第２基材と、
    前記第２基材にさらに積層される第３基材と、
    を備え、
    前記第１基材は、前記第１領域の前記第２基材に接する面に形成される第１導体パターンと、前記第２領域の前記第２基材に接する面に形成される第２導体パターンと、を有し、
    前記第３基材は、第３導体パターンおよび第４導体パターンを有し、
    前記第２基材は、前記第１導体パターンと前記第３導体パターンとを接続する第１層間接続導体、および前記第２導体パターンと前記第４導体パターンとを接続する第２層間接続導体を有し、且つ、前記第１基材、前記第２基材および前記第３基材の積層時において、前記第１基材および前記第３基材よりも流動性が高い、
    多層基板。
  2. 前記段差部に起因して形成される厚肉部と、
    前記段差部に起因して形成され、複数の絶縁基材層の積層方向において前記厚肉部より厚みが薄い薄肉部と、
    を備え、
    前記薄肉部は可撓性を有する、請求項１に記載の多層基板。
  3. 前記第２基材は、前記複数の絶縁基材層の積層方向から視て、前記第１基材と前記第３基材とが互いに重なる部分全体に重なる、請求項１または２に記載の多層基板。
  4. 前記第２基材は、前記第１基材の端面または前記第３基材の端面にも接合される、請求項１から３のいずれかに記載の多層基板。
  5. 前記第２基材は、前記第１基材および前記第３基材よりも弾性率が低い、請求項１から４のいずれかに記載の多層基板。
  6. 前記第３導体パターンおよび前記第４導体パターンは、前記第２基材に接する面に形成され、
    前記第２基材は、絶縁異方性導電膜である、請求項１から５のいずれかに記載の多層基板。
  7. 前記第１基材および前記第３基材は、前記第１導体パターン、前記第２導体パターン、前記第３導体パターンおよび前記第４導体パターン以外の導体パターンを有し、
    前記複数の絶縁基材層の積層方向から視て、前記第１層間接続導体および前記第２層間接続導体に重なる部分の導体パターンの数は、他の部分の導体パターンの重なる数よりも多い、請求項６に記載の多層基板。
  8. 前記第１基材および前記第３基材は、前記第１導体パターン、前記第２導体パターン、前記第３導体パターンおよび前記第４導体パターン以外の導体パターンを有し、
    前記複数の絶縁基材層の積層方向から視て、前記第１層間接続導体または前記第２層間接続導体に重なる部分に、他の導体パターンに接続されないダミー導体が配置される、請求項６または７に記載の多層基板。
  9. 多層基板と、
    他基板と、
    を備え、
    前記多層基板は、
    樹脂を主材料とする複数の絶縁基材層が積層されて形成され、第１領域、および前記第１領域よりも前記絶縁基材層の積層数が少ない第２領域を有する第１基材と、
    前記複数の絶縁基材層の積層数の相違により前記第１領域と前記第２領域との境界に形成される段差部を跨るように、前記第１基材に積層される第２基材と、
    前記第２基材にさらに積層される第３基材と、
    前記段差部に起因して形成される厚肉部と、
    前記段差部に起因して形成され、複数の絶縁基材層の積層方向において前記厚肉部より厚みが薄い薄肉部と、
    を有し、
    前記薄肉部は可撓性を有し、
    前記第１基材は、前記第１領域の前記第２基材に接する面に形成される第１導体パターンと、前記第２領域の前記第２基材に接する面に形成される第２導体パターンと、を有し、
    前記第３基材は、第３導体パターンおよび第４導体パターンを有し、
    前記第２基材は、前記第１導体パターンと前記第３導体パターンとを接続する第１層間接続導体、および前記第２導体パターンと前記第４導体パターンとを接続する第２層間接続導体を有し、且つ、前記第１基材、前記第２基材および前記第３基材の積層時において、前記第１基材および前記第３基材よりも流動性が高く、
    前記多層基板は、前記薄肉部が曲げられた状態で、前記他基板に接続される、
    電子機器。
JP2018534895A 2016-12-27 2017-12-05 多層基板および電子機器 Active JP6414652B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016253844 2016-12-27
JP2016253844 2016-12-27
PCT/JP2017/043570 WO2018123459A1 (ja) 2016-12-27 2017-12-05 多層基板および電子機器

Publications (2)

Publication Number Publication Date
JP6414652B1 JP6414652B1 (ja) 2018-10-31
JPWO2018123459A1 true JPWO2018123459A1 (ja) 2018-12-27

Family

ID=62707317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018534895A Active JP6414652B1 (ja) 2016-12-27 2017-12-05 多層基板および電子機器

Country Status (4)

Country Link
US (1) US10477704B2 (ja)
JP (1) JP6414652B1 (ja)
CN (1) CN209693203U (ja)
WO (1) WO2018123459A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020067320A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 樹脂多層基板
KR102345112B1 (ko) * 2019-12-16 2021-12-30 삼성전기주식회사 인쇄회로기판
WO2023152838A1 (ja) * 2022-02-09 2023-08-17 株式会社レゾナック 配線形成用部材、配線形成用部材を用いた配線層の形成方法、及び、配線形成部材
WO2023153445A1 (ja) * 2022-02-09 2023-08-17 株式会社レゾナック 配線形成用部材、配線形成用部材を用いた配線層の形成方法、及び、配線形成部材

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262594A (en) * 1990-10-12 1993-11-16 Compaq Computer Corporation Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same
JPH0794868A (ja) 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US6350387B2 (en) * 1997-02-14 2002-02-26 Teledyne Industries, Inc. Multilayer combined rigid/flex printed circuit board containing flexible soldermask
JP2002158445A (ja) * 2000-11-22 2002-05-31 Cmk Corp リジッドフレックスプリント配線板及びその製造方法
JP4246615B2 (ja) * 2002-12-13 2009-04-02 株式会社メイコー フレックスリジッドプリント配線板及びその製造方法
TWI233771B (en) 2002-12-13 2005-06-01 Victor Company Of Japan Flexible rigid printed circuit board and method of fabricating the board
JP2006179589A (ja) * 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
JP4849908B2 (ja) * 2006-02-27 2012-01-11 株式会社フジクラ リジッド基板の接続構造
JP2011258739A (ja) 2010-06-09 2011-12-22 Sumitomo Electric Printed Circuit Inc プリント配線板の接続構造、配線板接続体、電子機器及び配線板接続体の製造方法
JP2012227404A (ja) 2011-04-21 2012-11-15 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板
TWI574367B (zh) * 2012-05-31 2017-03-11 群康科技(深圳)有限公司 觸控面板、其製造方法及應用其之顯示裝置
CN205093052U (zh) 2013-07-30 2016-03-16 株式会社村田制作所 多层基板
WO2016171058A1 (ja) * 2015-04-24 2016-10-27 シャープ株式会社 センサシートモジュール

Also Published As

Publication number Publication date
JP6414652B1 (ja) 2018-10-31
WO2018123459A1 (ja) 2018-07-05
US10477704B2 (en) 2019-11-12
US20190090362A1 (en) 2019-03-21
CN209693203U (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
JP3744383B2 (ja) 複合配線基板及びその製造方法
JP6414652B1 (ja) 多層基板および電子機器
JP4955970B2 (ja) フレキシブルプリント配線板およびその製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
KR20090038290A (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JPWO2009119027A1 (ja) リジッドフレックス回路板の製造方法およびリジッドフレックス回路板
US20150000959A1 (en) Multilayer printed circuit board having anisotropy condictive film and method for manufacturing same
JPWO2020122180A1 (ja) 樹脂多層基板および電子機器
JP2007173477A (ja) フレキシブルプリント配線板
JP5509480B2 (ja) フレキシブルプリント配線板の接続構造、その製造方法、および電子機器
TWI442844B (zh) 軟硬複合線路板及其製作方法
WO2019198241A1 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP5483921B2 (ja) プリント基板の製造方法
JP2008311553A (ja) 複合多層プリント配線板の製造方法
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP2007129017A (ja) 多層配線基板用基材、多層配線基板及びその製造方法
JP2015005717A (ja) 硬軟性印刷回路基板及びその製造方法
CN114258200B (zh) 具有内埋元件的软硬结合线路板的制作方法
JP7216139B2 (ja) 回路基板の製造方法
JP5561683B2 (ja) 部品内蔵基板
CN112492777B (zh) 电路板及其制作方法
WO2021246005A1 (ja) 回路基板、回路基板の製造方法及び電子機器
JP2012023100A (ja) 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法
JP2011253926A (ja) 両面フレキシブルプリント配線板、接続構造、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180702

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180702

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6414652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150