JPWO2018096826A1 - 半導体パッケージおよび半導体装置 - Google Patents

半導体パッケージおよび半導体装置 Download PDF

Info

Publication number
JPWO2018096826A1
JPWO2018096826A1 JP2018552455A JP2018552455A JPWO2018096826A1 JP WO2018096826 A1 JPWO2018096826 A1 JP WO2018096826A1 JP 2018552455 A JP2018552455 A JP 2018552455A JP 2018552455 A JP2018552455 A JP 2018552455A JP WO2018096826 A1 JPWO2018096826 A1 JP WO2018096826A1
Authority
JP
Japan
Prior art keywords
frame
metal substrate
semiconductor package
frame body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018552455A
Other languages
English (en)
Other versions
JP6748223B2 (ja
Inventor
倫一 長田
倫一 長田
木津　正二郎
正二郎 木津
慎也 冨田
慎也 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2018096826A1 publication Critical patent/JPWO2018096826A1/ja
Application granted granted Critical
Publication of JP6748223B2 publication Critical patent/JP6748223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明の実施形態に係る半導体パッケージは、金属基板と、第１枠体と、第２枠体とを備えている。金属基板は、上面に半導体素子が実装される実装領域を有する。第１枠体は、金属基板の上面に実装領域を囲んで位置している。第２枠体は、金属基板の下面に第１枠体と重なって位置している。金属基板は下面に張り出した凸部を有しており、凸部の側面は第２枠体の内壁と接触しているとともに、凸部の下面は第２枠体よりも下方に位置している。

Description

本発明は、半導体素子が実装される半導体パッケージおよびこれを用いた半導体装置に関する。
近年、高周波の信号で作動する半導体素子等を収容する半導体パッケージが知られている。このような半導体素子等は、作動する際に熱が生じる。この熱を外部に放熱させるために、半導体素子等を実装する基板を金属基板にして放熱性を向上させた半導体パッケージが開示されている（特開２０１２−２３１１０１号公報参照）。
特開２０１２−２３１１０１号公報では、金属基板と、第１枠体と、第２枠体とを備えた半導体パッケージが開示されている。金属基板は凸部を有しており、凸部の側面は第２枠体の内壁と接合している。
しかしながら、特許文献１に開示された技術では、金属基板の下面が第２枠体の下面と同じ位置にある。または、第２枠体の下面の方が下方に位置している。このため、半導体素子で生じた熱を外部に効率よく逃がすことが困難な場合があった。
本発明の一実施形態に係る半導体パッケージは、金属基板と、第１枠体と、第２枠体とを備えている。金属基板は、上面に半導体素子が実装される実装領域を有する。第１枠体は、金属基板の上面に実装領域を囲んで位置している。第２枠体は、金属基板の下面に第１枠体と重なって位置している。金属基板は下面に張り出した凸部を有しており、凸部の側面は第２枠体の内壁と接触しているとともに、凸部の下面は第２枠体よりも下方に位置している。
本発明の一実施形態に係る半導体装置は、上述した半導体パッケージと、半導体素子と、蓋体とを備えている。半導体素子は、実装領域に実装されている。蓋体は、半導体素子を覆うとともに、第１枠体の上面に接合されている。
本発明の一実施形態に係る半導体パッケージを示す上面からの斜視図である。 本発明の一実施形態に係る半導体パッケージを示す下面からの斜視図である。 本発明の一実施形態に係る半導体パッケージを示す上面からの平面図である。 本発明の一実施形態に係る半導体パッケージを示す側面図である。 図３に示した本発明の一実施形態に係る半導体パッケージにおけるＡ−Ａ線での断面図である。 図３に示した本発明の一実施形態に係る半導体パッケージにおけるＢ−Ｂ線での断面図である。 本発明の一実施形態係る半導体パッケージを示す上面からの分解斜視図である。 本発明の一実施形態に係る半導体パッケージを示す下面からの分解斜視図である。 本発明の他の実施形態に係る上面からの斜視図である。 本発明の他の実施形態に係る半導体パッケージを示す上面からの平面図である。 本発明の一実施形態に係る半導体装置を示す上面からの斜視図である。
以下、各実施形態の半導体パッケージおよびこれを備えた半導体装置について、図面を用いて詳細に説明する。
＜半導体パッケージの構成＞
図１は、本発明の一実施形態に係る半導体パッケージの上面からの斜視図である。図２は、本発明の一実施形態に係る半導体パッケージを示す下面からの斜視図である。図３は、本発明の一実施形態に係る半導体パッケージを示す上面平面図である。図４は、本発明の一実施形態に係る半導体パッケージを示す側面図である。図５は、図３に示した本発明の一実施形態に係る半導体パッケージにおけるＡ−Ａ線での断面図である。図６は、図３に示した本発明の一実施形態に係る半導体パッケージにおけるＢ−Ｂ線での断面図である。また、図７は、本発明の一実施形態に係る半導体パッケージを示す上面からの分解斜視図であり、図８は、本発明の一実施形態に係る半導体パッケージを示す下面からの分解斜視図である。また、図９は、本発明の他の実施形態係る半導体パッケージを示す上面からの斜視図である。そして、図１０は、本発明の他の実施形態に係る半導体パッケージを示す上面からの平面図である。これらの図において、本発明の実施形態に係る半導体パッケージ１は、金属基板２と、第１枠体３と、第２枠体４とを備えている。金属基板２は、凸部２２を有している。
図１に示すように、本発明の一実施形態における金属基板２は、上面に半導体素子７が実装される実装領域２１を有している。また金属基板２は、例えば矩形状である。
なお、本発明の一実施形態において実装領域２１とは、金属基板２を平面視した場合に半導体素子７と重なり合う領域を意味している。金属基板２の大きさとしては、例えば１０ｍｍ×１０ｍｍ〜５０ｍｍ×５０ｍｍである。また、金属基板２の厚みとしては、例えば、０．５ｍｍ〜５ｍｍに設定することができる。
金属基板２は、例えば金属材料から成る。金属材料としては、例えば、銅である。このとき、銅からなる金属基板２の熱膨張係数は１６×１０−６／Ｋである。また、銅、鉄、ニッケル、クロム、コバルト、モリブデンおよびタングステン、あるいはこれらの金属からなる合金を用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法、プレス加工、切削加工のような金属加工法を施すことによって金属基板２を構成する金属部材を作製することができる。
図２に示すように、金属基板２は、下面に張り出した凸部２２を有している。凸部２２は、例えば矩形状である。凸部２２は、例えば平面視において、９ｍｍ×９ｍｍ〜４９ｍｍ×４９ｍｍであり、厚みが０．３ｍｍ〜４ｍｍである。凸部２２を除いた金属基板２の厚み、つまり、後述する第１枠体３および第２枠体４に挟まれた金属基板２の厚みは、０．２ｍｍ〜４ｍｍである。
また、第１枠体３および第２枠体４に挟まれた金属基板２の厚みは、第１枠体３および第２枠体４の厚みよりも薄い方がよい。第１枠体３および第２枠体４に挟まれた金属基板２の厚みは、第１枠体３および第２枠体４の厚みよりも薄いことによって、挟まれた箇所の金属基板２のそもそもの金属量が少なくなる。このため、熱膨張する金属量が少なくなる。このことによって、金属基板２が反ることを抑制することができる。
また、第１枠体３および第２枠体４に挟まれた金属基板２の厚みは、第１枠体３および第２枠体４の厚みよりも薄いことによって、金属基板２が熱膨張した際に、第１枠体３および第２枠体４を押す力よりも、第１枠体３および第２枠体４が金属基板２を押える力の方が大きくなる。これは、第１枠体３および第２枠体４の厚みよりも挟まれた箇所の金属基板２の厚みが厚い場合には、金属基板２が熱膨張した際に、金属基板２が変形しようとして、第１枠体３および第２枠体４を押す力が大きくなる。これと比較して、金属基板２が変形しようとしたとしても、第１枠体３および第２枠体４が金属基板２を押える力が大きくなる。
これにより、半導体パッケージ１は、金属基板２と第１枠体３および第２枠体４との熱膨張係数差に起因して、それぞれの接合部およびその周囲に生じる応力を低減することができる。その結果、本発明の半導体パッケージ１は、金属基板２と第１枠体３および第２枠体４との接合部に生じるクラックや剥がれ、さらには、後述する第１枠体３や第２枠体４に生じるクラックや割れを低減させることができ、半導体パッケージが破損することを低減させることができる。
第１枠体３は、金属基板２の実装領域２１を取り囲んでいる。第１枠体３は、平面視において、外縁および内縁が矩形状であり、４つの側壁によって構成されている。第１枠体３は、銀ロウやはんだ、樹脂接合材等の接合部材を介して金属基板２の上面に接合されている。
第１枠体３は、平面視における外縁の大きさが、たとえば１０ｍｍ×１０ｍｍ〜５０ｍｍ×５０ｍｍ、内縁の大きさが５ｍｍ×５ｍｍ〜４９ｍｍ×４９ｍｍである。また、外縁と内縁との間の幅で示される第１枠体３の厚みは、たとえば１ｍｍ〜５ｍｍである。また、第１枠体３の高さは、１ｍｍ〜１０ｍｍである。
第１枠体３としては、例えば、セラミック材料を用いることができる。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等である。また、第１枠体３として樹脂材料を用いる場合には、エポキシ樹脂等が用いられる。他にも、金属基板２と同様に、金属材料を用いることができる。金属材料としては、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンおよびタングステンのような金属材料、あるいはこれらの金属材料からなる合金を用いることができる。なお、このとき金属基板２よりも熱膨張係数の小さい材料を用いるのがよい。このことによって、上面側から金属基板２の熱膨張を抑えることができる。
また、図７および図８に示すように、本発明の一実施形態に係る半導体パッケージ１において、第１枠体３の内壁は、平面視において角部が曲線になっている。このことによって、熱膨張した際に角部に応力がかかり難くすることができる。なお、図９および図１０に示すように、角部が直角になっていてもよい。直角であることによって、第１枠体３で囲まれた空間を広くすることができる。
金属基板２の下面には、第２枠体４が設けられている。第２枠体４は、半導体パッケージ１を平面視して、第１枠体３と重なって位置している。第２枠体４は、平面視において、外縁および内縁が矩形状であり、４つの側壁によって構成されている。第２枠体４は、銀ロウやはんだ、樹脂接合材等の接合部材を介して金属基板２の下面に接合されている。
また、第２枠体４は、内壁が凸部２２の側面に接合されず、接触している方がよい。このとき、接触しているのは一部で第２枠体４の内壁と凸部２２の側面との間に、わずかに隙間が空いている箇所があってもよい。第２枠体４の内壁と凸部２２の側面とが接合されている場合と比較して、接合されずに接触している場合には、金属基板２が熱膨張して、第２枠体４を押したとしても、接合材で固定されていないため、熱膨張係数差に起因して接合材および第２枠体４にクラックが生じるおそれを低減することができる。このことによって、半導体パッケージ１は、金属基板２と第２枠体４の熱膨張係数差によって、第２枠体４の内壁の周囲に生じる応力を低減することができる。その結果、本発明の半導体パッケージ１は、第２枠体４に生じるクラックや割れを抑制することができ、半導体パッケージが破損することを抑制することができる。
第２枠体４は、平面視における外縁の大きさが、たとえば１０ｍｍ×１０ｍｍ〜５０ｍｍ×５０ｍｍ、内縁の大きさが５ｍｍ×５ｍｍ〜４９ｍｍ×４９ｍｍである。また、外縁と内縁との間の幅で示される第２枠体４の厚みは、たとえば１ｍｍ〜５ｍｍである。また、第２枠体４の高さは、０．２ｍｍ〜３．９ｍｍである。
第２枠体４としては、例えば、セラミック材料を用いることができる。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等である。また、第２枠体４として樹脂材料を用いる場合には、エポキシ樹脂等が用いられる。他にも、金属基板２と同様に、金属材料を用いることができる。金属材料としては、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンおよびタングステンのような金属材料、あるいはこれらの金属材料からなる合金を用いることができる。なお、このとき金属基板２よりも熱膨張係数の小さい材料を用いるのがよい。このことによって、下面側から金属基板２の熱膨張を押えることができる。
また、第２枠体４は、内壁が凸部２２の側面と接触している場合には、凸部２２の水平方向の熱膨張を凸部の側面から抑制することができる。その結果、本発明の半導体パッケージ１は、凸部２２の変形に伴って生じる金属基板２の変形や反りを抑制することができるとともに、実装領域２１の平坦性を維持することができる。また、第２枠体４は、内壁が凸部２２の側面と接触していることによって、半導体素子７等からの熱を金属基板２から、直接第２枠体４に逃がすことによって、金属基板２の放熱性を向上させることができる。また、金属基板２の熱膨張を低減させることができる。
また、第２枠体４は、内壁が凸部２２の側面と銀ロウや金−錫はんだ、樹脂接合材等の接合材で接合されてもよい。その結果、第２枠体４は、凸部２２の水平方向の熱膨張を凸部の側面から抑制することができるとともに、接合材を介して金属基板２の熱を第２枠体４に逃がすことができるため、凸部２２および第２枠体４を介した半導体パッケージ１の放熱性を向上することができる。
また、凸部２２の下面は、第２枠体４よりも下方に位置している。このことによって、半導体パッケージ１は、凸部２２が外部と接触しやすい状態にあり、半導体装置１０を外部の実装基板に実装する際には、凸部２２が実装基板に接合されやすくなる。その結果、金属基板２を介した半導体パッケージ１の放熱性を向上することができる。つまり、実装領域２１に実装される半導体素子７からの熱が金属基板２に設けられた凸部２２を介して外部の実装基板に放熱されやすくなる。
本発明の一実施形態に係る半導体パッケージ１は、上述した構成であることによって、半導体素子７で生じる熱を、金属基板２に設けられる凸部２２を介して外部の実装基板に放熱させやすくすることができる。このことによって、本発明の半導体パッケージ１は、半導体パッケージとしての機能のひとつである放熱性を維持することができる。
図３に示すように、本発明の一実施形態に係る半導体パッケージ１は、第１枠体３の熱膨張係数をα、第２枠体４の熱膨張係数をβ、実装領域２１に直交する方向の第１枠体３の厚みをＨ１、第２枠体４の厚みをＨ２とする場合、α≧βかつＨ１≦Ｈ２としてもよい。これにより、本発明の一実施形態に係る半導体パッケージ１は、金属基板２と第１枠体３および第２枠体４の熱膨張係数の差に起因して生じる金属基板２の反りを低減することができる。
さらに、第２枠体４の内壁と凸部２２の側面とが接触する場合には、金属基板２と第１枠体３および第２枠体４の熱膨張係数の差に起因して生じる金属基板２の反りや変形が第２枠体４によって強制される。この結果、金属基板２の反りや変形が低減される。
また、第２枠体４の内壁と対向する凸部２２の厚みは、第１枠体３と第２枠体４とに挟まれた金属基板２の厚みよりも厚くてよい。このことによって、第１枠体３と第２枠体４とで金属基板２の厚みの薄い箇所を上下で挟むことで、金属基板２の反りや変形を生じ難くすることができる。また、凸部２２を経由した、実装領域２１から外部の実装基板への放熱性を良好に維持することができる。さらに、第２枠体４は、接触するように凸部２２の四方を取り囲んでいることで、凸部２２の厚みが厚くても金属基板２の反りや変形を生じ難くすることができる。
また、凸部２２の厚みが厚いことによって、反りを抑制しつつ、金属基板２の剛性を向上させることができ、この結果、半導体パッケージ１としての剛性を向上させることができる。このことによって、半導体装置１０を外部の実装基板に実装する際に加わる外力によって半導体パッケージ１が変形することを低減させることができる。その結果、本発明の一実施形態に係る半導体パッケージ１は、内部に収納された半導体素子７が破損するおそれを低減することができる。
また、第２枠体４は、平面視にて、外縁が第１枠体３の外縁より金属基板２の外縁の方向に設けられてもよい。これにより、本発明の一実施形態に係る半導体パッケージ１は、金属基板２が上方向に突出するように反るおそれを低減できる。その結果、半導体装置１０を実装基板に実装する際に、凸部２２の下面の中央部と実装基板との間に生じる空隙を小さくすることができる。また、半導体パッケージ１の放熱性を良好に維持することができる。
また、本発明の一実施形態に係る半導体パッケージ１は、第１枠体３と第２枠体４とが同じ材料から成っていてもよい。例えば、第１枠体３および第２枠体４は、酸化アルミニウム質焼結体からなり、熱膨張係数が７×１０−６／Ｋである。すなわち、第１枠体３と第２枠体４とが同じ材料から成っていることによって、金属基板２の上面に接合される第１枠体３と凸部を除く金属基板２の下面に接合される第２枠体４の熱膨張係数が同じになり、凸部を除く金属基板２の熱膨張、熱収縮を拘束する力を上下左右の方向に同等にすることができる。このため、金属基板２と第１枠体３および第２枠体４の熱膨張係数の差に起因して金属基板２が上下左右の方向のどちらかに反ったり、変形したりし難くなる。また、金属基板２の熱膨張、熱収縮を第１枠体３および第２枠体４で拘束することにより、金属基板２と第１枠体３および第２枠体４のそれぞれの接合部に生じる応力が偏って生じることを低減させることができる。
また、図１〜５に示すように、第１枠体３の上面にはリード端子５が設けられていてもよい。このとき、図５および図６に示すように、平面視において、金属基板２の外縁は、第１枠体３の外縁よりも大きく設けられていてもよい。
図１〜６に示すように、平面視において、金属基板２の外縁は、第１枠体３の外縁よりも大きく設けられていてもよい。このとき、リード端子５は金属基板２と重なって設けられている。平面視において、金属基板２の外縁が第１枠体３の外縁よりも大きいことにより、電界分布の広がりを収束させることができる。これは、高周波の電気信号をリード端子５に伝送させる際に、第１枠体３および外部の回路基板等に接続されず、周囲に接地導体が設けられないリード端子５の部位における電界分布の広がりを、金属基板２によって収束することができるためである。
リード端子５は、金−錫はんだや樹脂接合材等の接合材によって第１枠体３の上面に接合され、設けられている。リード端子５は、ボンディングワイヤ等を介して実装領域２１に実装される半導体素子７と電気的に接続されて、外部の実装基板や回路基板、電源等と電気的に接続される。リード端子５は、例えば、鉄、ニッケル、コバルトからなる合金や、鉄、ニッケルからなる合金等から成る。リード端子５は、第１枠体３の外縁よりも外側に延びている。
この結果、電界分布が不安定にリード端子５の周囲に広がることを低減することができる。すなわち、金属基板２は、平面視において、第１枠体３の外縁よりも外側に張出していることで、半導体パッケージ１の周波数特性を向上することができる。
また、第１枠体３および第２枠体４は、例えば、セラミック材料から成ると上述したが、金属基板２よりも熱膨張係数の小さい金属であれば、金属材料を用いてもよい。この金属材料としては、例えばＦｅ−Ｎｉ−Ｃｏ合金等が用いられる。金属基板２の第１枠体３と第２枠体４とに挟まれた箇所において、第２枠体４の上面は金属基板２と接合材を介して接合されている。このとき、第２枠体４が金属材料から成る場合には、接合材が凸部２２の側面と、第２枠体４の内壁との隙間に流れこむことで、凸部２２の側面が、第２枠体４の内壁と接合されていてもよい。
凸部２２の側面が、第２枠体４の内壁と接合されている場合に半導体パッケージ１は、第２枠体４の内壁と凸部２２の側面との一部が接触しており、残りの部分に隙間がある状態である。この隙間に接合材が設けられて、凸部２２の側面が、第２枠体４の内壁と接合される。このことによって、より強固に金属基板２を固定することができ、金属基板２が反ることを抑制することができる。
第１枠体３および第２枠体４が、金属材料から成る場合には、剛性が強い。このため、金属基板２が熱膨張して、第１枠体３および第２枠体４を押したとしても、第１枠体３および第２枠体４に割れやクラック等が生じるおそれを低減させることができる。
＜半導体パッケージの製造方法＞
金属基板２は、例えば金属材料から成る場合には、銅からなる。また、金属基板２の下面に矩形状に凸部２２が加工されて設けられる。このとき、金属材料のインゴットに圧延加工法、打ち抜き加工法、プレス加工、切削加工のような金属加工法を施すことによって金属基板２を構成する金属部材を作製することができる。
なお、第１枠体３は、例えば金属材料からなる場合には、鉄−ニッケル−コバルト合金からなり、切削加工によって枠状に形成される。そして、第１枠体３は、実装領域２１を囲んで、リード端子５が樹脂接合材やガラス接合材等の絶縁材料からなる接合によって接合固定されるとともに、金属基板２の上面に金−錫はんだや鉛フリーはんだ等で接合される。
また、第１枠体３が、例えば酸化アルミニウム焼結体から成る場合には、マグネシア、シリカ、カルシア等の焼結助剤を適当量加えたアルミナ粉末に溶剤を加え、十分に混練し、脱泡させてスラリーを作製する。この後、ドクターブレード法等によってロール状のセラミックグリーンシートを形成して、適当なサイズにカットする。カットして作製したセラミックグリーンシートにリード端子５が接続固定される配線パターン等の信号線路をスクリーン印刷する。この後、約１６００℃の還元雰囲気中で焼成して形成する。このとき、焼成前に複数のセラミックグリーンシートを積層してもよい。第１枠体３は、例えば、リード端子５が銀−銅ロウによって上面に接合されるとともに、実装領域２１を取り囲むように金−錫はんだで金属基板２の上面に接合される。
第２枠体４も第１枠体３と同様に、作製される。第２枠体４は、金属基板２の下面に接合される。第２枠体４は、凸部２２を除く金属基板２の下面に金−錫はんだ等の接合材によって接合される。
以上のようにして、本発明の実施形態に係る半導体パッケージ１を作製することができる。なお、上述した工程順番は指定されない。
＜半導体装置の構成＞
次に、本発明の一実施形態に係る半導体装置１０について、図面を用いて詳細に説明する。図１１は、本発明の一実施形態に係る半導体装置１０を示す上面からの斜視図である。図１１に示すように、本実施形態の一実施形態に係る半導体装置１０は、上述した実施形態に代表される半導体パッケージ１と、半導体パッケージ１の実装領域２１に実装された半導体素子７と、第１枠体３と接合された、半導体素子７を封止する蓋体６とを備えている。
本発明の一実施形態に係る半導体装置１０においては、金属基板２の実装領域２１に半導体素子７が実装されている。半導体素子７は、ボンディングワイヤを介してリード端子５に電気的に接続される。この半導体素子７にリード端子５およびボンディングワイヤを介して外部からの電気信号を入出力することによって半導体素子７から所望の入出力を得ることができる。
蓋体６は、第１枠体３と接合され、半導体素子７を封止するように設けられている。半導体素子７としては、例えばＩＣ（Integrated Circuit）またはＬＳＩ（Large-Scale Integration）の他、パワーデバイス用の半導体素子等が挙げられる。蓋体６は、第１枠体３の上面に接合されている。そして、金属基板２、第１枠体３および蓋体６で囲まれた空間において半導体素子７を封止している。このように半導体素子７を封止することによって、長期間の半導体パッケージ１の使用による半導体素子７の劣化を抑制することができる。
蓋体６としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第１枠体３と蓋体６は、例えばシーム溶接法によって接合することができる。また、第１枠体３と蓋体６は、例えば、金−錫はんだを用いて接合してもよい。
以上、各実施形態の半導体パッケージ１およびこれを備えた半導体装置１０について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更および実施形態の組み合わせを施すことは何等差し支えない。
１ 半導体パッケージ
２ 金属基板
２１ 実装領域
２２ 凸部
３ 第１枠体
４ 第２枠体
５ リード端子
６ 蓋体
７ 半導体素子
１０ 半導体装置

Claims (8)

  1. 上面に半導体素子が実装される実装領域を有する金属基板と、
    前記金属基板の上面に前記実装領域を囲んで位置した第１枠体と、
    前記金属基板の下面に前記第１枠体と重なって位置した第２枠体とを備えており、
    前記金属基板は下面に張り出した凸部を有しており、前記凸部の側面は前記第２枠体の内壁と接触しているとともに、前記凸部の下面は前記第２枠体よりも下方に位置していることを特徴とする半導体パッケージ。
  2. 前記第２枠体の内壁と接触した前記凸部の厚みは、前記第１枠体と前記第２枠体とに挟まれた前記金属基板の厚みよりも厚いことを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第１枠体と前記第２枠体とは同じ材料からなることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記第１枠体と前記第２枠体とは異なる材料からなることを特徴とする請求項１または２に記載の半導体パッケージ。
  5. 前記凸部の側面は、前記第２枠体の内壁と間が空いている箇所を有していることを特徴とする請求項１〜４のいずれか１つに記載の半導体パッケージ。
  6. 前記凸部の側面と、前記第２枠体の内壁との間には接合材が位置しており、前記凸部の側面は、前記第２枠体の内壁と接合されていることを特徴とする請求項５に記載の半導体パッケージ。
  7. 前記第１枠体の上面にはリード端子が設けられており、
    平面視において、前記金属基板の外縁は、前記第１枠体の外縁および前記第２枠体の外縁よりも大きいことを特徴とする請求項１〜６のいずれか１つに記載の半導体パッケージ。
  8. 請求項１〜７のいずれか１つに記載の半導体パッケージと、
    前記半導体パッケージの前記実装領域に実装された半導体素子と、
    前記半導体素子を覆うとともに、前記第１枠体の上面に設けられた蓋体とを備えていることを特徴とする半導体装置。
JP2018552455A 2016-11-28 2017-10-12 半導体パッケージおよび半導体装置 Active JP6748223B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016230125 2016-11-28
JP2016230125 2016-11-28
PCT/JP2017/036965 WO2018096826A1 (ja) 2016-11-28 2017-10-12 半導体パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018096826A1 true JPWO2018096826A1 (ja) 2019-10-17
JP6748223B2 JP6748223B2 (ja) 2020-08-26

Family

ID=62195442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018552455A Active JP6748223B2 (ja) 2016-11-28 2017-10-12 半導体パッケージおよび半導体装置

Country Status (5)

Country Link
US (1) US10943854B2 (ja)
EP (1) EP3547356A4 (ja)
JP (1) JP6748223B2 (ja)
CN (1) CN110036470B (ja)
WO (1) WO2018096826A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116055830A (zh) * 2021-10-27 2023-05-02 晋城三赢精密电子有限公司 镜头模组及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04322452A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 半導体装置、半導体素子収納容器および半導体装置の製造方法
JP2012231101A (ja) * 2011-04-25 2012-11-22 Kostek Sys Co Ltd メタルベース及びその製造方法並びにこれを用いた素子パッケージ
WO2014017273A1 (ja) * 2012-07-27 2014-01-30 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677528A (en) * 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
JP2603102B2 (ja) * 1988-05-12 1997-04-23 イビデン株式会社 電子部品搭載用基板の製造方法
JP2005277114A (ja) * 2004-03-25 2005-10-06 Sanyo Electric Co Ltd 半導体装置
US7977698B2 (en) * 2005-03-18 2011-07-12 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. System and method for surface mountable display
US7944043B1 (en) * 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
FR2951401B1 (fr) * 2009-10-20 2016-12-30 Soc De Tech Michelin Presse de vulcanisation
JP2012142371A (ja) 2010-12-28 2012-07-26 Mitsubishi Electric Corp 半導体パッケージ
US8994157B1 (en) * 2011-05-27 2015-03-31 Scientific Components Corporation Circuit system in a package
US9018747B2 (en) * 2011-08-22 2015-04-28 Kyocera Corporation Optical semiconductor apparatus
CN103999210B (zh) 2011-12-22 2016-11-02 京瓷株式会社 布线基板以及电子装置
CN103515364A (zh) * 2012-06-29 2014-01-15 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
WO2014041936A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法
CN104078556B (zh) * 2013-03-28 2017-03-01 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
KR102606852B1 (ko) * 2015-01-19 2023-11-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102237155B1 (ko) * 2015-03-11 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
JP2016174049A (ja) * 2015-03-16 2016-09-29 株式会社東芝 リードフレーム構造体、リードフレーム構造体の製造方法、および半導体装置
US10431526B2 (en) * 2017-10-09 2019-10-01 Cree, Inc. Rivetless lead fastening for a semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04322452A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 半導体装置、半導体素子収納容器および半導体装置の製造方法
JP2012231101A (ja) * 2011-04-25 2012-11-22 Kostek Sys Co Ltd メタルベース及びその製造方法並びにこれを用いた素子パッケージ
WO2014017273A1 (ja) * 2012-07-27 2014-01-30 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置

Also Published As

Publication number Publication date
US20190279923A1 (en) 2019-09-12
WO2018096826A1 (ja) 2018-05-31
CN110036470B (zh) 2023-06-06
JP6748223B2 (ja) 2020-08-26
US10943854B2 (en) 2021-03-09
EP3547356A1 (en) 2019-10-02
CN110036470A (zh) 2019-07-19
EP3547356A4 (en) 2020-07-08

Similar Documents

Publication Publication Date Title
JP5414644B2 (ja) 半導体装置
US20200273814A1 (en) Semiconductor package
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
WO2018096826A1 (ja) 半導体パッケージおよび半導体装置
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP6809914B2 (ja) 半導体パッケージおよび半導体装置
JP2007095956A (ja) 電子部品収納用パッケージ
JP5837187B2 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
WO2019208577A1 (ja) 放熱基板および電子装置
WO2019168056A1 (ja) 半導体パッケージ、半導体装置および半導体パッケージの製造方法
WO2020045563A1 (ja) 半導体パッケージおよびこれを備えた半導体装置
JP2019114639A (ja) 半導体パッケージおよび半導体装置
JP6258748B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4332037B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6769830B2 (ja) 半導体パッケージおよび半導体装置
JP2008159975A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2005101376A (ja) 電子部品収納用パッケージおよび電子装置
JP2011159892A (ja) 半導体パッケージおよび高周波半導体装置
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP5882868B2 (ja) 圧電装置ならびに圧電装置の製造方法
JP2005101374A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2018073992A (ja) 半導体素子実装用基板および半導体装置
JP2005079133A (ja) セラミックパッケージ
JP2018006463A (ja) 半導体素子実装用基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200806

R150 Certificate of patent or registration of utility model

Ref document number: 6748223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150