JPWO2018062303A1 - 撮像素子および電子カメラ - Google Patents

撮像素子および電子カメラ Download PDF

Info

Publication number
JPWO2018062303A1
JPWO2018062303A1 JP2018542663A JP2018542663A JPWO2018062303A1 JP WO2018062303 A1 JPWO2018062303 A1 JP WO2018062303A1 JP 2018542663 A JP2018542663 A JP 2018542663A JP 2018542663 A JP2018542663 A JP 2018542663A JP WO2018062303 A1 JPWO2018062303 A1 JP WO2018062303A1
Authority
JP
Japan
Prior art keywords
pixel
pixels
unit
signal
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018542663A
Other languages
English (en)
Other versions
JP7299702B2 (ja
Inventor
敦 駒井
敦 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2018062303A1 publication Critical patent/JPWO2018062303A1/ja
Priority to JP2023005793A priority Critical patent/JP7476990B2/ja
Application granted granted Critical
Publication of JP7299702B2 publication Critical patent/JP7299702B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Color Television Image Signal Generators (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

撮像素子は、透過波長を変更可能な複数のフィルタ部と、前記フィルタ部を透過した光を受光する複数の光電変換部と、前記複数のフィルタ部のうち第１の波長の光を透過させて前記光電変換部に入射させる第１のフィルタ部を有する第１の領域の大きさを変更する制御部と、を備える。

Description

本発明は、撮像素子および電子カメラに関する。
透過波長を変更することができる可変フィルタを画素毎に備えた撮像素子が知られている（特許文献１）。従来の撮像素子には、解像度を変動することができないと言う問題があった。
日本国特開２０１３−８５０２８号公報
本発明の第１の態様によると、撮像素子は、透過波長を変更可能な複数のフィルタ部と、前記フィルタ部を透過した光を受光する複数の光電変換部と、前記複数のフィルタ部のうち第１の波長の光を透過させて前記光電変換部に入射させる第１のフィルタ部を有する第１の領域の大きさを変更する制御部と、を備える。
本発明の第２の態様によると、電子カメラは、第１の態様による撮像素子と、前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、を備える。
第１の実施の形態に係る撮像装置の構成を示すブロック図。 第１の実施の形態に係る撮像素子の一部の構成を示すブロック図。 第１の実施の形態に係る撮像素子の断面構造を説明するための図。 第１の実施の形態に係るフィルタ部の透過波長の一例を示す図。 第１の実施の形態に係るフィルタ部の透過波長の変更例を示す図。 第１の実施の形態に係るフィルタ部の制御の一例を示す図。 第１の実施の形態に係る画素の構成を示す回路図。 第１の実施の形態に係る撮像素子の一部の構成を示す回路図。 第１の実施の形態に係る撮像素子の動作例を説明するための図。 第１の実施の形態に係る撮像素子の別の動作例を説明するための図。 第１の実施の形態に係る撮像素子の別の動作例を説明するための図。 第２の実施の形態に係る撮像装置の電子ズーム機能を説明するための図。 変形例１に係る撮像素子の一部の構成を示す回路図。 変形例１に係る撮像素子の動作例を説明するための図。 変形例１に係る撮像素子の別の動作例を説明するための図。 変形例１に係る撮像素子の別の動作例を説明するための図。 変形例２に係る撮像素子の一部の構成を示す回路図。 変形例２に係る撮像素子の動作例を説明するための図。 変形例２に係る撮像素子の別の動作例を説明するための図。 変形例２に係る撮像素子の別の動作例を説明するための図。 変形例３に係る撮像素子の一部の構成を示す回路図。
（第１の実施の形態）
図１は、第１の実施の形態に係る撮像装置の構成を示すブロック図である。図１では、第１の実施の形態に係る撮像装置の一例である電子カメラ１の構成例を示す。電子カメラ１は、撮影光学系２、撮像素子３、および制御部４を備える。撮影光学系２は、撮像素子３に被写体像を結像する。撮像素子３は、撮影光学系２により形成された被写体像を撮像して画素信号を生成する。撮像素子３は、例えばＣＭＯＳイメージセンサである。制御部４は、撮像素子３の動作を制御するための制御信号を撮像素子３に出力する。また、制御部４は、撮像素子３から出力された画素信号に対して各種の画像処理を施し、画像データを生成する画像生成部として機能する。なお、撮影光学系２は、電子カメラ１から着脱可能にしてもよい。
図２および図３を参照して、第１の実施の形態に係る撮像素子３の構成について説明する。図２は、第１の実施の形態に係る撮像素子３の一部の構成を示すブロック図である。図３は、第１の実施の形態に係る撮像素子３を説明するための図である。図３（ａ）は、撮像素子３の断面構造の一例を示す図であり、図３（ｂ）は、撮像素子３のフィルタ部の透明電極のレイアウト例を説明するための平面図である。図２に示すように、撮像素子３は、複数の画素１０と、フィルタ垂直駆動部４０と、フィルタ水平駆動部５０と、フィルタ制御部６０と、画素垂直駆動部７０と、カラム回路部８０と、水平走査部９０と、出力部１００と、システム制御部１１０とを備える。撮像素子３では、画素１０が二次元状（第１方向である行方向およびそれと交差する第２方向である列方向）に配置される。図２に示す例では、説明を簡略化するために、画素１０は水平方向１６画素×垂直方向１２画素のみ図示しているが、撮像素子３は、例えば数百万画素〜数億画素、又はそれ以上の画素を有する。
撮像素子３は、例えば、裏面照射型の撮像素子である。図３（ａ）に示すように、撮像素子３は、半導体基板２２０と、半導体基板２２０に積層される配線層２１０と、支持基板２００と、マイクロレンズ３１と、フィルタ部５とを備える。半導体基板２２０は、シリコン等の半導体基板により構成され、支持基板２００は、半導体基板やガラス基板等により構成される。半導体基板２２０は、配線層２１０を介して支持基板２００に積層される。配線層２１０は、導体膜（金属膜）および絶縁膜を含む配線層であり、複数の配線やビアなどが配置される。導体膜には、銅、アルミニウム等が用いられる。絶縁膜は、酸化膜や窒化膜などで構成される。図３（ａ）に示すように、入射光は、主にＺ軸プラス方向へ向かって入射する。また、座標軸に示すように、Ｚ軸に直交する紙面右方向をＸ軸プラス方向、Ｚ軸およびＸ軸に直交する紙面奥方向をＹ軸プラス方向とする。
半導体基板２２０は、光が入射する入射面となる第１面２０１ａ、および第１面２０１ａとは異なる第２面２０１ｂを有する。第２面２０１ｂは、第１面２０１ａとは反対に位置する。配線層２１０は、半導体基板２２０の第２面２０１ｂ側に積層される。配線層２１０とは反対側の第１面２０１ａ側から光が照射されるので、撮像素子３は、裏面照射型の撮像素子となる。半導体基板２２０は、第１面２０１ａと第２面２０１ｂとの間に、光電変換部３４を有する。光電変換部３４は、例えばフォトダイオード（ＰＤ）であり、入射した光を電荷に変換する。光電変換部３４によって光電変換された電荷による信号は、配線層２１０に出力される。光電変換部３４を有する画素１０は、Ｘ軸方向およびＹ軸方向に複数配置されている。半導体基板２２０の第１面２０１ａ側には、画素１０毎に、フィルタ部５及びマイクロレンズ３１が設けられる。
画素１０は、マイクロレンズ３１と、フィルタ部５と、遮光膜３２と、光電変換部３４とを含んで構成される。マイクロレンズ３１は、入射した光を光電変換部３４に集光する。遮光膜３２は、隣接する画素１０の境界に配置され、隣接画素間で光が漏れることを抑制する。
フィルタ部５は、マイクロレンズ３１側から半導体基板２２０側に向かって順次積層されたエレクトロクロミック（以下、ＥＣと称する）層２１、２２、２３と、透明電極１１、１２、１３、１４とを有する。ＥＣ層２１〜２３は、金属酸化物等のエレクトロクロミック材料を用いて形成される。透明電極１１〜１４は、例えばＩＴＯ（酸化インジウムスズ）等により形成される。ＥＣ層２１と透明電極１２との間、ＥＣ層２２と透明電極１３との間、及びＥＣ層２３と透明電極１４との間には、絶縁膜３３がそれぞれ設けられる。また、フィルタ部５には、不図示の電解質層（電解質膜）が設けられる。
透明電極１１は、図３（ｂ）に明示したように、Ｘ方向に、即ち行方向に配列された複数のＥＣ層２１の一方の面を覆うように、行方向に配列された複数のＥＣ層毎に、配置される。図２に示した例では、画素１０の配列は、１２行であるので、透明電極１１は、１２本並置されている。透明電極１２及び透明電極１３は、透明電極１１と同様に、Ｘ方向に配置された複数のＥＣ層２２及びＥＣ層２３の一方の面を覆うように配置される。
透明電極１４は、３つのＥＣ層２１、２２、２３に共通の電極で、ＥＣ層２３の他方の面側に配置される。共通透明電極１４は、図３（ｂ）に明示したように、Ｙ方向、即ち列方向に配列された複数のＥＣ層２３に沿って、列方向に配列された複数のＥＣ層毎に、配置される。図２に示した例では、画素１０の配列は、１６列であるので、共通透明電極１４は、１６本並置されている。
透明電極１１〜１３および共通透明電極１４は、ＥＣ層２１、２２、２３に対してマトリクス状（網目状）に配置される電極となる。透明電極１１〜１３は、フィルタ垂直駆動部４０に接続され、共通透明電極１４は、フィルタ水平駆動部５０に接続される。これにより、本実施の形態では、マトリクス状の電極を用いてＥＣ層２１、２２、２３の駆動制御を行うアクティブマトリクス駆動を行うことができる。
ＥＣ層２１は、透明電極１１と共通透明電極１４とによる駆動信号の供給によって酸化還元反応を生じることによりＭｇ（マゼンタ）を発色する。従って、ＥＣ層２１は、駆動信号の供給によって、入射光のうち、Ｍｇ（マゼンタ）に対応する波長域の光を透過させる。ＥＣ層２２は、透明電極１２と共通透明電極１４とによる駆動信号の供給によって酸化還元反応を生じることによりＹｅ（イエロー）を発色する。従って、ＥＣ層２２は、駆動信号の供給によって、入射光のうち、Ｙｅ（イエロー）に対応する波長域の光を透過させる。ＥＣ層２３は、透明電極１３と共通透明電極１４とによる駆動信号の供給によって酸化還元反応を生じることによりＣｙ（シアン）を発色する。従って、ＥＣ層２３は、駆動信号の供給によって、入射光のうち、Ｃｙ（シアン）に対応する波長域の光を透過させる。ＥＣ層２１、２２、２３は、上述の駆動信号の供給を停止した場合は、一定時間の間は上記の発色が持続され、リセット信号を供給した場合は、フィルタ部５に入射する光のうちの全ての波長域の光を透過する透明（消色）の状態になる。
上述のように、複数のフィルタ部５の各々は、Ｍｇ（マゼンタ）を発色するＥＣ層２１、Ｙｅ（イエロー）を発色するＥＣ層２２、およびＣｙ（シアン）を発色するＥＣ層２３の３つのフィルタにより構成される。これにより、フィルタ部５は、ＥＣ層２１〜２３の透過波長の組み合わせにより、Ｍｇ、Ｙｅ、Ｃｙ、Ｗ（白）、ＢＫ（黒）、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの波長域の光を主に透過させることが可能となる。
図２において、フィルタ制御部６０は、フィルタ垂直駆動部４０およびフィルタ水平駆動部５０から各フィルタ部５に入力される信号を制御することにより、各フィルタ部５の透過波長を設定（変更）する。フィルタ垂直駆動部４０は、複数のフィルタ部５の行を選択して、即ち、複数の透明電極１１〜１３のうちの所定の透明電極を選択してそれに駆動信号を供給する。フィルタ水平駆動部５０は、複数のフィルタ部５の列を選択して、即ち、複数の共通透明電極１４のうちの所定の共通透明電極を選択してそれに駆動信号を供給する。こうして、フィルタ垂直駆動部４０によって選択された透明電極１１〜１３とフィルタ水平駆動部５０によって選択された共通透明電極１４との両方に関するＥＣ層が発色する。
例えば、図３（ｂ）において、フィルタ水平駆動部５０が３本の共通透明電極１４のうちの右端の共通透明電極１４を選択して駆動信号を供給し、更にフィルタ垂直駆動部４０が９本の透明電極１１〜１３のうち上端の透明電極１１を選択して駆動信号を供給すると右上端に位置するＥＣ層２１が発色する。また、フィルタ水平駆動部５０が同じ共通透明電極１４を選択して駆動信号を供給し、更にフィルタ垂直駆動部４０が上端の透明電極１２を選択して駆動信号を供給すると右上端のＥＣ層２２が発色する。また、フィルタ水平駆動部５０が同じ共通透明電極１４を選択して駆動信号を供給し、更にフィルタ垂直駆動部４０が上端の透明電極１３を選択して駆動信号を供給すると、右上端のＥＣ層２３が発色する。
画素垂直駆動部７０は、後述する信号ＴＸ、信号ＲＳＴ、信号ＳＥＬなどの制御信号を各画素１０に供給して、各画素１０の動作を制御する。システム制御部１１０は、電子カメラ１の制御部４から出力される撮像素子３の動作を制御するための制御信号に基づいて、フィルタ制御部６０、画素垂直駆動部７０、カラム回路部８０、水平走査部９０、および出力部１００を制御する。システム制御部１１０は、パルス発生回路等を含み、制御部４からの制御信号に基づいてパルス信号等を生成して上述のフィルタ制御部６０等に出力してそれらを制御する。
カラム回路部８０は、複数のアナログ／デジタル変換部（ＡＤ変換部）を含んで構成され、各画素１０から出力された信号をデジタル信号に変換し、変換後のデジタル信号を水平走査部９０に出力する。水平走査部９０は、システム制御部１１０から出力されたパルス信号等に基づいて、カラム回路部８０から出力された信号を、出力部１００に順次出力する。出力部１００は、不図示の信号処理部を有し、水平走査部９０から入力された信号に対して相関二重サンプリングや信号量を補正する処理等の信号処理を行い、電子カメラ１の制御部４に出力する。出力部１００は、ＬＶＤＳやＳＬＶＳ等の高速インタフェースに対応した入出力回路等を有し、信号を制御部４に高速に伝送する。
図４は、第１の実施の形態に係るフィルタ部の透過波長の一例を示す図である。図４に示す例では、ＥＣ層２１〜２３の透過波長の組み合わせにより、フィルタ部５が、Ｗ（白）、ＢＫ（黒）、Ｍｇ（マゼンタ）、Ｙｅ（イエロー）、Ｃｙ（シアン）、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の波長域の光を主に透過させる状態を示している。
図４において、破線の四角の枠で囲んだＭｇは、ＥＣ層２１がＭｇの波長域の光を透過させる状態を示す。破線の四角の枠で囲んだＹｅは、ＥＣ層２２がＹｅの波長域の光を透過させる状態を示す。破線の四角の枠で囲んだＣｙは、ＥＣ層２３がＣｙの波長域の光を透過させる状態を示す。また、点線の四角は、ＥＣ層が透明（消色）の状態であり、ＥＣ層が全ての波長域の光を透過させる状態を示す。実線の四角の枠で囲んだＷ、ＢＫ、Ｍｇ、Ｙｅ、Ｃｙ、Ｒ、Ｇ、Ｂは、３つのＥＣ層２１、２２、２３を透過する波長域（３層ＥＣ透過波長域）を示す。
ＥＣ層２１に駆動信号を供給した場合には、ＥＣ層２１は、Ｇの波長域の光を吸収し、ＲおよびＢの波長域の光を透過する状態、すなわちＭｇの波長域の光を透過する状態となる。また、ＥＣ層２２に駆動信号を供給した場合には、ＥＣ層２２は、Ｂの波長域の光を吸収し、ＲおよびＧの波長域の光を透過する状態、すなわちＹｅの波長域の光を透過する状態となる。また、ＥＣ層２３に駆動信号を供給した場合には、ＥＣ層２３は、Ｒの波長域の光を吸収し、ＧおよびＢの波長域の光を透過する状態、すなわちＣｙの波長域の光を透過する状態となる。
３つのＥＣ層２１、２２、２３のうち、ＥＣ層２１のみに、ＥＣ層２２のみに、及びＥＣ層２３のみに、それぞれ駆動信号を供給した場合には、３層ＥＣ透過波長域は、それぞれＭｇ（マゼンタ）、Ｙｅ（イエロー）、Ｃｙ（シアン）になる。また、ＥＣ層２１、２２の両方に駆動信号を供給した場合には、３層ＥＣ透過波長域はＲ（赤）になり、ＥＣ層２２、２３の両方に駆動信号を供給した場合には、３層ＥＣ透過波長域はＧ（緑）になる。更に、ＥＣ層２１、２３の両方に駆動信号を供給した場合には、３層ＥＣ透過波長域はＢ（青）になる。３つのＥＣ層２１、２２、２３のいずれにも、駆動信号が供給されていない状態では、ＥＣ層２１〜２３の各々は全ての波長域の光を透過させるため、３層ＥＣ透過波長域はＷ（白）となる。３つのＥＣ層２１、２２、２３の全てに駆動信号を供給すると、ＥＣ層２１はＧの波長域の光を吸収し、ＥＣ層２２はＢの波長域の光を吸収し、ＥＣ層２３はＲの波長域の光を吸収するため、３層ＥＣ透過波長域はＢＫ（黒）となる。
図５は、第１の実施の形態に係るフィルタ部５の透過波長の変更例を示す図である。なお、図５に示す例では、説明を簡略化するために、座標（１，１）から座標（４，４）までの行方向４画素×列方向４画素のフィルタ部５のみ図示している。図５（ａ）〜（ｇ）では、各フィルタ部５の透明電極１１〜１４のうち所定の透明電極に順次電圧を印加して、４×４の全画素がＷ（白）の状態から、ＲＧＢのベイヤー配列の状態に変更する例を、時系列順に示している。
図５（ａ）は、初期状態を示しており、全てのフィルタ部５は、入射する光の全波長域を透過させる状態、すなわちＷのフィルタ部５となる。例えば、フィルタ制御部６０は、全てのフィルタ部５の透明電極１１〜１３に正電位を供給させ、また共通透明電極１４に負電位を供給させることで、ＥＣ層２１〜２３を透明（消色）の状態にさせて、フィルタ部５に入射する光のうちの全ての波長域の光を透過させる。
図５（ｂ）では、フィルタ制御部６０は、１列目および３列目のフィルタ部５の共通透明電極１４と、１行目および３行目のフィルタ部５の透明電極１１との間に、ＥＣ層を消色させる場合とは逆の電圧を印加させる、即ち、共通透明電極１４に正電位を、透明電極１１に負電位をそれぞれ印加する。これにより、座標（１、１）、（１、３）、（３、１）、（３、３）のフィルタ部５においては、ＥＣ層２１がマゼンタを発色する状態となり、上記４つの座標位置のフィルタ部５は、主にマゼンタの波長域の光を透過するＭｇのフィルタ部５となる。また、座標（１、１）、（１、３）、（３、１）、（３、３）のフィルタ部５において、所定時間の間電圧の印加を行った後、電圧の印加は停止されるが、ＥＣ層が有するメモリー性により一定時間の間は発色状態が維持されることとなる。
図５（ｃ）では、フィルタ制御部６０は、２列目および４列目のフィルタ部５の共通透明電極１４に正電位を、２行目および４行目のフィルタ部５の透明電極１１に負電位をそれぞれ印加させる。これにより、座標（２、２）、（２、４）、（４、２）、（４、４）のフィルタ部５においては、ＥＣ層２１がマゼンタを発色する状態となり、フィルタ部５は、Ｍｇのフィルタ部５となる。
図５（ｄ）では、フィルタ制御部６０は、１列目および３列目のフィルタ部５の透明電極１４に正電位を、１行目〜４行目のフィルタ部５の透明電極１２に負電位をそれぞれ印加させる。これにより、座標（２、１）、（２、３）、（４、１）、（４、３）のフィルタ部５においては、ＥＣ層２２がイエローを発色する状態となり、フィルタ部５は、主にイエローの波長域の光を透過するＹｅのフィルタ部５となる。また、座標（１、１）、（１、３）、（３、１）、（３、３）のフィルタ部５においては、ＥＣ層２１がマゼンタを発色し、ＥＣ層２２がイエローを発色する状態となるため、フィルタ部５は、主に赤色の波長域の光を透過するＲのフィルタ部５となる。
図５（ｅ）では、フィルタ制御部６０は、２列目および４列目のフィルタ部５の透明電極１４と、１行目および３行目のフィルタ部５の透明電極１２との間に電圧を印加させる。これにより、座標（１、２）、（１、４）、（３、２）、（３、４）のフィルタ部５においては、ＥＣ層２２がイエローを発色する状態となり、フィルタ部５は、Ｙｅのフィルタ部５となる。
図５（ｆ）では、フィルタ制御部６０は、１列目および３列目のフィルタ部５の透明電極１４と、２行目および４行目のフィルタ部５の透明電極１３との間に電圧を印加させる。これにより、座標（２、１）、（２、３）、（４、１）、（４、３）のフィルタ部５においては、ＥＣ層２２がイエローを発色し、ＥＣ層２３がシアンを発色する状態となるため、フィルタ部５は、主に緑色の波長域の光を透過するＧのフィルタ部５となる。
図５（ｇ）では、フィルタ制御部６０は、２列目および４列目のフィルタ部５の透明電極１４と、１行目〜４行目のフィルタ部５の透明電極１３との間に電圧を印加させる。これにより、座標（１、２）、（１、４）、（３、２）、（３、４）のフィルタ部５は、ＥＣ層２２がイエローを発色し、ＥＣ層２３がシアンを発色する状態となるため、Ｇのフィルタ部５となる。また、座標（２、２）、（２、４）、（４、２）、（４、４）のフィルタ部５においては、ＥＣ層２１がマゼンタを発色し、ＥＣ層２３がシアンを発色する状態となるため、フィルタ部５は、主に青色の波長域の光を透過するＢのフィルタ部５となる。
フィルタ制御部６０は、図５（ｇ）に示すように、Ｒのフィルタ部５を有するＲ画素と、Ｇのフィルタ部５を有するＧ画素と、Ｂのフィルタ部５を有するＢ画素とがベイヤー配列を構成するように、画素１０のフィルタ部５を制御することができる。このように、本実施の形態では、フィルタ制御部６０は、各フィルタ部５の透過波長を順次制御して、各フィルタ部５の透過波長を変更することができる。また、フィルタ制御部６０は、行列状に設けられる透明電極１１〜１４を介して電気信号の供給および停止を行うことにより、行方向または列方向に配置される複数のフィルタ部５の透過波長を同時に制御することができる。
本実施の形態による撮像素子３は、以下に詳細に説明するように、全ての画素１０から信号を個別に読み出す処理と、複数の画素１０の信号を加算して読み出す処理とを行うことができる。例えば、撮像素子３は、静止画を撮影する場合は、撮像素子３の全ての画素１０の信号を個別に読み出す処理を行い、動画を撮影する場合は、複数の画素１０の信号を加算して読み出す処理を行う。また、撮像素子３が超多画素（例えば数億の画素数）を有する場合は、撮像素子が有する画素数に対応する高解像度の画像を表示可能な表示装置が利用されることは少ないため、複数の画素１０の信号を加算する処理を行って、表示装置に表示させる画像に必要な画素数に対応する信号を生成する。ここで、「加算する処理」とは、複数の信号を加算して平均化する処理や、複数の信号に対して重み付けを行って加算する処理などを含む。なお、複数の画素からの信号を用いて一つの信号を生成する方法はこれらに限らない。
図６は、第１の実施の形態に係るフィルタ部５の制御の一例を示す図である。上述したように、フィルタ制御部６０は、各フィルタ部５の透過波長を設定して、Ｒのフィルタ部５を有するＲ画素、Ｇのフィルタ部５を有するＧ画素、Ｂのフィルタ部５を有するＢ画素を配置することができる。図６（ａ）では、１つのＲ画素である領域４１Ａと、１つのＧ画素である領域４２Ａ、領域４３Ａと、１つのＢ画素である領域４４Ａとが、ベイヤー配列の基本単位（４１Ａ、４２Ａ、４３Ａ、４４Ａ）を構成する。撮像素子３においては、上述の２画素×２画素の基本単位（４１Ａ、４２Ａ、４３Ａ、４４Ａ）が繰り返し配置されている。
図６（ｂ）は、２×２の４つのＲ画素を有する領域４１Ｂと、２×２の４つのＧ画素をそれぞれ有する領域４２Ｂおよび領域４３Ｂと、２×２の４つのＢ画素を有する領域４４Ｂとが、ベイヤー配列で配置される例である。図６（ｂ）では、領域４１Ｂ〜４４Ｂにより構成される４×４画素が、ベイヤー配列の基本単位として繰り返し配置される。図６（ｃ）は、３×３の９つのＲ画素を有する領域４１Ｃと、３×３の９つのＧ画素をそれぞれ有する領域４２Ｃおよび領域４３Ｃと、３×３の９つのＢ画素を有する領域４４Ｃとが、ベイヤー配列で配置される例である。図６（ｃ）では、領域４１Ｃ〜４４Ｃにより構成される６×６画素が、ベイヤー配列の基本単位として繰り返し配置される。このように、本実施の形態では、フィルタ制御部６０は、互いに隣り合う複数の画素のフィルタ部５の透過波長域が同一になるようにフィルタ部５を制御することによって、ベイヤー配列の基本単位の大きさを変更することができる。即ち、ベイヤー配列の基本単位の大きさを、２画素×２画素の領域４１Ａ〜４４Ａ、４画素×４画素の領域４１Ｂ〜４４Ｂ、又は６×６画素の領域４１Ｃ〜４４Ｃのように変更することが可能である。
図６（ｂ）に示したように、基本単位を構成する領域４１Ｂ、４２Ｂ、４３Ｂ、４４Ｂの各々が２画素×２画素の４画素から構成される場合には、各領域の４画素の画素信号を加算処理して加算画素信号を生成する。具体的には、撮像素子３は、後述するように、複数の領域４１Ｂ〜４４Ｂの各々について、２×２の合計４個の画素の画素信号を加算した加算画素信号をそれぞれ生成する。これによって、図６（ｂ）のようにフィルタ部５の透過波長域を制御して加算画素信号を出力する場合は、図６（ａ）のように各画素から信号を個別に出力する場合に比べて解像度が１/４に減少する。同様に、図６（ｃ）に示したように、基本単位を構成する領域４１Ｃ、４２Ｃ、４３Ｃ、４４Ｃの各々が３画素×３画素の９画素から構成される場合には、各領域の９画素の画素信号を加算処理して加算画素信号を生成する。これによって、図６（ｃ）のようにフィルタ部５の透過波長域を制御して加算画素信号を出力する場合は、図６（ａ）のように各画素から信号を個別に出力する場合に比べて解像度が１/９に減少する。
なお、領域４１Ｂ〜４４Ｂの各領域の４画素の画素信号の加算、及び領域４１Ｃ〜４４Ｃの各領域の９画素の画素信号の加算は、図８を用いて後述するように撮像素子３内において実施する代わりに、撮像素子３からの画素信号を図１の制御部４において加算処理しても良い。
電子カメラ１は、撮像素子３の画像データを表示する表示装置の表示画素が、撮像素子３の画素数とほぼ同等である場合には、高解像度で撮像し、表示画素が、撮像素子３の画素数に比べて小さい場合には、相対的に低い解像度で撮像すると良い。同様に、電子カメラ１は、画像データを大きく拡大してプリントする場合には、高解像度で撮影し、画像データを小さなサイズでプリントする場合には、低解像度で撮影するとよい。
そこで、本実施の形態では、電子カメラ１が例えば、図示を省略した操作部によって高解像度の撮影モードに設定された場合には、フィルタ制御部６０は、図６（ａ）のように、各画素１０のフィルタ部５を制御する。同様に、電子カメラ１が例えば、図示を省略した操作部によって相対的に低い解像度の撮影モードに設定された場合には、フィルタ制御部６０は、図６（ｂ）、又は（ｃ）のように、各画素１０のフィルタ部５を制御する。
また、電子カメラ１が、図示を省略した操作部によって静止画撮影モードに設定された場合には、高解像度の画像データを得るために、フィルタ制御部６０は、図６（ａ）のように、各画素１０のフィルタ部５を制御する。逆に、電子カメラ１が、図示を省略した操作部によって動画撮影モードに設定された場合には、フレームレートを高くするために、フィルタ制御部６０は、図６（ｂ）、又は（ｃ）のように、各画素１０のフィルタ部５を制御する。
透過波長を変更することができないフィルタ部がベイヤー配列で配置される撮像素子では、複数の同色の画素の信号を加算するためには、離れた位置の同色の画素の信号を加算する必要がある。この場合、上述の同色の画素に挟まれた異色の画素の信号は、使用されずに無駄になってしまう。更には、加算される同色の画素の信号には、その同色画素に隣接する異色の画素からのクロストークによる混色が生じることが考えられる。
一方、本実施の形態では、ベイヤー配列の基本単位を構成する領域４１Ａ〜４４Ａ、４１Ｂ〜４４Ｂ、４１Ｃ〜４４Ｃの各々は、全て同色の画素によって構成される。このため、各領域４１〜４４内の同色の画素の信号を加算することが可能となる。隣接画素は同色のフィルタ部が設けられる画素となるため、異なる色のフィルタ部の画素からのクロストークを抑制することができる。
図７および図８を参照して、第１の実施の形態に係る撮像素子３の回路構成について説明する。図７は、第１の実施の形態に係る画素１０の構成を示す回路図である。図８は、第１の実施の形態に係る撮像素子３の一部の構成を示す回路図である。画素１０は、光電変換部３４および読み出し部２０を有する。光電変換部３４は、入射した光を電荷に変換し、光電変換された電荷を蓄積する機能を有する。読み出し部２０は、転送部２５と、リセット部２６と、フローティングディフュージョン２７と、増幅部２８と、選択部２９と、第１のスイッチ部１８と、第２のスイッチ部１９とを有する。
転送部２５は、信号ＴＸにより制御され、光電変換部３４で光電変換された電荷をフローティングディフュージョン２７に転送する。すなわち、転送部２５は、光電変換部３４およびフローティングディフュージョン２７の間に電荷転送路を形成する。フローティングディフュージョン２７の容量ＦＤは、電荷を蓄積（保持）する。増幅部２８は、容量ＦＤに蓄積された電荷による信号を増幅して出力する。図７に示す例では、増幅部２８は、ドレイン端子、ゲート端子およびソース端子がそれぞれ、電源ＶＤＤ、フローティングディフュージョン２７および選択部２９に接続されるトランジスタＭ３により構成される。増幅部２８のソース端子は、選択部２９を介して垂直信号線１０１に接続される。増幅部２８は、図８に示す電流源８１を負荷電流源としてソースフォロワ回路の一部として機能する。
リセット部２６は、信号ＲＳＴにより制御され、容量ＦＤの電荷をリセットし、フローティングディフュージョン２７の電位をリセット電位（基準電位）にリセットする。選択部２９は、信号ＳＥＬにより制御され、増幅部２８からの信号を垂直信号線１０１に出力する。転送部２５、リセット部２６、および選択部２９は、例えば、それぞれトランジスタＭ１、トランジスタＭ２、トランジスタＭ４により構成される。
第１のスイッチ部１８は、信号ＳＷ＿Ｘにより制御され、図８に示すように、行方向（第１方向）にそれぞれ配置される複数の画素１０の各々のフローティングディフュージョン２７を接続する。第２のスイッチ部１９は、信号ＳＷ＿Ｙにより制御され、図８に示すように、列方向（第２方向）にそれぞれ配置される複数の画素１０の各々のフローティングディフュージョン２７を接続する。第１のスイッチ部１８および第２のスイッチ部１９は、例えば、それぞれトランジスタＭ５、トランジスタＭ６により構成される。
読み出し部２０は、転送部２５により光電変換部３４からフローティングディフュージョン２７に転送された電荷に応じた信号（画素信号）と、フローティングディフュージョン２７の電位をリセット電位にリセットしたときの信号（ノイズ信号）とを垂直信号線１０１に読み出す。
図８に示すように、撮像素子３は、行列状に配置される複数の画素１０と、画素垂直駆動部７０と、カラム回路部８０とを有する。カラム回路部８０は、電流源８１（電流源８１ａ〜電流源８１ｄ）およびＡＤ変換部８２（ＡＤ変換部８２ａ〜ＡＤ変換部８２ｄ）を有する。列方向、すなわち縦方向に並んだ複数の画素１０からなる画素列毎に、電流源８１およびＡＤ変換部８２が設けられる。また、画素１０の各列に対応して垂直信号線１０１（垂直信号線１０１ａ〜垂直信号線１０１ｄ）が設けられる。なお、図８に示す例では、説明を簡略化するために、画素１０は行方向４画素×列方向４画素のみ図示している。図８に示す複数の画素１０のうちの左下の画素１０を第１行第１列の画素１０（１、１）とし、図８では画素１０（１、１）から画素１０（４、４）までを図示している。
画素垂直駆動部７０は、信号ＴＸ、信号ＲＳＴ、信号ＳＥＬ、信号ＳＷ＿Ｘ、および信号ＳＷ＿Ｙを各画素１０に供給する。電流源８１は、垂直信号線１０１を介して各画素１０に接続されて、各画素１０から画素信号及びノイズ信号を読み出すための電流を生成する。電流源８１は、生成した電流を垂直信号線１０１および各画素１０に供給する。ＡＤ変換部８２は、垂直信号線１０１に出力された信号をデジタル信号に変換する。
本実施の形態では、画素垂直駆動部７０と第１のスイッチ部１８と第２のスイッチ部１９と容量ＦＤとは、光電変換部３４からの信号を加算する加算部として機能する。具体的には、画素垂直駆動部７０は、信号ＳＷ＿Ｘおよび信号ＳＷ＿Ｙを各画素１０に出力して、第１のスイッチ部１８および第２のスイッチ部１９のオンオフ制御を行うことにより、複数の光電変換部３４の信号を加算する処理を行う。
図９は、第１の実施の形態に係る撮像素子３の動作例を説明するための図である。図９（ａ）では、領域４１Ａ〜４４Ａにより構成される２×２画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図９（ｂ）は、図９（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。図９（ｂ）において、横軸は時刻を示している。図９（ｂ）に示すタイミングチャートでは、制御信号がハイレベル（例えば電源電位）の場合に制御信号が入力されるトランジスタがオン状態となり、制御信号がローレベル（例えば接地電位）の場合に制御信号が入力されるトランジスタがオフ状態となる。
時刻ｔ１では、信号ＲＳＴ１がハイレベルになることで、１行目の画素である画素１０（１、１）〜画素１０（１、４）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。また、時刻ｔ１では、信号ＳＥＬ１ａ〜ＳＥＬ１ｆがハイレベルになることで、画素１０（１、１）〜画素１０（１、４）のノイズ信号が、増幅部２８のトランジスタＭ３および選択部２９のトランジスタＭ４によって、それぞれ垂直信号線１０１ａ〜垂直信号線１０１ｄに出力される。垂直信号線１０１ａ〜垂直信号線１０１ｄにそれぞれ出力された１行目の各画素１０からのノイズ信号は、それぞれＡＤ変換部８２ａ〜ＡＤ変換部８２ｄに入力されてデジタル信号に変換される。
時刻ｔ２では、信号ＴＸ１がハイレベルになることで、１行目の画素１０（１、１）〜画素１０（１、４）において、転送部２５のトランジスタＭ１がオンになる。これにより、ＰＤ１１〜ＰＤ１４で光電変換された電荷が、それぞれフローティングディフュージョン２７の容量ＦＤ１１〜容量ＦＤ１４に転送される。フローティングディフュージョン２７の容量ＦＤ１１〜容量ＦＤ１４は、各々に転送された電荷を蓄積する。また、時刻ｔ２では、信号ＳＥＬ１ａ〜ＳＥＬ１ｆがハイレベルであるため、画素１０（１、１）〜画素１０（１、４）の画素信号が、増幅部２８および選択部２９により、それぞれ垂直信号線１０１ａ〜垂直信号線１０１ｄに出力される。垂直信号線１０１ａ〜垂直信号線１０１ｄにそれぞれ出力された１行目の各画素１０からの画素信号は、それぞれＡＤ変換部８２ａ〜ＡＤ変換部８２ｄに入力されてデジタル信号に変換される。
時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻３までの期間の場合と同様にして、２行目の画素である画素１０（２、１）〜画素１０（２、４）からのノイズ信号および画素信号の読み出しが行われる。同様に、時刻ｔ５〜時刻ｔ７では、３行目の画素である画素１０（３、１）〜画素１０（３、４）からのノイズ信号および画素信号の読み出しが行われ、時刻ｔ７〜時刻ｔ９では、４行目の画素である画素１０（４、１）〜画素１０（４、４）からのノイズ信号および画素信号の読み出しが行われる。また、ＡＤ変換部８２によりデジタル信号に変換されたノイズ信号と画素信号とは、図２に示す水平走査部９０を介して出力部１００に入力される。出力部１００は、画素１０のノイズ信号と画素信号との差分処理を行う相関二重サンプリングを行う。このように、本実施の形態では、ベイヤー配列の基本単位を構成する領域４１Ａ〜４４Ａの各々が１画素から構成される場合に、各画素の画素信号を個別に読み出すことができる。
図１０は、第１の実施の形態に係る撮像素子３の別の動作例を説明するための図である。図１０（ａ）では、領域４１Ｂ〜４４Ｂにより構成される４×４画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図１０（ｂ）は、図１０（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。
時刻ｔ１では、信号ＳＷ＿Ｘ１ａ、信号ＳＷ＿Ｘ２ａ、および信号ＳＷ＿Ｙ１がハイレベルになることで、画素１０（１、１）の容量ＦＤ１１、画素１０（１、２）の容量ＦＤ１２、画素１０（２、１）の容量ＦＤ２１、および画素１０（２、２）の容量ＦＤ２２の４つの画素１０のそれぞれの容量ＦＤが互いに電気的に接続される。また、時刻ｔ１では、信号ＳＷ＿Ｘ１ｃ、信号ＳＷ＿Ｘ２ｃ、および信号ＳＷ＿Ｙ１がハイレベルになることで、画素１０（１、３）の容量ＦＤ１３、画素１０（１、４）の容量ＦＤ１４、画素１０（２、３）の容量ＦＤ２３、および画素１０（２、４）の容量ＦＤ２４の４つの画素１０のそれぞれの容量ＦＤが互いに電気的に接続される。
また、時刻ｔ１では、信号ＲＳＴ１および信号ＲＳＴ２がハイレベルになることで、画素１０（１、１）〜画素１０（１、４）および画素１０（２、１）〜画素１０（２、４）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。この場合、上述したように、４つの画素１０の容量ＦＤが接続されているため、画素１０（１、１）、画素１０（１、２）、画素１０（２、１）、および画素１０（２、２）のフローティングディフュージョン２７の電位が平均化される。また、画素１０（１、３）、画素１０（１、４）、画素１０（２、３）、および画素１０（２、４）のフローティングディフュージョン２７の電位が平均化される。
さらに、時刻ｔ１において、信号ＳＥＬ１ａがハイレベルになることで、画素１０（１、１）、画素１０（１、２）、画素１０（２、１）、および画素１０（２、２）の４つの画素の平均化されたノイズ信号が、画素１０（１、１）の増幅部２８および選択部２９により垂直信号線１０１ａに出力される。垂直信号線１０１ａに出力されたノイズ信号は、ＡＤ変換部８２ａに入力されて、ＡＤ変換部８２ａによりデジタル信号に変換される。また、時刻ｔ１において、信号ＳＥＬ１ｃがハイレベルになることで、画素１０（１、３）、画素１０（１、４）、画素１０（２、３）、および画素１０（２、４）の４つの画素の平均化されたノイズ信号が、画素１０（１、３）の増幅部２８および選択部２９により垂直信号線１０１ｃに出力される。垂直信号線１０１ｃに出力されたノイズ信号は、ＡＤ変換部８２ｃに入力されて、ＡＤ変換部８２ｃによりデジタル信号に変換される。
時刻ｔ２では、信号ＴＸ１および信号ＴＸ２がハイレベルになることで、画素１０（１、１）〜画素１０（１、４）および画素１０（２、１）〜画素１０（２、４）において、転送部２５のトランジスタＭ１がオンになり、ＰＤ１１〜ＰＤ１４およびＰＤ２１〜ＰＤ２４で光電変換された電荷が、フローティングディフュージョン２７に転送される。この場合、上述したように、４つの画素１０の容量ＦＤが接続されているため、ＰＤ１１、ＰＤ１２、ＰＤ２１、およびＰＤ２２の４つのＰＤから転送された電荷は、容量ＦＤ１１、容量ＦＤ１２、容量ＦＤ２１、および容量ＦＤ２２の４つの容量ＦＤに分配される。また、ＰＤ１３、ＰＤ１４、ＰＤ２３、およびＰＤ２４の４つのＰＤから転送された電荷は、容量ＦＤ１３、容量ＦＤ１４、容量ＦＤ２３、および容量ＦＤ２４の４つの容量ＦＤに分配される。
また、時刻ｔ２では、信号ＳＥＬ１ａがハイレベルであるため、画素１０（１、１）、画素１０（１、２）、画素１０（２、１）、および画素１０（２、２）の４つの画素の信号を平均化した加算画素信号が、画素１０（１、１）の増幅部２８および選択部２９により垂直信号線１０１ａに出力される。垂直信号線１０１ａに出力された加算画素信号は、ＡＤ変換部８２ａに入力されてデジタル信号に変換される。また、時刻ｔ２では、信号ＳＥＬ１ｃがハイレベルであるため、画素１０（１、３）、画素１０（１、４）、画素１０（２、３）、および画素１０（２、４）の４つの画素の信号を平均化した加算画素信号が、画素１０（１、３）の増幅部２８および選択部２９により垂直信号線１０１ｃに出力される。垂直信号線１０１ｃに出力された加算画素信号は、ＡＤ変換部８２ｃに入力されてデジタル信号に変換される。また、ＡＤ変換部８２によりデジタル信号に変換されたノイズ信号と加算画素信号とは、図２に示す水平走査部９０を介して出力部１００に入力される。出力部１００は、画素１０のノイズ信号と加算画素信号との差分処理を行う相関二重サンプリングを行う。
時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻３までの期間の場合と同様にして、画素１０（３、１）、画素１０（３、２）、画素１０（４、１）、および画素１０（４、２）の信号を加算平均した信号の読み出しと、画素１０（３、３）、画素１０（３、４）、画素１０（４、３）、および画素１０（４、４）の信号を加算平均した信号の読み出しとが行われる。時刻ｔ５〜時刻ｔ７では、時刻ｔ１から時刻３までの期間の場合と同様にして、画素１０（５、１）、画素１０（５、２）、画素１０（６、１）、および画素１０（６、２）の信号を加算平均した信号の読み出しと、画素１０（５、３）、画素１０（５、４）、画素１０（６、３）、および画素１０（６、４）の信号を加算平均した信号の読み出しとが行われる。このように、本実施の形態では、ベイヤー配列の基本単位を構成する領域４１Ｂ〜４４Ｂの各々が２画素×２画素の４画素から構成される場合に、各領域の４画素の信号を加算して読み出すことができる。
また、図１０に示す例では、４画素の信号を加算した加算画素信号は、垂直信号線１０１ａまたは垂直信号線１０１ｃに読み出される。このため、加算画素信号が読み出されない垂直信号線１０１ｂ、１０１ｄに接続される電流源８１ｂ、８１ｄによる電流の生成を停止させることができ、撮像素子３の消費電流を低減させることができる。
図１１は、第１の実施の形態に係る撮像素子３の別の動作例を説明するための図である。図１１（ａ）では、領域４１Ｃ〜４４Ｃにより構成される６×６画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図１１（ｂ）は、図１１（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。
時刻ｔ１では、信号ＳＷ＿Ｘ１ａ、信号ＳＷ＿Ｘ１ｂ、信号ＳＷ＿Ｘ２ａ、信号ＳＷ＿Ｘ２ｂ、信号ＳＷ＿Ｘ３ａ、信号ＳＷ＿Ｘ３ｂ、信号ＳＷ＿Ｙ１、および信号ＳＷ＿Ｙ２がハイレベルになることで、画素１０（１、１）の容量ＦＤ１１、画素１０（１、２）の容量ＦＤ１２、画素１０（１、３）の容量ＦＤ１３、画素１０（２、１）の容量ＦＤ２１、画素１０（２、２）の容量ＦＤ２２、画素１０（２、３）の容量ＦＤ２３、画素１０（３、１）の容量ＦＤ３１、画素１０（３、２）の容量ＦＤ３２、および画素１０（３、３）の容量ＦＤ３３の９つの画素１０のそれぞれの容量ＦＤが互いに電気的に接続される。
また、時刻ｔ１では、信号ＲＳＴ１、信号ＲＳＴ２、および信号ＲＳＴ３がハイレベルになることで、画素１０（１、１）〜画素１０（１、３）、画素１０（２、１）〜画素１０（２、３）、および画素１０（３、１）〜画素１０（３、３）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。この場合、上述の９つの画素１０の容量ＦＤでは、フローティングディフュージョン２７の電位が平均化される。
さらに、時刻ｔ１において、信号ＳＥＬ２ｂがハイレベルになることで、上述の９つの画素の平均化されたノイズ信号が、画素１０（２、２）の増幅部２８および選択部２９により垂直信号線１０１ｂに出力される。垂直信号線１０１ｂに出力されたノイズ信号は、ＡＤ変換部８２ｂに入力されてデジタル信号に変換される。
時刻ｔ２では、信号ＴＸ１、信号ＴＸ２、および信号ＴＸ３がハイレベルになることで、画素１０（１、１）〜画素１０（１、３）、画素１０（２、１）〜画素１０（２、３）、および画素１０（３、１）〜画素１０（３、３）において、転送部２５のトランジスタＭ１がオンになり、ＰＤ１１〜ＰＤ１３、ＰＤ２１〜ＰＤ２３、およびＰＤ３１〜ＰＤ３３で光電変換された電荷が、フローティングディフュージョン２７に転送される。この場合、ＰＤ１１〜ＰＤ１３、ＰＤ２１〜ＰＤ２３、およびＰＤ３１〜ＰＤ３３の９つのＰＤから転送された電荷は、容量ＦＤ１１、容量ＦＤ１２、容量ＦＤ１３、容量ＦＤ２１、容量ＦＤ２２、容量ＦＤ２３、容量ＦＤ３１、容量ＦＤ３２、および容量ＦＤ３３の９つの容量ＦＤに分配される。
また、時刻ｔ２では、信号ＳＥＬ２ｂがハイレベルであるため、上述の９つの画素の信号を平均化した加算画素信号が、画素１０（２、２）の増幅部２８および選択部２９により垂直信号線１０１ｂに出力される。垂直信号線１０１ｂに出力された加算画素信号は、ＡＤ変換部８２ｂに入力されてデジタル信号に変換される。このように、本実施の形態では、ベイヤー配列の基本単位を構成する領域４１Ｃ〜４４Ｃの各々が３画素×３画素の９画素から構成される場合に、各領域の９画素の信号を加算して読み出すことができる。
また、図１１に示す例では、９画素の信号を加算した加算画素信号は、垂直信号線１０１ｂに読み出される。このため、加算画素信号が読み出されない垂直信号線１０１ａ、１０１ｃに接続される電流源８１ａ、８１ｃによる電流の生成を停止させることができ、撮像素子３の消費電流を低減させることができる。
なお、本実施の形態では、画素１０内において各画素の信号の加算処理を行う例について説明したが、各画素１０の画素信号をそれぞれ出力部１００に出力して、出力部１００において加算処理を行うようにしてもよい。
撮像素子３が産業用や監視用等の超多画素を有する撮像素子の場合は、全ての画素１０からの信号を個別に読み出す場合は、消費電力および読み出し時間が増大する。本実施の形態では、ベイヤー配列を保持したままＲ、Ｇ、Ｂのフィルタ部５を有する領域の大きさを変更し、隣接する複数の画素１０の信号を加算して出力させることができる。この結果、隣接画素の信号の加算を行うため、離れた位置の画素の信号の加算を行う場合と比較して、信号に混入するノイズおよび消費電流を低減することができる。また、隣接画素の信号の加算を行うため、離れた位置の画素の信号の加算を行う場合と比較して、加算処理を行う時間を短縮することができ、画素の信号の読み出し時間を短縮させることができる。
上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子３は、透過波長を変更可能な複数のフィルタ部５と、フィルタ部５を透過した光を受光する複数の光電変換部３４と、複数のフィルタ部５のうち第１の波長の光を透過させて光電変換部３４に入射させる第１のフィルタ部５を有する第１の領域の大きさを変更する制御部（フィルタ制御部６０）と、を備える。このようにしたので、フィルタ制御部６０は、各フィルタ部５を制御して、Ｒ画素を有する領域４１、Ｇ画素をそれぞれ有する領域４２および領域４３、Ｂ画素を有する領域４４のそれぞれの大きさを変更することができる。また、フィルタ制御部６０は、互いに隣り合う複数の画素のフィルタ部５の透過波長域が同一になるようにフィルタ部５を制御することによって、ベイヤー配列の基本単位の大きさを変更することができる。
（２）本実施の形態では、フィルタ制御部６０は、ベイヤー配列を保持したまま領域４１〜４４の大きさを変更する。このため、隣接する複数の画素１０の信号を加算して出力させることが可能となる。隣接する同色の画素の信号の加算を行うため、離れた位置の同色の画素の信号の加算を行う場合と比較して、信号に混入するノイズおよび消費電流を低減することができる。また、離れた位置の画素の信号の加算を行う場合と比較して、画素の信号の読み出し時間を短縮させることができる。
（第２の実施の形態）
図１２を参照して、第２の実施の形態に係る撮像素子を説明する。第２の実施の形態の撮像素子３は、電子カメラ１の電子ズーム機能のズーム倍率に応じて、画素信号の読み出し領域を領域１２０Ａ、１２０Ｂ、１２０Ｃに変更すると共に、読み出し領域１２０Ａ〜１２０Ｃ内の画素１０のフィルタ部５の透過波長域を、図６（ａ）〜（ｃ）のように変更する。
図１２（ａ）は、電子ズームが比較的高倍率である場合の画素信号の読み出し領域１２０Ａと、読み出し領域１２０Ａ内のＲ画素、Ｇ画素、Ｂ画素の配列パターンとを示す。図１２（ｂ）は、電子ズームが比較的中倍率である場合の画素信号の読み出し領域１２０Ｂと、読み出し領域１２０Ｂ内のＲ画素、Ｇ画素、Ｂ画素の配列パターンとを示す。図１２（ｃ）は、電子ズームが比較的低倍率である場合の画素信号の読み出し領域１２０Ｃと、読み出し領域１２０Ｃ内のＲ画素、Ｇ画素、Ｂ画素の配列パターンとを示す。
図１２（ａ）において、読み出し領域１２０Ａは、２×２の４画素、即ち、１個のＲ画素と２個のＧ画素と１個のＢ画素とをベイヤー配列の基本単位として繰り返し配置されている。即ち、読み出し領域１２０Ａは、図６（ａ）の場合と同様に、１個のＲ画素である領域４１Ａと、１個のＧ画素である領域４２Ａ、領域４３Ａと、１個のＢ画素である領域４４Ａとが、ベイヤー配列の基本単位を構成する。このような領域４１Ａ、４２Ａ、４３Ａ、４４Ａの配列は、フィルタ制御部５により各画素１０のフィルタ部５を制御することによって、行われる。
高倍率ズームの読み出し領域１２０Ａは、その中の画素１０の個数が、例えば、撮影者などが撮影画像データを鑑賞するために使用する外部の比較的高解像度の表示装置の表示画素数に略一致するように選択される。なお、この選択は、例えば、撮影者が電子カメラ１の不図示の操作部材を操作して、上記の表示装置の表示画素数をカメラ１に入力し、この入力された表示画素数に基づき読み出し領域１２０Ａを設定することによって行われる。この読み出し領域１２０Ａ内の画素１０の画素信号は、図８に示した読み出し処理と同様な処理によって、読み出される。
図１２（ａ）に示す例では、図示の簡単化のために読み出し領域１２０Ａ内の画素数を、６×６画素として示している。従って、図１２（ａ）の場合は、即ち高倍率ズームの場合は、撮像素子３は、３６個の画素信号を出力する。
図１２（ｂ）では、電子ズームの倍率が中倍率であるので、読み出し領域１２０Ｂは、図１２（ａ）の高倍率時の読み出し領域１２０Ａよりも大きく定められる。具体的には、読み出し領域１２０Ａの４倍の面積に定められる。読み出し領域１２０Ｂは、図６（ｂ）の場合と同様に、２×２の４個のＲ画素を有する領域４１Ｂと、２×２の４個のＧ画素をそれぞれ有する領域４２Ｂおよび領域４３Ｂと、２×２の４個のＢ画素を有する領域４４Ｂとが、ベイヤー配列で配置されている。このような領域４１Ｂ、４２Ｂ、４３Ｂ、４４Ｂの配列は、フィルタ制御部５により各画素１０のフィルタ部５を制御することによって、行われる。
撮像素子３は、読み出し領域１２０Ｂにおいて、領域４１Ｂの４つのＲ画素の画素信号を加算して加算画素信号として読み出し、領域４２Ｂの４つのＧ画素の画素信号を加算して加算画素信号として読み出す。同様に、撮像素子３は、読み出し領域１２０Ｂにおいて、領域４３Ｂの４つのＧ画素の画素信号を加算して加算画素信号として読み出し、領域４４Ｂの４つのＢ画素の画素信号を加算して加算画素信号として読み出す。こうして、図１２（ｂ）の場合、即ち、中倍率ズームの場合も、撮像素子３は、高倍率ズームの場合と同数の３６個の加算画素信号を出力する。
図１２（ｃ）では、電子ズームの倍率が低倍率であるので、読み出し領域１２０Ｃは、図１２（ｂ）の中倍率時の読み出し領域１２０Ｂよりも更に大きく定められる、具体的には、高倍率ズーム時の読み出し領域１２０Ａの９倍の面積に定められる。読み出し領域１２０Ｃは、図６（ｃ）の場合と同様に、３×３の９個のＲ画素を有する領域４１Ｃと、３×３の９個のＧ画素をそれぞれ有する領域４２Ｃおよび領域４３Ｃと、３×３の９個のＢ画素を有する領域４４Ｃとが、ベイヤー配列で配置されている。このような領域４１Ｃ、４２Ｃ、４３Ｃ、４４Ｃの配列は、フィルタ制御部５により各画素１０のフィルタ部５を制御することによって、行われる。
撮像素子３は、読み出し領域１２０Ｃにおいて、領域４１Ｃの９個のＲ画素の画素信号を加算して加算画素信号として読み出し、領域４２Ｃの９個のＧ画素の画素信号を加算して加算画素信号として読み出す。同様に、撮像素子３は、読み出し領域１２０Ｃにおいて、領域４３Ｃの９個のＧ画素の画素信号を加算して加算画素信号として読み出し、領域４４Ｃの９個のＢ画素の画素信号を加算して加算画素信号として読み出す。こうして、図１２（ｃ）の場合、即ち、低倍率ズームの場合も、撮像素子３は、高倍率ズーム及び中倍率ズームの場合と同数の３６個の加算画素信号を出力する。
以上に説明したように、第２の実施の形態にあっては、フィルタ制御部６０は、各画素１０のフィルタ部５を制御することによって、例えば図１２（ａ）に示した領域４１Ａには１個のＲ画素を配置し、図１２（ｂ）に示した領域４１Ｂには４個のＲ画素を配置し、図１２（ｃ）に示した領域４１Ｃには９個のＲ画素を配置する。同様に、フィルタ制御部６０は、図１２（ａ）の領域４２Ａ、４３Ａにはそれぞれ１個のＧ画素を配置し、図１２（ｂ）の領域４２Ｂ、４３Ｂにはそれぞれ４個のＧ画素を配置し、図１２（ｃ）の領域４２Ｃ、４３Ｃにはそれぞれ９個のＧ画素を配置する。同様に、フィルタ制御部６０は、図１２（ａ）の領域４４Ａには１個のＢ画素を配置し、図１２（ｂ）の領域４４Ｂには４個のＢ画素を配置し、図１２（ｃ）の領域４４Ｃには９個のＢ画素を配置する。従って、フィルタ制御部６０は、電子ズームの倍率の変更に応じて、同一透過波長域に制御されるフィルタ部５の大きさを変更して、撮像素子３の画素信号の個数又は加算画素信号の個数をズーム倍率に関係なく、一定に定めることができる。
このように、本実施の形態による撮像素子３は、電子ズームを行う場合に、それぞれのズーム倍率において同じ個数の画素信号又は加算画素信号を出力することができ、表示装置に表示させる画像の解像度を一定にすることができる。
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、次の作用効果が得られる。
（３）第１の制御において複数の第１のフィルタ部をそれぞれ透過した光を受光した複数の光電変換部３４からの信号の総数と第２の制御において第１の領域を透過した光を受光した複数の光電変換部３４からの信号を加算した加算信号の総数とは略等しい。第１の制御において複数の第２のフィルタ部をそれぞれ透過した光を受光した複数の光電変換部３４からの信号の総数と第２の制御において第２の領域を透過した光を受光した複数の光電変換部３４からの信号を加算した加算信号の総数とは略等しい。このようにしたので、電子ズームを行う場合に、それぞれのズーム倍率において同じ数の画素信号又は加算画素信号を出力することができる。この結果、表示装置に表示させる画像の解像度を一定にすることができる。
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
（変形例１）
図面を参照して、変形例１に係る撮像素子３を説明する。なお、図中、第１の実施の形態と同一もしくは相当部分には、同一の参照番号を付し、第１の実施の形態に係る撮像素子３との相違点を主に説明する。図１３は、変形例１に係る撮像素子３の一部の構成を示す回路図である。カラム回路部８０は、スイッチ部ＳＷ１１（ＳＷ１１ａ〜ＳＷ１１ｆ）、スイッチ部ＳＷ１２（ＳＷ１２ａ〜ＳＷ１２ｆ）、スイッチ部ＳＷ１３（ＳＷ１３ａ〜ＳＷ１３ｆ）、演算回路部８３（演算回路部８３ａ〜演算回路部８３ｆ）、およびスイッチ制御部８４を有する。列方向、すなわち縦方向に並んだ複数の画素１０からなる画素列毎に、スイッチ部ＳＷ１１、スイッチ部ＳＷ１２、スイッチ部ＳＷ１３、および演算回路部８３が設けられる。また、変形例１では、画素１０は、第１のスイッチ部１８を有しない構成となる。
スイッチ部ＳＷ１１、スイッチ部ＳＷ１２、およびスイッチ部ＳＷ１３は、スイッチ制御部８４によりオンオフ制御される。演算回路部８３は、例えばアンプ回路等により構成されて、入力される複数の信号の加算処理を行う機能を有する。本実施の形態では、画素垂直駆動部７０、第２のスイッチ部１９、容量ＦＤ、スイッチ部ＳＷ１１、スイッチ部ＳＷ１２、スイッチ部ＳＷ１３、および演算回路部８３は、光電変換部３４からの信号を加算する加算部として機能する。
図１４は、変形例１に係る撮像素子３の動作例を説明するための図である。図１４（ａ）では、領域４１Ａ〜４４Ａにより構成される２×２画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図１４（ｂ）は、図１４（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。図１４（ｂ）において、横軸は時刻を示している。また、ＳＷ１１（ＳＷ１１ａ〜ＳＷ１１ｆ）、ＳＷ１２（ＳＷ１２ａ〜ＳＷ１２ｆ）、およびＳＷ１３（ＳＷ１３ａ〜ＳＷ１３ｆ）は、スイッチ部ＳＷ１１（ＳＷ１１ａ〜ＳＷ１１ｆ）、スイッチ部ＳＷ１２（ＳＷ１２ａ〜ＳＷ１２ｆ）、およびスイッチ部ＳＷ１３（ＳＷ１３ａ〜ＳＷ１３ｆ）に入力される制御信号を示す。図１４（ｂ）に示すタイミングチャートでは、制御信号がハイレベル（例えば電源電位）の場合に制御信号が入力されるトランジスタがオン状態となり、制御信号がローレベル（例えば接地電位）の場合に制御信号が入力されるトランジスタがオフ状態となる。
時刻ｔ１では、信号ＲＳＴ１がハイレベルになることで、１行目の画素である画素１０（１、１）〜画素１０（１、４）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。また、時刻ｔ１では、信号ＳＥＬ１がハイレベルになることで、画素１０（１、１）〜画素１０（１、４）のノイズ信号が、増幅部２８のトランジスタＭ３および選択部２９のトランジスタＭ４によって、それぞれ垂直信号線１０１ａ〜垂直信号線１０１ｄに出力される。時刻ｔ１では、信号ＳＷ１１ａ〜信号ＳＷ１１ｄがハイレベルになることで、垂直信号線１０１ａ〜垂直信号線１０１ｄにそれぞれ出力された１行目の各画素１０からのノイズ信号は、それぞれ演算回路部８３ａ〜演算回路部８３ｄに入力される。演算回路部８３ａ〜演算回路部８３ｄは、入力された信号をＡＤ変換部８２ａ〜ＡＤ変換部８２ｄに出力する。ＡＤ変換部８２ａ〜ＡＤ変換部８２ｄは、入力された信号をデジタル信号に変換する。
時刻ｔ２では、信号ＴＸ１がハイレベルになることで、１行目の画素１０（１、１）〜画素１０（１、４）において、転送部２５のトランジスタＭ１がオンになる。これにより、ＰＤ１１〜ＰＤ１４で光電変換された電荷が、それぞれフローティングディフュージョン２７の容量ＦＤ１１〜容量ＦＤ１４に転送される。また、時刻ｔ２では、信号ＳＥＬ１がハイレベルであるため、画素１０（１、１）〜画素１０（１、４）の画素信号が、増幅部２８および選択部２９により、それぞれ垂直信号線１０１ａ〜垂直信号線１０１ｄに出力される。また、時刻ｔ２では、信号ＳＷ１１ａ〜信号ＳＷ１１ｄがハイレベルであるため、垂直信号線１０１ａ〜垂直信号線１０１ｄにそれぞれ出力された１行目の各画素１０からの画素信号は、それぞれ演算回路部８３ａ〜演算回路部８３ｄを介してＡＤ変換部８２ａ〜ＡＤ変換部８２ｄに入力されて、デジタル信号に変換される。
時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻３までの期間の場合と同様にして、２行目の画素である画素１０（２、１）〜画素１０（２、４）からのノイズ信号および画素信号の読み出しが行われる。同様に、時刻ｔ５〜時刻ｔ７では、３行目の画素である画素１０（３、１）〜画素１０（３、４）からのノイズ信号および画素信号の読み出しが行われ、時刻ｔ７〜時刻ｔ９では、４行目の画素である画素１０（４、１）〜画素１０（４、４）からのノイズ信号および画素信号の読み出しが行われる。このように、変形例１では、第１の実施の形態の場合と同様に、ベイヤー配列の基本単位を構成する領域４１Ａ〜４４Ａの各々が１画素から構成される場合に、各画素の信号を個別に読み出すことができる。
図１５は、変形例１に係る撮像素子３の別の動作例を説明するための図である。図１５（ａ）では、領域４１Ｂ〜４４Ｂにより構成される４×４画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図１５（ｂ）は、図１５（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。
時刻ｔ１では、信号ＳＷ＿Ｙ１がハイレベルになることで、画素１０（１、１）の容量ＦＤ１１および画素１０（２、１）の容量ＦＤ２１と、画素１０（１、２）の容量ＦＤ１２および画素１０（２、２）の容量ＦＤ２２と、画素１０（１、３）の容量ＦＤ１３および画素１０（２、３）の容量ＦＤ２３と、画素１０（１、４）の容量ＦＤ１４および画素１０（２、４）の容量ＦＤ２４とが、それぞれ互いに電気的に接続される。
また、時刻ｔ１では、信号ＲＳＴ１および信号ＲＳＴ２がハイレベルになることで、画素１０（１、１）〜画素１０（１、４）および画素１０（２、１）〜画素１０（２、４）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。
時刻ｔ１において、信号ＳＥＬ１がハイレベルになることで、画素１０（１、１）および画素１０（２、１）の２つの画素の平均化されたノイズ信号が、画素１０（１、１）の増幅部２８および選択部２９により垂直信号線１０１ａに出力される。また、時刻ｔ１において、信号ＳＥＬ１がハイレベルになることで、画素１０（１、２）および画素１０（２、２）の２つの画素の平均化されたノイズ信号と、画素１０（１、３）および画素１０（２、３）の２つの画素の平均化されたノイズ信号と、画素１０（１、４）および画素１０（２、４）の２つの画素の平均化されたノイズ信号とが、それぞれ垂直信号線１０１ｂ〜垂直信号線１０１ｄに出力される。
また、時刻ｔ１では、信号ＳＷ１１ａ、信号ＳＷ１１ｃ、信号ＳＷ１３ａ、信号ＳＷ１３ｃがハイレベルになる。なお、信号ＳＷ１１ｂ、信号ＳＷ１１ｄ、信号ＳＷ１３ｂ、信号ＳＷ１３ｄ、信号ＳＷ１２ａ〜信号ＳＷ１２ｄはそれぞれローレベルにされる。これにより、垂直信号線１０１ａに出力された画素１０（１、１）および画素１０（２、１）の２つの画素の平均化されたノイズ信号と、垂直信号線１０１ｂに出力された画素１０（１、２）および画素１０（２、２）の２つの画素の平均化されたノイズ信号とが、演算回路部８３ａに入力されて加算平均される。すなわち、演算回路部８３ａは、画素１０（１、１）、画素１０（２、１）、画素１０（１、２）、および画素１０（２、２）の４つの画素の平均化されたノイズ信号を生成して、ＡＤ変換部８２ａに出力する。ＡＤ変換部８２ａは、入力された信号をデジタル信号に変換する。
同様に、垂直信号線１０１ｃに出力された画素１０（１、３）および画素１０（２、３）の２つの画素の平均化されたノイズ信号と、垂直信号線１０１ｄに出力された画素１０（１、４）および画素１０（２、４）の２つの画素の平均化されたノイズ信号とが、演算回路部８３ｃに入力されて加算平均される。すなわち、演算回路部８３ｃは、画素１０（１、３）、画素１０（２、３）、画素１０（１、４）、および画素１０（２、４）の４つの画素の平均化されたノイズ信号を生成して、ＡＤ変換部８２ｃに出力する。ＡＤ変換部８２ｃは、入力された信号をデジタル信号に変換する。
時刻ｔ２では、信号ＴＸ１および信号ＴＸ２がハイレベルになることで、画素１０（１、１）〜画素１０（１、４）および画素１０（２、１）〜画素１０（２、４）において、転送部２５のトランジスタＭ１がオンになり、ＰＤ１１〜ＰＤ１４およびＰＤ２１〜ＰＤ２４で光電変換された電荷が、フローティングディフュージョン２７に転送される。
また、時刻ｔ２では、画素１０（１、１）および画素１０（２、１）の２つの画素の平均化された加算画素信号が、垂直信号線１０１ａに出力される。また、時刻ｔ２において、画素１０（１、２）および画素１０（２、２）の２つの画素の平均化された加算画素信号、画素１０（１、３）および画素１０（２、３）の２つの画素の平均化された加算画素信号、および画素１０（１、４）および画素１０（２、４）の２つの画素の平均化された加算画素信号が、それぞれ垂直信号線１０１ｂ〜垂直信号線１０１ｄに出力される。
さらに、時刻ｔ２では、垂直信号線１０１ａに出力された画素１０（１、１）および画素１０（２、１）の２つの画素の平均化された加算画素信号と、垂直信号線１０１ｂに出力された画素１０（１、２）および画素１０（２、２）の２つの画素の平均化された加算画素信号とが、演算回路部８３ａに入力されて加算平均される。すなわち、演算回路部８３ａは、画素１０（１、１）、画素１０（２、１）、画素１０（１、２）、および画素１０（２、２）の４つの画素の平均化された加算画素信号を生成して、ＡＤ変換部８２ａに出力する。ＡＤ変換部８２ａは、入力された信号をデジタル信号に変換する。
同様に、垂直信号線１０１ｃに出力された画素１０（１、３）および画素１０（２、３）の２つの画素の平均化された加算画素信号と、垂直信号線１０１ｄに出力された画素１０（１、４）および画素１０（２、４）の２つの画素の平均化された加算画素信号とが、演算回路部８３ｃに入力されて加算平均される。すなわち、演算回路部８３ｃは、画素１０（１、３）、画素１０（２、３）、画素１０（１、４）、および画素１０（２、４）の４つの画素の平均化された加算画素信号を生成して、ＡＤ変換部８２ｃに出力する。ＡＤ変換部８２ｃは、入力された信号をデジタル信号に変換する。
時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻３までの期間の場合と同様にして、画素１０（３、１）、画素１０（３、２）、画素１０（４、１）、および画素１０（４、２）の信号を加算平均した信号の読み出しと、画素１０（３、３）、画素１０（３、４）、画素１０（４、３）、および画素１０（４、４）の信号を加算平均した信号の読み出しとが行われる。時刻ｔ５〜時刻ｔ７では、時刻ｔ１から時刻３までの期間の場合と同様にして、画素１０（５、１）、画素１０（５、２）、画素１０（６、１）、および画素１０（６、２）の信号を加算平均した信号の読み出しと、画素１０（５、３）、画素１０（５、４）、画素１０（６、３）、および画素１０（６、４）の信号を加算平均した信号の読み出しとが行われる。このように、撮像素子３は、ベイヤー配列の基本単位を構成する領域４１Ｂ〜４４Ｂの各々が２画素×２画素の４画素から構成される場合に、各領域の４画素の信号を加算して読み出すことができる。
図１６は、変形例１に係る撮像素子３の別の動作例を説明するための図である。図１６（ａ）では、領域４１Ｃ〜４４Ｃにより構成される６×６画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図１６（ｂ）は、図１６（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。
時刻ｔ１では、信号ＳＷ＿Ｙ１および信号ＳＷ＿Ｙ２がハイレベルになることで、画素１０（１、１）の容量ＦＤ１１、画素１０（２、１）の容量ＦＤ２１、および画素１０（３、１）の容量ＦＤ３１が互いに電気的に接続される。また、画素１０（１、２）の容量ＦＤ１２、画素１０（２、２）の容量ＦＤ２２、および画素１０（３、２）の容量ＦＤ３２が互いに電気的に接続される。さらに、画素１０（１、３）の容量ＦＤ１３、画素１０（２、３）の容量ＦＤ２３、および画素１０（３、３）の容量ＦＤ３３が互いに電気的に接続される。
また、時刻ｔ１では、信号ＲＳＴ１、信号ＲＳＴ２、および信号ＲＳＴ３がハイレベルになることで、画素１０（１、１）〜画素１０（１、３）、画素１０（２、１）〜画素１０（２、３）、および画素１０（３、１）〜画素１０（３、３）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。この場合、互いに電気的に接続された容量ＦＤ間では、フローティングディフュージョン２７の電位が平均化される。
さらに、時刻ｔ１において、信号ＳＥＬ２がハイレベルになることで、上述の画素１０（１、１）、画素１０（２、１）、および画素１０（３、１）の３つの画素の平均化されたノイズ信号が、画素１０（２、１）の増幅部２８および選択部２９により垂直信号線１０１ａに出力される。時刻ｔ１において、信号ＳＥＬ２がハイレベルになることで、上述の画素１０（１、２）、画素１０（２、２）、および画素１０（３、２）の３つの画素の平均化されたノイズ信号が、画素１０（２、２）の増幅部２８および選択部２９により垂直信号線１０１ｂに出力される。時刻ｔ１において、信号ＳＥＬ２がハイレベルになることで、上述の画素１０（１、３）、画素１０（２、３）、および画素１０（３、３）の３つの画素の平均化されたノイズ信号が、画素１０（２、３）の増幅部２８および選択部２９により垂直信号線１０１ｃに出力される。
時刻ｔ１では、信号ＳＷ１２ａ、信号ＳＷ１１ｂ、信号ＳＷ１３ｂがハイレベルになる。なお、信号ＳＷ１１ａ、信号ＳＷ１３ａ、信号ＳＷ１２ｂ、信号ＳＷ１１ｃ、信号ＳＷ１２ｃ、信号ＳＷ１３ｃはそれぞれローレベルにされる。これにより、垂直信号線１０１ａ〜垂直信号線１０１ｃにそれぞれ出力されたノイズ信号が、演算回路部８３ｂに入力されて加算平均される。すなわち、演算回路部８３ｂは、画素１０（１、１）、画素１０（１、２）、画素１０（１、３）、画素１０（２、１）、画素１０（２、２）、画素１０（２、３）、画素１０（３、１）、画素１０（３、２）、および画素１０（３、３）の９つの画素の平均化されたノイズ信号を生成して、ＡＤ変換部８２ｂに出力する。ＡＤ変換部８２ｂは、入力された信号をデジタル信号に変換する。
時刻ｔ２では、信号ＴＸ１、信号ＴＸ２、および信号ＴＸ３がハイレベルになることで、画素１０（１、１）〜画素１０（１、３）、画素１０（２、１）〜画素１０（２、３）、および画素１０（３、１）〜画素１０（３、３）において、転送部２５のトランジスタＭ１がオンになり、ＰＤ１１〜ＰＤ１３、ＰＤ２１〜ＰＤ２３、およびＰＤ３１〜ＰＤ３３で光電変換された電荷が、フローティングディフュージョン２７に転送される。
また、時刻ｔ２では、画素１０（１、１）、画素１０（２、１）、および画素１０（３、１）の３つの画素の平均化された加算画素信号が、垂直信号線１０１ａに出力される。また、時刻ｔ２において、画素１０（１、２）、画素１０（２、２）、および画素１０（３、２）の３つの画素の平均化された加算画素信号、画素１０（１、３）、画素１０（２、３）、および画素１０（３、３）の３つの画素の平均化された加算画素信号が、それぞれ垂直信号線１０１ｂ、垂直信号線１０１ｃに出力される。
さらに、時刻ｔ２では、垂直信号線１０１ａ〜垂直信号線１０１ｃにそれぞれ出力された加算画素信号が、演算回路部８３ｂに入力されて加算平均される。すなわち、演算回路部８３ｂは、上述の９つの画素の平均化された加算画素信号を生成して、ＡＤ変換部８２ｂに出力する。ＡＤ変換部８２ｂは、入力された信号をデジタル信号に変換する。このように、撮像素子３は、ベイヤー配列の基本単位を構成する領域４１Ｃ〜４４Ｃの各々が３画素×３画素の９画素から構成される場合に、各領域の９画素の信号を加算して読み出すことができる。
（変形例２）
図面を参照して、変形例２に係る撮像素子３を説明する。なお、図中、第１の実施の形態および変形例１と同一もしくは相当部分には、同一の参照番号を付し、第１の実施の形態および変形例１との相違点を主に説明する。図１７は、変形例２に係る撮像素子３の一部の構成を示す回路図である。変形例２では、画素１０は、第１のスイッチ部１８および第２のスイッチ部１９を有しない構成となる。変形例２では、画素垂直駆動部７０、スイッチ部ＳＷ１１、スイッチ部ＳＷ１２、スイッチ部ＳＷ１３、および演算回路部８３は、光電変換部３４からの信号を加算する加算部として機能する。
図１８は、変形例２に係る撮像素子３の動作例を説明するための図である。図１８（ａ）では、領域４１Ａ〜４４Ａにより構成される２×２画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図１８（ｂ）は、図１８（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。図１８（ｂ）において、横軸は時刻を示している。
時刻ｔ１では、信号ＲＳＴ１がハイレベルになることで、１行目の画素１０（１、１）〜画素１０（１、４）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。また、時刻ｔ１では、信号ＳＥＬ１がハイレベルになることで、画素１０（１、１）〜画素１０（１、４）のノイズ信号が、増幅部２８のトランジスタＭ３および選択部２９のトランジスタＭ４によって、それぞれ垂直信号線１０１ａ〜垂直信号線１０１ｄに出力される。時刻ｔ１では、信号ＳＷ１１ａ〜信号ＳＷ１１ｆがハイレベルになることで、垂直信号線１０１ａ〜垂直信号線１０１ｄにそれぞれ出力された１行目の各画素１０からのノイズ信号は、それぞれ演算回路部８３ａ〜演算回路部８３ｄを介してＡＤ変換部８２ａ〜ＡＤ変換部８２ｄに入力される。ＡＤ変換部８２ａ〜ＡＤ変換部８２ｄは、入力された信号をデジタル信号に変換する。
時刻ｔ２では、信号ＴＸ１がハイレベルになることで、１行目の画素１０（１、１）〜画素１０（１、４）において、転送部２５のトランジスタＭ１がオンになる。これにより、ＰＤ１１〜ＰＤ１４で光電変換された電荷が、それぞれ容量ＦＤ１１〜容量ＦＤ１４に転送される。また、時刻ｔ２では、信号ＳＥＬ１がハイレベルであるため、画素１０（１、１）〜画素１０（１、４）の画素信号が、増幅部２８および選択部２９により、それぞれ垂直信号線１０１ａ〜垂直信号線１０１ｄに出力される。また、時刻ｔ２では、信号ＳＷ１１ａ〜信号ＳＷ１１ｄがハイレベルであるため、垂直信号線１０１ａ〜垂直信号線１０１ｄにそれぞれ出力された１行目の各画素１０からの画素信号は、それぞれ演算回路部８３ａ〜演算回路部８３ｄを介してＡＤ変換部８２ａ〜ＡＤ変換部８２ｄに入力されて、デジタル信号に変換される。
時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻３までの期間の場合と同様にして、２行目の画素である画素１０（２、１）〜画素１０（２、４）からのノイズ信号および画素信号の読み出しが行われる。同様に、時刻ｔ５〜時刻ｔ７では、３行目の画素である画素１０（３、１）〜画素１０（３、４）からのノイズ信号および画素信号の読み出しが行われ、時刻ｔ７〜時刻ｔ９では、４行目の画素である画素１０（４、１）〜画素１０（４、４）からのノイズ信号および画素信号の読み出しが行われる。このように、変形例２では、第１の実施の形態および変形例１の場合と同様に、ベイヤー配列の基本単位を構成する領域４１Ａ〜４４Ａの各々が１画素から構成される場合に、各画素の信号を個別に読み出すことができる。
図１９は、変形例２に係る撮像素子３の別の動作例を説明するための図である。図１９（ａ）では、領域４１Ｂ〜４４Ｂにより構成される４×４画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図１９（ｂ）は、図１９（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。
時刻ｔ１では、信号ＲＳＴ１および信号ＲＳＴ２がハイレベルになることで、画素１０（１、１）〜画素１０（１、４）および画素１０（２、１）〜画素１０（２、４）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。
時刻ｔ１において、信号ＳＥＬ１および信号ＳＥＬ２がハイレベルになることで、画素１０（１、１）および画素１０（２、１）の各々の増幅部２８のトランジスタＭ３のソース端子が、垂直信号線１０１ａを介して互いに電気的に接続される。これにより、画素１０（１、１）および画素１０（２、１）の２つの画素の加算平均化されたノイズ信号が、垂直信号線１０１ａに出力される。垂直信号線１０１ａに出力されるノイズ信号は、画素１０（１、１）および画素１０（２、１）のそれぞれのフローティングディフュージョン２７の電位の平均（値）に対応する信号となる。
また、時刻ｔ１において、信号ＳＥＬ１および信号ＳＥＬ２がハイレベルになることで、画素１０（１、２）の増幅部２８および画素１０（２、２）の増幅部２８が垂直信号線１０１ａを介して互いに電気的に接続される。これにより、画素１０（１、２）および画素１０（２、２）の２つの画素の平均化されたノイズ信号が、垂直信号線１０１ｂに出力される。同様に、時刻ｔ１において、信号ＳＥＬ１および信号ＳＥＬ２がハイレベルになることで、画素１０（１、３）および画素１０（２、３）の２つの画素の平均化されたノイズ信号と、画素１０（１、４）および画素１０（２、４）の２つの画素の平均化されたノイズ信号とが、それぞれ垂直信号線１０１ｃ、垂直信号線１０１ｄに出力される。
また、時刻ｔ１では、信号ＳＷ１１ａ、信号ＳＷ１１ｃ、信号ＳＷ１３ａ、信号ＳＷ１３ｃがハイレベルになる。なお、信号ＳＷ１１ｂ、信号ＳＷ１１ｄ、信号ＳＷ１３ｂ、信号ＳＷ１３ｄ、信号ＳＷ１２ａ〜信号ＳＷ１２ｄはそれぞれローレベルにされる。これにより、垂直信号線１０１ａに出力された画素１０（１、１）および画素１０（２、１）の２つの画素の平均化されたノイズ信号と、垂直信号線１０１ｂに出力された画素１０（１、２）および画素１０（２、２）の２つの画素の平均化されたノイズ信号とが、演算回路部８３ａに入力されて加算平均される。すなわち、演算回路部８３ａは、画素１０（１、１）、画素１０（２、１）、画素１０（１、２）、および画素１０（２、２）の４つの画素の平均化されたノイズ信号を生成して、ＡＤ変換部８２ａに出力する。ＡＤ変換部８２ａは、入力された信号をデジタル信号に変換する。
同様に、垂直信号線１０１ｃに出力された画素１０（１、３）および画素１０（２、３）の２つの画素の平均化されたノイズ信号と、垂直信号線１０１ｄに出力された画素１０（１、４）および画素１０（２、４）の２つの画素の平均化されたノイズ信号とが、演算回路部８３ｃに入力されて加算平均される。すなわち、演算回路部８３ｃは、画素１０（１、３）、画素１０（２、３）、画素１０（１、４）、および画素１０（２、４）の４つの画素の平均化されたノイズ信号を生成して、ＡＤ変換部８２ｃに出力する。ＡＤ変換部８２ｃは、入力された信号をデジタル信号に変換する。
時刻ｔ２では、信号ＴＸ１および信号ＴＸ２がハイレベルになることで、画素１０（１、１）〜画素１０（１、４）および画素１０（２、１）〜画素１０（２、４）において、転送部２５のトランジスタＭ１がオンになり、ＰＤ１１〜ＰＤ１４およびＰＤ２１〜ＰＤ２４で光電変換された電荷が、フローティングディフュージョン２７に転送される。
また、時刻ｔ２では、画素１０（１、１）および画素１０（２、１）の各々の増幅部２８が互いに電気的に接続されているため、画素１０（１、１）および画素１０（２、１）の２つの画素の平均化された加算画素信号が、垂直信号線１０１ａに出力される。垂直信号線１０１ａに出力される加算画素信号は、画素１０（１、１）および画素１０（２、１）のそれぞれのフローティングディフュージョン２７の電位の平均に対応する信号となる。すなわち、画素１０（１、１）のＰＤ１１で光電変換された電荷に基づく電位と、画素１０（２、１）のＰＤ２１で光電変換された電荷に基づく電位との平均に対応する信号となる。
また、時刻ｔ２において、画素１０（１、２）および画素１０（２、２）の２つの画素の平均化された加算画素信号、画素１０（１、３）および画素１０（２、３）の２つの画素の平均化された加算画素信号、および画素１０（１、４）および画素１０（２、４）の２つの画素の平均化された加算画素信号が、それぞれ垂直信号線１０１ｂ〜垂直信号線１０１ｄに出力される。
さらに、時刻ｔ２では、垂直信号線１０１ａに出力された画素１０（１、１）および画素１０（２、１）の２つの画素の平均化された加算画素信号と、垂直信号線１０１ｂに出力された画素１０（１、２）および画素１０（２、２）の２つの画素の平均化された加算画素信号とが、演算回路部８３ａに入力されて加算平均される。すなわち、演算回路部８３ａは、画素１０（１、１）、画素１０（２、１）、画素１０（１、２）、および画素１０（２、２）の４つの画素の平均化された加算画素信号を生成して、ＡＤ変換部８２ａに出力する。ＡＤ変換部８２ａは、入力された信号をデジタル信号に変換する。
同様に、垂直信号線１０１ｃに出力された画素１０（１、３）および画素１０（２、３）の２つの画素の平均化された加算画素信号と、垂直信号線１０１ｄに出力された画素１０（１、４）および画素１０（２、４）の２つの画素の平均化された加算画素信号とが、演算回路部８３ｃに入力されて加算平均される。すなわち、演算回路部８３ｃは、画素１０（１、３）、画素１０（２、３）、画素１０（１、４）、および画素１０（２、４）の４つの画素の平均化された加算画素信号を生成して、ＡＤ変換部８２ｃに出力する。ＡＤ変換部８２ｃは、入力された信号をデジタル信号に変換する。
時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻３までの期間の場合と同様にして、画素１０（３、１）、画素１０（３、２）、画素１０（４、１）、および画素１０（４、２）の信号を加算平均した信号の読み出しと、画素１０（３、３）、画素１０（３、４）、画素１０（４、３）、および画素１０（４、４）の信号を加算平均した信号の読み出しとが行われる。時刻ｔ５〜時刻ｔ７では、時刻ｔ１から時刻３までの期間の場合と同様にして、画素１０（５、１）、画素１０（５、２）、画素１０（６、１）、および画素１０（６、２）の信号を加算平均した信号の読み出しと、画素１０（５、３）、画素１０（５、４）、画素１０（６、３）、および画素１０（６、４）の信号を加算平均した信号の読み出しとが行われる。このように、撮像素子３は、ベイヤー配列の基本単位を構成する領域４１Ｂ〜４４Ｂの各々が２画素×２画素の４画素から構成される場合に、各領域の４画素の信号を加算して読み出すことができる。
図２０は、変形例２に係る撮像素子３の別の動作例を説明するための図である。図２０（ａ）では、領域４１Ｃ〜４４Ｃにより構成される６×６画素が、ベイヤー配列の基本単位として繰り返し配置される例を示している。図２０（ｂ）は、図２０（ａ）に示すようにフィルタ部５の透過波長を設定した場合の撮像素子３の動作例を示すタイミングチャートである。
時刻ｔ１では、信号ＲＳＴ１、信号ＲＳＴ２、および信号ＲＳＴ３がハイレベルになることで、画素１０（１、１）〜画素１０（１、３）、画素１０（２、１）〜画素１０（２、３）、および画素１０（３、１）〜画素１０（３、３）において、それぞれのリセット部２６のトランジスタＭ２がオンになり、フローティングディフュージョン２７の電位がリセット電位になる。
時刻ｔ１において、信号ＳＥＬ１、信号ＳＥＬ２、および信号ＳＥＬ３がハイレベルになることで、画素１０（１、１）、画素１０（２、１）、および画素１０（３、１）の各々の増幅部２８のトランジスタＭ３のソース端子が、垂直信号線１０１ａを介して互いに電気的に接続される。これにより、画素１０（１、１）、画素１０（２、１）、および画素１０（３、１）の３つの画素の加算平均化されたノイズ信号が、垂直信号線１０１ａに出力される。
また、時刻ｔ１において、信号ＳＥＬ１、信号ＳＥＬ２、および信号ＳＥＬ３がハイレベルになることで、画素１０（１、２）、画素１０（２、２）、画素１０（３、２）の各々の増幅部２８が垂直信号線１０１ａを介して互いに電気的に接続される。これにより、画素１０（１、２）、画素１０（２、２）、および画素１０（３、２）の３つの画素の平均化されたノイズ信号が、垂直信号線１０１ｂに出力される。同様に、時刻ｔ１において、信号ＳＥＬ１、信号ＳＥＬ２、および信号ＳＥＬ３がハイレベルになることで、画素１０（１、３）、画素１０（２、３）、および画素１０（３、３）の３つの画素の平均化されたノイズ信号が、垂直信号線１０１ｃに出力される。
時刻ｔ１では、信号ＳＷ１２ａ、信号ＳＷ１１ｂ、信号ＳＷ１３ｂがハイレベルになる。なお、信号ＳＷ１１ａ、信号ＳＷ１３ａ、信号ＳＷ１２ｂ、信号ＳＷ１１ｃ、信号ＳＷ１２ｃ、信号ＳＷ１３ｃはそれぞれローレベルにされる。これにより、垂直信号線１０１ａ〜垂直信号線１０１ｃにそれぞれ出力されたノイズ信号が、演算回路部８３ｂに入力されて加算平均される。すなわち、演算回路部８３ｂは、画素１０（１、１）、画素１０（１、２）、画素１０（１、３）、画素１０（２、１）、画素１０（２、２）、画素１０（２、３）、画素１０（３、１）、画素１０（３、２）、および画素１０（３、３）の９つの画素の平均化されたノイズ信号を生成して、ＡＤ変換部８２ｂに出力する。ＡＤ変換部８２ｂは、入力された信号をデジタル信号に変換する。
時刻ｔ２では、信号ＴＸ１、信号ＴＸ２、および信号ＴＸ３がハイレベルになることで、画素１０（１、１）〜画素１０（１、３）、画素１０（２、１）〜画素１０（２、３）、および画素１０（３、１）〜画素１０（３、３）において、転送部２５のトランジスタＭ１がオンになり、ＰＤ１１〜ＰＤ１３、ＰＤ２１〜ＰＤ２３、およびＰＤ３１〜ＰＤ３３で光電変換された電荷が、フローティングディフュージョン２７に転送される。
また、時刻ｔ２では、画素１０（１、１）、画素１０（２、１）、および画素１０（３、１）の３つの画素の平均化された加算画素信号が、垂直信号線１０１ａに出力される。また、時刻ｔ２において、画素１０（１、２）、画素１０（２、２）、および画素１０（３、２）の３つの画素の平均化された加算画素信号、画素１０（１、３）、画素１０（２、３）、および画素１０（３、３）の３つの画素の平均化された加算画素信号が、それぞれ垂直信号線１０１ｂ、垂直信号線１０１ｃに出力される。
さらに、時刻ｔ２では、垂直信号線１０１ａ〜垂直信号線１０１ｃにそれぞれ出力された加算画素信号が、演算回路部８３ｂに入力されて加算平均される。すなわち、演算回路部８３ｂは、上述の９つの画素の平均化された加算画素信号を生成して、ＡＤ変換部８２ｂに出力する。ＡＤ変換部８２ｂは、入力された信号をデジタル信号に変換する。このように、撮像素子３は、ベイヤー配列の基本単位を構成する領域４１Ｃ〜４４Ｃの各々が３画素×３画素の９画素から構成される場合に、各領域の９画素の信号を加算して読み出すことができる。
このように、本変形例では、列方向に配置される複数の画素１０の増幅部２８を垂直信号線１０１を介して互いに電気的に接続することによって、複数の画素１０の信号を、垂直信号線１０１において加算する。このため、列方向の複数の画素１０の信号を加算するための第２のスイッチ部１９、および第２のスイッチ部１９とフローティングディフュージョン２７とを接続する配線が不要となる。また、本変形例では、演算回路部８３によって行方向に配置される複数の画素１０の信号を加算するため、行方向の複数の画素１０の信号を加算するための第１のスイッチ部１８、および第１のスイッチ部１８とフローティングディフュージョン２７とを接続する配線が不要となる。この結果、画素を微細化することや、撮像素子のチップ面積を低減することが可能となる。
また、複数の増幅部２８を互いに接続して画素の信号を加算する方法では、加算される各画素１０の信号の差、すなわち各画素のフローティングディフュージョン２７の電位差が小さくないと正確な加算ができない。例えば、加算される２つの画素の各々のフローティングディフュージョン２７の電位の差が大きい場合は、信号が大きい方の画素の増幅部２８に、電流源８１の電流がほとんど流れることになり、各フローティングディフュージョン２７の電位の平均に対応する信号が得られなくなる。一方、本変形例では、領域４１Ａ〜４４Ａ、４１Ｂ〜４４Ｂ、４１Ｃ〜４４Ｃの各々の画素１０は、全て同色の画素によって構成されるため、加算する各画素１０の信号の差が小さいことが想定される。この結果、本変形例では、正確な加算処理を行うことができる。
（変形例３）
変形例２では、垂直信号線１０１において列方向に配置される複数の画素１０の信号を加算し、演算回路部８３において行方向に配置される複数の画素１０の信号を加算する例を説明した。しかし、列方向に配置される複数の画素１０の信号、および行方向に配置される複数の画素１０の信号を、共に垂直信号線１０１において加算するようにしてもよい。図２１は、変形例３に係る撮像素子３の一部の構成を示す回路図である。変形例３では、カラム回路部８０は、演算回路部８３を有しない構成となる。変形例３に係る撮像素子３の動作例を示すタイミングチャートは、図１８〜図２０に示すタイミングチャートと同一であるため、図示およびその詳細な説明は省略する。変形例２に係る撮像素子３との主な差異について、以下に説明する。
図１９の時刻ｔ１では、信号ＳＥＬ１、信号ＳＥＬ２、信号ＳＷ１１ａ、および信号ＳＷ１３ａがハイレベルになることで、画素１０（１、１）、画素１０（１、２）、画素１０（２、１）、および画素１０（２、２）の各々の増幅部２８が垂直信号線１０１ａ、１０１ｂを介して互いに電気的に接続される。これにより、画素１０（１、１）、画素１０（１、２）、画素１０（２、１）、および画素１０（２、２）の４つの画素の平均化されたノイズ信号が、ＡＤ変換部８２ａに出力されてデジタル信号に変換される。同様に、時刻ｔ１において、信号ＳＷ１１ｃ、および信号ＳＷ１３ｃがハイレベルになり、画素１０（１、３）、画素１０（２、３）、画素１０（１、４）、および画素１０（２、４）の４つの画素の平均化されたノイズ信号が、ＡＤ変換部８２ｃに出力されてデジタル信号に変換される。
図１９の時刻ｔ２では、信号ＴＸ１および信号ＴＸ２がハイレベルになり、画素１０（１、１）、画素１０（１、２）、画素１０（２、１）、および画素１０（２、２）の４つの画素の平均化された加算画素信号が、ＡＤ変換部８２ａに出力されてデジタル信号に変換される。同様に、時刻ｔ２において、画素１０（１、３）、画素１０（２、３）、画素１０（１、４）、および画素１０（２、４）の４つの画素の平均化された加算画素信号が、ＡＤ変換部８２ｃに出力されてデジタル信号に変換される。
図１９の時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻３までの期間の場合と同様にして、画素１０（３、１）、画素１０（３、２）、画素１０（４、１）、および画素１０（４、２）の信号を加算平均した信号の読み出しと、画素１０（３、３）、画素１０（３、４）、画素１０（４、３）、および画素１０（４、４）の信号を加算平均した信号の読み出しとが行われる。時刻ｔ５〜時刻ｔ７では、時刻ｔ１から時刻３までの期間の場合と同様にして、画素１０（５、１）、画素１０（５、２）、画素１０（６、１）、および画素１０（６、２）の信号を加算平均した信号の読み出しと、画素１０（５、３）、画素１０（５、４）、画素１０（６、３）、および画素１０（６、４）の信号を加算平均した信号の読み出しとが行われる。
図２０の時刻ｔ１では、時刻ｔ１において、信号ＳＥＬ１、信号ＳＥＬ２、信号ＳＥＬ３、信号ＳＷ１２ａ、信号ＳＷ１１ｂ、および信号ＳＷ１３ｂがハイレベルになる。これにより、画素１０（１、１）、画素１０（１、２）、画素１０（１、３）、画素１０（２、１）、画素１０（２、２）、画素１０（２、３）、画素１０（３、１）、画素１０（３、２）、および画素１０（３、３）の各々の増幅部２８が垂直信号線１０１ａ、１０１ｂ、１０１ｃを介して互いに電気的に接続される。これにより、画素１０（１、１）、画素１０（１、２）、画素１０（１、３）、画素１０（２、１）、画素１０（２、２）、画素１０（２、３）、画素１０（３、１）、画素１０（３、２）、および画素１０（３、３）の９つの画素の平均化されたノイズ信号が、ＡＤ変換部８２ｂに出力されてデジタル信号に変換される。
図２０の時刻ｔ２では、信号ＴＸ１、信号ＴＸ２、および信号ＴＸ３がハイレベルになる。これにより、画素１０（１、１）、画素１０（１、２）、画素１０（１、３）、画素１０（２、１）、画素１０（２、２）、画素１０（２、３）、画素１０（３、１）、画素１０（３、２）、および画素１０（３、３）の９つの画素の平均化された加算画素信号が、ＡＤ変換部８２ｂに出力されてデジタル信号に変換される。
このように、変形例３では、ベイヤー配列の基本単位を構成する領域４１Ｂ〜４４Ｂの各々が２画素×２画素の４画素から構成される場合に、各領域の４画素の信号を、垂直信号線１０１において加算する。また、変形例３では、ベイヤー配列の基本単位を構成する領域４１Ｃ〜４４Ｃの各々が３画素×３画素の９画素から構成される場合に、各領域の９画素の信号を、垂直信号線１０１において加算する。このため、行方向の複数の画素１０の信号を加算するための演算回路部８３が不要となる。この結果、撮像素子のチップ面積を低減することが可能となる。
（変形例４）
上述した実施の形態および変形例では、フィルタ部５は、Ｍｇ（マゼンタ）を発色するＥＣ層２１、Ｙｅ（イエロー）を発色するＥＣ層２２、およびＣｙ（シアン）を発色するＥＣ層２３の３つのフィルタにより構成される例について説明した。しかし、フィルタ部５は、Ｒ（赤）を発色するＥＣ層、Ｇ（緑）を発色するＥＣ層、およびＢ（青）を発色するＥＣ層の３つのフィルタにより構成するようにしてもよい。また、フィルタ部５には液晶を用いた可変フィルタを用いるようにしてもよい。
（変形例５）
上述した実施の形態および変形例では、各画素１０のフィルタ部５を制御して、Ｒ画素とＧ画素とＢ画素とを配置させる例について説明した。しかし、各画素１０のフィルタ部５を制御して、Ｗ（白）のフィルタ部５を有するＷ画素と、ＢＫ（黒）のフィルタ部５を有するＢＫ画素とを配置するようにしてもよい。この場合、Ｗ（白）のフィルタ部５を有するＷ画素の領域およびＢＫ（黒）のフィルタ部５を有するＢＫ画素の領域のそれぞれの領域の大きさを変更するようにしてもよい。
（変形例６）
上述した実施の形態および変形例では、光電変換部としてフォトダイオードを用いる例について説明した。しかし、光電変換部として光電変換膜を用いるようにしてもよい。
（変形例７）
上述した実施の形態および変形例では、撮像素子３は、裏面照射型の構成とする例について説明した。しかし、撮像素子３を、光が入射する入射面側に配線層２１０を設ける表面照射型の構成としてもよい。
（変形例８）
上述の実施の形態および変形例で説明した撮像素子３は、カメラ、スマートフォン、タブレット、ＰＣに内蔵のカメラ、車載カメラ、無人航空機（ドローン、ラジコン機等）に搭載されるカメラ等に適用されてもよい。
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願２０１６年第１９２２４９号（２０１６年９月２９日出願）
日本国特許出願２０１７年第６１１３１号（２０１７年３月２７日出願）
３ 撮像素子、５ フィルタ部、１０ 画素、３４ 光電変換部、６０ フィルタ制御部
本発明の第１の態様によると、撮像素子は、透過させる光の波長を変更可能なフィルタと、前記フィルタを透過した光を光電変換して電荷を生成する複数の光電変換部と、前記フィルタにおいて第１の波長の光を透過する第１領域を透過した光を光電変換する光電変換部の数と、前記フィルタにおいて第２の波長の光を透過する第２領域を透過した光を光電変換する光電変換部の数とが同じになるよう前記フィルタを制御する制御部と、を備える。
本発明の第２の態様によると、撮像素子は、透過させる光の波長を変更可能なフィルタと、前記フィルタを透過した光を光電変換する複数の光電変換部と、前記フィルタにおいて第１の波長の光を透過する第１領域と、前記フィルタにおいて第２の波長の光を透過する第２領域と、前記フィルタにおいて第３の波長の光を透過する第３領域とがベイヤー配列となるよう前記フィルタを制御する制御部と、を備える。
本発明の第３の態様によると、電子カメラは、第１の態様または第２の態様による撮像素子と、前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、を備える。

Claims (10)

  1. 透過波長を変更可能な複数のフィルタ部と、
    前記フィルタ部を透過した光を受光する複数の光電変換部と、
    前記複数のフィルタ部のうち第１の波長の光を透過させて前記光電変換部に入射させる第１のフィルタ部を有する第１の領域の大きさを変更する制御部と、
    を備える撮像素子。
  2. 請求項１に記載の撮像素子において、
    前記光電変換部と前記フィルタ部とを有する画素を備え、
    前記第１の領域と、前記複数のフィルタ部のうち第２の波長の光を透過させて前記光電変換部に入射させる第２のフィルタ部を有する第２の領域と、前記複数のフィルタ部のうち第３の波長の光を透過させて前記光電変換部に入射させる第３のフィルタ部を有する第３の領域とを有し、
    前記第１の領域、前記第２の領域、及び、前記第３の領域は、同数の前記画素を有し、
    前記制御部は、前記第１の領域、前記第２の領域、及び、前記第３の領域の大きさを変更し、
    前記第１の領域、前記第２の領域、及び、前記第３の領域は、ベイヤー配列を構成する撮像素子。
  3. 請求項２に記載の撮像素子において、
    前記制御部は、前記第１のフィルタ部を有する前記第１の領域と前記第２のフィルタ部を有する前記第２の領域とが第１の間隔で配置される第１の制御と、複数の前記第１のフィルタ部を有する前記第１の領域と複数の前記第２のフィルタ部を有する前記第２の領域とが第２の間隔で配置される第２の制御とを行う撮像素子。
  4. 請求項２に記載の撮像素子において、
    前記第１の領域の画素に配置された前記光電変換部の信号を加算し、前記第２の領域の画素に配置された前記光電変換部の信号を加算し、前記第３の領域の画素に配置された前記光電変換部の信号を加算する加算部を備える撮像素子。
  5. 請求項４に記載の撮像素子において、
    前記画素は、前記光電変換部により変換された電荷を蓄積する蓄積部を有し、
    前記加算部は、前記第１の領域の画素、前記第２の領域の画素、又は前記第３の領域の画素の各々の前記蓄積部を接続する複数のスイッチ部を有し、前記複数のスイッチ部を制御して複数の前記光電変換部の信号を加算させる撮像素子。
  6. 請求項５に記載の撮像素子において、
    複数の前記画素は、第１の方向及び前記第１の方向に交差する第２の方向に配置され、
    前記複数のスイッチ部は、前記第１の方向にそれぞれ配置される複数の画素の各々の前記蓄積部を接続する複数の第１のスイッチ部と前記第２の方向にそれぞれ配置される複数の画素の各々の前記蓄積部を接続する複数の第２のスイッチ部とを有する撮像素子。
  7. 請求項６に記載の撮像素子において、
    前記第１のスイッチ部と前記第２のスイッチ部とは、前記画素毎に設けられる撮像素子。
  8. 請求項４から請求項７までのいずれか一項に記載の撮像素子において、
    前記第１の領域の画素に配置された前記光電変換部の信号を加算した加算信号の数と、前記第２の領域の画素に配置された前記光電変換部の信号を加算した加算信号の数と、前記第３の領域の画素に配置された前記光電変換部の信号を加算した加算信号の数とは、同数となる撮像素子。
  9. 請求項１から請求項８までのいずれか一項に記載の撮像素子において、
    前記フィルタ部は、第１の電極及び第２の電極を有し、前記第１の電極及び第２の電極に印加された電圧に基づいて前記透過波長が変更され、前記電圧の印加が停止された後も変更後の前記透過波長を保持し、
    前記複数のフィルタ部は、第１の方向及び前記第１の方向に交差する第２の方向に配置され、
    前記第１の電極は、前記第１の方向にそれぞれ配置される複数のフィルタ部に共通に接続され、
    前記第２の電極は、前記第２の方向にそれぞれ配置される複数のフィルタ部に共通に接続され、
    前記制御部は、複数の前記第１の電極の一部と複数の前記第２の電極の一部とに電圧の印加を開始して第１の時間後に電圧の印加を停止し、複数の前記第１の電極の他の一部と複数の前記第２の電極の他の一部とに電圧の印加を開始する撮像素子。
  10. 請求項１から請求項９までのいずれか一項に記載の撮像素子と、
    前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、
    を備える電子カメラ。
JP2018542663A 2016-09-29 2017-09-27 撮像素子および電子カメラ Active JP7299702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023005793A JP7476990B2 (ja) 2016-09-29 2023-01-18 撮像素子、及び電子カメラ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016192249 2016-09-29
JP2016192249 2016-09-29
JP2017061131 2017-03-27
JP2017061131 2017-03-27
PCT/JP2017/035019 WO2018062303A1 (ja) 2016-09-29 2017-09-27 撮像素子および電子カメラ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023005793A Division JP7476990B2 (ja) 2016-09-29 2023-01-18 撮像素子、及び電子カメラ

Publications (2)

Publication Number Publication Date
JPWO2018062303A1 true JPWO2018062303A1 (ja) 2019-07-18
JP7299702B2 JP7299702B2 (ja) 2023-06-28

Family

ID=61762615

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018542663A Active JP7299702B2 (ja) 2016-09-29 2017-09-27 撮像素子および電子カメラ
JP2023005793A Active JP7476990B2 (ja) 2016-09-29 2023-01-18 撮像素子、及び電子カメラ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023005793A Active JP7476990B2 (ja) 2016-09-29 2023-01-18 撮像素子、及び電子カメラ

Country Status (4)

Country Link
US (2) US11181671B2 (ja)
JP (2) JP7299702B2 (ja)
CN (2) CN114007025B (ja)
WO (1) WO2018062303A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019193184A (ja) * 2018-04-27 2019-10-31 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像装置の駆動方法
US11652121B2 (en) * 2019-11-28 2023-05-16 Samsung Electronics Co., Ltd. Color separation element and image sensor including the same
WO2023105965A1 (ja) * 2021-12-06 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び撮像装置
CN117812450A (zh) * 2022-09-30 2024-04-02 晋城三赢精密电子有限公司 图像采集装置及图像采集方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025079A1 (ja) * 2004-07-20 2006-03-09 Fujitsu Limited Ｃｍｏｓ撮像素子
JP2010193437A (ja) * 2009-01-21 2010-09-02 Canon Inc 固体撮像装置
JP2010268529A (ja) * 2010-09-03 2010-11-25 Sony Corp 固体撮像装置および電子機器
JP2012501578A (ja) * 2008-08-26 2012-01-19 オムニヴィジョン テクノロジーズ インコーポレイテッド 電荷領域加算を有するイメージセンサ画素
JP2013085028A (ja) * 2011-10-06 2013-05-09 Sony Corp 撮像装置および電子機器
JP2013197951A (ja) * 2012-03-21 2013-09-30 Canon Inc 固体撮像装置
JP2014232900A (ja) * 2013-05-28 2014-12-11 株式会社ニコン 固体撮像素子及び撮像装置
JP2015026938A (ja) * 2013-07-25 2015-02-05 ソニー株式会社 イメージセンサ、制御方法、及び、電子機器
JP2015065271A (ja) * 2013-09-25 2015-04-09 ソニー株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
JP2015165648A (ja) * 2014-02-06 2015-09-17 キヤノン株式会社 撮像装置及びその制御方法
JP2016052041A (ja) * 2014-09-01 2016-04-11 ソニー株式会社 固体撮像素子及びその信号処理方法、並びに電子機器
WO2016089551A1 (en) * 2014-12-05 2016-06-09 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
JP2016131363A (ja) * 2015-01-09 2016-07-21 パナソニックＩｐマネジメント株式会社 撮像装置、撮像システム、復元装置、撮像方法およびコンピュータプログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236129A (ja) * 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd 光伝送装置および方法
EP1102323B1 (en) * 1999-11-19 2012-08-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Method for detecting electromagnetic radiation using an optoelectronic sensor
JP2001333329A (ja) * 2000-03-17 2001-11-30 Fuji Photo Film Co Ltd 撮影装置
US7245325B2 (en) 2000-03-17 2007-07-17 Fujifilm Corporation Photographing device with light quantity adjustment
JP4517493B2 (ja) * 2000-10-18 2010-08-04 ソニー株式会社 固体撮像素子及びその信号処理方法
JP4075781B2 (ja) * 2003-11-27 2008-04-16 旭硝子株式会社 波長可変フィルタ
JP4952329B2 (ja) * 2007-03-27 2012-06-13 カシオ計算機株式会社 撮像装置、色収差補正方法およびプログラム
US20090086064A1 (en) * 2007-09-27 2009-04-02 Micron Technology, Inc. Dynamic adaptive color filter array
US8546737B2 (en) * 2009-10-30 2013-10-01 Invisage Technologies, Inc. Systems and methods for color binning
JP5170586B2 (ja) 2010-10-08 2013-03-27 学校法人玉川学園 Ｙｕｅｎ暗号用光送信装置及び受信装置、Ｙｕｅｎ暗号光送信方法及び受信方法、並びに暗号通信システム
JP5790403B2 (ja) 2010-12-07 2015-10-07 株式会社リコー エレクトロクロミック表示装置
JP6060494B2 (ja) * 2011-09-26 2017-01-18 ソニー株式会社 撮像装置
JP2014160930A (ja) * 2013-02-19 2014-09-04 Sony Corp 固体撮像素子およびその駆動方法、並びに電子機器
CN110266975B (zh) 2013-10-02 2022-03-25 株式会社尼康 摄像元件以及摄像装置
JP2016058818A (ja) 2014-09-08 2016-04-21 キヤノン株式会社 撮像装置及び撮像システム
US10120182B2 (en) * 2016-10-03 2018-11-06 Semiconductor Components Industries, Llc Imaging systems with fluidic color filter elements

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025079A1 (ja) * 2004-07-20 2006-03-09 Fujitsu Limited Ｃｍｏｓ撮像素子
JP2012501578A (ja) * 2008-08-26 2012-01-19 オムニヴィジョン テクノロジーズ インコーポレイテッド 電荷領域加算を有するイメージセンサ画素
JP2010193437A (ja) * 2009-01-21 2010-09-02 Canon Inc 固体撮像装置
JP2010268529A (ja) * 2010-09-03 2010-11-25 Sony Corp 固体撮像装置および電子機器
JP2013085028A (ja) * 2011-10-06 2013-05-09 Sony Corp 撮像装置および電子機器
JP2013197951A (ja) * 2012-03-21 2013-09-30 Canon Inc 固体撮像装置
JP2014232900A (ja) * 2013-05-28 2014-12-11 株式会社ニコン 固体撮像素子及び撮像装置
JP2015026938A (ja) * 2013-07-25 2015-02-05 ソニー株式会社 イメージセンサ、制御方法、及び、電子機器
JP2015065271A (ja) * 2013-09-25 2015-04-09 ソニー株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
JP2015165648A (ja) * 2014-02-06 2015-09-17 キヤノン株式会社 撮像装置及びその制御方法
JP2016052041A (ja) * 2014-09-01 2016-04-11 ソニー株式会社 固体撮像素子及びその信号処理方法、並びに電子機器
WO2016089551A1 (en) * 2014-12-05 2016-06-09 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
JP2016131363A (ja) * 2015-01-09 2016-07-21 パナソニックＩｐマネジメント株式会社 撮像装置、撮像システム、復元装置、撮像方法およびコンピュータプログラム

Also Published As

Publication number Publication date
WO2018062303A1 (ja) 2018-04-05
JP2023052470A (ja) 2023-04-11
CN114007025B (zh) 2024-05-10
JP7476990B2 (ja) 2024-05-01
US20190346599A1 (en) 2019-11-14
US20220075104A1 (en) 2022-03-10
CN109997353B (zh) 2021-12-14
CN114007025A (zh) 2022-02-01
CN109997353A (zh) 2019-07-09
US11181671B2 (en) 2021-11-23
JP7299702B2 (ja) 2023-06-28

Similar Documents

Publication Publication Date Title
US11595610B2 (en) Solid-state imaging device and electronic apparatus
JP7476990B2 (ja) 撮像素子、及び電子カメラ
CN107197177B (zh) 摄像元件及摄像装置
US9661306B2 (en) Solid-state imaging device and camera system
KR102136852B1 (ko) Tfa 기반의 시모스 이미지 센서 및 그 동작방법
US20120049305A1 (en) Solid-state imaging device and electronic apparatus
US11616934B2 (en) Image sensor
WO2018181358A1 (ja) 撮像装置および撮像素子
US20220210353A1 (en) High dynamic range image sensors
JP7283079B2 (ja) 撮像装置および撮像素子
JP7458746B2 (ja) 光電変換装置、撮像システム及び移動体
JPWO2018062561A1 (ja) 撮像素子およびカメラ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200828

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210423

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210715

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230118

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230126

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230131

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230317

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230322

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230404

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230616

R150 Certificate of patent or registration of utility model

Ref document number: 7299702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150