JPWO2017169102A1

JPWO2017169102A1 - 電子部品

Info

Publication number: JPWO2017169102A1
Application number: JP2018508485A
Authority: JP
Inventors: 邦浩宮原
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-03-31
Filing date: 2017-02-03
Publication date: 2019-01-31
Anticipated expiration: 2037-02-03
Also published as: CN108886348B; CN108886348A; US20180351529A1; US10637429B2; WO2017169102A1; JP6687105B2; TWI659522B; TW201739033A

Abstract

小型化を図ることができると共に、減衰極の周波数又は減衰量を調整できる電子部品を提供することである。本発明に係る複数の絶縁体層が積層方向に積層された構造を有する積層体と、積層体において複数の絶縁体層の外縁が連なって形成されている側面に設けられ、グランド電位に接続される側面電極と、絶縁体層上に設けられている少なくとも１以上の内部導体層と、内部導体層が設けられている絶縁体層とは異なる絶縁体層上に設けられており、かつ、積層方向から見たときに、内部導体層と重なっているシールド導体層と、シールド導体層が設けられている絶縁体層とは異なる絶縁体層上に設けられており、かつ、側面電極に接続されている第１の引き出し導体層と、複数の絶縁体層の内の１以上の絶縁体層を積層方向に貫通することにより、シールド導体層と第１の引き出し導体層とを接続している第１の層間接続導体と、を備えていること、を特徴とする。

Description

本発明は、積層型の電子部品に関する。

従来の電子部品に関する発明としては、例えば、特許文献１に記載の積層型ＬＣ複合部品が知られている。該積層型ＬＣ複合部品は、積層体、複数のＬＣ共振器及びグランドパターンを備えている。積層体は、複数の絶縁体層が積み重ねられて構成されている。複数のＬＣ共振器は、複数の導体層及びビアホール導体により構成されている。また、グランドパターンは、最も上側に設けられている絶縁体層上に設けられており、該絶縁体層の上面の略全面を覆っている。グランドパターンには、グランド電位が接続される。これにより、積層型ＬＣ複合部品内にノイズが侵入することが抑制されると共に、積層型ＬＣ複合部品外にノイズが放射されることが抑制される。

特開２００２−７６８０７号公報

ところで、特許文献１に記載の積層型ＬＣ複合部品がフィルタとして用いられた場合に、通過特性において減衰極の周波数又は減衰量を調整したいという要望がある。このような要望に応えるために、新たに受動回路素子が設けられると、部品サイズの大型化につながってしまう。

そこで、本発明の目的は、小型化を図ることができ、かつ、減衰極の周波数又は減衰量を調整できる電子部品を提供することである。

本発明の一形態である電子部品は、複数の絶縁体層が積層方向に積層された構造を有する積層体と、前記積層体において前記複数の絶縁体層の外縁が連なって形成されている側面に設けられ、グランド電位に接続される側面電極と、前記絶縁体層上に設けられている少なくとも１以上の内部導体層と、前記少なくとも１以上の内部導体層が設けられている前記絶縁体層とは異なる前記絶縁体層上に設けられており、かつ、前記積層方向から見たときに、前記内部導体層と重なっているシールド導体層と、前記シールド導体層が設けられている前記絶縁体層とは異なる前記絶縁体層上に設けられており、かつ、前記側面電極に接続されている第１の引き出し導体層と、前記複数の絶縁体層の内の１以上の前記絶縁体層を前記積層方向に貫通することにより、前記シールド導体層と前記第１の引き出し導体層とを接続している第１の層間接続導体と、を備えていること、を特徴とする。

本発明によれば、小型化を図ることができると共に、減衰極の周波数又は減衰量を調整できる。

図１Ａは、電子部品１０ａ〜１０ｃの等価回路図である。図１Ｂは、電子部品１０ａ，１０ｃの外観斜視図である。図２Ａは、電子部品１０ａの分解斜視図である。図２Ｂは、電子部品１０ａの引き出し導体層５２ａ，５４ａ，５６ａ，５８ａ及びシールド導体層５０を上側から見た図である。図２Ｃは、電子部品１０ａの引き出し導体層５２ａ，５４ａ，５６ａ，５８ａ及びシールド導体層５０を上側から見た図である。図２Ｄは、参考例に係る電子部品１０ｄの引き出し導体層５２ａ，５８ａ及びシールド導体層５０を上側から見た図である。図２Ｅは、参考例に係る電子部品１０ｄの引き出し導体層５２ａ，５８ａ及びシールド導体層５０を上側から見た図である。図３Ａは、第３の実施例に係る電子部品の絶縁体層１６ｂ〜１６ｄの分解斜視図である。図３Ｂは、第２の実施例及び第３の実施例に係る電子部品の等価回路図である。図４は、第１のモデル及び第２のモデルの通過特性を示したグラフである。図５は、電子部品１０ｂの外観斜視図である。図６は、電子部品１０ｃの断面構造図である。図７は、電子部品１０ｅのシールド導体層５０及び引き出し導体層５２ａ，５４ａを上側から見た図である。

（電子部品の構成）
以下に、一実施形態に係る電子部品１０ａの構成について図面を参照しながら説明する。図１Ａは、電子部品１０ａ〜１０ｃの等価回路図である。

電子部品１０ａは、複数の受動素子により構成されているローパスフィルタを含む電子部品であり、図１Ａに示すように、ＬＣ並列共振器ＬＣ１，ＬＣ２、ＬＣ直列共振器ＬＣ１１、コンデンサＣ３〜Ｃ５及び外部電極１４ａ〜１４ｃ（１以上の外部電極の一例）を備えている。外部電極１４ａ，１４ｂは、高周波信号が入出力する入出力外部電極であり、外部電極１４ｃは、グランド電位に接続されるグランド外部電極である。

ＬＣ並列共振器ＬＣ１，ＬＣ２は、外部電極１４ａと外部電極１４ｂとの間においてこの順に直列に接続されている。ＬＣ並列共振器ＬＣ１は、インダクタＬ１（受動素子の一例）及びコンデンサＣ１（受動素子の一例）を含んでいる。インダクタＬ１とコンデンサＣ１とは互いに並列に接続されている。ＬＣ並列共振器ＬＣ２は、インダクタＬ２（受動素子の一例）及びコンデンサＣ２（受動素子の一例）を含んでいる。インダクタＬ２とコンデンサＣ２とは互いに並列に接続されている。

ＬＣ直列共振器ＬＣ１１は、インダクタＬ１，Ｌ２と外部電極１４ｃとの間に接続されている。より詳細には、ＬＣ直列共振器ＬＣ１１は、インダクタＬ１１及びコンデンサＣ１１，Ｃ１２を含んでいる。コンデンサＣ１１の一方の電極は、インダクタＬ１に接続されている。コンデンサＣ１２の一方の電極は、インダクタＬ２に接続されている。コンデンサＣ１１の他方の電極とコンデンサＣ１２の他方の電極とは互いに接続されている。また、インダクタＬ１１の一方の端部とコンデンサＣ１１の他方の電極及びコンデンサＣ１２の他方の電極とは互いに直列に接続されている。すなわち、インダクタＬ１１とコンデンサＣ１１とが直列に接続され、インダクタＬ１１とコンデンサＣ１２とが直列に接続されている。また、インダクタＬ１１の他方の端部は、外部電極１４ｃに接続されている。

コンデンサＣ３の一方の電極は、外部電極１４ａに接続され、コンデンサＣ３の他方の電極は、外部電極１４ｃに接続されている。コンデンサＣ４の一方の電極は、ＬＣ並列共振器ＬＣ１とＬＣ並列共振器ＬＣ２との間に接続され、コンデンサＣ４の他方の電極は、外部電極１４ｃに接続されている。コンデンサＣ５の一方の電極は、外部電極１４ｂに接続され、コンデンサＣ５の他方の電極は、外部電極１４ｃに接続されている。

次に、電子部品１０ａの具体的な構成について図面を参照しながら説明する。図１Ｂは、電子部品１０ａ，１０ｃの外観斜視図である。図２Ａは、電子部品１０ａの分解斜視図である。以下では、電子部品１０ａの積層方向を上下方向と定義する。上側から見たときに、電子部品１０ａの長辺が延在している方向を左右方向と定義する。上側から見たときに、電子部品１０ａの短辺が延在している方向を前後方向と定義する。上下方向、左右方向及び前後方向は直交している。なお、図１Ｂ及び図２Ａにおける上下方向、左右方向及び前後方向は、一例であり、電子部品１０ａの実際の使用時における上下方向、左右方向及び前後方向と一致しなくてもよい。

電子部品１０ａは、図１Ｂ及び図２Ａに示すように、積層体１２、シールド電極１３、外部電極１４ａ〜１４ｃ、インダクタ導体層１８ａ〜１８ｃ，３８ａ〜３８ｃ、コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６、接続導体層３４，３５、グランド導体層２４，３０ａ，３０ｂ，４４、シールド導体層５０、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ、方向識別マーク６０及びビアホール導体ｖ１〜ｖ６，ｖ１１〜ｖ１４，ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３を備えている。

積層体１２は、図２Ａに示すように、絶縁体層１６ａ〜１６ｐ（複数の絶縁体層の一例）が上側から下側に向かってこの順に並ぶように積層されて構成され、直方体状をなしている。図２Ａでは表現されていないが、積層体１２にはバレル加工が施されることにより、面取りが施されている。従って、積層体１２の角及び稜線は丸みを帯びている。積層体１２は、上面、底面及び４つの側面（前面、後面、右面及び左面）を有している。４つの側面は、積層体１２において絶縁体層１６ａ〜１６ｐの外縁が連なって形成される面であり、底面に隣接している。積層体１２において下側（積層方向の一方側の一例）に位置する底面が、実装面である。実装面とは、電子部品１０ａが回路基板に実装される際に回路基板と対向する面である。絶縁体層１６ａ〜１６ｐは、上側から見たときに、２本の長辺及び２本の短辺を有する長方形状をなす誘電体層である。絶縁体層１６ａ〜１６ｐの２本の長辺は互いに平行である。絶縁体層１６ａ〜１６ｐの２本の短辺は絶縁体層１６ａ〜１６ｐの２本の長辺に直交する。以下では、絶縁体層１６ａ〜１６ｐの上側の主面を表面と呼び、絶縁体層１６ａ〜１６ｐの下側の主面を裏面と呼ぶ。

外部電極１４ａ，１４ｃ，１４ｂは、長方形状をなしており、積層体１２の底面において左側から右側へとこの順に並ぶように設けられている。外部電極１４ａ〜１４ｃは、積層体１２の底面のみに設けられており、積層体１２の前面、後面、左面及び右面には設けられていない。外部電極１４ａ〜１４ｃは、Ａｇ又はＣｕからなる下地電極上にＮｉめっき及びＳｎめっきもしくはＡｕめっきが施されることにより作製される。

シールド電極１３（側面電極の一例）は、積層体１２の４つの側面（前面、後面、右面及び左面）に設けられており、本実施形態では、積層体１２の４つの側面の略全面を覆うことにより四角筒状をなしている。これにより、シールド電極１３における前面に設けられた部分とシールド電極１３における左面に設けられた部分とが、前面と左面との稜線において繋がっている。シールド電極１３における左面に設けられた部分とシールド電極１３における後面に設けられた部分とが、左面と後面との稜線において繋がっている。シールド電極１３における後面に設けられた部分とシールド電極１３における右面に設けられた部分とが、後面と右面との稜線において繋がっている。シールド電極１３における右面に設けられた部分とシールド電極１３における前面に設けられた部分とが、右面と前面との稜線において繋がっている。ただし、シールド電極１３は、積層体１２の上面及び底面には設けられていない。

また、シールド電極１３は、いずれの外部電極１４ａ〜１４ｃとも積層体１２の表面（すなわち、上面、底面、前面、後面、右面及び左面）において物理的に接続されていない。従って、図１Ｂに示すように、積層体１２の底面において、シールド電極１３と外部電極１４ａ〜１４ｃとの間には導体が存在しない隙間が存在している。以上のようなシールド電極１３は、例えば、Ａｇ等の導電性ペーストが積層体１２の４つの側面に塗布されることにより作製される。また、シールド電極１３は、例えば、Ｃｕおよびステンレス鋼等の金属膜が積層体１２の４つの側面にスパッタ法により形成されることにより作製される。シールド電極１３がスパッタ法により作製される場合には、積層体１２の上面及び底面にはマスクが施される。

コンデンサＣ３は、コンデンサ導体層２０ａ，２０ｂ及びグランド導体層２４（内部導体層の一例）を含んでいる。コンデンサ導体層２０ａ，２０ｂはそれぞれ、絶縁体層１６ｍ，１６ｏの表面の左半分の領域上に設けられている長方形状の導体層である。コンデンサ導体層２０ａ，２０ｂは、上側から見たときに、重なっている。

グランド導体層２４は、絶縁体層１６ｎの表面の左半分の領域上に設けられている。グランド導体層２４は、上側から見たときに、コンデンサ導体層２０ａ，２０ｂと重なっている。これにより、グランド導体層２４は、絶縁体層１６ｍを介してコンデンサ導体層２０ａと対向し、絶縁体層１６ｎを介してコンデンサ導体層２０ｂと対向している。

また、グランド導体層２４の左端は、上側から見たときに、絶縁体層１６ｎの左側の短辺に位置している。これにより、グランド導体層２４の左端は、積層体１２の左面において積層体１２外に露出し、シールド電極１３に接続されている。

コンデンサＣ３の一方の電極（コンデンサ導体層２０ａ，２０ｂ）は、ビアホール導体ｖ１，ｖ２を介して外部電極１４ａに接続されている。ビアホール導体ｖ１は、絶縁体層１６ｏ，１６ｐを上下方向に貫通しており、コンデンサ導体層２０ｂと外部電極１４ａとを接続している。ビアホール導体ｖ２は、絶縁体層１６ｅ〜１６ｎを上下方向に貫通しており、コンデンサ導体層２０ａとコンデンサ導体層２０ｂとを接続している。これにより、外部電極１４ａとコンデンサ導体層２０ａ，２０ｂとが電気的に接続されている。

コンデンサＣ３の他方の電極（グランド導体層２４）は、グランド導体層３０ｂ及びビアホール導体ｖ６を介して外部電極１４ｃに接続されている。グランド導体層３０ｂは、絶縁体層１６ｎの表面の中央上に設けられている長方形状の導体層である。グランド導体層２４の右端は、グランド導体層３０ｂに接続されている。ビアホール導体ｖ６は、絶縁体層１６ｌ〜１６ｐを上下方向に貫通しており、グランド導体層３０ｂと外部電極１４ｃとを接続している。これにより、外部電極１４ｃとグランド導体層２４とが電気的に接続されている。

また、グランド導体層３０ｂは、絶縁体層１６ｎの前側の長辺及び後ろ側の長辺に引き出されている。これにより、グランド導体層３０ｂは、積層体１２の前面及び後面において積層体１２外に露出し、シールド電極１３に接続されている。

以上のように、グランド導体層２４，３０ｂ及びビアホール導体ｖ６は、シールド電極１３と外部電極１４ｃとを電気的に接続している。

インダクタＬ１は、インダクタ導体層１８ａ〜１８ｃ（内部導体層の一例）及びビアホール導体ｖ３，ｖ４を含んでいる。インダクタ導体層１８ａ〜１８ｃはそれぞれ、絶縁体層１６ｅ〜１６ｇの表面の左半分の領域上に設けられており、長方形状の環状の一部が切り欠かれた線状の導体層である。インダクタ導体層１８ａ〜１８ｃは、上側から見たときに、互いに重なり合って長方形状の環状の軌道を形成している。以下では、インダクタ導体層１８ａ〜１８ｃの時計回り方向の上流側の端部を上流端と呼び、インダクタ導体層１８ａ〜１８ｃの時計回り方向の下流側の端部を下流端と呼ぶ。

ビアホール導体ｖ３は、絶縁体層１６ｅを上下方向に貫通しており、インダクタ導体層１８ａの下流端とインダクタ導体層１８ｂの上流端とを接続している。ビアホール導体ｖ４は、絶縁体層１６ｆを上下方向に貫通しており、インダクタ導体層１８ｂの下流端とインダクタ導体層１８ｃの上流端とを接続している。これにより、インダクタＬ１は、上側から見たときに、時計回り方向に周回しながら上側から下側へと進行する螺旋状をなしている。

コンデンサＣ１は、コンデンサ導体層２２ａ，２２ｂ，２６（内部導体層の一例）を含んでいる。コンデンサ導体層２２ａ，２２ｂは、絶縁体層１６ｈ，１６ｊの表面の左半分の領域上に設けられている長方形状の導体層である。コンデンサ導体層２２ａ，２２ｂは、同じ形状をなしており、上側から見たときに、一致した状態で重なっている。

コンデンサ導体層２６は、絶縁体層１６ｉの表面の左半分の領域上に設けられている長方形状の導体層である。コンデンサ導体層２６は、上側から見たときに、コンデンサ導体層２２ａ，２２ｂと重なっている。これにより、コンデンサ導体層２６は、絶縁体層１６ｈを介してコンデンサ導体層２２ａと対向し、絶縁体層１６ｉを介してコンデンサ導体層２２ｂと対向している。

ビアホール導体ｖ２は、コンデンサ導体層２２ａ，２２ｂ及びインダクタ導体層１８ａの上流端に接続されている。また、ビアホール導体ｖ２は、コンデンサ導体層２０ａ，２０ｂ及びビアホール導体ｖ１を介して外部電極１４ａに接続されている。従って、コンデンサ導体層２２ａ，２２ｂ及びインダクタ導体層１８ａの上流端は、外部電極１４ａに電気的に接続されている。

接続導体層３４は、絶縁体層１６ｉの表面の中央上に設けられており、左右方向に延在する帯状の導体層である。接続導体層３４の左端は、コンデンサ導体層２６に接続されている。接続導体層３５は、絶縁体層１６ｇの表面の中央に設けられており、左右方向に延在する帯状の導体層である。接続導体層３５の左端は、インダクタ導体層１８ｃの下流端に接続されている。ビアホール導体ｖ５は、絶縁体層１６ｇ〜１６ｊを上下方向に貫通している。ビアホール導体ｖ５は、接続導体層３４，３５に接続されている。従って、コンデンサ導体層２６とインダクタ導体層１８ｃの下流端とは、互いに電気的に接続されている。

コンデンサＣ４は、グランド導体層３０ａ及びコンデンサ導体層３２（内部導体層の一例）を含んでいる。グランド導体層３０ａは、絶縁体層１６ｌの表面の中央上に設けられている長方形状の導体層である。コンデンサ導体層３２は、絶縁体層１６ｋの表面の中央上に設けられている長方形状の導体層である。コンデンサ導体層３２は、上側から見たときに、グランド導体層３０ａと重なっている。これにより、コンデンサ導体層３２は、絶縁体層１６ｋを介してグランド導体層３０ａと対向している。

コンデンサＣ４の一方の電極（コンデンサ導体層３２）とインダクタＬ１の他端（インダクタ導体層１８ｃの下流端）とは、接続導体層３５及びビアホール導体ｖ５を介して互いに接続されている。より詳細には、ビアホール導体ｖ５は、コンデンサ導体層３２に接続されている。また、ビアホール導体ｖ５は、接続導体層３５を介してインダクタ導体層１８ｃの下流端と接続されている。従って、コンデンサ導体層３２とインダクタ導体層１８ｃの下流端とは、互いに電気的に接続されている。

コンデンサＣ４の他方の電極（グランド導体層３０ａ）は、ビアホール導体ｖ６を介して外部電極１４ｃに接続されている。

ところで、インダクタＬ１及びコンデンサＣ１，Ｃ３とインダクタＬ２及びコンデンサＣ２，Ｃ５とは、上側から見たときに、積層体１２の上面の対角線の交点に関して点対称な関係を有している。点対称な関係とは、積層体１２の上面の対角線の交点を中心として、インダクタＬ１及びコンデンサＣ１，Ｃ３を１８０°回転させると、インダクタＬ２及びコンデンサＣ２，Ｃ５と一致することを意味する。より詳細には、インダクタ導体層３８ａ〜３８ｃとインダクタ導体層１８ａ〜１８ｃとは点対称な関係にある。コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６及びグランド導体層２４とコンデンサ導体層４０ａ，４０ｂ，４２ａ，４２ｂ，４６及びグランド導体層４４とは点対称な関係にある。ビアホール導体ｖ１〜ｖ４とビアホール導体ｖ１１〜ｖ１４とは点対称な関係にある。インダクタＬ２及びコンデンサＣ２，Ｃ５のこれ以上の詳細な説明を省略する。

コンデンサＣ１１は、インダクタ導体層１８ａ及びシールド導体層５０を含んでいる。コンデンサＣ１２は、インダクタ導体層３８ａ及びシールド導体層５０を含んでいる。シールド導体層５０は、インダクタＬ１，Ｌ２（すなわち、インダクタ導体層１８ａ〜１８ｃ，３８ａ〜３８ｃ及びビアホール導体ｖ３，ｖ４，ｖ１３，ｖ１４）及びコンデンサＣ１〜Ｃ５（すなわち、コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６及びグランド導体層２４，３０ａ，４４）よりも上側（積層方向の他方側の一例）に位置している。本実施形態では、シールド導体層５０は、インダクタ導体層１８ａ〜１８ｃ，３８ａ〜３８ｃ、コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６及びグランド導体層２４，３０ａ，３０ｂ，４４（内部導体層の一例）が設けられている絶縁体層１６ｅ〜１６ｏとは異なる絶縁体層１６ｂの表面上に設けられている。シールド導体層５０は、絶縁体層１６ｂの表面の一部を覆っており、本実施形態では、絶縁体層１６ｂの表面の略全面を覆っている。これにより、シールド導体層５０は、上側から見たときに、インダクタＬ１，Ｌ２のインダクタ導体層１８ａ〜１８ｃ，３８ａ〜３８ｃと重なっている。そのため、シールド導体層５０の左半分は、絶縁体層１６ｂ〜１６ｄを介してインダクタ導体層１８ａと対向している。よって、インダクタ導体層１８ａはコンデンサＣ１１の一方の電極であり、シールド導体層５０はコンデンサＣ１１の他方の電極である。また、シールド導体層５０の右半分は、絶縁体層１６ｂ〜１６ｄを介してインダクタ導体層３８ａと対向している。よって、インダクタ導体層３８ａはコンデンサＣ１２の一方の電極であり、シールド導体層５０はコンデンサＣ１２の他方の電極である。

ただし、シールド導体層５０は、上側から見たときに、絶縁体層１６ｂの４辺には接していない。よって、シールド導体層５０は、シールド電極１３には物理的に接続されていない。なお、シールド導体層５０は、積層体１２の上面から２００μｍ以内の位置に設けられることが好ましいが、積層体１２の上面から３００μｍ以上４００μｍ以下の範囲内の位置に設けられてもよい。

インダクタＬ１１は、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ（引き出し導体層５２ａ，５４ａ，５６ａ，５８ａが第１の引き出し導体層の一例、引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂが第２の引き出し導体層の一例）及びビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３（ビアホール導体ｖ２１〜ｖ２３，ｖ３１〜ｖ３３，ｖ４１，ｖ４２，ｖ５１，ｖ５２が第１の層間接続導体の一例、ビアホール導体ｖ２３〜ｖ２５，ｖ３３〜ｖ３５，ｖ４２，ｖ４３，ｖ５２，ｖ５３が第２の層間接続導体の一例）を含んでいる。引き出し導体層５２ａ，５４ａ，５６ａ，５８ａは、シールド導体層５０が設けられている絶縁体層１６ｂとは異なる絶縁体層１６ｃの表面上に設けられており、かつ、シールド電極１３に接続されている。引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂは、シールド導体層５０が設けられている絶縁体層１６ｂ及び引き出し導体層５２ａ，５４ａ，５６ａ，５８ａが設けられている絶縁体層１６ｃとは異なる絶縁体層１６ｄの表面上に設けられており、かつ、シールド電極１３に接続されている。これにより、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂは、シールド導体層５０よりも下側（積層方向の一方側の一例）に位置している。

また、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａはそれぞれ、上側から見たときに、絶縁体層１６ｃの左側の短辺の中央、右側の短辺の中央、前側の短辺の中央及び後ろ側の短辺の中央に接しており、長方形状をなしている。また、引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂはそれぞれ、上側から見たときに、絶縁体層１６ｄの左側の短辺の中央、右側の短辺の中央、前側の短辺の中央及び後ろ側の短辺の中央に接しており、長方形状をなしている。引き出し導体層５２ａ，５４ａ，５６ａ，５８ａはそれぞれ、引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂと同じ形状をなしている。ただし、引き出し導体層５２ａ，５４ａはそれぞれ、上側から見たときに、引き出し導体層５２ｂ，５４ｂに対して前側に僅かにずれている。引き出し導体層５６ａ，５８ａはそれぞれ、上側から見たときに、引き出し導体層５６ｂ，５８ｂに対して左側に僅かにずれている。

ビアホール導体ｖ２１，ｖ２２は、絶縁体層１６ｂを上下方向に貫通しており、シールド導体層５０と引き出し導体層５８ａとを接続している。ビアホール導体ｖ２３は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、シールド導体層５０と引き出し導体層５８ａ，５８ｂとを接続している。ビアホール導体ｖ２４，ｖ２５は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、シールド導体層５０と引き出し導体層５８ｂとを接続している。

ビアホール導体ｖ３１，ｖ３２は、絶縁体層１６ｂを上下方向に貫通しており、シールド導体層５０と引き出し導体層５６ａとを接続している。ビアホール導体ｖ３３は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、シールド導体層５０と引き出し導体層５６ａ，５６ｂとを接続している。ビアホール導体ｖ３４，ｖ３５は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、シールド導体層５０と引き出し導体層５６ｂとを接続している。

ビアホール導体ｖ４１は、絶縁体層１６ｂを上下方向に貫通しており、シールド導体層５０と引き出し導体層５２ａとを接続している。ビアホール導体ｖ４２は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、シールド導体層５０と引き出し導体層５２ａ，５２ｂとを接続している。ビアホール導体ｖ４３は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、シールド導体層５０と引き出し導体層５２ｂとを接続している。

ビアホール導体ｖ５１は、絶縁体層１６ｂを上下方向に貫通しており、シールド導体層５０と引き出し導体層５４ａとを接続している。ビアホール導体ｖ５２は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、シールド導体層５０と引き出し導体層５４ａ，５４ｂとを接続している。ビアホール導体ｖ５３は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、シールド導体層５０と引き出し導体層５４ｂとを接続している。

インダクタＬ１１の一端（ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の上端）は、コンデンサＣ１１，Ｃ１２の他方の電極（シールド導体層５０）に接続されている。また、インダクタＬ１１の他端（引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ）は、シールド電極１３に接続されている。

方向識別マーク６０は、積層体１２の上面（絶縁体層１６ａの表面）に設けられている円形の導体層である。方向識別マーク６０は、電子部品１０ａの方向を識別する際に用いられる。

インダクタ導体層１８ａ〜１８ｃ，３８ａ〜３８ｃ、コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６、接続導体層３４，３５、グランド導体層２４，３０ａ，３０ｂ，４４、シールド導体層５０、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ、方向識別マーク６０及びビアホール導体ｖ１〜ｖ６，ｖ１１〜ｖ１４，ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３は、例えば、Ｃｕ等の導電性材料により作製されている。

（効果）
本実施形態に係る電子部品１０ａによれば、以下に説明するように、減衰極の周波数又は減衰量を調整できる。より詳細には、特許文献１に記載の積層型ＬＣ複合部品では、グランドパターンはグランドに接続される外部電極に直接に接続されている。グランドパターンは、絶縁体層上に設けられる導体層であるので、小さなインダクタンス成分しか有さない。よって、グランドパターンとグランド電位に接続される外部電極との間にはインダクタが殆ど形成されず、ＬＣ直列共振器も殆ど形成されない。よって、特許文献１に記載の積層型ＬＣ複合部品では、ＬＣ直列共振器による減衰極が僅かな減衰量しか有さない。このような減衰極の周波数又は減衰量を調整するために、新たに受動回路素子が設けられると、部品サイズの大型化につながる。

一方、電子部品１０ａでは、シールド導体層５０は、上側から見たときに、インダクタ導体層１８ａ，３８ａと重なっている。これにより、インダクタ導体層１８ａとシールド導体層５０との間にはコンデンサＣ１１が形成され、インダクタ導体層３８ａとシールド導体層５０との間にはコンデンサＣ１２が形成されている。そして、シールド導体層５０は、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ及びビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３を介してシールド電極１３に接続されている。ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３は、比較的に大きなインダクタ成分を有しているので、インダクタＬ１１を形成する。その結果、インダクタＬ１１とコンデンサＣ１１，Ｃ１２とが直列に接続されたＬＣ直列共振器ＬＣ１１が形成される。ＬＣ直列共振器ＬＣ１１は、図１Ａ及び図２Ａに示すように、グランド電位に接続される外部電極１４ｃにシールド電極１３、グランド導体層３０ａ，３０ｂ及びビアホール導体ｖ６を介して接続される。そのため、外部電極１４ａ，１４ｂ間を伝送される高周波信号の内、ＬＣ直列共振器ＬＣ１１の共振周波数の高周波信号は、外部電極１４ｃへと流れる。その結果、電子部品１０ａの通過特性において、ＬＣ直列共振器ＬＣ１１の共振周波数の位置に十分な減衰量を有する減衰極が形成される。すなわち、電子部品１０ａにおいて、減衰極の周波数や減衰量を調整することができる。

更に、電子部品１０ａでは、減衰極の周波数又は減衰量を調整するために、新たな受動回路素子が設けられていないので、部品サイズの小型化が図られる。

また、電子部品１０ａでは、減衰極の周波数を容易に調整できる。以下に、比較例に係る電子部品として、電子部品１０ａにおいて、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ及びビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３が設けられず、かつ、シールド導体層５０に相当するシールド導体層５０’がシールド電極１３に接続された電子部品を例に挙げる。なお、比較例に係る電子部品において電子部品１０ａと同じ構成については同じ参照符号を用いて説明する。

比較例に係る電子部品では、ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３が設けられていない。そのため、インダクタＬ１１に相当するインダクタは、シールド導体層５０’のインダクタ成分により形成される。そのため、インダクタＬ１１に相当するインダクタのインダクタンス値は小さい。このようなインダクタンス値を大きくすると共にインダクタンス値を調整するためには、シールド導体層５０’の形状を大きく変更する必要がある。

しかしながら、シールド導体層５０’は、積層体１２のシールド導体層として機能する必要がある。そのため、シールド導体層５０’の形状を大きく変更することが難しい。よって、比較例に係る電子部品では、インダクタＬ１１に相当するインダクタのインダクタンス値を大きくすると共にインダクタンス値を調整することが困難である。その結果、比較例に係る電子部品において、十分な減衰量を有する減衰極を形成すると共に、該減衰極の周波数を調整することが困難である。

一方、電子部品１０ａでは、ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の長さ、本数又は太さを調整することにより、減衰極の周波数を調整することができる。ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の長さ、本数又は太さの変更は、シールド導体層５０’の変更に比べて容易である。よって、電子部品１０ａでは、容易に減衰極の周波数を調整することができる。

より詳細には、電子部品１０ａでは、ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３がインダクタＬ１１として機能している。よって、ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の長さを調整することにより、インダクタＬ１１のインダクタンス値を調整できる。具体的には、ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の長さを長くすれば、インダクタＬ１１のインダクタンス値が大きくなり、ＬＣ直列共振器ＬＣ１１の共振周波数が低くなる。ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の長さを短くすれば、インダクタＬ１１のインダクタンス値が小さくなり、ＬＣ直列共振器ＬＣ１１の共振周波数が高くなる。このようにビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の長さを調整することによって、減衰極の周波数を調整することができる。

更に、ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の本数が少なくなれば、インダクタＬ１１のインダクタンス値が大きくなり、ＬＣ直列共振器ＬＣ１１の共振周波数が低くなる。ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の本数が多くなれば、インダクタＬ１１のインダクタンス値が小さくなり、ＬＣ直列共振器ＬＣ１１の共振周波数が高くなる。このようにビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の本数を調整することによって、減衰極の周波数を調整することができる。

更に、ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の太さが細くなれば、インダクタＬ１１のインダクタンス値が大きくなり、ＬＣ直列共振器ＬＣ１１の共振周波数が低くなる。ビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の太さが太くなれば、インダクタＬ１１のインダクタンス値が小さくなり、ＬＣ直列共振器ＬＣ１１の共振周波数が高くなる。このようにビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３の太さを調整することによって、減衰極の周波数を調整することができる。

また、電子部品１０ａでは、シールド電極１３と引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂとがより確実に接続されるようになる。より詳細には、シールド電極１３は、積層体１２の４つの側面の略全面を覆うように設けられている。ただし、４つの側面の全面を覆うようにシールド電極１３を形成することは困難である。そのため、例えば、積層体１２の４つの側面における上面近傍にはシールド電極１３が形成されない領域が存在する。そして、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂがこの領域において４つの側面から露出した場合には、シールド電極１３と引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂとが接続されない。

そこで、電子部品１０ａでは、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂは、シールド導体層５０よりも下側に位置している。これにより、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂが、積層体１２の上面から離れるので、積層体１２の４つの側面におけるシールド電極１３が形成されない領域から露出する可能性が低くなる。その結果、電子部品１０ａでは、シールド電極１３と引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂとがより確実に接続されるようになる。

また、電子部品１０ａでは、積層体１２において層間剥離の発生が抑制される。以下に、第１の実施例に係る電子部品（図示せず）を例に挙げて説明する。第１の実施例に係る電子部品は、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂの代わりに、引き出し導体層５２’，５４’，５６’，５８’（図示せず）を備えている。引き出し導体層５２’，５４’，５６’，５８’は、絶縁体層１６ｃの表面上に設けられている。引き出し導体層５２’は、上側から見たときに、引き出し導体層５２ａ，５２ｂが重なって形成される長方形状をなしている。引き出し導体層５４’は、上側から見たときに、引き出し導体層５４ａ，５４ｂが重なって形成される長方形状をなしている。引き出し導体層５６’は、上側から見たときに、引き出し導体層５６ａ，５６ｂが重なって形成される長方形状をなしている。引き出し導体層５８’は、上側から見たときに、引き出し導体層５８ａ，５８ｂが重なって形成される長方形状をなしている。なお、第１の実施例に係る電子部品において電子部品１０ａと同じ構成については同じ参照符号を用いて説明する。

積層体に層間剥離が発生することを抑制するためには、隣り合う２つの絶縁体層が強く密着している必要がある。隣り合う２つの絶縁体層が密着する力は、隣り合う２つの絶縁体層が接触している面積に依存する。よって、隣り合う２つの絶縁体層の間に存在する導体層の面積は小さい方が好ましい。

第１の実施例に係る電子部品では、絶縁体層１６ｂと絶縁体層１６ｃとは、引き出し導体層５２’，５４’，５６’，５８’が設けられている領域において接触できない。一方、電子部品１０ａでは、絶縁体層１６ｂと絶縁体層１６ｃとは、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａが設けられている領域において接触できない。更に、電子部品１０ａでは、絶縁体層１６ｃと絶縁体層１６ｄとは、引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂが設けられている領域において接触できない。

引き出し導体層５２’は、上側から見たときに、引き出し導体層５２ａ，５２ｂが重なって形成される長方形状をなしているので、引き出し導体層５２ａ，５２ｂよりも大きな面積を有する。引き出し導体層５４’は、上側から見たときに、引き出し導体層５４ａ，５４ｂが重なって形成される長方形状をなしているので、引き出し導体層５４ａ，５４ｂよりも大きな面積を有する。引き出し導体層５６’は、上側から見たときに、引き出し導体層５６ａ，５６ｂが重なって形成される長方形状をなしているので、引き出し導体層５６ａ，５６ｂよりも大きな面積を有する。引き出し導体層５８’は、上側から見たときに、引き出し導体層５８ａ，５８ｂが重なって形成される長方形状をなしているので、引き出し導体層５８ａ，５８ｂよりも大きな面積を有する。よって、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａが設けられている領域の面積及び引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂが設けられている領域の面積は、引き出し導体層５２’，５４’，５６’，５８’が設けられている領域の面積よりも小さくなる。その結果、電子部品１０ａにおいて絶縁体層１６ｂと絶縁体層１６ｃとが接触する面積及び絶縁体層１６ｃと絶縁体層１６ｄとが接触する面積は、第１の比較例に係る電子部品において絶縁体層１６ｂと絶縁体層１６ｃとが接触する面積よりも大きくなる。以上より、電子部品１０ａにおいて、絶縁体層１６ｂと絶縁体層１６ｃとの間及び絶縁体層１６ｂと絶縁体層１６ｃとの間において層間剥離が発生することが抑制される。

また、電子部品１０ａによれば、他の電子部品と近接させた状態で回路基板に電子部品１０ａを実装できる。電子部品１０ａでは、シールド電極１３は、いずれの外部電極１４ａ〜１４ｃとも積層体１２の表面において物理的に接続されていない。従って、積層体１２の底面において、シールド電極１３と外部電極１４ａ〜１４ｃとの間には隙間が存在している。そのため、電子部品１０ａを回路基板にはんだを用いて実装した場合に、外部電極１４ａ〜１４ｃに付与されたはんだがシールド電極１３に付着することが抑制される。すなわち、積層体１２の側面にはんだが濡れ上がることが抑制される。これにより、他の電子部品が電子部品１０ａに近接しても、はんだが他の電子部品に接触することが抑制される。その結果、他の電子部品と近接させた状態で回路基板に電子部品１０ａを実装できる。

また、電子部品１０ａによれば、高いシールド効果を得ることができるので、外部からノイズが侵入することを抑制できると共に、外部にノイズが放射されることを抑制できる。より詳細には、電子部品１０ａでは、シールド電極１３は、積層体１２の４つの側面の略全面を覆っている。これにより、電子部品１０ａの側面から電子部品１０ａ内にノイズが侵入することが抑制されると共に、電子部品１０ａの側面から電子部品１０ａ外にノイズが放射することが抑制される。更に、電子部品１０ａでは、インダクタＬ１，Ｌ２及びコンデンサＣ１〜Ｃ５よりも積層体１２の上面の近くにシールド導体層５０が設けられている。シールド導体層５０は、上側から見たときに、積層体１２の上面の略全体と重なっている。これにより、電子部品１０ａの上面からインダクタＬ１，Ｌ２及びコンデンサＣ１〜Ｃ５にノイズが侵入することが抑制されると共に、電子部品１０ａの上面からインダクタＬ１，Ｌ２及びコンデンサＣ１〜Ｃ５にノイズが放射されることが抑制される。

また、電子部品１０ａでは、電子部品１０ａを回路基板に実装する際に、電子部品１０ａの吸着ミスの発生を抑制できる。より詳細には、シールド電極１３の表面粗さは、積層体１２の表面粗さよりも大きい。そのため、シールド電極１３を吸着すると、電子部品１０ａの吸着ミスが発生するおそれがある。そこで、電子部品１０ａでは、積層体１２の上面にはシールド電極１３が設けられていない。これにより、積層体１２の上面を吸着することが可能となり、電子部品１０ａの吸着ミスの発生が抑制される。

また、電子部品１０ａでは、積層体１２の上面にシールド電極１３が設けられていないので、積層体１２の上面に方向識別マーク６０を設けることができる。これにより、電子部品１０ａの方向の識別を容易に行うことが可能となる。

また、電子部品１０ａでは、積層体１２の上面にシールド電極１３が設けられていない。そのため、電子部品１０ａでは、積層体１２の上面がシールド電極１３に覆われている電子部品に比べて、焼成時における積層体１２の上面近傍の収縮量と積層体１２の底面近傍の収縮量とを近づけることができる。その結果、焼成後に電子部品１０ａに反りが発生することが抑制される。

また、電子部品１０ａでは、インダクタＬ１１のインダクタンス値のばらつきを抑制できる。図２Ｂ及び図２Ｃは、電子部品１０ａの引き出し導体層５２ａ，５４ａ，５６ａ，５８ａ及びシールド導体層５０を上側から見た図である。図２Ｄ及び図２Ｅは、参考例に係る電子部品１０ｄの引き出し導体層５２ａ，５８ａ及びシールド導体層５０を上側から見た図である。図２Ｂ及び図２Ｄでは、積層体１２をブロックの状態からカットしてチップ形状に個片化する際にカットずれが発生していない。図２Ｃ及び図２Ｅは、積層体１２のカットずれが発生している。より詳細には、図２Ｃ及び図２Ｅでは、カット位置が本来の位置から後ろ側及び左側にずれている。

参考例に係る電子部品１０ｄでは、図２Ｄ及び図２Ｅに示すように、引き出し導体層５２ａ，５８ａは、絶縁体層１６ｃ上に設けられている。また、絶縁体層１６ｃの左側の短辺に接する引き出し導体層５２ａの数と、絶縁体層１６ｃの右側の短辺に接する引き出し導体層の数とは異なる。すなわち、絶縁体層１６ｃの右側の短辺に接する引き出し導体層は存在しない。また、絶縁体層１６ｃの前側の長辺に接する引き出し導体層の数と、絶縁体層１６ｃの後ろ側の長辺に接する引き出し導体層５８ａの数とは異なる。すなわち、絶縁体層１６ｃの前側の長辺に接する引き出し導体層は存在しない。

ここで、図２Ｄにおいて、引き出し導体層５２ａの左右方向の長さを長さＤ１とする。また、図２Ｄにおいて、引き出し導体層５８ａの前後方向の長さを長さＤ４とする。電子部品１０ｄにカットずれが発生すると、図２Ｅに示すように、引き出し導体層５２ａの左右方向の長さが長さＤ１から長さＤ１’に増加する。また、電子部品１０ｄにカットずれが発生すると、図２Ｅに示すように、引き出し導体層５８ａの前後方向の長さが長さＤ４から長さＤ４’に増加する。そのため、図２Ｅの引き出し導体層５２ａ，５８ａに発生するインダクタンス成分は、図２Ｄの引き出し導体層５２ａ，５８ａに発生するインダクタンス成分よりも大きくなる。すなわち、図２Ｅの電子部品１０ｄのインダクタＬ１１のインダクタンス値は、図２Ｄの電子部品１０ｄのインダクタＬ１１のインダクタンス値よりも大きくなる。このように、電子部品１０ｄでは、カットずれによってインダクタＬ１１のインダクタンス値にばらつきが生じる。

そこで、電子部品１０ａでは、図２Ａ及び図２Ｂに示すように、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａ（複数の第１の絶縁体層の一例）は、絶縁体層１６ｃ（１つの所定の絶縁体層の一例）上に設けられている。また、絶縁体層１６ｃの左側の短辺（第１の辺の一例）に接する引き出し導体層５２ａの数は、絶縁体層１６ｃの右側の短辺（第２の辺の一例）に接する引き出し導体層５２ａの数と等しく、１つである。また、絶縁体層１６ｃの前側の長辺（第３の辺の一例）に接する引き出し導体層５６ａの数は、絶縁体層１６ｃの後ろ側の長辺（第４の辺の一例）に接する引き出し導体層５８ａの数と等しく、１つである。

図２Ｂにおいて、引き出し導体層５２ａ，５４ａの左右方向の長さをそれぞれ長さＤ１，Ｄ２とする。また、図２Ｂにおいて、引き出し導体層５６ａ，５８ａの前後方向の長さをそれぞれ長さＤ３，Ｄ４とする。カットずれが発生していない電子部品１０ａでは、Ｄ１とＤ２とが等しく、Ｄ３とＤ４とが等しい。

以上のような電子部品１０ａにカットずれが発生すると、図２Ｃに示すように、引き出し導体層５２ａの左右方向の長さが長さＤ１から長さＤ１’に増加し、引き出し導体層５４ａの左右方向の長さが長さＤ２から長さＤ２’に減少する。また、電子部品１０ｄにカットずれが発生すると、図２Ｃに示すように、引き出し導体層５６ａの前後方向の長さが長さＤ３から長さＤ３’に減少し、引き出し導体層５８ａの前後方向の長さが長さＤ４から長さＤ４’に増加する。そのため、引き出し導体層５２ａの左右方向の長さの増加分と引き出し導体層５４ａの左右方向の長さの減少分とが相殺される。また、引き出し導体層５６ａの前後方向の長さの減少分と引き出し導体層５８ａの前後方向の長さの増加分とが相殺される。その結果、カットずれの有無にかかわらず、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａの長さの総和が一定となる。同じ理由により、カットずれの有無にかかわらず、引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂの長さの総和が一定となる。その結果、電子部品１０ａでは、インダクタＬ１１のインダクタンス値のばらつきを抑制できる。なお、参考例に係る電子部品１０ｄは、本願発明に係る電子部品の実施例であり、本願発明から除外されるものではない。また、インダクタＬ１１のインダクタンス値のばらつきは、カットずれ以外に、例えば、絶縁体層１６ａ〜１６ｐの積層ずれによっても生じる。電子部品１０ａによれば、絶縁体層１６ａ〜１６ｐの積層ずれによって生じるインダクタＬ１１のインダクタンス値のばらつきも抑制できる。

ところで、本願発明者は、電子部品１０ａが奏する効果をより明確にするために、以下に説明するコンピュータシミュレーションを行った。図３Ａは、第３の実施例に係る電子部品の絶縁体層１６ｂ〜１６ｄの分解斜視図である。図３Ｂは、第２の実施例及び第３の実施例に係る電子部品の等価回路図である。

本願発明者は、第２の実施例に係る電子部品の構造を有する第１のモデル、及び、第３の実施例に係る電子部品の構造を有する第２のモデルを作成した。第２の実施例に係る電子部品と第３の実施例に係る電子部品とでは、ビアホール導体の本数が異なっている。より詳細には、第２の実施例に係る電子部品は、図２Ａのシールド導体層５０、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ及びビアホール導体ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３を備えている。また、第２の実施例に係る電子部品の絶縁体層１６ｅよりも下側の構造は、詳細については省略するが、図２Ａの構造ではなく、ビアホール導体及び導体層により抵抗Ｒ１，Ｒ２が形成される構造をなしている。抵抗Ｒ１，Ｒ２は、外部電極１４ａと外部電極１４ｂとの間において直列に接続されている。第３の実施例に係る電子部品は、図３Ａのシールド導体層５０、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ及びビアホール導体ｖ３４，ｖ４２，ｖ５２を備えている。また、第３の実施例に係る電子部品の絶縁体層１６ｅよりも下側の構造は、第２の実施例に係る電子部品と同じであり、ビアホール導体及び導体層により抵抗Ｒ１，Ｒ２が形成される構造をなしている。抵抗Ｒ１，Ｒ２は、外部電極１４ａと外部電極１４ｂとの間において直列に接続されている。

図４は、第１のモデル及び第２のモデルの通過特性を示したグラフである。通過特性は、外部電極１４ａから入力した信号の強度に対する外部電極１４ｂから出力した信号の強度の比の値である。図４において、縦軸は通過特性を示し、横軸は周波数を示す。

第１のモデルのビアホール導体の本数は第２のモデルのビアホール導体の本数よりも多い。従って、第１のモデルのインダクタＬ１１のインダクタンス値は、第２のモデルのインダクタＬ１１のインダクタンス値よりも小さい。そのため、第１のモデルのＬＣ直列共振器ＬＣ１１の共振周波数は、第２のモデルのＬＣ直列共振器ＬＣ１１の共振周波数よりも高くなる。その結果、図４に示すように、第１のモデルの減衰極の周波数の方が第２のモデルの減衰極の周波数よりも高くなっていることが分かる。以上のコンピュータシミュレーションより、ビアホール導体の本数を調整することにより、減衰極の周波数を調整できることが分かる。

（第１の変形例）
以下に、本発明の第１の変形例に係る電子部品の構成について図面を参照しながら説明する。図５は、電子部品１０ｂの外観斜視図である。電子部品１０ｂの等価回路図及び分解斜視図は、電子部品１０ａのこれらの図面と同じであるので図１Ａ及び図２Ａを援用する。

電子部品１０ｂは、シールド電極１３の形状において、電子部品１０ａと相違する。以下に、かかる相違点を中心に電子部品１０ｂについて説明する。

図５に示すように、電子部品１０ｂでは、シールド電極１３は、積層体１２の上面及び底面に接していない。すなわち、シールド電極１３と積層体１２の上面との間には導体が設けられていない隙間が存在し、シールド電極１３と積層体１２の底面との間には導体が設けられていない隙間が存在する。

以上のような電子部品１０ｂは、電子部品１０ａと同様の作用効果を奏することができる。

また、電子部品１０ｂでは、製造時にシールド電極１３が積層体１２の上面に形成されることが抑制される。これにより、積層体１２の上面に凹凸が形成されることが抑制され、電子部品１０ｂの吸着ミスの発生が抑制される。

また、電子部品１０ｂでは、製造時にシールド電極１３が積層体１２の底面に形成されることが抑制される。その結果、シールド電極１３と外部電極１４ａ〜１４ｃとが短絡することが抑制される。

なお、シールド電極１３は、積層体１２の上面又は底面のいずれか一方に接していなくてもよい。

（第２の変形例）
以下に、第２の変形例に係る電子部品の構成について図面を参照しながら説明する。図６は、電子部品１０ｃの断面構造図である。電子部品１０ｃの等価回路図及び分解斜視図は、電子部品１０ａの等価回路図と同じであるので図１Ａ及び図２Ａを援用する。

電子部品１０ｃは、樹脂層６２を更に備えている点において、電子部品１０ａと相違する。樹脂層６２は、図６に示すように、シールド電極１３の表面を覆っている。

以上のような電子部品１０ｃでは、はんだがシールド電極１３に濡れ上がることを抑制できる。より詳細には、導電性ペーストが塗布されることによりシールド電極１３が形成された場合には、外部電極１４ａ〜１４ｃに対してＮｉめっき及びＳｎめっきが施される際に、シールド電極１３の表面にもＮｉめっき及びＳｎめっきが施されてしまう。Ｎｉめっき及びＳｎめっきははんだ濡れ性に優れているので、シールド電極１３のはんだ濡れ性も向上してしまう。すなわち、電子部品１０ｃの側面にはんだが濡れ上がるおそれがある。

そこで、電子部品１０ｃでは、樹脂層６２がシールド電極１３の表面を覆っている。樹脂層６２のはんだ濡れ性はＮｉめっき及びＳｎめっきのはんだ濡れ性に比べて低い。従って、樹脂層６２（すなわち、電子部品１０ｃの側面）上にはんだが濡れ上がることが抑制される。

（第３の変形例）
以下に、第２の変形例に係る電子部品の構成について図面を参照しながら説明する。図７は、電子部品１０ｅのシールド導体層５０及び引き出し導体層５２ａ，５４ａを上側から見た図である。

電子部品１０ｅは、引き出し導体層５６ａ，５６ｂ，５８ａ，５８ｂを備えていない点において、電子部品１０ａと相違する。すなわち、絶縁体層１６ｃの左側の短辺に接する引き出し導体層５２ａの数は、絶縁体層１６ｃの右側の短辺に接する引き出し導体層５４ａの数と等しく、１つである。また、絶縁体層１６ｃの前側の長辺及び後ろ側の長辺には引き出し導体層が接していない。図示を省略するが、絶縁体層１６ｄの左側の短辺に接する引き出し導体層５２ｂの数は、絶縁体層１６ｄの右側の短辺に接する引き出し導体層５４ｂの数と等しく、１つである。また、絶縁体層１６ｄの前側の長辺及び後ろ側の長辺には引き出し導体層が接していない。以上のような電子部品１０ｅにおいても、電子部品１０ａと同じ理由により、インダクタＬ１１のインダクタンス値にばらつきが発生することを抑制できる。

なお、電子部品１０ｅは、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂを備えておらず、引き出し導体層５６ａ，５６ｂ，５８ａ，５８ｂを備えていてもよい。

（その他の実施形態）
本発明に係る電子部品は、電子部品１０ａ〜１０ｅに限らず、その要旨の範囲内において変更可能である。

なお、電子部品１０ａ〜１０ｅの構成を任意に組み合わせてもよい。

また、電子部品１０ａ〜１０ｅは、一例として、ローパスフィルタを内蔵しているが、他の回路又は受動素子を内蔵していてもよい。電子部品１０ａ〜１０ｅが内蔵する回路は受動素子の組み合わせからなる回路である。従って、電子部品１０ａ〜１０ｅは、能動素子を内蔵することはない。電子部品１０ａ〜１０ｅが内蔵する受動素子としては、例えば、コイル、インダクタ、抵抗等が挙げられる。また、電子部品１０ａ〜１０ｅが内蔵する回路としては、例えば、ダイプレクサ、カプラ、ローパスフィルタ、バンドパスフィルタ等が挙げられる。

また、電子部品１０ａ〜１０ｅは、所謂チップ部品であり、モジュール部品ではない。チップ部品とは、導体層やビアホール導体等の組み合わせにより受動素子や受動素子の組み合わせからなる回路が構成されている小型の電子部品を意味する。従って、回路基板上に半導体集積回路等の能動素子が実装され、半導体集積回路が樹脂により封止されたモジュール部品は、本願におけるチップ部品には含まれない。

また、電子部品１０ａ〜１０ｅでは、積層体１２の側面にはシールド電極１３が設けられている。しかしながら、積層体１２の側面には、シールド電極１３の代わりにグランド電位に接続される外部電極が設けられていてもよい。すなわち、外部電極１４ｃが積層体１２の底面及び側面に設けられ、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂが外部電極１４ｃに接続されてもよい。

また、電子部品１０ａ〜１０ｅにおいて、引き出し導体層５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂがシールド導体層５０よりも上側に位置していてもよい。

また、電子部品１０ａ〜１０ｅにおいて、絶縁体層１６ｃの左側の短辺に接する引き出し導体層の数、及び、絶縁体層１６ｃの右側の短辺に接する引き出し導体層の数は、２以上であってもよい。更に、電子部品１０ａ〜１０ｅにおいて、絶縁体層１６ｄの左側の短辺に接する引き出し導体層の数、及び、絶縁体層１６ｄの右側の短辺に接する引き出し導体層の数は、２以上であってもよい。また、電子部品１０ａ〜１０ｃにおいて、絶縁体層１６ｃの前側の長辺に接する引き出し導体層の数、及び、絶縁体層１６ｃの後ろ側の短辺に接する引き出し導体層の数は、２以上であってもよい。電子部品１０ａ〜１０ｃにおいて、絶縁体層１６ｄの前側の長辺に接する引き出し導体層の数、及び、絶縁体層１６ｄの後ろ側の短辺に接する引き出し導体層の数は、２以上であってもよい。

以上のように、本発明は、電子部品に有用であり、減衰極の周波数又は減衰量を調整できる点で優れている。

１０ａ〜１０ｅ：電子部品
１２：積層体
１３：シールド電極
１４ａ〜１４ｃ：外部電極
１６ａ〜１６ｐ：絶縁体層
１８ａ〜１８ｃ，３８ａ〜３８ｃ：インダクタ導体層
２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６：コンデンサ導体層
２４，３０ａ，３０ｂ，４４：グランド導体層
３４，３５：接続導体層
５０：シールド導体層
５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８ａ，５８ｂ：引き出し導体層
Ｃ１〜Ｃ５，Ｃ１１，Ｃ１２：コンデンサ
Ｌ１，Ｌ２，Ｌ１１：インダクタ
ＬＣ１：ＬＣ並列共振器
ＬＣ１１：ＬＣ直列共振器
ｖ１〜ｖ６，ｖ１１〜ｖ１４，ｖ２１〜ｖ２５，ｖ３１〜ｖ３５，ｖ４１〜ｖ４３，ｖ５１〜ｖ５３：ビアホール導体

また、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａはそれぞれ、上側から見たときに、絶縁体層１６ｃの左側の短辺の中央、右側の短辺の中央、前側の長辺の中央及び後ろ側の長辺の中央に接しており、長方形状をなしている。また、引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂはそれぞれ、上側から見たときに、絶縁体層１６ｄの左側の短辺の中央、右側の短辺の中央、前側の長辺の中央及び後ろ側の長辺の中央に接しており、長方形状をなしている。引き出し導体層５２ａ，５４ａ，５６ａ，５８ａはそれぞれ、引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂと同じ形状をなしている。ただし、引き出し導体層５２ａ，５４ａはそれぞれ、上側から見たときに、引き出し導体層５２ｂ，５４ｂに対して前側に僅かにずれている。引き出し導体層５６ａ，５８ａはそれぞれ、上側から見たときに、引き出し導体層５６ｂ，５８ｂに対して左側に僅かにずれている。

引き出し導体層５２’は、上側から見たときに、引き出し導体層５２ａ，５２ｂが重なって形成される長方形状をなしているので、引き出し導体層５２ａ，５２ｂよりも大きな面積を有する。引き出し導体層５４’は、上側から見たときに、引き出し導体層５４ａ，５４ｂが重なって形成される長方形状をなしているので、引き出し導体層５４ａ，５４ｂよりも大きな面積を有する。引き出し導体層５６’は、上側から見たときに、引き出し導体層５６ａ，５６ｂが重なって形成される長方形状をなしているので、引き出し導体層５６ａ，５６ｂよりも大きな面積を有する。引き出し導体層５８’は、上側から見たときに、引き出し導体層５８ａ，５８ｂが重なって形成される長方形状をなしているので、引き出し導体層５８ａ，５８ｂよりも大きな面積を有する。よって、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａが設けられている領域の面積及び引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂが設けられている領域の面積は、引き出し導体層５２’，５４’，５６’，５８’が設けられている領域の面積よりも小さくなる。その結果、電子部品１０ａにおいて絶縁体層１６ｂと絶縁体層１６ｃとが接触する面積及び絶縁体層１６ｃと絶縁体層１６ｄとが接触する面積は、第１の実施例に係る電子部品において絶縁体層１６ｂと絶縁体層１６ｃとが接触する面積よりも大きくなる。以上より、電子部品１０ａにおいて、絶縁体層１６ｂと絶縁体層１６ｃとの間及び絶縁体層１６ｃと絶縁体層１６ｄとの間において層間剥離が発生することが抑制される。

そこで、電子部品１０ａでは、図２Ａ及び図２Ｂに示すように、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａ（複数の第１の引き出し導体層の一例）は、絶縁体層１６ｃ（１つの所定の絶縁体層の一例）上に設けられている。また、絶縁体層１６ｃの左側の短辺（第１の辺の一例）に接する引き出し導体層５２ａの数は、絶縁体層１６ｃの右側の短辺（第２の辺の一例）に接する引き出し導体層５４ａの数と等しく、１つである。また、絶縁体層１６ｃの前側の長辺（第３の辺の一例）に接する引き出し導体層５６ａの数は、絶縁体層１６ｃの後ろ側の長辺（第４の辺の一例）に接する引き出し導体層５８ａの数と等しく、１つである。

以上のような電子部品１０ａにカットずれが発生すると、図２Ｃに示すように、引き出し導体層５２ａの左右方向の長さが長さＤ１から長さＤ１’に増加し、引き出し導体層５４ａの左右方向の長さが長さＤ２から長さＤ２’に減少する。また、電子部品１０ａにカットずれが発生すると、図２Ｃに示すように、引き出し導体層５６ａの前後方向の長さが長さＤ３から長さＤ３’に減少し、引き出し導体層５８ａの前後方向の長さが長さＤ４から長さＤ４’に増加する。そのため、引き出し導体層５２ａの左右方向の長さの増加分と引き出し導体層５４ａの左右方向の長さの減少分とが相殺される。また、引き出し導体層５６ａの前後方向の長さの減少分と引き出し導体層５８ａの前後方向の長さの増加分とが相殺される。その結果、カットずれの有無にかかわらず、引き出し導体層５２ａ，５４ａ，５６ａ，５８ａの長さの総和が一定となる。同じ理由により、カットずれの有無にかかわらず、引き出し導体層５２ｂ，５４ｂ，５６ｂ，５８ｂの長さの総和が一定となる。その結果、電子部品１０ａでは、インダクタＬ１１のインダクタンス値のばらつきを抑制できる。なお、参考例に係る電子部品１０ｄは、本願発明に係る電子部品の実施例であり、本願発明から除外されるものではない。また、インダクタＬ１１のインダクタンス値のばらつきは、カットずれ以外に、例えば、絶縁体層１６ａ〜１６ｐの積層ずれによっても生じる。電子部品１０ａによれば、絶縁体層１６ａ〜１６ｐの積層ずれによって生じるインダクタＬ１１のインダクタンス値のばらつきも抑制できる。

（第２の変形例）
以下に、第２の変形例に係る電子部品の構成について図面を参照しながら説明する。図６は、電子部品１０ｃの断面構造図である。電子部品１０ｃの等価回路図及び分解斜視図は、電子部品１０ａの等価回路図及び分解斜視図と同じであるので図１Ａ及び図２Ａを援用する。

（第３の変形例）
以下に、第３の変形例に係る電子部品の構成について図面を参照しながら説明する。図７は、電子部品１０ｅのシールド導体層５０及び引き出し導体層５２ａ，５４ａを上側から見た図である。

また、電子部品１０ａ〜１０ｅにおいて、絶縁体層１６ｃの左側の短辺に接する引き出し導体層の数、及び、絶縁体層１６ｃの右側の短辺に接する引き出し導体層の数は、２以上であってもよい。更に、電子部品１０ａ〜１０ｅにおいて、絶縁体層１６ｄの左側の短辺に接する引き出し導体層の数、及び、絶縁体層１６ｄの右側の短辺に接する引き出し導体層の数は、２以上であってもよい。また、電子部品１０ａ〜１０ｃにおいて、絶縁体層１６ｃの前側の長辺に接する引き出し導体層の数、及び、絶縁体層１６ｃの後ろ側の長辺に接する引き出し導体層の数は、２以上であってもよい。電子部品１０ａ〜１０ｃにおいて、絶縁体層１６ｄの前側の長辺に接する引き出し導体層の数、及び、絶縁体層１６ｄの後ろ側の長辺に接する引き出し導体層の数は、２以上であってもよい。

Claims

複数の絶縁体層が積層方向に積層された構造を有する積層体と、
前記積層体において前記複数の絶縁体層の外縁が連なって形成されている側面に設けられ、グランド電位に接続される側面電極と、
前記絶縁体層上に設けられている少なくとも１以上の内部導体層と、
前記少なくとも１以上の内部導体層が設けられている前記絶縁体層とは異なる前記絶縁体層上に設けられており、かつ、前記積層方向から見たときに、前記内部導体層と重なっているシールド導体層と、
前記シールド導体層が設けられている前記絶縁体層とは異なる前記絶縁体層上に設けられており、かつ、前記側面電極に接続されている第１の引き出し導体層と、
前記複数の絶縁体層の内の１以上の前記絶縁体層を前記積層方向に貫通することにより、前記シールド導体層と前記第１の引き出し導体層とを接続している第１の層間接続導体と、
を備えていること、
を特徴とする電子部品。
前記積層体において前記積層方向の一方側に位置する面が、前記電子部品が回路基板に実装される際に該回路基板と対向する実装面であり、
前記シールド導体層は、前記少なくとも１以上の内部導体層よりも前記積層方向の他方側に位置していること、
を特徴とする請求項１に記載の電子部品。
前記積層体において前記積層方向の一方側に位置する面が、前記電子部品が回路基板に実装される際に該回路基板と対向する実装面であり、
前記第１の引き出し導体層は、前記シールド導体層よりも前記積層方向の一方側に位置していること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
前記シールド導体層が設けられている前記絶縁体層及び前記第１の引き出し導体層が設けられている前記絶縁体層とは異なる前記絶縁体層上に設けられており、かつ、前記側面電極に接続されている第２の引き出し導体層と、
前記絶縁体層を前記積層方向に貫通することにより、前記シールド導体層と前記第２の引き出し導体層とを接続している第２の層間接続導体と、
を更に備えていること、
を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
前記積層体は、直方体状をなしており、
前記積層体において前記積層方向の一方側に位置する面が、前記電子部品が回路基板に実装される際に該回路基板と対向する実装面であり、
前記電子部品は、
前記実装面に設けられている１以上の外部電極を、
を更に備えており、
前記側面電極は、前記実装面に隣接する前記積層体の４つの側面を覆うことにより筒状をなすシールド電極であって、前記１以上の外部電極のいずれとも該積層体の表面において物理的に接続されていないこと、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
前記１以上の外部電極は、前記実装面に隣接する前記積層体の４つの側面には設けられていないこと、
を特徴とする請求項５に記載の電子部品。
前記１以上の外部電極は、グランド電位に接続されるグランド外部電極を含んでおり、
前記シールド電極と前記グランド外部電極とは、前記内部導体層を介して電気的に接続されていること、
を特徴とする請求項５又は請求項６のいずれかに記載の電子部品。
前記複数の絶縁体層は、前記積層方向から見たときに、互いに平行な第１の辺及び第２の辺を有する長方形状をなしており、
前記第１の引き出し導体層は、前記複数の絶縁体層の内の１つの所定の絶縁体層上に複数設けられており、
前記所定の絶縁体層の前記第１の辺に接する前記第１の引き出し導体層の数は、前記所定の絶縁体層の前記第２の辺に接する前記第１の引き出し導体層の数と等しいこと、
を特徴とする請求項１ないし請求項７のいずれかに記載の電子部品。
前記複数の絶縁体層は、前記積層方向から見たときに、前記第１の辺及び前記第２の辺に直交する第３の辺及び第４の辺を有する長方形状をなしており、
前記所定の絶縁体層の前記第３の辺に接する前記第１の引き出し導体層の数は、前記所定の絶縁体層の前記第４の辺に接する前記第１の引き出し導体層の数と等しいこと、
を特徴とする請求項８に記載の電子部品。
前記少なくとも１以上の内部導体層は、受動素子に含まれていること、
を特徴とする請求項１ないし請求項９のいずれかに記載の電子部品。