JPWO2017164043A1 - 充填方法 - Google Patents
充填方法 Download PDFInfo
- Publication number
- JPWO2017164043A1 JPWO2017164043A1 JP2018507267A JP2018507267A JPWO2017164043A1 JP WO2017164043 A1 JPWO2017164043 A1 JP WO2017164043A1 JP 2018507267 A JP2018507267 A JP 2018507267A JP 2018507267 A JP2018507267 A JP 2018507267A JP WO2017164043 A1 JPWO2017164043 A1 JP WO2017164043A1
- Authority
- JP
- Japan
- Prior art keywords
- thermosetting resin
- fine space
- wafer
- filling method
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Abstract
Description
図1に示すように、処理対象物は、たとえば、シリコンやガラスなどにより形成されたウェハ1である。ウェハ1は、半導体素子やMEMS(Micro Electro Mechanical Systems)デバイスなどが形成される半導体基板である。本実施形態による充填方法は、ウェハ1に形成された微細空間2に、熱硬化性樹脂3を充填して焼成する。
本実施形態による充填方法の概要について説明する。本実施形態では、まず、図3に示すように、微細空間2が形成されたウェハ1が準備される。本実施形態による充填方法は、ウェハ1に微細空間2を形成する工程を含んでいてもよい。微細空間2はたとえばエッチングによりウェハ1に形成され、微細空間2の形成時に成膜されるレジストマスクはウェハ1の表面1aから除去されている。
充填工程(図4参照)は、たとえばスピンコートなどにより行うことができる。スピンコートでは、ウェハ1を回転させながら、熱硬化性樹脂3を表面1a上に供給する。一例として、まず、ウェハ1を約500rpm以下で低速回転させながら、ウェハ1の表面1a側(Z1側)から熱硬化性樹脂3をウェハ1に滴下する。低速回転に伴って熱硬化性樹脂3がウェハ1上で円形状に拡げられる。そして、ウェハ1の低速回転を一時停止した後、次にウェハ1を約500rpm以上約4500rpm以下で高速回転させる。高速回転により、熱硬化性樹脂3がウェハ1上で、回転速度に応じた所定の膜厚で均一な膜状に塗布される。これにより、ウェハ1の表面1a(微細空間2の内側面2b)に熱硬化性樹脂3が所定の膜厚t1で塗布される。
プリベーク工程(図5参照)は、たとえば加熱源(ヒーター)40を備えた処理室内でウェハ1を加熱することにより行うことができる。プリベーク工程では、処理室内が所定のプリベーク温度まで加熱され、ウェハ1が処理室内で所定時間の間保持される。プリベーク温度や保持時間などの加熱条件は、熱硬化性樹脂3の種類に応じて設定される。微細空間2内の熱硬化性樹脂3は、プリベーク工程の間に溶剤が蒸発して体積減少し、ウェハ1の表面1aの膜状部分(膜厚t1)から微細空間2内に流動する。これにより、微細空間2内の熱硬化性樹脂3の体積減少分が補充される。
第1除去工程は、たとえばフォトリソグラフィ工程であり、露光工程(図6参照)と現像工程(図7参照)とを含む。この場合、熱硬化性樹脂3は、感光性樹脂材料からなる。露光工程は、感光性を有する熱硬化性樹脂3の第1部分10または第2部分20に光を照射する(感光させる)工程であり、現像工程は、露光工程の後、熱硬化性樹脂3の第2部分20を現像液34により除去する工程である。
図10(A)および(B)に示すように、第1部分10は、ウェハ1の表面1a上において、微細空間2を覆うように形成される。また、好ましくは、第1部分10は、平面視において、微細空間2の面積よりも大きい面積を有する。つまり、第1部分10は、平面視で微細空間2の全体と、微細空間2の周辺部を覆うように形成される。第1部分10は、平面視で微細空間2の全体を覆っている。
第2部分20は、ウェハ1の表面1a上の熱硬化性樹脂3のうち、第1除去工程によって除去される部分である。図6のネガ現像の場合、遮光部32により覆われる部分が第2部分20であり、ポジ現像の場合、遮光部32から露出する部分が第2部分となる。第1除去工程において、少なくとも第1部分10の周囲に存在する第2部分20が除去される。本実施形態では、たとえばウェハ1の表面1a上の熱硬化性樹脂3のうち、第1部分10以外の部分全部が、第2部分20として除去される。
図8に示した焼成工程(キュア)は、上記プリベーク工程と同様の構成によって実施可能である。焼成工程では、処理室内が所定のキュア温度まで加熱され、ウェハ1が処理室内で所定時間の間保持される。キュア温度や保持時間などの加熱条件は、熱硬化性樹脂3の種類に応じて設定される。微細空間2内の熱硬化性樹脂3は、焼成工程の間に反応が進行して硬化する。焼成工程の間にも、微細空間2内の熱硬化性樹脂3は体積減少し、ウェハ1の表面1aの第1部分10から熱硬化性樹脂3が微細空間2内に流動することによって、体積減少分が補充される。
本実施形態では、図9に示す第2除去工程は、第1部分10を含むウェハ1の表面1aにおいて点在する熱硬化性樹脂3を物理的に除去する工程である。物理的な除去とは、たとえば一般的な研削研磨加工のほか、超音波振動により第1部分10の残渣を除去する方法や、ブラシなどの除去部材50によって第1部分10の残渣を掻き取る方法などが採用できる。第1除去工程によって僅かな第1部分10の残渣が残るだけであるため、ウェハ1の表面1aの全体(全面)に対して残渣除去を行う必要がない。つまり、ウェハ1の表面1a全体の研磨や研削、化学的な処理工程を行う必要はなく、ウェハ1の表面1aに僅かに残る第1部分10の残渣に対して局所的な残渣除去を行うだけで済む。また、ウェハ1の表面1a全体に対して残渣除去を行う場合でも、除去すべき残渣が表面1a上において局所的に存在するだけであるので、熱硬化性樹脂3の残渣は容易に除去される。これにより、図1に示した充填構造が得られる。
次に、本実施形態の充填方法によって熱硬化性樹脂3の充填を行った場合の、後続する貫通電極4の形成について簡単に説明する。
本実施形態では、以下のような効果を得ることができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
1a 表面
1c 柱状部分
2 微細空間
2d 微細空間の中心
3 熱硬化性樹脂
10、110、210 第1部分
11 外縁部
12 第1部分の中心
20 第2部分
34 現像液
115 角部
Claims (10)
- 処理対象物の表面に開口するように形成された微細空間内に熱硬化性樹脂を充填する充填方法であって、
前記処理対象物の表面に、前記微細空間への充填量よりも多い量の前記熱硬化性樹脂を供給して、前記微細空間に前記熱硬化性樹脂を充填する充填工程と、
前記処理対象物を加熱して前記微細空間に充填された前記熱硬化性樹脂に含まれる溶剤を蒸発させる第1加熱工程と、
前記第1加熱工程の後、前記処理対象物の表面に存在する前記熱硬化性樹脂のうち、前記微細空間を覆う第1部分を残して他の第2部分を除去する第1除去工程と、
前記第1除去工程の後、前記処理対象物を加熱して前記熱硬化性樹脂を硬化させる第2加熱工程と、を備える、充填方法。 - 前記第1除去工程は、
感光性を有する前記熱硬化性樹脂の前記第1部分または前記第2部分に光を照射する露光工程と、
前記露光工程の後、前記熱硬化性樹脂の前記第2部分を現像液により除去する現像工程と、を含む、請求項1に記載の充填方法。 - 前記第2加熱工程の後、前記第1部分を含む前記処理対象物の表面において存在する前記熱硬化性樹脂を物理的に除去する第2除去工程をさらに備える、請求項1または2に記載の充填方法。
- 前記微細空間は、平面視において柱状部分を取り囲む円環形状を有し、
前記熱硬化性樹脂の前記第1部分の厚みは、前記柱状部分の外径よりも大きい、請求項1〜3のいずれか1項に記載の充填方法。 - 前記第1部分は、平面視において、前記微細空間の面積よりも大きい面積を有する、請求項1〜4のいずれか1項に記載の充填方法。
- 前記第1部分は、前記微細空間の体積と前記熱硬化性樹脂の体積収縮率とに基づく前記微細空間内の樹脂減少量に応じた体積を有する、請求項1〜5のいずれか1項に記載の充填方法。
- 前記第1除去工程において、隣り合う前記微細空間を覆う前記第1部分同士が互いに分離されるように、前記処理対象物の表面の前記第2部分を除去する、請求項1〜6のいずれか1項に記載の充填方法。
- 平面視において、前記第1部分の中心は、前記微細空間の中心と一致する、請求項1〜7のいずれか1項に記載の充填方法。
- 前記第1部分は、平面視で前記微細空間の外縁と略平行な外縁部を有する、請求項1〜8のいずれか1項に記載の充填方法。
- 前記第1部分は、平面視で角部を有する、請求項1〜9のいずれか1項に記載の充填方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016061345 | 2016-03-25 | ||
JP2016061345 | 2016-03-25 | ||
PCT/JP2017/010469 WO2017164043A1 (ja) | 2016-03-25 | 2017-03-15 | 充填方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017164043A1 true JPWO2017164043A1 (ja) | 2018-10-18 |
JP6424297B2 JP6424297B2 (ja) | 2018-11-14 |
Family
ID=59899519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018507267A Active JP6424297B2 (ja) | 2016-03-25 | 2017-03-15 | 充填方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6424297B2 (ja) |
TW (1) | TW201742154A (ja) |
WO (1) | WO2017164043A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102638509B1 (ko) * | 2020-12-29 | 2024-02-19 | 세메스 주식회사 | 기판 처리 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300782A (ja) * | 2007-06-04 | 2008-12-11 | Shinko Electric Ind Co Ltd | 貫通電極付き基板の製造方法 |
JP2012015209A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | 貫通配線基板および製造方法 |
JP2012015201A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | 貫通配線基板および製造方法 |
JP2012028801A (ja) * | 2005-06-14 | 2012-02-09 | Cufer Asset Ltd Llc | チップコネクタ |
-
2017
- 2017-03-15 WO PCT/JP2017/010469 patent/WO2017164043A1/ja active Application Filing
- 2017-03-15 JP JP2018507267A patent/JP6424297B2/ja active Active
- 2017-03-23 TW TW106109718A patent/TW201742154A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028801A (ja) * | 2005-06-14 | 2012-02-09 | Cufer Asset Ltd Llc | チップコネクタ |
JP2008300782A (ja) * | 2007-06-04 | 2008-12-11 | Shinko Electric Ind Co Ltd | 貫通電極付き基板の製造方法 |
JP2012015209A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | 貫通配線基板および製造方法 |
JP2012015201A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | 貫通配線基板および製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6424297B2 (ja) | 2018-11-14 |
TW201742154A (zh) | 2017-12-01 |
WO2017164043A1 (ja) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7244665B2 (en) | Wafer edge ring structures and methods of formation | |
US7043830B2 (en) | Method of forming conductive bumps | |
JP6022469B2 (ja) | 基板のダブルパターニング方法 | |
US10790159B2 (en) | Semiconductor package substrate with through-hole magnetic core inductor using conductive paste | |
JP2014045195A (ja) | ソルダレジスト形成方法及びパッケージ用基板 | |
JP2007142121A (ja) | 半導体装置およびその製造方法 | |
JP2001291721A (ja) | 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法 | |
JP6424297B2 (ja) | 充填方法 | |
JP7058735B2 (ja) | 基板洗浄方法、基板洗浄システムおよび記憶媒体 | |
JP2005005462A (ja) | めっき用電極形成方法 | |
JP2006066437A (ja) | 半導体装置の製造方法及び当該製造方法に使用される製造装置 | |
KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
US9437477B1 (en) | Pattern forming method | |
US7862987B2 (en) | Method for forming an electrical structure comprising multiple photosensitive materials | |
JP6542141B2 (ja) | パターン形成方法 | |
JP7040146B2 (ja) | 半導体装置の製造方法 | |
KR100685679B1 (ko) | 스핀 코팅 방법 | |
JP5695304B2 (ja) | サポートプレート及びその製造方法、基板処理方法 | |
KR20200027759A (ko) | 진공 흡착패널 제조방법 | |
KR101383893B1 (ko) | 회로 기판의 패턴 형성 방법 | |
KR20060135984A (ko) | 스핀 코팅 방법 | |
KR20130006736A (ko) | 반도체 소자의 콘택홀 형성용 마스크 제조방법 | |
KR100559516B1 (ko) | 반도체 소자의 이온 주입 방법 | |
KR100711004B1 (ko) | 감광막 도포장치 | |
JP6235682B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180720 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180720 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6424297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |