JP2005005462A - めっき用電極形成方法 - Google Patents
めっき用電極形成方法 Download PDFInfo
- Publication number
- JP2005005462A JP2005005462A JP2003166818A JP2003166818A JP2005005462A JP 2005005462 A JP2005005462 A JP 2005005462A JP 2003166818 A JP2003166818 A JP 2003166818A JP 2003166818 A JP2003166818 A JP 2003166818A JP 2005005462 A JP2005005462 A JP 2005005462A
- Authority
- JP
- Japan
- Prior art keywords
- negative resist
- resist layer
- plating
- layer
- light shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007747 plating Methods 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 abstract description 25
- 229910052751 metal Inorganic materials 0.000 abstract description 25
- 230000001681 protective effect Effects 0.000 description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】めっき用電極の形状や位置の自由度を向上させためっき用電極形成方法を提供する。
【解決手段】ネガ型レジスト層１２０の上面に保護フィルム１３０が貼付され、当該保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿った環状の遮光層１４０が形成される。更に、ステップ式投影露光装置により、１種類のレチクルパターンを介して、ネガ型レジスト層１２０の露光が所定領域毎に行われる。その後、保護フィルム１３０が剥離された後、現像処理が行われて、遮光層１４０及び１４２の下部の領域に形成されたネガ型レジスト層１２０が除去され、露出した導通メタル１１０によりめっき用電極１５０が形成される。
【選択図】 図１５
【解決手段】ネガ型レジスト層１２０の上面に保護フィルム１３０が貼付され、当該保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿った環状の遮光層１４０が形成される。更に、ステップ式投影露光装置により、１種類のレチクルパターンを介して、ネガ型レジスト層１２０の露光が所定領域毎に行われる。その後、保護フィルム１３０が剥離された後、現像処理が行われて、遮光層１４０及び１４２の下部の領域に形成されたネガ型レジスト層１２０が除去され、露出した導通メタル１１０によりめっき用電極１５０が形成される。
【選択図】 図１５
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハにめっきにより導電性ポスト等を形成する際に必要となるめっき用電極の形成方法に関する。
【０００２】
【従来の技術】
スーパーチップサイズパッケージ（Ｓｕｐｅｒ ＣＳＰ）等、半導体ウェハから切り出される半導体チップの表面に銅ポスト等の導電性ポストが形成される製品や、半導体ウェハの表面に半田バンプ等のバンプが形成される製品の製造工程においては、当該導電性ポストやバンプは、めっき処理により形成される（例えば、特許文献１参照）。このめっき処理に先立って半導体ウェハにはめっき用電極が形成される。
【０００３】
図１乃至図６は、従来のめっき用電極の形成工程を示す図である。図１及び図２は第１の工程を示す図であり、図１は上面図、図２は図１のＡ−Ａ´線断面図である。この第１の工程では、半導体ウェハ６００の上面にスパッタ処理により導通メタル層６１０が形成される。図３及び図４は第２の工程を示す図であり、図３は上面図、図４は図３のＡ−Ａ´線断面図である。この第２の工程では、導通メタル層６１０の上面にネガ型のレジスト層６２０が形成される。なお、この第２の工程の後、後述する第３の工程に至るまでの間、ネガ型レジスト層６２０を保護するために、当該ネガ型レジスト層６２０の上面に、保護フィルムが貼付される。
【０００４】
図５は第３の工程を示す上面図である。この第３の工程では、ネガ型レジスト層６２０の上方にレチクルパターンを配置し、ステップ式投影露光装置により、レチクルパターンを介してネガ型レジスト層６２０を露光させる。その後、ネガ型レジスト層６２０の上面に貼付された保護フィルムが剥離される。図５に示す各格子状の領域７００は、ステップ式投影露光装置による１回の露光処理により露光される領域（単位露光領域）７００である。ステップ式投影露光装置は、各単位露光領域７００を順次露光させる。この際、めっき用電極が形成されるべき領域のネガ型レジスト層６２０が露光されないようにするために、複数種のレチクルパターンが用いられる。図５では、単位露光領域７００−１を露光させる際には、導電性ポストが形成されるべき領域のネガ型レジスト層６２０を露光させないために、導電性ポスト形成領域用のレチクルパターンが用いられる。一方、単位露光領域７００−２を露光させる際には、めっき用電極が形成されるべき領域のネガ型レジスト層６２０が露光されないようにするために、めっき用電極の形成領域用のレチクルパターンが用いられる。
【０００５】
図６は第４の工程を示す上面図である。この第４の工程では、第３の工程において露光されなかった、めっき用電極が形成されるべき領域のネガ型レジスト層６２０が現像処理により除去され、露出した導通メタル層６１０がめっき用電極６５０として形成される。めっき処理においては、形成されためっき用電極６５０にコンタクトピンを接触させて通電させることにより、導通メタル層６１０の上面に導電性ポストが形成される。
【０００６】
【特許文献１】
特開２００３−３１７６８号公報（第５頁、図１）
【０００７】
【発明が解決しようとする課題】
ところで、めっき用電極は、半導体ウェハから切り出されて製造される製品の形状や大きさにより、当該半導体ウェハの様々な位置に様々な形状で形成する必要がある。しかしながら、上述しためっき用電極の形成方法では、めっき用電極の形状や位置に応じて複数種のレチクルパターンを用意する必要がある。換言すれば、めっき用電極の形状や位置は、レチクルパターンに依存することになる。このため、めっき用電極の形状や位置の自由度が少ないという問題があった。
【０００８】
本発明は、上記の問題を解決するものであり、めっき用電極の形状や位置の自由度を向上させためっき用電極形成方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、半導体ウェハの上面に導体層を形成する工程と、前記導体層の上面にネガ型レジスト層を形成する工程と、前記ネガ型レジスト層の上部に、該ネガ型レジスト層の露光を防止する遮光層を形成する工程と、ステップ式投影露光装置により、前記ネガ型レジスト層を所定領域毎に露光する工程と、前記遮光層を除去する工程と、前記遮光層の下部に形成されていたネガ型レジスト層を除去する工程とを備える。
【００１０】
また、本発明は請求項２に記載されるように、請求項１に記載のめっき用電極形成方法において、前記遮光層は、前記ネガ型レジスト層の外縁部の上部に環状に形成される。
【００１１】
また、本発明は請求項３に記載されるように、請求項１に記載のめっき用電極形成方法において、前記遮光層は、前記ネガ型レジスト層の外縁部の上部に複数形成される。
【００１２】
また、本発明は請求項４に記載されるように、請求項３に記載のめっき用電極形成方法において、２つの前記遮光層が対向する位置に形成される。
【００１３】
また、本発明は請求項５に記載されるように、請求項１乃至４の何れかに記載のめっき用電極形成方法において、前記遮光層は露光用の光を透過させる膜状体の上面に形成され、前記膜状体を前記ネガ型レジスト層の上面に貼付することにより、前記ネガ型レジスト層の外縁部の上部に前記遮光層が形成される。
【００１４】
本発明では、ネガ型レジスト層の上部に、該ネガ型レジスト層の露光を防止する遮光層を形成した上で、ステップ式投影露光装置により、ネガ型レジスト層の露光を所定領域毎に行う。このため、従来のように、めっき用電極の形状や位置に応じてレチクルパターンを用意しなくても、ネガ型レジスト層の上部にめっき用電極の形状や位置に応じた遮光層を形成するだけで、めっき用電極を形成することができる。従って、めっき用電極の形状や位置について、レチクルパターンに依存することなく、自由度を向上させることが可能となる。
【００１５】
特に、ステップ式投影露光装置によるレジスト層の露光が所定領域毎に行われるため、環状のめっき用電極を形成する場合、従来のように、めっき用電極の形状や位置に応じたレチクルパターンを用いて露光する方法では、環の一部に対応するレチクルパターンを多数用意する必要があり、その実現は容易ではない。これに対し、本発明では、ネガ型レジスト層の外縁部の上部に遮光層を環状に形成するだけでよいため、環状のめっき用電極を容易に形成することができ、例えば、リング外周給電方式によるめっき処理にも対応可能となる。
【００１６】
【発明の実施の形態】
以下、スーパーチップサイズパッケージ（Ｓｕｐｅｒ ＣＳＰ）等、半導体ウェハから切り出される半導体チップの表面に銅ポスト等の導電性ポストが形成される製品や、半導体ウェハの表面に半田バンプ等のバンプが形成される製品の製造工程において、半導体ウェハにめっき用電極を形成する方法について、図面を参照しながら説明する。
【００１７】
図７及び図８は、本実施形態のめっき用電極形成方法における第１の工程を示す図であり、図７は上面図、図８は図７のＡ−Ａ´線断面図である。この第１の工程では、例えば、直径８インチのシリコンウェハ等の半導体ウェハ１００の上面に、再配線を形成する導通メタル層１１０が形成される。導通メタル層１１０の形成においては、例えば、アルゴン等の放電用ガスの雰囲気下でグロー放電を利用し、ターゲットである半導体ウェハ１００の上面にイオンを打ち込むスパッタ処理が採用される。
【００１８】
図９及び図１０は、本実施形態のめっき用電極形成方法における第２の工程を示す図であり、図９は上面図、図１０は図９のＡ−Ａ´線断面図である。この第２の工程では、導通メタル層１１０の上面に、ネガ型のレジスト層１２０が形成される。ネガ型レジスト層１２０は、紫外線等の光が照射された部分のみが現像液に対して不溶性又は難溶性となり、現像後においても導通メタル１１０の上面に残る特性を有する。このネガ型レジスト層１２０は、例えば、ドライフィルムレジスト（ＤＦＲ）を導通メタル層１１０の上面に貼付したり、感光性の樹脂であるレジストを導通メタル層１１０の上面に塗布することにより形成される。ＤＦＲが導通メタル層１１０の上面に貼付される場合には、ネガ型レジスト層１２０の形成が容易となり、更には、めっき処理後におけるネガ型レジスト層１２０の除去も容易となる。また、レジストが導通メタル層１１０の上面に塗布される場合には、例えばスピンコート法が採用される。スピンコート法の場合、ネガ型レジスト層１２０の膜厚は、材料であるレジストの粘度や、スピナの回転速度等によって決まる。
【００１９】
図１１及び図１２は、本実施形態のめっき用電極形成方法における第３の工程を示す図であり、図１１は上面図、図１２は図１１のＡ−Ａ´線断面図である。この第３の工程では、後述する第５の工程に至るまでの間、ネガ型レジスト層１２０を保護するために、当該ネガ型レジスト層１２０の上面に、露光用の光を透過させる保護フィルム１３０が貼付される。保護フィルム１３０は、例えば、ポリエチレンテレフタレート（ＰＥＴ：Ｐｏｌｙ Ｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）を材料とする。更に、この保護フィルム１３０の上面に、インクを印刷することにより、ネガ型レジスト層１２０の外縁部に沿った環状の遮光層１４０が形成される。遮光層１４０は、下部のネガ型レジスト層１２０への光の照射を遮るものであれば良い。
【００２０】
なお、第３の工程では、予め、保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿った環状の遮光層１４０が形成され、この遮光層１４０が形成された保護フィルム１３０がネガ型レジスト層１２０の上面に貼付されるようにしても良い。
【００２１】
図１３は、本実施形態のめっき用電極形成方法における第４の工程を示す上面図である。この第４の工程では、ネガ型レジスト層１２０の上面に形成された保護フィルム１３０の上方にレチクルパターン（図示せず）を配置し、更に、当該レチクルパターンの上方にステップ式投影露光装置（図示せず）を配置する。そして、ステップ式投影露光装置により、レチクルパターンを介して紫外線等の露光用の光が照射され、ネガ型レジスト層１２０が露光される。
【００２２】
図１３に示す各格子状の領域２００は、ステップ式投影露光装置による１回の露光処理により露光される領域（単位露光領域）２００である。ステップ式投影露光装置は、各単位露光領域２００を順次露光させる。この露光処理において必要となるレチクルパターンは１種類であり、導電性ポストが形成されるべき領域のネガ型レジスト層１２０を露光させないために用いられる、導電性ポスト形成領域用のレチクルパターンである。
【００２３】
ステップ式投影露光装置によるネガ型レジスト層１２０に対する露光処理が行われると、遮光層１４０の下部以外の領域に形成されたネガ型レジスト層１２０には光が照射されて露光される。このため、当該ネガ型レジスト層１２０は、現像液に対して不溶性又は難溶性となる。一方、遮光層１４０の下部の領域に形成されたネガ型レジスト層１２０には光が照射されずに露光されない。このため、当該ネガ型レジスト層１２０は、現像液に対して溶性となる。
【００２４】
図１４及び図１５は、本実施形態のめっき用電極形成方法における第５の工程を示す図であり、図１４は上面図、図１５は図１１のＡ−Ａ´線断面図である。この第５の工程では、ネガ型レジスト層１２０の上面に貼付されていた、遮光層１４０が形成された保護フィルム１３０が剥離される。更に、半導体ウェハ１００が現像液に浸されて、現像処理が行われる。
【００２５】
上述したように、遮光層１４０の下部以外の領域に形成されたネガ型レジスト層１２０は、第４の工程において露光されたため、現像液に対して不溶性又は難溶性となり、現像後においても導通メタル１１０の上面に残ったままとなる。一方、遮光層１４０の下部の領域に形成されたネガ型レジスト層１２０は、第４の工程において露光されないため、現像液に対して溶性となり、現像後においては除去される。このため、除去されたネガ型レジスト層１２０の下部に形成されていた導通メタル１１０が環状に露出する。この環状に露出した導通メタル１１０は、めっき用電極１５０となる。その後のリング外周給電方式によるめっき処理においては、形成されためっき用電極１５０を通電させることにより、導通メタル層１１０の上面に導電性ポストやバンプが形成される。更に、めっき処理後においては、ネガ型レジスト層１２０が除去される。
【００２６】
ところで、上述した実施形態では、導通メタル１１０の外縁部の全体を露出させることにより、環状のめっき用電極１５０を形成したが、導通メタル１１０の外縁部の一部を露出させることにより、複数のめっき用電極を形成するようにしても良い。
【００２７】
この場合には、図１１及び図１２に示した第３の工程の代わりに、図１６に示す第３の工程が採用される。この第３の工程では、ネガ型レジスト層１２０の上面に、光を透過させる保護フィルム１３０が貼付され、更に、この保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿って複数の遮光層１４２が形成される。この際、２つのめっき用電極が半導体ウェハ１００上において対向するように配置され、めっき処理において、導通メタル層１１０の上面に導電性ポストやバンプが均一に形成されるようにすべく、ネガ型レジスト層１２０の上面において、２つの遮光層１４２が対向する位置に形成されることが好ましい。
【００２８】
なお、予め、保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿った複数の遮光層１４２が形成され、この遮光層１４２が形成された保護フィルム１３０がネガ型レジスト層１２０の上面に貼付されるようにしても良い。
【００２９】
そして、第５の工程においては、図１７に示すように、ネガ型レジスト層１２０の上面に貼付されていた、遮光層１４２が形成された保護フィルム１３０が剥離され、更に、半導体ウェハ１００が現像液に浸されて、現像処理が行われる。この現像処理により、遮光層１４２の下部の領域に形成されたネガ型レジスト層１２０は除去され、導通メタル１１０が露出し、この露出した導通メタル１１０により、複数のめっき用電極１５２が形成される。その後のめっき処理においては、形成されためっき用電極１５２を通電させることにより、導通メタル層１１０の上面に導電性ポストやバンプが形成される。
【００３０】
このように、本実施形態では、ネガ型レジスト層１２０の上面に保護フィルム１３０が貼付され、当該保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿った環状の遮光層１４０及び１４２が形成される。そして、ステップ式投影露光装置により、１種類のレチクルパターン（導電性ポスト形成領域用のレチクルパターン）を介して、ネガ型レジスト層１２０の露光が所定領域毎に行われる。
【００３１】
その後は、保護フィルム１３０が剥離された後、現像処理が行われて、遮光層１４０及び１４２の下部の領域に形成されたネガ型レジスト層１２０が除去され、露出した導通メタル１１０によりめっき用電極１５０及び１５２が形成される。
【００３２】
このため、従来のように、めっき用電極の形状や位置に応じてレチクルパターンを用意しなくても、ネガ型レジスト層１２０の上部にめっき用電極の形状や位置に応じた遮光層１４０及び１４２を形成するだけで、めっき用電極１５０及び１５２を形成することができる。従って、めっき用電極１５０及び１５２の形状や位置について、レチクルパターンに依存することなく、自由度を向上させることが可能となる。また、多種多様なレチクルパターンを用意する必要がなく、従来から用いられていた保護フィルム１３０上に遮光層１４０及び１４２を形成するだけでよいため、コストの低減を図ることも可能となる。
【００３３】
また、ステップ式投影露光装置によるレジスト層の露光により、環状のめっき用電極１５０を形成する場合、従来は、環の一部に対応するレチクルパターンを多数用意する必要があり、その実現は容易ではなかったが、本実施形態では、ネガ型レジスト層１２０の外縁部に沿った遮光層１４０を環状に形成するだけでよいため、環状のめっき用電極１５０を容易に形成することができる。このため、リング外周給電方式によるめっき処理にも容易に対応可能となる。
【００３４】
【発明の効果】
本発明によれば、めっき用電極の形状や位置の自由度を向上させためっき用電極の形成が可能となる。
【図面の簡単な説明】
【図１】従来のめっき用電極形成方法の第１の工程を示す上面図である。
【図２】図１のＡ−Ａ´線断面図である。
【図３】従来のめっき用電極形成方法の第２の工程を示す上面図である。
【図４】図３のＡ−Ａ´線断面図である。
【図５】従来のめっき用電極形成方法の第３の工程を示す上面図である。
【図６】従来のめっき用電極形成方法の第４の工程を示す上面図である。
【図７】本実施形態のめっき用電極形成方法の第１の工程を示す上面図である。
【図８】図７のＡ−Ａ´線断面図である。
【図９】本実施形態のめっき用電極形成方法の第２の工程を示す上面図である。
【図１０】図９のＡ−Ａ´線断面図である。
【図１１】本実施形態のめっき用電極形成方法の第３の工程を示す上面図である。
【図１２】図１１のＡ−Ａ´線断面図である。
【図１３】本実施形態のめっき用電極形成方法の第４の工程を示す上面図である。
【図１４】本実施形態のめっき用電極形成方法の第５の工程を示す上面図である。
【図１５】図１４のＡ−Ａ´線断面図である。
【図１６】本実施形態のめっき用電極形成方法の第３の工程の他の例を示す上面図である。
【図１７】本実施形態のめっき用電極形成方法の第５の工程の他の例を示す上面図である。
【符号の説明】
１００ 半導体ウェハ
１１０ 導通メタル層
１２０ ネガ型レジスト層
１３０ 保護フィルム
１４０、１４２ 遮光層
１５０、１５２ めっき用電極
２００ 単位露光領域
【発明の属する技術分野】
本発明は、半導体ウェハにめっきにより導電性ポスト等を形成する際に必要となるめっき用電極の形成方法に関する。
【０００２】
【従来の技術】
スーパーチップサイズパッケージ（Ｓｕｐｅｒ ＣＳＰ）等、半導体ウェハから切り出される半導体チップの表面に銅ポスト等の導電性ポストが形成される製品や、半導体ウェハの表面に半田バンプ等のバンプが形成される製品の製造工程においては、当該導電性ポストやバンプは、めっき処理により形成される（例えば、特許文献１参照）。このめっき処理に先立って半導体ウェハにはめっき用電極が形成される。
【０００３】
図１乃至図６は、従来のめっき用電極の形成工程を示す図である。図１及び図２は第１の工程を示す図であり、図１は上面図、図２は図１のＡ−Ａ´線断面図である。この第１の工程では、半導体ウェハ６００の上面にスパッタ処理により導通メタル層６１０が形成される。図３及び図４は第２の工程を示す図であり、図３は上面図、図４は図３のＡ−Ａ´線断面図である。この第２の工程では、導通メタル層６１０の上面にネガ型のレジスト層６２０が形成される。なお、この第２の工程の後、後述する第３の工程に至るまでの間、ネガ型レジスト層６２０を保護するために、当該ネガ型レジスト層６２０の上面に、保護フィルムが貼付される。
【０００４】
図５は第３の工程を示す上面図である。この第３の工程では、ネガ型レジスト層６２０の上方にレチクルパターンを配置し、ステップ式投影露光装置により、レチクルパターンを介してネガ型レジスト層６２０を露光させる。その後、ネガ型レジスト層６２０の上面に貼付された保護フィルムが剥離される。図５に示す各格子状の領域７００は、ステップ式投影露光装置による１回の露光処理により露光される領域（単位露光領域）７００である。ステップ式投影露光装置は、各単位露光領域７００を順次露光させる。この際、めっき用電極が形成されるべき領域のネガ型レジスト層６２０が露光されないようにするために、複数種のレチクルパターンが用いられる。図５では、単位露光領域７００−１を露光させる際には、導電性ポストが形成されるべき領域のネガ型レジスト層６２０を露光させないために、導電性ポスト形成領域用のレチクルパターンが用いられる。一方、単位露光領域７００−２を露光させる際には、めっき用電極が形成されるべき領域のネガ型レジスト層６２０が露光されないようにするために、めっき用電極の形成領域用のレチクルパターンが用いられる。
【０００５】
図６は第４の工程を示す上面図である。この第４の工程では、第３の工程において露光されなかった、めっき用電極が形成されるべき領域のネガ型レジスト層６２０が現像処理により除去され、露出した導通メタル層６１０がめっき用電極６５０として形成される。めっき処理においては、形成されためっき用電極６５０にコンタクトピンを接触させて通電させることにより、導通メタル層６１０の上面に導電性ポストが形成される。
【０００６】
【特許文献１】
特開２００３−３１７６８号公報（第５頁、図１）
【０００７】
【発明が解決しようとする課題】
ところで、めっき用電極は、半導体ウェハから切り出されて製造される製品の形状や大きさにより、当該半導体ウェハの様々な位置に様々な形状で形成する必要がある。しかしながら、上述しためっき用電極の形成方法では、めっき用電極の形状や位置に応じて複数種のレチクルパターンを用意する必要がある。換言すれば、めっき用電極の形状や位置は、レチクルパターンに依存することになる。このため、めっき用電極の形状や位置の自由度が少ないという問題があった。
【０００８】
本発明は、上記の問題を解決するものであり、めっき用電極の形状や位置の自由度を向上させためっき用電極形成方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、半導体ウェハの上面に導体層を形成する工程と、前記導体層の上面にネガ型レジスト層を形成する工程と、前記ネガ型レジスト層の上部に、該ネガ型レジスト層の露光を防止する遮光層を形成する工程と、ステップ式投影露光装置により、前記ネガ型レジスト層を所定領域毎に露光する工程と、前記遮光層を除去する工程と、前記遮光層の下部に形成されていたネガ型レジスト層を除去する工程とを備える。
【００１０】
また、本発明は請求項２に記載されるように、請求項１に記載のめっき用電極形成方法において、前記遮光層は、前記ネガ型レジスト層の外縁部の上部に環状に形成される。
【００１１】
また、本発明は請求項３に記載されるように、請求項１に記載のめっき用電極形成方法において、前記遮光層は、前記ネガ型レジスト層の外縁部の上部に複数形成される。
【００１２】
また、本発明は請求項４に記載されるように、請求項３に記載のめっき用電極形成方法において、２つの前記遮光層が対向する位置に形成される。
【００１３】
また、本発明は請求項５に記載されるように、請求項１乃至４の何れかに記載のめっき用電極形成方法において、前記遮光層は露光用の光を透過させる膜状体の上面に形成され、前記膜状体を前記ネガ型レジスト層の上面に貼付することにより、前記ネガ型レジスト層の外縁部の上部に前記遮光層が形成される。
【００１４】
本発明では、ネガ型レジスト層の上部に、該ネガ型レジスト層の露光を防止する遮光層を形成した上で、ステップ式投影露光装置により、ネガ型レジスト層の露光を所定領域毎に行う。このため、従来のように、めっき用電極の形状や位置に応じてレチクルパターンを用意しなくても、ネガ型レジスト層の上部にめっき用電極の形状や位置に応じた遮光層を形成するだけで、めっき用電極を形成することができる。従って、めっき用電極の形状や位置について、レチクルパターンに依存することなく、自由度を向上させることが可能となる。
【００１５】
特に、ステップ式投影露光装置によるレジスト層の露光が所定領域毎に行われるため、環状のめっき用電極を形成する場合、従来のように、めっき用電極の形状や位置に応じたレチクルパターンを用いて露光する方法では、環の一部に対応するレチクルパターンを多数用意する必要があり、その実現は容易ではない。これに対し、本発明では、ネガ型レジスト層の外縁部の上部に遮光層を環状に形成するだけでよいため、環状のめっき用電極を容易に形成することができ、例えば、リング外周給電方式によるめっき処理にも対応可能となる。
【００１６】
【発明の実施の形態】
以下、スーパーチップサイズパッケージ（Ｓｕｐｅｒ ＣＳＰ）等、半導体ウェハから切り出される半導体チップの表面に銅ポスト等の導電性ポストが形成される製品や、半導体ウェハの表面に半田バンプ等のバンプが形成される製品の製造工程において、半導体ウェハにめっき用電極を形成する方法について、図面を参照しながら説明する。
【００１７】
図７及び図８は、本実施形態のめっき用電極形成方法における第１の工程を示す図であり、図７は上面図、図８は図７のＡ−Ａ´線断面図である。この第１の工程では、例えば、直径８インチのシリコンウェハ等の半導体ウェハ１００の上面に、再配線を形成する導通メタル層１１０が形成される。導通メタル層１１０の形成においては、例えば、アルゴン等の放電用ガスの雰囲気下でグロー放電を利用し、ターゲットである半導体ウェハ１００の上面にイオンを打ち込むスパッタ処理が採用される。
【００１８】
図９及び図１０は、本実施形態のめっき用電極形成方法における第２の工程を示す図であり、図９は上面図、図１０は図９のＡ−Ａ´線断面図である。この第２の工程では、導通メタル層１１０の上面に、ネガ型のレジスト層１２０が形成される。ネガ型レジスト層１２０は、紫外線等の光が照射された部分のみが現像液に対して不溶性又は難溶性となり、現像後においても導通メタル１１０の上面に残る特性を有する。このネガ型レジスト層１２０は、例えば、ドライフィルムレジスト（ＤＦＲ）を導通メタル層１１０の上面に貼付したり、感光性の樹脂であるレジストを導通メタル層１１０の上面に塗布することにより形成される。ＤＦＲが導通メタル層１１０の上面に貼付される場合には、ネガ型レジスト層１２０の形成が容易となり、更には、めっき処理後におけるネガ型レジスト層１２０の除去も容易となる。また、レジストが導通メタル層１１０の上面に塗布される場合には、例えばスピンコート法が採用される。スピンコート法の場合、ネガ型レジスト層１２０の膜厚は、材料であるレジストの粘度や、スピナの回転速度等によって決まる。
【００１９】
図１１及び図１２は、本実施形態のめっき用電極形成方法における第３の工程を示す図であり、図１１は上面図、図１２は図１１のＡ−Ａ´線断面図である。この第３の工程では、後述する第５の工程に至るまでの間、ネガ型レジスト層１２０を保護するために、当該ネガ型レジスト層１２０の上面に、露光用の光を透過させる保護フィルム１３０が貼付される。保護フィルム１３０は、例えば、ポリエチレンテレフタレート（ＰＥＴ：Ｐｏｌｙ Ｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）を材料とする。更に、この保護フィルム１３０の上面に、インクを印刷することにより、ネガ型レジスト層１２０の外縁部に沿った環状の遮光層１４０が形成される。遮光層１４０は、下部のネガ型レジスト層１２０への光の照射を遮るものであれば良い。
【００２０】
なお、第３の工程では、予め、保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿った環状の遮光層１４０が形成され、この遮光層１４０が形成された保護フィルム１３０がネガ型レジスト層１２０の上面に貼付されるようにしても良い。
【００２１】
図１３は、本実施形態のめっき用電極形成方法における第４の工程を示す上面図である。この第４の工程では、ネガ型レジスト層１２０の上面に形成された保護フィルム１３０の上方にレチクルパターン（図示せず）を配置し、更に、当該レチクルパターンの上方にステップ式投影露光装置（図示せず）を配置する。そして、ステップ式投影露光装置により、レチクルパターンを介して紫外線等の露光用の光が照射され、ネガ型レジスト層１２０が露光される。
【００２２】
図１３に示す各格子状の領域２００は、ステップ式投影露光装置による１回の露光処理により露光される領域（単位露光領域）２００である。ステップ式投影露光装置は、各単位露光領域２００を順次露光させる。この露光処理において必要となるレチクルパターンは１種類であり、導電性ポストが形成されるべき領域のネガ型レジスト層１２０を露光させないために用いられる、導電性ポスト形成領域用のレチクルパターンである。
【００２３】
ステップ式投影露光装置によるネガ型レジスト層１２０に対する露光処理が行われると、遮光層１４０の下部以外の領域に形成されたネガ型レジスト層１２０には光が照射されて露光される。このため、当該ネガ型レジスト層１２０は、現像液に対して不溶性又は難溶性となる。一方、遮光層１４０の下部の領域に形成されたネガ型レジスト層１２０には光が照射されずに露光されない。このため、当該ネガ型レジスト層１２０は、現像液に対して溶性となる。
【００２４】
図１４及び図１５は、本実施形態のめっき用電極形成方法における第５の工程を示す図であり、図１４は上面図、図１５は図１１のＡ−Ａ´線断面図である。この第５の工程では、ネガ型レジスト層１２０の上面に貼付されていた、遮光層１４０が形成された保護フィルム１３０が剥離される。更に、半導体ウェハ１００が現像液に浸されて、現像処理が行われる。
【００２５】
上述したように、遮光層１４０の下部以外の領域に形成されたネガ型レジスト層１２０は、第４の工程において露光されたため、現像液に対して不溶性又は難溶性となり、現像後においても導通メタル１１０の上面に残ったままとなる。一方、遮光層１４０の下部の領域に形成されたネガ型レジスト層１２０は、第４の工程において露光されないため、現像液に対して溶性となり、現像後においては除去される。このため、除去されたネガ型レジスト層１２０の下部に形成されていた導通メタル１１０が環状に露出する。この環状に露出した導通メタル１１０は、めっき用電極１５０となる。その後のリング外周給電方式によるめっき処理においては、形成されためっき用電極１５０を通電させることにより、導通メタル層１１０の上面に導電性ポストやバンプが形成される。更に、めっき処理後においては、ネガ型レジスト層１２０が除去される。
【００２６】
ところで、上述した実施形態では、導通メタル１１０の外縁部の全体を露出させることにより、環状のめっき用電極１５０を形成したが、導通メタル１１０の外縁部の一部を露出させることにより、複数のめっき用電極を形成するようにしても良い。
【００２７】
この場合には、図１１及び図１２に示した第３の工程の代わりに、図１６に示す第３の工程が採用される。この第３の工程では、ネガ型レジスト層１２０の上面に、光を透過させる保護フィルム１３０が貼付され、更に、この保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿って複数の遮光層１４２が形成される。この際、２つのめっき用電極が半導体ウェハ１００上において対向するように配置され、めっき処理において、導通メタル層１１０の上面に導電性ポストやバンプが均一に形成されるようにすべく、ネガ型レジスト層１２０の上面において、２つの遮光層１４２が対向する位置に形成されることが好ましい。
【００２８】
なお、予め、保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿った複数の遮光層１４２が形成され、この遮光層１４２が形成された保護フィルム１３０がネガ型レジスト層１２０の上面に貼付されるようにしても良い。
【００２９】
そして、第５の工程においては、図１７に示すように、ネガ型レジスト層１２０の上面に貼付されていた、遮光層１４２が形成された保護フィルム１３０が剥離され、更に、半導体ウェハ１００が現像液に浸されて、現像処理が行われる。この現像処理により、遮光層１４２の下部の領域に形成されたネガ型レジスト層１２０は除去され、導通メタル１１０が露出し、この露出した導通メタル１１０により、複数のめっき用電極１５２が形成される。その後のめっき処理においては、形成されためっき用電極１５２を通電させることにより、導通メタル層１１０の上面に導電性ポストやバンプが形成される。
【００３０】
このように、本実施形態では、ネガ型レジスト層１２０の上面に保護フィルム１３０が貼付され、当該保護フィルム１３０の上面に、ネガ型レジスト層１２０の外縁部に沿った環状の遮光層１４０及び１４２が形成される。そして、ステップ式投影露光装置により、１種類のレチクルパターン（導電性ポスト形成領域用のレチクルパターン）を介して、ネガ型レジスト層１２０の露光が所定領域毎に行われる。
【００３１】
その後は、保護フィルム１３０が剥離された後、現像処理が行われて、遮光層１４０及び１４２の下部の領域に形成されたネガ型レジスト層１２０が除去され、露出した導通メタル１１０によりめっき用電極１５０及び１５２が形成される。
【００３２】
このため、従来のように、めっき用電極の形状や位置に応じてレチクルパターンを用意しなくても、ネガ型レジスト層１２０の上部にめっき用電極の形状や位置に応じた遮光層１４０及び１４２を形成するだけで、めっき用電極１５０及び１５２を形成することができる。従って、めっき用電極１５０及び１５２の形状や位置について、レチクルパターンに依存することなく、自由度を向上させることが可能となる。また、多種多様なレチクルパターンを用意する必要がなく、従来から用いられていた保護フィルム１３０上に遮光層１４０及び１４２を形成するだけでよいため、コストの低減を図ることも可能となる。
【００３３】
また、ステップ式投影露光装置によるレジスト層の露光により、環状のめっき用電極１５０を形成する場合、従来は、環の一部に対応するレチクルパターンを多数用意する必要があり、その実現は容易ではなかったが、本実施形態では、ネガ型レジスト層１２０の外縁部に沿った遮光層１４０を環状に形成するだけでよいため、環状のめっき用電極１５０を容易に形成することができる。このため、リング外周給電方式によるめっき処理にも容易に対応可能となる。
【００３４】
【発明の効果】
本発明によれば、めっき用電極の形状や位置の自由度を向上させためっき用電極の形成が可能となる。
【図面の簡単な説明】
【図１】従来のめっき用電極形成方法の第１の工程を示す上面図である。
【図２】図１のＡ−Ａ´線断面図である。
【図３】従来のめっき用電極形成方法の第２の工程を示す上面図である。
【図４】図３のＡ−Ａ´線断面図である。
【図５】従来のめっき用電極形成方法の第３の工程を示す上面図である。
【図６】従来のめっき用電極形成方法の第４の工程を示す上面図である。
【図７】本実施形態のめっき用電極形成方法の第１の工程を示す上面図である。
【図８】図７のＡ−Ａ´線断面図である。
【図９】本実施形態のめっき用電極形成方法の第２の工程を示す上面図である。
【図１０】図９のＡ−Ａ´線断面図である。
【図１１】本実施形態のめっき用電極形成方法の第３の工程を示す上面図である。
【図１２】図１１のＡ−Ａ´線断面図である。
【図１３】本実施形態のめっき用電極形成方法の第４の工程を示す上面図である。
【図１４】本実施形態のめっき用電極形成方法の第５の工程を示す上面図である。
【図１５】図１４のＡ−Ａ´線断面図である。
【図１６】本実施形態のめっき用電極形成方法の第３の工程の他の例を示す上面図である。
【図１７】本実施形態のめっき用電極形成方法の第５の工程の他の例を示す上面図である。
【符号の説明】
１００ 半導体ウェハ
１１０ 導通メタル層
１２０ ネガ型レジスト層
１３０ 保護フィルム
１４０、１４２ 遮光層
１５０、１５２ めっき用電極
２００ 単位露光領域
Claims (5)
- 半導体ウェハの上面に導体層を形成する工程と、
前記導体層の上面にネガ型レジスト層を形成する工程と、
前記ネガ型レジスト層の上部に、該ネガ型レジスト層の露光を防止する遮光層を形成する工程と、
ステップ式投影露光装置により、前記ネガ型レジスト層を所定領域毎に露光する工程と、
前記遮光層を除去する工程と、
前記遮光層の下部に形成されていたネガ型レジスト層を除去する工程と、
を備えるめっき用電極形成方法。 - 請求項１に記載のめっき用電極形成方法において、
前記遮光層は、前記ネガ型レジスト層の外縁部の上部に環状に形成されるめっき用電極形成方法。 - 請求項１に記載のめっき用電極形成方法において、
前記遮光層は、前記ネガ型レジスト層の外縁部の上部に複数形成されるめっき用電極形成方法。 - 請求項３に記載のめっき用電極形成方法において、
２つの前記遮光層が対向する位置に形成されるめっき用電極形成方法。 - 請求項１乃至４の何れかに記載のめっき用電極形成方法において、
前記遮光層は露光用の光を透過させる膜状体の上面に形成され、前記膜状体を前記ネガ型レジスト層の上面に貼付することにより、前記ネガ型レジスト層の外縁部の上部に前記遮光層が形成されるめっき用電極形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003166818A JP2005005462A (ja) | 2003-06-11 | 2003-06-11 | めっき用電極形成方法 |
| TW093115514A TW200503193A (en) | 2003-06-11 | 2004-05-31 | Method of plating electrode formation |
| US10/858,548 US20040253802A1 (en) | 2003-06-11 | 2004-06-01 | Method of plating electrode formation |
| CN200410049084.4A CN1574254A (zh) | 2003-06-11 | 2004-06-11 | 电镀电极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003166818A JP2005005462A (ja) | 2003-06-11 | 2003-06-11 | めっき用電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005005462A true JP2005005462A (ja) | 2005-01-06 |
Family
ID=33508921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003166818A Pending JP2005005462A (ja) | 2003-06-11 | 2003-06-11 | めっき用電極形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040253802A1 (ja) |
| JP (1) | JP2005005462A (ja) |
| CN (1) | CN1574254A (ja) |
| TW (1) | TW200503193A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066437A (ja) * | 2004-08-24 | 2006-03-09 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び当該製造方法に使用される製造装置 |
| JP2008047579A (ja) * | 2006-08-11 | 2008-02-28 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2009266995A (ja) * | 2008-04-24 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2013026520A (ja) * | 2011-07-22 | 2013-02-04 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法及び半導体製造装置 |
| JP2015179854A (ja) * | 2015-05-07 | 2015-10-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法及び半導体製造装置 |
| KR20160090902A (ko) | 2014-02-27 | 2016-08-01 | 가부시키가이샤 스크린 홀딩스 | 직접 묘화 장치용의 gui 장치, 직접 묘화 시스템, 묘화 영역 설정 방법 및 프로그램 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575880B (zh) * | 2014-10-09 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN104538287B (zh) * | 2014-11-24 | 2017-08-11 | 通富微电子股份有限公司 | 半导体制造电镀治具密封接触光阻区域形成方法 |
| CN106935482A (zh) * | 2015-12-30 | 2017-07-07 | 上海微电子装备（集团）股份有限公司 | 一种硅片边缘芯片的保护方法及光刻曝光装置 |
| CN111710605B (zh) * | 2020-06-19 | 2021-02-19 | 扬州国宇电子有限公司 | 一种半导体台面金属剥离方法 |
-
2003
- 2003-06-11 JP JP2003166818A patent/JP2005005462A/ja active Pending
-
2004
- 2004-05-31 TW TW093115514A patent/TW200503193A/zh unknown
- 2004-06-01 US US10/858,548 patent/US20040253802A1/en not_active Abandoned
- 2004-06-11 CN CN200410049084.4A patent/CN1574254A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066437A (ja) * | 2004-08-24 | 2006-03-09 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び当該製造方法に使用される製造装置 |
| JP4493442B2 (ja) * | 2004-08-24 | 2010-06-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法及び当該製造方法に使用される製造装置 |
| JP2008047579A (ja) * | 2006-08-11 | 2008-02-28 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2009266995A (ja) * | 2008-04-24 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2013026520A (ja) * | 2011-07-22 | 2013-02-04 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法及び半導体製造装置 |
| US8883635B2 (en) | 2011-07-22 | 2014-11-11 | Lapis Semiconductor Co., Ltd. | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
| KR20160090902A (ko) | 2014-02-27 | 2016-08-01 | 가부시키가이샤 스크린 홀딩스 | 직접 묘화 장치용의 gui 장치, 직접 묘화 시스템, 묘화 영역 설정 방법 및 프로그램 |
| JP2015179854A (ja) * | 2015-05-07 | 2015-10-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法及び半導体製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200503193A (en) | 2005-01-16 |
| CN1574254A (zh) | 2005-02-02 |
| US20040253802A1 (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615119B2 (en) | Apparatus for spin coating semiconductor substrates | |
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| JP2005005462A (ja) | めっき用電極形成方法 | |
| JP3945415B2 (ja) | 半導体装置の製造方法 | |
| WO2017114404A1 (zh) | 一种硅片边缘的保护方法及光刻曝光装置 | |
| JP4493442B2 (ja) | 半導体装置の製造方法及び当該製造方法に使用される製造装置 | |
| US20150253660A1 (en) | Pattern forming method and pattern forming system | |
| JP2005256090A (ja) | めっき方法 | |
| JP3120848B2 (ja) | 半導体装置の製造方法 | |
| JPH0982634A (ja) | 半導体デバイスのパターン形成方法 | |
| US7862987B2 (en) | Method for forming an electrical structure comprising multiple photosensitive materials | |
| US20180067396A1 (en) | Forming edge etch protection using dual layer of positive-negative tone resists | |
| JPS6173330A (ja) | 半導体デバイス製造装置 | |
| US6890813B2 (en) | Polymer film metalization | |
| TWI238456B (en) | Composite layer method for minimizing PED effect | |
| TWI310579B (en) | Method for utilizing a dry film | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JP2002025935A (ja) | 導体部材形成方法、パターン形成方法 | |
| CN117080087B (zh) | 一种扇出型板级封装方法及扇出型板级封装结构 | |
| KR100891530B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JPS61137320A (ja) | ウエハ処理装置 | |
| US6864167B1 (en) | Wafer scale solder bump fabrication method and structure | |
| JP4971960B2 (ja) | 半導体装置の製造方法 | |
| JP2610601B2 (ja) | ウエハ周辺露光装置 | |
| TWI291223B (en) | Pad re-configuration process and the packaging body |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050805 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050805 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |