JPWO2017060980A1 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JPWO2017060980A1 JPWO2017060980A1 JP2017544108A JP2017544108A JPWO2017060980A1 JP WO2017060980 A1 JPWO2017060980 A1 JP WO2017060980A1 JP 2017544108 A JP2017544108 A JP 2017544108A JP 2017544108 A JP2017544108 A JP 2017544108A JP WO2017060980 A1 JPWO2017060980 A1 JP WO2017060980A1
- Authority
- JP
- Japan
- Prior art keywords
- spare
- display
- wiring
- data signal
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Abstract
表示パネルの中央部分をマスクの一部分を使って繰返し露光して継ぎ合わせた場合でも、メルト接続により簡単に予備配線による修正が可能であり、繰返し露光により継ぎ合わせていない場合でも、予備配線の切断工程が不要な表示装置を提供する。表示画面２５にマトリクス状に配置された画素毎の薄膜トランジスタ（図示せず）と、一方向の線上の薄膜トランジスタ群、及び薄膜トランジスタ群を駆動する為の駆動回路２２，２３，２６をそれぞれ接続する複数の信号線Ｓ２０，Ｓ２１，Ｓ２３と、表示画面２５の外周部に信号線Ｓ２０，Ｓ２１，Ｓ２３と接続可能に形成され、駆動回路２２，２３，２６の表示画面２５を介した反対側で離間して配置された複数の予備配線ＳＰＬ２０〜ＳＰＬ２３と、予備配線ＳＰＬ２０〜ＳＰＬ２３の離間して配置された各端部と接続可能なように絶縁層を挟んで交差しているメタル層ＭＬ４，ＭＬ５とを備えている。
Description
本発明は、表示画面に画素毎の薄膜トランジスタがマトリクス状に配置され、行方向又は列方向の線上の薄膜トランジスタ群、及び薄膜トランジスタ群を駆動する為の駆動回路を接続する複数の信号線と、信号線に断線が生じたときの修正用として、表示画面の外周部に信号線と接続可能に形成された複数の予備配線とを備える表示装置に関するものである。
例えば、アクティブマトリクス型の液晶表示装置では、複数のデータ信号線及び走査信号線がマトリクス状に配置されると共に、それら信号線の交点近傍に薄膜トランジスタとこれに接続する画素電極とが設けられている。このような液晶表示装置では、走査信号線により薄膜トランジスタをオン／オフ制御して、データ信号線から各画素電極に信号電圧を与えることで液晶の配向状態を変化させ、画像情報を表示している。
近年では、表示品位の更なる向上が求められており、データ信号線の線幅は１０μｍ以下（例えば、６μｍ）と非常に細くなっている。この為、製造工程で断線が発生し易い。例えば、成膜時にダストを巻込んだり、エッチングの際にレジストパターンにピンホールが生じたりするだけで断線が生じてしまう。
このようにデータ信号線に断線が生じると、その断線箇所以降の画素電極には正しい信号電圧を印加することができなくなり、表示画面上に黒線（ノ―マリーブラックモード）又は輝線（ノ―マリーホワイトモード）が現れることになる。これは、表示品位の点から重大な欠陥である。
このようにデータ信号線に断線が生じると、その断線箇所以降の画素電極には正しい信号電圧を印加することができなくなり、表示画面上に黒線（ノ―マリーブラックモード）又は輝線（ノ―マリーホワイトモード）が現れることになる。これは、表示品位の点から重大な欠陥である。
図１Ａ、図１Ｂは、従来の表示装置の断線欠陥を修正する方法を示す説明図である。
この表示装置２０では、表示領域（表示画面）２１の上方に、縦方向の線上の薄膜トランジスタ群（図示せず）を駆動するソース駆動回路２２，２３が並べて配置されている。ソース駆動回路２２，２３からは、複数のデータ信号線Ｓ２０（ここではＳ２０のみ図示）が、表示領域２１を経由して表示領域２１の下方迄引出され、縦方向の線上の薄膜トランジスタ群の各ソースに接続されている。
この表示装置２０では、表示領域（表示画面）２１の上方に、縦方向の線上の薄膜トランジスタ群（図示せず）を駆動するソース駆動回路２２，２３が並べて配置されている。ソース駆動回路２２，２３からは、複数のデータ信号線Ｓ２０（ここではＳ２０のみ図示）が、表示領域２１を経由して表示領域２１の下方迄引出され、縦方向の線上の薄膜トランジスタ群の各ソースに接続されている。
表示領域２１の外周部には、データ信号線Ｓ２０に断線が生じたときに修正する為の予備配線ＳＰＬ２０が、データ信号線Ｓ２０の両端部とそれぞれ接続が可能なように形成されている。尚、データ信号線及び予備配線は、実際には複数設けられ、ソース駆動回路２３側にも、同様にデータ信号線及び予備配線が設けられている。
ここで、データ信号線Ｓ２０に断線が生じると、図１Ａに示すように、その断線箇所以降の部分Ｐでは、画素電極に正しい信号電圧が印加されないので、表示領域２１上に黒線又は輝線が現れる。
そこで、図１Ｂに示すように、断線が生じたデータ信号線Ｓ２０の両端部をそれぞれ予備配線ＳＰＬ２０にメルト接続すると、断線箇所以降の部分Ｐでも画素電極に正しい信号電圧を印加することができ、断線欠陥を修正することができる。尚、メルト接続では、絶縁層により離隔された２つの金属膜（導電膜）を、レーザ等を照射することにより溶着させる。
そこで、図１Ｂに示すように、断線が生じたデータ信号線Ｓ２０の両端部をそれぞれ予備配線ＳＰＬ２０にメルト接続すると、断線箇所以降の部分Ｐでも画素電極に正しい信号電圧を印加することができ、断線欠陥を修正することができる。尚、メルト接続では、絶縁層により離隔された２つの金属膜（導電膜）を、レーザ等を照射することにより溶着させる。
特許文献１には、リペアライン（予備配線）と信号ライン（データ信号線）とを接続するリペアポイントの個数を減少させて、リペアポイントでのコンタクト抵抗を減少させると共に、リペアされた信号ラインでのＲＣディレイ（遅延）を抑制することができる表示基板及び液晶表示装置が記載されている。
上述した表示装置（図１Ａ、図１Ｂ）では、図２Ａに示すように、ソース駆動回路２２，２３から、複数のデータ信号線Ｓ２０，Ｓ２１（ここではＳ２０，Ｓ２１のみ図示）が、表示領域２１の下方迄引出されている。また、表示領域２１の外周部には、左回りに予備配線ＳＰＬ２０が、右回りに予備配線ＳＰＬ２１がそれぞれ形成されている。
ここで、予備配線ＳＰＬ２０，ＳＰＬ２１は、下方の非入力側（ソース駆動回路２２，２３の表示領域２１を介した反対側）で接続していると、表示領域２１の左右でデータ信号線の断線を修正した場合に、混信する虞があり、切断工程が必要となるので、非入力側で予め離間して配置されている。
ここで、予備配線ＳＰＬ２０，ＳＰＬ２１は、下方の非入力側（ソース駆動回路２２，２３の表示領域２１を介した反対側）で接続していると、表示領域２１の左右でデータ信号線の断線を修正した場合に、混信する虞があり、切断工程が必要となるので、非入力側で予め離間して配置されている。
表示領域２１は、通常は、アスペクト比１６：９の液晶パネルで構成されているが、アスペクト比２１：９等のワイドパネルで構成されることがある。その場合、マスク露光する際に、パネル基板の中央部分は、図２Ｂに示すように、マスクの一部分（例えばＱ部分）を使って繰返し露光して継ぎ合わすことになる。こうすることにより、同じマスクを使用して２種類以上のサイズのパネルを作製することができる。
このような表示装置２４（図２Ｂ）では、表示領域（表示画面）２５の中央部上方にソース駆動回路２６が追加される。このソース駆動回路２６からは、複数のデータ信号線Ｓ２３が表示領域２５の下方迄引出され、表示領域２５の上方、下方には、予備配線ＳＰＬ２２，ＳＰＬ２３がそれぞれ複数追加形成される（ここではＳ２３，ＳＰＬ２２，ＳＰＬ２３のみ図示）。
このような表示装置２４（図２Ｂ）では、表示領域（表示画面）２５の中央部上方にソース駆動回路２６が追加される。このソース駆動回路２６からは、複数のデータ信号線Ｓ２３が表示領域２５の下方迄引出され、表示領域２５の上方、下方には、予備配線ＳＰＬ２２，ＳＰＬ２３がそれぞれ複数追加形成される（ここではＳ２３，ＳＰＬ２２，ＳＰＬ２３のみ図示）。
ところが、このように前記Ｑ部分を繰返し露光して継ぎ合わせた表示装置では、予備配線の非入力側で予め離間して配置されている部分を接続する必要があるが、予め接続しておくと、Ｑ部分を繰返し露光しないパネルを作製した場合も接続されたままである。その為、修正時、メルト部以降の余分な負荷を切り離す切断工程が必要となり、修正タクトタイムが増加する。また、予備配線の非入力側が予め離間して配置されるよう設計されているマスクを用いて繰返し露光した部分は、断線を修正することができず、表示パネルの歩留まりが低下するという問題がある。
本発明は、このような事情に鑑みてなされたものであり、表示パネルの中央部分をマスクの一部分を使って繰返し露光して継ぎ合わせた場合でも、メルト接続により簡単に予備配線による修正が可能であり、繰返し露光により継ぎ合わせていない場合でも、予備配線の切断工程が不要な表示装置を提供することを目的とする。
本発明に係る表示装置は、表示画面にマトリクス状に配置された画素毎の薄膜トランジスタと、一方向の線上の前記薄膜トランジスタ群、及び該薄膜トランジスタ群を駆動する為の駆動回路をそれぞれ接続する複数の信号線と、前記表示画面の外周部に前記信号線と接続可能に形成され、前記駆動回路の前記表示画面を介した反対側で離間して配置された複数の予備配線と、該予備配線の離間して配置された各端部と接続可能なように絶縁層を挟んで交差しているメタル層とを備えることを特徴とする。
本発明に係る表示装置は、前記メタル層は、離間して配置されており、前記メタル層の離間して配置された各端部は、接続可能なように、絶縁層を挟んで更に他のメタル層と交差していることを特徴とする。
本発明に係る表示装置は、前記メタル層の各端部は、前記他のメタル層と接続していることを特徴とする。
本発明に係る表示装置は、前記予備配線の各端部の一方は、前記他のメタル層と接続していることを特徴とする。
本発明に係る表示装置によれば、表示パネルの中央部分をマスクの一部分を使って繰返し露光して継ぎ合わせた場合でも、メルト接続により簡単に予備配線による修正が可能であり、繰返し露光により継ぎ合わせていない場合でも、予備配線の切断工程が不要な表示装置を実現することができる。また、表示パネルの中央部分をマスクの一部分を使って繰返し露光して継ぎ合わせる場合でも、データ信号を入力する為のソース基板を新規に用意するだけで、部材費用として高額となるマスクパターンの変更を行うことなく、予備配線による断線の修正が可能である。
以下に、本発明をその実施例を示す図面に基づき説明する。
図３は、表示装置の実施例１の要部構成を示す回路図である。
この表示装置１は、接続部３、表示パネル７、予備配線ＳＰＬ１〜ＳＰＬ１２、入力側中継配線ＲＬ及び非入力側中継配線ｒＬを備えている。
表示パネル７内には表示領域（表示画面）１０が形成されている。表示領域１０には、図示していないが、表示パネル７の上下方向に複数のデータ信号線が、表示パネル７の左右方向に複数の走査信号線が配設され、それらの交点近傍に薄膜トランジスタ及び画素電極が形成されている。
この表示装置１は、接続部３、表示パネル７、予備配線ＳＰＬ１〜ＳＰＬ１２、入力側中継配線ＲＬ及び非入力側中継配線ｒＬを備えている。
表示パネル７内には表示領域（表示画面）１０が形成されている。表示領域１０には、図示していないが、表示パネル７の上下方向に複数のデータ信号線が、表示パネル７の左右方向に複数の走査信号線が配設され、それらの交点近傍に薄膜トランジスタ及び画素電極が形成されている。
図４は、図３に示す表示パネル７の構成例を拡大して示す回路図である。
この表示パネル７は、アクティブマトリクス駆動方式の液晶パネルであり、画素毎の薄膜トランジスタ３０がマトリクス状に配置されている。データ信号線（信号線、ソースライン）Ｓ３０，Ｓ３１，Ｓ３２・・・が、それぞれ上下方向の線上の薄膜トランジスタ３０群毎の各ソースに接続されている。また、走査信号線（ゲートライン）Ｇ３０，Ｇ３１，Ｇ３２・・・が、それぞれ走査線方向の線上の薄膜トランジスタ３０群毎の各ゲートに接続されている。
この表示パネル７は、アクティブマトリクス駆動方式の液晶パネルであり、画素毎の薄膜トランジスタ３０がマトリクス状に配置されている。データ信号線（信号線、ソースライン）Ｓ３０，Ｓ３１，Ｓ３２・・・が、それぞれ上下方向の線上の薄膜トランジスタ３０群毎の各ソースに接続されている。また、走査信号線（ゲートライン）Ｇ３０，Ｇ３１，Ｇ３２・・・が、それぞれ走査線方向の線上の薄膜トランジスタ３０群毎の各ゲートに接続されている。
各薄膜トランジスタ３０のドレインには、液晶容量３１及び補助容量３２を構成する電極の一方の端子が接続され、液晶容量３１の他方の端子側は共通電極３３と接続され、補助容量３２の他方の端子側は補助容量電極３４と接続されている。
この表示パネル７では、１本の走査信号線に電圧が印加されることにより、その走査信号線に接続された薄膜トランジスタ３０群がオン状態になる。そのとき、データ信号線に与えられた電圧が画素電極３ｘ及び補助容量電極３ｙに印加され、この画素電極３ｘに対応する液晶層が、印加された電圧に応じた表示光を透過させ、同時に補助容量３２が充電される。
この表示パネル７では、１本の走査信号線に電圧が印加されることにより、その走査信号線に接続された薄膜トランジスタ３０群がオン状態になる。そのとき、データ信号線に与えられた電圧が画素電極３ｘ及び補助容量電極３ｙに印加され、この画素電極３ｘに対応する液晶層が、印加された電圧に応じた表示光を透過させ、同時に補助容量３２が充電される。
走査信号線の１行分の液晶容量３１及び補助容量３２への充電を終えると、電圧の印加は次の走査信号線へ移り、前の１行分の薄膜トランジスタ３０群は、ゲートにローレベルの電圧が印加されてオフになる。前の１行分の画素電極３ｘは、補助容量３２に充電された電荷により、次に当該走査信号線が選択される迄の１フレームの時間分、必要な電圧を略維持できる。
表示パネル７（図３）の上方には、各データ信号線に接続され、各薄膜トランジスタを駆動する図示しないソース駆動回路（駆動回路）が設けられている。また、表示パネル７の左方又は右方には、各走査信号線に接続され、各薄膜トランジスタのゲートをオン／オフする図示しないゲート駆動回路が設けられている。
これにより、断線のないデータ信号線には、表示パネル７の上方（データ信号入力側）から下方（データ信号非入力側）へデータ信号が送られ、走査信号線には表示パネル７の左方から右方へ、又は右方から左方へ走査信号が送られる。また、表示領域１０は、所定本数（例えば、９６０本）のデータ信号線毎の領域に分割（１２分割）され、それぞれ表示ブロックＡ〜Ｌとされている。
これにより、断線のないデータ信号線には、表示パネル７の上方（データ信号入力側）から下方（データ信号非入力側）へデータ信号が送られ、走査信号線には表示パネル７の左方から右方へ、又は右方から左方へ走査信号が送られる。また、表示領域１０は、所定本数（例えば、９６０本）のデータ信号線毎の領域に分割（１２分割）され、それぞれ表示ブロックＡ〜Ｌとされている。
接続部３は、表示領域１０の上方に設けられており、各表示ブロックＡ〜Ｌに対応する接続ブロックａ〜ｌを備えている。各接続ブロックａ〜ｌには、対応する表示ブロックＡ〜Ｌに属するデータ信号線が配設されており、表示パネル７の外縁に固定された１つの端子と、該端子の外側に直列に接続した１つのバッファとを備える回路が２つ並列して設けられている。
予備配線ＳＰＬ１〜ＳＰＬ１２は、それぞれ一方端が各接続ブロックａ〜ｌのバッファの出力端子に接続されている。また、予備配線ＳＰＬ１〜ＳＰＬ１２は、表示領域１０の外周（ＳＰＬ１〜ＳＰＬ６は左側の外周：ＳＰＬ７〜ＳＰＬ１２は右側の外周）に沿って、表示領域１０の下方（表示パネル７の下部にあたる）の中央迄引き回されている。
尚、断線修正前（図３）は、表示領域１０の下方中央（駆動回路の表示領域１０を介した反対側）の領域Ｙで、左右両側の予備配線ＳＰＬ１〜ＳＰＬ１２は、互いに対に組合された状態で（ＳＰＬ１とＳＰＬ１２、ＳＰＬ２とＳＰＬ１１・・・）離間して配置されている。
尚、断線修正前（図３）は、表示領域１０の下方中央（駆動回路の表示領域１０を介した反対側）の領域Ｙで、左右両側の予備配線ＳＰＬ１〜ＳＰＬ１２は、互いに対に組合された状態で（ＳＰＬ１とＳＰＬ１２、ＳＰＬ２とＳＰＬ１１・・・）離間して配置されている。
表示領域１０及び接続部３間には、入力側中継配線ＲＬが設けられている。即ち、隣接する２つの表示ブロック、及びこれらに対応する２つの接続ブロックの間に、左右方向の２本の入力側中継配線ＲＬが並列して設けられている。一方の入力側中継配線は一方の接続ブロックの端子に接続され、他方の入力側中継配線は他方の接続ブロックの端子に接続されている。
これにより、２つの表示ブロックに属するデータ信号線のうち、２本のデータ信号線を修正することができ、全体で最大１２本のデータ信号線を修正することができる。
尚、１つの表示ブロックに２本の断線が生じても修正可能である。例えば、隣接する表示ブロックＥ，Ｆ及び接続ブロックｅ，ｆの間には、左右方向の入力側中継配線ＲＬ１及びＲＬ２が並列して設けられ、入力側中継配線ＲＬ１が接続ブロックｅの各端子に接続され、入力側中継配線ＲＬ２が接続ブロックｆの各端子に接続されている。
尚、１つの表示ブロックに２本の断線が生じても修正可能である。例えば、隣接する表示ブロックＥ，Ｆ及び接続ブロックｅ，ｆの間には、左右方向の入力側中継配線ＲＬ１及びＲＬ２が並列して設けられ、入力側中継配線ＲＬ１が接続ブロックｅの各端子に接続され、入力側中継配線ＲＬ２が接続ブロックｆの各端子に接続されている。
また、各表示ブロックＡ〜Ｌの下方には、それぞれが逆Ｌ字型形状、即ち、一方の辺がデータ信号線の方向に沿い、他方の辺が表示ブロック側に存在する逆Ｌ字型形状を有する非入力側中継配線ｒＬが設けられている。
尚、図３等では変形して示しているが、各非入力側中継配線ｒＬは、データ信号線に沿う辺の方が短い。
尚、図３等では変形して示しているが、各非入力側中継配線ｒＬは、データ信号線に沿う辺の方が短い。
図５は、図３に示す領域Ｘの構成例を拡大して模式的に示す拡大図である。
この領域Ｘでは、表示ブロックＥの下方に、逆Ｌ字型を有する４本の非入力側中継配線ｒＬ１ｅ〜ｒＬ４ｅが、走査信号線の方向に沿って、左から大きな形状のｒＬ１ｅ、小さな形状のｒＬ２ｅ、大きな形状のｒＬ３ｅ及び小さな形状のｒＬ４ｅの順に並んでいる。
表示ブロックＥに属する各データ信号線は、非入力側中継配線ｒＬ１ｅ〜ｒＬ４ｅの何れかの一辺（長辺部（左右方向））と、絶縁層（図示せず）を挟んで交差している。更に、非入力側中継配線ｒＬ１ｅ〜ｒＬ４ｅの他の一辺（短辺部（縦方向））は、左右方向に走る６本の予備配線ＳＰＬ１〜ＳＰＬ６と、絶縁層（図示せず）を挟んで交差している（図５では一部のみを図示）。
この領域Ｘでは、表示ブロックＥの下方に、逆Ｌ字型を有する４本の非入力側中継配線ｒＬ１ｅ〜ｒＬ４ｅが、走査信号線の方向に沿って、左から大きな形状のｒＬ１ｅ、小さな形状のｒＬ２ｅ、大きな形状のｒＬ３ｅ及び小さな形状のｒＬ４ｅの順に並んでいる。
表示ブロックＥに属する各データ信号線は、非入力側中継配線ｒＬ１ｅ〜ｒＬ４ｅの何れかの一辺（長辺部（左右方向））と、絶縁層（図示せず）を挟んで交差している。更に、非入力側中継配線ｒＬ１ｅ〜ｒＬ４ｅの他の一辺（短辺部（縦方向））は、左右方向に走る６本の予備配線ＳＰＬ１〜ＳＰＬ６と、絶縁層（図示せず）を挟んで交差している（図５では一部のみを図示）。
図３の各表示ブロックＡ〜Ｌに属するデータ信号線は、表示ブロックＥに属するデータ信号線と同様に、表示ブロックＡ〜Ｌに対応する各４本の非入力側中継配線（ｒＬ１ｘ〜ｒＬ４ｘ）の何れかと、絶縁層を挟んで交差している。更に、予備配線ＳＰＬ１〜ＳＰＬ６は、図５に示すのと同様に、各表示ブロックＡ〜Ｆに対応して設けられた各４本の非入力側中継配線（ｒＬ１ｘ〜ｒＬ４ｘ）と、絶縁層を挟んで交差し、予備配線ＳＰＬ７〜ＳＰＬ１２は、各表示ブロックＧ〜Ｌに対応して設けられた各４本の非入力側中継配線（ｒＬ１ｘ〜ｒＬ４ｘ）と、絶縁層を挟んで交差している。
図６、図７は、図３、図５において断線したデータ信号線の修正例を示す説明図である。
ここでは、断線したデータ信号線Ｓ３及びＳ４の修正について説明するが、他のデータ信号線Ｓ１，Ｓ２，Ｓ５，Ｓ６，Ｓ７の修正についても同様である。尚、図３，５，６，７では変形して示しているが、各非入力側中継配線ｒＬはデータ信号線に沿う辺の方が短いものとする。
ここでは、断線したデータ信号線Ｓ３及びＳ４の修正について説明するが、他のデータ信号線Ｓ１，Ｓ２，Ｓ５，Ｓ６，Ｓ７の修正についても同様である。尚、図３，５，６，７では変形して示しているが、各非入力側中継配線ｒＬはデータ信号線に沿う辺の方が短いものとする。
先ず、表示領域１０の上方において、断線した（断線箇所を×で示す）データ信号線と予備配線とを入力側中継配線ＲＬを介して接続する。
例えば断線したデータ信号線Ｓ３については、データ信号線Ｓ３と入力側中継配線ＲＬ１とをレーザを用いてメルト接続する。また、断線したデータ信号線Ｓ４については、データ信号線Ｓ４と入力側中継配線ＲＬ２とをレーザを用いてメルト接続する。
例えば断線したデータ信号線Ｓ３については、データ信号線Ｓ３と入力側中継配線ＲＬ１とをレーザを用いてメルト接続する。また、断線したデータ信号線Ｓ４については、データ信号線Ｓ４と入力側中継配線ＲＬ２とをレーザを用いてメルト接続する。
次いで、表示領域１０の下方において、断線したデータ信号線のデータ信号非入力側端部（終端部）と予備配線とを非入力側中継配線ｒＬを介して接続する。
例えば、断線したデータ信号線Ｓ３については、データ信号線Ｓ３（終端部）と非入力側中継配線ｒＬ２ｅの一辺（長辺部）とをレーザを用いてメルト接続すると共に、この非入力側中継配線ｒＬ２ｅの他の一辺（短辺部）と予備配線ＳＰＬ６とをレーザを用いてメルト接続する。
例えば、断線したデータ信号線Ｓ３については、データ信号線Ｓ３（終端部）と非入力側中継配線ｒＬ２ｅの一辺（長辺部）とをレーザを用いてメルト接続すると共に、この非入力側中継配線ｒＬ２ｅの他の一辺（短辺部）と予備配線ＳＰＬ６とをレーザを用いてメルト接続する。
また、断線したデータ信号線Ｓ４については、データ信号線Ｓ４（終端部）と非入力側中継配線ｒＬ３ｅの一辺（長辺部）とをレーザを用いてメルト接続すると共に、この非入力側中継配線ｒＬ３ｅの他の一辺（短辺部）と予備配線ＳＰＬ５とをレーザを用いてメルト接続する。
以上により、データ信号線Ｓ３の断線箇所以降の部分には、表示ブロックＥ，Ｆに対応する入力側中継配線の一方であるＲＬ１、接続ブロックｆの各端子及び各バッファ、予備配線ＳＰＬ６、非入力側中継配線ｒＬ２ｅを通じて信号電圧が送られる。これにより、断線による表示不良を解消できる。
また、データ信号線Ｓ４の断線箇所以降の部分には、表示ブロックＥ，Ｆに対応する入力側中継配線の他方であるＲＬ２、接続ブロックｅの各端子及び各バッファ、予備配線ＳＰＬ５、非入力側中継配線ｒＬ３ｅを通じて信号電圧が送られる。これにより、断線による表示不良を解消できる。
また、データ信号線Ｓ４の断線箇所以降の部分には、表示ブロックＥ，Ｆに対応する入力側中継配線の他方であるＲＬ２、接続ブロックｅの各端子及び各バッファ、予備配線ＳＰＬ５、非入力側中継配線ｒＬ３ｅを通じて信号電圧が送られる。これにより、断線による表示不良を解消できる。
図８は、図３に示す領域Ｙの構成例を拡大して模式的に示す拡大図である。
この領域Ｙでは、表示ブロックＦ，Ｇの下方に、逆Ｌ字型を有する６本の非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇが、走査信号線の方向に沿って、左から大きな形状のｒＬ３ｆ、小さな形状のｒＬ４ｆ、大きな形状のｒＬ１ｇ、小さな形状のｒＬ２ｇ、大きな形状のｒＬ３ｇ及び小さな形状のｒＬ４ｇの順に並んでいる。
この領域Ｙでは、表示ブロックＦ，Ｇの下方に、逆Ｌ字型を有する６本の非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇが、走査信号線の方向に沿って、左から大きな形状のｒＬ３ｆ、小さな形状のｒＬ４ｆ、大きな形状のｒＬ１ｇ、小さな形状のｒＬ２ｇ、大きな形状のｒＬ３ｇ及び小さな形状のｒＬ４ｇの順に並んでいる。
表示ブロックＧに属する各データ信号線は、非入力側中継配線ｒＬ１ｇ〜ｒＬ４ｇの何れかの一辺（長辺部（左右方向））と、表示ブロックＦの右半分に属する各データ信号線は、非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆの何れかの一辺（長辺部（左右方向））と絶縁層（図示せず）を挟んで交差している。
更に、非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆの他の一辺（短辺部（縦方向））は、左右方向に走る６本の予備配線ＳＰＬ１〜ＳＰＬ６と、絶縁層（図示せず）を挟んで交差している。また、非入力側中継配線ｒＬ１ｇ〜ｒＬ４ｇの他の一辺（短辺部（縦方向））は、左右方向に走る６本の予備配線ＳＰＬ１２〜ＳＰＬ７と、絶縁層（図示せず）を挟んで交差している（図８では一部のみを図示）。
即ち、６本の予備配線ＳＰＬ１〜ＳＰＬ６と６本の予備配線ＳＰＬ１２〜ＳＰＬ７とは、表示ブロックＦの下方において、ＳＰＬ１−ＳＰＬ１２，ＳＰＬ２−ＳＰＬ１１，ＳＰＬ３−ＳＰＬ１０，ＳＰＬ４−ＳＰＬ９，ＳＰＬ５−ＳＰＬ８，ＳＰＬ６−ＳＰＬ７の各組合せで離間して配置されている。
離間して配置されている２本の予備配線ＳＰＬ４−ＳＰＬ９，ＳＰＬ５−ＳＰＬ８，ＳＰＬ６−ＳＰＬ７は、予備配線ＳＰＬ４〜ＳＰＬ９が例えばゲートメタル層で形成されていれば、ソースメタル層のメタルＭＬ１，ＭＬ２，ＭＬ３とそれぞれ絶縁層（図示せず）を挟んで交差している。
尚、図示していないが、予備配線ＳＰＬ１−ＳＰＬ１２，ＳＰＬ２−ＳＰＬ１１，ＳＰＬ３−ＳＰＬ１０についても、同様に、ソースメタル層のメタルとそれぞれ絶縁層を挟んで交差している。
尚、図示していないが、予備配線ＳＰＬ１−ＳＰＬ１２，ＳＰＬ２−ＳＰＬ１１，ＳＰＬ３−ＳＰＬ１０についても、同様に、ソースメタル層のメタルとそれぞれ絶縁層を挟んで交差している。
このような構成の表示装置１では、表示パネル７の中央部分をマスクの一部分を使って繰返し露光して継ぎ合わせた場合でも、データ信号線の断線状況に応じて、予備配線ＳＰＬ４−ＳＰＬ９，ＳＰＬ５−ＳＰＬ８，ＳＰＬ６−ＳＰＬ７とメタルＭＬ１，ＭＬ２，ＭＬ３と、及び予備配線と非入力側中継配線とをメルト接続することにより、予備配線による修正が可能である。また、繰返し露光により継ぎ合わせていない場合でも、予備配線の切断工程は不要である。
図９は、表示装置の作用効果を模式的に示す説明図である。
この表示装置２４では、表示領域（表示画面）２５の中央部分をマスクの一部分（例えばＱ部分）を使って繰返し露光し継ぎ合わせて構成されており、ソース駆動回路（駆動回路）２２，２３から、複数のデータ信号線（Ｓ２０，Ｓ２１のみ図示）が、表示領域２５の下方迄引出されている。
この表示装置２４では、また、表示領域２５の外周部には、左回りに予備配線ＳＰＬ２０が、右回りに予備配線ＳＰＬ２１がそれぞれ形成され、表示領域２５の中央部上方にソース駆動回路（駆動回路）２６が設けられている。
この表示装置２４では、表示領域（表示画面）２５の中央部分をマスクの一部分（例えばＱ部分）を使って繰返し露光し継ぎ合わせて構成されており、ソース駆動回路（駆動回路）２２，２３から、複数のデータ信号線（Ｓ２０，Ｓ２１のみ図示）が、表示領域２５の下方迄引出されている。
この表示装置２４では、また、表示領域２５の外周部には、左回りに予備配線ＳＰＬ２０が、右回りに予備配線ＳＰＬ２１がそれぞれ形成され、表示領域２５の中央部上方にソース駆動回路（駆動回路）２６が設けられている。
この表示装置２４では、また、ソース駆動回路２６から複数のデータ信号線（Ｓ２３のみ図示）が、表示領域２５の下方迄引出され、表示領域２５の上方、下方に予備配線ＳＰＬ２２，ＳＰＬ２３がそれぞれ形成されている。尚、予備配線ＳＰＬ２０，ＳＰＬ２１，ＳＰＬ２２，ＳＰＬ２３は，それぞれ１本のみ図示しているが、それぞれ複数形成されている
左回りの予備配線ＳＰＬ２０、及び表示領域２５の下方の予備配線ＳＰＬ２３は、図８と同様に、ソースメタル層のメタルＭＬ４と絶縁層（図示せず）を挟んで交差しており、右回りの予備配線ＳＰＬ２１及び予備配線ＳＰＬ２３は、ソースメタル層のメタルＭＬ５と絶縁層（図示せず）を挟んで交差している。尚、図９においては、入力側中継配線及び非入力側中継配線の図示を省略している。
このような構成の表示装置２４では、表示領域２５の中央部分を、マスクの一部分を使って繰返し露光して継ぎ合わせているが、データ信号線の断線状況に応じて、予備配線ＳＰＬ２０，ＳＰＬ２１，ＳＰＬ２３とメタルＭＬ４，ＭＬ５とをメルト接続することにより、簡単に予備配線による修正が可能となる。
図１０は、表示装置の実施例２における予備配線の離間して配置した部分を拡大して模式的に示す拡大図である。
この予備配線の離間して配置した部分は、実施例１の図３に示す領域Ｙに相当するものであり、非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇ、予備配線ＳＰＬ１〜ＳＰＬ６及び予備配線ＳＰＬ１２〜ＳＰＬ７の構成は、図８に示すものと同様である。
この予備配線の離間して配置した部分は、実施例１の図３に示す領域Ｙに相当するものであり、非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇ、予備配線ＳＰＬ１〜ＳＰＬ６及び予備配線ＳＰＬ１２〜ＳＰＬ７の構成は、図８に示すものと同様である。
離間して配置されている２本の予備配線ＳＰＬ４−ＳＰＬ９，ＳＰＬ５−ＳＰＬ８，ＳＰＬ６−ＳＰＬ７は、予備配線ＳＰＬ４〜ＳＰＬ９が例えばゲートメタル層で形成されていれば、ソースメタル層のメタルＭＬ６，ＭＬ７，ＭＬ８とそれぞれ絶縁層（図示せず）を挟んで交差している。また、メタルＭＬ６，ＭＬ７，ＭＬ８は、それぞれ中間部で切り離されており、メタルＭＬ６の切り離された両端部は、ゲートメタル層のメタルＭＬ９と絶縁層（図示せず）を挟んで交差すると共に、メタルＭＬ９とコンタクトＣ１，Ｃ２により接続されている。
また、同様に、メタルＭＬ７の切り離された両端部は、ゲートメタル層のメタルＭＬ１０と絶縁層（図示せず）を挟んで交差すると共に、メタルＭＬ１０とコンタクトＣ３，Ｃ４により接続されている。メタルＭＬ８の切り離された両端部は、ゲートメタル層のメタルＭＬ１１と絶縁層（図示せず）を挟んで交差すると共に、メタルＭＬ１１とコンタクトＣ５，Ｃ６により接続されている。
このような構成により、ゲートメタル層の方がソースメタル層より低抵抗であれば、離間して配置されている２本の予備配線を、ゲートメタル層を含むメタルとメルト接続することにより、より低い抵抗の経路で接続することが可能となる。その他の構成及び作用効果は、実施例１で説明した表示装置の構成及び作用効果と同様であるので、説明を省略する。
図１１は、表示装置の実施例３における予備配線の離間して配置した部分を拡大して模式的に示す拡大図である。
この予備配線の離間して配置した部分は、実施例１の図３に示す領域Ｙに相当するものであり、非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇ、予備配線ＳＰＬ１〜ＳＰＬ６及び予備配線ＳＰＬ１２〜ＳＰＬ７の構成は、図８に示すものと同様である。
この予備配線の離間して配置した部分は、実施例１の図３に示す領域Ｙに相当するものであり、非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇ、予備配線ＳＰＬ１〜ＳＰＬ６及び予備配線ＳＰＬ１２〜ＳＰＬ７の構成は、図８に示すものと同様である。
離間して配置されている２本の予備配線ＳＰＬ４−ＳＰＬ９，ＳＰＬ５−ＳＰＬ８，ＳＰＬ６−ＳＰＬ７は、予備配線ＳＰＬ４〜ＳＰＬ９が例えばゲートメタル層で形成されていれば、ソースメタル層のメタルＭＬ１２，ＭＬ１３，ＭＬ１４とそれぞれ絶縁層（図示せず）を挟んで交差している。また、メタルＭＬ１２，ＭＬ１３，ＭＬ１４は、それぞれ中間部で切り離されており、メタルＭＬ１２の切り離された両端部は、ゲートメタル層のメタルＭＬ１５と絶縁層（図示せず）を挟んで交差している。
また、同様に、メタルＭＬ１３の切り離された両端部は、ゲートメタル層のメタルＭＬ１６と絶縁層（図示せず）を挟んで交差し、メタルＭＬ１４の切り離された両端部は、ゲートメタル層のメタルＭＬ１７と絶縁層（図示せず）を挟んで交差している。
また、同様に、メタルＭＬ１３の切り離された両端部は、ゲートメタル層のメタルＭＬ１６と絶縁層（図示せず）を挟んで交差し、メタルＭＬ１４の切り離された両端部は、ゲートメタル層のメタルＭＬ１７と絶縁層（図示せず）を挟んで交差している。
このような構成により、ゲートメタル層の方がソースメタル層より低抵抗であれば、離間して配置されている２本の予備配線を、ゲートメタル層を含むメタルとメルト接続することにより、より低い抵抗の経路で接続することが可能となる。その他の構成及び作用効果は、実施例１で説明した構成及び作用効果と同様であるので、説明を省略する。
図１２は、表示装置の実施例４における予備配線の離間して配置した部分を拡大して模式的に示す拡大図である。
この予備配線の離間して配置した部分は、実施例１の図３に示す領域Ｙに相当するものであり、非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇ、予備配線ＳＰＬ１〜ＳＰＬ６及び予備配線ＳＰＬ１２〜ＳＰＬ７の構成は、図８に示すものと同様である。
この予備配線の離間して配置した部分は、実施例１の図３に示す領域Ｙに相当するものであり、非入力側中継配線ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇ、予備配線ＳＰＬ１〜ＳＰＬ６及び予備配線ＳＰＬ１２〜ＳＰＬ７の構成は、図８に示すものと同様である。
離間して配置されている２本の予備配線ＳＰＬ４−ＳＰＬ９，ＳＰＬ５−ＳＰＬ８，ＳＰＬ６−ＳＰＬ７は、予備配線ＳＰＬ４〜ＳＰＬ９が例えばゲートメタル層で形成されていれば、ソースメタル層のメタルＭＬ１８，ＭＬ１９，ＭＬ２０とそれぞれ絶縁層（図示せず）を挟んで交差している。また、メタルＭＬ１８，ＭＬ１９，ＭＬ２０は、それぞれ一方の端部が、予備配線ＳＰＬ９，ＳＰＬ８，ＳＰＬ７の離間して配置された一方の端部と、絶縁層（図示せず）を挟んで交差すると共に、コンタクトＣ７，Ｃ８，Ｃ９により接続されている。
予備配線による修正時に、実施例１のように、２箇所をメルト接続するように構成してある方が、メルト接続が不要な（接続する必要がない）箇所においては、リークにより不完全に接続して混信してしまう可能性が低い。
しかし、メルト接続していない交差部が、リーク接続する可能性が十分低ければ、予備配線による修正工程の作業効率を優先させて、予め、メタルＭＬ１８，ＭＬ１９，ＭＬ２０及び予備配線ＳＰＬ９，ＳＰＬ８，ＳＰＬ７の各一方の端部を、コンタクトＣ７，Ｃ８，Ｃ９により接続しておいても良い。その他の構成及び作用効果は、実施例１で説明した構成及び作用効果と同様であるので、説明を省略する。
しかし、メルト接続していない交差部が、リーク接続する可能性が十分低ければ、予備配線による修正工程の作業効率を優先させて、予め、メタルＭＬ１８，ＭＬ１９，ＭＬ２０及び予備配線ＳＰＬ９，ＳＰＬ８，ＳＰＬ７の各一方の端部を、コンタクトＣ７，Ｃ８，Ｃ９により接続しておいても良い。その他の構成及び作用効果は、実施例１で説明した構成及び作用効果と同様であるので、説明を省略する。
本明細書の実施例１，２，３，４は、全ての点で例示であって制限的なものではないと考えるべきである。本発明の範囲は上述の説明ではなく請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
本発明は、テレビジョン受像機、コンピュータ及び携帯端末機等の表示装置に利用することができる。
１，２４ 表示装置
３ 接続部
７ 表示パネル
１０，２５ 表示領域（表示画面）
２２，２３，２６ ソース駆動回路（駆動回路）
３０ 薄膜トランジスタ
Ｃ１〜Ｃ９ コンタクト
ＭＬ１〜ＭＬ２０ メタル
ｒＬ，ｒＬ１ｅ〜ｒＬ４ｅ，ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇ 非入力側中継配線
ＲＬ，ＲＬ１，ＲＬ２ 入力側中継配線
Ｓ１〜Ｓ７，Ｓ２０，Ｓ２１，Ｓ２３，Ｓ３０，Ｓ３１，Ｓ３２ データ信号線（信号線、ソースライン）
ＳＰＬ１〜ＳＰＬ１２，ＳＰＬ２０〜ＳＰＬ２３ 予備配線
３ 接続部
７ 表示パネル
１０，２５ 表示領域（表示画面）
２２，２３，２６ ソース駆動回路（駆動回路）
３０ 薄膜トランジスタ
Ｃ１〜Ｃ９ コンタクト
ＭＬ１〜ＭＬ２０ メタル
ｒＬ，ｒＬ１ｅ〜ｒＬ４ｅ，ｒＬ３ｆ，ｒＬ４ｆ，ｒＬ１ｇ〜ｒＬ４ｇ 非入力側中継配線
ＲＬ，ＲＬ１，ＲＬ２ 入力側中継配線
Ｓ１〜Ｓ７，Ｓ２０，Ｓ２１，Ｓ２３，Ｓ３０，Ｓ３１，Ｓ３２ データ信号線（信号線、ソースライン）
ＳＰＬ１〜ＳＰＬ１２，ＳＰＬ２０〜ＳＰＬ２３ 予備配線
Claims (4)
- 表示画面にマトリクス状に配置された画素毎の薄膜トランジスタと、
一方向の線上の前記薄膜トランジスタ群、及び該薄膜トランジスタ群を駆動する為の駆動回路をそれぞれ接続する複数の信号線と、
前記表示画面の外周部に前記信号線と接続可能に形成され、前記駆動回路の前記表示画面を介した反対側で離間して配置された複数の予備配線と、
該予備配線の離間して配置された各端部と接続可能なように絶縁層を挟んで交差しているメタル層と
を備えることを特徴とする表示装置。 - 前記メタル層は、離間して配置されており、
前記メタル層の離間して配置された各端部は、接続可能なように、絶縁層を挟んで更に他のメタル層と交差している請求項１に記載の表示装置。 - 前記メタル層の各端部は、前記他のメタル層と接続している請求項２に記載の表示装置。
- 前記予備配線の各端部の一方は、前記他のメタル層と接続している請求項１に記載の表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2015/078392 WO2017060980A1 (ja) | 2015-10-06 | 2015-10-06 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017060980A1 true JPWO2017060980A1 (ja) | 2018-07-26 |
| JP6587693B2 JP6587693B2 (ja) | 2019-10-09 |
Family
ID=58487319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017544108A Expired - Fee Related JP6587693B2 (ja) | 2015-10-06 | 2015-10-06 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11016353B2 (ja) |
| JP (1) | JP6587693B2 (ja) |
| CN (1) | CN108139640A (ja) |
| WO (1) | WO2017060980A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019198208A1 (ja) * | 2018-04-12 | 2019-10-17 | 堺ディスプレイプロダクト株式会社 | 配線の修正方法および表示装置 |
| CN110389477B (zh) | 2018-04-20 | 2022-06-07 | 深超光电（深圳）有限公司 | 薄膜晶体管基板和液晶显示面板 |
| CN109445177A (zh) * | 2019-01-25 | 2019-03-08 | 南京中电熊猫平板显示科技有限公司 | 一种显示面板及其制造方法、修复方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008233506A (ja) * | 2007-03-20 | 2008-10-02 | Sharp Corp | フラットパネルディスプレイ用の基板、フラットパネルディスプレイおよびフラットパネルディスプレイの修正方法 |
| WO2014109221A1 (ja) * | 2013-01-10 | 2014-07-17 | シャープ株式会社 | アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555755B2 (ja) | 1973-04-24 | 1980-02-08 | ||
| TW406204B (en) * | 1995-09-21 | 2000-09-21 | Advanced Display Kk | Liquid crystal display apparatus |
| CN100589155C (zh) * | 2005-08-12 | 2010-02-10 | 夏普株式会社 | 显示装置、液晶显示装置和显示装置的制造方法 |
| TWI345209B (en) * | 2006-09-11 | 2011-07-11 | Au Optronics Corp | Array substrate, and method for repairing thereof, and display panel and display apparatus comprising the same |
| KR101347846B1 (ko) * | 2006-12-27 | 2014-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법 |
| CN101359104A (zh) * | 2007-08-01 | 2009-02-04 | 上海广电Nec液晶显示器有限公司 | 一种修复线结构及其制造方法 |
-
2015
- 2015-10-06 CN CN201580083671.1A patent/CN108139640A/zh active Pending
- 2015-10-06 JP JP2017544108A patent/JP6587693B2/ja not_active Expired - Fee Related
- 2015-10-06 WO PCT/JP2015/078392 patent/WO2017060980A1/ja active Application Filing
-
2018
- 2018-04-05 US US15/946,271 patent/US11016353B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008233506A (ja) * | 2007-03-20 | 2008-10-02 | Sharp Corp | フラットパネルディスプレイ用の基板、フラットパネルディスプレイおよびフラットパネルディスプレイの修正方法 |
| WO2014109221A1 (ja) * | 2013-01-10 | 2014-07-17 | シャープ株式会社 | アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11016353B2 (en) | 2021-05-25 |
| CN108139640A (zh) | 2018-06-08 |
| JP6587693B2 (ja) | 2019-10-09 |
| US20180224705A1 (en) | 2018-08-09 |
| WO2017060980A1 (ja) | 2017-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4567058B2 (ja) | 表示装置、液晶表示装置および表示装置の製造方法 | |
| US6628368B2 (en) | Liquid crystal display capable of being repaired for defects in data lines and method for repairing the same | |
| US7750985B2 (en) | Liquid crystal display panel and repairing method thereof | |
| JP6587693B2 (ja) | 表示装置 | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JP6328794B2 (ja) | 表示装置及び表示装置の製造方法 | |
| JP3304272B2 (ja) | アクティブマトリクス基板およびその構造欠陥処置方法 | |
| KR20140019042A (ko) | 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법 | |
| TWI567951B (zh) | 主動元件陣列基板 | |
| JP2007219046A (ja) | 液晶表示パネル | |
| KR20190095639A (ko) | 표시 패널 및 이의 제조 방법 | |
| CN111403311B (zh) | Goa电路、显示面板及修复方法 | |
| KR100602550B1 (ko) | 표시 장치 및 그 수리 방법 | |
| CN108121125B (zh) | 显示装置不良解析方法 | |
| KR100318537B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 | |
| WO2016103475A1 (ja) | 表示装置及び表示装置の製造方法 | |
| JP2004053727A (ja) | 液晶表示装置 | |
| JPH09166789A (ja) | 液晶表示装置 | |
| KR100333981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 | |
| JPH10104648A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| KR100975801B1 (ko) | 액정표시장치 | |
| JPH04120519A (ja) | 液晶表示パネル | |
| JP2008225177A (ja) | 表示装置 | |
| JPH04350824A (ja) | 表示装置 | |
| JPH10246897A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6587693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |