KR100975801B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100975801B1
KR100975801B1 KR1020030036687A KR20030036687A KR100975801B1 KR 100975801 B1 KR100975801 B1 KR 100975801B1 KR 1020030036687 A KR1020030036687 A KR 1020030036687A KR 20030036687 A KR20030036687 A KR 20030036687A KR 100975801 B1 KR100975801 B1 KR 100975801B1
Authority
KR
South Korea
Prior art keywords
line
data
repair
array substrate
driving signal
Prior art date
Application number
KR1020030036687A
Other languages
English (en)
Other versions
KR20040107658A (ko
Inventor
김철호
김일곤
김철민
박태형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030036687A priority Critical patent/KR100975801B1/ko
Publication of KR20040107658A publication Critical patent/KR20040107658A/ko
Application granted granted Critical
Publication of KR100975801B1 publication Critical patent/KR100975801B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/14—Supports; Fastening devices; Arrangements for mounting thermometers in particular locations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/08—Protective devices, e.g. casings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G01K13/02—Thermometers specially adapted for specific purposes for measuring temperature of moving fluids or granular materials capable of flow

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)

Abstract

데이터 라인의 리페어 리미트(Repair Limit) 구간을 확장하기 위한 액정표시장치가 개시된다. 어레이 기판은 활성 영역, 활성 영역을 둘러싸는 비활성 영역을 포함하고, 활성 영역에 형성되는 복수의 데이터 라인 및 데이터 라인에 교차하는 게이트 라인을 가지고, 어레이 기판의 상부 비활성 영역에 형성되어 데이터 구동 회로부는 데이터 라인들에 구동신호를 인가하며, 라인 블록 선택부는 외부로부터 입력되는 라인 선택신호에 따라 구동신호를 블록 단위로 데이터 라인들에 출력하고, 리페어부는 어레이 기판의 비활성 영역에 형성되어, 데이터 라인들 중 결함이 발생된 특정 데이터 라인에 대응하는 데이터 구동 회로부의 출력단으로부터 구동신호를 입력받으며, 입력된 구동신호를 블록단위의 구동신호로 변환하여 어레이 기판의 하부 비활성 영역에 인접하는 특정 데이터 라인의 끝단으로 인가한다. 따라서, TG 저항 및 커플링 커패시턴스를 줄일 수 있어, 화소 데이터의 신호의 왜곡 없이 데이터 라인을 리페어할 수 있는 리페어 리미트 구간을 확장할 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 종래 기술에 따른 액정표시장치의 어레이 기판을 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치의 구성을 나타낸 단면도이다.
도 3은 도 2에 도시된 어레이 기판의 구성을 나타낸 평면도이다.
*도면의 주요부분에 대한 부호의 설명*
300 : 어레이 기판 370 : 라인 블록 선택부
380 : 제1 TG부 390 : 제2 TG부
CH1,...,CHm : 제1 내지 제m 채널단자
DL1,...,DL2m : 제1 내지 제2m 데이터 라인
RL1: 제1 리페어 라인 RL2 : 제2 리페어 라인
RL3: 제3 리페어 라인
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 데이터 라인의 리페어 리미트(Repair Limit) 구간을 확장하기 위한 액정표시장치에 관한 것이다.
액정표시장치는 액정의 특정한 분자 배열에 전압을 인가하여 다른 분자 배열로 변환시키고, 광학적 성질의 변화를 시각 변화로 변환하는 것으로서, 액정에 의한 빛의 변조를 이용한 디스플레이 장치이다.
상기한 원리로 구동되는 액정표시장치는 박막 트랜지스터(Thin Film Transistor : 이하, TFT라 칭함) 기판, TFT 기판과 대향하는 컬러필터 기판 및 상기 두 기판사이에 개재된 액정층으로 이루어진다. 여기서, 상기 TFT 기판에는 주사 신호를 전달하는 게이트 라인, 화상 신호를 전달하는 데이터 라인, 게이트 라인과 데이터 라인에 연결된 TFT, TFT에 연결된 화소 전극으로 이루어진 화소(Pixel)가 매트릭스 형태로 형성된다. 따라서, TFT는 게이트 라인을 통해 인가되는 주사 신호에 의해 구동되어 화상 신호를 화소전극으로 인가한다.
상기 게이트 라인과 데이터 라인 각각은 상기 화소마다 형성되기 때문에 마이크로 미터 단위 이하의 매우 미세한 크기로 형성된다. 따라서, TFT 기판의 제조 과정에서 라인이 단선되는 불량이 발생할 가능성이 상존하다.
이러한, 불량을 수리하기 위하여 추가 배선(Redundancy) 즉, 리페어 라인(Repair Line)을 형성하는 기술이 일반적으로 사용되고 있다. 상기 리페어 라인은 정상시에는 절연막을 경계로 라인의 배선과 전기적으로 분리되고, 특정 부위의 데이터 라인이 단선되면, 상기 리페어 라인과 상기 단선된 데이터 라인이 교차되는 구간을 레이저로 용접시킨다. 따라서, 상기 데이터 라인이 단선 되더라도 상기 리페어 라인에 의해 상기 데이터 라인에 연결된 화소들이 정상적으로 동작된다.
최근에는 액정표시장치가 대형화됨에 따라 화소수가 증가하고, 화소수가 증가함에 따라 데이터 라인 및 게이트 라인의 수가 증가한다. 이처럼, 데이터 라인수가 증가함에 따라 데이터 라인에 화상 신호를 인가하는 데이터 구동칩의 채널 단자수도 증가하여야 한다.
그러나, 데이터 구동칩의 채널단자를 증가시키는 데에는 한계가 있어, 하나의 채널단자에 복수개의 데이터 라인을 접속하고, 접속된 복수개의 데이터 라인을 선택적으로 채널단자에 연결하는 멀티플렉서(Multiplexer) 구조가 액정표시장치에 사용된다.
도 1은 종래 기술에 따른 액정표시장치의 어레이 기판을 나타낸 도면으로서, 종래 기술에 따른 어레이 기판(100)은 데이터 구동칩(110)의 하나의 채널단자(CH)로부터 입력되는 화소 데이터를 픽셀 어레이(120)에 형성된 복수의 데이터 라인(DL)에 선택적으로 출력하기 위한 라인 블록 선택부(130)를 포함한다.
여기서, 라인 블록 선택부(130)는 데이터 구동칩(110)의 하나의 채널단자(CH)로부터 입력되는 데이터 신호를 2개, 3개의 데이터 라인에 선택적으로 연결한다. 이때, 데이터 라인(DL)의 개수는 데이터 구동칩(110)의 채널단자(CH) 개수의 2배, 3배의 개수이다.
또한, 라인 블록 선택부(130)는 데이터 인쇄회로기판(도시되지 않음)으로부터 인가되는 라인 선택신호(Transmission Gate : 이하, TG 신호라 칭함)에 따라 동작되는 복수의 모스(MOS) 트랜지스터로 구성되어 데이터 구동칩(110)의 하나의 채널단자(CH)로부터 입력되는 데이터 신호를 복수의 데이터 라인(DL) 중 어느 하나에 선택적으로 출력한다.
종래 기술에 따른 액정표시장치는 데이터 라인의 단선 불량을 리페어하기 위한 데이터 리페어 링(Data Repair Ring)(DDR)을 포함한다. 여기서, 데이터 리페어 링(DDR)은 픽셀 어레이(120)를 둘러싸도록 형성된다. 이때, 데이터 리페어 링(DDR)은 라인 블록 선택부(130)의 출력단인 픽셀 어레이(120)의 제1 단에서 데이터 라인(DL)과 절연 상태로 교차하여 형성되고, 픽셀 어레이(120)의 제2 단 즉, 데이터 라인(DL)의 끝단에서 데이터 라인(DL)과 절연상태로 교차하여 형성된다.
여기서, 데이터 리페어 링(DDR)과 데이터 라인(DL)은 금속배선이므로, 데이터 리페어 링(DDR)과 데이터 라인(DL)이 교차되는 영역에 커플링 커패시턴스(Coupling Capacitance)가 발생한다.
상기한 바와 같이, 종래 기술의 액정표시장치에서 데이터 구동칩으로부터 입력된 데이터 신호는 라인 블록 선택부는 MOS 트랜지스터에 의해 구성되므로, 높은 TG 저항을 가져, 라인 블록 선택부를 통해서 출력되는 신호는 왜곡이 발생한다. 따라서, 라인 블록 선택부에서 출력되어 데이터 라인에 인가된 신호는 소정의 왜곡이 발생된 신호이다.
또한, 데이터 라인에 단선이 발생된 경우, 단선된 데이터 라인에 교차하는 구간에서 데이터 리페어 라인이 용접됨에 따라 데이터 리페어 라인을 통해 데이터 신호가 해당 화소에 인가된다. 이때, 라인 블록 선택부에서 출력되어 데이터 리페어 라인에 실린 데이터 신호는 소정의 왜곡이 발생된 신호이므로, 데이터 리페어 라인과 데이터 라인에 의한 커플링 커패시턴스가 커질수록 신호의 왜곡이 심해지는 문제점이 있다.
따라서, 종래 기술은 신호의 왜곡없이 데이터 라인의 리페어를 수행할 수 있는 리페어 리미트(Repair Limit) 구간이 제한되는 문제점이 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로서, 데이터 라인의 리페어 리미트 구간을 확장할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 어레이 기판은 활성 영역, 활성 영역을 둘러싸는 비활성 영역을 포함하고, 활성 영역에 형성되는 복수의 데이터 라인 및 데이터 라인에 교차하는 게이트 라인을 가지고, 어레이 기판의 상부 비활성 영역에 형성되어 데이터 구동 회로부는 데이터 라인들에 구동신호를 인가하며, 라인 블록 선택부는 외부로부터 입력되는 라인 선택신호에 따라 구동신호를 블록 단위로 데이터 라인들에 출력하고, 리페어부는 어레이 기판의 비활성 영역에 형성되어 데이터 라인들 중 결함이 발생된 특정 데이터 라인에 대응하는 데이터 구동 회로부의 출력단으로부터 구동신호를 입력받으며, 입력된 구동신호를 블록단위의 구동신호로 변환하여 어레이 기판의 하부 비활성 영역에 형성되는 특정 데이터 라인의 끝단으로 인가한다.
이러한, 액정표시장치에 따르면, TG 저항 및 커플링 커패시턴스를 줄일 수 있어, 신호의 왜곡없이 데이터 라인을 리페어 할 수 있는 리페어 리미트 구간을 확 장할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 액정표시장치를 첨부 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치의 구성을 나타낸 단면도이고, 도 3은 도 2에 도시된 어레이 기판의 구성을 나타낸 평면도이다.
도 2 및 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치(200)는 어레이 기판(300), 컬러필터 기판(400) 및 어페이 기판(300)과 컬러필터 기판(400) 사이에 개재된 액정층(500)으로 이루어진다. 상기 액정표시장치(200)는 영상을 표시하는 활성 영역(Active Area)과 상기 활성 영역의 주변에 형성된 비활성 영역(Non Active Area)으로 구분된다.
상기 어레이 기판(300)은 제1 기판(310) 상에서 서로 직교하는 방향으로 연장된 다수의 게이트 라인(GL) 및 다수의 데이터 라인(DL1,...,DL2m)을 구비한다. 상기 활성 영역에 대응하여 상기 제1 기판(310) 상에는 상기 게이트 라인들(GL)과 데이터 라인들(DL1,...,DL2m)에 의해서 매트릭스 형태의 화소 영역들이 정의된다. 상기 화소 영역 각각에는 박막 트랜지스터(320) 및 상기 박막 트랜지스터(320)의 드레인 전극(326)에 접속된 화소전극(340)이 형성된다.
즉, 상기 박막 트랜지스터(320)는 폴리-실리콘(Poly-Si)층(321), 그 위에 형성된 게이트 절연막(322) 및 게이트 절연막(322) 상에 형성된 게이트 전극(323)을 포함한다. 상기 폴리 실리콘층(321)은 붕소(B) 또는 인(P)에 의해서 도핑된 n 또는 p 채널로 형성된 층이다.
또한, 게이트 전극(323)이 형성된 상기 게이트 절연막(322) 상에는 폴리 실리콘층(321)의 일부분을 노출시키는 제1 및 제2 콘택홀이 형성된 층간 절연막(324)이 형성된다. 상기 층간 절연막(324) 상에는 상기 제1 콘택홀을 통해 폴리-실리콘층(321)과 전기적으로 연결된 소오스 전극(325) 및 상기 제2 콘택홀을 통해 폴리-실리콘층(321)과 전기적으로 연결된 드레인 전극(326)이 구비된다.
상기 소오스 전극(325) 및 드레인 전극(326)이 형성된 상기 제1 기판(310) 상에는 드레인 전극(326)을 노출시키기 위한 제3 콘택홀(331)을 갖는 보호막(330)이 형성된다. 또한, 상기 보호막(330) 상에는 제3 콘택홀(331)을 통해 드레인 전극(326)과 전기적으로 접속되는 화소전극(340)이 형성된다. 이때, 화소전극(340)은 투명한 도전성 물질인 인듐 틴 옥사이드(Indium Tin Oxide : 이하, ITO라 칭함) 또는 인듐 징크 옥사이드(Idium Zinc Oxide : 이하, IZO라 칭함)에 의해 형성된다.
상기 비활성 영역에 대응하여 어레이 기판(300) 상에는 상기 게이트 라인들(GL)에 순차적으로 게이트 구동신호를 출력하기 위한 게이트 구동 IC(도시되지 않음)가 형성되고, 상기 데이터 라인들(DL1,...,DL2m)에 영상신호를 출력하기 위한 데이터 구동 IC(360-1,...,360-N)가 형성된다.
또한, 어레이 기판(300) 상에는 데이터 구동 IC(360-1,...,360-N)의 채널단자(CH1,...,CHm)에서 출력되는 아날로그 화소 데이터를 데이터 라인들(DL1,...,DL 2m)에 선택적으로 제공하기 위한 라인 블록 선택부(370)가 데이터 구동 IC(360- 1,...,360-N)에 인접하도록 형성된다. 이때, 라인 블록 선택부(370)는 데이터 구동 IC(360-1,...,360-N)로부터 제공되는 블록 단위의 아날로그 화소 데이터를 상기 복수의 데이터 라인들(DL1,...,DL2m)에 시간차를 두고서 인가한다.
즉, 라인 블록 선택부(370)는 m개의 홀수번째 데이터 라인들(DL1,...,DL2m-1)에 블록 단위의 아날로그 화소 데이터를 제공하는 제1 블록(372), m개의 짝수번째 데이터 라인들(DL2,...,DL2m)에 블록 단위의 아날로그 화소 데이터를 제공하는 제2 블록(374)을 포함한다. 이때, 제1 블록(372)은 제1 라인 선택신호(TG1)에 의해 구동되는 제1 NMOS 트랜지스터(NM1)를 포함하고, 제2 블록(374)은 제2 라인 선택신호(TG2)에 의해 구동되는 제2 NMOS 트랜지스터(NM2)를 포함한다. 이때, 제1 블록(372) 및 제2 블록(374)은 PMOS 트랜지스터 또는 CMOS 트랜지스터에 의해 구성될 수 있다.
여기서, 데이터 구동 IC(360-1,...,360-N)의 채널단자들(CH1,...CHm)은 라인 블록 선택부(370)에 의해 각각 두 개의 데이터 라인에 공통적으로 연결된다. 즉, 데이터 구동 IC(360-1)의 출력단자인 제1 채널단자(CH1)는 라인 블록 선택부(370)에 의해 제1 및 제2 데이터 라인(DL1,DL2)에 공통적으로 연결된다.
이때, 본 발명은 데이터 구동 IC(360-1,...,360-N)의 채널단자들(CH1,...CHm)에 각각 두 개의 데이터 라인이 공통적으로 연결된 경우를 예로 들어 설명하였으나, 제1 및 제2 라인 선택신호 이외의 신호에 의해 구동되는 별도의 블록이 추가됨에 따라 채널단자들에 각각 3개 또는 그 이상의 데이터 라인이 공통적으로 연결될 수 있다.
상기 어레이 기판(300) 상의 비활성 영역(NAR)에는 상기 데이터 라인들(DL1,...,DL2m) 중 특정 데이터 라인에 결함이 발생된 경우, 상기 특정 데이터 라인을 리페어 하기 위한 리페어 장치가 형성된다.
즉, 상기 리페어 장치는 상기 데이터 구동 IC(360-1,...,360-N)의 채널단자들(CH1,...CHm)과 절연되어 교차하는 제1 리페어 라인(RL1), 어레이 기판(300)의 좌측 비활성 영역(NAR) 하부에 형성되는 제1 TG부(380), 어레이 기판(300)의 우측 비활성 영역(NAR) 하부에 형성되는 제2 TG부(390), 제1 리페어 라인(RL1)과 제1 TG부(380)를 연결하도록 비활성 영역에 형성되는 제1 연결라인(CL1), 제1 리페어 라인(RL1)과 제2 TG부(390)를 연결하도록 비활성 영역(NAR)에 형성되는 제2 연결라인(CL2), 데이터 라인들(DL1,...,DL2m)의 끝단과 절연되어 교차하고, 제1 TG부(380)와 연결된 제2 리페어 라인(RL2) 및 데이터 라인들(DL1,...,DL2m)의 끝단과 절연되어 교차되고, 제2 TG부(390)와 연결된 제3 리페어 라인(RL3)을 포함한다.
여기서, 제1 TG부(380)는 제1 연결라인(CL1)을 통해 제1 리페어 라인(RL1)과 공통적으로 연결되는 제3 NMOS 트랜지스터(NM3) 및 제4 NMOS 트랜지스터(NM4)를 포함한다. 여기서, 제3 NMOS 트랜지스터(NM3)는 라인 블록 선택부(370)의 제1 NMOS 트랜지스터(NM1)와 동일한 트랜지스터이고, 제1 라인 선택신호(TG1)에 의해 구동된다. 또한, 제4 NMOS 트랜지스터(NM4)는 라인 블록 선택부(370)의 제2 NMOS 트랜지 스터(NM2)와 동일한 트랜지스터이고, 제2 라인 선택신호(TG2)에 의해 구동된다.
또한, 제2 TG부(390)는 제2 연결라인(CL2)을 통해 제1 리페어 라인(RL1)과 공통적으로 연결되는 제5 NMOS 트랜지스터(NM5) 및 제6 NMOS 트랜지스터(NM6)를 포함한다. 이때, 제5 NMOS 트랜지스터(NM5)는 라인 블록 선택부(370)의 제1 NMOS 트랜지스터(NM1)와 동일하고, 제1 라인 선택신호(TG1)에 의해 구동된다. 제6 NMOS 트랜지스터(NM6)는 라인 블록 선택부(370)의 제2 NMOS 트랜지스터(NM2)와 동일하고, 제2 라인 선택신호(TG2)에 의해 구동된다.
상기한 바와 같이 구성되는 본 발명의 일 실시예에 따른 액정표시장치의 리페어 동작을 설명하면 다음과 같다.
먼저, 제2 데이터 라인(DL2)이 단선된 경우를 예로 들어 설명한다.
제2 데이터 라인(DL2)이 단선되면, 제2 데이터 라인(DL2)에 아날로그의 화소 데이터를 제공하는 데이터 구동 IC(360-1)의 제1 채널단자(CH1)와 교차되는 지점에서 제1 리페어 라인(RL1)이 레이저로 용접되어 제1 리페어 라인(RL1)과 제1 채널단자(CH1)가 전기적으로 연결된다. 또한, 단선된 제2 데이터 라인(DL2)이 제1 TG부(380)에 인접한 데이터 라인이므로, 제2 데이터 라인(DL2)의 끝단에서 절연되어 교차되는 지점에서 제2 리페어 라인(RL2)이 레이저로 용접되어 단선된 제2 데이터 라인(DL2)과 전기적으로 연결된다.
따라서, 데이터 구동 IC(360-1)의 제1 채널단자(CH1)로부터 입력된 아날로그 화소 데이터는 제1 리페어 라인(RL1) 및 제1 연결라인(CL1)을 통해 제1 TG부(380)로 출력되고, 제1 TG부(380)는 제1 또는 제2 라인 선택신호(TG1,TG2)에 따라 구동되어 입력된 아날로그 화소 데이터를 블록 단위의 아날로그 화소 데이터로 변환하여 제2 리페어 라인(RL2)으로 출력한다. 제2 리페어 라인(RL2)은 제1 TG부(380)로부터 입력된 블록 단위의 아날로그 화소 데이터를 제2 데이터 라인(DL2)으로 출력한다.
이어, 제2m 데이터 라인(DL2m)이 단선되는 경우, 제2m 데이터 라인(DL2m)에 아날로그 화소 데이터를 제공하는 데이터 구동 IC(360-N)의 제m 채널단자(CHm)와 교차되는 지점에서 제1 리페어 라인(RL1)이 레이저로 용접되어 제1 리페어 라인(RL1)과 제m 채널단자(CHm)가 전기적으로 연결된다. 또한, 단선된 제2m 데이터 라인(DL2m)이 제2 TG부(390)에 인접한 데이터 라인이므로, 제2m 데이터 라인(DL2m)의 끝단에서 절연되어 교차되는 지점에서 제3 리페어 라인(RL3)이 레이저로 용접되어 단선된 제2m 데이터 라인(DL2m)과 전기적으로 연결된다.
따라서, 데이터 구동 IC(360-N)의 제m 채널단자(CHm)로부터 입력된 아날로그 화소 데이터는 제1 리페어 라인(RL1) 및 제2 연결라인(CL2)을 통해 제2 TG부(390)로 출력되고, 제2 TG부(390)는 제1 또는 제2 라인 선택신호(TG1,TG2)에 따라 구동되어 입력된 아날로그 화소 데이터를 블록 단위의 아날로그 화소 데이터로 변환하여 제3 리페어 라인(RL3)으로 출력한다. 제3 리페어 라인(RL3)은 제2 TG부(390)로 부터 입력된 블록 단위의 아날로그 화소 데이터를 제2m 데이터 라인(DL2m)으로 출력한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 단선된 데이터 라인이 제1 TG부(380) 또는 제2 TG부(390)에 인접한 데이터 라인인지를 판단하여 단선된 데이터 라인의 끝단에서 교차되는 제2 리페어 라인(RL2) 또는 제3 리페어 라인(RL3)을 선택적으로 용접하여 전기적으로 연결시킨다.
또한, 본 발명은 제1 및 제2 TG부(380,390)도 라인 블록 선택부(370)와 동일한 MOS 트랜지스터에 의해 구성되므로, 데이터 라인에 출력되는 데이터에 영향을 미치는 TG 저항이 크다. 따라서, 제1 TG부(380) 및 제2 TG부(390)는 데이터 라인에 인가되는 데이터에 대한 TG 저항의 영향을 최소한으로 줄이기 위하여 데이터 라인의 끝단에 인접한 영역인 어레이 기판(300)의 좌측 비활성 영역 하부 및 우측 비활성 영역 하부에 각각 형성된다.
상기에서 설명한 바와 같이, 본 발명은 데이터 구동 IC가 어레이 기판 상에 형성된 경우를 예로 들어 설명하였으나, 데이터 구동 IC가 TCP를 통해 어레이 기판에 아날로그 화소 데이터를 출력하는 액정표시장치에도 본 발명이 적용될 수 있다.
또한, 본 발명은 Poly Si 액정표시장치를 예로 들어 설명하였으나, a-Si 액정표시장치에도 적용될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 데이터 구동 IC의 채널단 자에 절연되어 교차하도록 형성되는 제1 리페어 라인, 어레이 기판의 좌측 하부 및 우측 하부에 형성된 제1 및 제2 TG부, 어레이 기판의 데이터 라인의 끝단에 절연되어 교차되도록 형성되어 제1 TG부에서 출력되는 영상신호를 데이터 라인의 끝단으로 출력하는 제2 리페어 라인 및 데이터 라인의 끝단에 절연되어 교차되도록 형성되어 제2 TG부에서 출력되는 영상신호를 데이터 라인의 끝단으로 출력하는 제3 리페어 라인을 포함한다.
그러므로, 본 발명은 채널단자에 교차되어 형성되는 제1 리페어 라인과, 데이터 라인의 끝단에 위치하는 제1 및 제2 TG부에 의해 TG 저항에 따른 화소 데이터의 왜곡을 줄일 수 있다.
또한, 본 발명은 단선된 데이터 라인이 제1 또는 제2 TG부에 인접하였는지를 판단하여 제2 리페어 라인 또는 제3 리페어 라인을 단선된 데이터 라인과 선택적으로 용접함에 따라 채널단자와 제1 리페어 라인이 교차되는 영역에 발생하는 커플링 커패시턴스를 줄일 수 있어 리페어시 발생하는 데이터의 왜곡을 줄일 수 있는 효과도 있다.
따라서, 본 발명은 데이터 라인의 리페어시 데이터 라인에 인가되는 데이터의 왜곡 없이 데이터 라인을 리페어 할 수 있는 리페어 리미트(Limit) 구간을 넓힐 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 활성 영역, 상기 활성 영역을 둘러싸는 비활성 영역을 포함하고, 상기 활성 영역에 형성되는 복수의 데이터 라인 및 상기 데이터 라인들에 교차하는 게이트 라인들을 갖는 어레이 기판;
    상기 어레이 기판의 상부 비활성 영역에 형성되어 상기 데이터 라인들에 구동신호를 인가하는 데이터 구동 회로부;
    외부로부터 입력되는 라인 선택신호에 따라 상기 데이터 구동 회로부로부터 입력되는 구동신호를 블록 단위로 상기 데이터 라인들에 출력하는 라인 블록 선택부;
    상기 비활성 영역에 형성되고, 상기 데이터 라인들 중 결함이 발생된 특정 데이터 라인에 대응하는 구동신호를 상기 어레이 기판의 하부 비활성 영역에 인접하는 상기 특정 데이터 라인의 끝단으로 인가하는 리페어부를 포함하고,
    상기 리페어부는 상기 데이터 구동 회로부 및 상기 라인 블록 선택부의 사이를 통해 상기 데이터 구동 회로부와 연결되며,
    상기 리페어부는,
    상기 데이터 구동 회로부의 출력단에 절연 상태로 교차되도록 형성되는 제1 리페어 라인;
    상기 데이터 라인 중 상기 어레이 기판의 좌측에 위치하는 데이터 라인에 결함이 발생된 경우, 상기 라인 선택신호에 따라 동작되어 상기 제1 리페어 라인을 통해 입력되는 상기 구동신호를 상기 블록 단위의 구동신호로 변환하는 제1 라인 블록부;
    상기 데이터 라인 중 상기 어레이 기판의 우측에 위치하는 데이터 라인에 결함이 발생된 경우, 상기 라인 선택신호에 따라 동작되어 상기 제1 리페어 라인을 통해 입력되는 상기 구동신호를 상기 블록 단위의 구동신호로 변환하는 제2 라인 블록부;
    상기 데이터 라인의 끝단에 절연상태로 교차되어 형성되고, 상기 제1 라인 블록부에서 출력되는 블록 단위의 구동신호를 상기 결함이 발생된 데이터 라인으로 출력하는 제2 리페어 라인; 및
    상기 데이터 라인의 끝단에 절연상태로 교차되어 형성되고, 상기 제2 라인 블록부에서 출력되는 블록 단위의 구동신호를 상기 결함이 발생된 데이터 라인으로 출력하는 제3 리페어 라인을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 라인 블록부는 상기 어레이 기판의 좌측 비활성 영역의 하부에 형성되고, 상기 제2 라인 블록부는 상기 어레이 기판의 우측 비활성 영역의 하부에 형성되는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 제1 리페어 라인은 상기 특정 데이터 라인에 구동신호를 인가하는 출력단과 전기적으로 접속되고, 상기 제2 및 상기 제3 리페어 라인은 상기 제1 라인 블록부 및 상기 제2 라인 블록부로부터 블록단위의 구동신호를 각각 입력받는 상기 데이터 라인과 전기적으로 접속되는 것을 특징으로 하는 액정표시장치.
  5. 활성 영역, 상기 활성 영역을 둘러싸는 비활성 영역을 포함하고, 상기 활성 영역에 형성되는 복수의 데이터 라인 및 상기 데이터 라인들에 교차하는 게이트 라인들을 갖는 어레이 기판;
    상기 어레이 기판의 상부 비활성 영역에 형성되어 상기 데이터 라인들에 구동신호를 인가하는 데이터 구동 회로부;
    외부로부터 입력되는 라인 선택신호에 따라 상기 구동 회로부로부터 입력되는 구동신호를 블록 단위로 상기 데이터 라인들에 출력하는 라인 블록 선택부;
    상기 데이터 구동 회로부의 출력단에 절연 상태로 교차되도록 형성되는 제1 리페어 라인;
    상기 데이터 라인 중 상기 어레이 기판의 좌측에 위치하는 데이터 라인에 결함이 발생된 경우, 상기 라인 선택신호에 따라 동작되어 상기 제1 리페어 라인을 통해 입력되는 상기 구동신호를 상기 블록 단위의 구동신호로 변환하는 제1 라인 블록부;
    상기 데이터 라인 중 상기 어레이 기판의 우측에 위치하는 데이터 라인에 결함이 발생된 경우, 상기 라인 선택신호에 따라 동작되어 상기 제1 리페어 라인을 통해 입력되는 상기 구동신호를 상기 블록 단위의 구동신호로 변환하는 제2 라인 블록부;
    상기 데이터 라인의 끝단에 절연상태로 교차되어 형성되고, 상기 제1 라인 블록부에서 출력되는 블록 단위의 구동신호를 상기 결함이 발생된 데이터 라인으로 출력하는 제2 리페어 라인; 및
    상기 데이터 라인의 끝단에 절연상태로 교차되어 형성되고, 상기 제2 라인 블록부에서 출력되는 블록 단위의 구동신호를 상기 결함이 발생된 데이터 라인으로 출력하는 제3 리페어 라인을 포함하는 것을 특징으로 하는 액정표시장치.
KR1020030036687A 2003-06-09 2003-06-09 액정표시장치 KR100975801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030036687A KR100975801B1 (ko) 2003-06-09 2003-06-09 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030036687A KR100975801B1 (ko) 2003-06-09 2003-06-09 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040107658A KR20040107658A (ko) 2004-12-23
KR100975801B1 true KR100975801B1 (ko) 2010-08-13

Family

ID=37381720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030036687A KR100975801B1 (ko) 2003-06-09 2003-06-09 액정표시장치

Country Status (1)

Country Link
KR (1) KR100975801B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020082361A (ko) * 2001-04-23 2002-10-31 삼성전자 주식회사 수리선을 가지는 액정 표시 장치용 박막 트랜지스터어레이 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020082361A (ko) * 2001-04-23 2002-10-31 삼성전자 주식회사 수리선을 가지는 액정 표시 장치용 박막 트랜지스터어레이 기판

Also Published As

Publication number Publication date
KR20040107658A (ko) 2004-12-23

Similar Documents

Publication Publication Date Title
CN101110443B (zh) 显示基板、其制造方法和具有显示基板的显示设备
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
KR100725194B1 (ko) 표시 장치
JP5405726B2 (ja) 駆動チップ、それを具備した表示装置及びリペア方法
US7746417B2 (en) Thin film transistor array panel for a display
US20180292691A1 (en) Display substrate and test method thereof
KR100372300B1 (ko) 수리선을 가지는 액정 표시 장치용 박막 트랜지스터 기판
US20090167976A1 (en) Array Substrate of Liquid Crystal Display, Method of Repairing Same, and Liquid Crystal Display
US9208738B2 (en) Display substrate, method of manufacturing the same, and display apparatus having the same
KR101375845B1 (ko) 액정표시소자 및 그 제조방법
KR19980075976A (ko) 배선을 수리하기 위한 평판 표시 장치용 기판
CN101202289A (zh) 薄膜晶体管基板、液晶显示设备及其制造方法
US20080174713A1 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
CN110908200B (zh) 显示面板
KR101146533B1 (ko) 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
KR100975801B1 (ko) 액정표시장치
JP5221408B2 (ja) 表示装置及びその製造方法
KR20080082145A (ko) 액정표시장치 및 리페어 방법
KR20040055188A (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR100529562B1 (ko) 다수개의 수리 선을 갖는 액정 표시 장치
KR20040017504A (ko) 액정 표시 장치
KR100951894B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR100313117B1 (ko) 액정표시장치의 구동회로 패턴 구조
KR101054342B1 (ko) 표시 장치용 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee