JPWO2017026278A1 - 超音波撮像装置および超音波探触子 - Google Patents

Abstract

遅延回路の複数のキャパシタ（電荷蓄積領域）を少ない信号線数で制御することのできるサブビームフォーマでは、キャパシタの数に応じて最大遅延量に制限がある。超音波探触子は、２次元に配列された複数の振動子と、複数の振動子にそれぞれ接続された遅延回路および遅延回路に遅延量を設定する複数の信号線が搭載された探触子内ビームフォーマＩＣとを内蔵する。遅延回路は、それぞれ、第１遅延量と第２遅延量を合算した遅延量だけ信号を遅延させる。複数の遅延回路は、複数のグループに分けられ、同一の行に並んだ遅延回路には共通の第１遅延量が、同一の列に並んだ遅延回路に共通の第２遅延量が、それぞれ信号線によって設定される。遅延量演算部は、遅延回路に設定される第１遅延量および第２遅延量の合計が予め定めた最大遅延量以下になるように、第１遅延量および第２遅延量をそれぞれ算出する。

Description

本発明は、被検体に超音波探触子から超音波を送信し、被検体内で反射した超音波を超音波探触子により受信し、被検体内の内部構造を画像化する超音波撮像装置に関する技術である。

超音波撮像技術とは、超音波（聞くことを意図しない音波、一般的には約２０ｋＨｚ以上の高周波数の音波）を用いて人体をはじめとする被検体の内部を非侵襲的に画像化する技術である。例えば、医用超音波撮像装置は、超音波探触子から送信走査線に沿って超音波ビームを被検体の体内に向けて送信し、体内からのエコー信号を受信する。受信ビームフォーマは、受信走査線上の複数の受信焦点ごとに、複数の超音波素子の受信信号を整相加算した信号を生成する。この整相出力を画像処理部が処理することによって超音波画像が生成される。

超音波探触子には、複数の超音波振動子（電気音響変換素子）が内蔵されており、超音波信号の送受信を行う。超音波探触子は、送信時には、各素子（チャンネル）に適切な遅延時間を与えることによって送信焦点にフォーカスされた超音波ビームを作り出すことができる。また、各チャネルの受信信号に与える遅延時間を変え、遅延後の受信信号を加算することで、所望の受信焦点にフォーカスされた信号を作り出すことができる。受信焦点を移動させることにより、撮像領域全体の信号を取得でき、この信号を用いて超音波画像が生成される。このように、各チャンネルに遅延時間を与え、ある点にフォーカスする処理を行う回路は、ビームフォーマあるいは整相回路などと呼ばれている。

超音波探触子内の所定数のチャンネルをまとめることにより、全チャンネル数よりも少ないサブアレイを設定し、超音波信号の遅延処理を２段階に行う構成が提案されている（特許文献１）。この技術では、超音波探触子内に複数のサブビームフォーマを配置して、本体内にメインビームフォーマを配置する。複数のサブビームフォーマはそれぞれ、対応するサブアレイ内の複数のチャネルの受信信号を遅延処理して加算した後、超音波探触子と本体とを接続するケーブルを介してメインビームフォーマに送出する。メインビームフォーマは、複数のサブビームフォーマから受け取った信号を再び遅延処理して加算することにより、受信焦点にフォーカスした信号を得る。また、特許文献２にもサブビームフォーマとメインビームフォーマを備えた装置が開示されている。

特許文献３には、アナログ信号を遅延量可変で遅延させる回路として、サンプルホールド手段と、これに接続された複数のキャパシタメモリ回路とを用いる回路が開示されている。キャパシタメモリ回路は、キャパシタと、キャパシタの前段に配置された書き込みスイッチと、後段に配置された読み出しスイッチとを含む。複数のキャパシタメモリ回路は、並列接続されている。この遅延回路は、サンプルホールド手段のホールド時間と、複数のキャパシタメモリ回路への書き込みパルスのタイミングと読み出しパルスのタイミングの差によって遅延量を可変に調整することができる。

特開２００５−２７０４２３号公報 米国特許第６０１３０３２号明細書 特開昭６２−１２３８１９号公報

解像度の高い超音波画像を短時間で生成するため、超音波探触子を構成する超音波振動子の個数を増加させることが望まれている。例えば、超音波振動子を２次元的に配列したマトリクスアレイ（２次元アレイ探触子）は、チャンネル数が数千から１万チャンネル程度になる。しかしながら、超音波探触子を手で持って操作できるようにするためには、超音波探触子と本体とを接続するケーブルの太さに限界があり、従来の１次元アレイ探触子のように、２次元アレイ探触子の数千から１万チャンネルのすべてを本体装置に直接接続することは難しい。そのため、特許文献１、２のように複数のサブビームフォーマを超音波探触子内に配置し、サブアレイ内の複数のチャンネルの遅延および加算処理した後の信号を、本体のメインビームフォーマに受け渡す構成が望ましい。これにより、本体のメインビームフォーマへ接続する信号線数を減らすこと (チャンネルリダクション) が可能となる。

しかしながら、チャンネル数が数千から１万チャンネルオーダの２次元アレイ探触子は、超音波探触子内に配置するサブビームフォーマの数も多くなり、検査者の掌程度に収まるコンパクトな形状が要求される２次元アレイ探触子の中に配置することが難しくなる。そのため、ＩＣ（半導体集積化回路）で、しかも、少ない配線層数（４〜８層程度）で、多数のサブビームフォーマを実現することが望まれる。

一つのサブビームフォーマは、チャンネル数と同数の遅延回路、遅延回路に遅延量を設定する制御回路、各チャンネルと遅延回路を接続する信号線、遅延回路と制御回路とを接続する信号線、および、遅延回路で遅延後の信号を加算して出力する加算回路を少なくとも含む。遅延回路をキャパシタ（電荷蓄積領域）を用いた時間離散的な電荷蓄積領域処理で構成する場合、浅部を撮像したい場合や、探触子真下方向に対して大きく角度を振った範囲を撮像可能な遅延時間を確保するためには、一つのチャンネルに対応する遅延回路に１６〜６４個程度のキャパシタを配置する必要がある。キャパシタは例えば金属‐絶縁体‐金属（ＭＩＭ）構造などをとる半導体プロセス技術で形成される。各キャパシタには、それぞれ書き込みスイッチと読み出しスイッチが必要であり、各スイッチを制御するための信号線も必要になる。このような遅延回路を、独立に制御し多数集積化したＩＣは、大きな回路規模になり、超音波探触子内に配置可能なＩＣチップのダイサイズで実現することは困難である。

そのため、できるだけ小さなシリコン面積で、多数のサブビームフォーマを制御可能なＩＣ内蔵回路構成の開発が望まれている。

本発明は、遅延回路の複数のキャパシタ（電荷蓄積領域）を少ない信号線数で制御することのできるサブビームフォーマＩＣを超音波探触子に内蔵する超音波撮像装置を提供することを目的とする。

本発明の超音波撮像装置は、２次元に配列された複数の振動子と、複数の振動子にそれぞれ接続された遅延回路および前記遅延回路に遅延量を設定する複数の信号線とを備えるビームフォーマＩＣを内蔵する超音波探触子と、所望の撮像方向に応じて遅延回路に設定する遅延量を算出する遅延量演算部とを有する。遅延回路はそれぞれ、第１遅延量と第２遅延量を設定可能な構成であって、第１遅延量と第２遅延量を合算した遅延量だけ信号を遅延させる。複数の遅延回路は、複数のグループに分けられ、グループごとに行方向および列方向に配列してビームフォーマＩＣに搭載されている。グループ内の同一の行に並んだ遅延回路には共通の第１遅延量が、グループ内の同一の列に並んだ遅延回路には共通の第２遅延量が、それぞれ信号線によって設定される。遅延量演算部は、遅延回路に設定される第１遅延量および第２遅延量の合計が予め定めた最大遅延量以下になるように、第１遅延量および第２遅延量をそれぞれ算出する。

本発明は、遅延回路を行方向・列方向に配列し、行方向に共通の第１遅延量、列方向に共通の第２遅延量をそれぞれ信号線により設定した集積度の高い制御方式を提供することで、少ない信号線数で遅延量の集合を精度よく制御することができる。また、第１遅延量および第２遅延量の合計を予め定めた最大遅延量以下に設定することにより、画質劣化を抑制することができる。

実施形態の超音波撮像装置１１００の斜視図。 実施形態の超音波撮像装置１１００のブロック図。 グループ（サブビームフォーマ）４０００内の遅延回路５１００の配列を示す説明図。 （ａ）振動子アレイの各振動子の送信時の遅延量を示す説明図、（ｂ）一つのサブアレイ（サブビームフォーマ）の振動子（遅延回路）の遅延量を示す説明図、（ｃ）サブビームフォーマごとの送信信号の遅延量を示す説明図、（ｄ）サブビームフォーマ（サブアレイ）内の遅延回路（振動子）ごとの送信時遅延量（微小遅延）を示す説明図。 実施形態の超音波撮像装置１１００のブロック図。 （ａ）サブビームフォーマ（サブアレイ）内の遅延回路（振動子）ごとの受信時遅延量（微小遅延）を示す説明図、（ｂ）一つのサブアレイ（サブビームフォーマ）の振動子（遅延回路）の遅延量を示す説明図、（ｃ）メインビームフォーマによる遅延量を示す説明図、（ｄ）振動子アレイの各振動子の受信時の遅延量を示す説明図。 グループ（サブビームフォーマ）４０００内の遅延回路５１００が加算部に接続されていることを示す説明図。 遅延回路５１００の回路構成を示す回路図。 サブビームフォーマ４０００の回路構成を示す回路図。 サブビームフォーマ４０００の一部の回路構成を示す回路図。 サブビームフォーマ４０００の各遅延回路５１００に設定される遅延量と、最初に書き込まれるキャパシタの番号ｉ_Ｆと、最初に読み出されるキャパシタの番号ｊ_Ｆを示す説明図。 （ａ）図１１のサブビームフォーマ４０００の各遅延回路の遅延量を示す説明図、（ｂ）サブビームフォーマ４０００の各遅延回路の最初に書き込まれるキャパシタの番号ｉ_Ｆと、最初に読み出されるキャパシタの番号ｊ_Ｆとの変化を模式的に示す説明図。 実施形態の別の態様の超音波撮像装置１１００のブロック図。 （ａ）〜（ｄ）２次元振動子アレイ２１００と撮像範囲６００１の向きを示す説明図。 （ａ）〜（ｆ）列方向に並んだ３つの遅延回路のキャパシタの数と遅延量との関係性を説明する図。 最大遅延量設定部の動作を示すフローチャート。 （ａ）振動子の理想的な遅延量の分布を示す説明図、（ｂ）各サブアレイの理想的な遅延量の分布を示す説明図、（ｃ）サブビームフォーマ内の遅延回路の微小遅延量を示す説明図。 （ａ）設定された微小遅延量の分布を示す説明図、（ｂ）理想的な微小遅延量と図（ａ）の微小遅延量との誤差を示す説明図、（ｃ）および（ｄ）第２遅延量及び第１遅延量の設定値と理想値とを示すグラフ。 遅延量演算部の動作を示すフローチャート。 （ａ）設定された微小遅延量の分布を示す説明図、（ｂ）理想的な微小遅延量と図（ａ）の微小遅延量との誤差を示す説明図、（ｃ）および（ｄ）第２遅延量及び第１遅延量の設定値と理想値とを示すグラフ。 （ａ）設定された微小遅延量の分布を示す説明図、（ｂ）理想的な微小遅延量と図（ａ）の微小遅延量との誤差を示す説明図、（ｃ）および（ｄ）第２遅延量及び第１遅延量の設定値と理想値とを示すグラフ。 （ａ）〜（ｃ）同一の撮像方向について第２遅延量及び第１遅延量の設定値が異なる場合のビームプロファイルを示すグラフ。 （ａ）〜（ｃ）同一の撮像方向について第２遅延量及び第１遅延量の設定値が異なる場合のビームプロファイルを示すグラフ。 （ａ）〜（ｃ）同一の撮像方向について第２遅延量及び第１遅延量の設定値が異なる場合のビームプロファイルを示すグラフ。 （ａ）〜（ｄ）振動子の微小遅延誤差量からサブマスク処理までの手順を示す説明図。 （ａ）および（ｂ）振動子の微小遅延誤差量とサブマスク処理を示す説明図、（ｃ）ビームプロファイルを示すグラフ。 （ａ）および（ｂ）振動子の微小遅延誤差量とサブマスク処理を示す説明図、（ｃ）ビームプロファイルを示すグラフ。 （ａ）および（ｂ）振動子の微小遅延誤差量とサブマスク処理を示す説明図、（ｃ）ビームプロファイルを示すグラフ。

本発明の一実施形態について説明する。

本発明の実施形態の超音波撮像装置について図面を用いて説明する。

図１に示すように、実施形態の超音波撮像装置１１００は、超音波探触子１０００と本体１１１０とを備えている。図２に示すように、超音波探触子１０００は、振動子アレイ２１００と、探触子内ビームフォーマＩＣ２０００を内蔵している。振動子アレイ２１００は、複数の振動子２１１１を２次元に配列した構成である。探触子内ビームフォーマＩＣ２０００は、複数の振動子２１１１にそれぞれ接続された遅延回路５１００と、遅延回路５１００に遅延量を設定する複数の信号線３２１０、３３１０とを備えている。また、超音波撮像装置１１００は、所望の撮像方向に応じて、遅延回路５１００に設定する遅延量を算出する遅延量演算部２００を備えている。図２では、遅延量演算部２００を本体１１１０に搭載した構造を示しているが、超音波探触子１０００に搭載することも可能である。

遅延回路５１００はそれぞれ、第１遅延量と第２遅延量を設定可能な構成あり、第１遅延量と第２遅延量を合算した遅延量だけ信号を遅延させる。遅延回路５１００の詳しい構造については後述する。

複数の遅延回路５１００は、図２のように複数のグループ４０００に分けられている。複数の遅延回路５１００は、グループ４０００ごとに行方向および列方向に配列してビームフォーマＩＣ２０００に搭載されている。グループ４０００内の同一の行に並んだ遅延回路５１００には共通の第１遅延量が信号線３３１０によって設定される。また、グループ４０００内の同一の列に並んだ遅延回路５１００には、共通の第２遅延量が、信号線３２１０によって設定される。

遅延量演算部２００は、遅延回路５１００に設定される第１遅延量および第２遅延量の合計が予め定めた最大遅延量以下になるように、第１遅延量および第２遅延量をそれぞれ算出する。以下、信号線３３１０を第１信号線と、信号線３２１０を第２信号線と呼ぶ。

探触子内ビームフォーマＩＣ２０００は、複数の遅延回路５１００の他に、列方向遅延シーケンサ３２００、行方向遅延シーケンサ３３００が集積されている。また、探触子内ビームフォーマＩＣ２０００には、さらに、第１信号線３３１０、第２信号線３２１０の他に、複数の振動子２１１１と遅延回路５１００をそれぞれ接続する振動子配線５３１０が集積されている。探触子内ビームフォーマＩＣ２０００を構成する遅延回路５１００は、中間のアナログ信号回路群を介して振動子２１１１の何れか一つと振動子配線５３１０で１対１に具備され、振動子２１１１に受け渡す送信信号、および、超音波受信時に振動子２１１１の受信した受信信号をそれぞれ信号処理の過程で遅延させる。

遅延回路５１００は、第１遅延量と第２遅延量を設定可能な構成であり、第１遅延量と第２遅延量を合算した遅延量だけ送信信号および受信信号を遅延させる。

図２に示すように、振動子２１１１に１：１で対応付けられる複数の遅延回路５１００を含む信号処理回路群は、複数個の遅延回路５１００を格子配置状にまとめた集合（グループ４０００）に分けられ、行方向（横方向）および列方向（縦方向）に配列して探触子内ビームフォーマＩＣ２０００上に集積化されている。複数個の遅延回路５１００を格子配置状にまとめた集合（グループ４０００）は、集合全体（複数のグループ４０００の全体）として遅延による送信・受信のビーム指向性を形成できる部分的なビームフォーマとみなせる。よって、グループ４０００を、以下の説明では、サブビームフォーマ４０００と呼ぶ。

一つのサブビームフォーマ４０００内の遅延回路５１００には、上述のように、遅延回路５１００の行ごとに第１信号線３３１０、および列ごとに第２信号線３２１０によって遅延量が設定される。すなわち、同一の行に並んだ遅延回路５１００には第１信号線３３１０によって共通の第１遅延量が設定される。また、同一の列に並んだ遅延回路５１００には第２信号線３２１０によって共通の第２遅延量が設定される。各遅延回路５１００は、設定された第１遅延量と第２遅延量を合算した遅延量だけ信号を遅延させる。第１信号線３３１０、第２信号線３２１０にはそれぞれ行方向シーケンサ３３００、列方向シーケンサ３２００が接続され、遅延量を設定するための信号が受け渡される。

このように、振動子２１１１ごとに配置された遅延回路５１００を、複数のサブビームフォーマ４０００に分けて、行方向および列方向に配列し、行ごとおよび列ごとに共通の遅延量を設定する構成にしたことにより、行ごとおよび列ごとに信号線を配置すればよく、一つの遅延回路５１００ごとに信号線を個別配置する場合よりも少ない数の信号線で遅延量を設定することができる。しかも、遅延回路５１００が、第１遅延量と第２遅延量を合算した遅延量だけ信号を遅延させることにより、第１遅延量と第２遅延量の組み合わせで遅延量を設定できるため、少ない信号線数で、より多くの遅延量を組み合わせ設定することができる。

図３を用いてサブビームフォーマ４０００の遅延回路５１００の配置関係を改めて説明すると、行方向の第１信号線３３１０は、グループ内の行ごとに配置される。第１信号線３３１０は、その行に並んだ遅延回路５１００に共通に接続されて第１遅延量を設定する。列方向の第２信号線３２１０は、グループの列ごとに配置される。第２信号線３２１０は、列に並んだ遅延回路５１００に共通に接続されて第２遅延量を設定する。図２、図３の図示においてこれらの信号線は４本の横線（実線）と３本の縦線（破線）で作図しているが、その１本１本は信号バス接続を表し、実施回路では複数本の配線で実装される場合がある。なお、行方向シーケンサ３３００、列方向シーケンサ３２００は、必ずしも探触子内ビームフォーマＩＣ２０００と同じダイあるいはチップあるいはデバイスに集積化しなくてもよく、探触子内ビームフォーマＩＣ２０００とは別体として超音波探触子１０００内に内蔵してもよい。

サブビームフォーマ４０００内の遅延回路５１００の行方向および列方向の配列は、それらの遅延回路５１００が接続されている振動子２１１１の２次元の配列に対応していることが望ましい。一つのサブビームフォーマ４０００を構成する遅延回路５１００が接続された振動子２１１１の集合を、以下の説明では、サブアレイ２２１０と呼ぶ。２次元配列された振動子２１１１のアレイ（振動子アレイ２１００）においては、複数の振動子２１１１のうち送信焦点に最も近い振動子には大きな遅延量が、送信焦点から最も遠い振動子には小さな遅延量が設定され、その間の領域に位置する振動子は、送信焦点からの距離に応じて円環状の徐々に遅延量が変化するように設定される。そのため、振動子アレイ２１００の真下方向（振動子アレイ２１００の中央から振動子アレイ２１００の法線方向）に送信する場合は図４（ａ）のような遅延量になる。また、一つのサブアレイ２１１０の複数の振動子２１１１の遅延量は、図４（ｂ）のように、一つの端部の振動子２１１１からその対角にある振動子２１１１に向かって徐々に変化する。このように、一つの端部の振動子２１１１からその対角にある振動子２１１１に向かって遅延量が変化する分布は、サブビームフォーマ４０００の行ごとおよび列ごとに共通の遅延量を設定し、両遅延量を合算する構成によって設定することが可能である。また、行ごとおよび列ごとに共通の遅延量のいずれかを一定にすることにより、列方向もしくは行方向に沿って遅延量が変化する分布を設定することが可能である。よって、サブビームフォーマ４０００内の遅延回路５１００の配列は、遅延回路５１００が接続されている振動子２１１１の２次元の配列（サブアレイ２２１０）に対応していることが望ましい。

なお、図２、図４（ｂ）では、図示の都合上、振動子アレイ２１００の振動子２１１１の数を、図４（ａ）よりも低減して描いている。また、図２では、複数のサブビームフォーマ４０００の一部の信号線が行方向シーケンサ３３００または列方向シーケンサ３２００に接続されていることを示す線を省略している。

また、図２では、複数のサブビームフォーマ４０００が間隔をあけて探触子内ビームフォーマＩＣ２０００に搭載されているが、探触子内ビームフォーマＩＣ２０００上のサブビームフォーマ４０００の配置は、図２の配置に限定されるものではなく、隣接するサブビームフォーマ４０００を連続配置することも可能である。この場合、信号線３３１０、３２１０を、他のサブビームフォーマ４０００の上や下を通して配線し、行方向シーケンサ３３００および列方向シーケンサ３２００に接続すればよい。また、後で説明するように、隣接するサブビームフォーマ４０００の信号線同士を接続することも可能である。ここでは、隣接するサブビームフォーマ４０００の信号線が接続されておらず、直接、行方向シーケンサ３３００および列方向シーケンサ３２００に接続されている構成の場合について説明する。

＜送信ビームフォーミング＞
本実施形態では、図２、図５のように、超音波探触子１０００の内部に、送信信号生成部３１００を配置する。

送信信号生成部３１００は、図４（ｃ）のように、送信焦点からサブアレイ２１１０までの距離に応じた、サブビームフォーマ４０００単位（サブアレイ２１１０単位）の遅延量を、本体１０１０の遅延量演算部２００から受け取って、送信信号を生成し、図５のようにサブビームフォーマ４０００ごとに受け渡す。サブビームフォーマ４０００単位（サブアレイ２１１０単位）の遅延量は、サブアレイ２１１０のある点（例えば中心）と、送信焦点との距離に対応している。すなわち、この時点では同一サブビームフォーマ４０００（同一サブアレイ２１１０）内の送信信号の遅延量は、一定である。

一方、列方向シーケンサ３２００および行方向シーケンサ３３００は、送信焦点からの距離に応じた振動子２１１１ごとの遅延量（図４（ａ））を、サブアレイ２１１０（サブビームフォーマ４０００）単位の遅延量（図４（ｃ））を差し引いた遅延量（図４（ｄ））を遅延量演算部２００から受け取って、遅延回路５１００にそれぞれ設定する信号を生成する。そして、生成した遅延量（図４（ｄ））を、各サブビームフォーマ４０００の各遅延回路５１００に設定する。図４（ｄ）の遅延量は、一つの端部の振動子２１１１からその対角にある振動子２１１１に向かって変化する遅延量、または、行方向または列方向に沿って変化する遅延量となっている。

サブビームフォーマ４０００を構成する各遅延回路５１００は、送信信号生成部３１００から受け取った、サブアレイ２１１０ごとの遅延量を含む送信信号（図４（ｃ））を、図４（ｄ）の遅延量ずつ遅延させて、各振動子２１１１に受け渡す。これにより、各振動子２１１１が受け取った送信信号の遅延量の分布は、図４（ａ）のように、各振動子と送信焦点の距離に応じた分布になる。よって、振動子アレイ２１００から所定の送信焦点をもつ超音波ビームを送信することができる。

このように、超音波探触子１０００内に配置された送信信号生成部３１００が、予めサブビームフォーマ４０００（サブアレイ２１１０）ごとに送信時の焦点に応じて遅延させた送信信号を生成することにより、サブビームフォーマ４０００を構成する複数の遅延回路５１００は、図４（ｄ）のように、それぞれ微小な遅延量ずつ送信信号を遅延させればよく、遅延回路５１００の遅延量のダイナミックレンジを低減することができる。

また、この構成では、超音波探触子１０００内で送信信号を生成することができるため、本体１１１０で送信信号を生成して、ケーブル１０１０によって送信信号を超音波探触子１０００まで伝送する必要がない。したがって、ケーブル１０１０の小規模化、ならびに、ケーブル１０１０における送信信号へのノイズ混入を防止できる。

＜受信ビームフォーミング＞
振動子２１１１から撮像対象１３００内に送信された超音波ビームは、反射や散乱等されることにより、再び振動子２１１１に到達し、振動子２１１１によって受信される。振動子２１１１は、受信した超音波を電気信号（受信信号）に変換し、振動子２１１１ごとに接続されている遅延回路５１００に受け渡す。

振動子アレイ２１００の真下（法線）方向に受信焦点を設定する場合、列方向シーケンサ３２００および行方向シーケンサ３３００は、図６（ａ）の遅延量を生成し、サブビームフォーマ４０００の各遅延回路５４００に設定する。図６（ａ）の遅延量は、受信焦点と振動子２１１１との距離に応じた遅延量（図６（ｄ）参照）から、受信焦点とサブアレイ２１１０のある点（例えば中心）との距離に応じた遅延量（図６（ｃ））を差し引いた遅延量であり、遅延量演算部２００が受信焦点に応じて生成し、行方向シーケンサ３３００と列方向シーケンサ３２００に設定する。これにより、各サブビームフォーマ４０００（サブアレイ２１１０）の遅延回路５１００は、設定された遅延量で、図６（ａ）のように受信信号を所定の受信焦点に対応した遅延量で遅延させる。図６（ａ）の遅延量は、サブビームフォーマ４０００（サブアレイ２１１０）ごとに見ると、図６（ｂ）のように、一つの端部の振動子２１１１からその対角にある振動子２１１１に向かって変化する遅延量または、列方向または行方向に沿った遅延量となっている。

図７に示すように、探触子内ビームフォーマＩＣ２０００には、サブビームフォーマ４０００ごとに加算部３４００が搭載されており、サブビームフォーマ４０００を構成する複数の遅延回路５１００が遅延させた受信信号を、サブビームフォーマ４０００ごとに配置されている加算部３４００で加算する。これにより、そのサブビームフォーマ４０００に対応する一つのサブアレイ２１１０の複数の振動子２１１１の受信信号を所定の受信焦点について整相加算した整相加算信号が得られる。サブアレイ２１１０に対応するサブビームフォーマ４０００は、整相加算信号をケーブル１０１０を介して、本体１１１０に出力する。

図２のように本体１１１０内には、メインビームフォーマ２１０が配置されている。メインビームフォーマ２１０は、図６（ｃ）のように、サブアレイ２１１０のある点（例えば中心）と受信焦点との距離に応じた遅延量を遅延量演算部２００から受け取って、サブアレイ２１１０（サブビームフォーマ４０００）ごとの整相加算信号をさらに遅延させる。これにより、図６（ｄ）のように、振動子２１１１ごとに、振動子２１１１と受信焦点との距離に応じて振動子２１１１の受信信号を遅延させた場合と同様の遅延量を得ることができる。

したがって、本体１１１０内の画像生成部２６０は、異なる位置の複数の受信焦点についてそれぞれ整相加算信号を得て、必要に応じて信号処理を施すことにより、被検体内の超音波画像を生成することができる。

＜遅延回路の構成＞
つぎに、遅延回路５１００の構成例について説明する。図８のように、一つの遅延回路５１００は、並列に接続されたＫ個のキャパシタ５１と、Ｋ個のキャパシタ５１ごとに、キャパシタ５１の一側および他側にそれぞれ配置された第１スイッチ５２および第２スイッチ５３とを有する。図８では、図示を容易にするため、Ｋ＝５個の場合を一例として図示しているが、実際には必要な遅延量に応じてＫの数を設定する。例えばＫ＝１６〜６４の範囲内の所定数のキャパシタ５１が並列に接続される。したがって、一つの遅延回路５１００には、それぞれＫ個のキャパシタ５１−１〜５１−Ｋと、第１スイッチ５２−１〜５２−Ｋと、第２スイッチ５３−１〜５３−Ｋが配置される。

一つの遅延回路５１００に対して、キャパシタ５１と同数のＫ本の信号線３３−１〜３３−Ｋからなる第１信号線３３１０と、Ｋ本の信号線３２−１〜３２−Ｋからなる第２信号線３２１０が接続される。Ｋ本の第１信号線３３１０（信号線３３−１〜３３−Ｋ）は、Ｋ個の第１スイッチ５２−１〜５２−Ｋにそれぞれ接続されている。Ｋ本の第２信号線３２１０は、Ｋ個の第２スイッチ５３−１〜５３−Ｋにそれぞれ接続されている。具体的には、Ｋ本の第１信号線３３１０のうちｉ番目（１≦ｉ≦Ｋの整数）の信号線３３−ｉは、並列に接続されたキャパシタ５１のうちｉ番目のキャパシタ５１−ｉの第１スイッチ５２−ｉに接続され、その開閉を制御する。同様に、Ｋ本の第２信号線３２１０のうちｊ番目（１≦ｊ≦Ｋの整数）の信号線３２−ｊは、並列に接続されたキャパシタ５１のうちｊ番目のキャパシタ５１−ｊの第２スイッチ５３−ｉに接続され、その開閉を制御する。

並列に接続されたキャパシタ５１の第１スイッチ５２側には、遅延させるべき信号を入力させるための入力切替器５４が配置されている。入力切替器５４には、送信信号生成部３１００と振動子２１１１が接続されている。入力切替器５４は、送信時には、送信信号生成部３１００を選択して送信信号を遅延回路５１００に入力させる。受信時には、振動子２１１１を選択して受信信号を遅延回路５１００に入力させる。

並列に接続されたキャパシタ５１の第２スイッチ５３側には、遅延後の出力の受け渡し先を選択する出力切替器５５が配置されている。出力切替器５５には、振動子２１１１と加算部３４００が接続されている。出力切替器５５は、送信時には、振動子２１１１を選択し、遅延回路５１００が遅延させた送信信号を振動子２１１１に出力させる。受信時には、加算部３４００を選択し、遅延回路５１００が遅延させた受信信号を加算部３４００に出力させる。

例えば遅延回路５１００を、行方向にｎ（＝３）個、列方向にｍ（＝４）個配列したサブビームフォーマ４０００（図２、図３参照）を構成すると図９のような構成になる。また、図９の３つ遅延回路５１００を連結した一つの行の構成を拡大して図１０に示す。

図９および図１０のように、Ｋ本の第１信号線３３１０のうちｉ番目（１≦ｉ≦Ｋの整数）の信号線３３−ｉは、行方向に並んだ複数の遅延回路５１００のそれぞれｉ番目のキャパシタ５１−ｉの第１スイッチ５２−ｉに共通に接続されている。よって、信号線３３−ｉの信号により、サブビームフォーマ４０００内の同一の行に位置するすべての遅延回路５１００のｉ番目の第１スイッチ５２−ｉを同時に開閉することができる。これにより、同一行にｎ個並べられた遅延回路５１００の第１スイッチ５２−ｉを一組（Ｋ本）の第１信号線３３１０（信号線３３−１〜３３−Ｋ）の信号により開閉することができる。

また、図９のように、Ｋ本の第２信号線３２１０のうちｊ番目（１≦ｊ≦Ｋの整数）の信号線３２−ｊは、列方向にｍ個並べられた遅延回路５１００にそれぞれＫ個ずつ含まれるキャパシタのうち、それぞれｊ番目のキャパシタ５１−ｊの第２スイッチ５３−ｊに共通に接続されている。よって、信号線３２−ｊの信号により、サブビームフォーマ４０００内の同一の列に位置するすべての遅延回路５１００のｊ番目の第１スイッチ５３−ｊを同時に開閉することができる。これにより、同一列にｍ個並べられた遅延回路５１００の第２スイッチ５３−ｊをひと組の第２信号線３２１０（信号線３２−１〜３２−Ｋ）の信号により開閉することができる。

なお、ここでは、第１信号線３３１０が第１スイッチ５２に、第２信号線３２１０が第２スイッチ５３に接続されている場合について説明するが、第１信号線３３１０が第２スイッチ５３に、第２信号線が第１スイッチ５２に接続されている構成にすることも可能である。

行方向シーケンサ３３００は、Ｋ本の第１信号線３３１０を構成する信号線３３−１〜３３−Ｋに順番に所定の時間間隔（クロック信号）ｔｃで、所定時間だけ閉にする信号を出力し、Ｋ番目の信号線３３−Ｋまで閉信号を出力したならば、先頭の１番目の信号線３３−１に戻って順に閉信号を出力する動作を繰り返し行う。これにより、閉信号を受けた信号線３３−１〜３３−Ｋは、その信号線が接続されている第１スイッチ５２−１〜５２−Ｋを閉じ、その時点で入力切替器５４から遅延回路５１００に入力している遅延させるべき信号の電荷は、閉信号を受けた信号線３３−１〜３３−Ｋが接続されているキャパシタ５１−１〜５１−Ｋに「格納」（以後、「書き込み」ともいう）される。

一方、列方向シーケンサ３２００は、Ｋ本の第２信号線３２１０を構成する信号線３２−１〜３２−Ｋに所定の時間間隔ｔｃで順に、所定時間だけ閉にする信号を出力し、Ｋ番目の信号線３２−Ｋまで閉信号を出力したならば、先頭の１番目の信号線３２−１に戻って順に閉信号を出力する動作を繰り返し行う。これにより、閉信号を受けた信号線３２−１〜３２−Ｋは、その信号線が接続されている第２スイッチ５３−１〜５３−Ｋを閉じ、閉じた第２スイッチ５３−１〜５３−Ｋが接続されているキャパシタ５１−１〜５１−Ｋに格納されている電荷を「出力」（以降、「読み出し」ともいう）させる。出力された信号は、出力切替器５５から振動子２１１１または加算部３４００に出力される。

なお、列方向シーケンサ３２００は、全てのキャパシタ５１−１〜５１−Ｋは書き込み済みである状態で第２信号線３２１０の信号線３２−１〜３２−Ｋを閉信号を出力するものとする。

＜遅延量の設定＞
このような遅延回路５１００の動作において、行方向シーケンサ３３００は、最初に閉信号を出力する信号線３３−ｉ_Fを何本目の信号線にするか、すなわち最初に信号電荷を書き込むキャパシタ５１−１〜５１−Ｋを何番目にするか、を選択することにより、第１遅延量を相対的に設定することができる。また列方向シーケンサ３２００は、最初に閉信号を出力する信号線３２−ｊ_Fを何本目の信号線にするか、すなわち最初に信号電荷を読み出すキャパシタ５１−１〜５１−Ｋを何番目にするか、により第２遅延量を設定することができる。

この遅延量の設定について、図１１を用いて説明する。なお、図１１は、図９の行方向に３つ、列方向に４つ配列した遅延回路５１００−１１〜４３を示すブロック図である。

第１遅延量は、ある遅延回路５１００と他の遅延回路５１００との間で、最初に信号電荷を書き込むキャパシタ５１−１〜５１−Ｋの番号ｉ_Fの差によって相対的に定まる。基準とする遅延回路（例えば遅延回路５１００−１１）の最初に書き込まれるキャパシタ５５−１の番号（ｉ_F＝１）に対して、ある遅延回路５１００−２１の最初に書き込まれるキャパシタ５５−１の番号（ｉ_F＝２）が、一つ大きい場合、その差に所定時間間隔ｔｃを掛けた時間だけ、第１遅延時間は大きくなる。よって、一つのサブビームフォーマ４０００内のいずれかの遅延回路５１００を基準として、行方向シーケンサ３３００は、最初に閉信号を出力する第１信号線３３−１〜３３−Ｋの番号ｉ_Fを小さくすることにより第１遅延量を小さく、番号ｉ_Fを大きくすることにより第１遅延量を大きく設定することができる。

第２遅延量は、ある遅延回路５１００と他の遅延回路５１００との間で、最初に信号電荷を読み出すキャパシタ５１−１〜５１−Ｋの番号ｊ_Fの差によって相対的に定まる。基準とする遅延回路（例えば遅延回路５１００−１１）の最初に読み出されるキャパシタ５５−３の番号（ｊ_F＝３）に対して、ある遅延回路５１００−１２の最初に読み出されるキャパシタ５５−２の番号（ｊ_F＝２）が、一つ小さい場合、その差にｔｃを掛けた時間だけ、第２遅延時間は大きくなる。よって、一つのサブビームフォーマ４０００内のいずれかの遅延回路５１００を基準として、列方向シーケンサ３２００は、最初に読み出しを行うキャパシタ５１（閉信号を出力する第２信号線３２−１〜３２−Ｋ）の番号ｊ_Fを小さくすることにより、第２遅延量を大きく、番号ｊ_Fを大きくすることにより第２遅延量を小さく設定することができる。

遅延回路５１００の全体の遅延量は第１遅延量と第２遅延量との和で決まる。例えば図１１のように、１行目から４行目の遅延回路５１００に順にｉ_F＝１，２，３，４を設定した場合、基準となる遅延回路を１行目の遅延回路５１００−１１とすると１行目の第１遅延量を基準（＝０）として、２行目の第１遅延量は＋１×ｔｃ、３行目の第１遅延量は＋２×ｔｃ、４行目の第２遅延量は＋３×ｔｃとなる。また、１列目から３列目の遅延回路５１００に順にｊ_F＝３，２，１を設定した場合、１列目の遅延回路５１００の第２遅延量を基準（＝０）として、２列目の第２遅延量は＋１×ｔｃ、３行目の第２遅延量は＋２×ｔｃとなる。よって、遅延回路５１００−２１、３１、４１、５１００−１２、１３の遅延量はそれぞれ、遅延回路５１００−１１の第１遅延量と第２遅延量の和を基準として、（＋１＋０）×ｔｃ＝ｔｃ、（＋２＋０）×ｔｃ＝２ｔｃ、（＋３＋０）×ｔｃ＝３ｔｃ、（＋０＋１）×ｔｃ＝ｔｃ、（＋０＋２）×ｔｃ＝２ｔｃとなる。また、４行３列目の遅延回路５１００−４３の遅延量は、基準となる遅延回路５１００−１１の遅延量に対して、（＋３＋２）×ｔｃ＝５ｔｃとなる。

図９、図１１の各遅延回路５１００の配列と遅延量を図１２（ａ）に示す。各遅延回路５１００に基準（＝０）となる遅延回路５１００に対して、第１遅延量（行）と第２遅延量（列）の和の遅延量が設定されている。また、最初に書き込みをするキャパシタ５５の番号ｉ_Fの選択による第１遅延量の増減と、最初に読み出しをするキャパシタ５５の番号ｊ_Fの選択による第２遅延量の増減は、逆向きの変化であることを図１２（ｂ）に示す。図１２は、行および列について、最初に書き込みおよび読み出しをするキャパシタ５５の番号ｉ_Fおよびｊ_Fを行番号列番号の増加に伴ってずらす（傾斜させる）ことにより、図１２（ａ）のようにそれぞれの遅延回路にある第１遅延量（行）と第２遅延量（列）の和の遅延量が設定されることを模式的に示している。

上述の実施形態では、遅延回路５１００を複数のサブビームフォーマ４０００に分け、行方向および列方向に配列し、同じ行に並んでいる複数の遅延回路には共通の第１遅延量を、同じ列に並んでいる複数の遅延回路には共通の第２遅延量を設定することにより、所望の送信信号の遅延および受信信号のサブビームフォーミングを行うことができる。よって、遅延回路５１００ごとにそれぞれ独立した信号線により制御する場合と比較して、少ない数の信号線により遅延量を設定することができる。よって、超音波探触子１０００内の遅延回路の回路規模を低減することができる。

なお、本実施形態では、遅延回路５１００に信号を遅延させる回路としてキャパシタ５１を用いたが、本実施形態は、第１遅延量と第２遅延量を設定可能で、両遅延量を合算した遅延量だけ信号を遅延させることができる回路であれば、どのような構成の回路や素子あってもよい。また、スイッチ５２、５３の構成もどのようなものでもよく、例えばＭＯＳＦＥＴを用いることができる。

また、複数のサブビームフォーマ４０００を搭載した探触子内サブビームフォーマＩＣ２０００は、ＩＣの種類としてはどのようなものであってもよく、ＡＳＩＣやＦＰＧＡ等を含むカスタムＩＣであってもよいし、複数のＩＣを組み合わせて構成してもよい。

また、図１３のように行方向の第１信号線３３１０および列方向の第２信号線３２１０がサブビームフォーマ間で連結している構成であってもよい。これにより、複数のサブビームフォーマ４０００の制御に必要な信号線の数を大幅に低減することができ、遅延回路の回路規模がさらに低減される。

＜ダイナミックフォーカス＞
本実施形態では、受信時刻ごとに遅延量を変更するダイナミックフォーカス処理を行うこともできる。ダイナミックフォーカス処理を行うためには、１回の送受信事象で、複数の時刻において遅延量を変化させる必要があるが、探触子内ビームフォーマ２０００を含む回路と、本体１１１０の遅延量演算部２００やメインビームフォーマ２１０等のシステムとの間での転送情報量を小さくすることが望ましい。この観点において、本実施形態の構成では、縦横に配列されたサブビームフォーマ４０００単位で制御を行うことができるため、転送情報量が小さく、情報の圧縮の観点から優位である。また、アナログ回路である複数の遅延回路５１００の書き込み・読み出し位置の選択動作を空間周期で規則的に、対称性を有する部分集合群（サブビームフォーマ４０００の群）に分けて制御することができる。このため、小さな情報量で、効率よく、しかも、時間的・空間的なグレーティングローブを低減させて、ダイナミックフォーカス処理を行うことができる。

＜最大遅延量の設定と撮像方向＞
また、本実施形態では、遅延量演算部２００が最大遅延量設定部２２０を備え、最大遅延量設定部２２０が、各遅延回路５１００に設定する第１遅延量および第２遅延量の合計を、予め定めた最大遅延量以下になるように、第１遅延量および第２遅延量をそれぞれ設定する。例えば、第１遅延量及び第２遅延量のそれぞれの上限を、最大遅延量に基づいて設定し、第１遅延量および第２遅延量が、それぞれ上限以下になるように設定する。これにより、遅延量の画質劣化を抑制することができる。

具体的には、一つの遅延回路５１００内に配置されたキャパシタ５１−１〜５１−Ｋの数（＝Ｋ）に対応する遅延量を最大遅延量として設定することが望ましい。Ｋ個のキャパシタ５１−１〜５１−Ｋのスイッチ５２−１〜５２−Ｋ、５３−１〜５３−Ｋを順番に閉にする時間間隔（クロック信号）Ｔｃと、キャパシタ５１の数Ｋとを掛けあわせた時間を、最大遅延量とすることができる。

このとき、第１遅延量および第２遅延量の上限を、撮像方向に応じて設定することが望ましい。具体的には、予め定めた最大遅延量を撮像方向に応じて、第１遅延量と第２遅延量に分配することによりそれぞれの上限値を設定することができる。さらに具体的には、撮像方向と、振動子アレイ２１００の配列された面の法線方向とがなす角の、超音波探触子の長軸方向に沿った方向の角度成分（アジマス角θ_Ａ）と、短軸方向に沿った方向の角度成分（エレベーション角θ_Ｅ）の比に応じて、最大遅延量を第１遅延量の上限と前記第２遅延量の上限に分配することが望ましい。以下、詳しく説明する。

図１４は、２次元アレイ探触子１０００を用いた撮像を説明する図である。振動子アレイ２１００の配列面の長軸方向をｘ軸、それに直交する方向をｙ軸とし、振動子アレイ２１００の配列面（ｘｙ平面）の法線方向をｚ軸とする。図１４において、扇型で囲まれた範囲は撮像範囲６００１を表す。１次元アレイ探触子を用いた場合、撮像範囲６００１は、図１４（ａ）の太線で表したようにｘ軸（長軸）とｚ軸（法線）を含む平面内の扇型で示される範囲（長軸断面と呼ぶ）に限られていたが、２次元探触子１０００では、長軸断面をｘ軸周りに回転させた長軸あおり断面も撮像できる。また、２次元探触子１０００では、図１４（ｂ）のように、ｙ軸（短軸）とｚ軸（法線）を含む平面内の扇型で示される範囲（短軸断面と呼ぶ）と、短軸断面をｙ軸周りに回転した短軸あおり断面を撮像できる。さらに、図１４（ｃ）のように、長軸断面をｚ軸周りに回転させた長軸回転断面や、図１４（ｄ）のように長軸回転断面をさらにｘ軸周りに回転させた断面も撮像できる。このとき、探触子１０００の振動子アレイ２１００の法線方向（ｚ軸）に対してｘ軸方向に傾斜した方向を撮像方向（送信焦点および受信焦点の方向）にするためには列方向の遅延(第２遅延量）が、ｚ軸からｙ軸方向に傾斜した方向を撮像方向にするためには行方向の遅延（第１遅延量）が必要である。第１遅延量および第２遅延量を合計した遅延量がその遅延回路の遅延量である。ｚ軸方向に対して大きく角度を振った範囲を撮像可能にするためには、大きな遅延時間を確保する必要があるが、遅延時間の最大値は、一つの振動子２１１１に接続された遅延回路５１００に含まれるキャパシタ５１−１〜５１−Ｋの数によって決まる。これを以下、図１５（ａ）〜（ｆ）を用いて説明する。

図１５（ａ）〜（ｆ）は、キャパシタ５１−１〜５１−Ｋの配列と遅延量との関係を説明するための図であり、列方向に並べられた３つの振動子（チャンネルｉ、ｊ、ｋ）２１１１にそれぞれ対応する遅延回路５１００が、それぞれ５個（Ｋ＝５）のキャパシタ５１−１〜５１−５を備える場合を示している。例えば、チャンネルｉ、ｊ、ｋにそれぞれ対応する遅延回路は、図１１および図１２（ａ）に示す遅延回路５１００−１１、５１００−２１，５１００−３１である。図１５（ａ）〜（ｆ）において、各チャンネルｉ、ｊ、ｋに対応する遅延回路５１００−１１、５１００−２１，５１００−３１への書き込み遅延量は、それぞれ０、１、２（×クロック時間Ｔｃ）が信号線３３１０により設定される。図１５（ａ）のように、時刻０のとき、各キャパシタ５１−１〜５１−５には何も書き込まれていないためＮｕｌｌと表現している。図１５（ｂ）〜（ｃ）において、キャパシタ５１−１〜５１−５を表す四角の中に記載した数字は、キャパシタに書き込まれるデータを表しており、書き込み時に遅延がなければ時刻１で０、時刻２で１、時刻３で２が書き込まれる。以下同様に、時刻が１更新されればデータも１更新されて書き込まれる。３クロック後、書き込み遅延０のチャンネルｉの遅延回路５１００−１１には３番目のキャパシタ５１−１〜５１−３までデータが書き込まれている様子を０、１、２、Ｎｕｌｌ、Ｎｕｌｌで表し、書き込み遅延１のチャンネルｊの遅延回路５１００−２１には２番目のキャパシタ５１−１、５１−２までデータが書き込まれている様子を１、２、Ｎｕｌｌ、Ｎｕｌｌ、Ｎｕｌｌで表し、書き込み遅延２のチャンネルｋの遅延回路５１００−３１には１番目のキャパシタ５１−１までデータが書き込まれている様子を２、Ｎｕｌｌ、Ｎｕｌｌ、Ｎｕｌｌ、Ｎｕｌｌと表現している。

図１５（ｃ）のように、書き込み遅延０のチャンネルｉの遅延回路５１００−１１には、５クロック後にすべてのキャパシタ５１−１〜５１−５にデータが書き込まれる。よって６クロック以降は、図１５（ｄ）〜（ｆ）のように再び１番目以降のキャパシタ５１−１以降にデータを上書きしていく。

このように順次キャパシタ５１−１〜５１−５に書き込まれたデータは、同様に１クロック毎に読み出される。遅延回路５１００−１１、５１００−２１，５１００−３１は、縦に並んでいるので、共通の信号線３２１０により同じ位置（図１５の縦の列）のキャパシタが読み出される。図１５（ｃ）のように、例えば５クロック後では各チャンネルとも１番目のキャパシタ５１−１が読み出されるとすると、７クロック後では、図１５（ｄ）のように３番目のキャパシタ５１−３が、１０クロック後は、図１５（ｅ）のように再び１番目のキャパシタ５１−１が、１５クロック後は、図１５（ｆ）のように、さらに再び１番目５１−１が読み出される。

このとき、読み出し時にも遅延をかけることができ、例えば、１５クロック後に、図１５（ｆ）において、読み出し遅延を１かけると、２番目のキャパシタ５１−２が読み出され、読み出し遅延を２かけるとすると３番目のキャパシタ５１−３が読み出され、読み出し遅延を３かけるとすると４番目のキャパシタが読み出される。このとき、図１５（ｆ）中に記載された遅延量を示す数字から明らかなように、読み出し遅延量が０では遅延回路５１００−１１，５１００−２１、５１００−３１のキャパシタ５１−１から読み出されるデータの遅延量はそれぞれ１０，１１，１２であり、読み出し遅延量が１ではキャパシタ５１−２から読み出されるデータの遅延量がそれぞれ１１、１２、１３であり、それぞれ１ずつ遅延していることがわかる。同様に、読み出し遅延量が２の場合は、キャパシタ５１−３から読み出されるデータの遅延量は、それぞれ１２，１３、１４であり、読み出し遅延量が１の場合よりもそれぞれ１ずつ遅延している。しかしながら、読み出し遅延量が３の場合には、キャパシタ５１−４から読み出されるデータの遅延量は、それぞれ１３，１４，１０、遅延回路５１００−１１と５１００−１２は、遅延量が１ずつ増えているが、遅延回路５１００−１３では、遅延量が逆に４減少している。すなわち、読み出し遅延量を３にすると、遅延回路５１００−１３においては時間的に不連続かつ過去のデータを読み込んでしまい、正しく遅延されていないデータが読み出されることになる。よって、設定可能な、読み出し遅延量の最大値は２であることがわかる。これは、キャパシタ５１−１〜５１−Ｋの数Ｋが５であるのに対し、書き込み遅延で既に遅延量３を用いているため、読み出し遅延では最大２までしか遅延をかけることができないことを意味する。この現象は、キャパシタ５１の数を変更しても、書き込み時の遅延量を変更しても同様に生じる。すなわち、書き込み時の遅延量（第１遅延量）の最大値と、読み出し時の遅延量（第２遅延量）の最大値の合計は、キャパシタの数Ｋ（×クロック時間Ｔｃ）以下になるように設定することが望ましい。このように設定することにおり、実際のデータの遅延量が所望する遅延量と異なる現象を防止することができるため、撮像方向について画像の画質劣化を抑制することができる。

本実施形態では、図２および図１３に示したように、遅延量演算部２００内に最大遅延量設定部２２０を備えている。最大遅延量設定部２２０は、第１遅延量および第２遅延量のそれぞれの上限を、撮像方向に応じて設定する。遅延量演算部は、第１遅延量および第２遅延量を、それぞれの上限以下の値で算出する。これにより、第１遅延量と第２遅延量の合計を、予め定めた最大遅延量、すなわちキャパシタの数（×クロック時間Ｔｃ）以下に設定することができる。

最大遅延量設定部２２０の動作を図１６のフローを用いて説明する。本体１１１０内には制御部２３０が配置されており、制御部２３０は、操作部２４０が操作者から受け取った撮影条件の情報（撮像範囲６００１や送信焦点および受信焦点等）に基づいて、走査線（撮像方向）を複数設定する。最大遅延量設定部２２０は、ＣＰＵと、所定のプログラムが予め格納されたメモリとを備え、ＣＰＵがメモリ内のプログラムを読み込んで実行することにより、図１６のフローのように動作する。なお、最大遅延量設定部２２０を、ＦＰＧＡ等のプログラマブルＩＣや、カスタムＩＣであるＡＳＩＣによって構成することも可能である。

まず、最大遅延量設定部２２０は、制御部２３０から走査線情報（撮像原点から送信焦点または受信焦点への方向）を受け取る（ステップ１６１）。例えば、焦点座標（Ｆｘ，Ｆｙ，Ｆｚ）の値を受け取る。

最大遅延量設定部２２０は、式（１）の連立方程式を解くことによりアジマス角θ_Ａ、エレベーション角θ_Ｅを算出する（ステップ１６２）。
Ｆｘ＝Ｄsinθ_Ａ
Ｆｙ＝Ｄcosθ_Ａsinθ_Ｅ ・・・（１）
Ｆｚ＝Ｄcosθ_Ａcosθ_Ｅ
ただし、Ｄは、２次元振動子アレイ２１００の表面の中心（原点）から焦点までの距離、アジマス角θ_Ａは、ｚ軸（法線）方向と撮像方向とがなす角θの、ｘ軸（長軸）およびｚ軸を含む面内方向の角度成分、エレベーション角θ_Ｅは、角θの、ｙ軸（短軸）およびｚ軸を含む面内方向の角度成分である。

最後に、キャパシタの個数Ｋ（×クロック時間Ｔｃ）によって予め求められている最大遅延量を、アジマス角θ_Ａとエレベーション角θ_Ｅの絶対値の比に応じて分配し、第１遅延量の上限と第２遅延量の上限をそれぞれ設定する（ステップ１６３）。上述したように探触子１０００の振動子アレイ２１００の法線方向（ｚ軸）に対してｘ軸方向に傾斜した方向（アジマス角θ_Ａ方向）を撮像方向にするためには列方向の遅延(第２遅延量）が、ｚ軸からｙ軸方向（エレベーション角θ_Ｅ方向）に傾斜した方向を撮像方向にするためには行方向の遅延（第１遅延量）が必要であるので、例えば、アジマス角θ_Ａの絶対値がθ_Ａ２、エレベーション角θ_Ｅの絶対値がθ_Ｅ２であって、サブビームフォーマ４０００の中心を遅延量ゼロとする場合には、以下の式（２）、（３）により、第２遅延量の上限および第１遅延量の上限を設定する。

第２遅延量の上限＝（Ｋ／２）×（θ_Ａ２／（θ_Ａ２＋θ_Ｅ２）） ・・・（２）
第１遅延量の上限＝（Ｋ／２）−（第２遅延量上限） ・・・（３）

遅延量演算部２００は、図１７（ａ）のように、焦点から各振動子２１１１の距離に応じた理想的な振動子２１１１ごとの遅延量を振動子２１１１ごとに生成し、さらに、図１７（ｂ）のように焦点とサブアレイ２１１０の中心との距離に応じた理想的なサブアレイ２１１０ごとの遅延量を生成し、両者の差分を求めることにより理想的な微小遅延量を求める（図１７（ｃ）、図１９のステップ１９１）。隣接する全てのサブビームフォーマ４０００同士の第１および第２信号線３３１０、３２１０が図１３のように接続されているとき、遅延量演算部２００は理想的な微小遅延量を生成することはできないが、これに近い微小遅延量となるように第１および第２信号線へ送る初期遅延値を決定する。遅延量演算部２００で決定する初期遅延値は、焦点が変わる毎に計算で求めてもよいし、異なる焦点に対して計算した結果をあらかじめ記録媒体に記録しそれを読み込んでもよいし、初期遅延値を焦点を変数として関数化しておきその関数から復元してもよい。図１８（ｃ）、１８（ｄ）は遅延回路５１００が接続されている振動子（チャネル）２１１１の番号ごとの第２遅延量（列方向）と第１遅延量（行方向）とを示しており、点線でつながれた丸印は、それぞれ一つの列および行に配列された遅延回路５１００の初期遅延値を示している。第２遅延量（列方向）と第１遅延量（行方向）を、遅延回路５１００が接続されている振動子（チャネル）２１１１の番号ごとに図１８（ｃ）、１８（ｄ）にそれぞれ丸印で示す。点線でつながれた丸（○）印は、それぞれ一つの列および行に配列された遅延回路５１００の初期遅延値を示している。

遅延量演算部２００は、決定された第２遅延量（列方向）および第１遅延量（行方向）の初期値から、ステップ１６３で決定したそれぞれの上限値を超えているものを、上限値以下になるように調整する（ステップ１９２）。図１８（ｃ）、（ｄ）の実線でつながれた三角（△）印は、それぞれ一つの列および行に配列された遅延回路５１００の調整後の遅延値を示している。このとき、上限値を超えている遅延量のみを小さい値（ゼロに近い値）に調整してもよいし、同じ列または行に並んだ他の遅延量も含めて、その列または行全体の遅延量を所定の割合で小さく（ゼロに近い値）にしてもよい。

遅延量演算部２００は、上限値以下になるように調整した第２遅延量（列方向）および第１遅延量（行方向）をそれぞれ列方向シーケンサ３２００および行方向シーケンサ３３００に設定する（ステップ１９３）。

このように、第１及び第２遅延量をアジマス角およびエレベーション角に応じて設定した上限値以下にすることにより、撮像方向を考慮して第１及び第２遅延量の遅延量の合計をなるべく理想的な遅延量に近くすることができる。以下、実際のシミュレーション結果を用いて説明する。

例えば、シミュレーションの実施例として、１素子が０．３ｍｍ角で１００×１００個の素子からなる仮想２次元アレイ探触子７０００を考える（この場合、どちらの方向を長軸（ｘ軸）としてもよい）。２次元振動子アレイ２１００は、４×５個の素子が一つのサブアレイ２１１０を構成しているとする。図１７(ａ)〜（ｃ）は、振動子アレイ２１００の法線を長軸断面内に３０度傾斜させ、さらにｚ軸まわりに３５度回転させた方向に撮像方向として超音波を送信する場合に必要な遅延量を表す。遅延量は、クロック時間Ｔｃにより規格化している。したがって、図１７（ａ）は１００×１００の振動子２１１１ごとの理想的な遅延量を、図１７（ｂ）は２５×２０のサブアレイ２１１０の理想的な遅延量を、図１７（ｃ）は１００×１００の振動子の理想的な微小遅延量を示す。

図１８、図２０、図２１は、一つの遅延回路５１００を構成するキャパシタ５１の個数Ｋが２６である場合における第１遅延量と第２遅延量の配分を変えた場合の微小遅延量を示している。

図１８は、アジマス角θ_Ａとエレベーション角θ_Ｅの大小差があまりなく、第１遅延量と第２遅延量にバランスよく遅延量が配分された例である。アジマス角θ_Ａの絶対値をθ_Ａ２、エレベーション角θ_Ｅの絶対値をθ_Ｅ２とすると、第２遅延量は（２６／２）×（θ_Ａ２／（θ_Ａ２＋θ_Ｅ２））の計算値から最も近い整数値を最大遅延量と設定し、第１遅延量の設定値は（２６／２）−（第２遅延量最大値）と設定した。図１８（ｃ）は、列方向の遅延回路５１００に与える第２遅延量を示し、破線が遅延量に制限がない場合の遅延量初期値を、実線がステップ１６３によって設定した上限値以下になるように、ステップ１９２で調整した後の遅延量である。同様に、図１８（ｄ）は、行方向の遅延回路５１００に与える第１遅延量を示し、破線が遅延量初期値を、実線が上限値以下になるように調整した後の遅延量である。

また、図１８（ａ）は、振動子アレイ２１００全体における図１８（ｃ）と図１８（ｄ）の調整後の微小遅延量を示す。図１８（ｂ）は、図１７（ｃ）の理想的な微小遅延量から図１８（ａ）の調整後の微小遅延量を引いた誤差を示す。図１８の例は、第１および第２遅延量にそれぞれ上限があるが、最大遅延量をバランスよく第１遅延量と第２遅延量に配分しているため、図１８（ｂ）の微小遅延量の誤差は、焦点から遠い列方向振動子群と行方向振動子群に分散している。

一方、図２０は、アジマス角の絶対値θ_Ａ２がエレベーション角の絶対値θ_Ｅ２に対して大幅に小さく、第１遅延量に優先的に遅延量が配分された例である。図２０（ｃ）、（ｄ）から明らかなように、第１遅延量の上限は（２６／２）であり、理想的な第１遅延量が、ほぼ制限なく設定されている。一方、第２遅延量は、上限が（２６／２）−（第１遅延量最大値）と設定される。仮に第１遅延量の理想的な遅延量が（２６／２）を超える場合は、第１遅延量は値（２６／２）に調整され、第２遅延量はゼロになる。図２０（ｃ）、（ｄ）は、点線が遅延量初期値、実線が上限値以下に調整された後の遅延量である。図２０（ｄ）の第１遅延量が優先的であることがわかる。

また、図２０（ａ）は、振動子アレイ２１００全体における図２０（ｃ）と図２０（ｄ）の調整後の微小遅延量を示す。図２０（ｂ）は、図１７（ｃ）の理想的な微小遅延量から図２０（ａ）の調整後の微小遅延量を引いた誤差を示す。図２０の例は、第１遅延量に優先的に遅延量を配分したため、図２０（ｂ）の誤差は焦点から遠い行方向振動子群に集中している。

図２１は、アジマス角の絶対値θ_Ａ２がエレベーション角の絶対値θ_Ｅ２に対して大幅に大きく、第２遅延量に優先的に遅延量を配分した例である。第２遅延量の上限は（２６／２）であり、理想的な第２遅延量がそのまま設定されている。第１遅延量の上限は（２６／２）−（第２遅延量の上限）で設定される。仮に第２遅延量の理想的な値が（２６／２）を超える場合は、第２遅延量の最大値は（２６／２）の値に調整、第１遅延量はゼロとなる。図２１（ｃ）、（ｄ）は、点線が遅延量初期値、実線が上限値以下に調整された後の遅延量である。図２１（ｃ）の第２遅延量が優先的であることがわかる。

また、図２１（ａ）は、振動子アレイ２１００全体における図２１（ｃ）と図２１（ｄ）の調整後の微小遅延量を示す。図２１（ｂ）は、図１７（ｃ）の理想的な微小遅延量から図２１（ａ）の調整後の微小遅延量を引いた誤差を示す。図２１の例は、第２遅延量に優先的に遅延量を配分したため、図２１（ｂ）の誤差は焦点から遠い列方向振動子群に集中している。

図２２から図２４を用いて、上述のように撮像方向に応じて遅延量配分した場合の効果を説明する。

図２２は、振動子アレイ２１００の中心からの距離が３０ｍｍ、振動子アレイ２１００の法線方向から長軸断面内において４０度傾斜した撮像方向を、さらにｚ軸回りに３５度回転させた撮像方向に焦点がある場合、中心周波数３ＭＨｚ、波数１のsin波を用いたときのビームプロファイルをシミュレーションした結果である。すなわち、アジマス角θ_Ａとエレベーション角θ_Ｅとが同程度の場合である。図２２（ａ）は第１遅延量と第２遅延量にバランスよく遅延量を配分した図１８の場合、図２２（ｂ）は、第２遅延量に優先的に遅延量を配分した図２１の場合、図２２（ｂ）は、第１遅延量に優先的に遅延量を配分した図２０の場合の、ビームプロファイルのシミュレーション結果を実線で示している。なお、図２２（ａ）〜（ｃ）の点線は、理想遅延量を用いた場合ビームプロファイルのシミュレーション結果である。図２２（ａ）〜（ｃ）からアジマス角θ_Ａとエレベーション角θ_Ｅとが同程度の場合は、図２１（ａ）のように、第１遅延量と第２遅延量にバランスよく遅延量を配分するのが好ましい。

図２３は、図２２の場合と同様であるが、振動子アレイ２１００の法線方向から長軸断面内において４０度傾斜した撮像方向の場合である。すなわち、アジマス角θ_Ａがエレベーション角θ_Ｅを大きく上回っている場合である。図２３（ａ）〜（ｃ）から明らかなように、アジマス角θ_Ａがエレベーション角θ_Ｅを大きく上回っている場合は、第２遅延量に優先的に遅延量を配分する図２３（ｂ）が好ましい。

図２４は、図２２の場合と同様であるが、振動子アレイ２１００の法線方向から長軸断面内において４０度傾斜させた後、ｚ軸回りに９０度回転させた位置が撮像方向の場合である。すなわち、エレベーション角θ_Ｅがアジマス角θ_Ａを大きく上回っている場合である。図２４（ａ）〜（ｃ）から明らかなように、エレベーション角θ_Ｅがアジマス角θ_Ａを大きく上回っている場合は、第１遅延量に優先的に遅延量を配分する図２４（ｃ）が好ましい。

なお、本実施形態では、アジマス角θ_Ａとエレベーションθ_Ｅの比率から配分量を決めたが、これに限られるものではなく、重みの比率を変更したり、サブアレイサイズを元に設定したり、あらかじめ計算値や実験値で求めた比率を設定するなど、いかなる配分量でも構わない。また、図２０や図２１のように第１遅延量または第２遅延量に優先的に遅延量を配分する例において、第１遅延量または第２遅延量に制限なく遅延量を与える方法を説明したが、これに限らず、優先されないほうの遅延量がゼロにならないようにするなど、制約条件を加えた優先方法を用いても構わない。

＜サブアレイマスク＞
遅延量演算部２００は、所望の撮像方向に焦点を設定するために算出した第１遅延量および前記第２遅延量の合計（例えば、図１８（ａ））と、撮像方向に焦点を設定するために必要な理想的な微小遅延量との誤差（例えば、図１８（ｂ）、図２５（ａ）参照）を算出する誤差算出部２５０（図２、図１３参照）と、サブアレイマスク２７０とをさらに備えることが可能である。

遅延量演算部２００のサブアレイマスク２７０は、誤差算出部２５０が算出した誤差が予め定めた値よりも大きい遅延回路５１００に、算出した第１遅延量および前記第２遅延量とは異なる値を再設定することが可能である。また、遅延量演算部２００のサブアレイマスク２７０は、誤差が予め定めた値よりも大きい遅延回路５１００の出力を異なる値に置き換えてもよい。

また、本体１１１０の画像生成部２６０は、サブビームフォーマ４０００の出力をメインビームフォーマ２１０でさらに遅延させた信号を用いて、撮像対象１３００の画像を生成する。画像生成部２６０は、誤差算出部２５０が算出した誤差の合計をサブビームフォーマ４０００ごとに算出し、誤差の合計が予め定めた値よりも大きい場合、サブビームフォーマ４０００内の遅延回路５１００の遅延後出力を画像の生成に用いないように構成することもできる。

図２５から図２８を用いて、サブアレイマスク２７０についてさらに説明する。

図２５は、誤差算出部２５０と、サブアレイマスク２７０の動作を示している。図２５（ａ）は、図１８（ｂ）、図２０（ｂ）、図２１（ｂ）と同様に、微小遅延量の理想値からの誤差（振動子単位の微小遅延誤差）を表す。図２５（ｂ）は、図２５（ａ）の左上端の一つのサブアレイ２１１０の微小遅延誤差を拡大した図である。図２５（ｃ）は、サブアレイ２１１０を構成する振動子２１１１の微小遅延誤差の絶対値の平均を、サブアレイ２１１０の誤差として示したものである。図２４（ｄ）は、図２４（ｃ）の微小遅延誤差の絶対値の平均が予め定めた閾値よりも大きい場合に、そのサブアレイを選択し、その出力を用いない）例を示している。ここでは閾値として波長の１３分の１の値を用いる。すなわち、サブアレイ２１１０単位の微小遅延量誤差が、波長の１３分の１に相当する誤差量よりも大きいサブアレイ２１１０の出力をカットする。

図２６から図２８は、図２２と同様に、振動子アレイ２１００の中心からの距離が３０ｍｍ、振動子アレイ２１００の法線方向から長軸断面内において４０度傾斜した撮像方向を、さらにｚ軸回りに３５度回転させた撮像方向に焦点がある場合、中心周波数３ＭＨｚ、波数１のsin波を用いたときのビームプロファイルをシミュレーションした結果である。図２６（ａ）は、第１遅延量と第２遅延量にバランスよく遅延量を配分する図１８（ｂ）、（ｃ）によって設定した微小遅延誤差を示す。図２６（ｂ）は、サブアレイ２１１０を構成する振動子２１１１の微小遅延誤差の絶対値の平均を、サブアレイ２１１０の誤差として示したものであり、サブアレイマスク２７０が、閾値処理により、誤差が閾値以上のサブアレイ２１１０をカットした状態を示している。図２６（ｃ）は、閾値処理でカットされなかったサブアレイのみを用いてビームシミュレーションした結果である。サブアレイマスク処理を施した実線のビームプロファイルの方が、サブアレイマスク処理をしていない点線のビームプロファイルと比較して、図２７（ｃ）のようにサイドローブが低減していることがわかる。

図２７（ａ）〜（ｃ）、ならびに、図２８（ａ）〜（ｃ）も、図２６（ａ）〜（ｃ）と同様であるが、図２７（ａ）は、図２０（ｃ）、（ｄ）のように第２遅延量に優先的に遅延量を配分した場合の誤差であり、図２８（ａ）は、図２１（ｃ），（ｄ）のように第１遅延量に優先的に遅延量を配分した場合の誤差を示している。図２７（ｂ）、図２８（ｂ）は、サブアレイマスク２７０が、閾値処理により、誤差が閾値以上のサブアレイ２１１０をカットした状態を示している。図２７（ｃ）、図２８（ｃ）は、閾値処理でカットされなかったサブアレイの２１１０みを用いてビームシミュレーションした結果である。図２７（ｃ）、図２８（ｃ）から明らかなように、サブアレイマスク処理をした実線のビームプロファイルの方が、サブアレイマスク処理をしていない点線のビームプロファイルと比較して、サイドローブが低減していることがわかる。このように、遅延誤差量に応じてサブアレイにマスクをかけることにより、遅延量不足による画質の劣化を抑制することができる。

なお、図２５（ｃ）では、１サブアレイ内の振動子の微小遅延誤差の絶対値平均値をサブアレイの誤差として用いたが、これに限らず、サブアレイ単位での誤差を表現できるものならどのようなものでも構わない。また、図２５（ｄ）では、閾値処理として波長の１３分の１に相当する誤差量を閾値として用いる例を説明したが、このような方法に限らず、方向や深度によって閾値処理の定義を変更しても構わない。また、図２６から図２８では、閾値処理されずに残ったサブアレイの出力のみを用いる方法を説明したが、これに限られるものではない。例えば、受信時であれば、全サブアレイの出力を用いるが各サブアレイは誤差量に応じた重み係数を掛けるように構成することができる。さらに、誤差が予め定めた値よりも大きいサブアレイ２１１０の遅延回路５１００に、第１遅延量および前記第２遅延量の値を再設定することも可能である。また、遅延量演算部２００のサブアレイマスク２７０は、誤差が予め定めた値よりも大きい遅延回路５１００の出力を異なる値に置き換えてもよい。

また、図２５（ｂ）では１サブアレイ内の誤差量を求めたが、これに限らず、一つの列方向に並んだすべてのサブアレイを一つの単位として誤差処理したり、または一つの行方向に並んだすべてのサブアレイを一つの単位として誤差処理したり、これら列方向や行方向に応じた閾値処理をしても構わない。

なお、上述の実施形態では、遅延量演算部２００を本体１１１０側に配置したが、超音波探触子１０００内に搭載することも可能である。

５１…キャパシタ、５２…第１スイッチ、５３…第２スイッチ、５４…入力切替器、５５…出力切替器、１０００…探触子、１０１０…ケーブル、１１００…超音波撮像装置、１０２０…コネクタボックス、１１１０…本体、１３００…撮像対象、２０００…基板、２１００…振動子アレイ、２２１０…サブアレイ、２１１１…振動子、３１００…送信信号生成部、３２００…列方向シーケンサ、３２１０…（第２）信号線、３３００…行方向シーケンサ、３３１０…（第１）信号線、３４００…加算部、４０００…グループ（サブビームフォーマ）、５１００…遅延回路。

Claims (13)

1. ２次元に配列された複数の振動子と、複数の前記振動子にそれぞれ接続された遅延回路および前記遅延回路に遅延量を設定する複数の信号線とを備えるビームフォーマＩＣを内蔵する超音波探触子と、所望の撮像方向に応じて前記遅延回路に設定する遅延量を算出する遅延量演算部とを有し、
   前記遅延回路はそれぞれ、第１遅延量と第２遅延量を設定可能な構成であって、前記第１遅延量と第２遅延量を合算した遅延量だけ信号を遅延させ、
   複数の前記遅延回路は、複数のグループに分けられ、前記グループごとに行方向および列方向に配列して前記ビームフォーマＩＣ上に搭載され、前記グループ内の同一の行に並んだ前記遅延回路には共通の第１遅延量が、前記グループ内の同一の列に並んだ前記遅延回路には共通の第２遅延量が、それぞれ前記信号線によって設定され、
   前記遅延量演算部は、前記遅延回路に設定される前記第１遅延量および第２遅延量の合計が予め定めた最大遅延量以下になるように、前記第１遅延量および第２遅延量をそれぞれ算出することを特徴とする超音波撮像装置。
2. 請求項１に記載の超音波撮像装置であって、前記第１遅延量および第２遅延量のそれぞれの上限を、前記撮像方向に応じて設定する最大遅延量設定部をさらに備え、
   前記遅延量演算部は、前記第１遅延量および第２遅延量を、それぞれの前記上限以下の値で算出することを特徴とする超音波撮像装置。
3. 請求項２に記載の超音波撮像装置であって、前記最大遅延量設定部は、前記予め定めた最大遅延量を、前記撮像方向に応じて前記第１遅延量と前記第２遅延量に分配することにより、それぞれの前記上限値を設定することを特徴とする超音波撮像装置。
4. 請求項３に記載の超音波撮像装置であって、前記最大遅延量設定部は、前記振動子の配列された面の法線方向と前記撮像方向とのなす角の、前記超音波探触子の長軸方向に沿った方向の角度成分と、短軸方向に沿った方向の角度成分の比に応じて、前記最大遅延量を、前記第１遅延量の上限と前記第２遅延量の上限に分配することを特徴とする超音波撮像装置。
5. 請求項１に記載の超音波撮像装置であって、前記遅延量演算部は、所望の撮像方向に焦点を設定するために算出した前記第１遅延量および前記第２遅延量の合計と、前記撮像方向に焦点を設定するために必要な遅延量との誤差を算出する誤差算出部を備えることを特徴とする超音波撮像装置。
6. 請求項５に記載の超音波撮像装置であって、前記遅延量演算部は、前記誤差が予め定めた値よりも大きい遅延回路には、算出した前記第１遅延量および前記第２遅延量とは異なる値を設定することを特徴とする超音波撮像装置。
7. 請求項５に記載の超音波撮像装置であって、前記遅延量演算部は、前記誤差が予め定めた値よりも大きい前記遅延回路の出力を異なる値に置き換えることを特徴とする超音波撮像装置。
8. 請求項５に記載の超音波撮像装置であって、撮像対象の前記撮像方向からの超音波を前記振動子によって受信し、その出力を前記遅延回路で遅延させて得た遅延後出力を用いて、前記撮像対象の画像を生成する画像生成部をさらに有し、
   前記画像生成部は、前記誤差算出部が算出した前記誤差の合計を前記グループごとに算出し、前記誤差の合計が予め定めた値よりも大きい場合、前記グループ内の前記遅延回路の遅延後出力を前記画像の生成に用いないことを特徴とする超音波撮像装置。
9. 請求項１に記載の超音波撮像装置において、前記遅延回路はそれぞれ、並列に順に接続されたＫ個のキャパシタと、前記キャパシタごとに一側および他側にそれぞれ配置された第１スイッチおよび第２スイッチとを有することを特徴とする超音波撮像装置。
10. 請求項９に記載の超音波撮像装置において、前記最大遅延量は、前記キャパシタの数に対応していることを特徴とする超音波撮像装置。
11. 請求項１に記載の超音波撮像装置において、前記遅延回路の前記複数のグループは、行方向および列方向に配列して前記ビームフォーマＩＣに搭載され、
    同一の行に並んだ複数の前記グループは、前記グループ内の同一の行に並んだ前記遅延回路に共通の前記第１遅延量を設定する信号線が、隣接する前記グループ間で相互に接続され、
    同一の列に並んだ複数の前記グループは、前記グループ内の同一の列に並んだ前記遅延回路に共通の前記第２遅延量を設定する信号線が、隣接する前記グループ間で相互に接続されていることを特徴とする超音波撮像装置。
12. 請求項１に記載の超音波撮像装置において、前記グループ内の前記遅延回路の行方向および列方向の配列は、前記遅延回路が接続されている前記振動子の前記２次元の配列に対応していることを特徴とする超音波撮像装置。
13. ２次元に配列された複数の振動子と、複数の前記振動子にそれぞれ接続された遅延回路および前記遅延回路に遅延量を設定する複数の信号線とを備えるビームフォーマＩＣと、所望の撮像方向に応じて前記遅延回路に設定する遅延量を算出する遅延量演算部とを有し、
    前記遅延回路はそれぞれ、第１遅延量と第２遅延量を設定可能な構成であって、前記第１遅延量と第２遅延量を合算した遅延量だけ信号を遅延させ、
    複数の前記遅延回路は、複数のグループに分けられ、前記グループごとに行方向および列方向に配列して前記ビームフォーマＩＣ上に搭載され、前記グループ内の同一の行に並んだ前記遅延回路には共通の第１遅延量が、前記グループ内の同一の列に並んだ前記遅延回路には共通の第２遅延量が、それぞれ前記信号線によって設定され、
    前記遅延量演算部は、前記遅延回路に設定される前記第１遅延量および第２遅延量の合計が予め定めた最大遅延量以下になるように、前記第１遅延量および第２遅延量をそれぞれ算出することを特徴とする超音波探触子。

Images