JPWO2016203505A1 - 半導体装置及び診断テスト方法 - Google Patents
半導体装置及び診断テスト方法 Download PDFInfo
- Publication number
- JPWO2016203505A1 JPWO2016203505A1 JP2017524143A JP2017524143A JPWO2016203505A1 JP WO2016203505 A1 JPWO2016203505 A1 JP WO2016203505A1 JP 2017524143 A JP2017524143 A JP 2017524143A JP 2017524143 A JP2017524143 A JP 2017524143A JP WO2016203505 A1 JPWO2016203505 A1 JP WO2016203505A1
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit
- scan
- semiconductor device
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318569—Error indication, logging circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318594—Timing aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318566—Comparators; Diagnosing the device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
図1を参照して、後述の実施の形態に係る半導体装置の概略構成について説明する。図1は、後述の実施の形態に係る半導体装置の概略となる半導体装置を示すブロック図である。
[全体構成]
続いて、実施の形態1について説明する。図2を参照して、実施の形態1に係る半導体装置(1A)の構成について説明する。図2は、実施の形態1に係る半導体装置(1A)の構成を示すブロック図である。
第1のテスト制御装置(3)の構成要素は、全体構成の説明で述べた通りである。第1のテスト制御回路(100)は、システムバス(13)を介して、CPU(10)と接続されている。第1のテスト制御回路(100)は、CPU(10)からの要求に従い、CPU(10)のスキャンテストを実行する。
第2のテスト制御装置(4)の構成要素は、全体構成の説明で述べた通りである。第2のテスト制御回路(200)は、システム制御回路(15)と接続されている。第2のテスト制御回路(200)は、システム制御回路(15)からの要求に従い、CPU(10)のスキャンテストを実行する。
共通結果判定装置(5)の構成要素は、全体構成の説明で述べた通りである。再帰型圧縮回路(208)は、圧縮後のテスト結果を時間軸方向に圧縮する。再帰型圧縮回路(208)は、例えば、SISR(Single Input signature Register)のように、自身に格納されるデータを循環させながら、入力されたデータと自身に格納されるデータとのXOR演算をし、その演算結果を自身に格納する複数ビットのレジスタで構成されている。再帰型圧縮回路(208)は、比較回路(209)と接続されている。再帰型圧縮回路(208)は、圧縮後のテスト結果を比較回路(209)に出力する。
半導体装置(1A)は、その電源が投入され、第2のテスト制御装置(4)及び共通結果判定装置(5)のリセットが解除されると、最初に、LFを検出するための診断を行う。以下、この診断を「起動時診断」とも言う。起動時診断には、第2のテスト制御装置(4)と共通結果判定装置(5)が用いられる。ここで、LFが検出されなければ、半導体装置(1A)は、通常動作を開始する。
起動時診断が開始されると、システム制御回路(15)は、CPU(10)の診断の開始を指示する診断開始信号をアサートして第2のテスト制御回路(200)に出力する。第2のテスト制御回路(200)は、診断開始信号のアサートに応じて、CPU(10)の診断を開始する(S101)。また、第2のテスト制御回路(200)は、診断を開始するときに、第2のテスト制御装置(4)側(図2では「2」側)を選択するように、選択回路(300、301、302)を制御する。なお、この選択回路(300、301、302)の制御は、システム制御回路(15)が診断開始信号をアサートする前に実施してもよい。
CPU(10)のLFの診断結果が正常である場合(S103:正常)、システム制御回路(15)は、CPU(10)の起動を開始する(S104)。CPU(10)は、その起動完了後、アプリケーションプログラムの処理を実行する(S105)。また、CPU(10)は、このアプリケーションプログラムの処理において、定期的(所定時間経過する毎)に自己診断を行う処理も実行する。所定時間が経過して自己診断を行う処理に入ると(S106:Yes)、CPU(10)は、システムバス(13)を介して、CPU(10)の診断の開始を指示する診断開始信号をアサートして第1のテスト制御回路(100)に出力し、自身は処理を停止した状態(例えば、スリープ状態)に遷移する(S107)。
本実施の形態1の構成および動作において、SPFとLFの両方の検出が実施できており、機能安全が有効とされている理由を、以下に説明する。
続いて、実施の形態1の変形例について説明する。図4を参照して、実施の形態1の変形例に係る半導体装置(1A)の自己診断時の動作について説明する。図4は、実施の形態1の変形例に係る半導体装置(1A)の自己診断時の動作を示すフロー図である。図3に示した動作において、起動時診断において、比較回路(209)が故障していないかどうかを診断する動作を追加してもよい。図4では、その動作について説明する。図4に示す動作は、図3に示した動作と比較して、ステップS101及びS102と、ステップS103との間に、ステップS112が追加されている。
続いて、実施の形態2について説明する。以下の実施の形態2の説明では、上述した実施の形態1と同様の内容については、同一の符号を付す等して、適宜、その説明を省略する。図5を参照して、実施の形態2に係る半導体装置(1B)の構成について説明する。図5は、実施の形態2に係る半導体装置(1B)の構成を示すブロック図である。
続いて、実施の形態3について説明する。以下の実施の形態3の説明では、上述した実施の形態2と同様の内容については、同一の符号を付す等して、適宜、その説明を省略する。
図6を参照して、実施の形態3に係る半導体装置(1C)の構成について説明する。図6は、実施の形態3に係る半導体装置(1C)の構成を示すブロック図である。図3に示すように、半導体装置(1C)は、実施の形態2に係る半導体装置(1B)と比較して、さらに、複数のORゲート(45、55、65)を有する。また、図6では、システムバス(13)を明示している。
システムバス(13)から出力される診断開始信号がLowレベルである場合、ORゲート(45)は、ANDゲート(44)から出力される診断開始信号をそのまま第2のテスト制御装置(42)に出力する。つまり、テスト対象設定回路(70)において被テスト回路(40)がテスト対象として設定されており、テスト対象設定回路(70)からANDゲート(44)に出力されるテスト対象設定信号がLowレベルである場合、システム制御回路(15)によって、第2のテスト制御装置(42)による起動時診断を開始することが可能である。
ここでは、テスト対象設定回路(70)において、被テスト回路(40、50、60)のうち、被テスト回路(40)のみが、半導体装置(1C)の起動時における起動時診断の対象として定められているものとする。半導体装置(1C)は、その電源が投入され、第2のテスト制御装置(42、52、62)及び共通結果判定装置(43、53、63)のリセットが解除されると、起動時診断を開始する。起動時診断が開始されると、システム制御回路(15)は、第2のテスト制御装置(42)によって被テスト回路(40)の診断を開始する(S201)。
以上に説明した本実施の形態3では、複数の起動時診断の対象のそれぞれに対して、診断の開始を指示する経路を複数有している。本実施の形態3では、電源投入直後のリセット解除後にシステム制御回路(15)から診断が起動される経路と、半導体装置(1C)のシステムの立ち上げが完了した後にシステムバス(13)を介して診断が起動される経路と、の2つの経路を有している。言い換えると、テスト対象設定回路(70)に格納された値が、第2のテスト制御装置によるスキャンテストの対象であると示す被テスト回路(40)は、テスト対象設定回路(70)に格納された値が、第2のテスト制御装置によるスキャンテストの対象でないと示す被テスト回路(50、60)のうち、所定の被テスト回路(全部又は一部の被テスト回路)に対応する第2のテスト制御装置(52、62)に対して、起動時診断(スキャンテスト)の実施を指示するようにしている。これによれば、高い安全性を担保しながらもシステムの立ち上げ時間を短縮できる。
続いて、実施の形態4について説明する。以下の実施の形態4の説明では、上述した実施の形態1と同様の内容については、同一の符号を付す等して、適宜、その説明を省略する。
図8を参照して、実施の形態4に係る半導体装置(1D)の構成について説明する。図8は、実施の形態4に係る半導体装置(1D)の構成を示すブロック図である。図8に示すように、半導体装置(1D)は、実施の形態1に係る半導体装置(1A)と比較して、第1の結果圧縮回路(206)、第2の結果圧縮回路(207)及び共通結果判定装置(5)(タイマー(205)、再帰型圧縮回路(208)及び比較回路(209))に代えて、第1の結果判定回路(102)、第1のタイマー(104)、第2の結果判定回路(202)及び第2のタイマー(204)を有する点と、さらに遮断回路(16、17)を有する点が異なる。
続いて、図9を参照して、実施の形態4に係る半導体装置(1D)の自己診断時の動作について説明する。図9は、実施の形態4に係る半導体装置(1D)の自己診断時の動作を示すフロー図である。
半導体装置(1D)は、その電源が投入され、起動時診断を実施する回路(200〜204)のリセットが解除されると、その起動時診断を開始する。起動時診断が開始されると、システム制御回路(15)は、動作中診断装置(20)の診断の開始を指示する診断開始信号をアサートして第2のテスト制御回路(200)に出力する。第2のテスト制御回路(200)は、診断開始信号のアサートに応じて、動作中診断装置(20)の診断を開始する(S301)。
実施の形態4では、LFを検出するための起動時診断として、CPU(10)を含む動作中診断装置(20)全体を、診断の対象としている。言い換えると、CPU(10)とともに第1のテスト制御装置(3)のスキャンテストも実施するようにしている。本構成により、単一のCPU(10)に対して動作中にスキャンテストを実施することで、CPUを二重化するよりも低コストでその安全性を担保すると同時に、動作中診断に用いられる回路(10、100〜104)の安全性についても担保する。
続いて、実施の形態5について説明する。以下の実施の形態5の説明では、上述した実施の形態4と同様の内容については、同一の符号を付す等して、適宜、その説明を省略する。
図10を参照して、実施の形態5に係る半導体装置(1E)の構成について説明する。図10は、実施の形態5に係る半導体装置(1E)の構成を示すブロック図である。図10に示すように、半導体装置(1E)は、実施の形態4に係る半導体装置(1E)と比較して、遮断回路(16)、(17)、第2のテスト制御回路(200)、パタン発生回路(201)、第2の結果判定回路(202)、第2の期待値記憶回路(203)、及び、第2のタイマー(204)を有さない点が異なる。また、半導体装置(1E)は、実施の形態4に係る半導体装置(1E)と比較して、第1のテスト制御回路(100)、パタン入力回路(101)、第1の結果判定回路(102)、第1の期待値記憶回路(103)、及び、第1のタイマー(104)に代えて、テスト制御回路(600)、パタン入力回路(601)、結果判定回路(602)、期待値記憶回路(603)、及び、タイマー(604)を有する点が異なる。また、半導体装置(1E)は、実施の形態4に係る半導体装置(1E)と比較して、さらに、ROM(400)と、選択回路(401)とを有する点が異なる。
本実施の形態5に係る半導体装置(1E)の動作については、実施の形態4に係る半導体装置(1D)の動作(図9に示した動作)と同様であるため、その説明を省略する。ただし、上述したように、半導体装置(1E)の動作は、半導体装置(1D)の動作と比較し、起動時診断と動作中診断の両方をテスト制御回路(600)、パタン入力回路(601)、結果判定回路(602)、及び、タイマー(604)が実施する点と、起動時診断と動作中診断の開始時に選択回路(401)を制御する点と、起動時診断におけるテストパタンを発生するのではなく、ROM(400)から取得する点が異なる。
本実施の形態5では、起動時診断と起動中診断を実施する回路を共用している。ここで、起動時は、システムバス(13)を含む多くのモジュールは診断のために休止状態である。そのため、テストパタンを、システムバス(13)を介して、取得することは困難である。その課題に対して、本実施の形態5では、起動時診断で利用するテストデータを専用のROM(400)に有するようにしている。すなわち、システムバス(13)を初期化しているときに、ROM(400)からテストパタンを取得し、取得したテストパタンをCPU(10)のスキャンチェーンに入力して起動時診断におけるスキャンテストを実施する。そして、システムバス(13)の初期化後に、システムバス(13)を介して外部メモリ(14)からテストパタンを取得し、取得したテストパタンをCPU(10)のスキャンチェーンに入力して動作中診断におけるスキャンテストを実施するようにしている。本構成により、起動時診断と起動中診断を実施する回路を共用しつつも、単一のCPU(10)に対して動作中にスキャンテストを実施することで、CPUを二重化するよりも低コストでその安全性を担保すると同時に、動作中診断に用いられる診断装置の安全性についても担保することができる。
続いて、実施の形態6について説明する。以下の実施の形態6の説明では、上述した実施の形態5と同様の内容については、同一の符号を付す等して、適宜、その説明を省略する。
図11を参照して、実施の形態6に係る半導体装置(1F)の構成について説明する。図11は、実施の形態6に係る半導体装置(1F)の構成を示すブロック図である。図11に示すように、半導体装置(1F)は、図10に示した実施の形態5に係る半導体装置(1E)と比較して、さらに、外部I/F(18)と、選択回路(402)とを有する点が異なる。また、半導体装置(1F)は、実施の形態5に係る半導体装置(1E)と比較して、ROM(400)を有さない点が異なる。
本実施の形態6に係る半導体装置(1F)の動作については、実施の形態5に係る半導体装置(1E)の動作と同様であるため、その説明を省略する。ただし、半導体装置(1F)の動作は、半導体装置(1E)の動作と比較し、起動時診断と動作中診断の開始時にさらに選択回路(402)を制御する点と、起動時診断におけるテストパタンをROM(400)ではなく、外部メモリ(14)から取得する点が異なる。
本実施の形態6は、実施の形態5と同様に、起動時診断と起動中診断を実施する回路を共用している。すなわち、本実施の形態6では、システムバス(13)を初期化しているときに、外部I/F(18)を介して外部メモリ(14)からテストパタンを取得し、取得したテストパタンをCPU(10)のスキャンチェーンに入力して起動時診断におけるスキャンテストを実施する。そして、システムバス(13)の初期化後に、システムバス(13)を介して外部メモリ(14)からテストパタンを取得し、取得したテストパタンをCPU(10)のスキャンチェーンに入力して動作中診断におけるスキャンテストを実施するようにしている。本構成により、起動時診断と起動中診断を実施する回路を共用しつつも、単一のCPU(10)に対して動作中にスキャンテストを実施することで、CPUを二重化するよりも低コストでその安全性を担保すると同時に、動作中診断に用いられる診断装置の安全性についても担保する。また、半導体装置(1F)がROM(400)を有する必要がないため、より低コストとすることができる。
続いて、実施の形態7について説明する。以下の実施の形態7の説明では、上述した実施の形態1と同様の内容については、同一の符号を付す等して、適宜、その説明を省略する。
[全体構成]
図12を参照して、実施の形態7に係る半導体装置(1G)の構成について説明する。図12は、実施の形態7に係る半導体装置(1G)の構成を示すブロック図である。図12に示すように、半導体装置(1G)は、実施の形態1に係る半導体装置(1A)と比較して、1つのCPU(10)ではなく、複数のCPU(10A〜10D)を有する点が異なる。また、半導体装置(1G)は、実施の形態1に係る半導体装置(1A)と比較して、さらに、選択回路(501)を有する点が異なる。
第1のテスト制御回路(100)は、システムバス(13)を介して、CPU(10A〜10D)のそれぞれと接続されている。第1のテスト制御回路(100)は、CPU(10A)からの要求に従い、CPU(10A)のスキャンテストを実行し、CPU(10B)からの要求に従い、CPU(10B)のスキャンテストを実行し、CPU(10C)からの要求に従い、CPU(10C)のスキャンテストを実行し、CPU(10D)からの要求に従い、CPU(10D)のスキャンテストを実行する。
本実施の形態7では、実施の形態1と同様に、第2のテスト制御回路(200)は、システム制御回路(15)からの要求に従い、CPU(10A〜10D)のそれぞれのスキャンテストを実行する。ただし、本実施の形態7では、実施の形態1と異なり、その要求において、システム制御回路(15)が第2のテスト制御回路(200)に対してテスト対象とするCPUを指定する。第2のテスト制御回路(200)は、システム制御回路(15)から指定されたCPUのスキャンテストを実施する。
第1の結果圧縮回路(206)及び第2の結果圧縮回路(207)は、選択回路(501)を介して、CPU(10A〜10D)のそれぞれと接続されている。選択回路(501)は、CPU(10A〜10D)のうち、いずれか1つから出力されたテスト結果を選択的に第1の結果圧縮回路(206)及び第2の結果圧縮回路(207)のそれぞれに出力する。選択回路(501)は、起動時診断を開始するときに、第1の結果圧縮回路(206)及び第2の結果圧縮回路(207)との接続先としてテスト対象のCPUが選択されるように、第2のテスト制御回路(200)、若しくは、システム制御回路(15)によって制御される。例えば、第2のテスト制御回路(200A〜200D)のそれぞれが、システム制御回路(15)からの診断開始信号のアサートに応じて制御してもよく、システム制御回路(15)が診断開始信号をアサートする前に制御してもよい。
続いて、図13及び図14を参照して、実施の形態7に係る半導体装置(1G)の自己診断時の動作について説明する。図13及び図14は、実施の形態7に係る半導体装置(1G)の自己診断時の動作を示すフロー図である。
半導体装置(1G)は、その電源が投入され、第2のテスト制御装置(4)及び共通結果判定装置(5)のリセットが解除されると、最初に、LFを検出するための起動時診断を行う。CPU(10A〜10D)のそれぞれに対して所定の順序で起動時診断を実施する。ここでLFが検出されなければ、半導体装置(1G)は、通常動作を開始する。
起動時診断の診断動作が開始されると、システム制御回路(15)は、比較回路(209)の診断を実施する(S401)。システム制御回路(15)は、比較回路(209)の診断開始を指示する診断開始信号をアサートして第2のテスト制御回路(200)に出力する。第2のテスト制御回路(200)は、比較回路(209)の診断開始を指示する診断開始信号のアサートに応じて、比較回路(209)の診断を実施する。なお、このステップS401における動作は、実施の形態1の変形例で説明した図4のステップS112の動作と同様であるため、その説明は省略する。
全てのCPU(10A〜10D)の診断結果が正常である場合、システム制御回路(15)は、実施の形態1で説明した図1のステップS104、105と同様に、全てのCPU(10A〜10D)の起動を開始し(S411、S418、S421、S424)、CPU(10A〜10D)のそれぞれが処理を実行する(S412、S419、S422、S425)。
実施の形態7は、マルチCPUを搭載した半導体装置(1G)においてLF及びSPFを検出する構成を示したもので、第1のテスト制御装置(3)と第2のテスト制御装置(4)と共通結果判定装置(5)を複数のCPUで共有化している。すなわち、第1のテスト制御装置(3)及び第2のテスト制御装置(4)は、複数のCPU(10A〜10D)のそれぞれのスキャンテストを所定の順序で実施する。これによれば、回路面積を削減することができる。また、実施の形態1における特徴と効果も併せ持っており、搭載するCPUの数に比例して診断用のCPUが増えることが無いため、CPU数が増えるほど、本実施の形態7による面積、電力削減効果は大きなものとなる。
続いて、実施の形態8について説明する。以下の実施の形態8の説明では、上述した実施の形態1と同様の内容については、同一の符号を付す等して、適宜、その説明を省略する。
[全体構成]
図15を参照して、実施の形態8に係る半導体装置(1H)の構成について説明する。図15は、実施の形態8に係る半導体装置(1H)の構成を示すブロック図である。図15に示すように、半導体装置(1G)は、実施の形態1に係る半導体装置(1A)と比較して、複数のCPU(10A、10B、10C、10D)と、複数の第2のテスト制御回路(200A〜200D)と、複数のパタン発生回路(201A〜201D)と、複数の結果圧縮回路(207A〜207D)と、複数の選択回路(300A〜300D)とを有する点が異なる。また、半導体装置(1G)は、実施の形態1に係る半導体装置(1A)と比較して、さらに、ANDゲート(500)と、選択回路(501)と、選択回路(502)と、ANDゲート(503)とを有する点が異なる。
第1のテスト制御回路(100)は、システムバス(13)を介して、CPU(10A〜10D)のそれぞれと接続されている。第1のテスト制御回路(100)は、CPU(10A)からの要求に従い、CPU(10A)のスキャンテストを実行し、CPU(10B)からの要求に従い、CPU(10B)のスキャンテストを実行し、CPU(10C)からの要求に従い、CPU(10C)のスキャンテストを実行し、CPU(10D)からの要求に従い、CPU(10D)のスキャンテストを実行する。
第2のテスト制御回路(200A〜200D)のそれぞれは、システム制御回路(15)と接続されている。第2のテスト制御回路(200A)は、システム制御回路(15)からの要求に従い、CPU(10A)のスキャンテストを実行する。第2のテスト制御回路(200B)は、システム制御回路(15)からの要求に従い、CPU(10B)のスキャンテストを実行する。第2のテスト制御回路(200C)は、システム制御回路(15)からの要求に従い、CPU(10C)のスキャンテストを実行する。第2のテスト制御回路(200D)は、システム制御回路(15)からの要求に従い、CPU(10D)のスキャンテストを実行する。
ANDゲート(500)は、第2のテスト制御回路(200A〜200D)のそれぞれから出力された開始通知信号をAND演算し、演算結果となる開始通知信号をタイマー(205)に出力する。すなわち、タイマー(205)は、第2のテスト制御回路(200A〜200D)の全てが開始通知信号を出力した時点からの経過時間の計測を開始する。
続いて、図16及び図17を参照して、実施の形態8に係る半導体装置(1H)の自己診断時の動作について説明する。図16及び図17は、実施の形態8に係る半導体装置(1H)の自己診断時の動作を示すフロー図である。
半導体装置(1H)は、その電源が投入され、複数の第2のテスト制御装置(4)及び共通結果判定装置(5)のリセットが解除されると、最初に、LFを検出するための診断動作を行う。LFの検出には、複数の第2のテスト制御装置(4)と共通結果判定装置(5)が用いられ、CPU(10A〜10D)のそれぞれの起動時診断は、そのテスト結果の判定を除き、同時並列に実施される。ここでLFが検出されなければ、半導体装置(1H)は、通常動作を開始する。
起動時診断の診断動作が開始されると、システム制御回路(15)は、比較回路(209)の診断を実施する(S501)。システム制御回路(15)は、比較回路(209)の診断開始を指示する診断開始信号をアサートして第2のテスト制御回路(200A〜200D)に出力する。第2のテスト制御回路(200A〜200D)は、比較回路(209)の診断開始を指示する診断開始信号のアサートに応じて、比較回路(209)の診断を実施する。なお、このステップS501における動作は、実施の形態1の変形例で説明した図4のステップS112の動作と同様であるため、その説明は省略する。
全てのCPU(10A〜10D)の診断結果が正常である場合、システム制御回路(15)は、ステップS511〜S527、S20〜S23の動作を行う。なお、ステップS511〜S527、S20〜S23の動作は、実施の形態7におけるステップS411〜427、S10〜13の動作と同様であるため、それらの説明は省略する。
実施の形態8は、実施の形態7に対して、LFを検出するためのスキャンテストを実施する装置(第2のテスト制御装置(4))をCPU毎に設けたものである。すなわち、複数の第2のテスト制御装置のそれぞれが、相互に並行して起動時診断におけるスキャンテストのそれぞれの実施するようにしている。これにより、複数のCPUのLF検出が同時に実施できるため、起動時診断にかかる時間を短縮することができる。
2、40、50、60 被テスト回路
3、41、51、61 第1のテスト制御装置
4、42、52、62 第2のテスト制御装置
5、43、53、63 共通結果判定装置
10、10A、10B、10C、10D CPU
11 内蔵メモリ
12 外部I/F
13 システムバス
14 外部メモリ
15 システム制御回路
16、17 遮断回路
20 動作中診断装置
44、54、64、500 ANDゲート
45、55、65 ORゲート
70 テスト対象設定回路
100 第1のテスト制御回路
101 パタン入力回路
102 第1の結果判定回路
103 第1の期待値記憶回路
104 第1のタイマー
200、200A、200B、200C、200D 第2のテスト制御回路
201、201A、201B、201C、201D パタン発生回路
202 第2の結果判定回路
203 第2の期待値記憶回路
204 第2のタイマー
205 タイマー
206 第1の結果圧縮回路
207、207A、207B、207C、207D 第2の結果圧縮回路
208 再帰型圧縮回路
209 比較回路
203 第2の期待値記憶回路
300、300A、300B、300C、300D、301、302、401、402、501、502 選択回路
400 ROM
600 テスト制御回路
601 パタン入力回路
602 結果判定回路
603 期待値記憶回路
Claims (13)
- スキャンチェーンを有する被テスト回路と、
前記スキャンチェーンを用いて前記被テスト回路のスキャンテストを実施する第1のテスト制御装置及び第2のテスト制御装置と、を備え、
前記第2のテスト制御装置は、前記被テスト回路に対し第2のスキャンテストを実施し、
前記被テスト回路が、前記第2のスキャンテストが実施された後に、前記第1のテスト制御装置に第1のスキャンテストの実施を指示し、
前記第1のテスト制御装置は、前記被テスト回路からの指示に応じて、前記被テスト回路に対し第1のスキャンテストを実施する、
を備えた半導体装置。 - 前記第2のテスト制御装置は、前記半導体装置の起動時に、テストパタンを生成して前記スキャンチェーンに入力することで、前記第2のスキャンテストを実施するものであり、
前記第1のテスト制御装置は、前記半導体装置の起動完了後に、前記半導体装置に接続された外部記憶回路からテストパタンを取得し、前記スキャンチェーンに入力することで、前記第1のスキャンテストを実施するものである、
請求項1に記載の半導体装置。 - 前記半導体装置は、前記第1のスキャンテスト及び前記第2のスキャンテストのそれぞれによって前記被テスト回路から取得したテスト結果を判定する結果判定装置を更に備えた、
請求項2に記載の半導体装置。 - 前記半導体装置は、前記スキャンテストの実施時間を計測し、計測した実施時間が所定の閾値を超えた場合に、エラーを通知するタイマーをさらに備え、
前記第1のテスト制御装置及び前記第2のテスト制御装置のそれぞれは、前記被テスト回路のスキャンテストを開始するときに、前記実施時間の計測開始を前記タイマーに指示し、前記被テスト回路のスキャンテストを終了したときに、前記実施時間の計測終了を前記タイマーに指示する、
請求項1に記載の半導体装置。 - 前記半導体装置は、前記第2のスキャンテストによって前記被テスト回路から取得したテスト結果の期待値である第2の期待値が格納される第2の期待値記憶部と、
前記第2のスキャンテストによって前記被テスト回路から取得した第2のテスト結果と、前記第2の期待値記憶部に格納された第2の期待値とを比較し、一致する場合には正常であると判定し、一致しない場合にはエラーであると判定する結果判定装置と、
前記結果判定装置の判定結果に応じて、前記半導体装置を制御するシステム制御回路と、をさらに備え、
前記システム制御回路は、前記第2のスキャンテストを実施する前に、前記結果判定装置に異なる値を比較させて、一致すると判定された場合に、前記半導体装置の動作を停止させる、
請求項1に記載の半導体装置。 - 前記半導体装置は、
複数の前記被テスト回路と、
前記複数の被テスト回路のそれぞれのスキャンテストを実行する複数の前記第2のテスト制御装置と、を備え、
前記複数の第2のテスト制御装置のそれぞれは、前記半導体装置の起動時に、前記第2のスキャンテストを実施するものであり、
前記第1のテスト制御装置は、前記半導体装置の起動後に、前記第1のスキャンテストを実施するものであり、
前記半導体装置は、前記複数の被テスト回路のそれぞれについて、前記半導体装置の起動時における、前記第2のスキャンテストの対象であるか否かを示すテスト対象値が格納されるテスト対象設定回路をさらに備え、
前記複数の第2のテスト制御装置のそれぞれは、前記テスト対象値に従って、前記第2のスキャンテストを実施する、
請求項1に記載の半導体装置。 - 前記複数の被テスト回路のそれぞれは、前記第2のスキャンテストが実施された後に起動されて、前記第1のスキャンテストの指示を含む処理を実行し、
前記テスト対象値が前記第2のスキャンテストの対象であると示す被テスト回路は、前記処理において、前記半導体装置の起動後に、前記テスト対象値が前記第2のスキャンテストの対象でないと示す被テスト回路のうち、所定の被テスト回路に対応する第2のテスト制御装置に対して、前記第2のスキャンテストの実施を指示する、
請求項6に記載の半導体装置。 - 前記第2のテスト制御装置は、前記被テスト回路とともに前記第1のテスト制御装置のスキャンテストも実施する、
請求項1に記載の半導体装置。 - 前記第1のテスト制御装置及び前記第2のテスト制御装置は、同一のテスト制御装置であり、
前記半導体装置は、
前記テスト制御装置が前記半導体装置に接続された外部記憶回路から前記第1のスキャンテストで前記スキャンチェーンに入力するテストパタンを取得する際に使用されるシステムバスと、
前記第2のスキャンテストで前記スキャンチェーンに入力するテストパタンが格納された内部記憶回路と、をさらに備え、
前記テスト制御装置は、
前記システムバスを初期化しているときに、前記内部記憶回路から前記テストパタンを取得し、取得したテストパタンを前記スキャンチェーンに入力して前記第2のスキャンテストを実施し、
前記システムバスの初期化後に、前記システムバスを介して前記外部記憶回路から前記テストパタンを取得し、取得したテストパタンを前記スキャンチェーンに入力して前記第1のスキャンテストを実施する、
請求項1に記載の半導体装置。 - 前記第1のテスト制御装置及び前記第2のテスト制御装置は、同一のテスト制御装置であり、
前記半導体装置は、
前記テスト制御装置が前記半導体装置に接続された外部記憶回路から前記第1のスキャンテスト及び前記第2のスキャンテストで前記スキャンチェーンに入力するテストパタンを取得する際に使用されるシステムバスと、
前記テスト制御装置が前記外部記憶回路から前記システムバスを介さずに前記テストパタンを取得する際に使用される外部インターフェース回路と、をさらに備え、
前記テスト制御装置は、
前記システムバスを初期化しているときに、前記外部インターフェース回路を介して前記外部記憶回路から前記テストパタンを取得し、取得したテストパタンを前記スキャンチェーンに入力して前記第2のスキャンテストを実施し、
前記システムバスの初期化後に、前記システムバスを介して前記外部記憶回路から前記テストパタンを取得し、取得したテストパタンを前記スキャンチェーンに入力して前記第1のスキャンテストを実施する、
請求項1に記載の半導体装置。 - 前記半導体装置は、複数の前記被テスト回路を備え、
前記第1のテスト制御装置及び前記第2のテスト制御装置は、前記複数の被テスト回路のそれぞれのスキャンテストを所定の順序で実施する、
請求項1に記載の半導体装置。 - 前記半導体装置は、
複数の前記被テスト回路と、
前記複数の被テスト回路のそれぞれのスキャンテストを実行する複数の前記第2のテスト制御装置と、を備え、
前記複数の第2のテスト制御装置のそれぞれは、前記半導体装置の起動時に、前記第2のスキャンテストを実施するものであり、
前記第1のテスト制御装置は、前記半導体装置の起動後に、前記第1のスキャンテストを実施するものであり、
前記複数の第2のテスト制御装置のそれぞれは、相互に並行して前記第2のスキャンテストのそれぞれの実施する、
請求項1に記載の半導体装置。 - 第2のテスト制御装置が、被テスト回路が有するスキャンチェーンを用いて前記被テスト回路に対しスキャンテストを実施し、
前記被テスト回路が、前記第2のテスト制御装置によるスキャンテストが実施された後に、第1のテスト制御装置にスキャンテストの実施を指示し、
前記第1のテスト制御装置が、前記被テスト回路からの指示に応じて、前記被テスト回路が有するスキャンチェーンを用いて前記被テスト回路に対し第1のスキャンテストを実施する、
診断テスト方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/003047 WO2016203505A1 (ja) | 2015-06-18 | 2015-06-18 | 半導体装置及び診断テスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016203505A1 true JPWO2016203505A1 (ja) | 2017-09-28 |
JP6462870B2 JP6462870B2 (ja) | 2019-01-30 |
Family
ID=57546429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017524143A Active JP6462870B2 (ja) | 2015-06-18 | 2015-06-18 | 半導体装置及び診断テスト方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10281525B2 (ja) |
EP (1) | EP3312623B1 (ja) |
JP (1) | JP6462870B2 (ja) |
KR (1) | KR20180019505A (ja) |
CN (1) | CN107430167B (ja) |
TW (1) | TW201715245A (ja) |
WO (1) | WO2016203505A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11003153B2 (en) * | 2017-11-17 | 2021-05-11 | Intel Corporation | Safety operation configuration for computer assisted vehicle |
US10620266B2 (en) * | 2017-11-29 | 2020-04-14 | Intel Corporation | System, apparatus and method for in-field self testing in a diagnostic sleep state |
TWI697773B (zh) * | 2019-01-09 | 2020-07-01 | 瑞昱半導體股份有限公司 | 電路測試系統及電路測試方法 |
KR102176964B1 (ko) * | 2019-05-13 | 2020-11-11 | 하이윈 테크놀로지스 코포레이션 | 시스템 기능 시험 장치 |
US10877700B1 (en) | 2019-08-16 | 2020-12-29 | Silicon Motion, Inc. | Flash memory controller and method capable of efficiently reporting debug information to host device |
JP7150676B2 (ja) * | 2019-09-02 | 2022-10-11 | 株式会社東芝 | 半導体集積回路及びそのテスト方法 |
JP7269896B2 (ja) * | 2020-02-17 | 2023-05-09 | ルネサスエレクトロニクス株式会社 | 故障診断装置および故障診断方法 |
TWI719841B (zh) * | 2020-02-25 | 2021-02-21 | 世界先進積體電路股份有限公司 | 測試電路及電子裝置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318777A (ja) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | スキヤン回路の故障診断方法 |
JP2003068865A (ja) * | 2001-08-30 | 2003-03-07 | Sony Corp | 半導体デバイスの自己診断方法および装置 |
JP2003121499A (ja) * | 2001-10-09 | 2003-04-23 | Hitachi Ltd | 組込みテスト機能付き半導体集積回路、テストコード生成プログラムから成る電子設計データを保存する記憶媒体、該半導体集積回路のテスト方法、テストコード生成自動化方法及びそのプログラム |
JP2006073917A (ja) * | 2004-09-06 | 2006-03-16 | Nec Electronics Corp | 集積回路 |
JP2006303326A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびそのテスト方法 |
JP2009109192A (ja) * | 2007-10-26 | 2009-05-21 | Hitachi Ltd | 半導体集積回路装置 |
JP2011094986A (ja) * | 2009-10-27 | 2011-05-12 | Renesas Electronics Corp | 半導体集積回路、半導体集積回路設計方法、スキャンテストパタン生成方法及びそのプログラム |
JP2015031534A (ja) * | 2013-07-31 | 2015-02-16 | 富士通セミコンダクター株式会社 | 半導体装置及びその試験方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313935A (ja) | 1992-05-06 | 1993-11-26 | Hokuriku Nippon Denki Software Kk | 情報処理装置の診断回路 |
TW307927B (ja) * | 1994-08-29 | 1997-06-11 | Matsushita Electric Ind Co Ltd | |
JPH11101859A (ja) | 1997-09-29 | 1999-04-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002189063A (ja) | 2000-12-22 | 2002-07-05 | Hitachi Ltd | 半導体装置 |
DE10334801B3 (de) * | 2003-07-30 | 2005-01-27 | Infineon Technologies Ag | Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung |
JP3859647B2 (ja) * | 2004-01-16 | 2006-12-20 | 松下電器産業株式会社 | 半導体集積回路のテスト方法および半導体集積回路 |
US7469372B2 (en) | 2005-05-13 | 2008-12-23 | Texas Instruments Incorporated | Scan sequenced power-on initialization |
US7301836B1 (en) * | 2005-10-25 | 2007-11-27 | Altera Corporation | Feature control circuitry for testing integrated circuits |
JP2008267999A (ja) | 2007-04-20 | 2008-11-06 | Hitachi Ltd | 制御中に自己診断できるプログラム可能な制御装置 |
US20090063921A1 (en) | 2007-08-28 | 2009-03-05 | Anthony Gus Aipperspach | Staggered LBIST Clock Sequence for Noise (di/dt) Amelioration |
JP5313935B2 (ja) * | 2010-01-21 | 2013-10-09 | 三菱電機株式会社 | 回転電機の固定子の製造方法および回転電機の固定子 |
CN103576076B (zh) * | 2012-07-27 | 2019-02-01 | 恩智浦美国有限公司 | 用于执行扫描测试的系统和方法 |
JP6496562B2 (ja) * | 2014-04-11 | 2019-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置、診断テスト方法及び診断テスト回路 |
WO2016166780A1 (ja) * | 2015-04-16 | 2016-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びスキャンテスト方法 |
JP6438353B2 (ja) * | 2015-05-27 | 2018-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及び診断テスト方法 |
-
2015
- 2015-06-18 US US15/547,440 patent/US10281525B2/en active Active
- 2015-06-18 JP JP2017524143A patent/JP6462870B2/ja active Active
- 2015-06-18 EP EP15895526.0A patent/EP3312623B1/en active Active
- 2015-06-18 CN CN201580078737.8A patent/CN107430167B/zh active Active
- 2015-06-18 KR KR1020177028041A patent/KR20180019505A/ko unknown
- 2015-06-18 WO PCT/JP2015/003047 patent/WO2016203505A1/ja active Application Filing
-
2016
- 2016-04-20 TW TW105112323A patent/TW201715245A/zh unknown
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318777A (ja) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | スキヤン回路の故障診断方法 |
JP2003068865A (ja) * | 2001-08-30 | 2003-03-07 | Sony Corp | 半導体デバイスの自己診断方法および装置 |
JP2003121499A (ja) * | 2001-10-09 | 2003-04-23 | Hitachi Ltd | 組込みテスト機能付き半導体集積回路、テストコード生成プログラムから成る電子設計データを保存する記憶媒体、該半導体集積回路のテスト方法、テストコード生成自動化方法及びそのプログラム |
JP2006073917A (ja) * | 2004-09-06 | 2006-03-16 | Nec Electronics Corp | 集積回路 |
JP2006303326A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびそのテスト方法 |
JP2009109192A (ja) * | 2007-10-26 | 2009-05-21 | Hitachi Ltd | 半導体集積回路装置 |
JP2011094986A (ja) * | 2009-10-27 | 2011-05-12 | Renesas Electronics Corp | 半導体集積回路、半導体集積回路設計方法、スキャンテストパタン生成方法及びそのプログラム |
JP2015031534A (ja) * | 2013-07-31 | 2015-02-16 | 富士通セミコンダクター株式会社 | 半導体装置及びその試験方法 |
Also Published As
Publication number | Publication date |
---|---|
US10281525B2 (en) | 2019-05-07 |
CN107430167B (zh) | 2021-02-02 |
TW201715245A (zh) | 2017-05-01 |
EP3312623B1 (en) | 2022-04-13 |
EP3312623A1 (en) | 2018-04-25 |
JP6462870B2 (ja) | 2019-01-30 |
CN107430167A (zh) | 2017-12-01 |
EP3312623A4 (en) | 2019-01-23 |
KR20180019505A (ko) | 2018-02-26 |
US20180180672A1 (en) | 2018-06-28 |
WO2016203505A1 (ja) | 2016-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6462870B2 (ja) | 半導体装置及び診断テスト方法 | |
CN106201793B (zh) | 半导体装置和诊断测试方法 | |
US10042791B2 (en) | Abnormal interrupt request processing | |
JP6496562B2 (ja) | 半導体装置、診断テスト方法及び診断テスト回路 | |
US8799713B2 (en) | Interruptible non-destructive run-time built-in self-test for field testing | |
EP2175372B1 (en) | Computer apparatus and processor diagnostic method | |
CN105373455B (zh) | 处理器系统,发动机控制系统和控制方法 | |
US20170249224A1 (en) | Semiconductor device | |
KR100296984B1 (ko) | 전자제어장치용감시시스템 | |
US10915082B2 (en) | Microcontroller with error signal output circuit and control method of the same | |
JP2012181564A (ja) | 自己診断回路および自己診断方法 | |
JP2018041402A (ja) | 電子制御装置 | |
JP7334531B2 (ja) | 半導体回路装置 | |
JP2014209312A (ja) | 集積回路 | |
CN115904793A (zh) | 一种基于多核异构系统的内存转存方法、系统及芯片 | |
US8742779B2 (en) | Semiconductor device and abnormality prediction method thereof | |
JP2016126692A (ja) | 電子制御装置 | |
US10008285B2 (en) | Semiconductor device | |
JP2018112977A (ja) | マイクロコンピュータ | |
JP2008267999A (ja) | 制御中に自己診断できるプログラム可能な制御装置 | |
JP6588068B2 (ja) | マイクロコンピュータ | |
US20200300915A1 (en) | Semiconductor device, method for diagnosing semiconductor device, and diagnosis program for semiconductor device | |
JP2015121478A (ja) | 故障検出回路及び故障検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6462870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |