JPWO2016031039A1 - エピタキシャル成長用テンプレート及びその作製方法、並びに、窒化物半導体装置 - Google Patents

エピタキシャル成長用テンプレート及びその作製方法、並びに、窒化物半導体装置 Download PDF

Info

Publication number
JPWO2016031039A1
JPWO2016031039A1 JP2015520735A JP2015520735A JPWO2016031039A1 JP WO2016031039 A1 JPWO2016031039 A1 JP WO2016031039A1 JP 2015520735 A JP2015520735 A JP 2015520735A JP 2015520735 A JP2015520735 A JP 2015520735A JP WO2016031039 A1 JPWO2016031039 A1 JP WO2016031039A1
Authority
JP
Japan
Prior art keywords
atoms
aln layer
sapphire substrate
concentration
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015520735A
Other languages
English (en)
Other versions
JP5820089B1 (ja
Inventor
シリル ペルノ
シリル ペルノ
平野　光
光 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soko Kagaku Co Ltd
Original Assignee
Soko Kagaku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soko Kagaku Co Ltd filed Critical Soko Kagaku Co Ltd
Application granted granted Critical
Publication of JP5820089B1 publication Critical patent/JP5820089B1/ja
Publication of JPWO2016031039A1 publication Critical patent/JPWO2016031039A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/08—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state the diffusion materials being a compound of the elements to be diffused
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

エピタキシャル成長用テンプレートの作製方法であって、サファイア基板の表面にＧａ原子を分散して供給する表面処理工程と、前記サファイア基板上にＡｌＮ層をエピタキシャル成長させるＡｌＮ成長工程を有し、前記ＡｌＮ層の表面から深さ１００ｎｍまでの表面近傍領域を除く前記ＡｌＮ層の内部領域における２次イオン質量分析法により得られるＧａ濃度の前記サファイア基板の表面に垂直な深さ方向の濃度分布における前記Ｇａ濃度の最大値を得る前記深さ方向の位置が、前記サファイア基板の界面から前記ＡｌＮ層側に４００ｎｍ離間した位置までの界面近傍領域内に存在し、前記Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下となる。

Description

本発明は、ＧａＮ系化合物半導体層（一般式：ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ）をエピタキシャル成長させる下地となるエピタキシャル成長用テンプレート及びその作製方法、並びに、ＧａＮ系窒化物半導体装置に関する。
従来から、発光ダイオードや半導体レーザ等のＧａＮ系窒化物半導体装置は、エピタキシャル成長用テンプレート上に多層構造のＧａＮ系化合物半導体層を成長させることにより作製されている（例えば、非特許文献１参照）。図７に、典型的な従来のＧａＮ系発光ダイオードの結晶層構造を示す。図７に示す発光ダイオードは、サファイア基板１０１上に、ＡｌＮからなる下地層１０２を形成し、周期的な溝構造をフォトリソグラフィと反応性イオンエッチングで形成した後に、ＥＬＯ−ＡｌＮ層１０３を形成し、当該ＥＬＯ−ＡｌＮ層１０３上に、膜厚２μｍのｎ型ＡｌＧａＮのｎ型クラッド層１０４、ＡｌＧａＮ／ＧａＮ多重量子井戸活性層１０５、Ａｌ組成比が多重量子井戸活性層１０５より高い膜厚が２０ｎｍのｐ型ＡｌＧａＮの電子ブロック層１０６、膜厚が５０ｎｍのｐ型ＡｌＧａＮのｐ型クラッド層１０７、膜厚が２０ｎｍのｐ型ＧａＮのコンタクト層１０８を順番に積層した積層構造を有している。多重量子井戸活性層１０５は、膜厚２ｎｍのＧａＮ井戸層を膜厚８ｎｍのＡｌＧａＮバリア層で挟んだ構造を５層積層した構造を有している。結晶成長後、ｎ型クラッド層１０４の一部表面が露出するまで、その上の多重量子井戸活性層１０５、電子ブロック層１０６、ｐ型クラッド層１０７、及び、コンタクト層１０８をエッチング除去し、コンタクト層１０８の表面に、例えば、Ｎｉ／Ａｕのｐ−電極１０９が、露出したｎ型クラッド層１０４の表面に、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕのｎ−電極１１０が夫々形成されている。ＧａＮ井戸層をＡｌＧａＮ井戸層として、Ａｌ組成比や膜厚を変化させることにより発光波長の短波長化を行い、或いは、Ｉｎを添加することで発光波長の長波長化を行い、波長２００ｎｍから４００ｎｍ程度の紫外領域の発光ダイオードが作製できる。半導体レーザについても類似の構成で作製可能である。図７に示す結晶層構造では、サファイア基板１０１とＡｌＮ下地層１０２とＥＬＯ−ＡｌＮ層１０３によって、エピタキシャル成長用テンプレートが形成されている。
当該テンプレート表面の結晶品質は、その上層に形成されるＧａＮ系化合物半導体層の結晶品質に直接影響を与え、結果として形成される発光素子等の特性に大きく影響する。特に、紫外線域の発光ダイオードや半導体レーザの作製においては、貫通転位密度が１０７／ｃｍ２以下、好ましくは１０６／ｃｍ２程度に低減されたテンプレートを使用することが望まれる。図７に示すように、周期的な溝構造を有するＡｌＮ下地層１０２上に、横方向成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）法を用いてＥＬＯ−ＡｌＮ層１０３をエピタキシャル成長させると、溝と溝の間の凸部平坦面から成長したＡｌＮ層が溝上方を覆うように横方向に成長するとともに、当該平坦面から成長する貫通転位も横方向成長によって溝上方に集約されるため、貫通転位密度が大幅に低減される。
しかし、図７に示すサファイア基板とＡｌＮ下地層とＥＬＯ−ＡｌＮ層からなるテンプレートでは、ＡｌＮ下地層を成長させた後、一旦、試料（基板）をエピタキシャル成長用の反応室内から取り出して、ＡｌＮ下地層の表面に周期的な溝構造をフォトリソグラフィと反応性イオンエッチングで形成する必要がある。このため、ＡｌＮ下地層とＥＬＯ−ＡｌＮ層を連続的に成長させることができず、製造工程の煩雑化及びスループットの低下を招き、製造コスト高騰の要因となる。
他方、結晶成長工程間のエッチング加工を省略して製造工程の煩雑化及びスループットの低下を緩和するために、サファイア基板の表面に直接に周期的な溝構造をフォトリソグラフィと反応性イオンエッチング等で形成し、そのサファイア基板上に直接ＥＬＯ−ＡｌＮ層を形成してエピタキシャル成長用テンプレートとする方法が提案されている（例えば、特許文献１、非特許文献２、非特許文献３参照）。溝構造の基板表面にＥＬＯ−ＡｌＮ層を成長させるには、溝底部から成長するＡｌＮ層と、溝と溝の間の凸部平坦面から横方向成長するＡｌＮ層とが分離している必要から、サファイア基板表面に形成される溝は深い方が好ましいが、サファイア基板は、エッチングレートが低く加工が困難なため、浅い溝構造において、低貫通転位密度のＥＬＯ−ＡｌＮ層を成長させる必要がある。
サファイア基板上に横方向成長法を用いずにＡｌＮ層を成長させた場合には、横方向成長法を用いることで解消される問題が顕在化し、クラックが無く、低貫通転位密度で結晶の表面性状の良好なテンプレートを作製することが極めて困難となる。
そこで、サファイア基板上に横方向成長法を用いずにＡｌＮ層を成長させて、クラックが無く、低貫通転位密度で結晶の表面性状の良好なテンプレートを作製する方法として、例えば、下記のＡｌＮ層を、Ａｌ原料のＴＭＡ（トリメチルアルミニウム）を連続的に供給し、Ｎ原料のＮＨ３（アンモニア）を間欠的に供給して成長させたパルスフローＡｌＮ層と、ＴＭＡｌとＮＨ３を夫々連続的に供給して成長させた連続ＡｌＮ層を交互に積層した多層構造とする方法が提案されている（非特許文献４参照）。
特許第３４５５５１２号公報
Ｋｅｎｔａｒｏ Ｎａｇａｍａｔｓｕ，ｅｔ ａｌ．，"Ｈｉｇｈ−ｅｆｆｉｃｉｅｎｃｙ ＡｌＧａＮ−ｂａｓｅｄ ＵＶ ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｏｎ ｌａｔｅｒａｌｌｙ ｏｖｅｒｇｒｏｗｎ ＡｌＮ"，Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，３１０，ｐｐ．２３２６−２３２９，２００８ Ｎ．Ｎａｋａｎｏ，ｅｔ ａｌ．，"Ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ ｏｆ ＡＬＮ ｌａｙｅｒｓ ｏｎ ｐａｔｔｅｒｎｅｄ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅｓ"，Ｐｈｙｓ．Ｓｔａｔｕｓ Ｓｏｌｉｄｉ （ａ）２０３，Ｎｏ．７， ｐｐ．１６３２−１６３５，２００６ Ｊ．Ｍｅｉ，ｅｔ ａｌ．，"Ｄｉｓｌｏｃａｔｉｏｎ ｇｅｎｅｒａｔｉｏｎ ａｔ ｔｈｅ ｃｏａｌｅｓｃｅｎｃｅ ｏｆ ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ ｌａｔｅｒａｌ ｅｐｉｔａｘｙ ｏｎ ｓｈａｌｌｏｗ−ｇｒｏｏｖｅｄ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ９０， ２２１９０９，２００７ Ｈ．Ｈｉｒａｙａｍａ，ｅｔ ａｌ．，"２２２−２８２ｎｍ ＡｌＧａＮ ａｎｄ ＩｎＡｌＧａＮ−ｂａｓｅｄ ｄｅｅｐ−ＵＶ ＬＥＤｓ ｆａｂｒｉｃａｔｅｄ ｏｎ ｈｉｇｈ−ｑｕａｌｉｔｙ ＡｌＮ ｏｎ ｓａｐｐｈｉｒｅ"，Ｐｈｙｓ．Ｓｔａｔｕｓ Ｓｏｌｉｄｉ Ａ ２０６， Ｎｏ. ６, １１７６−１１８２ （２００９）
上述のように、サファイア基板上に横方向成長法によりＡｌＮ層を成長させて形成するテンプレートでは、サファイア基板或いはＥＬＯ−ＡｌＮ層の下地層にエッチング等で溝構造を形成する必要があり、溝構造を形成する対象に拘わらず、溝構造の形成に係る問題が存在する。
また、上記非特許文献４に開示された方法では、サファイア基板上に横方向成長法を用いずにＡｌＮ層を成長させて、クラックが無く、低貫通転位密度で結晶の表面性状の良好なテンプレートを作製することが可能となるが、核形成ＡｌＮ層と、横方向成長を強調して当該核形成ＡｌＮ層の微小突起を埋める被覆ＡｌＮ層とを、ＮＨ３の供給方法を制御して成長させた後、その上に連続的な原料供給によるＡｌＮ層を高速成長させ、当該３層構造を繰り返して積層した多層構造とする必要があり、ＡｌＮ層の成長時の制御が煩雑化する。
本発明は、上述の問題点に鑑みてなされたものであり、その目的は、サファイア基板上にＡｌＮ層を成長させた構造を有するエピタキシャル成長用テンプレートを、ＡｌＮ層を横方向成長法や複雑な成長制御を用いずに簡便に成長でき、且つ、クラックが無く、低貫通転位密度で結晶の表面性状の良好なテンプレートを作製することにある。
本願発明者は、鋭意研究により、ＡｌＮ層の成長開始前或いは開始時において、サファイア基板の表面に分散して微量のＧａ原子が存在し、その基板とＡｌＮ層の界面近傍領域のＧａ濃度が所定の範囲内であることで、その上に、横方向成長法や複雑な原料供給法を用いずにＡｌＮ層を成長させることで、クラックが無く、低貫通転位密度で結晶の表面性状の良好なテンプレートを作製できることを見出し、本願発明に至った。
上記目的を達成するために、本発明は、サファイア基板の表面上にＡｌＮ層を有し、ＧａＮ系化合物半導体層をエピタキシャル成長させる下地となるテンプレートの作製方法であって、
サファイア基板の表面にＧａ原子を分散して供給する表面処理工程と、前記サファイア基板上にＡｌＮ層をエピタキシャル成長させるＡｌＮ成長工程と、を有し、
前記ＡｌＮ層の表面から深さ１００ｎｍまでの表面近傍領域を除く前記ＡｌＮ層の内部領域における２次イオン質量分析法により得られるＧａ濃度の前記サファイア基板の表面に垂直な深さ方向の濃度分布における前記Ｇａ濃度の最大値を得る前記深さ方向の位置が、前記サファイア基板の界面から前記ＡｌＮ層側に４００ｎｍ離間した位置までの界面近傍領域内に存在し、前記Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下となることを特徴とするテンプレートの作製方法を提供する。
更に、上記特徴のテンプレートの作製方法において、好適な一態様として、前記表面処理工程において、前記ＡｌＮ成長工程を行う成長室内にＧａの原料となる化合物を供給する。
更に、上記特徴のテンプレートの作製方法において、好適な一態様として、前記ＡｌＮ成長工程を、前記表面処理工程の終了後、前記表面処理工程の開始と同時、または、前記表面処理工程の途中の何れかのタイミングで開始する。
更に、上記特徴のテンプレートの作製方法の好適な一態様として、前記２次イオン質量分析法で使用する１次イオン種がＯ２ ＋である。
更に、上記目的を達成するために、本発明は、表面にＧａ原子が分散して存在しているサファイア基板と、前記サファイア基板上にエピタキシャル成長してなるＡｌＮ層と、を備え、
前記ＡｌＮ層の表面から深さ１００ｎｍまでの表面近傍領域を除く前記ＡｌＮ層の内部領域における２次イオン質量分析法により得られるＧａ濃度の前記サファイア基板の表面に垂直な深さ方向の濃度分布における前記Ｇａ濃度の最大値を得る前記深さ方向の位置が、前記サファイア基板の界面から前記ＡｌＮ層側に４００ｎｍ離間した位置までの界面近傍領域内に存在し、前記Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とするエピタキシャル成長用テンプレートを提供する。
更に、上記特徴のエピタキシャル成長用テンプレートの好適な一態様として、前記２次イオン質量分析法で使用する１次イオン種がＯ２ ＋である。
更に、本発明は、上記特徴を備えたエピタキシャル成長用テンプレートと、前記テンプレート上にエピタキシャル成長してなる１層以上のＧａＮ系化合物半導体層と、を備えることを特徴とする窒化物半導体装置を提供する。
上記特徴のエピタキシャル成長用テンプレート及びその作製方法によれば、ＧａＮ系化合物半導体層をエピタキシャル成長させる下地となるテンプレートとして、クラックが無く、低貫通転位密度で結晶の表面性状の良好なものを、横方向成長法や複雑な原料供給法を用いずに簡便に得られる。
上記効果の理由は明確ではないが、サファイア基板とＡｌＮとの間の格子不整合による応力集中がサファイア基板の表面に局所的に発生して、クラックの発生に至る前に、サファイア基板の表面に分散して存在する微量且つ適量のＧａ原子が核となり、当該応力が分散される結果、クラックの発生が抑制されるものと推察される。
以上の結果、製造コストの高騰を招くことなく、上記特徴のエピタキシャル成長用テンプレートの上層に形成されるＧａＮ系化合物半導体層として高結晶品質のものが安定して得られ、当該ＧａＮ系化合物半導体層で構成される半導体素子の高性能化が図れる。
本発明に係るエピタキシャル成長用テンプレートの作製方法の第１実施例の工程を模式的に示す工程断面図である。 本発明に係るエピタキシャル成長用テンプレートの作製方法の第２実施例の工程を模式的に示す工程断面図である。 本発明に係るエピタキシャル成長用テンプレートの作製方法の第３実施例の工程を模式的に示す工程断面図である。 本発明に係るエピタキシャル成長用テンプレートの作製方法及びそれと類似する作製方法で作製されたテンプレートのサンプルの表面性状を示す複数の測定結果を纏めて示す一覧表である。 図４に示すサンプルの内のサンプル＃１５及び＃１７のＧａ濃度分布を示す図である。 図４に示すサンプルの内のサンプル＃３２〜＃３４及び＃３９のＧａ濃度分布を示す図である。 典型的な従来のＧａＮ系発光ダイオードの結晶層構造を模式的に示す断面図である。
本発明に係るエピタキシャル成長用テンプレートの作製方法（以下、適宜「本作製方法」と称す。）及び本発明に係る窒化物半導体装置に含まれるエピタキシャル成長用テンプレート（以下、適宜「本テンプレート」と称す。）の実施の形態につき、図面に基づいて説明する。
図１（ａ）〜（ｃ）は、本作製方法の第１実施例（以下、第１作製方法と呼ぶ）の工程を模式的に示す工程断面図であり、図２（ａ）〜（ｄ）は、本作製方法の第２実施例（以下、第２作製方法と呼ぶ）の工程を模式的に示す工程断面図であり、図３（ａ）〜（ｃ）は、本作製方法の第３実施例（以下、第３作製方法と呼ぶ）の工程を模式的に示す工程断面図であり、夫々、本テンプレートの作製途中と作製後の断面構造を示す。尚、図１〜図３において、説明の理解の容易のため要部を強調して表示しており、図中の各部の寸法比は必ずしも実際のものと一致しない。
先ず、第１〜第３作製方法の何れにおいても、サファイア基板２を用意して、ＡｌＮ層３をエピタキシャル成長させる反応室内（図示せず）に収容する（図１（ａ）、図２（ａ）、図３（ａ）参照）。本実施形態では、ＡｌＮ層３は周知の有機金属化合物気相成長（ＭＯＶＰＥ）によりエピタキシャル成長させる。
第１作製方法では、引き続き、ＭＯＶＰＥでのＧａの原料（前駆体）となるＴＭＧ（トリメチルガリウム）を、所定の流量及び時間で該反応室内に供給し、サファイア基板２の表面にＧａ原子４を分散して供給する（表面処理工程：図１（ｂ）参照）。更に、表面にＧａ原子４の供給されたサファイア基板２上にＡｌＮ層３を、周知のＭＯＶＰＥでエピタキシャル成長させる（ＡｌＮ成長工程：図１（ｃ）参照）。第１作製方法のＡｌＮ成長工程では、処理期間を通してＴＭＧの供給は停止している。
第２作製方法では、引き続き、ＭＯＶＰＥでのＧａの原料（前駆体）となるＴＭＧ（トリメチルガリウム）を、所定の流量及び時間で該反応室内に供給し、サファイア基板２の表面にＧａ原子４を分散して供給する（表面処理工程：図２（ｂ），（ｃ）参照）。上述の第１作製方法と異なる点は、表面にＧａ原子４の供給されたサファイア基板２上に、表面処理工程の途中からＡｌＮ層３を、周知のＭＯＶＰＥでエピタキシャル成長させる点である（ＡｌＮ成長工程：図２（ｃ），（ｄ）参照）。従って、第２作製方法では、表面処理工程の終了前の一時期とＡｌＮ成長工程の開始後の一時期が重なっており（図２（ｃ）参照）、表面処理工程の終了後にＴＭＧの供給が停止する。
第３作製方法では、引き続き、ＭＯＶＰＥでのＧａの原料（前駆体）となるＴＭＧ（トリメチルガリウム）を、所定の流量及び時間で該反応室内に供給し、サファイア基板２の表面にＧａ原子４を分散して供給する（表面処理工程：図３（ｂ）参照）。上述の第１及び第２作製方法と異なる点は、表面にＧａ原子４の供給されたサファイア基板２上に、表面処理工程の開始と同時にＡｌＮ層３を、周知のＭＯＶＰＥでエピタキシャル成長させる点である（ＡｌＮ成長工程：図３（ｂ），（ｃ）参照）。従って、第３作製方法では、表面処理工程の全期間とＡｌＮ成長工程の開始後の一時期が重なっており（図３（ｂ）参照）、表面処理工程の終了後にＴＭＧの供給が停止する。
図１（ｃ）、図２（ｄ）及び図３（ｃ）に示すように、本テンプレート１は、サファイア（０００１）基板２とＡｌＮ層３を備えて構成され、サファイア基板２の表面にはＧａ原子４が分散して存在しており、Ｇａ原子４の一部は、サファイア基板２の表面からＡｌＮ層３内に向かってある程度拡散して存在する。第１〜第３作製方法の何れにおいても、ＡｌＮ層３内の表面からの深さ１００ｎｍまでの表面近傍領域を除く内部領域におけるＧａ濃度の深さ方向（サファイア基板２の表面に対して垂直な方向）の濃度分布におけるＧａ濃度の最大値を得る当該深さ方向の位置が、サファイア基板２とＡｌＮ層３の界面から、ＡｌＮ層３側に４００ｎｍ程離間した位置までの界面近傍領域内に存在し、当該Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下の好適範囲内となるように、ＴＭＧの供給量（例えば、流量、時間等）が調整される。尚、当該Ｇａ濃度の最大値は、ＡｌＮ層３に対しては、不純物濃度レベルの低さであり、ＡｌＮ層３内のサファイア基板２との界面付近にＡｌＧａＮが均一な層として明確に形成されるレベルではない。
以上の要領で、本作製方法により、表面が緻密且つ平坦で、クラックの無いエピタキシャル成長用テンプレート（本テンプレート１）が作製される。
ＡｌＮ層３の膜厚は、一例として、１μｍ〜１０μｍ程度であり、ＡｌＮ成長工程での成長温度は、一例として、ＡｌＮの結晶化温度より高温の１２３０℃〜１３５０℃の温度範囲内に、圧力は、５０Ｔｏｒｒ以下程度に、夫々設定される。本実施形態では、Ａｌ及びＮの原料（前駆体）であるＴＭＡ（トリメチルアルミニウム）とＮＨ３（アンモニア）は、所定の流量比（ＮＨ３／ＴＭＡ）の範囲内で、何れも連続的に供給される。尚、上記各設定条件の最適値は、使用する反応室等の装置に依存して変化するため、使用する装置に応じて適宜調整する。
第２及び第３作製方法では、表面処理工程における温度及び圧力条件は、ＡｌＮ成長工程と同様の条件となり、第１作製方法、及び、第２作製方法でのＡｌＮ成長工程に先行する部分の温度及び圧力条件も、ＡｌＮ成長工程と同様の条件とすることができるが、例えば、圧力条件は、ＡｌＮ成長工程より高圧（例えば、１００Ｔｏｒｒ程度）に設定しても良い。
以下、第１〜第３作製方法で作製した本テンプレート１のサンプルと、第１〜第３作製方法と表面処理工程におけるＴＭＧの供給条件のみが異なる類似の作製方法（第１〜第３類似作製方法）で作製したサンプルについて、その表面性状を評価した結果を、図面を参照して説明する。第１〜第３作製方法で作製されたサンプルは、表面性状が良好で、上記Ｇａ濃度の最大値が上記好適範囲内（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）となる良品サンプルであり、上記各類似作製方法で作製したサンプルは、クラックの発生した表面性状が不良で、上記Ｇａ濃度の最大値が上記好適範囲外（３×１０１７ａｔｏｍｓ／ｃｍ３未満、或いは、２×１０２０ａｔｏｍｓ／ｃｍ３より大）となる不良サンプルである。以下、説明の便宜のため、第１作製方法と第１類似作製方法を総称して第１方法、第２作製方法と第２類似作製方法を総称して第２方法、第３作製方法と第３類似作製方法を総称して第３方法と称する。
本実施形態では、ＡｌＮ層３内のＧａ濃度は２次イオン質量分析法により測定される。但し、１次イオン種として、酸素イオン（Ｏ２ ＋）を用いている。一般的に、イオン質量分析法では、１次イオン種としてセシウムイオン（Ｃｓ＋）または酸素イオン（Ｏ２ ＋）が使用されるが、本実施形態では、ＡｌＮ中でのＧａのバックグラウンドレベルがより低くなる酸素イオンを使用している。１次イオン種がセシウムイオンの場合、ＡｌＮ中でのＧａのバックグラウンドレベルが、２×１０１７〜３×１０１７ａｔｏｍｓ／ｃｍ３となるため、Ｇａ濃度の最大値の上記好適範囲の下限付近またはそれ以下のＧａ濃度を正確に測定できないという不都合がある。これに対して、１次イオン種が酸素イオンの場合、ＡｌＮ中でのＧａのバックグラウンドレベルが、１×１０１７ａｔｏｍｓ／ｃｍ３未満（約４〜８×１０１６ａｔｏｍｓ／ｃｍ３）となるため、上記好適範囲の下限付近またはそれ以下のＧａ濃度を測定できる。
また、ＡｌＮ層３内のＧａ濃度の最大値は、ＡｌＮ層３の表面から深さ１００ｎｍまでの表面近傍領域を除外して求める。これは、２次イオン質量分析法により測定される当該表面近傍領域のＧａ濃度が、ＡｌＮ層３の表面に付着した酸化物等の物質や当該表面のチャージアップ等の影響を受け正確に測定されない可能性があるためである。
上述の界面近傍領域を規定する基準となるサファイア基板２とＡｌＮ層３の界面の深さ（深さ方向の位置）は、窒素濃度が当該界面で大きく変化するため、２次イオン質量分析法による窒素濃度の測定結果から把握することができる。但し、界面の深さは、マトリクス効果のため、数１０ｎｍ〜１００ｎｍ程度の誤差が生じ得る。このため、本実施形態では、界面近傍領域の範囲を４００ｎｍと当該誤差より長くして、更に、Ｇａ濃度の最大値を評価の基準とすることにより、界面近傍領域を規定する界面の位置が当該誤差によりサファイア基板２内にずれて、当該界面でのＧａ濃度が見かけ上小さい値になったとしても、界面近傍領域におけるＧａ濃度の本テンプレート１の表面性状との関係を正しく評価できる。
図４に、第１方法で作製したサンプル＃１１〜＃１７、第２方法で作製したサンプル＃２１〜＃２３、及び、第３方法で作製したサンプル＃３１〜＃３９の各サンプル（何れも２インチウェハ）に対して実施した、各表面をＸ線ロッキングカーブ（ＸＲＣ）法で解析したチルト分布（ωモード）とツイスト分布（ψモード）の各半値幅ＦＷＨＭ（ａｒｃｓｅｃ）の測定結果、及び、クラックの有無の目視検査結果を示すとともに、上記各サンプルの内のクラック無の良品サンプルとクラック有の不良サンプルの中から夫々選択した一部のサンプルに対して行ったＧａ濃度の測定結果を示す。図４中のＧａ濃度の値は、表面近傍領域を除くＡｌＮ層３の内部領域におけるＧａ濃度の最大値と界面近傍領域内におけるＧａ濃度の最大値を示している。尚、図４に示すＧａ濃度の測定では、窒素濃度の測定を行っていないため、サファイア基板２とＡｌＮ層３の界面の位置は、Ｇａ濃度の変化から推定している。具体的には、Ｇａ濃度分布のグラフから目視により仮設定した界面位置によって定まる界面近傍領域内におけるＧａ濃度の最大値の２分の１の値以上となる最も深い位置を界面の位置と定めている。
サンプル＃１１〜＃１７の表面処理工程（第１方法）では、ＴＭＧの供給を、流量を０．００５〜０．１ｓｃｃｍの範囲で調整して、３０秒間行った。サンプル＃２１〜＃２３の表面処理工程（第２方法）では、ＴＭＧの供給を、ＡｌＮ成長工程が開始されるまでは、流量を０．００５〜０．４ｓｃｃｍの範囲で調整し、３０秒間行い、ＡｌＮ成長工程の開始後は、流量を０．００５〜０．１ｓｃｃｍの範囲で調整して、１分または１０分間行った。サンプル＃３１〜＃３９の表面処理工程（第３方法）では、ＴＭＧの供給を、流量を０．００５〜２０ｓｃｃｍの範囲で調整して、１分または１０分間行った。何れのサンプルにおいても、ＡｌＮ成長工程のＡｌＮの成長速度は約１．２μｍ／ｈで、ＡｌＮ層３の目標膜厚は２μｍであるが、実際のＡｌＮ層３の膜厚にはサンプル間である程度バラツキがある。また、サンプル＃２１〜＃２３及びサンプル＃３１〜＃３９の表面処理工程では、ＡｌＮ成長工程と重複する１分または１０分の間、ＡｌＮ層３が約１．２μｍ／ｈの成長速度で成長しているので、その間に成長する膜厚は、約２０ｎｍまたは約２００ｎｍであり、ＡｌＮ層３の当該成長部分は界面近傍領域内に存在している。
図４に示す結果より、上記ＴＭＧの供給量の調整範囲内において、第１〜第３方法の何れにおいても、クラック無の良品サンプルとクラック有の不良サンプルが夫々存在することが分かる。また、一般的な傾向として、ツイスト分布の半値幅ＦＷＨＭが小さいサンプルの方が、クラックの無い良品サンプルとなる傾向が顕著であるが、チルト分布の半値幅ＦＷＨＭについては、クラックの有無との間に相関関係のないことが分かる。
次に、第１作製方法で作製したサンプルの内のサンプル＃１５（良品サンプル）と第１類似作製方法で作製したサンプル＃１７（不良サンプル）、及び、第３作製方法で作製したサンプルの内のサンプル＃３２〜＃３４（良品サンプル）と第３類似作製方法で作製したサンプル＃３９（不良サンプル）のＡｌＮ層３の深さ方向（サファイア基板２の表面に対して垂直な方向）のＧａ濃度分布を、２次イオン質量分析法により測定した結果について、図５及び図６を参照して、説明する。図５に、サンプル＃１５及び＃１７の上記表面近傍領域を除く領域のＧａ濃度分布を示す。図６に、サンプル＃３２〜＃３４及び＃３９の上記表面近傍領域を除く領域のＧａ濃度分布を示す。尚、図５及び図６において、夫々横軸は、ＡｌＮ層３及びサファイア基板２の深さ（深さ方向の位置）を示しているが、原点（０μｍ）は、上述のＧａ濃度の変化から求めたサファイア基板２とＡｌＮ層３の界面の位置を示しており、正方向がサファイア基板２の方向であるため、ＡｌＮ層３側の深さが負値、サファイア基板２側の深さが正値で示されている。サンプル間での上記界面の位置のバラツキとＡｌＮ層３の実際の膜厚のバラツキによって、各サンプルのＡｌＮ層３の表面近傍領域の位置は、夫々異なっている。
第１方法により作製したサンプル＃１５及び＃１７では、ＡｌＮ成長工程前のＴＭＧの供給量は何れも低めに抑えられているが、サンプル＃１５の流量は、サンプル＃１７の５倍に設定している。
図４及び図５に示されるように、サンプル＃１５（良品サンプル）のＧａ濃度分布は、ＡｌＮ層３の内部領域では、約１．３４×１０１７ａｔｏｍｓ／ｃｍ３〜８．５４×１０１７ａｔｏｍｓ／ｃｍ３の範囲内にあって、界面近傍領域内では、約２．２８×１０１７ａｔｏｍｓ／ｃｍ３〜８．５４×１０１７ａｔｏｍｓ／ｃｍ３の範囲内にあり、ＡｌＮ層３の内部領域のＧａ濃度の最大値（約８．５４×１０１７ａｔｏｍｓ／ｃｍ３）は、界面近傍領域内に位置し、上記好適範囲（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）の下限値を超えて当該好適範囲内の下方寄りに位置し、クラックの無い良品サンプルとなっている。また、サンプル＃１５では、ＡｌＮ層３の内部領域のＧａ濃度は、界面近傍領域以外より界面近傍領域の方が、平均的に高いことが分かる。つまり、Ｇａ原子がサファイア基板２とＡｌＮ層３の界面近傍により多く存在している。
これに対して、図４及び図５に示されるように、サンプル＃１７（不良サンプル）は、サンプル＃１５よりＴＭＧの供給量が少ないため、Ｇａ濃度分布は、ＡｌＮ層３の内部領域では、約４．０４×１０１６ａｔｏｍｓ／ｃｍ３〜２．４２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内にあって、界面近傍領域内では、約８．０８×１０１６ａｔｏｍｓ／ｃｍ３〜２．３８×１０１７ａｔｏｍｓ／ｃｍ３の範囲内にあり、ＡｌＮ層３の内部領域のＧａ濃度の最大値（約２．４２×１０１７ａｔｏｍｓ／ｃｍ３）は、上記好適範囲（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）の下限値未満であり当該好適範囲から外れているとともに、界面近傍領域内にも位置しておらず、クラックの有る不良サンプルとなっている。また、サンプル＃１７では、Ｇａ濃度分布は、ＡｌＮ層３の内部領域の全域でほぼ平坦であり、Ｇａ原子がサファイア基板２とＡｌＮ層３の界面近傍により多く存在する状態とはなっていない。
第３方法により作製したサンプル＃３２〜＃３４及び＃３９では、ＡｌＮ層３内のＧａ濃度の最大値が、上記好適範囲（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）の下限値を僅かに上回る値から、該好適範囲の上限値を僅かに下回る値、該好適範囲の上限値を上回る値まで取り得るように、表面処理工程でのＴＭＧの供給量を大幅に変化させている。具体的には、ＴＭＧの供給量は、＃３２、＃３３、＃３４、＃３９の順に大きくなっている。
図４及び図６に示されるように、サンプル＃３２（良品サンプル）のＧａ濃度分布は、ＡｌＮ層３の内部領域では、約１．４４×１０１７ａｔｏｍｓ／ｃｍ３〜６．３０×１０１７ａｔｏｍｓ／ｃｍ３の範囲内にあって、界面近傍領域内では、約１．６７×１０１７ａｔｏｍｓ／ｃｍ３〜６．３０×１０１７ａｔｏｍｓ／ｃｍ３の範囲内にあり、ＡｌＮ層３の内部領域のＧａ濃度の最大値（約６．３０×１０１７ａｔｏｍｓ／ｃｍ３）は、界面近傍領域内に位置し、上記好適範囲（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）の下限値を超えて当該好適範囲内の下方寄りに位置し、クラックの無い良品サンプルとなっている。また、サンプル＃３２では、ＡｌＮ層３の内部領域のＧａ濃度は、界面近傍領域以外より界面近傍領域の方が、平均的に高いことが分かる。つまり、Ｇａ原子がサファイア基板２とＡｌＮ層３の界面近傍により多く存在している。
図４及び図６に示されるように、サンプル＃３３（良品サンプル）のＧａ濃度分布は、ＡｌＮ層３の内部領域では、約３．０８×１０１７ａｔｏｍｓ／ｃｍ３〜２．９６×１０１８ａｔｏｍｓ／ｃｍ３の範囲内にあって、界面近傍領域内では、約４．５２×１０１７ａｔｏｍｓ／ｃｍ３〜２．９６×１０１８ａｔｏｍｓ／ｃｍ３の範囲内にあり、ＡｌＮ層３の内部領域のＧａ濃度の最大値（約２．９６×１０１８ａｔｏｍｓ／ｃｍ３）は、界面近傍領域内に位置し、上記好適範囲（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）の下限値の約１０倍で、当該好適範囲内の中央より下方側に位置し、クラックの無い良品サンプルとなっている。また、サンプル＃３３では、ＡｌＮ層３の内部領域のＧａ濃度は、界面近傍領域以外より界面近傍領域の方が、平均的に高いことが分かる。つまり、Ｇａ原子がサファイア基板２とＡｌＮ層３の界面近傍により多く存在している。
図４及び図６に示されるように、サンプル＃３４（良品サンプル）のＧａ濃度分布は、ＡｌＮ層３の内部領域では、約１．０９×１０１８ａｔｏｍｓ／ｃｍ３〜１．０６×１０２０ａｔｏｍｓ／ｃｍ３の範囲内にあって、界面近傍領域内では、約１．５９×１０１８ａｔｏｍｓ／ｃｍ３〜１．０６×１０２０ａｔｏｍｓ／ｃｍ３の範囲内にあり、ＡｌＮ層３の内部領域のＧａ濃度の最大値（約１．０６×１０２０ａｔｏｍｓ／ｃｍ３）は、界面近傍領域内に位置し、上記好適範囲（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）の上限値より下回っており、当該好適範囲内の上方寄りに位置し、クラックの無い良品サンプルとなっている。また、サンプル＃３４では、ＡｌＮ層３の内部領域のＧａ濃度は、界面近傍領域以外より界面近傍領域の方が、平均的に高いことが分かる。つまり、Ｇａ原子がサファイア基板２とＡｌＮ層３の界面近傍により多く存在している。
図４及び図６に示されるように、サンプル＃３９（不良サンプル）のＧａ濃度分布は、ＡｌＮ層３の内部領域では、約３．５２×１０１７ａｔｏｍｓ／ｃｍ３〜１．１８×１０２１ａｔｏｍｓ／ｃｍ３の範囲内にあって、界面近傍領域内では、約２．４２×１０１８ａｔｏｍｓ／ｃｍ３〜１．１８×１０２１ａｔｏｍｓ／ｃｍ３の範囲内にあり、ＡｌＮ層３の内部領域のＧａ濃度の最大値（約１．１８×１０２１ａｔｏｍｓ／ｃｍ３）は、界面近傍領域内に位置してはいるが、上記好適範囲（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）の上限値を上回って、当該好適範囲から外れており、クラックの有る不良サンプルとなっている。また、サンプル＃３９では、ＡｌＮ層３の内部領域のＧａ濃度は、界面近傍領域に集中しているが、良品サンプル＃３４と比較して約１０倍高くなっている。
図４〜図６に示されるＧａ濃度の測定結果より、クラックの無い良品サンプルを得るには、Ｇａ原子が、サファイア基板２とＡｌＮ層３の界面近傍に適量の濃度分布で存在し、その結果、サファイア基板の表面及びその近傍に分散して存在することが重要であり、そのように、サファイア基板の表面にＧａ原子を、ＡｌＮ層３の成長前或いは同時に供給することが重要であることが分かる。より具体的には、ＡｌＮ層３の表面近傍領域を除く内部領域のＧａ濃度の最大値が、上記好適範囲内（３×１０１７〜２×１０２０ａｔｏｍｓ／ｃｍ３）にあって、且つ、当該最大値となる位置が界面近傍領域内に存在することが必要であると考えられる。
更に、各良品サンプル＃１５，＃３２〜＃３４のＡｌＮ層３の内部領域のＧａ濃度の最大値となる深さは、確かに界面近傍領域内であるが、更に詳細に見れば、サファイア基板２とＡｌＮ層３の界面から、ＡｌＮ層３側に３００ｎｍ離間した位置までのより当該界面に近い領域に存在していることが分かる。界面位置の特定に１００ｎｍ程の誤差が仮にあっても、上記Ｇａ濃度の最大値となる深さは、確実に界面近傍領域内に存在していると言える。また、各良品サンプル＃１５，＃３２〜＃３４のＧａ濃度分布は、Ｇａ原子がサファイア基板２とＡｌＮ層３の界面近傍により多く集中して存在していることの裏付けとなっている。
尚、当該Ｇａ濃度の最大値の上記好適範囲の下限値は、３×１０１７ａｔｏｍｓ／ｃｍ３〜６×１０１７ａｔｏｍｓ／ｃｍ３の間に設定されていても良い。例えば、当該好適範囲の下限値は、４×１０１７ａｔｏｍｓ／ｃｍ３、或いは、５×１０１７ａｔｏｍｓ／ｃｍ３であるのも好ましい。また、当該Ｇａ濃度の最大値の上記好適範囲の上限値は、１．１×１０２０ａｔｏｍｓ／ｃｍ３〜２×１０２０ａｔｏｍｓ／ｃｍ３の間に設定されていても良い。例えば、１．５×１０２０ａｔｏｍｓ／ｃｍ３、或いは、１．２×１０２０ａｔｏｍｓ／ｃｍ３であるのも好ましい。尚、当該下限値と上限値は任意に組み合わせても良い。
上記説明では、第１作製方法で作製されたサンプル及び第３作製方法で作製されたクラックの無い良品サンプルのＧａ濃度分布が、ＡｌＮ層３の表面近傍領域を除く内部領域のＧａ濃度の最大値を得る深さ方向の位置が、上記界面近傍領域内に存在し、当該Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下となる好適範囲内に存在することを明らかにしたが、第２作製方法で作製されたサンプルのＧａ濃度分布については測定を行っていなかった。しかし、第２作製方法は、上述の説明より明らかなように、表面処理工程が、第１作製方法の表面処理工程と第３作製方法の表面処理工程を両方備えた折衷構成となっているため、ＴＭＧの供給量を適切に調整することで、第１及び第３作製方法と同様に、ＡｌＮ層３の表面近傍領域を除く内部領域のＧａ濃度の最大値を得る深さ方向の位置が、上記界面近傍領域内に存在し、当該Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下となる好適範囲内に存在することが可能であることが明らかである。
以上、本作製方法及び本テンプレートについて詳細に説明したが、本発明の特徴は、サファイア基板２と、その上にエピタキシャル成長により形成されたＡｌＮ層３を備えてなるＧａＮ系化合物半導体層をエピタキシャル成長させる下地となるテンプレート、及び、その作製方法において、上記表面近傍領域を除くＡｌＮ層３の内部領域における２次イオン質量分析法により得られるＧａ濃度の深さ方向の濃度分布における最大値を得る深さ方向の位置が、上記界面近傍領域内に存在し、当該Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下となる点にあり、上記説明に用いた作製方法や条件等は、説明のための一例であり、これらの条件等は、本発明が上記特徴を備えることを限度として、適宜変更可能である。
また、上記実施形態では、ＡｌＮ層３のエピタキシャル成長法としてＭＯＶＰＥを想定し、サファイア基板２の表面にＧａ原子４を分散して供給する表面処理工程として、第１作製方法では、ＭＯＶＰＥでのＧａの原料（前駆体）となるＴＭＧを、ＡｌＮ成長工程前に所定の流量及び時間で該反応室内に供給する場合を説明し、第２作製方法では、当該ＴＭＧの供給を、ＡｌＮ成長工程前及びＡｌＮ成長工程開始後も行う場合を説明し、第３作製方法では、当該ＴＭＧの供給を、ＡｌＮ成長工程開始と同時に開始する場合を説明した。しかし、ＡｌＮ層３のエピタキシャル成長法は、ＭＯＶＰＥに限定されるものではなく、例えば、ハイドライドＶＰＥ法を用いても良い。更に、表面処理工程も、サファイア基板２の表面にＧａ原子４を分散して供給でき、上記Ｇａ濃度の最大値を得る深さが界面近傍領域内に存在し、当該Ｇａ濃度の最大値が上記好適範囲内となることが可能な方法であれば良く、上記第１〜第３作製方法で例示した方法に限定されるものではない。上記第１〜第３作製方法では、表面処理工程は、サファイア基板２を反応室内に収容した後から開始する場合を説明したが、例えば、サファイア基板２を反応室内に収容する前に、適量のＧａの原料を予め反応室内に供給しておいても同様の効果を奏し得る。
次に、本作製方法で作製された本テンプレート１上にＧａＮ系化合物半導体層をエピタキシャル成長させて作製した窒化物半導体装置について説明する。本テンプレート１上に形成されるＧａＮ系化合物半導体層の積層構造によって、例えば、発光ダイオード、半導体レーザ、スイッチング素子、増幅素子等の素子構造が形成される。本窒化物半導体装置は、下地となる本テンプレート１に特徴があり、その上に形成される素子構造は、特定のものに限定されるものではない。例えば、発光ダイオードの場合は、素子構造として、例えば、図７に例示した従来の発光ダイオードのＥＬＯ−ＡｌＮ層１０３より上層部分の素子構造を、本テンプレート１上に直接、或いは、他のＧａＮ系化合物半導体層を介して積層することで、窒化物半導体装置である発光ダイオードが作製される。
本発明に係るエピタキシャル成長用テンプレート及びその作製方法は、発光ダイオードや半導体レーザ等のＧａＮ系窒化物半導体装置の作製に利用可能である。
１： エピタキシャル成長用テンプレート
２： サファイア基板
３： ＡｌＮ層
４： Ｇａ原子

Claims (7)

  1. サファイア基板の表面上にＡｌＮ層を有し、ＧａＮ系化合物半導体層をエピタキシャル成長させる下地となるテンプレートの作製方法であって、
    サファイア基板の表面にＧａ原子を分散して供給する表面処理工程と、
    前記サファイア基板上にＡｌＮ層をエピタキシャル成長させるＡｌＮ成長工程と、を有し、
    前記ＡｌＮ層の表面から深さ１００ｎｍまでの表面近傍領域を除く前記ＡｌＮ層の内部領域における２次イオン質量分析法により得られるＧａ濃度の前記サファイア基板の表面に垂直な深さ方向の濃度分布における前記Ｇａ濃度の最大値を得る前記深さ方向の位置が、前記サファイア基板の界面から前記ＡｌＮ層側に４００ｎｍ離間した位置までの界面近傍領域内に存在し、前記Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下となることを特徴とするテンプレートの作製方法。
  2. 前記表面処理工程において、前記ＡｌＮ成長工程を行う成長室内にＧａの原料となる化合物を供給することを特徴とする請求項１に記載のテンプレートの作製方法。
  3. 前記ＡｌＮ成長工程を、前記表面処理工程の終了後、前記表面処理工程の開始と同時、または、前記表面処理工程の途中の何れかのタイミングで開始することを特徴とする請求項１または２に記載のテンプレートの作製方法。
  4. 前記２次イオン質量分析法で使用する１次イオン種がＯ２ ＋であることを特徴とする請求項１〜３の何れか１項に記載のテンプレートの作製方法。
  5. 表面にＧａ原子が分散して存在しているサファイア基板と、
    前記サファイア基板上にエピタキシャル成長してなるＡｌＮ層と、を備え、
    前記ＡｌＮ層の表面から深さ１００ｎｍまでの表面近傍領域を除く前記ＡｌＮ層の内部領域における２次イオン質量分析法により得られるＧａ濃度の前記サファイア基板の表面に垂直な深さ方向の濃度分布における前記Ｇａ濃度の最大値を得る前記深さ方向の位置が、前記サファイア基板の界面から前記ＡｌＮ層側に４００ｎｍ離間した位置までの界面近傍領域内に存在し、前記Ｇａ濃度の最大値が、３×１０１７ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とするエピタキシャル成長用テンプレート。
  6. 前記２次イオン質量分析法で使用する１次イオン種がＯ２ ＋であることを特徴とする請求項５に記載のエピタキシャル成長用テンプレート。
  7. 請求項５または６に記載のエピタキシャル成長用テンプレートと、
    前記テンプレート上にエピタキシャル成長してなる１層以上のＧａＮ系化合物半導体層と、を備えることを特徴とする窒化物半導体装置。
JP2015520735A 2014-08-29 2014-08-29 エピタキシャル成長用テンプレート及びその作製方法、並びに、窒化物半導体装置 Active JP5820089B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/072701 WO2016031039A1 (ja) 2014-08-29 2014-08-29 エピタキシャル成長用テンプレート及びその作製方法、並びに、窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP5820089B1 JP5820089B1 (ja) 2015-11-24
JPWO2016031039A1 true JPWO2016031039A1 (ja) 2017-04-27

Family

ID=54610936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015520735A Active JP5820089B1 (ja) 2014-08-29 2014-08-29 エピタキシャル成長用テンプレート及びその作製方法、並びに、窒化物半導体装置

Country Status (7)

Country Link
US (1) US9556535B2 (ja)
EP (1) EP3176293A4 (ja)
JP (1) JP5820089B1 (ja)
CN (1) CN105612276B (ja)
RU (1) RU2653118C1 (ja)
TW (1) TWI534861B (ja)
WO (1) WO2016031039A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199532B1 (en) * 2017-09-08 2019-02-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode and method for manufacturing the same
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法
CN109686821B (zh) * 2018-11-30 2021-02-19 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法
CN111690907B (zh) * 2019-03-15 2023-04-18 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455512B2 (ja) 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
WO2002017369A1 (en) * 2000-08-18 2002-02-28 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
CN1179399C (zh) * 2002-06-28 2004-12-08 中国科学院上海微系统与信息技术研究所 一种外延生长用蓝宝石衬底的镓原子清洗的方法
JP2005209925A (ja) * 2004-01-23 2005-08-04 Nichia Chem Ind Ltd 積層半導体基板
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子
CN100550440C (zh) * 2004-10-27 2009-10-14 三菱电机株式会社 半导体元件以及半导体元件的制造方法
US20060175681A1 (en) * 2005-02-08 2006-08-10 Jing Li Method to grow III-nitride materials using no buffer layer
CA2597623C (en) * 2005-02-28 2015-07-14 Epispeed S.A. System and process for high-density,low-energy plasma enhanced vapor phase epitaxy
JP5079361B2 (ja) 2007-03-23 2012-11-21 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
JP5274785B2 (ja) 2007-03-29 2013-08-28 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
WO2009128646A2 (en) * 2008-04-16 2009-10-22 Lumigntech Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP5641173B2 (ja) 2009-02-27 2014-12-17 独立行政法人理化学研究所 光半導体素子及びその製造方法
WO2011077541A1 (ja) * 2009-12-25 2011-06-30 創光科学株式会社 エピタキシャル成長用テンプレート及びその作製方法
JP5406985B2 (ja) * 2010-06-07 2014-02-05 創光科学株式会社 エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置
CN102925968B (zh) * 2012-10-17 2015-11-18 中国电子科技集团公司第五十五研究所 一种氮化物单晶薄膜的应变调控方法

Also Published As

Publication number Publication date
TWI534861B (zh) 2016-05-21
EP3176293A1 (en) 2017-06-07
US20160265138A1 (en) 2016-09-15
CN105612276B (zh) 2017-02-01
CN105612276A (zh) 2016-05-25
US9556535B2 (en) 2017-01-31
JP5820089B1 (ja) 2015-11-24
WO2016031039A1 (ja) 2016-03-03
TW201608609A (zh) 2016-03-01
RU2653118C1 (ru) 2018-05-07
EP3176293A4 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
JP5406985B2 (ja) エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置
JP4888857B2 (ja) Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子
US20130313567A1 (en) Base substrate, gallium nitride crystal multi-layer substrate and production process therefor
JP6121806B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6055908B2 (ja) エピタキシ基板、エピタキシ基板の製造方法、およびエピタキシ基板を備えたオプトエレクトロニクス半導体チップ
US20120248456A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP5820089B1 (ja) エピタキシャル成長用テンプレート及びその作製方法、並びに、窒化物半導体装置
WO2006016731A1 (en) Growth method of nitride semiconductor layer and light emitting device using the growth method
JP2018509755A (ja) Ｉｉｉ族窒化物に基づく半導体支持体の製造
JP4952616B2 (ja) 窒化物半導体基板の製造方法
JP2018065733A (ja) 半導体基板、半導体発光素子および灯具
JP7260089B2 (ja) 窒化物半導体
JP2012204540A (ja) 半導体装置およびその製造方法
JP2010267798A (ja) 半導体発光素子の製造方法
KR101581169B1 (ko) 에피택셜 성장용 템플릿 및 그 제조 방법, 그리고 질화물 반도체 장치
JP5488562B2 (ja) 窒化物半導体基板の製造方法
JP5869064B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
JP2014154591A (ja) ＧａＮ薄膜の製造方法及びＧａＮ薄膜
JP2020132482A (ja) 半導体基板の製造方法及びそれに用いる下地基板
JP2005268645A (ja) 化合物半導体及び半導体装置
JP2014187388A (ja) 結晶積層構造体及び発光素子
JP2006191142A (ja) Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151001

R150 Certificate of patent or registration of utility model

Ref document number: 5820089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350