JPWO2015162738A1 - 通信装置、通信システムおよび誤り訂正フレーム生成方法 - Google Patents

通信装置、通信システムおよび誤り訂正フレーム生成方法 Download PDF

Info

Publication number
JPWO2015162738A1
JPWO2015162738A1 JP2016513168A JP2016513168A JPWO2015162738A1 JP WO2015162738 A1 JPWO2015162738 A1 JP WO2015162738A1 JP 2016513168 A JP2016513168 A JP 2016513168A JP 2016513168 A JP2016513168 A JP 2016513168A JP WO2015162738 A1 JPWO2015162738 A1 JP WO2015162738A1
Authority
JP
Japan
Prior art keywords
information sequence
error correction
size
frame
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016513168A
Other languages
English (en)
Other versions
JP5968577B2 (ja
Inventor
小西 良明
良明 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5968577B2 publication Critical patent/JP5968577B2/ja
Publication of JPWO2015162738A1 publication Critical patent/JPWO2015162738A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707Simple row-column interleaver, i.e. pure block interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33Synchronisation based on error coding or decoding
    • H03M13/333Synchronisation on a multi-bit block basis, e.g. frame synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6356Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

情報系列を符号語番号に応じてシフトするバレルシフタ11と、シフト後の情報系列を符号化して符号語を生成する誤り訂正符号回路12と、N行M列のフレームを行番号の順に送信する送信部13と、を備え、前記フレームの1行に符号語が1つ配置され、フレームの行番号は符号語番号に対応し、誤り訂正符号回路12は、符号語番号がNでない場合、第1のサイズの情報系列を符号化し、フレームの1行に誤り訂正パリティが該情報系列の後となるよう配置し、符号語番号がNである場合、第1のサイズより少ない第2のサイズの情報系列と第1のサイズと前記第2のサイズとの差である第3のサイズの固定データとを符号化し、フレームの1行に前記誤り訂正パリティが前記第2のサイズの情報系列の後となり前記固定データが該誤り訂正パリティの後となるよう配置する。

Description

本発明は、通信装置、通信システムおよび誤り訂正フレーム生成方法に関する。
移動通信システムにおけるマクロセル基地局の効率的な運用のため、アンテナ装置とベースバンド信号処理装置を分離したモバイルフロントホールの導入が進められようとしている。CPRI(Common Public Radio Interface)は両装置を接続する有線信号路のデファクトスタンダードの1つである。スマートフォン等、無線端末のトラヒック増大に伴い、アンテナ装置とベースバンド信号処理装置を結ぶ光伝送リンクについても大容量化が求められており、CPRI信号についても遅延やエラー性能等の信号品質を保持したまま、効率的に多重化して転送する方法が求められている。
光通信における伝送規格であるOTN(Optical Transport Network)は、多種多様のクライアント信号を収容することが可能である。かつ、OTNでは、誤り訂正用のパリティを付与することで信号の伝送品質を上げることが可能である。
長距離光伝送における、信号誤りが集中して発生するバーストエラーの影響を緩和するため、OTN規格では、複数の誤り訂正符号化された複数の符号語を交互に送信し、1つの符号語にエラーが集中することを防ぐインタリーブに対応している。例えば非特許文献1では、OTU(Optical channel Transport Unit)フレームにインタリーブを適用する方法がAnnex Aに示されている。
G.709勧告(非特許文献1参照)に規定されているOTNにおける標準的な誤り訂正方式は、16バイトインタリーブのRS(Reed-Solomon)(255,239)符号を用いる。なお、RS符号(n,k)符号は、符号語の総バイト数n,情報バイト数kのRS符号を示す。この方式では、255バイトで構成される16個の符号語を1バイトずつ送受信していく。インタリーブによるデータの並び替えと、FEC(Forward Error Correction)フレームフォーマットに合わせた信号処理とを行うことから、1つの符号語を送信するために処理時間として4分の1 OTU(Optical Transport Unit)フレーム分が必要とされる。これは、例えば、10.7Gbpsの信号レートとなるOTU2信号では約3μsecの遅延に相当する。
しかしながら、CPRI信号等、モバイルフロントホールに適用する伝送装置には、1μsec以下の低遅延が求められるため、インタリーブ段数を減らすことによるフレームフォーマットの短縮が必要となる。この場合、連続データを処理する必要から、誤り訂正回路の並列化が必要となり、回路規模が増大するという問題点があった。
また、IEEE(Institute of Electrical and Electronic Engineers)802.2avにて規定される10G−PON(Passive Optical Network)では、29ビットの0値を含む233バイトデータを、インタリーブ操作なしのRS(255,233)符号により送信している。10G−PONでは64B/66B符号化された符号語の64ビット中の1ビットを誤り訂正対象から外すことでアイドル期間を設け、並列データパスに揃えることが可能である。しかしながら、この方式はバーストデータを取り扱う10G−PONシステムには適するが、連続データを取り扱うOTNには適さない。
本発明は、上記に鑑みてなされたものであって、回路規模を低減しつつ遅延を低減することができる通信装置、通信システムおよび誤り訂正フレーム生成方法を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、情報系列を符号語番号に応じてシフトする送信側シフト部と、前記送信側シフト部によりシフトされた後の情報系列を符号化して符号語を生成する誤り訂正符号回路と、N、Mを自然数とするとき、N行M列のフレームを、行番号の順に送信する送信部と、を備え、前記フレームの1行に前記符号語が1つ配置され、前記フレームの行番号は前記符号語番号に対応し、前記誤り訂正符号回路は、符号化する情報系列に対応する符号語番号がNでない場合、第1のサイズの情報系列を符号化し、前記フレームの1行に前記第1のサイズの情報系列と該情報系列の誤り訂正パリティとを前記誤り訂正パリティが該情報系列の後となるよう配置し、符号化する情報系列に対応する符号語番号がNである場合、前記第1のサイズより少ない第2のサイズの情報系列と前記第1のサイズと前記第2のサイズとの差である第3のサイズの固定データとを符号化し、前記第2のサイズの情報系列と該情報系列の誤り訂正パリティと固定データとを前記フレームの1行に前記誤り訂正パリティが前記第2のサイズの情報系列の後となり前記固定データが該誤り訂正パリティの後となるよう配置することを特徴とする。
本発明にかかる通信装置、通信システムおよび誤り訂正フレーム生成方法は、回路規模を低減しつつ遅延を低減することができるという効果を奏する。
図1は、本発明にかかる通信システムの構成例を示す図である。 図2は、実施の形態の通信システムにおいて使用するフレームのフレームフォーマットの一例を示す図である。 図3は、送信装置における並列データパス上でのデータの一例を示す図である。 図4は、誤り訂正フレームの生成手順の一例を示す図である。 図5は、誤り訂正復号処理手順の一例を示す図である。
以下に、本発明にかかる通信装置、通信システムおよび誤り訂正フレーム生成方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態.
図1は、本発明にかかる通信システムの実施の形態の構成例を示す図である。図1に示すように、本実施の形態の通信システムは、送信装置1および受信装置2を備える。本実施の形態では、本発明にかかる通信装置として送信装置1および受信装置2を例に説明する。なお、図1では、片側の通信を例に説明するが、両方向で同様の通信を行う場合には、1つの通信装置が送信装置1としての機能と受信装置2としての機能との両方を備える。
図1に示すように、送信装置1は、バレルシフタ11(送信側シフト部)、誤り訂正符号回路12および送信部13を備える。バレルシフタ11および誤り訂正符号回路12は並列化されたデジタル回路で構成される。
バレルシフタ11には送信する情報系列が並列信号として入力される。また、バレルシフタ11には、情報系列を符号化した符号語の番号を示す符号語番号が入力される。バレルシフタ11は、並列信号を符号語番号に応じて、並列データパス上でシフトさせたデータを生成し、生成されたシフトされたデータと元の情報系列とを誤り訂正符号回路12へ出力する。誤り訂正符号回路12は、入力された情報系列を、符号語番号に応じて誤り訂正符号化して符号語を生成し、送信部13へ出力する。送信部13は、符号語を光信号や無線信号等に変換して送信する。
図1に示すように、受信装置2は、受信部14、フレーム同期回路15、バレルシフタ16(受信側シフト部)および誤り訂正復号回路17を備える。フレーム同期回路15、バレルシフタ16および誤り訂正復号回路17は並列化されたデジタル回路で構成される。
受信部14は、送信装置1から送信された信号を受信し、所定の受信処理を実施してフレーム同期回路15へ出力する。送信装置1から光信号が送信される場合、受信部14は、光信号を電気信号に変換してフレーム同期回路15へ出力する。フレーム同期回路15は送信装置から受信した符号語を受信してフレーム境界を認識し、符号語番号を判別する。フレーム同期回路15は、受信した符号語をバレルシフタ16に出力し、符号語番号をバレルシフタ16および誤り訂正復号回路17に出力する。バレルシフタ16は、符号語番号を元に、フレーム同期回路15から入力される符号語を並列データパス上でシフトさせて、誤り訂正復号回路17へ出力する。誤り訂正復号回路17は、符号語番号に応じて符号語に対して誤り訂正処理を実施し、元の情報系列を復元して出力する。
図2は、本実施の形態の通信システムにおいて使用するフレームのフレームフォーマットの一例を示す図である。図2に示すように、本実施の形態の通信システムで使用されるフレームは、バイト単位で構成され、16行×255列のフレームである。1行目から15行目までは、1列から239列目に239バイト(第1のサイズ)の情報系列が配置され、最後列(240列から255列)に誤り訂正パリティが配置される。16行目には、1列から111列目に111バイト(第2のサイズ)の情報系列が配置され、中間の112列から127列目に誤り訂正パリティが格納され、最後列(128列から255列目)に固定スタッフが配置される。固定スタッフ領域には、どのような値が格納されてもよいが、例えば、全て“0”のデータを格納する。
図2の1行は、1つの符号語であり、ここでは、1行目から15行目はRS(255,239)符号により符号化されるとする。なお、ここでは、RS(255,239)符号による符号化を例に説明するが、符号化の方式はこれに限定されない。RS(255,239)符号以外の符号を用いる場合にも、並列処理で情報系列に端数の生じる場合には、本実施の形態の手法を適用することができる。フレームの列数は、符号語のサイズに応じて決定される。また、フレームの行数は、1符号語内の情報系列のサイズと並列データパスのビット数とに応じて定まる。ここでは、後述するように128ビットの並列データパスを用い、情報系列が239バイトであるため16行であるが、並列データパスのビット数および情報系列のデータサイズはこれに限定されないため、1フレームの行数も16行に限定されない。送信部13は、図2の各行のデータを1行目から順に順次送信する。
図3は、送信装置1における並列データパス上でのデータの一例を示す図である。図3(a)は、バレルシフトのない場合の符号語の配置例を示し、図3(b)は、バレルシフトを行う場合の符号語の一例を示している。図3では、1バイトを1つの矩形で示しており、ハッチングのない矩形は情報系列を示している。図3(a)において、濃いハッチングの矩形は誤り訂正パリティの位置を示し、薄いハッチングの矩形は固定スタッフを示す。また、図3(b)において、黒くハッチングした部分は、無効データを示す。
図3の上部の1段目には並列データ処理クロックを示し、2段目は1符号語の処理を行うためのクロック群の番号を示している。ここでは、128ビットの並列データパスを用いると仮定し、並列データ処理クロックの1パルスあたり、128ビット(16バイト)が並列にデータパスに配置される。図2に示すように1符号語の情報系列は239バイトであり、239バイトは16バイトで割り切れない。具体的には、239=16×15−1であるため、1符号語の15個目の並列データ処理クロックでは情報系列は15バイトであり、残り1バイトは誤り訂正パリティに割り当てられる。したがって、図3(a)に示すバレルシフトのない場合には、1番目の符号語は、情報系列の先頭が並列データパスの先頭と一致するが、2番目の符号語では1バイト前にずれ、情報系列の先頭が並列データパスの先頭と一致しない。さらに、3番目の符号語では2バイト前にずれ、4番目の符号語では3バイト前にずれるというように、16個の符号語が、それぞれ1バイトずつずれて配置されることになる。
このようにずれた状態のまま符号化処理を行う場合、誤り訂正符号回路12は、符号語先頭が1バイトずつずれた16の符号語を処理する必要があり、回路規模が増大する。これに対し、本実施の形態では、図3(b)に示すように、バレルシフタ11が、2番目以降の符号語を、8ビット、16ビットと1バイトずつシフトさせて、並列データパスの先頭と各符号語の情報系列の先頭とを一致させる。これにより、誤り訂正符号回路12は、符号語の番号によらず並列化データパスの配置が同じ情報系列を処理することが可能となる。したがって、バレルシフトを行わない図3(a)の場合に比べ、回路規模を低減させることができる。
しかしながら、16番目の符号語をバレルシフトする際に、16番目の符号語に対応する最後の並列データ処理クロックと、17番目の符号語に対応する最初の並列データ処理クロックとが重なる。バレルシフトにより、1バイトずつ後ろにずらすことが16回行われることにより、図3(b)に示す無効データとなるデータパスが生じる。この無効データが1並列データパスのデータサイズと一致し、図3(a)の場合と比べ1クロック分ずれることになるため、上述のように16番目の符号語をバレルシフトする際に、16番目の符号語に対応する最後の並列データ処理クロックと、17番目の符号語に対応する最初の並列データ処理クロックとが重なる。このため、16番目の符号語と17番目の符号語とを同時に符号化処理ができない。したがって、このままでは、2つの誤り訂正回路が必要となる。
本実施の形態では、16番目の符号語の最後の128ビット(1並列データパス分)を固定スタッフバイトとするため、最後の128ビットについては符号化処理を行わなくてよい。このため、17番目の符号語の先頭クロックと16番目の符号語の最後のクロックとが重なることがない。
なお、誤り訂正符号回路12は、16番目の符号語については、最終128ビット分を固定値(例えば0)とみなして誤り訂正パリティを生成する。また、誤り訂正符号回路12は、生成した誤り訂正パリティを、通過させる情報系列に続く所定の位置に配置して送信部13へ出力する。
図4は、本実施の形態の誤り訂正フレームの生成手順の一例を示す図である。まず、符号語番号m=1と初期化して、処理を開始し、バレルシフタ11が、情報系列を符号語番号に応じてシフトする(ステップS1)。なお、符号語番号の初期化およびインクリメントは、例えば、送信装置1の全体を制御する図示しない制御部が実施し、制御部が符号語番号を誤り訂正回路12およびバレルシフタ11に入力する。N番目の符号語であるか否かを判断する(ステップS2)。Nは、図3の例では、16であり、一般にはシフトさせた合計のデータサイズ(無効データのサイズ)が1並列データパス分となる符号語の数である。
N番目の符号語でない場合(ステップS2 No)、誤り訂正符号回路12は、通常の符号化(情報系列のみを符号化)を実施して誤り訂正パリティを生成する(ステップS5)。mは1インクリメントされ(ステップS6)、ステップS1へ戻る。N番目の符号語である場合(ステップS2 Yes)、誤り訂正符号回路12は、入力される情報系列と最後の固定スタッフ相当分の0としたデータとを符号化して誤り訂正パリティを生成する(ステップS3)。そして、誤り訂正パリティを通過させる情報系列に続く所定の位置に配置し、最後に固定スタッフを挿入する(ステップS4)。以上の処理により1フレーム分のデータが生成される。1フレーム分(16個の符号語)のデータが生成されると次のフレームの生成では、符号語番号は再び1に初期化されて、16までインクリメントされる。
図5は、本実施の形態の受信装置2における誤り訂正復号処理手順の一例を示す図である。受信装置2では、フレーム同期回路15が、受信したフレームの先頭を検出するフレーム同期処理を実施する(ステップS10)。フレーム同期回路15は、符号語番号を抽出して、後段のバレルシフタ16および誤り訂正復号回路17に通知する。符号語番号の抽出方法としては、例えば、検出したフレームの先頭を基準とし、先頭からのビット数に基づいて符号語番号を求めることができる。バレルシフタ16では符号語番号に応じて、送信側と同様にバレルシフトを実施し、符号語の先頭を128ビット並列化データパスの先頭に合わせて、誤り訂正復号回路17へ出力する(ステップS11)。誤り訂正復号回路17は、符号語番号がNであるか否かを判断し(ステップS12)、符号語番号がNである場合(ステップS12 Yes)、誤り訂正復号回路17は、最後の128ビットが0であるとみなして復号処理を実施して元の情報系列を復元する(ステップS13)。また、符号語番号がNでない場合(ステップS12 No)、誤り訂正処置を実施して元の情報系列を復元する(ステップS14)。
図2に示すように、符号語が短区間にまとめられたフレームフォーマットでは、符号語が2のn(nは整数)乗バイトの倍数にならない。このため、並列化されたデジタル信号回路内部で、符号語の先頭が並列化されたデジタル信号の先頭がずれ、符号並びに復号回路が複雑になるという課題がある。しかしながら、本実施の形態では、補正のため、バレルシフトを実施して先頭を随時合わせ、さらに最後の符号語の最終データを固定スタッフ領域とすることで、1つの符号回路(誤り訂正符号回路12)および復号回路(誤り訂正復号回路17)で、次の符号語のデータを処理することが可能となり、回路規模を抑制しつつも、低遅延を実現できるという効果が得られる。
以上のように、本発明にかかる通信装置、通信システムおよび誤り訂正フレーム生成方法は、誤り訂正符号化を行ってデータを送信する通信装置に有用であり、特に、並列処理を行う通信装置に適している。
1 送信装置、2 受信装置、11,16 バレルシフタ、12 誤り訂正符号回路、13 送信部、14 受信部、15 フレーム同期回路、17 誤り訂正復号回路。

Claims (6)

  1. 情報系列を符号語番号に応じてシフトする送信側シフト部と、
    前記送信側シフト部によりシフトされた後の情報系列を符号化して符号語を生成する誤り訂正符号回路と、
    N、Mを自然数とするとき、N行M列のフレームを、行番号の順に送信する送信部と、
    を備え、
    前記フレームの1行に前記符号語が1つ配置され、前記フレームの行番号は前記符号語番号に対応し、
    前記誤り訂正符号回路は、符号化する情報系列に対応する符号語番号がNでない場合、第1のサイズの情報系列を符号化し、前記フレームの1行に前記第1のサイズの情報系列と該情報系列の誤り訂正パリティとを前記誤り訂正パリティが該情報系列の後となるよう配置し、符号化する情報系列に対応する符号語番号がNである場合、前記第1のサイズより少ない第2のサイズの情報系列と前記第1のサイズと前記第2のサイズとの差である第3のサイズの固定データとを符号化し、前記第2のサイズの情報系列と該情報系列の誤り訂正パリティと固定データとを前記フレームの1行に前記誤り訂正パリティが前記第2のサイズの情報系列の後となり前記固定データが該誤り訂正パリティの後となるよう配置することを特徴とする通信装置。
  2. Nは、前記誤り訂正符号回路における並列データパスのビット数と前記第1のサイズとに基づいて決定されることを特徴とする請求項1に記載の通信装置。
  3. 前記誤り訂正符号回路における並列データパスのビット数は128ビットであり、Nは16であり、Mは255であり、前記第1のサイズは239バイトであり、
    前記送信側シフト部は、前記符号語番号が1の場合に前記情報系列をシフトさせず、前記符号語番号が2の場合に1バイト前記情報系列をシフトさせ、以降符号語番号が1つ増えるごとに1バイトずつシフト量を増加させることを特徴とする請求項2に記載の通信装置。
  4. 請求項1に記載された通信装置から送信されたフレームを受信する受信装置であって、
    受信した前記フレームの先頭と符号語番号とを抽出するフレーム同期回路と、
    前記符号語番号に基づいて、前記フレームに含まれる符号語をシフトする受信側シフト部と、
    前記符号語番号に基づいて、前記受信側シフト部によるシフト後の符号語に対して誤り訂正処理を実施する誤り訂正復号回路と、
    を備えることを特徴とする通信装置。
  5. 送信装置と前記送信装置から送信された信号を受信する受信装置とを備える通信システムであって、
    前記送信装置は、
    情報系列を符号語番号に応じてシフトする送信側シフト部と、
    前記送信側シフト部によりシフトされた後の情報系列を符号化して符号語を生成する誤り訂正符号回路と、
    N、Mを自然数とするとき、N行M列のフレームを、行番号の順に送信する送信部と、
    を備え、
    前記フレームの1行に前記符号語が1つ配置され、前記フレームの行番号は前記符号語番号に対応し、
    前記誤り訂正符号回路は、符号化する情報系列に対応する符号語番号がNでない場合、第1のサイズの情報系列を符号化し、前記フレームの1行に前記第1のサイズの情報系列と該情報系列の誤り訂正パリティとを前記誤り訂正パリティが該情報系列の後となるよう配置し、符号化する情報系列に対応する符号語番号がNである場合、前記第1のサイズより少ない第2のサイズの情報系列と前記第1のサイズと前記第2のサイズとの差である第3のサイズの固定データとを符号化し、前記第2のサイズの情報系列と該情報系列の誤り訂正パリティと固定データとを前記フレームの1行に前記誤り訂正パリティが前記第2のサイズの情報系列の後となり前記固定データが該誤り訂正パリティの後となるよう配置し、
    前記受信装置は、
    受信した前記フレームの先頭と符号語番号とを抽出するフレーム同期回路と、
    前記符号語番号に基づいて、前記フレームに含まれる符号語をシフトする受信側シフト部と、
    前記符号語番号に基づいて、前記受信側シフト部によるシフト後の符号語に対して誤り訂正処理を実施する誤り訂正復号回路と、
    を備えることを特徴とする通信システム。
  6. 情報系列を符号語番号に応じてシフトする第1のステップと、
    前記第1のステップでシフトされた後の情報系列を符号化して符号語を生成する第2のステップと、
    N、Mを自然数とするとき、N行M列のフレームを、行番号の順に送信する第3のステップと、
    を含み、
    前記フレームの1行に前記符号語が1つ配置され、前記フレームの行番号は前記符号語番号に対応し、
    前記第2のステップでは、符号化する情報系列に対応する符号語番号がNでない場合、第1のサイズの情報系列を符号化し、前記フレームの1行に前記第1のサイズの情報系列と該情報系列の誤り訂正パリティとを前記誤り訂正パリティが該情報系列の後となるよう配置し、符号化する情報系列に対応する符号語番号がNである場合、前記第1のサイズより少ない第2のサイズの情報系列と前記第1のサイズと前記第2のサイズとの差である第3のサイズの固定データとを符号化し、前記第2のサイズの情報系列と該情報系列の誤り訂正パリティと固定データとを前記フレームの1行に前記誤り訂正パリティが前記第2のサイズの情報系列の後となり前記固定データが該誤り訂正パリティの後となるよう配置することを特徴とする誤り訂正フレーム生成方法。
JP2016513168A 2014-04-23 2014-04-23 通信装置、通信システムおよび誤り訂正フレーム生成方法 Active JP5968577B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/061487 WO2015162738A1 (ja) 2014-04-23 2014-04-23 通信装置、通信システムおよび誤り訂正フレーム生成方法

Publications (2)

Publication Number Publication Date
JP5968577B2 JP5968577B2 (ja) 2016-08-10
JPWO2015162738A1 true JPWO2015162738A1 (ja) 2017-04-13

Family

ID=54331927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016513168A Active JP5968577B2 (ja) 2014-04-23 2014-04-23 通信装置、通信システムおよび誤り訂正フレーム生成方法

Country Status (4)

Country Link
US (1) US10069516B2 (ja)
JP (1) JP5968577B2 (ja)
CN (1) CN106165300B (ja)
WO (1) WO2015162738A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069535A (ja) * 2001-06-15 2003-03-07 Mitsubishi Electric Corp 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法
JP2006295510A (ja) * 2005-04-08 2006-10-26 Mitsubishi Electric Corp Fecフレーム符号化装置、fec多重化装置、fec多重分離装置、および光通信装置
JP2013009191A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 誤り訂正処理回路および誤り訂正処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841990B2 (ja) 1999-12-07 2006-11-08 三菱電機株式会社 Fecフレーム構成方法およびfec多重化装置
US8732559B2 (en) * 2006-07-25 2014-05-20 Thomson Licensing Recovery from burst packet loss in internet protocol based wireless networks using staggercasting and cross-packet forward error correction
CN101018223B (zh) * 2006-10-22 2011-03-23 北京创毅视讯科技有限公司 一种移动数字多媒体广播信号传输系统和方法
CN101212392B (zh) * 2006-12-30 2012-02-22 上海瑞高信息技术有限公司 移动多媒体广播卫星分发数据封装及同步方法
US8205123B2 (en) * 2008-12-04 2012-06-19 Lsi Corporation Interleaver and de-interleaver for iterative code systems
CN101419278B (zh) * 2008-12-05 2011-08-17 航天恒星科技有限公司 多通道高速遥感数据采集处理设备
JP5419534B2 (ja) 2009-05-11 2014-02-19 三菱電機株式会社 Fecフレーム構成装置および方法
US20120246537A1 (en) 2009-12-01 2012-09-27 Mitsubishi Electric Corporation Error correction method and device
JP5523120B2 (ja) * 2010-01-14 2014-06-18 三菱電機株式会社 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置
CN101777927B (zh) * 2010-01-26 2013-06-05 清华大学 并行卷积-rs级联码译码方法及其实现装置
JP5641982B2 (ja) 2011-03-03 2014-12-17 三菱電機株式会社 光通信システム
CN103430455B (zh) 2011-05-31 2017-02-15 三菱电机株式会社 纠错编码装置、纠错解码装置、以及其方法
US8885569B2 (en) * 2011-12-19 2014-11-11 Ofinno Technologies, Llc Beamforming signaling in a wireless network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069535A (ja) * 2001-06-15 2003-03-07 Mitsubishi Electric Corp 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法
JP2006295510A (ja) * 2005-04-08 2006-10-26 Mitsubishi Electric Corp Fecフレーム符号化装置、fec多重化装置、fec多重分離装置、および光通信装置
JP2013009191A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 誤り訂正処理回路および誤り訂正処理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHANG-SEOK CHOI ; HANHO LEE ; KANEDA, N. ; YOUNG-KAI CHEN: "Concatenated non-binary LDPC and HD-FEC codes for 100Gb/s optical transport systems", CIRCUITS AND SYSTEMS (ISCAS), 2012 IEEE INTERNATIONAL SYMPOSIUM ON, JPN6014030664, 23 May 2012 (2012-05-23), pages 1783 - 1786, XP055232859, ISSN: 0003333285, DOI: 10.1109/ISCAS.2012.6271611 *
ITU-T G.709/Y.1331 AMENDMENT 2, JPN6014030671, 22 October 2013 (2013-10-22), pages 1 - 14, ISSN: 0003333286 *

Also Published As

Publication number Publication date
US10069516B2 (en) 2018-09-04
JP5968577B2 (ja) 2016-08-10
CN106165300B (zh) 2019-11-05
CN106165300A (zh) 2016-11-23
US20170093432A1 (en) 2017-03-30
WO2015162738A1 (ja) 2015-10-29

Similar Documents

Publication Publication Date Title
US8621316B2 (en) Method and device for encoding of error correcting codes, and method and device for decoding of error correcting codes
US7440475B2 (en) Error-correction multiplexing apparatus, error-correction demultiplexing apparatus, optical transmission system using them, and error-correction multiplexing transmission method
US8495475B2 (en) FEC frame structuring device and FEC frame structuring method
US20160308558A1 (en) Staircase forward error correction coding
JP3841990B2 (ja) Fecフレーム構成方法およびfec多重化装置
EP2717479B1 (en) Error correction coding device, error correction decoding device and method therefor
WO2006085488A1 (ja) 誤り訂正符号化装置及び誤り訂正復号装置
EP3965325A1 (en) Data transmission, encoding and decoding method, apparatus and device, and storage medium
US20140164883A1 (en) Optical transmission module and optical signal transmission apparatus
JP2006295510A (ja) Fecフレーム符号化装置、fec多重化装置、fec多重分離装置、および光通信装置
US9438275B2 (en) Transmission apparatus and transmission method
JP6180664B2 (ja) 送信装置、通信装置および信号伝送システム
EP2456112B1 (en) Error correction methods and apparatus
JP5968577B2 (ja) 通信装置、通信システムおよび誤り訂正フレーム生成方法
EP3579424B1 (en) Error correction device and error correction method
JP5586448B2 (ja) 光伝送装置
CN109412746B (zh) 数据处理的方法和相关装置
WO2015133288A1 (ja) Fecフレーム処理装置およびfecフレーム処理方法
US9166739B2 (en) Error correction processing circuit and error correction processing method
JP2013070289A (ja) 誤り訂正方法、誤り訂正装置、送信機、受信機及び誤り訂正プログラム
JP2010200247A (ja) デジタル伝送システム及びデジタル伝送方法
JP6267251B2 (ja) 誤り訂正処理回路および誤り訂正処理方法
US20150270928A1 (en) Method for increasing the probability of error correction in an optical communication channel

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160705

R150 Certificate of patent or registration of utility model

Ref document number: 5968577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250