JPWO2015105063A1 - グレーティングカプラ及びその製造方法 - Google Patents

グレーティングカプラ及びその製造方法 Download PDF

Info

Publication number
JPWO2015105063A1
JPWO2015105063A1 JP2015556790A JP2015556790A JPWO2015105063A1 JP WO2015105063 A1 JPWO2015105063 A1 JP WO2015105063A1 JP 2015556790 A JP2015556790 A JP 2015556790A JP 2015556790 A JP2015556790 A JP 2015556790A JP WO2015105063 A1 JPWO2015105063 A1 JP WO2015105063A1
Authority
JP
Japan
Prior art keywords
layer
grating coupler
grating
thin dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015556790A
Other languages
English (en)
Other versions
JP6475640B2 (ja
Inventor
藤方 潤一
潤一 藤方
重樹 高橋
重樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Photonics Electronics Technology Research Association
Original Assignee
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photonics Electronics Technology Research Association filed Critical Photonics Electronics Technology Research Association
Publication of JPWO2015105063A1 publication Critical patent/JPWO2015105063A1/ja
Application granted granted Critical
Publication of JP6475640B2 publication Critical patent/JP6475640B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/124Geodesic lenses or integrated gratings
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/132Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

従来、グレーティングカプラの作成に当たり、通常のエッチングでは回折格子の溝の深さの厳密な制御が困難であり、製造上のトレランスが小さいという問題があった。SOI基板を準備し、グレーティングカプラ形成領域に誘電体層112を形成後、多結晶シリコン層130を形成し、エッチングにより多結晶シリコン層130に回折格子部を構成する多数の溝150を形成する。その際、誘電体層112は、溝150を形成する際にエッチストッパとして機能しエッチング深さのばらつきが解消される。その後、溝150を埋める上部クラッド層116を形成する。グレーティングカプラ形成領域の端部近傍で溝を浅くする多段構成にも適用できる。

Description

本発明は、グレーティングカプラ及びその製造方法に関し、より特定的には、光導波路構造として特別な積層構造を有するグレーティングカプラ及びその製造方法に関する。
従来より、基板上に光導波路を形成し、この光導波路において光を導波モードで伝搬させるようにした光導波路素子で、導波光を光導波路外へ出射させるため、あるいは外部光を光導波路内に入射させるために、光導波路の表面に回折格子を形成したグレーティングカプラが種々提案されている。
図5は、グレーティングカプラの一例の断面構造を模式的に示す断面図である。以下では、図5を参照しながら、グレーティングカプラの構造、機能等を簡単に説明する。
グレーティングカプラ500は、光信号を光導波路を介して受け取り回折により光軸を変換する作用を有するものである。図5(a)に例示された断面構造は、BOX層512と、BOX層512より屈折率の高いコア層514と、BOX層512と同じ屈折率の上部クラッド層516とを、この順に基板510に積層し、コア層514に回折格子部を形成したもので、導波路への回折格子形成加工のみで、光路変換を可能とするものである。なお、グレーティングカプラ500には、例えば、図5(b)に示されるような、(1)フォーカスなし一様GC、(2)フォーカス付一様GC、(3)フォーカス付非一様GC、等の各種の構造を有するものがある。
以下、導波光を光導波路外へ出射させるための動作原理等について概略説明する。
図5(a)に示されるように、グレーティングカプラ500の導波路の厚さ方向(x方向)に薄い回折格子を形成すると、導波光と放射光は、伝搬方向(z方向)の位相整合を満たす必要があり、整合条件は、導波光の伝搬定数をβ、放射光の伝搬定数をβとすると、β=β+qKである。但し、Λを回折格子の周期とし、K=2π/Λで、qは放射光の次数(0、±1、±2、・・・)に相当する値である。
この場合、回折格子の法線に対し、角度θで出射する放射光と導波路との結合条件は、λを使用する波長、Nを導波路の実効屈折率、nを上部クラッド層の屈折率、Λを回折格子の周期とすると、nsinθ=N+qλ/Λとなる。
N>nであることを考慮すると、放射は、q≦−1の次数に限られることになるが、最もパワー分配比が高い−1次放射光を使用すると、放射光の高効率利用が図られることになる。なお、上記−1次放射光等の他、導波路方向への戻り光Pref、コア層透過光Ptrans、BOX層512を介した基板510側への放射光Pdownも存在する。
ここで、出射角度θは、図5(a)に示される格子の周期Λ、幅w、深さd、光導波路の厚さDによって任意に設計できるが、それらの数値範囲を例示すれば、以下のとおりである。
Λ:530〜550nm
FF(=1−w/Λ):0.3〜0.6
d:60〜80nm
D:180〜200nm
以上、グレーティングカプラによって導波光を光導波路外に出射させる場合について述べたが、このようなグレーティングカプラによって外部光を光導波路内に入射させることも従来から広く行なわれている。
そして、例えば、図5(a)に示されるような導波光を光導波路外へ出射させるための構成においては、光入射側の数周期の回折格子について上記FFを小さくするか、深さdを小さくすると放射光の結合強度が向上することが知られており、FFを小さくことは製造上の限界があることから、ダブルエッチング手法により、光入射側の数周期の回折格子について深さdを小さくすることが提案されている(非特許文献1参照)。
"CMOS-compatible high efficiency double-etched apodized waveguide grating coupler", OPTICS EXPRESS Vol. 21, No. 7 (2013/4/8) 7868-7874
導波光を光導波路外へ出射させるための構成において、光入射側のグレーティングカプラの深さdを小さくするため上記のようなダブルエッチング手法を採用する場合には、回折格子部の深さ精度を高くする必要がある。しかしながら、そもそも通常のエッチングンにおいてもエッチング深さの正確な制御は困難であることから、製造上のトレランスが小さく、十分な深さ精度の達成が困難であるという問題があり、上記のようなダブルエッチングではエッチング深さの正確な制御がさらに困難となる。
上記課題を解決するための本発明のグレーティングカプラの基本的構成は、概略以下のとおりである。
Si層、薄い誘電体層、上記Si層と略等しい屈折率を有し回折格子部が形成された上部Si層を積層した積層構造でグレーティングカプラの光導波路構造を構成し、前記回折格子部の溝の底面が前記薄い誘電体層の表面に位置するようにして回折格子部の溝の深さを略一定とした。これにより、グレーティングカプラの深さdを小さくとっても回折格子部の深さ精度を高く保つことができる。
また、グレーティングカプラ形成領域の端部近傍においてのみグレーティングカプラの深さdを小さくするという多段構成は、概略以下のとおりである。
Si層上に、薄い誘電体層及び前記Si層と略等しい屈折率を有する上部Si層からなる積層構造をグレーティングカプラ形成領域において必要段数積層し、グレーティングカプラ形成領域の端部近傍の回折格子部の溝の深さを端部近傍外の溝の深さより小さく(浅く)形成した構造を光導波路構造として有し、グレーティングカプラ形成領域の端部近傍及び端部近傍外の両方において、前記回折格子部の溝の底面が前記薄い誘電体層の表面に位置するようにして前記回折格子部の溝の深さをそれぞれ略一定とした多段構成を有するものである。
次に、本発明のグレーティングカプラの製造方法の基本的構成は、概略以下のとおりである。
(1)グレーティングカプラを形成するためのSOI基板を準備する。
(2)グレーティングカプラ形成領域において、SOI基板上に薄い誘電体層を形成し、その上に上部Si層を形成する。
(3)グレーティングカプラ形成領域において、前記上部Si層をエッチング加工し、グレーティングカプラの回折格子部を形成する。なお、グレーティングカプラ形成領域における前記上部Si層のエッチング加工の際、下層にある前記薄い誘電体層がエッチストッパーとして用いられる。
(4)酸化物クラッドにより、回折格子部の溝を埋め、酸化物クラッドを平坦化して上部クラッド層を形成する。
なお、上部Si層として、多結晶Si層を用いることができる。
また、本発明の多段構成のグレーティングカプラの製造方法の基本的構成は、概略以下のとおりである。
(1’)グレーティングカプラを形成するためのSOI基板を準備する。
(2’)グレーティングカプラ形成領域において、SOI基板上に、薄い誘電体層を形成しその上に上部Si層を形成することにより薄い誘電体層及び上部Si層からなる積層構造を形成し、このような積層構造を必要段数形成する。
(3’)グレーティングカプラ形成領域の端部近傍において、前記上部Si層をエッチング加工し、グレーティングカプラの回折格子部を形成する。なお、グレーティングカプラ形成領域の端部近傍における前記上部Si層のエッチング加工の際、下層にある前記薄い誘電体層がエッチストッパーとして用いられ、グレーティングカプラ形成領域の端部近傍において深さが略一定な浅い溝が形成される。
(4’)グレーティングカプラ形成領域の端部近傍外において、前記複数段の積層構造をエッチング加工し、グレーティングカプラの回折格子部を形成する。なお、グレーティングカプラ形成領域の端部近傍外における前記積層構造のエッチング加工の際、最下層にある薄い誘電体層がエッチストッパーとして用いられ、グレーティングカプラ形成領域の端部近傍外において深さが略一定な深い溝が形成される。
(5’)最後に、酸化物クラッドにより、回折格子部の溝を埋め、酸化物クラッドを平坦化して上部クラッド層を形成する。これにより、グレーティングカプラ形成領域の端部近傍においてのみグレーティングカプラの深さdを小さくするという多段構成が完成する。
なお、上部Si層として、多結晶Si層を用いることができる。
本発明のグレーティングカプラの基本的構成及び製造方法の基本的構成によれば、グレーティングカプラの回折格子部を上部Si層に形成する際、上部Si層の下層に設けた誘電体層をエッチストッパとして用いることにより、回折格子部形成時のエッチング深さのばらつきを解消し得る。
また、本発明の多段構成のグレーティングカプラ及びその製造方法によれば、上部Si層の下層に設けた誘電体層を、グレーティングカプラ形成領域の端部近傍及び端部近傍外の両方においてそれぞれ異なる深さでエッチストッパとして用いることにより、回折格子部形成時のエッチング深さのばらつきを解消し得る。
図1は、本発明のグレーティングカプラの一実施形態の断面構造を模式的に示す断面図である。 図2は、本発明の多段構成のグレーティングカプラの一実施形態の断面構造を模式的に示す断面図である。 図3は、本発明のグレーティングカプラの製造方法の一実施形態を説明するための断面工程図である。 図4は、本発明の多段構成のグレーティングカプラの製造方法の一実施形態を説明するための断面工程図である。 図5は、グレーティングカプラの一例の断面構造を模式的に示す断面図である。
図1は、本発明のグレーティングカプラの一実施形態の断面構造を模式的に示す断面図である。
図1に例示された断面構造は、BOX層102とBOX層102より屈折率の高いSi層120とを基板101に積層して形成されたSOI基板上に、薄い誘電体層112、Si層120と略等しい屈折率を有し回折格子部が形成された多結晶Si層130を積層し、さらにその上に多結晶Si層130の回折格子部の溝150を埋める上部クラッド層116を形成した積層構造を示すものである。
先に説明した図5(a)に示される断面構造との対比でいえば、Si層120、薄い誘電体層112、Si層120と略等しい屈折率を有し回折格子部が形成された多結晶Si層130からなる積層構造が、図3(a)のコア層314に相応する導波路機能を有するものであり、この場合の導波路の実効屈折率Nは、上記積層構造の合成屈折率に相当するものとなる。
なお、上述の例では、多結晶Si層130を用いているが、多結晶Si層130の代わりに、Si層120と同様のSi層を上部Si層として用いてもよい。
また、前述したように、グレーティングカプラには、例えば、図5(b)に示されるような、(1)フォーカスなし一様GC、(2)フォーカス付一様GC、(3)フォーカス付非一様GC、等の各種のタイプのものが存在するが、いずれのタイプも本発明に採用し得る。
図2は、本発明の多段構成のグレーティングカプラの一実施形態の断面構造を模式的に示す断面図であり、図2においては、2段構成のグレーティングカプラを例示している。
図2に例示された断面構造は、BOX層202とBOX層202より屈折率の高いSi層220とを基板201に積層して形成されたSOI基板と、SOI基板上に形成された薄い誘電体層212、Si層220と略等しい屈折率を有する多結晶Si層230を積層した第1層と、薄い誘電体層252、Si層220と略等しい屈折率を有する多結晶Si層270を積層した第2層と、グレーティングカプラ形成領域の端部近傍において前記第2層の多結晶Si層270に形成された回折格子部の浅い溝250と、グレーティングカプラ形成領域の端部近傍外において前記第2層の薄い誘電体層252及び多結晶Si層270並びに前記第1層の多結晶Si層230に形成された回折格子部の深い溝290と、前記浅い溝及び深い溝を埋め平坦化した上部クラッド層216とから構成される多段構造を示すものである。
先に説明した図5(a)に示される断面構造との対比でいえば、前記第1層及び第2層からなる多段構造が、図5(a)のコア層514に相応する導波路機能を有するものであり、この場合の導波路の実効屈折率Nは、前記多段構造の合成屈折率に相当するものとなる。
なお、上述の例では、多結晶Si層230、270を用いているが、多結晶Si層230、270の一方または両方を、Si層120と同様のSi層で置き換えてもよい。
また、前述したように、グレーティングカプラには、例えば、図5(b)に示されるような、(1)フォーカスなし一様GC、(2)フォーカス付一様GC、(3)フォーカス付非一様GC、等の各種のタイプのものが存在するが、いずれのタイプも本発明の多段構成のグレーティングカプラに採用し得る。
図3は、本発明のグレーティングカプラの製造方法の一実施形態を説明するための断面工程図であり、この製造方法は、工程(a)〜(e)を含む。
まず、図3(a)に示すとおり、グレーティングカプラを形成するために用いるSOI基板を準備する。このSOI基板は、支持基板301の上面に形成された埋め込み酸化層(BOX層)302上面に、さらにSi層320が形成されている。
次に、図3(b)に示すように、グレーティングカプラ形成領域において、比較的薄い誘電体層312を、例えば熱酸化処理により、グレーティングカプラ形成領域のSi層320上に形成する。前記誘電体層312は、例えば、シリコン酸化層、窒化シリコン層、他の絶縁層等から選択される少なくとも一層でも良い。
次に、図3(c)に示すように、グレーティングカプラ形成領域において、多結晶シリコン層330を形成する。
次に、図3(d)に示すように、グレーティングカプラ形成領域において、レジストパターンを形成した後、反応性エッチング法により多結晶シリコン層330をエッチングし、回折格子部の多数の溝350を形成する。なお、誘電体層312は、前記溝350をエッチングする際のエッチストッパーとして機能する。
次に図3(e)に示すように、グレーティングカプラ形成領域において、酸化物クラッドにより回折格子部の多数の溝350を埋めCMP(chemical−mechanicalpolishing process)により平坦化を行って、上部クラッド層316を形成する。
なお、上述の例では、多結晶Si層230を用いているが、多結晶Si層230の代わりに、Si層220と同様のSi層を用いてもよい。
図4は、本発明の多段構成のグレーティングカプラの製造方法の一実施形態(本実施形態の場合は2段構成のグレーティングカプラの製造方法)を説明するための断面工程図であり、この製造方法は、工程(a’)〜(g’)を含む。
まず、図4(a’)に示すとおり、グレーティングカプラを形成するために用いるSOI基板を準備する。このSOI基板は、支持基板401の上面に形成された埋め込み酸化層(BOX層)402上面に、さらにSi層420が形成されている。
次に、図4(b’)に示すように、グレーティングカプラ形成領域において、比較的薄い誘電体層412を、例えば熱酸化処理により、グレーティングカプラ形成領域のSi層420上に形成する。前記誘電体層412は、例えば、シリコン酸化層、窒化シリコン層、他の絶縁層等から選択される少なくとも一層でも良い。
次に、図4(c’)に示すように、グレーティングカプラ形成領域において、多結晶シリコン層430を形成する。
次に、図4(d’)に示すように、グレーティングカプラ形成領域において、比較的薄い誘電体層452を多結晶シリコン層430上に形成するとともに、誘電体層452上に多結晶シリコン層470を形成する。
次に図4(e’)に示すように、多結晶シリコン層470上にレジストパターンを形成した後、反応性エッチング法により多結晶シリコン層470をエッチングし、グレーティングカプラ形成領域の端部近傍に回折格子部の浅い溝450を形成する。この場合、誘電体層452は、前記浅い溝450をエッチングする際のエッチストッパーとして機能する。なお、浅い溝の個数は、図示の例に限定されるものではなく任意の個数でよい。
次に、図4(f’)に示すように、多結晶シリコン層470上にレジストパターンを形成した後、反応性エッチング法により多結晶シリコン層470、薄い誘電体層452、多結晶シリコン層430を順次エッチングし、グレーティングカプラ形成領域の端部近傍外に回折格子部の深い溝490を形成する。なお、上記エッチングの過程で、薄い誘電体層452をエッチングする際には、誘電体層452に対する選択比の高いエッチングガスに切り替え、誘電体層452のエッチング終了後に多結晶シリコン層430に対する選択比の高いエッチングガス(例えば、HBr等)に切り替えるようにすれば、最下層の誘電体層412が、深い溝490をエッチングする際のエッチストッパーとして機能することになる。
また、上述の例では、薄い誘電体層452をエッチングするためにエッチングガスの切り替えを行ったが、このようなエッチングガスの切り替えは実施の一例にすぎず、例えば希フッ酸を用いれば、多結晶シリコン層470、薄い誘電体層452の両者をエッチングすることも可能である。但し、この場合には、レジストマスクを使用する代わりに、レジストマスクをSiNなどのハードマスクパターンに転写して、ハードマスクパターンを使用するようにすればよい。これは、レジストは希フッ酸処理時に剥離し易いのに対し、SiNはHBrエッチング及び希フッ酸処理に対して安定であるためである。
次に、図4(g’)に示すように、グレーティングカプラ形成領域において、酸化物クラッドにより回折格子部の浅い溝450及び深い溝490を埋めCMPにより平坦化を行って、上部クラッド層416を形成する。
なお、上述の例では、多結晶Si層430、470を用いているが、多結晶Si層430、470の一方または両方を、Si層420と同様のSi層で置き換えてもよい。
また、上記実施形態では2段構成のグレーティングカプラの製造方法を説明したが、3段構成以上のグレーティングカプラを製造する場合には、上記工程(d’)を必要回数繰り返せばよい。
以上、本発明の実施の形態を図面を参照しつつ説明してきたが、当業者であれば、他の類似する実施形態を使用することができること、また、本発明から逸脱することなく適宜形態の変更又は追加を行うことができることに留意すべきである。なお、本発明は、上記の実施形態に限定されるべきではなく、特許請求の範囲の記載に基き解釈されるべきである。
101,201,301,401,501:支持基板
102,202,302,402,502:BOX層
112,212,252,312,412,452,512:誘電体層
116,216、316,416,516:上部クラッド層
120,220.320,420:Si層
130,230,270,330,430,470:多結晶Si層
140,240,340,440:リブ型Si導波路
150,250,290,350,450,490:溝
514:コア層

Claims (7)

  1. Si層、薄い誘電体層、前記Si層と略等しい屈折率を有し回折格子部が形成された上部Si層をその順に積層した積層構造を光導波路構造として有し、前記回折格子部の溝の底面が前記薄い誘電体層の表面に位置することを特徴とするグレーティングカプラ。
  2. Si層上に、薄い誘電体層及び前記Si層と略等しい屈折率を有する上部Si層からなる積層構造をグレーティングカプラ形成領域において必要段数積層し、グレーティングカプラ形成領域の端部近傍の回折格子部の溝の深さを端部近傍外の溝の深さより小さく形成した構造を光導波路構造として有し、グレーティングカプラ形成領域の端部近傍及び端部近傍外の両方において、前記回折格子部の溝の底面が前記薄い誘電体層の表面に位置するようにして前記回折格子部の溝の深さをそれぞれ略一定とした多段構成を有することを特徴とするグレーティングカプラ。
  3. 請求項1または2に記載のグレーティングカプラにおいて、前記上部Si層が多結晶Si層であることを特徴とするグレーティングカプラ。
  4. 請求項1〜3のいずれか1項に記載のグレーティングカプラにおいて、前記Si層は、支持基板、BOX層、Si層の3層からなるSOI基板のSi層であることを特徴とするグレーティングカプラ。
  5. 支持基板、BOX層、Si層の3層からなるSOI基板を準備し、グレーティングカプラ形成領域において、前記SOI基板上に薄い誘電体層を形成し、その上に上部Si層を形成する第1工程と、
    前記グレーティングカプラ形成領域において、前記上部Si層をエッチング加工し、グレーティングカプラの回折格子部を形成する第2工程と、
    前記グレーティングカプラ形成領域において、酸化物クラッドにより、前記回折格子部の溝を埋め、酸化物クラッドを平坦化して上部クラッド層を形成する第3工程と、
    を含み、
    前記第2工程において、前記薄い誘電体層をエッチストッパーとして用いることを特徴とするグレーティングカプラの製造方法。
  6. 支持基板、BOX層、Si層の3層からなるSOI基板を準備し、グレーティングカプラ形成領域において、前記SOI基板上に薄い誘電体層を形成し、その上に上部Si層を形成する第1工程と、
    前記上部Si層上に薄い誘電体層を形成し、その上に、さらに上部Si層を形成する工程を必要回数繰り返し、薄い誘電体層と上部Si層からなる積層構造を形成する第2工程と、
    前記グレーティングカプラ形成領域の端部近傍において、最上部の上部Si層をエッチングし、グレーティングカプラ形成領域の端部近傍に回折格子部の浅い溝を形成する第3工程であって、前記最上部の前記上部Si層の下にある前記薄い誘電体層をエッチストッパーとして用いる、第3工程と、
    前記グレーティングカプラ形成領域の端部近傍外において、前記積層構造をエッチングし、グレーティングカプラ形成領域の端部近傍外に回折格子部の深い溝を形成する第4工程であって、前記積層構造の底部に位置する薄い誘電体層をエッチストッパーとして用いる、第4工程と
    前記回折格子部の浅い溝及び深い溝を酸化物クラッドで埋め、前記酸化物クラッドを平坦化して上部クラッド層を形成する第5工程と、
    を含み、
    前記グレーティングカプラ形成領域の端部近傍においてのみグレーティングカプラの深さを小さくする多段構成を形成することを特徴とするグレーティングカプラの製造方法。
  7. 請求項5または6に記載のグレーティングカプラの製造方法において、前記上部Si層が多結晶Si層であることを特徴とする製造方法。
JP2015556790A 2014-01-07 2015-01-05 グレーティングカプラ及びその製造方法 Expired - Fee Related JP6475640B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014000778 2014-01-07
JP2014000778 2014-01-07
PCT/JP2015/050009 WO2015105063A1 (ja) 2014-01-07 2015-01-05 グレーティングカプラ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2015105063A1 true JPWO2015105063A1 (ja) 2017-03-23
JP6475640B2 JP6475640B2 (ja) 2019-02-27

Family

ID=53523891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015556790A Expired - Fee Related JP6475640B2 (ja) 2014-01-07 2015-01-05 グレーティングカプラ及びその製造方法

Country Status (2)

Country Link
JP (1) JP6475640B2 (ja)
WO (1) WO2015105063A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6703811B2 (ja) * 2015-07-30 2020-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN114200562A (zh) * 2017-01-27 2022-03-18 奇跃公司 由具有不同取向的纳米梁的超表面形成的衍射光栅
JP2018180332A (ja) * 2017-04-14 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109358394A (zh) * 2018-10-23 2019-02-19 中山大学 一种基于中等折射率波导材料的高效率光栅耦合器及其制备方法
CN109270626B (zh) * 2018-11-28 2020-05-26 南京邮电大学 一种基于soi晶片的可调光栅滤波器及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525691A (ja) * 2003-04-23 2007-09-06 シオプティカル インコーポレーテッド Soi光プラットフォームの上に形成されたサブミクロン・プレーナ型光波デバイス
JP2011203603A (ja) * 2010-03-26 2011-10-13 Oki Electric Industry Co Ltd 光学素子の製造方法
JP2012047855A (ja) * 2010-08-25 2012-03-08 Nec Corp 多層光配線用光入出力構造
JP2012208371A (ja) * 2011-03-30 2012-10-25 Oki Electric Ind Co Ltd 光デバイス
EP2634605A1 (en) * 2012-02-29 2013-09-04 Caliopa NV A diffractive coupling grating for perpendicular coupling

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525691A (ja) * 2003-04-23 2007-09-06 シオプティカル インコーポレーテッド Soi光プラットフォームの上に形成されたサブミクロン・プレーナ型光波デバイス
JP2011203603A (ja) * 2010-03-26 2011-10-13 Oki Electric Industry Co Ltd 光学素子の製造方法
JP2012047855A (ja) * 2010-08-25 2012-03-08 Nec Corp 多層光配線用光入出力構造
JP2012208371A (ja) * 2011-03-30 2012-10-25 Oki Electric Ind Co Ltd 光デバイス
EP2634605A1 (en) * 2012-02-29 2013-09-04 Caliopa NV A diffractive coupling grating for perpendicular coupling

Also Published As

Publication number Publication date
JP6475640B2 (ja) 2019-02-27
WO2015105063A1 (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
JP6475640B2 (ja) グレーティングカプラ及びその製造方法
JP6518434B2 (ja) 集積フォトニックカプラ
US9851504B2 (en) Planar optical waveguide device, DP-QPSK modulator, coherent receiver, and polarization diversity
JP3809167B2 (ja) モード変換用フォトニック結晶構造
US8472489B2 (en) Light emitting device
US20220019020A1 (en) Method and Apparatus for Optical Waveguide-to-Semiconductor Coupling for Integrated Photonic Circuits
JP6121730B2 (ja) 光デバイス
WO2015139200A1 (zh) 光栅耦合器及其制作方法
US9547137B2 (en) Optical coupler integrated on a substrate and comprising three elements
US20160091664A1 (en) Polarization-independent grating coupler for silicon on insulator
JP6372112B2 (ja) 半導体光導波路素子を作製する方法
JP6262597B2 (ja) スポットサイズ変換器
US10025031B2 (en) Grating structure, and manufacturing method of grating coupler provided therewith
JP2011203604A (ja) 光学素子とその製造方法
US9874700B2 (en) Grating coupler and optical waveguide device
US20120155797A1 (en) Photonic integrated circuit having a plurality of lenses
JP2018032043A (ja) 光デバイスおよびその製造方法
CN117178215A (zh) 电后端内的端面耦合结构
JP6369036B2 (ja) 光導波路及び光導波路の製造方法
JP2017004006A (ja) 光デバイスおよびその製造方法
CN115616703A (zh) 基于双层氮化硅结构的光栅耦合器及其制作方法
JP6461708B2 (ja) 多層光導波路およびその製造方法
JP2015045789A (ja) スポットサイズ変換器
JP2017003607A (ja) 光結合素子及び光結合素子の製造方法
JP5759039B1 (ja) 光結合構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190201

R150 Certificate of patent or registration of utility model

Ref document number: 6475640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees