JPWO2014068935A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JPWO2014068935A1
JPWO2014068935A1 JP2014526014A JP2014526014A JPWO2014068935A1 JP WO2014068935 A1 JPWO2014068935 A1 JP WO2014068935A1 JP 2014526014 A JP2014526014 A JP 2014526014A JP 2014526014 A JP2014526014 A JP 2014526014A JP WO2014068935 A1 JPWO2014068935 A1 JP WO2014068935A1
Authority
JP
Japan
Prior art keywords
electrode
substrate
copper connector
bare chip
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014526014A
Other languages
English (en)
Other versions
JP5892250B2 (ja
Inventor
崇 須永
崇 須永
昇 金子
昇 金子
修 三好
修 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSK Ltd
Original Assignee
NSK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NSK Ltd filed Critical NSK Ltd
Priority to JP2014526014A priority Critical patent/JP5892250B2/ja
Application granted granted Critical
Publication of JP5892250B2 publication Critical patent/JP5892250B2/ja
Publication of JPWO2014068935A1 publication Critical patent/JPWO2014068935A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/358—Post-treatment of the connector
    • H01L2224/3583—Reworking
    • H01L2224/35847—Reworking with a mechanical process, e.g. with flattening of the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/84424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Power Steering Mechanism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Inverter Devices (AREA)

Abstract

半導体モジュール（３０）は、ベアチップトランジスタ（３５）の上面に形成された電極（Ｓ，Ｇ）上と複数の配線パターン（３３ａ〜３３ｄ）のうち配線パターン（３３ｂ，３３ｃ）上とを半田（３４ｂ，３４ｃ）を介して接合する銅コネクタ（３６ａ，３６ｂ）を備える。銅コネクタ（３６ｂｂ）は、ベアチップトランジスタ（３５）の電極（Ｇ）に接合される電極接合部（３６ｂｂ）と、電極接合部（３６ｂｂ）に対して対向するように配置され、配線パターン（３３ｃ）に接合される基板接合部（３６ｂｃ）とを備える。電極接合部（３６ｂｂ）の一方向と直交する方向の幅Ｗ１は、基板接合部（３６ｂｂ）の一方向と直交する方向の幅Ｗ２よりも狭い。

Description

本発明は、自動車用電気機器に組み込まれるパワーモジュール等の半導体モジュールに関する。
昨今、自動車等の車両における種々の電気機器の制御に電子装置が導入されてきた。電子装置が組み込まれた電気機器の一例として電動パワーステアリング装置では、自動車の操舵に係る電動モータが収容される筐体にモータ駆動部が設けられ、このモータ駆動部に電子装置が搭載される。この電子装置は、パワーモジュールとして、モータ駆動部に組み込まれる。
パワーモジュールは、電動パワーステアリング装置のような比較的大きな電流で駆動される電気機器の制御に適した、例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のパワー素子を搭載したいわゆる半導体モジュールとして構成される。この種のパワーモジュールは、車両に搭載されることから車載モジュール（Ｉｎ−ｖｅｈｉｃｌｅ Ｍｏｄｕｌｅ）とも呼ばれる。
従来、この種の半導体モジュールとして、例えば、図１７に示すものが知られている（特許文献１参照）。図１７は、従来の半導体モジュールの一例の断面模式図である。
図１７に示す半導体モジュール１００は、金属製の基板１０１と、基板１０１の凹部の底部平坦面上に設けられた樹脂１０２と、樹脂１０２上に形成された複数の銅箔（配線パターン）１０３ａ，１０３ｂ，１０３ｃ，１０３ｄとを備えている。銅箔１０３ａ及び銅箔１０３ｃと銅箔１０３ｄとの間には、溝１０９が形成されている。そして、複数の銅箔１０３ａ，１０３ｂ，１０３ｃ，１０３ｄのうち銅箔１０３ａ，１０３ｂの上には、熱緩衝板１０４ａ，１０４ｂがそれぞれ形成され、熱緩衝板１０４ａ，１０４ｂ上には、ＩＧＢＴ１０５ａ，１０５ｂがそれぞれ形成されている。各ＩＧＢＴ１０５ａ，１０５ｂは、ベアチップＩＧＢT （ベアチップトランジスタ）である。
そして、ＩＧＢＴ１０５ａのエミッタと銅箔１０３ｂとが、ワイヤで構成される配線１０６ａで接合され、また、ＩＧＢＴ１０５ｂのエミッタと銅箔１０３ｃとが、同じくワイヤで構成される配線１０６ｂで接合されている。
また、樹脂１０２、銅箔１０３ａ，１０３ｂ，１０３ｃ、熱緩衝板１０４ａ，１０４ｂ、ＩＧＢＴ１０５ａ，１０５ｂ、及び配線１０６ａ，１０６ｂは、ゲル１０７によって封入されている。また、基板１０１の凹部を覆う蓋１０８が基板１０１の上部に固定されている。
また、従来の半導体モジュールの他の例として、図１８に示すもの（特許文献２参照）も知られている。図１８は、従来の半導体モジュールの他の例を示す断面図である。
図１８に示す半導体モジュール２００において、アルミニウムなどからなる放熱用ベース板２０１上に絶縁基板２０２が半田接合されている。そして、絶縁基板２０２上に形成された金属薄板に、ＩＧＢT ２０３のコレクタ電極２０５が半田接合されている。
一方、半導体モジュール２００において、配線部材２０６は、銅等の高導電性金属材料からなる平板部材で、ＩＧＢＴ２０３のエミッタ電極２０４に対向する電極対向部２０６Ａと、電極対向部２０６Ａから上方に折り曲げて立ち上がる立ち上げ部２０６Ｂと、この立ち上げ部２０６Ｂから延びる導出部２０６Ｃと、を備えている。この導出部２０６Ｃは、図示しない外部接続端子に接続される。そして、導出部２０６Ｃには、波状の折り曲げ部２０６Ｄが設けられている。この折り曲げ部２０６Ｄは、当該配線部材２０６と、放熱用ベース板２０１との間の熱膨張差を吸収し、熱応力を緩和する応力緩和部として機能する。
そして、配線部材２０６の電極対向部２０６ＡとＩＧＢＴ２０３のエミッタ電極２０４とは、導電性樹脂２０７によって接合されるようになっている。この導電性樹脂２０７は、半田等の接合用導電材料に比べて弾性率が低いため、熱応力を効果的に緩和することができる。
更に、従来の半導体モジュールの更に他の例として、例えば、図１９に示すものも知られている（特許文献３参照）。図１９は、従来の半導体モジュールの更に他の例を示す平面模式図である。
図１９に示す半導体モジュール３００において、基板（図示せず）上には複数の導電パッド３０１，３０２が形成されている。そして、複数の導電パッド３０１，３０２のうちの一つの導電パッド３０１上にはＭＯＳチップ３０３が半田接合されている。また、ＭＯＳチップ３０３の上面には、複数のソース電極３０５及び単一のゲート電極３０４が形成され、ＭＯＳチップ２０３の下面には図示しないドレイン電極が形成されている。
そして、ＭＯＳチップ３０３のソース電極３０５と、基板上に形成された複数の導電パッド３０１，３０２のうちの他の導電パッド３０２とがリード３１０によって相互接合されている。リード３１０は、金属板を打抜き及び曲げ加工する、即ちプレス成形によって形成される。リード３１０は、図１９に示すＸ方向及びＹ方向（水平方向）に延びる矩形平板状のソース電極接合部３１１と、Ｘ方向及びＹ方向に延びる平板状の電極接合部３１２と、ソース電極接合部３１１と電極接合部３１２とを繋ぐＺ方向（上下方向）に傾斜した連結部３１３とを備えている。ここで、ソース電極接合部３１１は、ＭＯＳチップ３０３のソース電極３０５に半田接合され、また、電極接合部３１２は、基板上の複数の導電パッド３０１，３０２のうちの他の導電パッド３０２に半田接合されるようになっている。他の導電パッド３０２は、１対設けられ、電極接合部３１２は、これら１対の導電パッド３０２に接合するように１対の脚部形状を有している。
そして、ソース電極接合部３１１のＸ方向の幅ａは複数のソース電極３０５のＸ方向の幅ｂ以上になっている。これにより、ソース電極３０５における不均一な半田濡れと当該半田のリフローによる当該ソース電極３０５に対する位置ずれを防止することができる。
ＪＰ２００４−３３５７２５Ａ ＪＰ２０００−１２４３９８Ａ ＪＰ２００７−９５９８４Ａ
しかしながら、これら従来の図１７に示した半導体モジュール１００、図１８に示した半導体モジュール２００、及び図１９に示した半導体モジュール３００にあっては、以下の問題点があった。
即ち、図１７に示した半導体モジュール１００の場合、ＩＧＢＴ１０５ａのエミッタと銅箔１０３ｂとの接合及びＩＧＢＴ１０５ｂのエミッタと銅箔１０３ｃとの接合につき、ワイヤで構成される配線１０６ａ，１０６ｂを用いて接合している。このワイヤを用いた接合は、ワイヤボンディング装置（図示せず）を使用して行われるため、配線１０６ａ，１０６ｂを実装する作業では、ＩＧＢＴ１０５ａ，１０５ｂやその他の基板実装部品を基板上の配線パターン上に実装する際に行われる半田実装作業とは別の製造工程でワイヤボンディングを行う必要があった。そのため、製造タクトが長くなるとともに、ワイヤボンディングの専用設備が必要になり、製造コストが高くなってしまうという問題点があった。
また、図１８に示した半導体モジュール２００においては、配線部材２０６の電極対向部２０６ＡをＩＧＢＴ２０３のエミッタ電極２０４に接合する際に、その配線部材２０３の自立性については一切触れられていない。従って、リフロー炉などに配線部材２０６の電極対向部２０６ＡをＩＧＢＴ２０３のエミッタ電極２０４に接合する際に、配線部材２０６が転倒してしまうおそれがあった。特に、配線部材２０６においては、その導出部２０６Ｃに応力緩和部としての波状の折り曲げ部２０６Ｄを設けてあり、ＩＧＢＴ２０３上において配線部材２０６のバランスが悪く、転倒し易い形状となっている。また、半導体モジュールにおいては、近年、小型化の要求があり、その小型化のためにＩＧＢＴ２０３及び配線部材２０６の小型化も要求される。ＩＧＢＴ２０３及び配線部材２０６の小型化が進むと、組立性の向上が求められるが、配線部材２０６の自立性に問題があると、組立性が向上しない。
一方、図１９に示した半導体モジュール３００の場合には、リード３１０のソース電極接合部３１１のＸ方向の幅ａは複数のソース電極３０５のＸ方向の幅ｂ以上になっており広い形状である。その一方、導電パッド３０２に半田接合されるリード３１０の電極接合部３１２は、１対の脚部形状を有している。このため、リード３１０は比較的バランスのよい形状をしているので、リード３１０をＭＯＳチップ３０３及び基板上にリフローによる半田接合をする際に、リード３１０が転倒してしまうおそれは少ない。
しかしながら、リード３１０のソース電極接合部３１１のＸ方向の幅ａは複数のソース電極３０５のＸ方向の幅ｂ以上になっており広い形状であるので、プレス成形によって捩れると、ソース電極接合部３１１がソース電極３０５対して適切な位置で接触せず、半田接合における位置精度が非常に悪くなっていた。このため、半田接合されたソース電極接合部３１１とソース電極３０５の接合信頼性も極めて低くなるという、問題点があった。
従って、本発明はこれら問題点を解決するためになされたものであり、その目的は、ベアチップトランジスタの電極と基板上の配線パターンとの接合を銅コネクタを用いた半田実装作業で行うようにして、ベアチップトランジスタやその他の基板実装部品を基板上の配線パターン上に実装する際に行われる半田実装作業と同一の工程で同時に行うことを可能とするとともに、銅コネクタの半田実装作業における自立性を確実に確保した上で半田接合における銅コネクタの配置位置精度を良好にすることができる半導体モジュールを提供することにある。
上記課題を解決するため、本発明のある態様に係る半導体モジュールは、金属製の基板と、該基板の上に形成された絶縁層と、該絶縁層上に形成された複数の配線パターンと、該複数の配線パターンのうち一つの配線パターン上に半田を介して実装されるベアチップトランジスタと、該ベアチップトランジスタの上面に形成された電極上と前記複数の配線パターンのうち他の配線パターン上とを半田を介して接合する、銅板で構成される銅コネクタとを備えている。前記銅コネクタは、前記ベアチップトランジスタの電極に接合される電極接合部と、該電極接合部に対して一方向において対向するように配置され、前記複数の配線パターンのうち他の配線パターンに接合される基板接合部とを備えている。そして、前記電極接合部の前記一方向と直交する方向の幅は、前記基板接合部の前記一方向と直交する方向の幅よりも狭い。
この半導体モジュールによれば、ベアチップトランジスタの電極と基板上の配線パターンとの接合を、銅板で構成される銅コネクタを用いることにより、半田実装作業で行える。よって、ベアチップトランジスタの電極と基板上の配線パターンとの接合を、ベアチップトランジスタやその他の基板実装部品を基板上の配線パターン上に実装する際に行われる半田実装作業と同一の工程で同時に行うことができる。このため、半導体モジュールの製造タクトを短くすることができるとともに、ワイヤボンディングの専用設備が不要になり、半導体モジュールの製造コストを安価にすることができる。
そして、銅コネクタにおける電極接合部の一方向と直交する方向の幅は、基板接合部の一方向と直交する方向の幅よりも狭いので、銅コネクタを、幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立することができる。このため、銅コネクタをベアチップトランジスタ及び基板上にリフローにより半田接合する際に、銅コネクタが転倒してしまうおそれを少なくすることができる。更に、銅コネクタは、幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタ及び基板上で自立することができるので、プレス成形によって捩れても、電極接合部がベアチップトランジスタの電極に対して適切な位置で接触し、半田接合における位置精度が良好になる。このため、半田接合された電極接合部とベアチップトランジスタの電極の接合信頼性を高く維持することができる。なお、ベアチップトランジスタの小型化のためにはその上面に形成される電極を小さくすることが好ましい。電極接合部の幅を基板接合部の幅よりも狭くしても、ベアチップトランジスタに形成される電極が小さい場合、接合の信頼性に問題はない。
また、この半導体モジュールにおいて、前記電極接合部は、前記基板接合部の前記一方向と直交する幅方向の略中央部に位置してもよい。
この半導体モジュールによれば、電極接合部は、基板接合部の一方向と直交する幅方向の略中央部に位置するので、幅の狭い電線接合部が基板接合部の幅方向に対してバランスがよい位置に位置する。このため、銅コネクタが幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタ及び基板上で自立するときに、電極接合部の位置のバランスがよいため、銅コネクタの自立性を向上させることができる。
更に、この半導体モジュールにおいて、前記電極接合部と前記基板接合部との間に応力緩和部を設けてもよい。
この半導体モジュールによれば、応力緩和部により、ベアチップトランジスタと銅コネクタとの線膨張係数の差、基板と銅コネクタとの線膨張係数との差、ベアチップトランジスタと基板との線膨張係数の差を吸収することができる。そのため、ベアチップトランジスタと銅コネクタとの半田付け部及び銅コネクタと基板との半田付け部に対する熱応力を緩和することができ、銅コネクタのベアチップトランジスタ及び基板に対する接合信頼性を確保することができる。そして、電極接合部と基板接合部との間に応力緩和部を設けると、応力緩和部は波形等からなるのが一般的であるので、銅コネクタは自立し難い形状となる。しかしながら、銅コネクタにおける電極接合部の一方向と直交する方向の幅を、基板接合部の一方向と直交する方向の幅よりも狭くすることにより、銅コネクタを、幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタ及び基板上で自立させるようにできるので、銅コネクタの自立性は保証される。
また、この半導体モジュールにおいて、前記応力緩和部は、平板部と、該平板部の一端から立ち下がるように折り曲げられた第１連結部と、前記平板部の他端から立ち下がるように折り曲げられた第２連結部とを備えてブリッジ形状をなし、前記電極接合部が前記第１連結部から折り曲げられて外方に延び、前記基板接合部が前記第２連結部から折り曲げられて外方に延びるように形成されていてもよい。
この半導体モジュールによれば、応力緩和部は、上方に向けたハット形状のブリッジを構成しているので、応力緩和部としての機能を十分に発揮することができる。
更に、この半導体モジュールにおいて、前記第１連結部は、前記平板部から前記電極接合部に至るまで徐々に幅が細くなるテーパ状に形成され、前記電極接合部の曲げ基点を前記第１連結部の最も細い部位としてもよい。
この半導体モジュールによれば、電極接合部の曲げ基点がテーパ状の第１連結部の最も細い部位であるから、変形し易い。このため、半田接合等において、ベアチップトランジスタと銅コネクタとの線膨張係数の差、基板と銅コネクタとの線膨張係数との差、ベアチップトランジスタと基板との線膨張係数の差によって銅コネクタが変形した際に、電極接合部の曲げ基点が容易に変形することができる。これにより、電極接合部のベアチップトランジスタの電極に対する接合信頼性を確保することができる。
更に、この半導体モジュールにおいて、前記平板部の前記一方向と直交する方向の両端に、該両端から立ち下がるように折り曲げられたバランスリブ部がそれぞれ形成されていてもよい。
バランスリブ部により、銅コネクタの重心が下がって自立性が改善されるので、銅コネクタが幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立するに際して、その自立性が安定する方向に改善される。よって、銅コネクタをベアチップトランジスタ及び基板上にリフローにより半田接合する際に、銅コネクタの転倒を確実に回避でき、半田接合を安定して行うことができる。
更に、この半導体モジュールにおいて、前記銅コネクタの前記電極接合部及び前記基板接合部の厚さが、前記銅コネクタの他部の厚さよりも大きくてもよい。
前記電極接合部及び前記基板接合部の厚さが大きいことにより、銅コネクタの重心位置が低くなり、自立性が改善される。そのため、銅コネクタが幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立するに際して、その自立性が安定する方向に改善される。よって、銅コネクタをベアチップトランジスタ及び基板上にリフローにより半田接合する際に、銅コネクタの転倒を確実に回避でき、半田接合を安定して行うことができる。
また、この半導体モジュールにおいて、前記ベアチップトランジスタが、上面にソース電極及び該ソース電極よりも接合面積の小さいゲート電極を形成したベアチップＦＥＴであり、前記銅コネクタは、該銅コネクタの電極接合部が前記ゲート電極に接合されるゲート電極用銅コネクタであってもよい。
この半導体モジュールによれば、面積の小さいゲート電極に幅の狭い電極接合部を接合するので、銅コネクタをゲート電極用銅コネクタとするのが効果的である。
また、本発明に係る別の態様に係る半導体モジュールは、銅コネクタが幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立し、ベアチップトランジスタ及び基板上にリフローによる半田接合をする際に、銅コネクタの転倒を回避できることを特徴とする。
本発明に係る半導体モジュールによれば、ベアチップトランジスタの電極と基板上の配線パターンとの接合を、銅板で構成される銅コネクタを用いることにより、半田実装作業で行えるので、ベアチップトランジスタの電極と基板上の配線パターンとの接合をベアチップトランジスタやその他の基板実装部品を基板上の配線パターン上に実装する際に行われる半田実装作業と同一の工程で同時に行うことができる。このため、半導体モジュールの製造タクトを短くすることができるとともに、ワイヤボンディングの専用設備が不要になり、半導体モジュールの製造コストを安価にすることができる。
また、銅コネクタにおける電極接合部の一方向と直交する方向の幅は、基板接合部の一方向と直交する方向の幅よりも狭いので、銅コネクタを、幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立することができる。このため、銅コネクタをベアチップトランジスタ及び基板上にリフローによる半田接合をする際に、銅コネクタが転倒してしまうおそれを少なくすることができる。
更に、銅コネクタは、幅狭の電極接合部側における１点と、幅広の基板接合部側における２点の合計３点で、ベアチップトランジスタと基板との間で自立することができるので、プレス成形によって捩れても、電極接合部がベアチップトランジスタの電極に対して適切な位置で接触し、半田接合における位置精度が良好になる。このため、半田接合された電極接合部とベアチップトランジスタの電極の接合信頼性を高く維持することができる。
また、前記平板部の前記一方向と直交する方向の両端から立ち下がるように折り曲げられたバランスリブ部により、銅コネクタの重心が更に下がって自立性が改善される。よって、ベアチップトランジスタ及び基板の上面での銅コネクタの自立性が安定する方向に改善され、ベアチップトランジスタ及び基板上に銅コネクタをリフローにより半田接合する際に、銅コネクタの転倒を確実に回避でき、半田接合を安定して行うことができる。
本発明に係る半導体モジュールが用いられる電動パワーステアリング装置の基本構造を示す図である。 図１に示す電動パワーステアリング装置のコントローラの制御系を示すブロック図である。 図１に示す電動パワーステアリング装置の半導体モジュールを含むコントローラの分解斜視図である。 図３に示す半導体モジュールの平面図である。 図３及び図４に示す半導体モジュールにおいて、ベアチップトランジスタを構成するベアチップＦＥＴの電極と基板上の配線パターンとの接合状態を説明するための模式図である。 ベアチップＦＥＴの概略平面図である。 ゲート電極用銅コネクタを示し、（Ａ）はゲート電極用銅コネクタを左側面斜め上方から見た状態の斜視図、（Ｂ）はゲート電極用銅コネクタを右側面斜め上方から見た状態の斜視図である。また、（Ｃ）はバランスリブ部を有するゲート電極用銅コネクタを左側面斜め上方から見た状態の斜視図、（Ｄ）はバランスリブ部を有するゲート電極用銅コネクタを右側面斜め上方から見た状態の斜視図である。さらに、（Ｅ）は電極接合部及び基板接合部の厚さが大きいゲート電極用銅コネクタを左側面斜め上方から見た状態の斜視図、（Ｆ）は電極接合部及び基板接合部の厚さが大きいゲート電極用銅コネクタを右側面斜め上方から見た状態の斜視図である。 ゲート電極用銅コネクタを示し、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は右側面図、（Ｄ）は左側面図である。 半導体モジュールの製造工程を説明するための図である。 ゲート電極用銅コネクタの第１変形例を示し、（Ａ）は左側面図、（Ｂ）は平面図である。 ゲート電極用銅コネクタの第２変形例を示し、（Ａ）は左側面図、（Ｂ）は平面図である。 ゲート電極用銅コネクタの第３変形例を示し、（Ａ）は左側面図、（Ｂ）は平面図である。 図８に示すゲート電極用銅コネクタ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例に適用される応力緩和部の第１変形例を示すものである。 図８に示すゲート電極用銅コネクタ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例に適用される応力緩和部の第２変形例を示すものである。 図８に示すゲート電極用銅コネクタ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例に適用される応力緩和部の第３変形例を示すものである。 図８に示すゲート電極用銅コネクタ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例に適用される応力緩和部の第４変形例を示すものである。 従来の半導体モジュールの一例の断面模式図である。 従来の半導体モジュールの他の例を示す断面図である。 従来の半導体モジュールの更に他の例を示す平面模式図である。
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明に係る半導体モジュールが用いられる電動パワーステアリング装置の基本構造を示す図である。図２は、図１に示す電動パワーステアリング装置のコントローラの制御系を示すブロック図である。図３は、図１に示す電動パワーステアリング装置の半導体モジュールを含むコントローラの分解斜視図である。図４は、図３に示す半導体モジュールの平面図である。図５は、図３及び図４に示す半導体モジュールにおいて、ベアチップトランジスタを構成するベアチップＦＥＴの電極と基板上の配線パターンとの接合状態を説明するための模式図である。図６は、ベアチップＦＥＴの概略平面図である。
図１には、本発明に係る半導体モジュールが用いられる電動パワーステアリング装置の基本構造が示されており、電動パワーステアリング装置において、操向ハンドル１のコラム軸２は、減速ギア３、ユニバーサルジョイント４Ａ及び４Ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、操向ハンドル１の操舵トルクを検出するトルクセンサ７が設けられており、操向ハンドル１の操舵力を補助する電動モータ８が減速ギア３を介してコラム軸２に連結されている。電動パワーステアリング装置を制御するコントローラ１０には、バッテリー（図示せず）から電力が供給されるとともに、イグニションキー（図示せず）を経てイグニションキー信号ＩＧＮ（図２参照）が入力される。コントローラ１０は、トルクセンサ７で検出された操舵トルクＴｓと車速センサ９で検出された車速Ｖとに基づいて、アシスト（操舵補助）指令となる操舵補助指令値の演算を行い、演算された操舵補助指令値に基づいて電動モータ８に供給する電流を制御する。
コントローラ１０は、主としてマイクロコンピュータで構成されるが、その制御装置の機構及び構成を示すと図２に示すようになる。
トルクセンサ７で検出された操舵トルクＴｓ及び車速センサ９で検出された車速Ｖは制御演算部としての制御演算装置１１に入力され、制御演算装置１１で演算された電流指令値をゲート駆動回路１２に入力する。ゲート駆動回路１２で、電流指令値等に基づいて形成されたゲート駆動信号はＦＥＴのブリッジ構成で成るモータ駆動部１３に入力され、モータ駆動部１３は非常停止用の遮断装置１４を経て３相ブラシレスモータで構成される電動モータ８を駆動する。３相ブラシレスモータの各相電流は電流検出回路１５で検出され、検出された３相のモータ電流ｉａ〜ｉｃは制御演算装置１１にフィードバック電流として入力される。また、３相ブラシレスモータには、ホールセンサ等の回転センサ１６が取り付けられており、回転センサ１６からの回転信号ＲＴがロータ位置検出回路１７に入力され、検出された回転位置θが制御演算装置１１に入力される。
また、イグニションキーからのイグニション信号ＩＧＮはイグニション電圧モニタ部１８及び電源回路部１９に入力され、電源回路部１９から電源電圧Ｖｄｄが制御演算装置１１に入力されるとともに、装置停止用となるリセット信号Ｒｓが制御演算装置１１に入力される。そして、遮断装置１４は、２相を遮断するリレー接点１４１及び１４２で構成されている。
また、モータ駆動部１３の回路構成について説明すると、電源ライン８１に対し、直列に接続されたＦＥＴＴｒ１及びＴｒ２、ＦＥＴＴｒ３及びＴｒ４、及びＦＥＴＴｒ５及びＴｒ６が直列に接続されている。そして、電源ライン８１に対して、並列に接続されたＦＥＴＴｒ１及びＴｒ３、ＦＥＴＴｒ５及びＴｒ２、及びＦＥＴＴｒ４及びＴｒ６が接地ライン８２に接続されている。これにより、インバータを構成する。ここで、ＦＥＴＴｒ１及びＴｒ２は、ＦＥＴＴｒ１のソース電極ＳとＦＥＴＴｒ２のドレイン電極Ｄとが直列に接続され、３相モータのｃ相アームを構成し、ｃ相出力ライン９１ｃにて電流が出力される。また、ＦＥＴＴｒ３及びＴｒ４は、ＦＥＴＴｒ３のソース電極ＳとＦＥＴＴｒ４のドレイン電極Ｄとが直列に接続され、３相モータのａ相アームを構成し、ａ相出力ライン９１ａにて電流が出力される。更に、ＦＥＴＴｒ５及びＴｒ６は、ＦＥＴＴｒ５のソース電極ＳとＦＥＴＴｒ６のドレイン電極Ｄとが直列に接続され、３相モータのｂ相アームを構成し、ｂ相出力ライン９１ｂにて電流が出力される。
次に、図３は、図１に示す電動パワーステアリング装置の半導体モジュールを含むコントローラ１０の分解斜視図であり、コントローラ１０は、ケース２０と、モータ駆動部１３を含むパワーモジュールとしての半導体モジュール３０と、放熱用シート３９と、制御演算装置１１及びゲート駆動回路１２を含む制御回路基板４０と、電力及び信号用コネクタ５０と、３相出力用コネクタ６０と、カバー７０とを備えている。
ここで、ケース２０は、略矩形状に形成され、半導体モジュール３０を載置するための平板状の半導体モジュール載置部２１と、半導体モジュール載置部２１の長手方向端部に設けられた、電力及び信号用コネクタ５０を実装するための電力及び信号用コネクタ実装部２２と、半導体モジュール載置部２１の幅方向端部に設けられた、３相出力用コネクタ６０を実装するための３相出力用コネクタ実装部２３とを備えている。
そして、半導体モジュール載置部２１には、半導体モジュール３０を取り付けるための取付けねじ３８がねじ込まれる複数のねじ孔２１ａが形成されている。また、半導体モジュール載置部２１及び電力及び信号用コネクタ実装部２２には、制御回路基板４０を取り付けるための複数の取付けポスト２４が立設され、各取付けポスト２４には、制御回路基板４０を取り付けるための取付けねじ４１がねじ込まれるねじ孔２４ａが形成されている。更に、３相出力用コネクタ実装部２３には、３相出力用コネクタ６０を取り付けるための取付けねじ６１がねじ込まれる複数のねじ孔２３ａが形成されている。
また、半導体モジュール３０は、前述したモータ駆動部１３の回路構成を有し、図４に示すように、基板３１に、６個のＦＥＴＴｒ１〜Ｔｒ６、電源ライン８１に接続された正極端子８１ａ、及び接地ライン８２に接続された負極端子８２ａが実装されている。また、基板３１には、ａ相出力ライン９１ａに接続されたａ相出力端子９２ａ、ｂ相出力ライン９１ｂに接続されたｂ相出力端子９２ｂ、及びｃ相出力ライン９１ｃに接続されたｃ相出力端子９２ｃを含む３相出力部９０が実装されている。また、基板３１上には、コンデンサを含むその他の基板実装部品３７が実装されている。更に、半導体モジュール３０の基板３１には、半導体モジュール３０を取り付けるための取付けねじ３８が挿通する複数の貫通孔３１ａが設けられている。
ここで、この半導体モジュール３０において、６個のＦＥＴＴｒ１〜Ｔｒ６の基板３１上への実装について説明する。各ＦＥＴＴｒ１〜Ｔｒ６は、ベアチップＦＥＴ（ベアチップトランジスタ）３５で構成され、図６に示すように、ベアチップＦＥＴ３５上にソース電極Ｓとゲート電極Ｇとを備え、また、ベアチップＦＥＴ３５の下面には図示しないドレイン電極を備えている。
このベアチップＦＥＴ３５の上面に形成されたゲート電極Ｇとソース電極Ｓとは、図６に示すように、図６における上下方向に沿って直列にストレート配置されている。ゲート電極Ｇは、図６における上下方向に沿って延びる短辺及びこの短辺と直交する長辺を有する長方形状に形成されている。また、ソース電極Ｓは、図６における上下方向に沿って延びる短辺及びこの短辺と直交する長辺を有する長方形状に形成されている。ソース電極Ｓの短辺及び長辺は、ゲート電極Ｇの短辺及び長辺よりも大きく、ソース電極Ｓの面積はゲート電極Ｇの面積よりも大きくなっている。
半導体モジュール３０は、図５に示すように、金属製の基板３１を備え、基板３１の上には、絶縁層３２が形成されている。基板３１は、アルミニウムなどの金属製である。また、この絶縁層３２上には、複数の配線パターン３３ａ〜３３ｄが形成されている。各配線パターン３３ａ〜３３ｄは、銅やアルミニウムなどの金属、又はこの金属を含む合金で構成される。そして、複数の配線パターン３３ａ〜３３ｄのうち一つの配線パターン３３ａ上には、半田３４ａを介して、各ＦＥＴＴｒ１〜Ｔｒ６を構成するベアチップＦＥＴ３５が実装されている。ベアチップＦＥＴ３５の下面に形成されたドレイン電極が、半田３４ａを介して配線パターン３３ａに接合される。そして、ベアチップＦＥＴ３５のソース電極Ｓ上と複数の配線パターン３３ａ〜３３ｄのうち他の配線パターン３３ｂ上とが、ソース電極用銅コネクタ３６ａでそれぞれ半田３４ｅ，３４ｂを介して接合される。また、ベアチップＦＥＴ３５のゲート電極Ｇ上と複数の配線パターン３３ａ〜３３ｄのうち更に他の配線パターン３３ｃ上とが、ゲート電極用銅コネクタ３６ｂでそれぞれ半田３４ｆ，３４ｃを介して接合される。
ここで、ソース電極用銅コネクタ３６ａは、銅板を打抜き及び曲げ加工、すなわちプレス成形によって形成されるものである。そして、ソース電極用銅コネクタ３６ａは、図５に示すように、平板部３６ａａと、平板部３６ａａの一端から延び、半田３４ｅを介してベアチップＦＥＴ３５のソース電極Ｓに接合される電極接合部３６ａｂと、平板部３６ａａの他端から延び、半田３４ｂを介して配線パターン３３ｂに接合される基板接合部３６ａｃとを備えている。基板接合部３６ａｃは、電極接合部３６ａｂに対して一方向（図５における左右方向）において対向するように配置されている。
一方、ゲート電極用銅コネクタ３６ｂは、銅板を打抜き及び曲げ加工、すなわちプレス成形によって形成されるものであり、図５に示すように、半田３４ｆを介してベアチップＦＥＴ３５のゲート電極Ｇに接合される電極接合部３６ｂｂと、半田３４ｃを介して配線パターン３３ｃに接合される基板接合部３６ｂｃとを備えている。基板接合部３６ｂｃは、電極接合部３６ｂｂに対して一方向（図５における左右方向）において対向するように配置されている。
ここで、図８（Ａ）に示すように、電極接合部３６ｂｂの前記一方向と直交する方向の幅Ｗ１は、基板接合部３６ｂｃの前記一方向と直交する方向の幅Ｗ２よりも狭くなっている。
このように、ゲート電極用銅コネクタ３６ｂにおける電極接合部３６ｂｂの一方向と直交する方向の幅Ｗ１を、基板接合部３６ｂｃの一方向と直交する方向の幅Ｗ２よりも狭くすることにより、ゲート電極用銅コネクタ３６ｂを、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点（基板接合部３６ｂｃの幅方向両端近傍の２点）の合計３点で、ベアチップＦＥＴ３５及び基板３１の上面で自立することができる。このため、後述するように、ゲート電極用銅コネクタ３６ｂをベアチップＦＥＴ３５及び基板３１上にリフローにより半田接合する際に、ゲート電極用銅コネクタ３６ｂが転倒してしまうおそれを少なくすることができる。これにより、ベアチップＦＥＴ３５及びゲート電極用銅コネクタ３６ｂを小型化しても、その組立性を良好なものとすることができる。
また、ゲート電極用銅コネクタ３６ｂは、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップＦＥＴ３５及び基板３１上で自立することができる。よって、プレス成形によって捩れても、電極接合部３６ｂｂがベアチップＦＥＴのゲート電極Ｇに対して適切な位置で接触し、半田接合における配置位置精度が良好になる。このため、半田接合された電極接合部３６ｂｂとベアチップＦＥＴ３５のゲート電極Ｇの接合信頼性を高く維持することができる。なお、ベアチップＦＥＴ３５の小型化のためには、その上面に形成されるゲート電極Ｇを小さくすることが好ましい。電極接合部３６ｂｂの幅を基板接合部３６ｂｃの幅よりも狭くしても、ベアチップＦＥＴ３５に形成されるゲート電極Ｇが小さい場合は、接合の信頼性に問題はない。
なお、ゲート電極用銅コネクタ３６ｂにおいて、電極接合部３６ｂｂ及び基板接合部３６ｂｃの双方を幅狭とし、幅狭の電極接合部３６ｂｂ側における１点と、幅狭の基板接合部３６ｂｃ側における１点の合計２点で、ベアチップＦＥＴ３５及び基板３１上で自立させる場合には、ゲート電極用銅コネクタ３６ｂは非常に転倒し易い。
また、ゲート電極用銅コネクタ３６ｂにおける電極接合部３６ｂｂは、基板接合部３６ｂｃの前記一方向と直交する幅方向の略中央部に位置している。これにより、幅の狭い電極接合部３６ｂｂが基板接合部３６ｂｃの幅方向に対してバランスがよい位置に位置する。このため、ゲート電極用銅コネクタ３６ｂが幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップＦＥＴ３５と基板３１上で自立するときに、電極接合部３６ｂｂの位置のバランスがよいため、ゲート電極用銅コネクタ３６ｂの自立性を向上させることができる。
また、ゲート電極用銅コネクタ３６ｂにおいては、図７（Ａ），（Ｂ）及び図８（Ａ），（Ｂ），（Ｃ），（Ｄ）に示すように、電極接合部３６ｂｂと基板接合部３６ｂｃとの間に応力緩和部３６ｂｊを設けてある。
この応力緩和部３６ｂｊは、平板部３６ｂａと、平板部３６ｂａの一端から第１屈曲部３６ｂｆを介して立ち下がるように折り曲げられた第１連結部３６ｂｄと、平板部３６ｂａの他端から第３屈曲部３６ｂｈを介して立ち下がるように折り曲げられた第２連結部３６ｂｅとを備えてブリッジ形状をなしている（上方に向けたハット形状のブリッジを構成している）。そして、電極接合部３６ｂｂが第１連結部３６ｂｄから第２屈曲部３６ｂｇを介して折り曲げられて外方に延び、基板接合部３６ｂｃが第２連結部３６ｂｅから第４屈曲部３６ｂｉを介して折り曲げられて外方に延びるように形成されている。
このように、電極接合部３６ｂｂと基板接合部３６ｂｃとの間に応力緩和部３６ｂｊを設けることにより、ベアチップＦＥＴ３５とゲート電極用銅コネクタ３６ｂとの線膨張係数の差、基板３１とゲート電極用銅コネクタ３６ｂとの線膨張係数との差、ベアチップＦＥＴ３５と基板３１との線膨張係数の差を吸収することができる。このため、ベアチップＦＥＴ３５とゲート電極用銅コネクタ３６ｂとの半田付け部及びゲート電極用銅コネクタ３６ｂと基板３１、即ち配線パターン３３ｃとの半田付け部に対する熱応力を緩和することができ、ゲート電極用銅コネクタ３６ｂのベアチップＦＥＴ３５及び基板３１に対する接合信頼性を確保することができる。ちなみに、基板３１はアルミ材でその線膨張係数は２３．６×１０-6／℃程度、ゲート電極用銅コネクタ３６ｂの線膨張係数は１６．８×１０-6／℃程度、ベアチップＦＥＴはシリコンでその線膨張係数は２．５×１０-6／℃程度である。
一方、電極接合部３６ｂｂと基板接合部３６ｂｃとの間に応力緩和部３６ｂｊを設けると、応力緩和部は波形等からなる（本実施形態ではブリッジ形状である）のが一般的でゲート電極用銅コネクタ３６ｂは自立し難い形状となる。しかし、ゲート電極用銅コネクタ３６ｂにおける電極接合部３６ｂｂの一方向と直交する方向の幅Ｗ１を、基板接合部３６ｂｃの一方向と直交する方向の幅Ｗ２よりも狭くすることにより、ゲート電極用銅コネクタ３６ｂを、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップＦＥＴ３５及び基板３１上で自立させるようにできるので、ゲート電極用銅コネクタ３６ｂの自立性は保証される。
また、応力緩和部３６ｂｊを上方に向けたハット形状のブリッジで構成したので、応力緩和部としての機能を十分に発揮することができる。
更に、ゲート電極用銅コネクタ３６ｂにおける第１連結部３６ｂｄは、図７（Ａ）及び図８（Ｄ）に良く示すように、平板部３６ｂａから電極接合部３６ｂｂに至るまで徐々に幅が細くなるテーパ状に形成され、電極接合部３６ｂｂの曲げ基点、即ち第２屈曲部３６ｂｇの基点を第１連結部３６ｂｄの最も細い部位としてある。
このように、電極接合部３６ｂｂの曲げ基点がテーパ状の第１連結部３６ｂｄの最も細い部位であるから、変形し易い。このため、半田接合等において、ベアチップＦＥＴ３５とゲート電極用銅コネクタ３６ｂとの線膨張係数の差、基板３１とゲート電極用銅コネクタ３６ｂとの線膨張係数との差、ベアチップＦＥＴ３５と基板３１との線膨張係数の差によってゲート電極用銅コネクタ３６ｂが変形した際に、電極接合部３６ｂｂの曲げ基点が容易に変形することができる。これにより、電極接合部３６ｂｂのゲート電極Ｇに対する接合信頼性を確保することができる。
更に、ゲート電極用銅コネクタ３６ｂにおいては、図７（Ｃ）及び（Ｄ）に示すように、電極接合部３６ｂｂと基板接合部３６ｂｃとの間に設けてある平板部３６ｂａの前記一方向と直交する方向の両端に、該両端から立ち下がるように折り曲げられたバランスリブ部３６ｂｋがそれぞれ形成されていてもよい。
このバランスリブ部３６ｂｋにより、ゲート電極用銅コネクタ３６ｂの重心位置が下げられ、ゲート電極用銅コネクタ３６ｂの自立性が改善される。そのため、ゲート電極用銅コネクタ３６ｂが、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立するに際して、その自立性が安定する方向に改善される。よって、ゲート電極用銅コネクタ３６ｂをベアチップトランジスタ及び基板上にリフローにより半田接合する際に、ゲート電極用銅コネクタ３６ｂの転倒を確実に回避でき、半田接合の信頼性を向上させることができる。
更に、ゲート電極用銅コネクタ３６ｂにおいては、図７（Ｅ）及び（Ｆ）に示すように、ゲート電極用銅コネクタ３６ｂの電極接合部３６ｂｂ及び基板接合部３６ｂｃの板厚が、ゲート電極用銅コネクタ３６ｂの他部（すなわち、平板部３６ｂａ、第１連結部３６ｂｄ、第２連結部３６ｂｅ）の板厚よりも大きくてもよい。電極接合部３６ｂｂ及び基板接合部３６ｂｃの板厚の大きさは特に限定されるものではないが、例えば、ゲート電極用銅コネクタ３６ｂの他部（すなわち、平板部３６ｂａ、第１連結部３６ｂｄ、第２連結部３６ｂｅ）の板厚の約３倍であってもよい。
電極接合部３６ｂｂ及び基板接合部３６ｂｃの板厚が大きいことにより、ゲート電極用銅コネクタ３６ｂの重心位置が低くなり、自立性が改善される。そのため、ゲート電極用銅コネクタ３６ｂが、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立するに際して、その自立性が安定する方向に改善される。よって、ゲート電極用銅コネクタ３６ｂをベアチップトランジスタ及び基板上にリフローにより半田接合する際に、ゲート電極用銅コネクタ３６ｂの転倒を確実に回避でき、半田接合の信頼性を向上させることができる。
なお、図５に示す半導体モジュール３０において、絶縁層３２上に形成された複数の配線パターン３３ａ〜３３ｄのうち更にもう一つ他の配線パターン３３ｄ上には、半田３４ｄを介してコンデンサなどの他の基板実装部品３７が実装される。
このように構成された半導体モジュール３０は、図３に示すように、ケース２０の半導体モジュール載置部２１上に複数の取付けねじ３８により取り付けられる。半導体モジュール３０の基板３１には、取付けねじ３８が挿通する複数の貫通孔３１ａが形成されている。
なお、半導体モジュール３０を半導体モジュール載置部２１上に取り付けるに際しては、放熱用シート３９を半導体モジュール載置部２１上に取付け、その放熱用シート３９の上から半導体モジュール３０を取り付ける。この放熱用シート３９により、半導体モジュール３０で発生した熱が放熱用シート３９を介してケース２０に放熱される。
また、制御回路基板４０は、基板上に複数の電子部品を実装して制御演算装置１１及びゲート駆動回路１２を含む制御回路を構成するものである。制御回路基板４０は、半導体モジュール３０を半導体モジュール載置部２１上に取り付けた後、半導体モジュール３０の上方から半導体モジュール載置部２１及び電力及び信号用コネクタ実装部２２に立設された複数の取付けポスト２４上に複数の取付けねじ４１により取り付けられる。制御回路基板４０には、取付けねじ４１が挿通する複数の貫通孔４０ａが形成されている。
また、電力及び信号用コネクタ５０は、バッテリー（図示せず）からの直流電源を半導体モジュール３０に、トルクセンサ１２や車速センサ９からの信号を含む各種信号を制御回路基板４０に入力するために用いられる。電力及び信号用コネクタ５０は、半導体モジュール載置部２１に設けられた電力及び信号用コネクタ実装部２２に複数の取付けねじ５１により取り付けられる。
そして、３相出力用コネクタ６０は、ａ相出力端子９２ａ、ｂ相出力端子９２ｂ、及びｃ相出力端子９２ｃからの電流を出力するために用いられる。３相出用コネクタ６０は、半導体モジュール載置部２１の幅方向端部に設けられた３相出力用コネクタ実装部２３に複数の取付けねじ６１により取り付けられる。３相出力コネクタ６０には、取付けねじ６１が挿通する複数の貫通孔６０ａが形成されている。
更に、カバー７０は、半導体モジュール３０、制御回路基板４０、電力及び信号用コネクタ５０、及び３相出力用コネクタ６０が取り付けられたケース２０に対し、制御回路基板４０の上方から当該制御回路基板４０を覆うように取り付けられる。
次に、半導体モジュール３０の製造工程について図９を参照して説明する。
半導体モジュール３０の製造に際し、図９（Ａ）に示すように、先ず、金属製の基板３１の一方の主面上に絶縁層３２を形成する（絶縁層形成工程）。
次いで、図９（Ａ）に示すように、絶縁層３２上に複数の配線パターン３３ａ〜３３ｄを形成する（配線パターン形成工程）。
その後、図９（Ｂ）に示すように、複数の配線パターン３３ａ〜３３ｄ上にそれぞれ半田ペースト（半田３４ａ〜３４ｄ）を塗布する（半田ペースト塗布工程）。
そして、図９（Ｃ）に示すように、複数の配線パターン３３ａ〜３３ｄのうち一つの配線パターン３３ａ上に塗布された半田ペースト（半田３４ａ）上にベアチップＦＥＴ３５の一つを搭載するとともに（ベアチップＦＥＴ搭載工程）、他の配線パターン３３ｄ上に塗布された半田ペースト（半田３４ｄ）上にその他の基板実装部品３７を搭載する。その他のベアチップＦＥＴ３５についても、配線パターン３３ａと同一あるいは別個の配線パターン上に搭載する。
次いで、図９（Ｄ）に示すように、ベアチップＦＥＴ３５の上面に形成されたソース電極Ｓ及びゲート電極Ｇ上に半田ペースト（半田３４ｅ，３４ｆ）を塗布する（半田ペースト塗布工程）。
その後、図９（Ｅ）に示すように、ベアチップＦＥＴ３５のソース電極Ｓ上に塗布された半田ペースト（半田３４ｅ）上、及び、複数の配線パターン３３ａ〜３３ｄのうちベアチップＦＥＴ３５が搭載された配線パターン３３ａ以外の他の配線パターン３３ｂ上に塗布された半田ペースト（半田３４ｂ）上に、ソース電極用銅コネクタ３６ａを搭載する（ソース電極用銅コネクタ搭載工程）。
また、図９（Ｅ）に示すように、ベアチップＦＥＴ３５のゲート電極Ｇ上に塗布された半田ペースト（半田３４ｆ）上、並びに、複数の配線パターン３３ａ〜３３ｄのうちベアチップＦＥＴ３５が搭載された配線パターン３３ａ及びソース電極用銅コネクタ３６ａが搭載された配線パターン３３ｂ以外の更に他の配線パターン３３ｃ上に塗布された半田ペースト（半田３４ｃ）上に、ゲート電極用銅コネクタ３６ｂを搭載する（ゲート電極用銅コネクタ搭載工程）。これにより、半導体モジュール中間組立体が構成される。
そして、以上の工程により構成された半導体モジュール中間組立体をリフロー炉（図示せず）に入れて、複数の配線パターン３３ａ〜３３ｄのうち一つの配線パターン３３ａとベアチップＦＥＴ３５との半田３４ａを介しての接合、配線パターン３３ｄとその他の基板実装部品３７との半田３４ｄを介しての接合、ベアチップＦＥＴ３５の上面に形成されたソース電極Ｓとソース電極用銅コネクタ３６ａとの半田３４ｅを介しての接合、複数の配線パターン３３ａ〜３３ｄのうち他の配線パターン３３ｂとソース電極用銅コネクタ３６ａとの接合、ベアチップＦＥＴ３５の上面に形成されたゲート電極Ｇとゲート電極用銅コネクタ３６ｂとの半田３４ｆを介しての接合、及び複数の配線パターン３３ａ〜３３ｄのうち更に他の配線パターン３３ｃとゲート電極用銅コネクタ３６ｂとの半田３４ｃを介しての接合を一括して行う（接合工程）。
これにより、半導体モジュール３０は完成する。
ここで、ベアチップＦＥＴ３５のソース電極Ｓと基板３１上の配線パターン３３ｂとの接合をソース電極用銅コネクタ３６ａを用い、ベアチップＦＥＴ３５のゲート電極Ｇと基板３１上の別の配線パターン３３ｃとの接合をゲート電極用銅コネクタ３６ｂを用いることにより、半田実装作業で行えるので、ベアチップＦＥＴ３５のソース電極Ｓと基板３１上の配線パターン３３ｂとの接合及びベアチップＦＥＴ３５のゲート電極Ｇと基板３１上の別の配線パターン３３ｃとの接合を、ベアチップＦＥＴ３５やその他の基板実装部品３７を基板３１上の配線パターン３３ａ，３３ｄ上に実装する際に行われる半田実装作業と同一の工程で同時に行うことができる。このため、半導体モジュール３０の製造タクトを短くすることができるとともに、ワイヤボンディングの専用設備が不要になり、半導体モジュール３０の製造コストを安価にすることができる。
また、リフロー炉における接合工程において、ゲート電極用銅コネクタ３６ｂにおける電極接合部３６ｂｂの一方向と直交する方向の幅Ｗ１は、基板接合部３６ｂｃの一方向と直交する方向の幅Ｗ２よりも狭くなっており、ゲート電極用銅コネクタ３６ｂは、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点（基板接合部３６ｂｃの幅方向両端近傍の２点）の合計３点で、ベアチップＦＥＴ３５及び基板３１の上面で自立することができる。このため、ゲート電極用銅コネクタ３６ｂをベアチップＦＥＴ３５及び基板３１上にリフローにより半田接合する際に、ゲート電極用銅コネクタ３６ｂが転倒してしまうおそれを少なくすることができる。これにより、ベアチップＦＥＴ３５及びゲート電極用銅コネクタ３６ｂを小型化しても、その組立性を良好なものとすることができる。
次に、図１０を参照してゲート電極用銅コネクタの第１変形例を説明する。
図１０に示すゲート電極用銅コネクタ３６ｂ１は、図８に示すゲート電極用銅コネクタ３６ｂと基本構成は同様であるが、基板接合部３６ｂｃ、第２連結部３６ｂｅ、平板部、第１連結部３６ｂｄ、及び電極接合部３６ｂｂにかけての形状が異なっている。
即ち、ゲート電極用銅コネクタ３６ｂ１においては、プレス成形におけるブランク時において、基板接合部３６ｂｃ、第２連結部３６ｂｅ、平板部、第１連結部３６ｂｄ、及び電極接合部３６ｂｂにかけて両側から均等に幅が狭くなるテーパ形状に成形し、その後折り曲げてゲート電極用銅コネクタ３６ｂ１を構成するものである。
このゲート電極用銅コネクタ３６ｂ１においても、ゲート電極用銅コネクタ３６ｂ１における電極接合部３６ｂｂの一方向と直交する方向の幅は、基板接合部３６ｂｃの一方向と直交する方向の幅よりも狭くなっており、ゲート電極用銅コネクタ３６ｂ１は、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点（基板接合部３６ｂｃの幅方向両端近傍の２点）の合計３点で、ベアチップＦＥＴ３５及び基板３１の上面で自立することができる。このため、ゲート電極用銅コネクタ３６ｂ１をベアチップＦＥＴ３５及び基板３１上にリフローにより半田接合する際に、ゲート電極用銅コネクタ３６ｂ１が転倒してしまうおそれを少なくすることができる。これにより、ベアチップＦＥＴ３５及びゲート電極用銅コネクタ３６ｂを小型化しても、その組立性を良好なものとすることができる。
また、ゲート電極用銅コネクタ３６ｂ１における電極接合部３６ｂｂは、基板接合部３６ｂｃの前記一方向と直交する幅方向の略中央部に位置している。これにより、幅の狭い電極接合部３６ｂｂが基板接合部３６ｂｃの幅方向に対してバランスがよい位置に位置する。このため、ゲート電極用銅コネクタ３６ｂ１が幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップＦＥＴ３５と基板３１上で自立するときに、電極接合部３６ｂｂの位置のバランスがよいため、ゲート電極用銅コネクタ３６ｂ１の自立性を向上させることができる。
次に、図１１を参照してゲート電極用銅コネクタの第２変形例を説明する。
図１１に示すゲート電極用銅コネクタ３６ｂ２は、図８に示すゲート電極用銅コネクタ３６ｂと基本構成は同様であるが、第１連結部３６ｂｄの形状及び電極接合部３６ｂｂの位置が異なっている。
即ち、ゲート電極用銅コネクタ３６ｂ２においては、第１連結部３６ｂｄが、図１１（Ａ）に示すように、その一側縁が平板部３６ｂａの一側縁に沿って直線状に延び、他の側縁が第１連結部３６ｂｄの幅が徐々に狭くなるように前記一側縁に向けて斜めに延びている。そして、電極接合部３６ｂｂは、基板接合部３６ｂｃの幅方向の前記一側縁よりに位置している。
このゲート電極用銅コネクタ３６ｂ２においても、ゲート電極用銅コネクタ３６ｂ２における電極接合部３６ｂｂの一方向と直交する方向の幅は、基板接合部３６ｂｃの一方向と直交する方向の幅よりも狭くなっており、ゲート電極用銅コネクタ３６ｂ２は、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点（基板接合部３６ｂｃの幅方向両端近傍の２点）の合計３点で、ベアチップＦＥＴ３５及び基板３１の上面で自立することができる。このため、ゲート電極用銅コネクタ３６ｂ２をベアチップＦＥＴ３５及び基板３１上にリフローにより半田接合する際に、ゲート電極用銅コネクタ３６ｂ２が転倒してしまうおそれを少なくすることができる。これにより、ベアチップＦＥＴ３５及びゲート電極用銅コネクタ３６ｂを小型化しても、その組立性を良好なものとすることができる。
また、前述したように、ゲート電極用銅コネクタ３６ｂ２における電極接合部３６ｂｂは、基板接合部３６ｂｃの幅方向の前記一側縁よりに位置しており、バランスは悪い。しかしゲート電極用銅コネクタ３６ｂ２の自立性のバランスは、平板部３６ｂａの幅（重量）で調整する。これにより、幅の狭い電極接合部３６ｂｂが基板接合部３６ｂｃの幅方向に対してバランスがよくなり、ゲート電極用銅コネクタ３６ｂ２が、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップＦＥＴ３５と基板３１上で自立するときに、ゲート電極用銅コネクタ３６ｂ２の自立性を向上させることができる。
更に、図１２を参照してゲート電極用銅コネクタの第３変形例を説明する。
図１２に示すゲート電極用銅コネクタ３６ｂ３は、図８に示すゲート電極用銅コネクタ３６ｂと基本構成は同様であるが、基板接合部３６ｂｃ、第２連結部３６ｂｅ、平板部、第１連結部３６ｂｄ、及び電極接合部３６ｂｂにかけての形状が異なっている。
即ち、ゲート電極用銅コネクタ３６ｂ３においては、プレス成形におけるブランク時において、基板接合部３６ｂｃ、第２連結部３６ｂｅ、平板部、第１連結部３６ｂｄ、及び電極接合部３６ｂｂにかけて片側から一方的に幅が狭くなるテーパ形状に成形し、その後折り曲げてゲート電極用銅コネクタ３６ｂ３を構成するものである。
このゲート電極用銅コネクタ３６ｂ３においても、ゲート電極用銅コネクタ３６ｂ３における電極接合部３６ｂｂの一方向と直交する方向の幅は、基板接合部３６ｂｃの一方向と直交する方向の幅よりも狭くなっており、ゲート電極用銅コネクタ３６ｂ３は、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点（基板接合部３６ｂｃの幅方向両端近傍の２点）の合計３点で、ベアチップＦＥＴ３５及び基板３１の上面で自立することができる。このため、ゲート電極用銅コネクタ３６ｂ３をベアチップＦＥＴ３５及び基板３１上にリフローにより半田接合する際に、ゲート電極用銅コネクタ３６ｂ２が転倒してしまうおそれを少なくすることができる。これにより、ベアチップＦＥＴ３５及びゲート電極用銅コネクタ３６ｂを小型化しても、その組立性を良好なものとすることができる。
また、ゲート電極用銅コネクタ３６ｂ３における電極接合部３６ｂｂは、基板接合部３６ｂｃの幅方向の一側縁よりに位置しているが、テーパ状の第１連結部３６ｂｄで平板部３６ｂａに連結されており、比較的バランスはよいものとなっている。
次に、図１３を参照して、図８に示すゲート電極用銅コネクタ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例に適用される応力緩和部の第１変形例を説明する。
図１３に示すゲート電極用銅コネクタ３６ｂの応力緩和部３６ｂｊの形状は、図８に示すゲート電極用銅コネクタ３６ｂ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例３６ｂ１、３６ｂ２、３６ｂ３のいずれにも適用可能であり、応力緩和部３６ｂｊは、上方が凸となるように湾曲した湾曲形状に形成されている。そして、電極接合部３６ｂｂが応力緩和部３６ｂｊの一端部から折り曲げられて外方に延び、基板接合部３６ｂｃが応力緩和部３６ｂｊの他端部から折り曲げられて外方に延びるように形成されている。
このように応力緩和部３６ｂｊを上方が凸となるように湾曲した湾曲形状に形成しても、ベアチップＦＥＴ３５とゲート電極用銅コネクタ３６ｂとの線膨張係数の差、基板３１とゲート電極用銅コネクタ３６ｂとの線膨張係数との差、ベアチップＦＥＴ３５と基板３１との線膨張係数の差を吸収することができる。
また、図１４を参照して、図８に示すゲート電極用銅コネクタ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例に適用される応力緩和部の第２変形例を説明する。
図１４に示すゲート電極用銅コネクタ３６ｂの応力緩和部３６ｂｊの形状は、図８に示すゲート電極用銅コネクタ３６ｂ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例３６ｂ１、３６ｂ２、３６ｂ３のいずれにも適用可能であり、応力緩和部３６ｂｊは、上方が凸となる三角形状をなしている。電極接合部３６ｂｂが応力緩和部３６ｂｊの傾斜が緩い一片の端部から折り曲げられて外方に延び、基板接合部３６ｂｃが応力緩和部３６ｂｊの傾斜が急な一片の端部から折り曲げられて外方に延びるように形成されている。
このように応力緩和部３６ｂｊを上方が凸となる三角形状に形成しても、ベアチップＦＥＴ３５とゲート電極用銅コネクタ３６ｂとの線膨張係数の差、基板３１とゲート電極用銅コネクタ３６ｂとの線膨張係数との差、ベアチップＦＥＴ３５と基板３１との線膨張係数の差を吸収することができる。
更に、図１５を参照して、図８に示すゲート電極用銅コネクタ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例に適用される応力緩和部の第３変形例を説明する。
図１５に示すゲート電極用銅コネクタ３６ｂの応力緩和部３６ｂｊの形状は、図８に示すゲート電極用銅コネクタ３６ｂ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例３６ｂ１、３６ｂ２、３６ｂ３のいずれにも適用可能であり、応力緩和部３６ｂｊは、斜め上方に傾斜する直線状に形成されている。そして、電極接合部３６ｂｂが応力緩和部３６ｂｊの上側の一端部から折り曲げられて外方に延び、基板接合部３６ｂｃが応力緩和部３６ｂｊの下側の他端部から折り曲げられて外方に延びるように形成されている。
このように応力緩和部３６ｂｊを斜め上方に傾斜する直線状に形成しても、ベアチップＦＥＴ３５とゲート電極用銅コネクタ３６ｂとの線膨張係数の差、基板３１とゲート電極用銅コネクタ３６ｂとの線膨張係数との差、ベアチップＦＥＴ３５と基板３１との線膨張係数の差を吸収することができる。
また、図１６を参照して、図８に示すゲート電極用銅コネクタ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例に適用される応力緩和部の第４変形例を説明する。
図１６に示すゲート電極用銅コネクタ３６ｂの応力緩和部３６ｂｊの形状は、図８に示すゲート電極用銅コネクタ３６ｂ及び図１０乃至図１２に示されるゲート電極用銅コネクタの第１変形例乃至第３変形例３６ｂ１、３６ｂ２、３６ｂ３のいずれにも適用可能であり、応力緩和部３６ｂｊは、上方が凸となる三角形状をなしている。図１５に示す応力緩和形状３６ｂｊとは異なり、電極接合部３６ｂｂが応力緩和部３６ｂｊの傾斜が急な一片の端部から折り曲げられて外方に延び、基板接合部３６ｂｃが応力緩和部３６ｂｊの傾斜が緩い一片の端部から折り曲げられて外方に延びるように形成されている。
このように応力緩和部３６ｂｊを上方が凸となる三角形状に形成しても、ベアチップＦＥＴ３５とゲート電極用銅コネクタ３６ｂとの線膨張係数の差、基板３１とゲート電極用銅コネクタ３６ｂとの線膨張係数との差、ベアチップＦＥＴ３５と基板３１との線膨張係数の差を吸収することができる。
以上、本発明の実施形態について説明してきたが、本発明はこれに限定されずに種々の変更、改良を行うことができる。
例えば、半導体モジュール３０においてベアチップＦＥＴ３５を用いているが、ベアチップＦＥＴ３５に限らず、ベアチップＩＧＢＴなどの他のベアチップトランジスタを用いてもよい。そして、その他のベアチップトランジスタを用いる場合には、銅コネクタにより、ベアチップトランジスタの上面に形成された電極上と複数の配線パターンのうちベアチップトランジスタが接合された配線パターン以外の他の配線パターン上とを半田を介して接合すればよい。これにより、ベアチップトランジスタの電極と基板上の配線パターンとの接合を、ベアチップトランジスタやその他の基板実装部品を基板上の配線パターン上に実装する際に行われる半田実装作業と同一の工程で同時に行うことができる。
そして、ベアチップトランジスタとしてベアチップＩＧＢＴを用いる場合、ベアチップＩＧＢＴ上に形成されたエミッタ電極及びゲート電極を、それぞれ、銅コネクタを用いて基板上の配線パターンに半田を介して接合することが好ましい。
このように、ベアチップＩＧＢＴを用い、ベアチップＩＧＢＴ上に形成されたエミッタ電極及びゲート電極を、それぞれ、銅コネクタを用いて基板上の配線パターンに半田を介して接合する場合には、ベアチップＩＧＢＴのエミッタ電極と基板上の配線パターンとの接合、及び、ベアチップＩＧＢＴのゲート電極と基板上の別の配線パターンとの接合を、ベアチップＩＧＢＴやその他の基板実装部品を基板上の配線パターン上に実装する際に行われる半田実装作業と同一の工程で同時に行うことができる。
また、ゲート電極用銅コネクタ３６ｂに本発明の銅コネクタを適用した例を示したが、本発明の銅コネクタは、ソース電極用銅コネクタ３６ａに適用してもよい。
更に、本発明が適用されるゲート電極用銅コネクタ３６ｂは、電極接合部３６ｂｂの一方向と直交する方向の幅Ｗ１が基板接合部３６ｂｃの一方向と直交する方向の幅Ｗ２よりも狭ければよく、図８、図１０乃至図１２、及び図１３乃至図１６に示した例に限られない。
更に、半導体モジュール３０において、ゲート電極用銅コネクタは１種類であり、ソース電極用銅コネクタは、ゲート電極用銅コネクタに対して１８０°ストレート配置とする第１ソース電極用銅コネクタ（図４のＴｒ２及びＴｒ４を参照）と、ゲート電極用銅コネクタに対して９０°直角配置とする第２ソース電極用銅コネクタ（図４のＴｒ１、Ｔｒ３、及びＴｒ５を参照）との２種類であり、１つのベアチップＦＥＴにおいて、１種類のゲート電極用銅コネクタと、２種類の第１ソース電極用銅コネクタ及び第２ソース電極用銅コネクタのうちから選択されたいずれか一方のソース電極用銅コネクタとを組み合わせて使用するとよい。
なお、ゲート電極用銅コネクタに対する第１ソース電極用銅コネクタの配置（ゲート電極用銅コネクタと第１ソース電極用銅コネクタのなす角度）は、９５〜２６５°とすることが好ましく、１６０〜２００°とすることがより好ましく、１７５〜１８５°とすることがさらに好ましく、１８０°とすることが最も好ましい。
また、ゲート電極用銅コネクタに対する第２ソース電極用銅コネクタの配置（ゲート電極用銅コネクタと第２ソース電極用銅コネクタのなす角度）は、５〜１７５°とすることが好ましく、７０〜１２０°とすることがより好ましく、８５〜９５°とすることがさらに好ましく、９０°とすることが最も好ましい。
この半導体モジュールによれば、前述の半導体モジュール３０と同様に、基板上に実装されるベアチップトランジスタの配置に自由度が生まれ、基板上の配線の設計の自由度が増大し、基板上における半導体モジュールのレイアウトをコンパクトにすることができる。さらに、基板上における３相モータの各相の径路の長さを同一にすることを容易に行うことができる。これにより、３相モータの各相特性、特に各相のインピーダンス特性を容易に一致させることができ、トルクや速度等のリップル精度を向上することが可能になる。
１ 操向ハンドル
２ コラム軸
３ 減速ギア
４Ａ，４Ｂ ユニバーサルジョイント
５ ピニオンラック機構
６ タイロッド
７ トルクセンサ
８ 電動モータ
９ 車速センサ
１０ コントローラ
１１ 制御演算装置
１２ ゲート駆動回路
１３ モータ駆動部
１４ 非常停止用の遮断装置
１５ 電流検出回路
１６ 回転センサ
１７ ロータ位置検出回路
１８ ＩＧＮ電圧モニタ部
１９ 電源回路部
２０ ケース
２１ 半導体モジュール載置部
２１ａ ねじ孔
２２ 電力及び信号用コネクタ実装部
２３ ３相出力用コネクタ実装部
２３ａ ねじ孔
２４ 取付けポスト
２４ａ ねじ孔
３０ 半導体モジュール
３１ 基板
３１ａ 貫通孔
３２ 絶縁層
３３ａ〜３３ｄ 配線パターン
３４ａ〜３４ｄ 半田
３５ ベアチップＦＥＴ（ベアチップトランジスタ）
３６ａ ソース電極用銅コネクタ
３６ａａ 平板部
３６ａｂ 電極接合部
３６ａｃ 基板接合部
３６ｂ ゲート電極用銅コネクタ
３６ｂａ 平板部
３６ｂｂ 電極接合部
３６ｂｃ 基板接合部
３６ｂｄ 第１連結部
３６ｂｅ 第２連結部
３６ｂｆ 第１屈曲点
３６ｂｇ 第２屈曲点
３６ｂｈ 第３屈曲点
３６ｂｉ 第４屈曲点
３６ｂｊ 応力緩和部
３６ｂｋ バランスリブ部
３６ｂ１ ゲート電極用銅コネクタ（第１変形例）
３６ｂ２ ゲート電極用銅コネクタ（第２変形例）
３６ｂ３ ゲート電極用銅コネクタ（第３変形例）
３７ 基板実装部品
３８ 取付けねじ
３９ 放熱用シート
４０ 制御回路基板
４０ａ 貫通孔
４１ 取付けねじ
５０ 電力及び信号用コネクタ
５１ 取付けねじ
６０ ３相出力用コネクタ
６０ａ 貫通孔
６１ 取付けねじ
７０ カバー
８１ 電源ライン
８１ａ 正極端子
８２ 接地ライン
８２ａ 負極端子
９０ ３相出力部
９１ａ ａ相出力ライン
９１ｂ ｂ相出力ライン
９１ｃ ｃ相出力ライン
Ｇ ゲート電極（電極）
Ｓ ソース電極（電極）
図１９に示す半導体モジュール３００において、基板（図示せず）上には複数の導電パッド３０１，３０２が形成されている。そして、複数の導電パッド３０１，３０２のうちの一つの導電パッド３０１上にはＭＯＳチップ３０３が半田接合されている。また、ＭＯＳチップ３０３の上面には、複数のソース電極３０５及び単一のゲート電極３０４が形成され、ＭＯＳチップ３０３の下面には図示しないドレイン電極が形成されている。
また、電力及び信号用コネクタ５０は、バッテリー（図示せず）からの直流電源を半導体モジュール３０に、トルクセンサ７や車速センサ９からの信号を含む各種信号を制御回路基板４０に入力するために用いられる。電力及び信号用コネクタ５０は、半導体モジュール載置部２１に設けられた電力及び信号用コネクタ実装部２２に複数の取付けねじ５１により取り付けられる。

Claims (8)

  1. 金属製の基板と、該基板の上に形成された絶縁層と、該絶縁層上に形成された複数の配線パターンと、該複数の配線パターンのうち一つの配線パターン上に半田を介して実装されるベアチップトランジスタと、該ベアチップトランジスタの上面に形成された電極上と前記複数の配線パターンのうち他の配線パターン上とを半田を介して接合する、銅板で構成される銅コネクタとを備え、
    前記銅コネクタは、前記ベアチップトランジスタの電極に接合される電極接合部と、該電極接合部に対して一方向において対向するように配置され、前記複数の配線パターンのうち他の配線パターンに接合される基板接合部とを備え、
    前記電極接合部の前記一方向と直交する方向の幅は、前記基板接合部の前記一方向と直交する方向の幅よりも狭いことを特徴とする半導体モジュール。
  2. 前記電極接合部は、前記基板接合部の前記一方向と直交する幅方向の略中央部に位置することを特徴とする請求項１記載の半導体モジュール。
  3. 前記電極接合部と前記基板接合部との間に応力緩和部を設けたことを特徴とする請求項１又は２記載の半導体モジュール。
  4. 前記応力緩和部は、平板部と、該平板部の一端から立ち下がるように折り曲げられた第１連結部と、前記平板部の他端から立ち下がるように折り曲げられた第２連結部とを備えてブリッジ形状をなし、前記電極接合部が前記第１連結部から折り曲げられて外方に延び、前記基板接合部が前記第２連結部から折り曲げられて外方に延びるように形成されていることを特徴とする請求項３記載の半導体モジュール。
  5. 前記第１連結部は、前記平板部から前記電極接合部に至るまで徐々に幅が細くなるテーパ状に形成され、前記電極接合部の曲げ基点を前記第１連結部の最も細い部位とすることを特徴とする請求項４記載の半導体モジュール。
  6. 前記平板部の前記一方向と直交する方向の両端に、該両端から立ち下がるように折り曲げられたバランスリブ部がそれぞれ形成されていることを特徴とする請求項４又は５記載の半導体モジュール。
  7. 前記銅コネクタの前記電極接合部及び前記基板接合部の厚さが、前記銅コネクタの他部の厚さよりも大きいことを特徴とする請求項４乃至６のうちいずれか一項に記載の半導体モジュール。
  8. 前記ベアチップトランジスタが、上面にソース電極及び該ソース電極よりも接合面積の小さいゲート電極を形成したベアチップＦＥＴであり、前記銅コネクタは、該銅コネクタの電極接合部が前記ゲート電極に接合されるゲート電極用銅コネクタであることを特徴とする請求項１乃至７のうちいずれか一項に記載の半導体モジュール。
JP2014526014A 2012-11-05 2013-10-25 半導体モジュール Expired - Fee Related JP5892250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014526014A JP5892250B2 (ja) 2012-11-05 2013-10-25 半導体モジュール

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012243683 2012-11-05
JP2012243683 2012-11-05
JP2013155329 2013-07-26
JP2013155329 2013-07-26
JP2014526014A JP5892250B2 (ja) 2012-11-05 2013-10-25 半導体モジュール
PCT/JP2013/006340 WO2014068935A1 (ja) 2012-11-05 2013-10-25 半導体モジュール

Publications (2)

Publication Number Publication Date
JP5892250B2 JP5892250B2 (ja) 2016-03-23
JPWO2014068935A1 true JPWO2014068935A1 (ja) 2016-09-08

Family

ID=50626884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014526014A Expired - Fee Related JP5892250B2 (ja) 2012-11-05 2013-10-25 半導体モジュール

Country Status (5)

Country Link
US (1) US9402311B2 (ja)
EP (1) EP2916353B1 (ja)
JP (1) JP5892250B2 (ja)
CN (1) CN103918076B (ja)
WO (1) WO2014068935A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3024024B1 (en) * 2013-10-21 2020-03-18 NSK Ltd. Semiconductor module
JP6494178B2 (ja) * 2014-05-22 2019-04-03 三菱電機株式会社 電力半導体装置
US10199804B2 (en) * 2014-12-01 2019-02-05 Tesla, Inc. Busbar locating component
WO2018150553A1 (ja) * 2017-02-20 2018-08-23 新電元工業株式会社 電子装置
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
US11069538B2 (en) 2017-10-26 2021-07-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
EP3761361A4 (en) 2018-10-05 2021-11-17 Fuji Electric Co., Ltd. SEMICONDUCTOR DEVICE, SEMICONDUCTOR MODULE AND VEHICLE
CN111426927B (zh) * 2018-12-24 2022-06-21 东南大学 一种功率半导体器件动态电学应力施加装置及测试方法
JP7280789B2 (ja) * 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JP2000124398A (ja) 1998-10-16 2000-04-28 Mitsubishi Electric Corp パワー半導体モジュール
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
JP4075992B2 (ja) 2003-05-07 2008-04-16 トヨタ自動車株式会社 半導体モジュールの製造方法、半導体モジュール、それを用いた一体型モータおよび一体型モータを備える自動車
JP4244760B2 (ja) * 2003-07-29 2009-03-25 富士電機デバイステクノロジー株式会社 半導体装置
JP2006080180A (ja) * 2004-09-08 2006-03-23 Seiko Epson Corp 電子部品、圧電発振器および電子機器
JP2006245362A (ja) * 2005-03-04 2006-09-14 Mitsubishi Electric Corp 半導体装置およびこれに用いられる電極端子
JP4764692B2 (ja) 2005-09-29 2011-09-07 日立オートモティブシステムズ株式会社 半導体モジュール
JP2007251046A (ja) * 2006-03-17 2007-09-27 Toshiba Corp 半導体装置および回路基板
JP2008227286A (ja) * 2007-03-14 2008-09-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2010034350A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 半導体装置
JP2010050364A (ja) * 2008-08-25 2010-03-04 Hitachi Ltd 半導体装置
JP6043049B2 (ja) * 2011-03-30 2016-12-14 株式会社東芝 半導体装置の実装構造及び半導体装置の実装方法
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造

Also Published As

Publication number Publication date
WO2014068935A1 (ja) 2014-05-08
CN103918076B (zh) 2016-11-16
US20150289369A1 (en) 2015-10-08
EP2916353B1 (en) 2017-07-26
EP2916353A4 (en) 2016-08-10
JP5892250B2 (ja) 2016-03-23
US9402311B2 (en) 2016-07-26
CN103918076A (zh) 2014-07-09
EP2916353A1 (en) 2015-09-09

Similar Documents

Publication Publication Date Title
JP5892250B2 (ja) 半導体モジュール
JP5807721B2 (ja) 半導体モジュール
JP6083461B2 (ja) 半導体モジュール
JP5874869B2 (ja) 半導体モジュール
JP5741772B2 (ja) 半導体モジュール
JP4609504B2 (ja) 電子機器
JP2003309384A (ja) 電流スイッチング回路装置及び電動パワーステアリングの回路装置
JP6281650B2 (ja) 多極リード部品及び基板の接続装置
JPWO2014122883A1 (ja) 多極コネクタ
JP2017152727A (ja) パワー半導体モジュール及びこれを用いた電動パワーステアリング装置。
JP2015080383A (ja) 半導体モジュール
JP2015069990A (ja) 半導体モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160208

R150 Certificate of patent or registration of utility model

Ref document number: 5892250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees