JPWO2014002764A1 - 高周波信号線路の製造方法 - Google Patents

高周波信号線路の製造方法 Download PDF

Info

Publication number
JPWO2014002764A1
JPWO2014002764A1 JP2014522525A JP2014522525A JPWO2014002764A1 JP WO2014002764 A1 JPWO2014002764 A1 JP WO2014002764A1 JP 2014522525 A JP2014522525 A JP 2014522525A JP 2014522525 A JP2014522525 A JP 2014522525A JP WO2014002764 A1 JPWO2014002764 A1 JP WO2014002764A1
Authority
JP
Japan
Prior art keywords
signal line
ground conductor
flat cable
dielectric sheet
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014522525A
Other languages
English (en)
Other versions
JP5754554B2 (ja
Inventor
加藤　登
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014522525A priority Critical patent/JP5754554B2/ja
Application granted granted Critical
Publication of JP5754554B2 publication Critical patent/JP5754554B2/ja
Publication of JPWO2014002764A1 publication Critical patent/JPWO2014002764A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/042—Punching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Conductors (AREA)
  • Waveguides (AREA)

Abstract

信号線路の特性インピーダンスにばらつきが発生することを抑制できる積層型フラットケーブル及びその製造方法を提供することである。誘電体素体１２は、表面及び裏面を有する誘電体素体１８ａ及び表面及び裏面を有する誘電体素体１８ｂが積層されてなる。信号線路２０は、高周波信号が伝送され、誘電体シート１８ａの裏面上に形成されている。基準グランド導体２２は、誘電体シート１８ａの表面上に形成され、かつ、信号線路２０と対向している。補助グランド導体２４は、誘電体シート１８ｂの裏面上に形成され、かつ、信号線路２０と対向している。補助グランド導体２４には、信号線路２０に沿って並んでいる複数の開口３０が設けられている。

Description

本発明は、積層型フラットケーブル及びその製造方法に関し、より特定的には、高周波信号の伝送に用いられる積層型フラットケーブル及びその製造方法に関する。
従来の積層型フラットケーブルとしては、例えば、特許文献１に記載の高周波信号線路が知られている。図１４は、特許文献１に記載の高周波信号線路５００の分解図である。
図１４に示す信号線路５００は、誘電体素体５１２、グランド導体５３０、信号線５３２及び補助グランド導体５３４を備えている。誘電体素体５１２は、誘電体シート５２２ａ〜５２２ｃがこの順に積層されて構成されている。
信号線５３２は、誘電体シート５２２ｂ上に設けられている。グランド導体５３０は、誘電体シート５２２ａ上に設けられており、誘電体シート５２２ａを介して信号線５３２と対向している。また、グランド導体５３０には、信号線５３２と重なる複数の開口５４０が設けられている。
グランド導体５３４は、誘電体シート５２２ｃ上に設けられており、誘電体シート５２２ｂを介して信号線５３２と対向している。
以上のように構成された信号線路５００では、グランド導体５３０に開口５４０が設けられているので、グランド導体５３０と信号線５３２との間に容量が形成されにくくなる。そのため、グランド導体５３０と信号線５３２との積層方向の間隔を小さくしても、これらの間に形成される容量が大きくなりすぎて、信号線５３２の特性インピーダンスが所望の特性インピーダンスからずれることが抑制される。その結果、信号線路５００では、誘電体素体５１２の薄型化を図ることが可能である。
しかしながら、特許文献１に記載の信号線路５００では、以下に説明するように、信号線５３２の特性インピーダンスにばらつきが発生するおそれがある。より詳細には、信号線路５００では、グランド導体５３０は開口５４０が設けられた導体であり、グランド導体５３４はベタ状の導体である。このような信号線路５００の設計時には、グランド導体５３４が存在しグランド導体５３０が存在しない状態における信号線５３２の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）よりも高くなるように、信号線５３２とグランド導体５３４との間隔の設計を行う。次に、グランド導体５３０を追加した状態における信号線５３２の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）となるように、グランド導体５３０の開口５４０の形状や信号線５３２とグランド導体５３０との間隔の設計を行う。
ここで、グランド導体５３４が存在しグランド導体５３０が存在しない状態における信号線５３２の特性インピーダンスは、信号線５３２とグランド導体５３４との間隔によって定まる。よって、信号線路５００は、信号線５３２とグランド導体５３４との間隔が設計値となるように、製造されることが要求される。
ところが、信号線５３２は誘電体シート５２２ｂ上に設けられ、グランド導体５３４は、誘電体シート５２２ｃ上に設けられている。そのため、誘電体シート５２２ｂ，５２２ｃの積層時における、誘電体シート５２２ｂ，５２２ｃ同士の接触状態のばらつきによって、信号線５３２とグランド導体５３４との間隔が設計値からずれてしまうおそれがある。その結果、信号線５３２の特性インピーダンスにばらつきが発生するおそれがある。
実用新案登録第３１７３１４３号公報
そこで、本発明の目的は、信号線路の特性インピーダンスにばらつきが発生することを抑制できる積層型フラットケーブル及びその製造方法を提供することである。
本発明の一形態に係る積層型フラットケーブルは、第１の主面及び第２の主面を有する第１の基材層及び第３の主面及び第４の主面を有する第２の基材層が該第２の主面と該第３の主面とが対向するように積層されてなる積層体と、高周波信号が伝送される信号線路であって、前記第２の主面上に形成されている信号線路と、前記第１の主面上に形成され、かつ、前記信号線路と対向している基準グランド導体と、前記第３の主面上又は前記第４の主面上に形成され、かつ、前記信号線路と対向している補助グランド導体と、を備えており、前記補助グランド導体には、前記信号線路に沿って並んでいる複数の開口が設けられていること、を特徴とする。
また、本発明の一形態に係る積層型フラットケーブルの製造方法は、第１の基材層の第１の主面上に基準グランド導体を形成する第１の工程と、前記第１の基材層の第２の主面上に、該第２の主面の法線方向から平面視したときに、前記基準グランド導体と重なる信号線路を形成する第２の工程と、第２の基材層の第３の主面上又は第４の主面上に、複数の開口が設けられた補助グランド導体を形成する第３の工程と、前記複数の開口が前記信号線路に沿って並び、かつ、前記第２の主面と前記第３の主面とが対向するように、前記第１の基材層と前記第２の基材層とを積層する第４の工程と、を備えていること、を特徴とする。
本発明によれば、信号線路の特性インピーダンスにばらつきが発生することを抑制できる。
本発明の一実施形態に係る積層型フラットケーブルの外観斜視図である。 図１の積層型フラットケーブルの誘電体素体の分解図である。 図１の積層型フラットケーブルの断面構造図である。 積層型フラットケーブルの断面構造図である。 積層型フラットケーブルの信号線路及び補助グランド導体を積層方向から平面視した図である。 積層型フラットケーブルのコネクタの外観斜視図及び断面構造図である。 積層型フラットケーブルが用いられた電子機器をｙ軸方向及びｚ軸方向から平面視した図である。 図７（ａ）のＣにおける断面構造図である。 積層型フラットケーブルの製造時の工程断面図である。 第１の変形例に係る積層型フラットケーブルの積層体の分解図である。 第２の変形例に係る積層型フラットケーブルの断面構造図である。 第３の変形例に係る高周波信号線路の信号線路及び補助グランド導体を積層方向から平面視した図である。 第４の変形例に係る積層型フラットケーブルの積層体の分解図である。 特許文献１に記載の高周波信号線路の分解図である。
以下に、本発明の実施形態に係る高周波信号線路及びその製造方法について図面を参照しながら説明する。
（高周波信号線路の構成）
以下に、本発明の一実施形態に係る高周波信号線路の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る積層型フラットケーブル１０の外観斜視図である。図２は、図１の積層型フラットケーブル１０の誘電体素体１２の分解図である。図３は、図１の積層型フラットケーブル１０の断面構造図である。図４は、積層型フラットケーブル１０の断面構造図である。図５は、積層型フラットケーブル１０の信号線路２０及び補助グランド導体２４を積層方向から平面視した図である。図１ないし図５において、積層型フラットケーブル１０の積層方向をｚ軸方向と定義する。また、積層型フラットケーブル１０の長手方向をｘ軸方向と定義し、ｘ軸方向及びｚ軸方向に直交する方向をｙ軸方向と定義する。
積層型フラットケーブル１０は、例えば、携帯電話等の電子機器内において、２つの高周波回路を接続するために用いられる。積層型フラットケーブル１０は、図１ないし図３に示すように、誘電体素体１２、外部端子１６（１６ａ，１６ｂ）、信号線路２０、基準グランド導体２２、補助グランド導体２４、スルーホールＴ１〜Ｔ４及びコネクタ１００ａ，１００ｂを備えている。
誘電体素体１２は、図１に示すように、ｚ軸方向から平面視したときに、ｘ軸方向に延在する可撓性を有する板状部材であり、線路部１２ａ、接続部１２ｂ，１２ｃを含んでいる。誘電体素体１２は、図２に示すように、保護層１４、誘電体シート１８ａ、接着層１９、誘電体シート１８ｂ及び保護層１５がｚ軸方向の正方向側から負方向側へとこの順に積層されて構成されている積層体である。以下では、誘電体素体１２のｚ軸方向の正方向側の主面を表面と称し、誘電体素体１２のｚ軸方向の負方向側の主面を裏面と称す。
線路部１２ａは、図２に示すように、ｘ軸方向に延在している。接続部１２ｂ，１２ｃはそれぞれ、線路部１２ａのｘ軸方向の負方向側の端部及びｘ軸方向の正方向側の端部に接続されており、矩形状をなしている。接続部１２ｂ，１２ｃのｙ軸方向の幅は、線路部１２ａのｙ軸方向の幅よりも広い。
誘電体シート１８ａ，１８ｂは、図２に示すように、ｚ軸方法から平面視したときに、ｘ軸方向に延在しており、誘電体素体１２と同じ形状をなしている。誘電体シート１８ａ，１８ｂは、ポリイミドや液晶ポリマー等の可撓性を有する熱可塑性樹脂により構成されている。以下では、誘電体シート１８ａのｚ軸方向の正方向側の主面を表面（第１の主面）と称し、誘電体シート１８ａのｚ軸方向の負方向側の主面を裏面（第２の主面）と称す。誘電体シート１８ｂのｚ軸方向の正方向側の主面を表面（第３の主面）と称し、誘電体シート１８ｂのｚ軸方向の負方向側の主面を裏面（第４の主面）と称す
誘電体シート１８ａ，１８ｂは、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とが対向するように積層されている。ただし、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面との間には、接着層１９が設けられている。
誘電体シート１８ａの厚さＴ１１は、図４に示すように、誘電体シート１８ｂの厚さＴ１２よりも大きい。誘電体シート１８ａ，１８ｂの積層後において、厚さＴ１１は、例えば、５０〜３００μｍである。本実施形態では、厚さＴ１１は１００μｍである。また、厚さＴ１２は、例えば、１０〜１００μｍである。本実施形態では、厚さＴ１２は２５μｍである。
また、誘電体シート１８ａは、線路部１８ａ−ａ及び接続部１８ａ−ｂ，１８ａ−ｃにより構成されている。誘電体シート１８ｂは、線路部１８ｂ−ａ及び接続部１８ｂ−ｂ，１８ｂ−ｃにより構成されている。線路部１８ａ−ａ，１８ｂ−ａは、線路部１２ａを構成している。接続部１８ａ−ｂ，１８ｂ−ｂは、接続部１２ｂを構成している。接続部１８ａ−ｃ，１８ｂ−ｃは、接続部１２ｃを構成している。
接着層１９は、図２に示すように、ｚ軸方向から平面視したときに、ｘ軸方向に延在しており、誘電体素体１２と同じ形状をなしている。接着層１９は、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とを接着する接着剤の層であり、例えば、ポリイミドや酢酸ビニル等の樹脂系接着剤により構成されている。誘電体シート１８ａ，１８ｂの積層後において、接着層１９の厚さＴ１３（図４参照）は、例えば、１０μｍ〜５０μｍである。本実施形態では、厚さＴ１３は２５ μｍである。図４に示すように、厚さＴ１１は、厚さＴ１２と厚さＴ１３との合計よりも大きい。
信号線路２０は、図２に示すように、高周波信号が伝送され、誘電体シート１８ａの裏面上に形成されている線状導体である。信号線路２０は、線路部１８ａ−ａをｘ軸方向に延在している。信号線路２０のｘ軸方向の負方向側の端部は、接続部１８ａ−ｂの中央に位置している。信号線路２０のｘ軸方向の正方向側の端部は、接続部１８ａ−ｃの中央に位置している。信号線路２０には高周波信号が伝送される。信号線路２０の線幅は、例えば１００〜５００μｍである。本実施形態では、信号線路２０の線幅は３００μｍである。信号線路２０は、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。ここで、信号線路２０が誘電体シート１８ａの裏面に形成されているとは、誘電体シート１８ａの裏面にめっきにより形成された金属箔がパターニングされて信号線路２０が形成されていることや、誘電体シート１８ａの裏面に張り付けられた金属箔がパターニングされて信号線路２０が形成されていることを指す。また、信号線路２０の表面には平滑化が施されるので、信号線路２０が誘電体シート１８ａに接している面の表面粗さは信号線路２０が誘電体シート１８ａに接していない面の表面粗さよりも大きくなる。
基準グランド導体２２は、図２に示すように、誘電体シート１８ａの表面に形成され、誘電体シート１８ａを介して信号線路２０と対向している。より詳細には、基準グランド導体２２は、誘電体シート１８ａの表面においてｘ軸方向に延在しているベタ状の導体である。基準グランド導体２２は、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。ここで、基準グランド導体２２が誘電体シート１８ａの表面に形成されているとは、誘電体シート１８ａの表面にめっきにより形成された金属箔がパターニングされて基準グランド導体２２が形成されていることや、誘電体シート１８ａの表面に張り付けられた金属箔がパターニングされて基準グランド導体２２が形成されていることを指す。また、基準グランド導体２２の表面には平滑化が施されるので、基準グランド導体２２が誘電体シート１８ａに接している面の表面粗さは基準グランド導体２２が誘電体シート１８ａに接していない面の表面粗さよりも大きくなる。
また、基準グランド導体２２は、線路部２２ａ、端子部２２ｂ，２２ｃにより構成されている。線路部２２ａは、線路部１８ａ−ａの表面に設けられ、ｘ軸方向に延在している。端子部２２ｂは、線路部１８ａ−ｂの表面に設けられ、矩形状の環をなしている。端子部２２ｂは、線路部２２ａのｘ軸方向の負方向側の端部に接続されている。端子部２２ｃは、線路部１８ａ−ｃの表面に設けられ、矩形状の環をなしている。端子部２２ｃは、線路部２２ａのｘ軸方向の正方向側の端部に接続されている。
補助グランド導体２４は、図２に示すように、誘電体シート１８ｂの裏面に形成され、誘電体シート１８ｂ及び接着層１９を介して信号線路２０と対向している。より詳細には、補助グランド導体２４は、誘電体シート１８ｂの裏面においてｘ軸方向に延在している導体である。補助グランド導体２４には、信号線路２０に沿って並んでいる複数の開口３０が設けられている。以下に、開口３０について図面を参照しながら説明する。
開口３０は、図２及び図５に示すように、ｚ軸方向から平面視したときに、信号線路２０と重なっており、十字型をなしている。より詳細には、開口３０は、ｘ軸方向に長手方向を有する長方形の四隅が切り欠かれた形状をなしている。よって、開口３０のｘ軸方向の両端におけるｙ軸方向の幅Ｗ２は、開口３０のｘ軸方向の両端を除く中間部分におけるｙ軸方向の幅Ｗ１よりも小さくなっている。
また、複数の開口３０は、ｘ軸方向に一列に並んでいる。したがって、隣り合う開口３０間には補助グランド導体２４の一部が存在している。そこで、隣り合う開口３０間に存在している補助グランド導体２４の一部をブリッジ部６０と呼ぶ。これにより、補助グランド導体２４は、はしご状をなしている。また、信号線路２０は、複数の開口３０と複数のブリッジ部６０とが交互に重なっている。信号線路２０は、開口３０及びブリッジ部６０のｙ軸方向の中央をｘ軸方向に横切っている。
また、以下では、積層型フラットケーブル１０において、開口３０のｘ軸方向の両端に対応する領域を領域Ａ３と呼ぶ。また、積層型フラットケーブル１０において、開口３０のｘ軸方向の両端を除く中間部分に対応する領域を領域Ａ１と呼ぶ。また、積層型フラットケーブル１０において、ブリッジ部６０に対応する領域をＡ２と呼ぶ。
補助グランド導体２４は、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。ここで、補助グランド導体２４が誘電体シート１８ｂの裏面に形成されているとは、誘電体シート１８ｂの裏面にめっきにより形成された金属箔がパターニングされて補助グランド導体２４が形成されていることや、誘電体シート１８ｂの裏面に張り付けられた金属箔がパターニングされて補助グランド導体２４が形成されていることを指す。また、補助グランド導体２４の表面には平滑化が施されるので、補助グランド導体２４が誘電体シート１８ｂに接している面の表面粗さは補助グランド導体２４が誘電体シート１８ｂに接していない面の表面粗さよりも大きくなる。
また、補助グランド導体２４は、線路部２４ａ、端子部２４ｂ，２４ｃにより構成されている。線路部２４ａは、線路部１８ｂ−ａの裏面に設けられ、ｘ軸方向に延在している。端子部２４ｂは、線路部１８ｂ−ｂの裏面に設けられ、矩形状の環をなしている。端子部２４ｂは、線路部２４ａのｘ軸方向の負方向側の端部に接続されている。端子部２４ｃは、線路部１８ｂ−ｃの表面に設けられ、矩形状の環をなしている。端子部２４ｃは、線路部２４ａのｘ軸方向の正方向側の端部に接続されている。
外部端子１６ａは、図１及び図２に示すように、接続部１８ａ−ｂの表面上の中央に形成されている矩形状の導体である。よって、外部端子１６ａは、ｚ軸方向から平面視したときに、信号線路２０のｘ軸方向の負方向側の端部と重なっている。外部端子１６ｂは、図１及び図２に示すように、接続部１８ａ−ｃの表面上の中央に形成されている矩形状の導体である。よって、外部端子１６ｂは、ｚ軸方向から平面視したときに、信号線路２０のｘ軸方向の正方向側の端部と重なっている。外部端子１６ａ，１６ｂは、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。また、外部端子１６ａ，１６ｂの表面には、Ｎｉ／Ａｕめっきが施されている。ここで、外部端子１６ａ，１６ｂが誘電体シート１８ａの表面に形成されているとは、誘電体シート１８ａの表面にめっきにより形成された金属箔がパターニングされて外部端子１６ａ，１６ｂが形成されていることや、誘電体シート１８ａの表面に張り付けられた金属箔がパターニングされて外部端子１６ａ，１６ｂが形成されていることを指す。また、外部端子１６ａ，１６ｂの表面には平滑化が施されるので、外部端子１６ａ，１６ｂが誘電体シート１８ａに接している面の表面粗さは外部端子１６ａ，１６ｂが誘電体シート１８ａに接していない面の表面粗さよりも大きくなる。
以上のように、信号線路２０は、基準グランド導体２２及び補助グランド導体２４によって挟まれている。すなわち、信号線路２０、基準グランド導体２２及び補助グランド導体２４は、トリプレート型のストリップライン構造をなしている。また、信号線路２０と基準グランド導体２２との間隔は、図４に示すように誘電体シート１８ａの厚さＴ１１と略等しく、例えば、５０μｍ〜３００μｍである。本実施形態では、信号線路２０と基準グランド導体２２との間隔は、１７５μｍである。一方、信号線路２０と補助グランド導体２４との間隔は、図４に示すように誘電体シート１８ｂの厚さＴ１２及び接着層１９の厚さＴ１３の合計と略等しく、例えば、１０μｍ〜１００μｍである。本実施形態では、信号線路２０と補助グランド導体２４との間隔は、２５μｍである。すなわち、信号線路２０と補助グランド導体２４との間隔は、信号線路２０と基準グランド導体２２との間隔よりも小さくなるように設計されている。
スルーホールＴ１（層間接続部）は、誘電体シート１８ａの接続部１８ａ−ｂ、接着層１９及び誘電体シート１８ｂの接続部１８ｂ−ｂ（すなわち、誘電体素体１２）をｚ軸方向に貫通しており、外部端子１６ａと信号線路２０のｘ軸方向の負方向側の端部とを接続している。スルーホールＴ２（層間接続部）は、誘電体シート１８ａの接続部１８ａ−ｃ、接着層１９及び誘電体シート１８ｂの接続部１８ｂ−ｃ（すなわち、誘電体素体１２）をｚ軸方向に貫通しており、外部端子１６ｂと信号線路２０のｘ軸方向の正方向側の端部とを接続している。これにより、信号線路２０は、外部端子１６ａ，１６ｂ間に接続されている。スルーホールＴ１，Ｔ２は、誘電体素体１２に形成された貫通孔内にＮｉ／Ａｕめっきにより金属材料が充填されることによって形成されている。
スルーホールＴ３（層間接続部）は、誘電体シート１８ａの線路部１８ａ−ａ、接着層１９及び誘電体シート１８ｂの線路部１８ｂ−ａ（すなわち、誘電体素体１２）をｚ軸方向に貫通しており、基準グランド導体２２と補助グランド導体２４とを接続している。複数のスルーホールＴ３は、図２に示すように、各ブリッジ部６０よりもｙ軸方向の正方向側に設けられており、ｘ軸方向に一列に並んでいる。スルーホールＴ３は、誘電体素体１２に形成された貫通孔内にＮｉ／Ａｕめっきにより金属材料が充填されることによって形成されている。
スルーホールＴ４（層間接続部）は、誘電体シート１８ａの線路部１８ａ−ａ、接着層１９及び誘電体シート１８ｂの線路部１８ｂ−ａ（すなわち、誘電体素体１２）をｚ軸方向に貫通しており、基準グランド導体２２と補助グランド導体２４とを接続している。複数のスルーホールＴ４は、図２に示すように、各ブリッジ部６０よりもｙ軸方向の負方向側に設けられており、ｘ軸方向に一列に並んでいる。スルーホールＴ４は、誘電体素体１２に形成された貫通孔内にＮｉ／Ａｕめっきにより金属材料が充填されることによって形成されている。
保護層１４は、誘電体シート１８ａの表面の略全面を覆っている絶縁膜である。これにより、保護層１４は、基準グランド導体２２を覆っている。保護層１４は、例えば、レジスト材等の可撓性樹脂からなる。
また、保護層１４は、図２に示すように、線路部１４ａ及び接続部１４ｂ，１４ｃにより構成されている。線路部１４ａは、線路部１８ａ−ａの表面の全面を覆うことにより、線路部２２ａを覆っている。
接続部１４ｂは、線路部１４ａのｘ軸方向の負方向側の端部に接続されており、接続部１８ａ−ｂの表面を覆っている。ただし、接続部１４ｂには、開口Ｈａ〜Ｈｄが設けられている。開口Ｈａは、接続部１４ｂの中央に設けられている矩形状の開口である。外部端子１６ａは、開口Ｈａを介して外部に露出している。また、開口Ｈｂは、開口Ｈａよりもｙ軸方向の正方向側に設けられている矩形状の開口である。開口Ｈｃは、開口Ｈａよりもｘ軸方向の負方向側に設けられている矩形状の開口である。開口Ｈｄは、開口Ｈａよりもｙ軸方向の負方向側に設けられている矩形状の開口である。端子部２２ｂは、開口Ｈｂ〜Ｈｄを介して外部に露出することにより、外部端子として機能する。
接続部１４ｃは、線路部１４ａのｘ軸方向の正方向側の端部に接続されており、接続部１８ａ−ｃの表面を覆っている。ただし、接続部１４ｃには、開口Ｈｅ〜Ｈｈが設けられている。開口Ｈｅは、接続部１４ｃの中央に設けられている矩形状の開口である。外部端子１６ｂは、開口Ｈｅを介して外部に露出している。また、開口Ｈｆは、開口Ｈｅよりもｙ軸方向の正方向側に設けられている矩形状の開口である。開口Ｈｇは、開口Ｈｅよりもｘ軸方向の正方向側に設けられている矩形状の開口である。開口Ｈｈは、開口Ｈｅよりもｙ軸方向の負方向側に設けられている矩形状の開口である。端子部２２ｃは、開口Ｈｆ〜Ｈｈを介して外部に露出することにより、外部端子として機能する。
また、保護層１４には、スルーホールＴ３，Ｔ４に対応する位置にそれぞれ開口Ｈ１，Ｈ２が設けられている。
保護層１５は、誘電体シート１８ｂの裏面の略全面を覆っている絶縁膜である。これにより、保護層１５は、開口３０を含む補助グランド導体２４を覆っている。保護層１５は、例えば、レジスト材等の可撓性樹脂からなる。
また、保護層１５は、図２に示すように、線路部１５ａ及び接続部１５ｂ，１５ｃにより構成されている。線路部１５ａは、線路部１８ｂ−ａの裏面の全面を覆うことにより、線路部２４ａを覆っている。
接続部１５ｂは、線路部１５ａのｘ軸方向の負方向側の端部に接続されており、接続部１８ｂ−ｂの裏面を覆っている。これにより、接続部１５ｂは、端子部２４ｂを覆っている。接続部１５ｃは、線路部１５ａのｘ軸方向の正方向側の端部に接続されており、接続部１８ｂ−ｃの裏面を覆っている。これにより、接続部１５ｃは、端子部２４ｃを覆っている。
また、保護層１５には、スルーホールＴ１，Ｔ２，Ｔ３，Ｔ４に対応する位置にそれぞれ開口Ｈ５，Ｈ６，Ｈ３，Ｈ４が設けられている。
以上のように構成された積層型フラットケーブル１０では、信号線路２０の特性インピーダンスは、隣り合う２つのブリッジ部６０間において、最小値Ｚ２、中間値Ｚ３、最大値Ｚ１の順に増加した後に、最大値Ｚ１、中間値Ｚ３、最小値Ｚ２の順に減少するように変動する。より詳細には、開口３０は、図５に示すように、領域Ａ１において幅Ｗ１を有しており、領域Ａ３において幅Ｗ１よりも小さな幅Ｗ２を有している。そのため、領域Ａ１における信号線路２０と補助グランド導体２４との距離は、領域Ａ３における信号線路２０と補助グランド導体２４との距離よりも大きい。これにより、領域Ａ１における信号線路２０に発生する磁界の強度が、領域Ａ３における信号線路２０に発生する磁界の強度よりも大きくなり、領域Ａ１におけるインダクタンス成分が大きくなる。つまり、領域Ａ１においてはＬ性が支配的になる。
更に、領域Ａ２には、ブリッジ部６０が設けられている。そのため、領域Ａ３における信号線路２０と補助グランド導体２４との距離は、領域Ａ２における信号線路２０と補助グランド導体２４との距離よりも大きい。これにより、領域Ａ２における信号線路２０に形成される容量が、領域Ａ３における信号線路２０に形成される容量よりも大きくなる。更に、領域Ａ２における磁界強度が領域Ａ３における磁界強度より小さくなる。つまり、領域Ａ２においてはＣ性が支配的になる。
ここで、信号線路２０の特性インピーダンスは、Ｌ性が支配的になれば大きくなり、Ｃ性が支配的になれば小さくなる。よって、信号線路２０の特性インピーダンスは、領域Ａ１において、最大値Ｚ１（例えば、７０Ω）となっている。また、信号線路２０の特性インピーダンスは、領域Ａ３において、中間値Ｚ３（例えば、５５Ω）となっている。また、信号線路２０の特性インピーダンスは、領域Ａ２において、最小値Ｚ２（例えば、３０Ω）となっている。信号線路２０には、複数の開口３０及び複数のブリッジ部６０が交互に重なっている。そのため、信号線路２０の特性インピーダンスは、周期的に変動する。そして、積層型フラットケーブル１０全体の特性インピーダンスは、所定の特性インピーダンス（例えば、５０Ω）である。
コネクタ１００ａ，１００ｂはそれぞれ、図１に示すように、接続部１２ｂ，１２ｃの表面上に実装される。コネクタ１００ａ，１００ｂの構成は同じであるので、以下にコネクタ１００ｂの構成を例に挙げて説明する。図６は、積層型フラットケーブル１０のコネクタ１００ｂの外観斜視図及び断面構造図である。
コネクタ１００ｂは、図１及び図６に示すように、コネクタ本体１０２、外部端子１０４，１０６、中心導体１０８及び外部導体１１０により構成されている。コネクタ本体１０２は、矩形状の板部材に円筒部材が連結された形状をなしており、樹脂等の絶縁材料により作製されている。
外部端子１０４は、コネクタ本体１０２の板部材のｚ軸方向の負方向側の面において、外部端子１６ｂと対向する位置に設けられている。外部端子１０６は、コネクタ本体１０２の板部材のｚ軸方向の負方向側の面において、開口Ｈｆ〜Ｈｈを介して露出している端子部２２ｃに対応する位置に設けられている。
中心導体１０８は、コネクタ本体１０２の円筒部材の中心に設けられており、外部端子１０４と接続されている。中心導体１０８は、高周波信号が入力又は出力する信号端子である。外部導体１１０は、コネクタ本体１０２の円筒部材の内周面に設けられており、外部端子１０６と接続されている。外部導体１１０は、接地電位に保たれるグランド端子である。
以上のように構成されたコネクタ１００ｂは、図３及び図６に示すように、外部端子１０４が外部端子１６ｂと接続され、外部端子１０６が端子部２２ｃと接続されるように、接続部１２ｃの表面上に実装される。これにより、信号線路２０は、中心導体１０８に電気的に接続されている。また、基準グランド導体２２及び補助グランド導体２４は、外部導体１１０に電気的に接続されている。
積層型フラットケーブル１０は、以下に説明するように用いられる。図７は、積層型フラットケーブル１０が用いられた電子機器２００をｙ軸方向及びｚ軸方向から平面視した図である。図８は、図７（ａ）のＣにおける断面構造図である。
電子機器２００は、積層型フラットケーブル１０、回路基板２０２ａ，２０２ｂ、レセプタクル２０４ａ，２０４ｂ、バッテリーパック（金属体）２０６及び筐体２１０を備えている。
回路基板２０２ａには、例えば、アンテナを含む送信回路又は受信回路が設けられている。回路基板２０２ｂには、例えば、給電回路が設けられている。バッテリーパック２０６は、例えば、リチウムイオン２次電池であり、その表面が金属カバーにより覆われた構造を有している。回路基板２０２ａ、バッテリーパック２０６及び回路基板２０２ｂは、ｘ軸方向の負方向側から正方向側へとこの順に並んでいる。
レセプタクル２０４ａ，２０４ｂはそれぞれ、回路基板２０２ａ，２０２ｂのｚ軸方向の負方向側の主面上に設けられている。レセプタクル２０４ａ，２０４ｂにはそれぞれ、コネクタ１００ａ，１００ｂが接続される。これにより、コネクタ１００ａ，１００ｂの中心導体１０８には、回路基板２０２ａ，２０２ｂ間を伝送される例えば２ＧＨzの周波数を有する高周波信号がレセプタクル２０４ａ，２０４ｂを介して印加される。また、コネクタ１００ａ，１００ｂの外部導体１１０には、回路基板２０２ａ，２０２ｂ及びレセプタクル２０４ａ，２０４ｂを介して、グランド電位に保たれる。これにより、積層型フラットケーブル１０は、回路基板２０２ａ，２０２ｂ間を接続している。
ここで、誘電体素体１２の表面（より正確には、保護層１４）は、図８に示すように、バッテリーパック２０６に対して接触している。そして、誘電体素体１２とバッテリーパック２０６とは、接着剤等により固定されている。誘電体素体１２の表面は、信号線路２０に関して基準グランド導体２２側に位置する主面である。よって、信号線路２０とバッテリーパック２０６との間には、ベタ状の（ｘ軸方向に連続的に延在する）基準グランド導体２２が位置している。
（積層型フラットケーブルの製造方法）
以下に、積層型フラットケーブル１０の製造方法について図２及び図９を参照しながら説明する。図９は、積層型フラットケーブル１０の製造時の工程断面図である。以下では、一つの積層型フラットケーブル１０が作製される場合を例にとって説明するが、実際には、大判の誘電体シートが積層及びカットされることにより、同時に複数の積層型フラットケーブル１０が作製される。
まず、表面上及び裏面上の全面に銅箔（金属膜）が形成された熱可塑性樹脂からなる誘電体シート１８ａを準備する。具体的には、誘電体シート１８ａの表面及び裏面に銅箔を張り付ける。また、誘電体シート１８ｂの裏面に銅箔を張り付ける。更に、誘電体シート１８ａ，１８ｂの銅箔の表面に、例えば、防錆のための亜鉛鍍金を施して、平滑化する。誘電体シート１８ａ，１８ｂは、液晶ポリマーである。また、銅箔の厚さは、１０μｍ〜２０μｍである。
次に、誘電体シート１８ａの表面上に形成された銅箔をパターニングすることにより、図２に示す外部端子１６ａ，１６ｂ及び基準グランド導体２２を誘電体シート１８ａの表面上に形成する。具体的には、誘電体シート１８ａの表面の銅箔上に、図２に示す外部端子１６ａ，１６ｂ及び基準グランド導体２２と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジスト液を吹き付けてレジストを除去する。これにより、図２に示すような、外部端子１６及び基準グランド導体２２が誘電体シート１８ａの表面上にフォトリソグラフィ工程により形成される。
次に、外部端子１６ａ，１６ｂ又は基準グランド導体２２を位置決めマークとして用いて誘電体シート１８ａの裏面上に形成された銅箔をパターニングすることにより、図２に示す信号線路２０を誘電体シート１８ａの裏面上に形成する。具体的には、誘電体シート１８ａの裏面の銅箔上に、図２に示す信号線路２０と同じ形状のレジストを外部端子１６ａ，１６ｂ又は基準グランド導体２２を位置決めマークとして用いて印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図２に示すような、信号線路２０が誘電体シート１８ａの裏面上にフォトリソグラフィ工程により形成されるなお、外部端子１６ａ，１６ｂ及び基準グランド導体２２と信号線路２０とを同じ工程において同時に形成してもよい。また、信号線路２０を形成した後に、信号線路２０を位置決めマークとして用いて外部端子１６ａ，１６ｂ及び基準グランド導体２２を形成してもよい。
次に、誘電体シート１８ｂの裏面上に形成された銅箔をパターニングすることにより、図２に示す補助グランド導体２４を誘電体シート１８ｂの裏面上に形成する。具体的には、誘電体シート１８ｂの裏面の銅箔上に、図２に示す補助グランド導体２４と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図２に示すような、補助グランド導体２４が誘電体シート１８ｂの裏面にフォトリソグラフィ工程により形成される。
次に、図９（ａ）及び図９（ｂ）に示すように、複数の開口３０が信号線路２０に沿って並び、かつ、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とが対向するように、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂをｚ軸方向の正方向側から負方向側へとこの順に積み重ねて誘電体素体１２を形成する。そして、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂに対してｚ軸方向の正方向側及び負方向側から熱及び圧力を加えることにより、接着層１９を軟化させて、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂを一体化する。
次に、図９（ｃ）に示すように、樹脂（レジスト）ペーストをスクリーン印刷により塗布することにより、誘電体シート１８ａの表面上に基準グランド導体２２を覆う保護層１４を形成する。更に、樹脂（レジスト）ペーストをスクリーン印刷により塗布することにより、誘電体シート１８ｂの裏面上に補助グランド導体２４を覆う保護層１５を形成する。
次に、図９（ｄ）に示すように、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂのスルーホールＴ１〜Ｔ４が形成される位置にレーザービームを照射することによって貫通孔ｈ１〜ｈ４（貫通孔ｈ３，ｈ４のみ図示）を形成する。そして、図９（ｅ）に示すように、Ｎｉ／Ａｕのめっきを施すことによって、貫通孔ｈ１〜ｈ４内に金属を充填し、スルーホールＴ１〜Ｔ４を形成する。めっき工程において、外部端子１６ａ，１６ｂ及び端子部２２ｂ，２２ｃの表面にもＮｉ／Ａｕのめっき膜が形成される。
最後に、接続部１２ｂ，１２ｃ上の外部端子１６ａ，１６ｂ及び端子部２２ｂ，２２ｃ上にはんだを用いてコネクタ１００ａ，１００ｂを実装する。これにより、図１に示す積層型フラットケーブル１０が得られる。
（効果）
以上のように構成された積層型フラットケーブル１０及びその製造方法によれば、信号線路２０の特性インピーダンスにばらつきが発生することを抑制できる。より詳細には、積層型フラットケーブル１０の設計時には、基準グランド導体２２が存在し補助グランド導体２４が存在しない状態における信号線路２０の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）よりも高くなるように、信号線路２０と基準グランド導体２２との間隔の設計を行う。次に、補助グランド導体２４を追加した状態における信号線路２０の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）となるように、補助グランド導体２４の開口３０の形状及び信号線路２０と補助グランド導体２４との間隔の設計を行う。
ここで、基準グランド導体２２が存在し補助グランド導体２４が存在しない状態における信号線路２０の特性インピーダンスは、信号線路２０と基準グランド導体２２との間隔によって定まる。よって、積層型フラットケーブル１０は、信号線路２０と基準グランド導体２２との間隔が設計値となるように、製造されることが要求される。
そこで、積層型フラットケーブル１０では、信号線路２０は、誘電体シート１８ａの裏面上に形成されている。開口３０が設けられている基準グランド導体２２は、誘電体シート１８ａの表面上に形成されている。すなわち、信号線路２０及び基準グランド導体２２は、同一の誘電体シート１８ａの両主面に形成されている。これにより、信号線路２０と基準グランド導体２２との間隔は、誘電体シート１８ａの厚さに保たれるようになる。すなわち、積層後の誘電体シート１８ａが前記設計値となるように積層型フラットケーブル１０を設計することによって、信号線路２０と基準グランド導体２２との間隔を設計値に近づけることが可能となる。その結果、信号線路２０の特性インピーダンスにばらつきが発生することを抑制できる。
また、積層型フラットケーブル１０及びその製造方法によれば、信号線路２０と基準グランド導体２２との間隔を設計値に精度よく近づけることができる。より詳細には、接着層が用いられずに、誘電体シートを圧着する場合には、誘電体シートが軟化するため、信号線路と基準グランドとの間隔が熱処理条件や加圧条件によってばらついてしまう。一方、積層型フラットケーブル１０及びその製造方法では、接着層１９が用いられているため、誘電体シート１８ａが大きく軟化しない。その結果、信号線路２０と基準グランド導体２２との間隔を設計値に精度良く近づけることができる。これは、誘電体シート１８ａが略軟化しない状態で接着層１９が誘電体シート１８ａと誘電体シート１８ｂとを接着（接合）しているためである。
更に、積層型フラットケーブル１０及びその製造方法によれば、誘電体シート１８ａの両主面に信号線路２０及び基準グランド導体２２が形成される。このため、信号線路２０及び基準グランド導体２２の位置精度は、フォトリソグラフィ工程の加工精度によって決定される。フォトリソグラフィ工程の加工精度は一般的に非常に高いので、信号線路２０及び基準グランド導体２２の位置精度も非常に高くなる。その結果、信号線路２０と基準グランド導体２２との間に位置ずれが発生することが抑制される。
また、積層型フラットケーブル１０では、外部端子１６ａ，１６ｂと信号線路２０とに位置ずれが生じることが抑制される。より詳細には、積層型フラットケーブル１０では、信号線路２０は、誘電体シート１８ａの裏面上に形成されている。外部端子１６ａ，１６ｂは、誘電体シート１８ａの表面上に形成されている。すなわち、信号線路２０及び外部端子１６ａ，１６ｂは、同一の誘電体シート１８ａの両主面に形成されている。このため、外部端子１６ａ，１６ｂ及び信号線路２０の位置精度は、フォトリソグラフィ工程の加工精度によって決定される。フォトリソグラフィ工程の加工精度は一般的に非常に高いので、外部端子１６ａ，１６ｂ及び信号線路２０の位置精度も非常に高くなる。更に、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂの積層時に誘電体シート１８ａと誘電体シート１８ｂとの間で積層ずれが発生することによって、信号線路２０と外部端子１６ａ，１６ｂとの間に位置ずれが発生することが抑制される。その結果、信号線路２０と外部端子１６ａ，１６ｂとの間で断線が発生したり、信号線路２０と外部端子１６ａ，１６ｂとの間の特性インピーダンスが所定の特性インピーダンスからずれたりすることが抑制される。
また、積層型フラットケーブル１０によれば、補助グランド導体２４に複数の開口３０が設けられているので、積層型フラットケーブル１０を容易に曲げることができる。
また、積層型フラットケーブル１０によれば、信号線路２０の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）からずれることを抑制できる。積層型フラットケーブル１０では、信号線路２０に関して基準グランド導体２２側に位置する誘電体素体１２の表面が、バッテリーパック２０６に対して接触している。すなわち、信号線路２０とバッテリーパック２０６との間には、開口３０が設けられた補助グランド導体２４ではなく、ベタ状の基準グランド導体２２が設けられている。これにより、信号線路２０とバッテリーパック２０６との間で電磁界結合が発生することが抑制される。その結果、積層型フラットケーブル１０では、信号線路２０の特性インピーダンスが所定の特性インピーダンスからずれることが抑制される。
また、積層型フラットケーブル１０によれば、誘電体素体１２の薄型化を図ることができる。より詳細には、補助グランド導体２４には開口３０が設けられている。信号線路２０は、開口３０と重なっている。これにより、信号線路２０と補助グランド導体２４との間には、容量が形成されにくくなる。したがって、信号線路２０の特性インピーダンスを所定の特性インピーダンス（例えば、５０Ω）に維持した状態で、信号線路２０と補助グランド導体２４とを近づけることが可能となる。その結果、積層型フラットケーブル１０の薄型化が図られる。積層型フラットケーブル１０の薄型化が図られると、積層型フラットケーブル１０を容易に曲げることが可能となる。
また、積層型フラットケーブル１０によれば、補助グランド導体２４は、保護層１５により覆われている。これにより、補助グランド導体２４は、誘電体素体１２の裏面において露出しない。そのため、誘電体素体１２の裏面に他の物品が配置されたとしても、補助グランド導体２４と他の物品とが直接に対向しないので、信号線路２０の特性インピーダンスの変動が抑制される。
（第１の変形例）
以下に、第１の変形例に係る積層型フラットケーブルの構成について図面を参照しながら説明する。図１０は、第１の変形例に係る積層型フラットケーブル１０ａの誘電体素体１２の分解図である。
積層型フラットケーブル１０ａは、保護層１４，１５の代わりに、誘電体シート１８ｃ，１８ｄ及び接着層１９ａ，１９ｂが設けられている点において、積層型フラットケーブル１０と相違する。
より詳細には、誘電体シート１８ａのｚ軸方向の正方向側には、接着層１９ａが積層されている。更に、接着層１９ａのｚ軸方向の正方向側には、誘電体シート１８ｃが積層されている。誘電体シート１８ｃ及び接着層１９ａには、保護層１４に設けられていた開口Ｈａ〜Ｈｈが設けられている。これにより、外部端子１６ａ，１６ｂ及び端子部２２ｂ，２２ｃが露出している。
また、誘電体シート１８ｂのｚ軸方向の負方向側には、接着層１９ｂが積層されている。更に、接着層１９ｂのｚ軸方向の負方向側には、誘電体シート１８ｄが積層されている。
以上のように構成された積層型フラットケーブル１０ａは、積層型フラットケーブル１０と同じ効果を奏することができる。
また、ポリイミドや液晶ポリマーからなる誘電体シート１８ｃ，１８ｄは、レジスト材からなる保護層１４，１５に比べて強度が高い。そのため、積層型フラットケーブル１０ａによれば、誘電体素体１２の強度が向上する。
（第２の変形例）
以下に、第２の変形例に係る積層型フラットケーブルの構成について図面を参照しながら説明する。図１１は、第１の変形例に係る積層型フラットケーブル１０ｂの断面構造図である。
積層型フラットケーブル１０ｂは、スルーホールＴ１〜Ｔ４の構造において積層型フラットケーブル１０と相違する。より詳細には、積層型フラットケーブル１０ｂでは、スルーホールＴ１〜Ｔ４は、貫通孔の内部が導体によって充填されておらず、中空構造をなしている。スルーホールＴ１〜Ｔ４は、めっきにより形成された金属膜によって貫通孔の内周面が覆われることによって構成されている。
積層型フラットケーブル１０ｂのスルーホールＴ１〜Ｔ４は、積層型フラットケーブル１０のスルーホールＴ１〜Ｔ４よりも変形しやすい。よって、積層型フラットケーブル１０ｂを積層型フラットケーブル１０よりも容易に変形させることが可能となる。
（第３の変形例）
以下に、第３の変形例に係る積層型フラットケーブルの構成について図面を参照しながら説明する。図１２は、積層型フラットケーブル１０ｃの信号線路２０及び補助グランド導体２４を積層方向から平面視した図である。
積層型フラットケーブル１０ｃは、信号線路２０及び開口３０の形状において積層型フラットケーブル１０と相違する。
より詳細には、開口３０は、領域Ａ３においてテーパー状をなしている。また、領域Ａ１における信号線路２０の線幅Ｗ１１は、領域Ａ２における信号線路２０の線幅Ｗ１２よりも大きい。そして、領域Ａ３では、信号線路２０は領域Ａ２に近づくにつれて線幅が細くなるテーパー状をなしている。
積層型フラットケーブル１０ｄによれば、領域Ａ３において信号線路２０と基準グランド導体２２との間隔は、領域Ａ１から領域Ａ２に近づくにしたがって徐々に小さくなる。よって、領域Ａ３において信号線路２０と基準グランド導体２２との間に形成される容量は、領域Ａ１から領域Ａ２に近づくにしたがって徐々に大きくなる。その結果、領域Ａ３における信号線路２０の特性インピーダンスＺ３が急激に変動することが抑制され、信号線路２０において高周波信号の反射が発生することが抑制される。
また、領域Ａ２における信号線路２０の線幅Ｗ１２は、領域Ａ１における信号線路２０の線幅Ｗ１１よりも小さい。よって、信号線路２０とブリッジ部６０との間に形成される容量が大きくなり過ぎることが抑制される。その結果、領域Ａ２における信号線路２０の特性インピーダンスＺ２が小さくなり過ぎることが抑制される。
（第４の変形例）
以下に、第４の変形例に係る積層型フラットケーブルの構成について図面を参照しながら説明する。図１３は、第４の変形例に係る積層型フラットケーブル１０ｄの誘電体素体１２の分解図である。
積層型フラットケーブル１０ｄは、接着層１９が設けられていない点において、積層型フラットケーブル１０と相違する。よって、誘電体シート１８ａと誘電体シート１８ｂとは、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とが接触するように積層されている。誘電体シート１８ａ，１８ｂの積層時に加熱処理が施されることによって、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とが軟化・溶融することによって、誘電体シート１８ａ，１８ｂが接着される。
なお、積層型フラットケーブル１０ｄでは、スルーホールＴ１〜Ｔ４の代わりに、ビアホール導体Ｂ１〜Ｂ６が設けられている。より詳細には、ビアホール導体Ｂ１は、誘電体シート１８ａをｚ軸方向に貫通しており、外部端子１６ａと信号線路２０のｘ軸方向の負方向側の端部とを接続している。ビアホール導体Ｂ２は、誘電体シート１８ａをｚ軸方向に貫通しており、外部端子１６ｂと信号線路２０のｘ軸方向の正方向側の端部とを接続している。
また、ビアホール導体Ｂ３は、誘電体シート１８ａの線路部１８ａ−ａをｚ軸方向に貫通しており、信号線路２０よりもｙ軸方向の正方向側に設けられている。ビアホール導体Ｂ５は、誘電体シート１８ｂの線路部１８ｂ−ａをｚ軸方向に貫通しており、信号線路２０よりもｙ軸方向の正方向側に設けられている。ビアホール導体Ｂ３，Ｂ５は、互いに接続されることにより一本のビアホール導体を構成しており、基準グランド導体２２と補助グランド導体２４とを接続している。
また、ビアホール導体Ｂ４は、誘電体シート１８ａの線路部１８ａ−ａをｚ軸方向に貫通しており、信号線路２０よりもｙ軸方向の負方向側に設けられている。ビアホール導体Ｂ６は、誘電体シート１８ｂの線路部１８ｂ−ａをｚ軸方向に貫通しており、信号線路２０よりもｙ軸方向の負方向側に設けられている。ビアホール導体Ｂ４，Ｂ６は、互いに接続されることにより一本のビアホール導体を構成しており、基準グランド導体２２と補助グランド導体２４とを接続している。
以上のように構成された積層型フラットケーブル１０ｄは、積層型フラットケーブル１０と同じ効果を奏することができる。
また、積層型フラットケーブル１０ｄでは、接着層１９が不要であるので、誘電体素体１２の薄型化が図られる。
また、積層型フラットケーブル１０ｄでは、ビアホール導体を形成できない接着層１９を用いていないので、スルーホールＴ１〜Ｔ４の代わりにビアホール導体Ｂ１〜Ｂ６を用いることが可能となる。そのため、ビアホール導体Ｂ１〜Ｂ６は、積層型フラットケーブル１０ｄの表面に露出することがない。その結果、ビアホール導体Ｂ１〜Ｂ６の腐食が抑制される。また、外部端子１６ａ，１６ｂのめっき時に、ビアホール導体Ｂ１〜Ｂ６がめっき液によって溶け出すことが抑制される。
（その他の実施形態）
本発明に係る積層型フラットケーブルは、積層型フラットケーブル１０，１０ａ〜１０ｄに限らず、その要旨の範囲内において変更可能である。
保護層１４，１５は、スクリーン印刷によって形成されているが、フォトリソグラフィ工程によって形成されてもよい。
また、基準グランド導体２２は、ベタ状の導体である。しかしながら、基準グランド導体２２には、開口が設けられていてもよい。ただし、基準グランド導体２２に設けられている開口の面積は、補助グランド導体２４に設けられている開口の面積よりも小さい。
また、積層型フラットケーブル１０，１０ａ〜１０ｃにおいて、補助グランド導体２４は、誘電体シート１８ｂの表面に形成されていてもよい。
本発明は、積層型フラットケーブル及びその製造方法に有用であり、特に、信号線路の特性インピーダンスにばらつきが発生することを抑制できる点において優れている。
Ｂ１〜Ｂ６ ビアホール導体
Ｔ１〜Ｔ４ スルーホール
１０，１０ａ〜１０ｄ 積層型フラットケーブル
１２ 誘電体素体
１４，１５ 保護層
１６ａ，１６ｂ 外部端子
１８ａ〜１８ｄ 誘電体シート
１９，１９ａ，１９ｂ 接着層
２０ 信号線路
２２ 基準グランド導体
２４ 補助グランド導体
３０ 開口
６０ ブリッジ部
１００ａ，１００ｂ コネクタ
本発明の一形態に係る積層型フラットケーブルは、第１の主面及び第２の主面を有する第１の基材層及び第３の主面及び第４の主面を有する第２の基材層が該第２の主面と該第３の主面とが対向するように積層されてなる積層体と、高周波信号が伝送される信号線路であって、前記第２の主面上に形成されている信号線路と、前記第１の主面上に形成され、かつ、前記信号線路と対向している基準グランド導体と、前記第３の主面上又は前記第４の主面上に形成され、かつ、前記信号線路と対向している補助グランド導体と、を備えており、前記補助グランド導体には、前記信号線路に沿って並んでいる複数の開口が設けられており、前記信号線路は、前記基準グランド導体及び前記補助グランド導体によって積層方向の両側から挟まれており、前記積層体は、前記第１の基材層と前記第２の基材層とを接着する接着層を更に有していること、を特徴とする。
本発明の一形態に係る積層型フラットケーブルの製造方法は、第１の基材層の第１の主面上に基準グランド導体を形成する第１の工程と、前記第１の基材層の第２の主面上に、該第２の主面の法線方向から平面視したときに、前記基準グランド導体と重なる信号線路を形成する第２の工程と、第２の基材層の第３の主面上又は第４の主面上に、複数の開口が設けられた補助グランド導体を形成する第３の工程と、前記複数の開口が前記信号線路に沿って並び、かつ、前記第２の主面と前記第３の主面とが対向するように、前記第１の基材層と前記第２の基材層とを積層する第４の工程と、を備えており、前記信号線路は、前記基準グランド導体及び前記補助グランド導体によって積層方向の両側から挟まれており、前記第４の工程では、前記第１の基材層と前記第２の基材層とを接着層によって接着すること、を特徴とする。
本発明は、高周波信号線路の製造方法に関し、より特定的には、高周波信号の伝送に用いられる高周波信号線路の製造方法に関する。
従来の高周波信号線路としては、例えば、特許文献１に記載の高周波信号線路が知られている。図１４は、特許文献１に記載の高周波信号線路５００の分解図である。
図１４に示す信号線路５００は、誘電体素体５１２、グランド導体５３０、信号線５３２及び補助グランド導体５３４を備えている。誘電体素体５１２は、誘電体シート５２２ａ〜５２２ｃがこの順に積層されて構成されている。
信号線５３２は、誘電体シート５２２ｂ上に設けられている。グランド導体５３０は、誘電体シート５２２ａ上に設けられており、誘電体シート５２２ａを介して信号線５３２と対向している。また、グランド導体５３０には、信号線５３２と重なる複数の開口５４０が設けられている。
グランド導体５３４は、誘電体シート５２２ｃ上に設けられており、誘電体シート５２２ｂを介して信号線５３２と対向している。
以上のように構成された信号線路５００では、グランド導体５３０に開口５４０が設けられているので、グランド導体５３０と信号線５３２との間に容量が形成されにくくなる。そのため、グランド導体５３０と信号線５３２との積層方向の間隔を小さくしても、これらの間に形成される容量が大きくなりすぎて、信号線５３２の特性インピーダンスが所望の特性インピーダンスからずれることが抑制される。その結果、信号線路５００では、誘電体素体５１２の薄型化を図ることが可能である。
しかしながら、特許文献１に記載の信号線路５００では、以下に説明するように、信号線５３２の特性インピーダンスにばらつきが発生するおそれがある。より詳細には、信号線路５００では、グランド導体５３０は開口５４０が設けられた導体であり、グランド導体５３４はベタ状の導体である。このような信号線路５００の設計時には、グランド導体５３４が存在しグランド導体５３０が存在しない状態における信号線５３２の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）よりも高くなるように、信号線５３２とグランド導体５３４との間隔の設計を行う。次に、グランド導体５３０を追加した状態における信号線５３２の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）となるように、グランド導体５３０の開口５４０の形状や信号線５３２とグランド導体５３０との間隔の設計を行う。
ここで、グランド導体５３４が存在しグランド導体５３０が存在しない状態における信号線５３２の特性インピーダンスは、信号線５３２とグランド導体５３４との間隔によって定まる。よって、信号線路５００は、信号線５３２とグランド導体５３４との間隔が設計値となるように、製造されることが要求される。
ところが、信号線５３２は誘電体シート５２２ｂ上に設けられ、グランド導体５３４は、誘電体シート５２２ｃ上に設けられている。そのため、誘電体シート５２２ｂ，５２２ｃの積層時における、誘電体シート５２２ｂ，５２２ｃ同士の接触状態のばらつきによって、信号線５３２とグランド導体５３４との間隔が設計値からずれてしまうおそれがある。その結果、信号線５３２の特性インピーダンスにばらつきが発生するおそれがある。
実用新案登録第３１７３１４３号公報
そこで、本発明の目的は、信号線路の特性インピーダンスにばらつきが発生することを抑制できる高周波信号線路の製造方法を提供することである。
また、本発明の一形態に係る高周波信号線路の製造方法は、第１の基材層の第１の主面上に基準グランド導体を形成する第１の工程と、前記第１の基材層の第２の主面上に、該第２の主面の法線方向から平面視したときに、前記基準グランド導体と重なる信号線路を形成する第２の工程と、第２の基材層の第３の主面上又は第４の主面上に、複数の開口が設けられた補助グランド導体を形成する第３の工程と、前記複数の開口が前記信号線路に沿って並び、かつ、前記第２の主面と前記第３の主面とが対向するように、前記第１の基材層と前記第２の基材層とを積層する第４の工程と、を備えており、前記信号線路は、前記基準グランド導体及び前記補助グランド導体によって積層方向の両側から挟まれており、前記第４の工程では、前記第１の基材層と前記第２の基材層とを接着層によって接着すること、を特徴とする。
本発明によれば、信号線路の特性インピーダンスにばらつきが発生することを抑制できる。
本発明の高周波信号線路の一実施形態に係る積層型フラットケーブルの外観斜視図である。 図１の積層型フラットケーブルの誘電体素体の分解図である。 図１の積層型フラットケーブルの断面構造図である。 積層型フラットケーブルの断面構造図である。 積層型フラットケーブルの信号線路及び補助グランド導体を積層方向から平面視した図である。 積層型フラットケーブルのコネクタの外観斜視図及び断面構造図である。 積層型フラットケーブルが用いられた電子機器をｙ軸方向及びｚ軸方向から平面視した図である。 図７（ａ）のＣにおける断面構造図である。 積層型フラットケーブルの製造時の工程断面図である。 第１の変形例に係る積層型フラットケーブルの積層体の分解図である。 第２の変形例に係る積層型フラットケーブルの断面構造図である。 第３の変形例に係る高周波信号線路の信号線路及び補助グランド導体を積層方向から平面視した図である。 第４の変形例に係る積層型フラットケーブルの積層体の分解図である。 特許文献１に記載の高周波信号線路の分解図である。
以下に、本発明の実施形態に係る高周波信号線路の製造方法について図面を参照しながら説明する。
（高周波信号線路の構成）
以下に、本発明の一実施形態に係る高周波信号線路である積層型フラットケーブルの構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る高周波信号線路の積層型フラットケーブル１０の外観斜視図である。図２は、図１の積層型フラットケーブル１０の誘電体素体１２の分解図である。図３は、図１の積層型フラットケーブル１０の断面構造図である。図４は、積層型フラットケーブル１０の断面構造図である。図５は、積層型フラットケーブル１０の信号線路２０及び補助グランド導体２４を積層方向から平面視した図である。図１ないし図５において、積層型フラットケーブル１０の積層方向をｚ軸方向と定義する。また、積層型フラットケーブル１０の長手方向をｘ軸方向と定義し、ｘ軸方向及びｚ軸方向に直交する方向をｙ軸方向と定義する。
積層型フラットケーブル１０は、例えば、携帯電話等の電子機器内において、２つの高周波回路を接続するために用いられる。積層型フラットケーブル１０は、図１ないし図３に示すように、誘電体素体１２、外部端子１６（１６ａ，１６ｂ）、信号線路２０、基準グランド導体２２、補助グランド導体２４、スルーホールＴ１〜Ｔ４及びコネクタ１００ａ，１００ｂを備えている。
誘電体素体１２は、図１に示すように、ｚ軸方向から平面視したときに、ｘ軸方向に延在する可撓性を有する板状部材であり、線路部１２ａ、接続部１２ｂ，１２ｃを含んでいる。誘電体素体１２は、図２に示すように、保護層１４、誘電体シート１８ａ、接着層１９、誘電体シート１８ｂ及び保護層１５がｚ軸方向の正方向側から負方向側へとこの順に積層されて構成されている積層体である。以下では、誘電体素体１２のｚ軸方向の正方向側の主面を表面と称し、誘電体素体１２のｚ軸方向の負方向側の主面を裏面と称す。
線路部１２ａは、図２に示すように、ｘ軸方向に延在している。接続部１２ｂ，１２ｃはそれぞれ、線路部１２ａのｘ軸方向の負方向側の端部及びｘ軸方向の正方向側の端部に接続されており、矩形状をなしている。接続部１２ｂ，１２ｃのｙ軸方向の幅は、線路部１２ａのｙ軸方向の幅よりも広い。
誘電体シート１８ａ，１８ｂは、図２に示すように、ｚ軸方法から平面視したときに、ｘ軸方向に延在しており、誘電体素体１２と同じ形状をなしている。誘電体シート１８ａ，１８ｂは、ポリイミドや液晶ポリマー等の可撓性を有する熱可塑性樹脂により構成されている。以下では、誘電体シート１８ａのｚ軸方向の正方向側の主面を表面（第１の主面）と称し、誘電体シート１８ａのｚ軸方向の負方向側の主面を裏面（第２の主面）と称す。誘電体シート１８ｂのｚ軸方向の正方向側の主面を表面（第３の主面）と称し、誘電体シート１８ｂのｚ軸方向の負方向側の主面を裏面（第４の主面）と称す
誘電体シート１８ａ，１８ｂは、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とが対向するように積層されている。ただし、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面との間には、接着層１９が設けられている。
誘電体シート１８ａの厚さＴ１１は、図４に示すように、誘電体シート１８ｂの厚さＴ１２よりも大きい。誘電体シート１８ａ，１８ｂの積層後において、厚さＴ１１は、例えば、５０〜３００μｍである。本実施形態では、厚さＴ１１は１００μｍである。また、厚さＴ１２は、例えば、１０〜１００μｍである。本実施形態では、厚さＴ１２は２５μｍである。
また、誘電体シート１８ａは、線路部１８ａ−ａ及び接続部１８ａ−ｂ，１８ａ−ｃにより構成されている。誘電体シート１８ｂは、線路部１８ｂ−ａ及び接続部１８ｂ−ｂ，１８ｂ−ｃにより構成されている。線路部１８ａ−ａ，１８ｂ−ａは、線路部１２ａを構成している。接続部１８ａ−ｂ，１８ｂ−ｂは、接続部１２ｂを構成している。接続部１８ａ−ｃ，１８ｂ−ｃは、接続部１２ｃを構成している。
接着層１９は、図２に示すように、ｚ軸方向から平面視したときに、ｘ軸方向に延在しており、誘電体素体１２と同じ形状をなしている。接着層１９は、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とを接着する接着剤の層であり、例えば、ポリイミドや酢酸ビニル等の樹脂系接着剤により構成されている。誘電体シート１８ａ，１８ｂの積層後において、接着層１９の厚さＴ１３（図４参照）は、例えば、１０μｍ〜５０μｍである。本実施形態では、厚さＴ１３は２５ μｍである。図４に示すように、厚さＴ１１は、厚さＴ１２と厚さＴ１３との合計よりも大きい。
信号線路２０は、図２に示すように、高周波信号が伝送され、誘電体シート１８ａの裏面上に形成されている線状導体である。信号線路２０は、線路部１８ａ−ａをｘ軸方向に延在している。信号線路２０のｘ軸方向の負方向側の端部は、接続部１８ａ−ｂの中央に位置している。信号線路２０のｘ軸方向の正方向側の端部は、接続部１８ａ−ｃの中央に位置している。信号線路２０には高周波信号が伝送される。信号線路２０の線幅は、例えば１００〜５００μｍである。本実施形態では、信号線路２０の線幅は３００μｍである。信号線路２０は、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。ここで、信号線路２０が誘電体シート１８ａの裏面に形成されているとは、誘電体シート１８ａの裏面にめっきにより形成された金属箔がパターニングされて信号線路２０が形成されていることや、誘電体シート１８ａの裏面に張り付けられた金属箔がパターニングされて信号線路２０が形成されていることを指す。また、信号線路２０の表面には平滑化が施されるので、信号線路２０が誘電体シート１８ａに接している面の表面粗さは信号線路２０が誘電体シート１８ａに接していない面の表面粗さよりも大きくなる。
基準グランド導体２２は、図２に示すように、誘電体シート１８ａの表面に形成され、誘電体シート１８ａを介して信号線路２０と対向している。より詳細には、基準グランド導体２２は、誘電体シート１８ａの表面においてｘ軸方向に延在しているベタ状の導体である。基準グランド導体２２は、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。ここで、基準グランド導体２２が誘電体シート１８ａの表面に形成されているとは、誘電体シート１８ａの表面にめっきにより形成された金属箔がパターニングされて基準グランド導体２２が形成されていることや、誘電体シート１８ａの表面に張り付けられた金属箔がパターニングされて基準グランド導体２２が形成されていることを指す。また、基準グランド導体２２の表面には平滑化が施されるので、基準グランド導体２２が誘電体シート１８ａに接している面の表面粗さは基準グランド導体２２が誘電体シート１８ａに接していない面の表面粗さよりも大きくなる。
また、基準グランド導体２２は、線路部２２ａ、端子部２２ｂ，２２ｃにより構成されている。線路部２２ａは、線路部１８ａ−ａの表面に設けられ、ｘ軸方向に延在している。端子部２２ｂは、線路部１８ａ−ｂの表面に設けられ、矩形状の環をなしている。端子部２２ｂは、線路部２２ａのｘ軸方向の負方向側の端部に接続されている。端子部２２ｃは、線路部１８ａ−ｃの表面に設けられ、矩形状の環をなしている。端子部２２ｃは、線路部２２ａのｘ軸方向の正方向側の端部に接続されている。
補助グランド導体２４は、図２に示すように、誘電体シート１８ｂの裏面に形成され、誘電体シート１８ｂ及び接着層１９を介して信号線路２０と対向している。より詳細には、補助グランド導体２４は、誘電体シート１８ｂの裏面においてｘ軸方向に延在している導体である。補助グランド導体２４には、信号線路２０に沿って並んでいる複数の開口３０が設けられている。以下に、開口３０について図面を参照しながら説明する。
開口３０は、図２及び図５に示すように、ｚ軸方向から平面視したときに、信号線路２０と重なっており、十字型をなしている。より詳細には、開口３０は、ｘ軸方向に長手方向を有する長方形の四隅が切り欠かれた形状をなしている。よって、開口３０のｘ軸方向の両端におけるｙ軸方向の幅Ｗ２は、開口３０のｘ軸方向の両端を除く中間部分におけるｙ軸方向の幅Ｗ１よりも小さくなっている。
また、複数の開口３０は、ｘ軸方向に一列に並んでいる。したがって、隣り合う開口３０間には補助グランド導体２４の一部が存在している。そこで、隣り合う開口３０間に存在している補助グランド導体２４の一部をブリッジ部６０と呼ぶ。これにより、補助グランド導体２４は、はしご状をなしている。また、信号線路２０は、複数の開口３０と複数のブリッジ部６０とが交互に重なっている。信号線路２０は、開口３０及びブリッジ部６０のｙ軸方向の中央をｘ軸方向に横切っている。
また、以下では、積層型フラットケーブル１０において、開口３０のｘ軸方向の両端に対応する領域を領域Ａ３と呼ぶ。また、積層型フラットケーブル１０において、開口３０のｘ軸方向の両端を除く中間部分に対応する領域を領域Ａ１と呼ぶ。また、積層型フラットケーブル１０において、ブリッジ部６０に対応する領域をＡ２と呼ぶ。
補助グランド導体２４は、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。ここで、補助グランド導体２４が誘電体シート１８ｂの裏面に形成されているとは、誘電体シート１８ｂの裏面にめっきにより形成された金属箔がパターニングされて補助グランド導体２４が形成されていることや、誘電体シート１８ｂの裏面に張り付けられた金属箔がパターニングされて補助グランド導体２４が形成されていることを指す。また、補助グランド導体２４の表面には平滑化が施されるので、補助グランド導体２４が誘電体シート１８ｂに接している面の表面粗さは補助グランド導体２４が誘電体シート１８ｂに接していない面の表面粗さよりも大きくなる。
また、補助グランド導体２４は、線路部２４ａ、端子部２４ｂ，２４ｃにより構成されている。線路部２４ａは、線路部１８ｂ−ａの裏面に設けられ、ｘ軸方向に延在している。端子部２４ｂは、線路部１８ｂ−ｂの裏面に設けられ、矩形状の環をなしている。端子部２４ｂは、線路部２４ａのｘ軸方向の負方向側の端部に接続されている。端子部２４ｃは、線路部１８ｂ−ｃの表面に設けられ、矩形状の環をなしている。端子部２４ｃは、線路部２４ａのｘ軸方向の正方向側の端部に接続されている。
外部端子１６ａは、図１及び図２に示すように、接続部１８ａ−ｂの表面上の中央に形成されている矩形状の導体である。よって、外部端子１６ａは、ｚ軸方向から平面視したときに、信号線路２０のｘ軸方向の負方向側の端部と重なっている。外部端子１６ｂは、図１及び図２に示すように、接続部１８ａ−ｃの表面上の中央に形成されている矩形状の導体である。よって、外部端子１６ｂは、ｚ軸方向から平面視したときに、信号線路２０のｘ軸方向の正方向側の端部と重なっている。外部端子１６ａ，１６ｂは、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。また、外部端子１６ａ，１６ｂの表面には、Ｎｉ／Ａｕめっきが施されている。ここで、外部端子１６ａ，１６ｂが誘電体シート１８ａの表面に形成されているとは、誘電体シート１８ａの表面にめっきにより形成された金属箔がパターニングされて外部端子１６ａ，１６ｂが形成されていることや、誘電体シート１８ａの表面に張り付けられた金属箔がパターニングされて外部端子１６ａ，１６ｂが形成されていることを指す。また、外部端子１６ａ，１６ｂの表面には平滑化が施されるので、外部端子１６ａ，１６ｂが誘電体シート１８ａに接している面の表面粗さは外部端子１６ａ，１６ｂが誘電体シート１８ａに接していない面の表面粗さよりも大きくなる。
以上のように、信号線路２０は、基準グランド導体２２及び補助グランド導体２４によって挟まれている。すなわち、信号線路２０、基準グランド導体２２及び補助グランド導体２４は、トリプレート型のストリップライン構造をなしている。また、信号線路２０と基準グランド導体２２との間隔は、図４に示すように誘電体シート１８ａの厚さＴ１１と略等しく、例えば、５０μｍ〜３００μｍである。本実施形態では、信号線路２０と基準グランド導体２２との間隔は、１７５μｍである。一方、信号線路２０と補助グランド導体２４との間隔は、図４に示すように誘電体シート１８ｂの厚さＴ１２及び接着層１９の厚さＴ１３の合計と略等しく、例えば、１０μｍ〜１００μｍである。本実施形態では、信号線路２０と補助グランド導体２４との間隔は、２５μｍである。すなわち、信号線路２０と補助グランド導体２４との間隔は、信号線路２０と基準グランド導体２２との間隔よりも小さくなるように設計されている。
スルーホールＴ１（層間接続部）は、誘電体シート１８ａの接続部１８ａ−ｂ、接着層１９及び誘電体シート１８ｂの接続部１８ｂ−ｂ（すなわち、誘電体素体１２）をｚ軸方向に貫通しており、外部端子１６ａと信号線路２０のｘ軸方向の負方向側の端部とを接続している。スルーホールＴ２（層間接続部）は、誘電体シート１８ａの接続部１８ａ−ｃ、接着層１９及び誘電体シート１８ｂの接続部１８ｂ−ｃ（すなわち、誘電体素体１２）をｚ軸方向に貫通しており、外部端子１６ｂと信号線路２０のｘ軸方向の正方向側の端部とを接続している。これにより、信号線路２０は、外部端子１６ａ，１６ｂ間に接続されている。スルーホールＴ１，Ｔ２は、誘電体素体１２に形成された貫通孔内にＮｉ／Ａｕめっきにより金属材料が充填されることによって形成されている。
スルーホールＴ３（層間接続部）は、誘電体シート１８ａの線路部１８ａ−ａ、接着層１９及び誘電体シート１８ｂの線路部１８ｂ−ａ（すなわち、誘電体素体１２）をｚ軸方向に貫通しており、基準グランド導体２２と補助グランド導体２４とを接続している。複数のスルーホールＴ３は、図２に示すように、各ブリッジ部６０よりもｙ軸方向の正方向側に設けられており、ｘ軸方向に一列に並んでいる。スルーホールＴ３は、誘電体素体１２に形成された貫通孔内にＮｉ／Ａｕめっきにより金属材料が充填されることによって形成されている。
スルーホールＴ４（層間接続部）は、誘電体シート１８ａの線路部１８ａ−ａ、接着層１９及び誘電体シート１８ｂの線路部１８ｂ−ａ（すなわち、誘電体素体１２）をｚ軸方向に貫通しており、基準グランド導体２２と補助グランド導体２４とを接続している。複数のスルーホールＴ４は、図２に示すように、各ブリッジ部６０よりもｙ軸方向の負方向側に設けられており、ｘ軸方向に一列に並んでいる。スルーホールＴ４は、誘電体素体１２に形成された貫通孔内にＮｉ／Ａｕめっきにより金属材料が充填されることによって形成されている。
保護層１４は、誘電体シート１８ａの表面の略全面を覆っている絶縁膜である。これにより、保護層１４は、基準グランド導体２２を覆っている。保護層１４は、例えば、レジスト材等の可撓性樹脂からなる。
また、保護層１４は、図２に示すように、線路部１４ａ及び接続部１４ｂ，１４ｃにより構成されている。線路部１４ａは、線路部１８ａ−ａの表面の全面を覆うことにより、線路部２２ａを覆っている。
接続部１４ｂは、線路部１４ａのｘ軸方向の負方向側の端部に接続されており、接続部１８ａ−ｂの表面を覆っている。ただし、接続部１４ｂには、開口Ｈａ〜Ｈｄが設けられている。開口Ｈａは、接続部１４ｂの中央に設けられている矩形状の開口である。外部端子１６ａは、開口Ｈａを介して外部に露出している。また、開口Ｈｂは、開口Ｈａよりもｙ軸方向の正方向側に設けられている矩形状の開口である。開口Ｈｃは、開口Ｈａよりもｘ軸方向の負方向側に設けられている矩形状の開口である。開口Ｈｄは、開口Ｈａよりもｙ軸方向の負方向側に設けられている矩形状の開口である。端子部２２ｂは、開口Ｈｂ〜Ｈｄを介して外部に露出することにより、外部端子として機能する。
接続部１４ｃは、線路部１４ａのｘ軸方向の正方向側の端部に接続されており、接続部１８ａ−ｃの表面を覆っている。ただし、接続部１４ｃには、開口Ｈｅ〜Ｈｈが設けられている。開口Ｈｅは、接続部１４ｃの中央に設けられている矩形状の開口である。外部端子１６ｂは、開口Ｈｅを介して外部に露出している。また、開口Ｈｆは、開口Ｈｅよりもｙ軸方向の正方向側に設けられている矩形状の開口である。開口Ｈｇは、開口Ｈｅよりもｘ軸方向の正方向側に設けられている矩形状の開口である。開口Ｈｈは、開口Ｈｅよりもｙ軸方向の負方向側に設けられている矩形状の開口である。端子部２２ｃは、開口Ｈｆ〜Ｈｈを介して外部に露出することにより、外部端子として機能する。
また、保護層１４には、スルーホールＴ３，Ｔ４に対応する位置にそれぞれ開口Ｈ１，Ｈ２が設けられている。
保護層１５は、誘電体シート１８ｂの裏面の略全面を覆っている絶縁膜である。これにより、保護層１５は、開口３０を含む補助グランド導体２４を覆っている。保護層１５は、例えば、レジスト材等の可撓性樹脂からなる。
また、保護層１５は、図２に示すように、線路部１５ａ及び接続部１５ｂ，１５ｃにより構成されている。線路部１５ａは、線路部１８ｂ−ａの裏面の全面を覆うことにより、線路部２４ａを覆っている。
接続部１５ｂは、線路部１５ａのｘ軸方向の負方向側の端部に接続されており、接続部１８ｂ−ｂの裏面を覆っている。これにより、接続部１５ｂは、端子部２４ｂを覆っている。接続部１５ｃは、線路部１５ａのｘ軸方向の正方向側の端部に接続されており、接続部１８ｂ−ｃの裏面を覆っている。これにより、接続部１５ｃは、端子部２４ｃを覆っている。
また、保護層１５には、スルーホールＴ１，Ｔ２，Ｔ３，Ｔ４に対応する位置にそれぞれ開口Ｈ５，Ｈ６，Ｈ３，Ｈ４が設けられている。
以上のように構成された積層型フラットケーブル１０では、信号線路２０の特性インピーダンスは、隣り合う２つのブリッジ部６０間において、最小値Ｚ２、中間値Ｚ３、最大値Ｚ１の順に増加した後に、最大値Ｚ１、中間値Ｚ３、最小値Ｚ２の順に減少するように変動する。より詳細には、開口３０は、図５に示すように、領域Ａ１において幅Ｗ１を有しており、領域Ａ３において幅Ｗ１よりも小さな幅Ｗ２を有している。そのため、領域Ａ１における信号線路２０と補助グランド導体２４との距離は、領域Ａ３における信号線路２０と補助グランド導体２４との距離よりも大きい。これにより、領域Ａ１における信号線路２０に発生する磁界の強度が、領域Ａ３における信号線路２０に発生する磁界の強度よりも大きくなり、領域Ａ１におけるインダクタンス成分が大きくなる。つまり、領域Ａ１においてはＬ性が支配的になる。
更に、領域Ａ２には、ブリッジ部６０が設けられている。そのため、領域Ａ３における信号線路２０と補助グランド導体２４との距離は、領域Ａ２における信号線路２０と補助グランド導体２４との距離よりも大きい。これにより、領域Ａ２における信号線路２０に形成される容量が、領域Ａ３における信号線路２０に形成される容量よりも大きくなる。更に、領域Ａ２における磁界強度が領域Ａ３における磁界強度より小さくなる。つまり、領域Ａ２においてはＣ性が支配的になる。
ここで、信号線路２０の特性インピーダンスは、Ｌ性が支配的になれば大きくなり、Ｃ性が支配的になれば小さくなる。よって、信号線路２０の特性インピーダンスは、領域Ａ１において、最大値Ｚ１（例えば、７０Ω）となっている。また、信号線路２０の特性インピーダンスは、領域Ａ３において、中間値Ｚ３（例えば、５５Ω）となっている。また、信号線路２０の特性インピーダンスは、領域Ａ２において、最小値Ｚ２（例えば、３０Ω）となっている。信号線路２０には、複数の開口３０及び複数のブリッジ部６０が交互に重なっている。そのため、信号線路２０の特性インピーダンスは、周期的に変動する。そして、積層型フラットケーブル１０全体の特性インピーダンスは、所定の特性インピーダンス（例えば、５０Ω）である。
コネクタ１００ａ，１００ｂはそれぞれ、図１に示すように、接続部１２ｂ，１２ｃの表面上に実装される。コネクタ１００ａ，１００ｂの構成は同じであるので、以下にコネクタ１００ｂの構成を例に挙げて説明する。図６は、積層型フラットケーブル１０のコネクタ１００ｂの外観斜視図及び断面構造図である。
コネクタ１００ｂは、図１及び図６に示すように、コネクタ本体１０２、外部端子１０４，１０６、中心導体１０８及び外部導体１１０により構成されている。コネクタ本体１０２は、矩形状の板部材に円筒部材が連結された形状をなしており、樹脂等の絶縁材料により作製されている。
外部端子１０４は、コネクタ本体１０２の板部材のｚ軸方向の負方向側の面において、外部端子１６ｂと対向する位置に設けられている。外部端子１０６は、コネクタ本体１０２の板部材のｚ軸方向の負方向側の面において、開口Ｈｆ〜Ｈｈを介して露出している端子部２２ｃに対応する位置に設けられている。
中心導体１０８は、コネクタ本体１０２の円筒部材の中心に設けられており、外部端子１０４と接続されている。中心導体１０８は、高周波信号が入力又は出力する信号端子である。外部導体１１０は、コネクタ本体１０２の円筒部材の内周面に設けられており、外部端子１０６と接続されている。外部導体１１０は、接地電位に保たれるグランド端子である。
以上のように構成されたコネクタ１００ｂは、図３及び図６に示すように、外部端子１０４が外部端子１６ｂと接続され、外部端子１０６が端子部２２ｃと接続されるように、接続部１２ｃの表面上に実装される。これにより、信号線路２０は、中心導体１０８に電気的に接続されている。また、基準グランド導体２２及び補助グランド導体２４は、外部導体１１０に電気的に接続されている。
積層型フラットケーブル１０は、以下に説明するように用いられる。図７は、積層型フラットケーブル１０が用いられた電子機器２００をｙ軸方向及びｚ軸方向から平面視した図である。図８は、図７（ａ）のＣにおける断面構造図である。
電子機器２００は、積層型フラットケーブル１０、回路基板２０２ａ，２０２ｂ、レセプタクル２０４ａ，２０４ｂ、バッテリーパック（金属体）２０６及び筐体２１０を備えている。
回路基板２０２ａには、例えば、アンテナを含む送信回路又は受信回路が設けられている。回路基板２０２ｂには、例えば、給電回路が設けられている。バッテリーパック２０６は、例えば、リチウムイオン２次電池であり、その表面が金属カバーにより覆われた構造を有している。回路基板２０２ａ、バッテリーパック２０６及び回路基板２０２ｂは、ｘ軸方向の負方向側から正方向側へとこの順に並んでいる。
レセプタクル２０４ａ，２０４ｂはそれぞれ、回路基板２０２ａ，２０２ｂのｚ軸方向の負方向側の主面上に設けられている。レセプタクル２０４ａ，２０４ｂにはそれぞれ、コネクタ１００ａ，１００ｂが接続される。これにより、コネクタ１００ａ，１００ｂの中心導体１０８には、回路基板２０２ａ，２０２ｂ間を伝送される例えば２ＧＨzの周波数を有する高周波信号がレセプタクル２０４ａ，２０４ｂを介して印加される。また、コネクタ１００ａ，１００ｂの外部導体１１０には、回路基板２０２ａ，２０２ｂ及びレセプタクル２０４ａ，２０４ｂを介して、グランド電位に保たれる。これにより、積層型フラットケーブル１０は、回路基板２０２ａ，２０２ｂ間を接続している。
ここで、誘電体素体１２の表面（より正確には、保護層１４）は、図８に示すように、バッテリーパック２０６に対して接触している。そして、誘電体素体１２とバッテリーパック２０６とは、接着剤等により固定されている。誘電体素体１２の表面は、信号線路２０に関して基準グランド導体２２側に位置する主面である。よって、信号線路２０とバッテリーパック２０６との間には、ベタ状の（ｘ軸方向に連続的に延在する）基準グランド導体２２が位置している。
（積層型フラットケーブルの製造方法）
以下に、積層型フラットケーブル１０の製造方法について図２及び図９を参照しながら説明する。図９は、積層型フラットケーブル１０の製造時の工程断面図である。以下では、一つの積層型フラットケーブル１０が作製される場合を例にとって説明するが、実際には、大判の誘電体シートが積層及びカットされることにより、同時に複数の積層型フラットケーブル１０が作製される。
まず、表面上及び裏面上の全面に銅箔（金属膜）が形成された熱可塑性樹脂からなる誘電体シート１８ａを準備する。具体的には、誘電体シート１８ａの表面及び裏面に銅箔を張り付ける。また、誘電体シート１８ｂの裏面に銅箔を張り付ける。更に、誘電体シート１８ａ，１８ｂの銅箔の表面に、例えば、防錆のための亜鉛鍍金を施して、平滑化する。誘電体シート１８ａ，１８ｂは、液晶ポリマーである。また、銅箔の厚さは、１０μｍ〜２０μｍである。
次に、誘電体シート１８ａの表面上に形成された銅箔をパターニングすることにより、図２に示す外部端子１６ａ，１６ｂ及び基準グランド導体２２を誘電体シート１８ａの表面上に形成する。具体的には、誘電体シート１８ａの表面の銅箔上に、図２に示す外部端子１６ａ，１６ｂ及び基準グランド導体２２と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジスト液を吹き付けてレジストを除去する。これにより、図２に示すような、外部端子１６及び基準グランド導体２２が誘電体シート１８ａの表面上にフォトリソグラフィ工程により形成される。
次に、外部端子１６ａ，１６ｂ又は基準グランド導体２２を位置決めマークとして用いて誘電体シート１８ａの裏面上に形成された銅箔をパターニングすることにより、図２に示す信号線路２０を誘電体シート１８ａの裏面上に形成する。具体的には、誘電体シート１８ａの裏面の銅箔上に、図２に示す信号線路２０と同じ形状のレジストを外部端子１６ａ，１６ｂ又は基準グランド導体２２を位置決めマークとして用いて印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図２に示すような、信号線路２０が誘電体シート１８ａの裏面上にフォトリソグラフィ工程により形成されるなお、外部端子１６ａ，１６ｂ及び基準グランド導体２２と信号線路２０とを同じ工程において同時に形成してもよい。また、信号線路２０を形成した後に、信号線路２０を位置決めマークとして用いて外部端子１６ａ，１６ｂ及び基準グランド導体２２を形成してもよい。
次に、誘電体シート１８ｂの裏面上に形成された銅箔をパターニングすることにより、図２に示す補助グランド導体２４を誘電体シート１８ｂの裏面上に形成する。具体的には、誘電体シート１８ｂの裏面の銅箔上に、図２に示す補助グランド導体２４と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図２に示すような、補助グランド導体２４が誘電体シート１８ｂの裏面にフォトリソグラフィ工程により形成される。
次に、図９（ａ）及び図９（ｂ）に示すように、複数の開口３０が信号線路２０に沿って並び、かつ、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とが対向するように、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂをｚ軸方向の正方向側から負方向側へとこの順に積み重ねて誘電体素体１２を形成する。そして、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂに対してｚ軸方向の正方向側及び負方向側から熱及び圧力を加えることにより、接着層１９を軟化させて、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂを一体化する。
次に、図９（ｃ）に示すように、樹脂（レジスト）ペーストをスクリーン印刷により塗布することにより、誘電体シート１８ａの表面上に基準グランド導体２２を覆う保護層１４を形成する。更に、樹脂（レジスト）ペーストをスクリーン印刷により塗布することにより、誘電体シート１８ｂの裏面上に補助グランド導体２４を覆う保護層１５を形成する。
次に、図９（ｄ）に示すように、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂのスルーホールＴ１〜Ｔ４が形成される位置にレーザービームを照射することによって貫通孔ｈ１〜ｈ４（貫通孔ｈ３，ｈ４のみ図示）を形成する。そして、図９（ｅ）に示すように、Ｎｉ／Ａｕのめっきを施すことによって、貫通孔ｈ１〜ｈ４内に金属を充填し、スルーホールＴ１〜Ｔ４を形成する。めっき工程において、外部端子１６ａ，１６ｂ及び端子部２２ｂ，２２ｃの表面にもＮｉ／Ａｕのめっき膜が形成される。
最後に、接続部１２ｂ，１２ｃ上の外部端子１６ａ，１６ｂ及び端子部２２ｂ，２２ｃ上にはんだを用いてコネクタ１００ａ，１００ｂを実装する。これにより、図１に示す積層型フラットケーブル１０が得られる。
（効果）
以上のように構成された積層型フラットケーブル１０及びその製造方法によれば、信号線路２０の特性インピーダンスにばらつきが発生することを抑制できる。より詳細には、積層型フラットケーブル１０の設計時には、基準グランド導体２２が存在し補助グランド導体２４が存在しない状態における信号線路２０の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）よりも高くなるように、信号線路２０と基準グランド導体２２との間隔の設計を行う。次に、補助グランド導体２４を追加した状態における信号線路２０の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）となるように、補助グランド導体２４の開口３０の形状及び信号線路２０と補助グランド導体２４との間隔の設計を行う。
ここで、基準グランド導体２２が存在し補助グランド導体２４が存在しない状態における信号線路２０の特性インピーダンスは、信号線路２０と基準グランド導体２２との間隔によって定まる。よって、積層型フラットケーブル１０は、信号線路２０と基準グランド導体２２との間隔が設計値となるように、製造されることが要求される。
そこで、積層型フラットケーブル１０では、信号線路２０は、誘電体シート１８ａの裏面上に形成されている。開口３０が設けられている基準グランド導体２２は、誘電体シート１８ａの表面上に形成されている。すなわち、信号線路２０及び基準グランド導体２２は、同一の誘電体シート１８ａの両主面に形成されている。これにより、信号線路２０と基準グランド導体２２との間隔は、誘電体シート１８ａの厚さに保たれるようになる。すなわち、積層後の誘電体シート１８ａが前記設計値となるように積層型フラットケーブル１０を設計することによって、信号線路２０と基準グランド導体２２との間隔を設計値に近づけることが可能となる。その結果、信号線路２０の特性インピーダンスにばらつきが発生することを抑制できる。
また、積層型フラットケーブル１０及びその製造方法によれば、信号線路２０と基準グランド導体２２との間隔を設計値に精度よく近づけることができる。より詳細には、接着層が用いられずに、誘電体シートを圧着する場合には、誘電体シートが軟化するため、信号線路と基準グランドとの間隔が熱処理条件や加圧条件によってばらついてしまう。一方、積層型フラットケーブル１０及びその製造方法では、接着層１９が用いられているため、誘電体シート１８ａが大きく軟化しない。その結果、信号線路２０と基準グランド導体２２との間隔を設計値に精度良く近づけることができる。これは、誘電体シート１８ａが略軟化しない状態で接着層１９が誘電体シート１８ａと誘電体シート１８ｂとを接着（接合）しているためである。
更に、積層型フラットケーブル１０及びその製造方法によれば、誘電体シート１８ａの両主面に信号線路２０及び基準グランド導体２２が形成される。このため、信号線路２０及び基準グランド導体２２の位置精度は、フォトリソグラフィ工程の加工精度によって決定される。フォトリソグラフィ工程の加工精度は一般的に非常に高いので、信号線路２０及び基準グランド導体２２の位置精度も非常に高くなる。その結果、信号線路２０と基準グランド導体２２との間に位置ずれが発生することが抑制される。
また、積層型フラットケーブル１０では、外部端子１６ａ，１６ｂと信号線路２０とに位置ずれが生じることが抑制される。より詳細には、積層型フラットケーブル１０では、信号線路２０は、誘電体シート１８ａの裏面上に形成されている。外部端子１６ａ，１６ｂは、誘電体シート１８ａの表面上に形成されている。すなわち、信号線路２０及び外部端子１６ａ，１６ｂは、同一の誘電体シート１８ａの両主面に形成されている。このため、外部端子１６ａ，１６ｂ及び信号線路２０の位置精度は、フォトリソグラフィ工程の加工精度によって決定される。フォトリソグラフィ工程の加工精度は一般的に非常に高いので、外部端子１６ａ，１６ｂ及び信号線路２０の位置精度も非常に高くなる。更に、誘電体シート１８ａ、接着層１９及び誘電体シート１８ｂの積層時に誘電体シート１８ａと誘電体シート１８ｂとの間で積層ずれが発生することによって、信号線路２０と外部端子１６ａ，１６ｂとの間に位置ずれが発生することが抑制される。その結果、信号線路２０と外部端子１６ａ，１６ｂとの間で断線が発生したり、信号線路２０と外部端子１６ａ，１６ｂとの間の特性インピーダンスが所定の特性インピーダンスからずれたりすることが抑制される。
また、積層型フラットケーブル１０によれば、補助グランド導体２４に複数の開口３０が設けられているので、積層型フラットケーブル１０を容易に曲げることができる。
また、積層型フラットケーブル１０によれば、信号線路２０の特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）からずれることを抑制できる。積層型フラットケーブル１０では、信号線路２０に関して基準グランド導体２２側に位置する誘電体素体１２の表面が、バッテリーパック２０６に対して接触している。すなわち、信号線路２０とバッテリーパック２０６との間には、開口３０が設けられた補助グランド導体２４ではなく、ベタ状の基準グランド導体２２が設けられている。これにより、信号線路２０とバッテリーパック２０６との間で電磁界結合が発生することが抑制される。その結果、積層型フラットケーブル１０では、信号線路２０の特性インピーダンスが所定の特性インピーダンスからずれることが抑制される。
また、積層型フラットケーブル１０によれば、誘電体素体１２の薄型化を図ることができる。より詳細には、補助グランド導体２４には開口３０が設けられている。信号線路２０は、開口３０と重なっている。これにより、信号線路２０と補助グランド導体２４との間には、容量が形成されにくくなる。したがって、信号線路２０の特性インピーダンスを所定の特性インピーダンス（例えば、５０Ω）に維持した状態で、信号線路２０と補助グランド導体２４とを近づけることが可能となる。その結果、積層型フラットケーブル１０の薄型化が図られる。積層型フラットケーブル１０の薄型化が図られると、積層型フラットケーブル１０を容易に曲げることが可能となる。
また、積層型フラットケーブル１０によれば、補助グランド導体２４は、保護層１５により覆われている。これにより、補助グランド導体２４は、誘電体素体１２の裏面において露出しない。そのため、誘電体素体１２の裏面に他の物品が配置されたとしても、補助グランド導体２４と他の物品とが直接に対向しないので、信号線路２０の特性インピーダンスの変動が抑制される。
（第１の変形例）
以下に、第１の変形例に係る積層型フラットケーブルの構成について図面を参照しながら説明する。図１０は、第１の変形例に係る積層型フラットケーブル１０ａの誘電体素体１２の分解図である。
積層型フラットケーブル１０ａは、保護層１４，１５の代わりに、誘電体シート１８ｃ，１８ｄ及び接着層１９ａ，１９ｂが設けられている点において、積層型フラットケーブル１０と相違する。
より詳細には、誘電体シート１８ａのｚ軸方向の正方向側には、接着層１９ａが積層されている。更に、接着層１９ａのｚ軸方向の正方向側には、誘電体シート１８ｃが積層されている。誘電体シート１８ｃ及び接着層１９ａには、保護層１４に設けられていた開口Ｈａ〜Ｈｈが設けられている。これにより、外部端子１６ａ，１６ｂ及び端子部２２ｂ，２２ｃが露出している。
また、誘電体シート１８ｂのｚ軸方向の負方向側には、接着層１９ｂが積層されている。更に、接着層１９ｂのｚ軸方向の負方向側には、誘電体シート１８ｄが積層されている。
以上のように構成された積層型フラットケーブル１０ａは、積層型フラットケーブル１０と同じ効果を奏することができる。
また、ポリイミドや液晶ポリマーからなる誘電体シート１８ｃ，１８ｄは、レジスト材からなる保護層１４，１５に比べて強度が高い。そのため、積層型フラットケーブル１０ａによれば、誘電体素体１２の強度が向上する。
（第２の変形例）
以下に、第２の変形例に係る積層型フラットケーブルの構成について図面を参照しながら説明する。図１１は、第１の変形例に係る積層型フラットケーブル１０ｂの断面構造図である。
積層型フラットケーブル１０ｂは、スルーホールＴ１〜Ｔ４の構造において積層型フラットケーブル１０と相違する。より詳細には、積層型フラットケーブル１０ｂでは、スルーホールＴ１〜Ｔ４は、貫通孔の内部が導体によって充填されておらず、中空構造をなしている。スルーホールＴ１〜Ｔ４は、めっきにより形成された金属膜によって貫通孔の内周面が覆われることによって構成されている。
積層型フラットケーブル１０ｂのスルーホールＴ１〜Ｔ４は、積層型フラットケーブル１０のスルーホールＴ１〜Ｔ４よりも変形しやすい。よって、積層型フラットケーブル１０ｂを積層型フラットケーブル１０よりも容易に変形させることが可能となる。
（第３の変形例）
以下に、第３の変形例に係る積層型フラットケーブルの構成について図面を参照しながら説明する。図１２は、積層型フラットケーブル１０ｃの信号線路２０及び補助グランド導体２４を積層方向から平面視した図である。
積層型フラットケーブル１０ｃは、信号線路２０及び開口３０の形状において積層型フラットケーブル１０と相違する。
より詳細には、開口３０は、領域Ａ３においてテーパー状をなしている。また、領域Ａ１における信号線路２０の線幅Ｗ１１は、領域Ａ２における信号線路２０の線幅Ｗ１２よりも大きい。そして、領域Ａ３では、信号線路２０は領域Ａ２に近づくにつれて線幅が細くなるテーパー状をなしている。
積層型フラットケーブル１０ｄによれば、領域Ａ３において信号線路２０と基準グランド導体２２との間隔は、領域Ａ１から領域Ａ２に近づくにしたがって徐々に小さくなる。よって、領域Ａ３において信号線路２０と基準グランド導体２２との間に形成される容量は、領域Ａ１から領域Ａ２に近づくにしたがって徐々に大きくなる。その結果、領域Ａ３における信号線路２０の特性インピーダンスＺ３が急激に変動することが抑制され、信号線路２０において高周波信号の反射が発生することが抑制される。
また、領域Ａ２における信号線路２０の線幅Ｗ１２は、領域Ａ１における信号線路２０の線幅Ｗ１１よりも小さい。よって、信号線路２０とブリッジ部６０との間に形成される容量が大きくなり過ぎることが抑制される。その結果、領域Ａ２における信号線路２０の特性インピーダンスＺ２が小さくなり過ぎることが抑制される。
（第４の変形例）
以下に、第４の変形例に係る積層型フラットケーブルの構成について図面を参照しながら説明する。図１３は、第４の変形例に係る積層型フラットケーブル１０ｄの誘電体素体１２の分解図である。
積層型フラットケーブル１０ｄは、接着層１９が設けられていない点において、積層型フラットケーブル１０と相違する。よって、誘電体シート１８ａと誘電体シート１８ｂとは、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とが接触するように積層されている。誘電体シート１８ａ，１８ｂの積層時に加熱処理が施されることによって、誘電体シート１８ａの裏面と誘電体シート１８ｂの表面とが軟化・溶融することによって、誘電体シート１８ａ，１８ｂが接着される。
なお、積層型フラットケーブル１０ｄでは、スルーホールＴ１〜Ｔ４の代わりに、ビアホール導体Ｂ１〜Ｂ６が設けられている。より詳細には、ビアホール導体Ｂ１は、誘電体シート１８ａをｚ軸方向に貫通しており、外部端子１６ａと信号線路２０のｘ軸方向の負方向側の端部とを接続している。ビアホール導体Ｂ２は、誘電体シート１８ａをｚ軸方向に貫通しており、外部端子１６ｂと信号線路２０のｘ軸方向の正方向側の端部とを接続している。
また、ビアホール導体Ｂ３は、誘電体シート１８ａの線路部１８ａ−ａをｚ軸方向に貫通しており、信号線路２０よりもｙ軸方向の正方向側に設けられている。ビアホール導体Ｂ５は、誘電体シート１８ｂの線路部１８ｂ−ａをｚ軸方向に貫通しており、信号線路２０よりもｙ軸方向の正方向側に設けられている。ビアホール導体Ｂ３，Ｂ５は、互いに接続されることにより一本のビアホール導体を構成しており、基準グランド導体２２と補助グランド導体２４とを接続している。
また、ビアホール導体Ｂ４は、誘電体シート１８ａの線路部１８ａ−ａをｚ軸方向に貫通しており、信号線路２０よりもｙ軸方向の負方向側に設けられている。ビアホール導体Ｂ６は、誘電体シート１８ｂの線路部１８ｂ−ａをｚ軸方向に貫通しており、信号線路２０よりもｙ軸方向の負方向側に設けられている。ビアホール導体Ｂ４，Ｂ６は、互いに接続されることにより一本のビアホール導体を構成しており、基準グランド導体２２と補助グランド導体２４とを接続している。
以上のように構成された積層型フラットケーブル１０ｄは、積層型フラットケーブル１０と同じ効果を奏することができる。
また、積層型フラットケーブル１０ｄでは、接着層１９が不要であるので、誘電体素体１２の薄型化が図られる。
また、積層型フラットケーブル１０ｄでは、ビアホール導体を形成できない接着層１９を用いていないので、スルーホールＴ１〜Ｔ４の代わりにビアホール導体Ｂ１〜Ｂ６を用いることが可能となる。そのため、ビアホール導体Ｂ１〜Ｂ６は、積層型フラットケーブル１０ｄの表面に露出することがない。その結果、ビアホール導体Ｂ１〜Ｂ６の腐食が抑制される。また、外部端子１６ａ，１６ｂのめっき時に、ビアホール導体Ｂ１〜Ｂ６がめっき液によって溶け出すことが抑制される。
（その他の実施形態）
本発明に係る積層型フラットケーブルは、積層型フラットケーブル１０，１０ａ〜１０ｄに限らず、その要旨の範囲内において変更可能である。
保護層１４，１５は、スクリーン印刷によって形成されているが、フォトリソグラフィ工程によって形成されてもよい。
また、基準グランド導体２２は、ベタ状の導体である。しかしながら、基準グランド導体２２には、開口が設けられていてもよい。ただし、基準グランド導体２２に設けられている開口の面積は、補助グランド導体２４に設けられている開口の面積よりも小さい。
また、積層型フラットケーブル１０，１０ａ〜１０ｃにおいて、補助グランド導体２４は、誘電体シート１８ｂの表面に形成されていてもよい。
本発明は、高周波信号線路の製造方法に有用であり、特に、信号線路の特性インピーダンスにばらつきが発生することを抑制できる点において優れている。
Ｂ１〜Ｂ６ ビアホール導体
Ｔ１〜Ｔ４ スルーホール
１０，１０ａ〜１０ｄ 積層型フラットケーブル
１２ 誘電体素体
１４，１５ 保護層
１６ａ，１６ｂ 外部端子
１８ａ〜１８ｄ 誘電体シート
１９，１９ａ，１９ｂ 接着層
２０ 信号線路
２２ 基準グランド導体
２４ 補助グランド導体
３０ 開口
６０ ブリッジ部
１００ａ，１００ｂ コネクタ

Claims (13)

  1. 第１の主面及び第２の主面を有する第１の基材層及び第３の主面及び第４の主面を有する第２の基材層が該第２の主面と該第３の主面とが対向するように積層されてなる積層体と、
    高周波信号が伝送される信号線路であって、前記第２の主面上に形成されている信号線路と、
    前記第１の主面上に形成され、かつ、前記信号線路と対向している基準グランド導体と、
    前記第３の主面上又は前記第４の主面上に形成され、かつ、前記信号線路と対向している補助グランド導体と、
    を備えており、
    前記補助グランド導体には、前記信号線路に沿って並んでいる複数の開口が設けられていること、
    を特徴とする積層型フラットケーブル。
  2. 積層方向から平面視したときに、前記信号線路の一端と重なっている外部端子であって、前記第１の主面上に形成されている外部端子と、
    前記信号線路と前記外部端子とを接続し、かつ、前記第１の基材層を積層方向に貫通している層間接続部を、
    更に備えていること、
    を特徴とする請求項１に記載の積層型フラットケーブル。
  3. 前記積層体は、前記第１の基材層と前記第２の基材層とを接着する接着層を更に有していること、
    を特徴とする請求項１又は請求項２のいずれかに記載の積層型フラットケーブル。
  4. 前記補助グランド導体は、前記第４の主面上に形成されており、
    前記第１の基材層と前記第２の基材層とは、前記第２の主面と前記第３の主面とが接触するように積層されていること、
    を特徴とする請求項１又は請求項２のいずれかに記載の積層型フラットケーブル。
  5. 前記第１の基材層の厚さは、前記第２の基材層の厚さよりも大きいこと、
    を特徴とする請求項１ないし請求項４のいずれかに記載の積層型フラットケーブル。
  6. 前記基準グランド導体は、ベタ状の導体であること、
    を特徴とする請求項１ないし請求項５のいずれかに記載の積層型フラットケーブル。
  7. 第１の基材層の第１の主面上に基準グランド導体を形成する第１の工程と、
    前記第１の基材層の第２の主面上に、該第２の主面の法線方向から平面視したときに、前記基準グランド導体と重なる信号線路を形成する第２の工程と、
    第２の基材層の第３の主面上又は第４の主面上に、複数の開口が設けられた補助グランド導体を形成する第３の工程と、
    前記複数の開口が前記信号線路に沿って並び、かつ、前記第２の主面と前記第３の主面とが対向するように、前記第１の基材層と前記第２の基材層とを積層する第４の工程と、
    を備えていること、
    を特徴とする積層型フラットケーブルの製造方法。
  8. 前記第１の工程では、前記第１の主面の法線方向から平面視したときに、前記信号線路の一端と重なっている外部端子を該第１の主面上に形成すること、
    を特徴とする請求項７に記載の積層型フラットケーブルの製造方法。
  9. 前記第４の工程では、前記第１の基材層と前記第２の基材層とを接着層によって接着し、
    前記積層型フラットケーブルの製造方法は、
    前記信号線路と前記外部端子とを接続し、かつ、前記第１の基材層、前記第２の基材層及び前記接着層を積層方向に貫通するスルーホールを形成する第５の工程を、
    更に備えていること、
    を特徴とする請求項８に記載の積層型フラットケーブルの製造方法。
  10. 前記第３の工程では、前記第４の主面上に前記補助グランド導体を形成し、
    前記第４の工程では、前記第２の主面と前記第３の主面とが接触するように前記第１の基材層と前記第２の基材層とを積層し、
    前記積層型フラットケーブルの製造方法は、
    前記第４の工程の後に、前記信号線路と前記外部端子とを接続し、かつ、前記第１の基材層を積層方向に貫通するスルーホールを形成する第５の工程を、
    更に備えていること、
    を特徴とする請求項８に記載の積層型フラットケーブルの製造方法。
  11. 前記外部端子上にコネクタを実装する第６の工程を、
    更に備えていること、
    を特徴とする請求項８ないし請求項１０のいずれかに記載の積層型フラットケーブルの製造方法。
  12. 前記第１の基材層の厚さは、前記第２の基材層の厚さよりも大きいこと、
    を特徴とする請求項７ないし請求項１１のいずれかに記載の積層型フラットケーブルの製造方法。
  13. 前記基準グランド導体は、ベタ状の導体であること、
    を特徴とする請求項７ないし請求項１２のいずれかに記載の積層型フラットケーブルの製造方法。
JP2014522525A 2012-06-29 2013-06-12 高周波信号線路の製造方法 Active JP5754554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014522525A JP5754554B2 (ja) 2012-06-29 2013-06-12 高周波信号線路の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012147306 2012-06-29
JP2012147306 2012-06-29
JP2014522525A JP5754554B2 (ja) 2012-06-29 2013-06-12 高周波信号線路の製造方法
PCT/JP2013/066209 WO2014002764A1 (ja) 2012-06-29 2013-06-12 積層型フラットケーブル及びその製造方法

Publications (2)

Publication Number Publication Date
JP5754554B2 JP5754554B2 (ja) 2015-07-29
JPWO2014002764A1 true JPWO2014002764A1 (ja) 2016-05-30

Family

ID=49782926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522525A Active JP5754554B2 (ja) 2012-06-29 2013-06-12 高周波信号線路の製造方法

Country Status (4)

Country Link
US (1) US9673501B2 (ja)
JP (1) JP5754554B2 (ja)
CN (1) CN204361240U (ja)
WO (1) WO2014002764A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6090480B2 (ja) * 2014-02-04 2017-03-08 株式会社村田製作所 高周波信号伝送線路及び電子機器
WO2018063684A1 (en) * 2016-09-30 2018-04-05 Intel Corporation 3d high-inductive ground plane for crosstalk reduction
US11324116B2 (en) * 2017-06-12 2022-05-03 Qualcomm Incorporated Flexible printed circuits for USB 3.0 interconnects in mobile devices
KR20190053462A (ko) * 2017-11-10 2019-05-20 에스케이하이닉스 주식회사 플렉시블 케이블 및 이를 구비하는 전자 장치
JP6881264B2 (ja) * 2017-12-01 2021-06-02 トヨタ自動車株式会社 積層平型電線
KR101938105B1 (ko) 2018-01-25 2019-01-14 주식회사 기가레인 접합 위치 정확성이 개선된 연성회로기판
USD886073S1 (en) * 2018-01-29 2020-06-02 Gigalane Co., Ltd. Flexible printed circuit board
KR20210012821A (ko) * 2019-07-26 2021-02-03 삼성전자주식회사 연성 회로 기판을 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039502U (ja) * 1989-06-12 1991-01-29
JPH08242117A (ja) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd アンテナ一体型ストリップラインケーブル
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
WO2012074100A1 (ja) * 2010-12-03 2012-06-07 株式会社村田製作所 高周波信号線路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414573B1 (en) * 2000-02-16 2002-07-02 Hughes Electronics Corp. Stripline signal distribution system for extremely high frequency signals
JP2005317631A (ja) * 2004-04-27 2005-11-10 Alps Electric Co Ltd 電子回路基板
KR101378027B1 (ko) * 2009-07-13 2014-03-25 가부시키가이샤 무라타 세이사쿠쇼 신호선로 및 회로기판
JP3173143U (ja) 2010-12-03 2012-01-26 株式会社村田製作所 高周波信号線路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039502U (ja) * 1989-06-12 1991-01-29
JPH08242117A (ja) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd アンテナ一体型ストリップラインケーブル
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
WO2012074100A1 (ja) * 2010-12-03 2012-06-07 株式会社村田製作所 高周波信号線路

Also Published As

Publication number Publication date
US20150042421A1 (en) 2015-02-12
WO2014002764A1 (ja) 2014-01-03
US9673501B2 (en) 2017-06-06
JP5754554B2 (ja) 2015-07-29
CN204361240U (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
JP5754554B2 (ja) 高周波信号線路の製造方法
JP5310949B2 (ja) 高周波信号線路
JP5751343B2 (ja) 高周波信号線路の製造方法
JP6146522B2 (ja) 高周波信号伝送線路及び電子機器
JP5472556B2 (ja) 高周波信号線路及び電子機器
JP5700187B2 (ja) 高周波信号伝送線路、電子機器及び高周波信号伝送線路の製造方法
JP5472553B2 (ja) 高周波信号線路及び電子機器
JP2014086655A (ja) フレキシブル基板
JP5765468B2 (ja) 高周波信号線路
WO2014002765A1 (ja) 高周波信号線路
JP5704286B2 (ja) 高周波信号線路
WO2014115678A1 (ja) 高周波信号伝送線路及び電子機器
JP5655998B1 (ja) 高周波信号伝送線路及び電子機器
WO2014065172A1 (ja) フレキシブル基板
JP5935620B2 (ja) フラットケーブル
JP5862790B2 (ja) 高周波信号線路
JP2014078836A (ja) 高周波信号線路及びその製造方法
JP2014011046A (ja) 信号線路付き基材層の製造方法及び高周波信号線路の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5754554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150