JPWO2013190765A1 - ハードマスク及びハードマスクの製造方法 - Google Patents

ハードマスク及びハードマスクの製造方法 Download PDF

Info

Publication number
JPWO2013190765A1
JPWO2013190765A1 JP2014520883A JP2014520883A JPWO2013190765A1 JP WO2013190765 A1 JPWO2013190765 A1 JP WO2013190765A1 JP 2014520883 A JP2014520883 A JP 2014520883A JP 2014520883 A JP2014520883 A JP 2014520883A JP WO2013190765 A1 JPWO2013190765 A1 JP WO2013190765A1
Authority
JP
Japan
Prior art keywords
film
hard mask
target
range
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014520883A
Other languages
English (en)
Other versions
JP5901762B2 (ja
Inventor
賢明 中野
賢明 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2014520883A priority Critical patent/JP5901762B2/ja
Publication of JPWO2013190765A1 publication Critical patent/JPWO2013190765A1/ja
Application granted granted Critical
Publication of JP5901762B2 publication Critical patent/JP5901762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの低いハードマスクを提供する。処理対象物Ｗに対して所定の処理を施す際に、処理対象物表面への処理範囲を制限するために設けられる本発明のハードマスクＨＤは、窒化チタン膜で構成され、この窒化チタン膜を二層構造とし、下側層Ｌ１が、ハードマスクの全膜厚ｈｔの５〜５０％の範囲内の膜厚ｈ１を有すると共に３．５ｇ／ｃｍ３〜４．７ｇ／ｃｍ３の範囲内の膜密度を有し、上側層が４．８ｇ／ｃｍ３〜５．３ｇ／ｃｍ３の範囲内の膜密度を有する。

Description

本発明は、ハードマスク及びハードマスクの製造方法に関し、より詳しくは、半導体装置の製造工程にて処理対象物への処理範囲を制限するために用いられるものに関する。
この種のハードマスクは、例えば、半導体装置の製造工程において所定の配線パターンを得るために処理対象物としての層間絶縁膜をドライエッチングする際、そのエッチング範囲を制限するために用いられ、このようなハードマスクとしては、単一層からなる、窒化チタン膜、チタン膜、タンタル膜または窒化タンタル膜で構成されるものが一般に知られている（例えば、特許文献１参照）。このような用途のハードマスクは、エッチング耐性が必要とされるため、膜密度は高いことが望ましい。一方で、膜ストレスが高いと、層間絶縁膜をドライエッチングしたときにそのエッチング形状が全体的または局所的に変化し、ひいては、配線パターンが変形してしまうため、膜ストレスは可能な限り低いことが望ましい。
ここで、上記ハードマスクを構成する膜は、例えば量産性を考慮して、チタンまたはタンタル製のターゲットを用い、必要に応じて窒素ガスを導入したスパッタリング（または反応性スパッタリング）により成膜することが一般である。然し、例えば、窒化チタン膜を反応性スパッタリングにより成膜する場合を例に説明すると、この窒化チタン膜が、このエッチング耐性を発揮する程度の膜密度を持つように、スパッタ条件（投入電力、窒素のガス導入量、排気速度等）を設定すると、その膜ストレスは１０００ＭＰａ程度となる。逆に、窒化チタン膜を低ストレス、例えば−１００ＭＰａ以上となるようにスパッタ条件（投入電力、窒素のガス導入量、排気速度等）を設定すると、エッチング耐性を発揮するような膜密度は得られない。
即ち、図３に示すように、反応性スパッタリングにより成膜した窒化チタン膜において膜ストレスと膜密度との間には、膜ストレスが低下すれば、これに略比例して膜密度も低下するという関係がある。これは窒化チタン膜の物性的な性質に起因するものであると考えられる。このため、エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの低い窒化チタン膜を反応性スパッタリングで形成することはできないとされていた。そこで、本発明者は、鋭意研究を重ね、ハードマスクを窒化チタン膜で構成し、このとき、比較的膜密度は低く、膜ストレスも低い窒化チタンの下側層と、比較的膜密度が高く、膜ストレスも高い窒化チタンの上側層との二層構造で構成すれば、エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの低い窒化チタン膜を得ることができるとの知見を得た。
特開２０１１−６１０４１号公報
本発明は、上記点に鑑み、エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの低いハードマスク及びハードマスクの製造方法を提供することをその課題とするものである。
上記課題を解決するために、処理対象物に対して所定の処理を施す際に、処理対象物表面への処理範囲を制限するために設けられる本発明のハードマスクは、窒化チタン膜で構成され、窒化チタン膜を二層構造とし、下側層が、ハードマスクの全膜厚の５〜５０％の範囲内の膜厚を有すると共に３．５ｇ／ｃｍ３〜４．７ｇ／ｃｍ３の範囲内の膜密度を有し、上側層が４．８ｇ／ｃｍ３〜５．３ｇ／ｃｍ３の範囲内の膜密度を有することを特徴とする。
これによれば、処理対象物に３．５ｇ／ｃｍ３〜４．７ｇ／ｃｍ３の範囲内の膜密度を有する窒化チタンからなる下側層を先ず備えるため、当該層にとって比較的安定な原子間距離にチタンや窒素の原子が存在することで、膜ストレスが0に近いものとなる。そして、この下側層表面に、４．８ｇ／ｃｍ３〜５．３ｇ／ｃｍ３の範囲内の膜密度を有する上側層が備えられる。上側層は、チタンや窒素の原子間距離が狭く、膜ストレスが高いが、下側層表面に形成されていることで、上側層の原子間距離が適切になろうとのびたとき、下側層が上側層ののびを吸収する。その結果、膜ストレスが軽減され、処理対象物に対して影響を及ぼさない。つまり、処理対象物がシリコンウエハや層間絶縁膜である場合、これらに反りは生じない。なお、下側層の膜密度が上記範囲から外れていると、十分にストレスが緩和されない一方で、上側層の膜密度が上記範囲から外れていると、マスクとして十分な膜密度が得られない、という不具合がある。
このように本発明では、ハードマスクを構成する窒化チタン膜を二層構造にすることで、膜ストレスについては大幅な低減（若しくは、引張応力または圧縮応力から他方への膜ストレス方向の反転）が可能となり、しかも、比較的膜密度が低い下側層を、ハードマスクの全膜厚の５〜５０％の範囲内の膜厚に制限し、その上、その残余の膜厚で比較的膜密度が高い上側層を形成しているため、窒化チタン膜全体としての膜密度を、エッチング耐性を発揮するものとすることができる。
また、上記課題を解決するために、本発明のハードマスクの製造方法は、チタン製のターゲットと処理対象物とを配置した真空処理室を真空引きし、真空処理室内が０．５〜３０Ｐａの範囲の圧力となるように希ガスと窒素ガスとを導入し、ターゲットに電力投入して真空処理室内にプラズマ雰囲気を形成し、ターゲットをスパッタリングして反応性スパッタリングにより処理対象物表面に下側層を成膜する第１工程と、チタン製のターゲットと下側層が成膜された処理対象物とを配置した真空処理室を真空引きし、真空処理室内が第１工程時より０．０２〜０．９倍の圧力となるように希ガスと窒素ガスとを導入し、ターゲットに、第１工程時の投入電力と同等以上の電力を投入して真空処理室内にプラズマ雰囲気を形成し、ターゲットをスパッタリングして反応性スパッタリングにより下側層表面に上側層を成膜する第２工程と、を含むことを特徴とする。
これによれば、エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの低い二層構造の窒化チタン膜で構成されるハードマスクを量産性よく形成することができる。なお、第１工程での圧力（全圧）が上記範囲から外れていると、十分にストレスが緩和されない一方で、第２工程での圧力（全圧）が、上記範囲から外れていると、マスクとして十分な膜密度が得られない、という不具合がある。
第１工程でのターゲットへの単位面積当たりの投入電力を０．５〜５．０Ｗ／ｃｍ２とし、第２工程で、第１工程時の圧力と同等以下の圧力となるように希ガスと窒素ガスとを導入し、ターゲットへの投入電力を、第１工程の１．１〜４．０倍とすればよい。なお、第１工程での投入電力が、 ０．５ Ｗ／ｃｍ２より低いと、生産性が得られない一方で、５．０ Ｗ／ｃｍ２を超えると、十分にストレスが緩和されない、という不具合がある。また、量産性を向上させるには、本発明において、第１工程と第２工程とは同一の真空処理室内で連続して行うことが好ましい。
本発明のハードマスクの模式的断面図。 本発明のハードマスクの製造に用いられるスパッタリングの装置の構成例を説明する模式図。 窒化チタン膜の膜ストレスと膜密度との関係を示すグラフ。
以下、図面を参照して、処理対象物をシリコンウエハ（以下、「基板Ｗ」という）とし、このシリコン基板にハードマスクを形成する場合を例にハードマスク及びその製造方法の実施形態について説明する。
図１を参照して、ＨＤは、基板Ｗ表面に形成されたハードマスクである。ハードマスクＨＤは、後述の如く、反応性スパッタリングにより成膜される窒化チタン膜Ｌ１，Ｌ２を同一の真空処理室内で連続して積層し、二層構造としたものである。下側層Ｌ１は、ハードマスクＨＤの全膜厚ｈｔの５〜５０％の範囲内の膜厚ｈ１を備え、３．５ｇ／ｃｍ３〜４．７ｇ／ｃｍ３の範囲内の膜密度を有する。この場合、ハードマスクＨＤの膜厚ｈｔは、例えばこのハードマスクＨＤをシリコンウエハや層間絶縁膜の処理対象物表面に形成して処理範囲を制限した後、エッチング工程でこの処理対象物をエッチングするときのエッチング条件に応じて適宜選択されるものである。上側層Ｌ２は、その残余の膜厚ｈ２を備え、４．８ｇ／ｃｍ３〜５．３ｇ／ｃｍ３の範囲内の膜密度を有する。なお、下側層Ｌ１の膜密度が上記範囲から外れていると、十分にストレスが緩和されない一方で、上側層Ｌ２の膜密度が上記範囲から外れると、マスクとして十分な膜密度が得られない、という不具合がある。以下に、本実施形態のハードマスクＨＤの製造方法を説明する。
図２は、本実施形態のハードマスクＨＤの製造方法を実施することができるスパッタリング装置ＳＭの一例を示す。スパッタリング装置ＳＭは、マグネトロン方式のものであり、真空処理室１ａを画成する真空チャンバ１を備える。真空チャンバ１の天井部にカソードユニットＣが取付けられている。以下においては、図２中、真空チャンバ１の天井部側を向く方向を「上」とし、その底部側を向く方向を「下」として説明する。
カソードユニットＣは、ターゲット２と、このターゲット２の上方に配置された磁石ユニット３とから構成されている。ターゲット２は、チタン製（例えば、チタンと不可避的な元素とを含むもの）で、基板Ｗの輪郭に応じて、公知の方法で平面視円形に形成されたものである。ターゲット２の上面（スパッタ面２ａと背向する面）には、スパッタリングによる成膜中、ターゲット２を冷却するバッキングプレート２１が装着され、そのスパッタ面２ａを下側にして図外の絶縁体を介して真空チャンバ１に取り付けられている。ターゲット２にはまた、ＤＣ電源等のスパッタ電源Ｅからの出力が接続され、成膜時、ターゲット２に負の電位を持った直流電力（３０ｋＷ以下）が投入されるようにしている。ターゲット２の上方に配置される磁石ユニット３は、ターゲット２のスパッタ面２ａの下方空間に磁場を発生させ、スパッタ時にスパッタ面２ａの下方で電離した電子等を捕捉してターゲット２から飛散したスパッタ粒子を効率よくイオン化する公知の構造を有するものであり、ここでは詳細な説明を省略する。
真空チャンバ１の底部には、ターゲット２のスパッタ面２ａに対向させてステージ４が配置され、基板Ｗがその成膜面を上側にして位置決め保持されるようにしている。この場合、ターゲット２と基板Ｗとの間の間隔は、生産性や散乱回数等を考慮して４５〜１００ｍｍの範囲に設定される。また、真空チャンバ１の側壁には、アルゴン等の希ガスたるスパッタガスを導入する第１ガス管５ａと、窒素ガスたる反応ガスを導入する第２ガス管５ｂとが接続されている。第１及び第２の両ガス管５ａ，５ｂには、マスフローコントローラ５１，５１が夫々介設され、図示省略のガス源に連通している。これにより、流量制御されたスパッタガス及び反応ガスが、後述の真空排気手段により一定の排気速度で真空引きされている真空処理室１ａ内に導入でき、成膜中、真空処理室１ａの圧力（全圧）が略一定に保持されるようにしている。
真空チャンバ１の底部には、ターボ分子ポンプやロータリーポンプなどからなる図示省略の真空排気装置に通じる排気管６が接続されている。上記スパッタリング装置ＳＭは、特に図示しないが、マイクロコンピュータやシーケンサ等を備えた公知の制御手段を有し、制御手段により上記電源Ｅの稼働、マスフローコントローラ５１，５１の稼働や真空排気装置の稼働等を統括管理するようになっている。以下に、スパッタリング装置ＳＭを用いたハードマスクＨＤの製造方法を具体的に説明する。
先ず、チタン製のターゲット２が装着された真空チャンバ１内のステージ４に基板Ｗをセットした後、真空排気手段を作動させて真空処理室１ａ内を所定の真空度（例えば、１０−５Ｐａ）まで真空引きする。真空処理室１ａ内が所定圧力に達すると、マスフローコントローラ５１，５１を夫々制御してアルゴンガスと窒素ガスとを所定の流量で導入する。このとき、真空処理室１ａが０．５〜３０．０Ｐａの範囲の圧力（全圧）となるようにアルゴンガスと窒素ガスとの流量が制御される。真空処理室１ａ内の圧力が上記範囲から外れていると、十分にストレスが緩和されない、という不具合がある。また、一定圧力下で、より低ストレス膜を得ようとする場合には、アルゴンガスと窒素ガスとの流量比は、同等またはアルゴンガスの流量の方が１．１〜１．５倍の範囲で多くなるようにすればよい。アルゴンガスの流量の方が上記範囲で多くすると、単位体積当たりにチタン元素が多く含まれて、膜ストレスをより小さくすることができる。
これに併せて、スパッタ電源Ｅよりターゲット２に所定の負の電位を持つ直流電力を投入して真空チャンバ２内にプラズマ雰囲気を形成する。これにより、反応性スパッタリングにより、基板Ｗ表面に下側層Ｌ１の窒化チタン膜が成膜される（第１工程）。この場合、ハードマスクＨＤの全膜厚ｈｔの５〜５０％の範囲の膜厚ｈ１となるようにスパッタ時間が設定される。膜厚ｈ１がハードマスクＨＤの全膜厚ｈｔの５〜５０％の範囲から外れていると、効果的に膜ストレスを小さくできない。また、ターゲット２への単位面積当たりの投入電力を０．５〜５．０Ｗ／ｃｍ２とする。
次に、下側層Ｌ１の成膜が終了すると、マスフローコントローラ５１，５１を夫々制御してアルゴンガスと窒素ガスとの流量を夫々減少させ、真空処理室１ａの圧力（全圧）が、第１工程時より０．０２〜０．９倍の全圧となるようにする。この操作は下側層Ｌ１の成膜の終了から連続して行なわれるが、ターゲット２への電力投入を停止すると共にガス導入を停止した後、真空処理室１ａを所定圧力まで真空引きした後に行うようにしてもよい。第２工程での圧力が、上記範囲から外れていると、マスクとして十分な膜密度が得られない、という不具合がある。これに併せて、ターゲット２への単位面積当たりの投入電力を第１工程で設定した投入電力より高いか同等となるよう、電源Ｅの出力を調整する。この場合、第１工程より低いと、マスクとして十分な膜密度が得られない、という不具合がある。これにより、反応性スパッタリングにより、下側層Ｌ１表面に、上側層Ｌ２の窒化チタン膜が成膜される（第２工程）。この場合、ハードマスクＨＤの全膜厚ｈｔに達する膜厚ｈ２となるようにスパッタ時間が設定される。なお、特に図示して説明しないが、上記の如く、二層構造の窒化チタン膜が形成された後、制限しようとする範囲に応じてこの窒化チタン膜が局所的にエッチングされてパターニングされる。これは、リソグラフィー工程等、公知のものが利用できるため、ここでは詳細な説明を省略する。
他方、ハードマスクＨＤは次のように製造してもよい。即ち、上記同様、真空処理室１ａが０．５〜３０．０Ｐａの範囲の圧力（全圧）となるようにアルゴンガスと窒素ガスとの流量を制御し、スパッタ電源Ｅよりターゲット２に０．５〜５．０Ｗ／ｃｍ２となるよう電力を投入して真空チャンバ２内にプラズマ雰囲気を形成する。これにより、反応性スパッタリングにより、基板Ｗ表面に下側層Ｌ１の窒化チタン膜が成膜される（第１工程）。この場合、ハードマスクＨＤの全膜厚ｈｔの５〜５０％の範囲の膜厚ｈ１となるようにスパッタ時間が設定される。膜厚ｈ１がハードマスクＨＤの全膜厚ｈｔの５〜５０％の範囲から外れていると、効果的に膜ストレスを小さくできない。
次に、下側層Ｌ１の成膜が終了すると、マスフローコントローラ５１，５１を夫々制御してアルゴンガスと窒素ガスとの流量を調整して、真空処理室１ａの圧力（全圧）が、第１工程時と同等、若しくは低い全圧となるようにする。この操作は下側層Ｌ１の成膜の終了から連続して行なわれるが、ターゲット２への電力投入を停止すると共にガス導入を停止した後、真空処理室１ａを所定圧力まで真空引きした後に行うようにしてもよい。これに併せて、ターゲット２への単位面積当たりの投入電力を 第一工程に対し１．１〜４．０倍となるようにスパッタ電源Ｅの出力を変更する。投入電力が、第１工程より１．１倍より低いと、マスクとして十分な膜密度が得られない、という不具合があり、４．０倍を超えると、十分にストレスが緩和されない、という不具合がある。これにより、反応性スパッタリングにより、下側層Ｌ１表面に、上側層Ｌ２の窒化チタン膜が成膜される（第２工程）。この場合、ハードマスクＨＤの全膜厚ｈｔに達する膜厚ｈ２となるようにスパッタ時間が設定される。
以上の実施形態によれば、エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの低い二層構造の窒化チタン膜Ｌ１，Ｌ２で構成されるハードマスクＨＤを量産性よく形成することができる。具体的には、基板Ｗに３．５ｇ／ｃｍ３〜４．７ｇ／ｃｍ３の範囲内の膜密度を有する窒化チタンからなる下側層Ｌ１を先ず備えるため、当該下側層Ｌ１にとって比較的安定な原子間距離にチタンや窒素の原子が存在することで、膜ストレスが０に近いものとなる。そして、この下側層Ｌ１表面に、４．８ｇ／ｃｍ３〜５．３ｇ／ｃｍ３の範囲内の膜密度を有する上側層Ｌ２が備えられる。上側層Ｌ２は、チタンや窒素の原子間距離が狭く、膜ストレスが高いが、下側層Ｌ１表面に形成されていることで、上側層Ｌ２の原子間距離が適切になろうとのびたとき、下側層Ｌ１が上側層Ｌ２ののびを吸収する。この場合、膜ストレスが軽減され、基板Ｗに対して影響を及ぼさない。その結果、膜ストレスについては大幅な低減（若しくは、引張応力または圧縮応力から他方への膜ストレス方向の反転）が可能となり、しかも、比較的膜密度が低い下側層Ｌ１を、ハードマスクＨＤの全膜厚の５〜５０％の範囲内の膜厚に制限し、その上、その残余の膜厚で比較的膜密度が高い上側層Ｌ２を形成しているため、窒化チタン膜Ｌ１，Ｌ２全体としての膜密度を、エッチング耐性を発揮するものとすることができる。なお、膜密度は、ＸＲＲ（X線反射率法）などを用いて求めればよい。また、膜ストレスは、公知の測定器を用いて測定される。
次に、本発明の上記効果を確認するために、上記構成のスパッタリング装置ＳＭを用いて次の実験を行った。本実験では、基板Ｗとしてシリコンウエハを用い、この基板Ｗ表面に二層構造の窒化チタン膜を成膜した。この場合、ターゲット２としてチタン製のものを用い、ターゲット２と基板Ｗとの間の距離を６０ｍｍに設定した。また、第１工程時のスパッタ条件として、アルゴンガスと窒素ガスとの流量を夫々２００ｓｃｃｍとし、真空処理室１ａ内の圧力（全圧）が約１．４Ｐａに保持されるようにした。また、ターゲット２への投入電力を７ｋＷに設定すると共に、成膜時間を９秒に設定した（下側層Ｌ１の膜厚が約５ｎｍ）。他方で、第２工程時のスパッタ条件として、アルゴンガスと窒素ガスとの流量を夫々６０ｓｃｃｍとし、真空処理室１ａ内の圧力（全圧）が約０．４Ｐａに保持されるようにした。また、ターゲット２への投入電力を７ｋＷに設定すると共に、成膜時間を３０秒に設定した（下側層Ｌ１の膜厚が約２８ｎｍ）。これによれば、膜ストレスが、＋１０ＭＰａ（引張応力）であり、膜密度が４．８５ｇ／ｃｍ３の窒化チタン膜が成膜されていたことが確認された。
以上、本発明の実施形態について説明したが、本発明は上記に限定されるものではない。上記実施形態においては、下側層Ｌ１と上側層Ｌ２とを同一の真空処理室１ａ内で連続して形成するものを例に説明したが、下側層Ｌ１と上側層Ｌ２とは異なるスパッタリング装置を用いて別々に成膜するようにしてもよい。また、上記実施形態では、ハードマスクＨＤをスパッタリング装置ＳＭにて成膜するものを例に説明したが、上記所定の膜密度を持つ窒化チタン層を成膜できるものであれば、例えばイオンプレーティング装置や蒸着装置を用いることができる。更に、上記実施形態では、処理対処物としてシリコンウエハを例としたが、例えば層間絶縁膜表面に形成するような場合に、本発明を適用することが可能である。
ＨＤ…ハードマスク、Ｌ１…下側層、Ｌ２…上側層、ＳＭ…スパッタリング装置、１ａ…真空処理室、２…Ｔｉターゲット、５１，５１…マスフローコントローラ、Ｗ…シリコンウエハ(処理対象物)。
ここで、上記ハードマスクを構成する膜は、例えば量産性を考慮して、チタンまたはタンタル製のターゲットを用い、必要に応じて窒素ガスを導入したスパッタリング（または反応性スパッタリング）により成膜することが一般である。然し、例えば、窒化チタン膜を反応性スパッタリングにより成膜する場合を例に説明すると、この窒化チタン膜が、このエッチング耐性を発揮する程度の膜密度を持つように、スパッタ条件（投入電力、窒素のガス導入量、排気速度等）を設定すると、その膜ストレスは−１０００ＭＰａ程度となる。逆に、窒化チタン膜を低ストレス、例えば−１００ＭＰａ以上となるようにスパッタ条件（投入電力、窒素のガス導入量、排気速度等）を設定すると、エッチング耐性を発揮するような膜密度は得られない。

Claims (4)

  1. 処理対象物に対して所定の処理を施す際に、処理対象物表面への処理範囲を制限するために設けられるハードマスクであって、窒化チタン膜で構成されるものにおいて、
    窒化チタン膜を二層構造とし、下側層が、ハードマスクの全膜厚の５〜５０％の範囲内の膜厚を有すると共に３．５ｇ／ｃｍ３〜４．７ｇ／ｃｍ３の範囲内の膜密度を有し、上側層が４．８ｇ／ｃｍ３〜５．３ｇ／ｃｍ３の範囲内の膜密度を有することを特徴とするハードマスク。
  2. 請求項１記載のハードマスクの製造方法であって、
    チタン製のターゲットと処理対象物とを配置した真空処理室を真空引きし、真空処理室内が０．５〜３０Ｐａの範囲の圧力となるように希ガスと窒素ガスとを導入し、ターゲットに電力投入して真空処理室内にプラズマ雰囲気を形成し、ターゲットをスパッタリングして反応性スパッタリングにより処理対象物表面に下側層を成膜する第１工程と、
    チタン製のターゲットと下側層が成膜された処理対象物とを配置した真空処理室を真空引きし、真空処理室内が第１工程時より０．０２〜０．９倍の圧力となるように希ガスと窒素ガスとを導入し、ターゲットに、第１工程時の投入電力と同等以上の電力を投入して真空処理室内にプラズマ雰囲気を形成し、ターゲットをスパッタリングして反応性スパッタリングにより下側層表面に上側層を成膜する第２工程と、を含むことを特徴とするハードマスクの製造方法。
  3. 第１工程でのターゲットへの単位面積当たりの投入電力を０．５〜５．０Ｗ／ｃｍ２とし、第２工程で、第１工程時の圧力と同等以下の圧力となるように希ガスと窒素ガスとを導入し、ターゲットへの投入電力を、第１工程の１．１〜４．０倍としたことを特徴とする請求項２記載のハードマスクの製造方法。
  4. 第１工程と第２工程とを同一の真空処理室内で連続して行うことを特徴とする請求項２または請求項３記載のハードマスクの製造方法。
JP2014520883A 2012-06-22 2013-05-10 ハードマスクの製造方法 Active JP5901762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014520883A JP5901762B2 (ja) 2012-06-22 2013-05-10 ハードマスクの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012141440 2012-06-22
JP2012141440 2012-06-22
JP2014520883A JP5901762B2 (ja) 2012-06-22 2013-05-10 ハードマスクの製造方法
PCT/JP2013/003012 WO2013190765A1 (ja) 2012-06-22 2013-05-10 ハードマスク及びハードマスクの製造方法

Publications (2)

Publication Number Publication Date
JPWO2013190765A1 true JPWO2013190765A1 (ja) 2016-02-08
JP5901762B2 JP5901762B2 (ja) 2016-04-13

Family

ID=49768380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014520883A Active JP5901762B2 (ja) 2012-06-22 2013-05-10 ハードマスクの製造方法

Country Status (5)

Country Link
US (1) US20150107769A1 (ja)
JP (1) JP5901762B2 (ja)
KR (1) KR101599038B1 (ja)
TW (1) TWI575327B (ja)
WO (1) WO2013190765A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810228B (zh) * 2014-01-23 2017-10-13 北京北方华创微电子装备有限公司 螺旋形磁控管及磁控溅射设备
JP6030589B2 (ja) * 2014-02-13 2016-11-24 株式会社アルバック ハードマスク形成方法及びハードマスク形成装置
US9257298B2 (en) 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
KR102140914B1 (ko) 2016-05-16 2020-08-04 가부시키가이샤 아루박 내부 응력 제어막의 형성 방법
JP2018053270A (ja) * 2016-09-26 2018-04-05 株式会社Ｓｃｒｅｅｎホールディングス 成膜方法および成膜装置
KR102402639B1 (ko) 2017-11-24 2022-05-26 삼성전자주식회사 전자 장치 및 그의 통신 방법
KR20230058000A (ko) * 2021-10-21 2023-05-02 주식회사 히타치하이테크 에칭 방법 및 에칭 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286112A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd スパッタリングに関わる半導体装置の製造方法
JPH05121358A (ja) * 1991-10-28 1993-05-18 Matsushita Electron Corp 高融点金属膜の製造方法
JPH06240450A (ja) * 1993-02-16 1994-08-30 Kobe Steel Ltd 耐食性及び密着性に優れた窒化チタン皮膜並びにその形成方法
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
JPH10230558A (ja) * 1996-12-17 1998-09-02 Asahi Glass Co Ltd 光吸収性反射防止膜付き有機基体とその製造方法
JPH1131669A (ja) * 1997-07-10 1999-02-02 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413884B (en) * 1999-04-07 2000-12-01 United Microelectronics Corp Metal plug or metal via structure and manufacturing method thereof
JP2011061041A (ja) 2009-09-10 2011-03-24 Panasonic Corp 半導体装置の製造方法
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286112A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd スパッタリングに関わる半導体装置の製造方法
JPH05121358A (ja) * 1991-10-28 1993-05-18 Matsushita Electron Corp 高融点金属膜の製造方法
JPH06240450A (ja) * 1993-02-16 1994-08-30 Kobe Steel Ltd 耐食性及び密着性に優れた窒化チタン皮膜並びにその形成方法
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
JPH10230558A (ja) * 1996-12-17 1998-09-02 Asahi Glass Co Ltd 光吸収性反射防止膜付き有機基体とその製造方法
JPH1131669A (ja) * 1997-07-10 1999-02-02 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20150013749A (ko) 2015-02-05
TW201409180A (zh) 2014-03-01
KR101599038B1 (ko) 2016-03-02
WO2013190765A1 (ja) 2013-12-27
TWI575327B (zh) 2017-03-21
US20150107769A1 (en) 2015-04-23
JP5901762B2 (ja) 2016-04-13

Similar Documents

Publication Publication Date Title
JP5901762B2 (ja) ハードマスクの製造方法
KR102293539B1 (ko) 하드 마스크 형성 방법 및 하드 마스크 형성 장치
JP2006148074A (ja) 成膜方法及びプラズマ成膜装置
TWI694531B (zh) 蝕刻方法
TW201635371A (zh) 蝕刻方法（三）
TW201705265A (zh) 蝕刻方法
KR20190113619A (ko) 붕소계 막의 성막 방법 및 성막 장치
CN107532282B (zh) 制造用于显示器制造的层堆叠的方法和其设备
JP6653383B2 (ja) 内部応力制御膜の形成方法
JP5693175B2 (ja) スパッタリング方法
TWI520802B (zh) Self - ion sputtering device
KR100874867B1 (ko) 지르코늄산화막 형성방법
JP5265309B2 (ja) スパッタリング方法
US10665426B2 (en) Methods for thin film material deposition using reactive plasma-free physical vapor deposition
JP6082577B2 (ja) タングステン配線層の形成方法
JP4719195B2 (ja) スパッタリング方法
JP2012114233A (ja) 半導体装置の製造方法
JP2020063498A (ja) タングステン膜の成膜方法
JP2011258811A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160308

R150 Certificate of patent or registration of utility model

Ref document number: 5901762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250