JP6653383B2 - 内部応力制御膜の形成方法 - Google Patents

内部応力制御膜の形成方法 Download PDF

Info

Publication number
JP6653383B2
JP6653383B2 JP2018518073A JP2018518073A JP6653383B2 JP 6653383 B2 JP6653383 B2 JP 6653383B2 JP 2018518073 A JP2018518073 A JP 2018518073A JP 2018518073 A JP2018518073 A JP 2018518073A JP 6653383 B2 JP6653383 B2 JP 6653383B2
Authority
JP
Japan
Prior art keywords
film
internal stress
pressure
gas
stress control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018518073A
Other languages
English (en)
Other versions
JPWO2017199468A1 (ja
Inventor
賢明 中野
賢明 中野
大典 平松
大典 平松
幸展 沼田
幸展 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2017199468A1 publication Critical patent/JPWO2017199468A1/ja
Application granted granted Critical
Publication of JP6653383B2 publication Critical patent/JP6653383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0042—Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、高い膜密度を保ちつつ、圧縮側から引張側までの所望の膜ストレスを有する薄膜を作り分けることが可能な、内部応力制御膜の形成方法に関する。
本願は、２０１６年５月１６日に日本に出願された特願２０１６−９８１５８号に基づき優先権を主張し、その内容をここに援用する。
複数の薄膜を積層して各種デバイスを作製する工程においては、薄膜の材質、薄膜の厚さ、薄膜を成膜する時の圧力や温度等の作製条件、あるいは、薄膜と薄膜の下地を構成する被処理体との相対的条件に依存して、薄膜には内部応力（Ｉｎｔｅｒｎａｌ ｓｔｒｅｓｓ）が発生する。このような内部応力（以下、膜ストレスとも呼ぶ）としては、原子が基準状態より圧縮されていて原子間距離が伸びようとする圧縮応力（Ｃｏｍｐｒｅｓｓｉｖｅ Ｓｔｒｅｓｓ）と、原子が基準状態より引っ張られていて原子間距離が縮もうとする引張応力（Ｔｅｎｓｉｌｅ Ｓｔｒｅｓｓ）とがある。
従来、圧縮応力が生じている薄膜において、膜ストレスを低減する方法が提案されている（特許文献１、特許文献２）。しかしながら、薄膜を成膜する時の作製条件を変更するだけで、この２種類（圧縮応力及び引張応力）の内部応力を有する薄膜を作り分ける技術は実現されていなかった。
国際公開第２０１３／１９０７６５号パンフレット 日本国特開２０１５−１５１５７５号公報
具体的な事例で説明すると、半導体装置の製造工程においては、所定の配線パターンを得るために被処理体である層間絶縁膜をドライエッチングする際に、エッチングされる層間絶縁膜の範囲を制限するハードマスクが用いられる。ハードマスクとして、例えば、窒化チタン（ＴｉＮ）膜が好適に用いられるが、エッチングに対する耐性が必要であることから、高い密度を備えることが求められる。また、窒化チタン膜の内部応力が高い場合は、配線パターンが変形を生じる虞もあるため、内部応力は低い（絶対値が小さい）ことが望ましいとされていた。
近年、デバイス構造の多様化により、ハードマスクを作製する以前に形成されている下地膜が、圧縮応力や引張応力といった様々な方向に生じる内部応力を持っている場合がある。このような場合は、ハードマスクを含んだ膜全体（下地膜とハードマスクの積層体）に働くストレスを低減する必要がある。例えば、ハードマスクを形成する以前に形成される下地膜が高い圧縮応力を持っている場合等は、引張側に高い応力（引張応力）を有する窒化チタン膜からなるハードマスクを形成し、膜全体としてストレスのバランスをとることが大切である。そこで、窒化チタン膜自体のストレスに関し、ハードマスクを形成する以前に生じているストレスを相殺するために、高い圧縮応力から高い引張応力まで（数値で言うと、−２ＧＰａから＋２ＧＰａ程度）、ストレスを制御する技術の開発が期待されていた。
しかしながら、通常、高密度の窒化チタンを成膜した場合、窒化チタン膜は高い圧縮側のストレス（圧縮応力）を持っている。この場合、単純な方法で、引張側のストレス（引張応力）を有するように窒化チタン膜を形成すると、図１０に示すように膜密度が低下することが公知である。窒化チタン膜の密度を高い状態に保ったまま、圧縮側のストレスを小さくする、または、引張側のストレスを圧縮側のストレスに変化させる、さらには、圧縮側のストレスを高い引張側のストレスにするためには、例えば、成膜後の膜に熱を加える方法、または、窒化チタン膜の形成時に窒化チタン粒子の入射エネルギーを抑制するための複雑なシステムを用いる方法等、量産には不向きな手法を採る必要があった。
本発明者らは、窒化チタン膜の構造を解析し、発生する膜ストレスについて検討した。
図１２Ａ〜図１２Ｄは、窒化チタン膜の構造と膜ストレスとの関係を示す図である。図１２Ａは膜の断面を示す模式図であり、基板（被処理体）に対して膜（窒化チタン膜）が縮むように働くＴｅｎｓｉｌｅ Ｓｔｒｅｓｓが発生している状態を表している。図１２Ｂは図１２Ａの拡大図であり、窒化チタン膜が柱状構造を有し、隣接する柱状構造の間に隙間が存在している様子を表している。図１２Ｃは窒化チタン膜の断面を示すＳＴＥＭ写真であり、この写真から図１２Ｄに示す状態が確認された。
そこで、本発明者らは、図１２Ｄに示すように、隣接する柱状構造を密着させて、隙間を低減することができれば、高い膜密度を保ちつつ、圧縮側から引張側まで所望の膜ストレスを有する薄膜を作り分けることが可能ではないかと考察し、本発明を開発するに至った。
本発明は、このような従来の実情に鑑みて考案されたものであり、薄膜を成膜する時の作製条件を選択するだけで、Ｔｅｎｓｉｌｅ側に大きなＳｔｒｅｓｓと、高い密度を有することが可能な、内部応力制御膜の形成方法を提供することを目的とする。
本発明の第１態様に係る内部応力制御膜の形成方法は、スパッタリング法により被処理体の一面に内部応力制御膜を形成する方法であって、前記被処理体に印加するバイアスＢＳが０より大きく、前記バイアスＢＳの電力密度がターゲットに印加するバイアスＢＴの電力密度の１／１５０以下の範囲であり、かつ、前記内部応力制御膜を成膜する際のプロセスガスの圧力が、閾値５（Ｐａ）より高い圧力領域から選択される。
本発明の第２態様に係る内部応力制御膜の形成方法は、スパッタリング法により被処理体の一面に内部応力制御膜を形成する方法であって、前記内部応力制御膜を成膜する際のプロセスガスの圧力が、閾値５（Ｐａ）より高い圧力領域から選択され、前記内部応力制御膜が窒化チタンからなり、チタンからなるターゲットと、前記プロセスガスとして窒素を含むガスを用い、前記プロセスガスの圧力Ｐを横軸、前記被処理体に印加するバイアスＢＳを前記ターゲットに印加するバイアスＢＴにより除した数値である比率Ｒ１（＝ＢＳ／ＢＴ）を縦軸としたグラフＧ１において、３つのプロット、ａ１（１０．０、０．００１６）、ａ２（１７．０、０．０００５９）、およびａ３（２５．０、０．０００１）を通過する曲線αより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ１の組み合わせを選択する。
本発明の第２態様に係る内部応力制御膜の形成方法において、前記グラフＧ１において、３つのプロット、ｂ１（１０．０、０．００２４１）、ｂ２（１７．０、０．００１２）、およびｂ３（２５．０、０．０００４）を通過する曲線βより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ１の組み合わせを選択する。
本発明の第３態様に係る内部応力制御膜の形成方法は、スパッタリング法により被処理体の一面に内部応力制御膜を形成する方法であって、前記内部応力制御膜を成膜する際のプロセスガスの圧力が、閾値５（Ｐａ）より高い圧力領域から選択され、前記内部応力制御膜が窒化チタンからなり、チタンからなるターゲットと、前記プロセスガスとして窒素を含むガスを用い、前記プロセスガスの圧力Ｐを横軸、前記内部応力制御膜の成膜速度１０ｎｍ／ｍｉｎに対する前記被処理体に印加するバイアスＢＳの数値である比率Ｒ２を縦軸としたグラフＧ２において、３つのプロット、ｃ１（１０．０、０．００３２）、ｃ２（１７．０、０．００１８）、およびｃ３（２５．０、０．０００８）を通過する曲線γより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ２の組み合わせを選択する。
本発明の第３態様に係る内部応力制御膜の形成方法において、前記グラフＧ２において、３つのプロット、ｄ１（１０．０、０．００８）、ｄ２（１７．０、０．００３４）、およびｄ３（２５．０、０．００２）を通過する曲線δより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ２の組み合わせを選択する。
本発明の第１態様〜第３態様に係る内部応力制御膜の形成方法において、前記プロセスガスを構成する窒素を含むガスが、アルゴンガスと窒素ガスから構成され、前記窒素を含むガスに占める前記窒素ガスの流量比が５０（％）以上である。
本発明の第１態様〜第３態様に係る内部応力制御膜の形成方法において、前記プロセスガスを構成する窒素を含むガスが、アルゴンガスと窒素ガスから構成され、前記窒素を含むガスに占める前記窒素ガスの流量比が７０（％）以上である。
本発明の上記態様に係る内部応力制御膜の形成方法では、スパッタリング法により被処理体の一面に内部応力制御膜を形成する際に、前記被処理体に微弱なバイアスＢＳを印加する。バイアスＢＳを印加した状態の被処理体に対して、前記内部応力制御膜を成膜する。その際に、プロセスガスの圧力（薄膜を成膜する時の圧力、放電圧力）を閾値５（Ｐａ）以上として、微弱なＢｉａｓを印加することにより、強いＴｅｎｓｉｌｅ Ｓｔｒｅｓｓ膜が得られる。さらに、印加するＢｉａｓの値を増やすことにより、高い膜密度を保ったまま、ＳｔｒｅｓｓをＴｅｎｓｉｌｅ側からＣｏｍｐｒｅｓｓｉｖｅ側へ変化させることができる。
また、プロセスガスの圧力Ｐを横軸、前記被処理体に印加するバイアスＢＳを前記ターゲットに印加するバイアスＢＴにより除した数値である比率Ｒ１（＝ＢＳ／ＢＴ）を縦軸としたグラフＧ１、あるいは、前記プロセスガスの圧力Ｐを横軸、前記内部応力制御膜の成膜速度１０ｎｍ／ｍｉｎに対する前記被処理体に印加するバイアスＢＳの数値である比率Ｒ２を縦軸としたグラフＧ２において、特定の指標を満たすように窒化チタン膜を製造するならば、膜密度が４．６（ｇ／ｃｍ３）以上、あるいは５．０（ｇ／ｃｍ３）以上であって、膜ストレスとして引張（Ｔｅｎｓｉｌｅ）側の膜ストレスを有する窒化チタン膜を、安定して製造できる。
内部応力制御膜の製造方法に用いる製造装置の一例を示す概略構成図である。 薄膜を成膜する時の圧力と膜ストレスとの関係を示すグラフである。 被処理体に印加するバイアスと膜ストレスとの関係を示すグラフである。 被処理体の断面を示す図であって、ＳＴＥＭ（走査型透過電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ； ＳＴＥＭ））を用いた撮影によって得られた写真である。 被処理体の断面を示す図であって、ＳＴＥＭを用いた撮影によって得られた写真である。 被処理体の断面を示す図であって、ＳＴＥＭを用いた撮影によって得られた写真である。 被処理体の断面を示す図であって、ＳＴＥＭを用いた撮影によって得られた写真である。 被処理体に印加するバイアスと膜密度との関係を示すグラフである。 被処理体の断面を示す図であって、ＳＴＥＭ（走査型透過電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ； ＳＴＥＭ））を用いた撮影によって得られた写真である。 被処理体の断面を示す図であって、ＳＴＥＭを用いた撮影によって得られた写真である。 被処理体の断面を示す図であって、ＳＴＥＭを用いた撮影によって得られた写真である。 被処理体の断面を示す図であって、ＳＴＥＭを用いた撮影によって得られた写真である。 表４に基づき、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）と膜ストレスとの関係を示すグラフである。 表７に基づき、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）と膜ストレスとの関係を示すグラフである。 表２に基づき、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）と膜密度との関係を示すグラフである。 薄膜を成膜する時の圧力とＰｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）との関係を示すグラフ（グラフＧ１）である。 薄膜を成膜する時の圧力とＲａｔｉｏ（ｓｕｂ．／Ｒａｔｅ）との関係を示すグラフ（グラフＧ２）である。 Ｂｉａｓ Ｐｏｗｅｒと膜ストレスとの関係を示すグラフである。 従来の窒化チタン膜における膜ストレスと膜密度との関係を示すグラフである。 内部応力制御膜（窒化チタン膜）の構造と膜ストレスとの関係を示す図であって、内部応力制御膜の断面を示すとともに、基板（被処理体）に対して膜（窒化チタン膜）が縮むように働くＴｅｎｓｉｌｅ Ｓｔｒｅｓｓが発生している状態を表す図である。 内部応力制御膜（窒化チタン膜）の構造と膜ストレスとの関係を示す図であって、図１２Ａの拡大図である。 内部応力制御膜（窒化チタン膜）の構造と膜ストレスとの関係を示す図であって、窒化チタン膜の断面を示すＳＴＥＭ写真である。 内部応力制御膜（窒化チタン膜）の構造と膜ストレスとの関係を示す図である。
以下では、図面を参照して、本発明に係る内部応力制御膜の製造方法の一実施形態について説明する。本実施形態は、被処理体を構成する基板Ｗがシリコンウェハであり、この基板Ｗの上に内部応力制御膜として窒化チタンを成膜する場合について詳述する。
図１は、本発明の一実施形態に係る内部応力制御膜の製造方法を実施することができるスパッタリング装置ＳＭの一例を示す概略構成図である。スパッタリング装置ＳＭは、マグネトロン方式のスパッタリング装置であり、真空処理室１ａを画成する真空チャンバ１を備える。真空チャンバ１の天井部にカソードユニットＣが取り付けられている。以下では、図１において、真空チャンバ１の天井部側を向く方向を「上」とし、真空チャンバ１の底部側を向く方向を「下」として説明する。
カソードユニットＣは、内部応力制御膜の母材であるターゲット２と、このターゲット２の上方に配置された磁石ユニット３とから構成されている。ターゲット２は、チタン製（例えば、チタンと不可避的な元素とを含むターゲット）であり、被処理体を構成する基板Ｗの輪郭に応じて、公知の方法で平面視円形に形成されている。
ターゲット２の上面（スパッタリング面２ａとは反対側の面）には、スパッタリングによる成膜中、ターゲット２を冷却するバッキングプレート２１が装着され、スパッタリング面２ａが下側に位置するように、不図示の絶縁体を介して真空チャンバ１に取り付けられている。
ターゲット２には、ＤＣ電源等のスパッタリング電源Ｅ１からの出力が接続されており、薄膜を成膜する時には、ターゲット２に対して、負の電位を有する直流電力（３０ｋＷ以下）が投入されるように構成されている。ターゲット２の上方に配置される磁石ユニット３は、ターゲット２のスパッタリング面２ａの下方空間に磁場を発生させる。磁石ユニット３は、スパッタリング時にスパッタリング面２ａの下方で電離した電子等を補足してターゲット２から飛散したスパッタリング粒子を効率よくイオン化する公知の構造を有する。磁石ユニット３の詳細な説明は省略する。
真空チャンバ１の底部には、ターゲット２のスパッタリング面２ａに対向させてステージ４が配置されている。このステージ４に載置された基板Ｗは、基板Ｗの成膜面が上側に向くように位置決め保持される。本実施形態においては、ターゲット２と基板Ｗとの間隔は、生産性や散乱回数等を考慮して、２０〜８００ｍｍに設定されてよく、４０〜４５０ｍｍが好ましく、４０〜１００ｍｍがより好ましい。
また、ステージ４には、ＲＦ電源等のバイアス電源Ｅ２からの出力が接続されており、薄膜を成膜する時には、基板Ｗに対して、交流電力の投入が可能なように構成されている。さらに、ステージ４は、温度制御装置Ｈ（温度制御手段）を内蔵しており、必要に応じて、薄膜を成膜する時の基板Ｗの温度をコントロールするように構成されている。
真空チャンバ１の側壁には、アルゴン等の希ガスであるスパッタガスを導入する第１ガス管５ａと、窒素を含むガスを導入する第２ガス管５ｂとが接続されている。第１ガス管５ａと第２ガス管５ｂには各々、マスフローコントローラ５１ａ、５１ｂが介設され、不図示のガス源に連通している。これにより、流量制御されたスパッタガスと反応ガスとが、後述の真空排気装置（真空排気手段）により、一定の排気速度で真空引きされている真空処理室１ａの内部に導入される。ゆえに、成膜中、真空処理室１ａの圧力（全圧）は、略一定に保持される。
真空チャンバ１の底部には、所望のポンプから構成される不図示の真空排気装置に通じる排気管６が接続されている。このスパッタリング装置ＳＭは、特に図示しないが、マイクロコンピュータやシーケンサ等を備えた公知の制御装置（制御手段）を備えている。この制御装置は、上述した電源Ｅ１、Ｅ２の稼働や、マスフローコントローラ５１ａ、５１ｂの稼働、真空排気装置の稼働等を統括管理するように構成されている。
以下では、前述したスパッタリング装置ＳＭを用いた内部応力制御膜の製造方法について具体的に説明する。
まず、チタン製のターゲット２が装着された真空チャンバ１内のステージ４に基板Ｗ（例えば、シリコンウェハ）を載置する。真空排気装置を作動させて、真空処理室１ａ内を所定の真空度（例えば、１×１０−５Ｐａ）まで真空引きする。真空処理室１ａ内が所定圧力に達した後、マスフローコントローラ５１ａ、５１ｂを各々制御して、アルゴンガスと窒素ガスとを所望の流量にて、真空処理室１ａ内に導入する。ここで、アルゴンガスに窒素ガスを加えたガスが、本発明における「窒素を含むガス」である。例えば、真空処理室１ａの内部が０．５〜４０Ｐａの範囲の所定圧力（全圧）となるように、アルゴンガスと窒素ガスは各々、所望の流量に制御される。ここで、チタン製のターゲットとは、チタンを主成分とするターゲットであり、主成分とはチタンが重量比５０％以上であることを指す。なお、チタン及び不可避不純物からなるターゲットを用いることが好ましい。
真空処理室１ａ内が所定圧力（全圧）とされた状態にて、スパッタリング電源Ｅ１よりターゲット２に所定の負の電位を有する直流電力を投入して、真空チャンバ１内にプラズマ雰囲気を形成する。これにより、反応性スパッタリングによって、基板Ｗの表面に窒化チタン膜が成膜される。
上述の反応性スパッタリングを、ある圧力条件下で行う際に、例えば、５（Ｗ）程度の微弱なＢｉａｓを印加することにより、強いＴｅｎｓｉｌｅ Ｓｔｒｅｓｓ膜が得られる。さらに、印加するＢｉａｓの値を増やすことにより、高い膜密度を保ったまま、ＳｔｒｅｓｓをＴｅｎｓｉｌｅ側からＣｏｍｐｒｅｓｓｉｖｅ側へ変化させることができる。
上述したＴｅｎｓｉｌｅ Ｓｔｒｅｓｓ膜を得るためには、前記被処理体に印加するバイアスＢＳが０より大きく、前記バイアスＢＳの電力密度がターゲットに印加するバイアスＢＴの電力密度の１／１５０以下の範囲であり、かつ、前記内部応力制御膜を成膜する際のプロセスガスの圧力が、閾値５（Ｐａ）より高い圧力領域から選択される、という条件を満たすことが重要である。
換言すると、本発明の実施形態に係る内部応力制御膜の製造方法は、高圧力で、かつ、窒素が多く存在する成膜雰囲気において、被処理体上に柱状に成長する窒化チタン膜に対して微弱なバイアスＢＳを印加しながら成膜が行われる。ゆえに、本発明の実施形態によれば、高い膜密度を保ちつつ、窒化チタン膜の柱状構造に急激なダメージを与えることなく、被処理体に対して、圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側から引張（Ｔｅｎｓｉｌｅ）側までの所望の膜ストレスを有する膜を作り分けることができる。したがって、本発明は、高密度な状態を保ちながら、必要な膜ストレスを有する窒化チタン膜を狙って形成できる製造方法をもたらす。
本発明の実施形態によれば、内部応力制御膜が窒化チタンの場合には、５．０（ｇ／ｃｍ３）以上の高い膜密度を備えるとともに、被処理体に対して約−２ＧＰａの圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側から約＋２ＧＰａの引張（Ｔｅｎｓｉｌｅ）側までの所望の膜ストレスを有する膜を作り分けることができる。
つまり、膜ストレスの小さい内部応力制御膜を形成するという観点から、約−５００ＭＰａの圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側よりも引張（Ｔｅｎｓｉｌｅ）側の膜ストレス、又は、約＋５００ＭＰａの引張（Ｔｅｎｓｉｌｅ）側よりも圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側の膜ストレスを選択することができる。また、約−１００ＭＰａの圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側よりも引張（Ｔｅｎｓｉｌｅ）側の膜ストレス、又は、約＋１００ＭＰａの引張（Ｔｅｎｓｉｌｅ）側よりも圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側の膜ストレスを選択することもできる。あるいは内部応力制御膜を形成する以前に形成される下地膜が高い応力を持っている場合等は、膜全体としてストレスを相殺してバランスをとるために、内部応力制御膜の膜ストレスを約−２ＧＰａの圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側から約＋２ＧＰａの引張（Ｔｅｎｓｉｌｅ）側までの間で選択することができる。
特に、前記内部応力制御膜を成膜する際のプロセスガスの圧力が、閾値５（Ｐａ）より高い圧力領域の中から選択されるならば、本発明の実施形態によって５．０（ｇ／ｃｍ３）以上の高い膜密度を保ちつつ、引張側の膜ストレスを有する内部応力制御膜を形成することが可能となった。
次に、内部応力制御膜が窒化チタンからなる場合についてより具体的に説明する。図８に示すグラフＧ１においては、チタンからなるターゲットと、窒素を含むガスを用いており、前記プロセスガスの圧力Ｐが横軸に示されており、前記被処理体に印加するバイアスＢＳを前記ターゲットに印加するバイアスＢＴにより除した数値である比率Ｒ１（＝ＢＳ／ＢＴ）が縦軸に示されている。グラフＧ１において、３つのプロット、ａ１（１０．０、０．００１６）、ａ２（１７．０、０．０００５９）、およびａ３（２５．０、０．０００１）を通過する曲線αより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ１の組み合わせを選択することにより、４．６（ｇ／ｃｍ３）以上の高い膜密度を備え、かつ、引張（Ｔｅｎｓｉｌｅ）側の膜ストレスを有する内部応力制御膜を形成することができる。
ここで、「３つのプロット、ａ１（１０．０、０．００１６）、ａ２（１７．０、０．０００５９）、およびａ３（２５．０、０．０００１）」のことを、特定の指標とも呼ぶ。
中でも、グラフＧ１において、３つのプロット、ｂ１（１０．０、０．００２４１）、ｂ２（１７．０、０．００１２）、およびｂ３（２５．０、０．０００４）を通過する曲線βより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ１の組み合わせを選択することにより、膜密度はさらに高くなり、膜密度が５．０（ｇ／ｃｍ３）以上の窒化チタン膜を安定して作製できる。
ここで、「３つのプロット、ｂ１（１０．０、０．００２４１）、ｂ２（１７．０、０．００１２）、およびｂ３（２５．０、０．０００４）」のことを、特定の指標とも呼ぶ。
また、内部応力制御膜が窒化チタンからなる場合についてより具体的に説明する。図９に示すグラフＧ２においては、チタンからなるターゲットと、窒素を含むガスを用いており、前記プロセスガスの圧力Ｐが横軸に示されており、前記内部応力制御膜の成膜速度ＤＲを前記被処理体に印加するバイアスＢＳにより除した数値である比率Ｒ２（＝ＤＲ／ＢＳ）が縦軸に示されている。グラフＧ２において、３つのプロット、ｃ１（１０．０、０．００３２）、ｃ２（１７．０、０．００１８）、およびｃ３（２５．０、０．０００８）を通過する曲線γより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ２の組み合わせを選択することにより、４．６（ｇ／ｃｍ３）以上の高い膜密度を備え、かつ、引張（Ｔｅｎｓｉｌｅ）側の膜ストレスを有する内部応力制御膜を形成することができる。
ここで、「３つのプロット、ｃ１（１０．０、０．００３２）、ｃ２（１７．０、０．００１８）、およびｃ３（２５．０、０．０００８）」のことを、特定の指標とも呼ぶ。
中でも、グラフＧ２において、３つのプロット、ｄ１（１０．０、０．００８）、ｄ２（１７．０、０．００３４）、およびｄ３（２５．０、０．００２）を通過する曲線δより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ２の組み合わせを選択することにより、膜密度はさらに高くなり、膜密度が５．０（ｇ／ｃｍ３）以上の窒化チタン膜を安定して作製できる。
ここで、「３つのプロット、ｄ１（１０．０、０．００８）、ｄ２（１７．０、０．００３４）、およびｄ３（２５．０、０．００２）」のことを、特定の指標とも呼ぶ。
本発明の実施形態に係る内部応力制御膜の形成方法においては、前記窒素を含むガスとして、アルゴンガスと窒素ガスの組み合わせが好適に用いられる。前記窒素を含むガスに占める前記窒素ガスの流量比が５０（％）以上とすることにより、内部応力制御膜が形成される真空処理室１ａの内部を、高圧力で、かつ、窒素が多く存在する成膜雰囲気とすることができる。
これにより、上述したグラフＧ１やグラフＧ２に示す作製条件の組み合わせが得られる。
前記窒素を含むガスに占める前記窒素ガスの流量比を、７０％以上とした場合には、真空処理室１ａの内部をさらに窒素が多く存在する成膜雰囲気とすることができる。これによって、より大きなＴｅｎｓｉｌｅ側のＳｔｒｅｓｓを得ることができるので、より好ましい。また、高い膜密度を備えながらも、引張（Ｔｅｎｓｉｌｅ）側の膜ストレスを有する内部応力制御膜を形成するにおいて、前記内部応力制御膜を成膜する際のプロセスガスの圧力が５（Ｐａ）以上の圧力領域の中から選択されることが好ましい。
＜実施例１＞
本実施例では、図１のスパッタリング装置ＳＭを用い、被処理体（シリコンウェハからなる基板Ｗ）上に、薄膜を成膜する時の圧力（放電圧力）を０．３５〜２５Ｐａの間で変更して、窒化チタン膜（厚さ：２０ｎｍ）を形成した。その際、基板Ｗに対して印加するバイアスＢＳを変更（３条件：０Ｗ、５Ｗ、５０Ｗ）することにより、バイアスＢＳ依存性について調べた。この結果が、図２であり、薄膜を成膜する時の圧力（放電圧力）と膜ストレスとの関係を示すグラフである。
図２より、以下の点が明らかとなった。
（Ａ１）バイアスＢＳが５０Ｗの場合は、作製された窒化チタン膜は、放電圧力に依存せず、被処理体に対して圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側の膜ストレスを有する。放電圧力が１Ｐａを超えると、圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側の膜ストレスが増加傾向を示し、放電圧力が２５Ｐａにおいて、最大の膜ストレス（およそ−２８００（ＭＰａ））が観測された。膜密度は、およそ５．６５（ｇ／ｃｍ３）であった（後段の図４参照）。
（Ａ２）バイアスＢＳを印加しない場合（０Ｗ）は、放電圧力の増加に伴い、膜ストレスが被処理体に対して圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側の膜ストレスから引張（Ｔｅｎｓｉｌｅ）側の膜ストレスへ変化することが分かった。圧縮から引張への変化は、閾値５Ｐａ付近で生じる。この場合の膜ストレス（ＭＰａ）は、−１０００〜＋６００の範囲で変更できる。膜密度は、およそ４．１５（ｇ／ｃｍ３）であった（後段の図４参照）。
（Ａ３）バイアスＢＳを微弱に印加する場合（５Ｗ）は、放電圧力の増加に伴い、膜ストレスが被処理体に対して圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側の膜ストレスから引張（Ｔｅｎｓｉｌｅ）側の膜ストレスへ急激に変化することが分かった。この場合も、バイアスＢＳを印加しない場合と同様に、圧縮から引張への変化は、閾値５Ｐａ付近で生じる。この場合の膜ストレス（ＭＰａ）は、−１６００〜＋１５００の範囲で変更できる。膜密度は、およそ５．３５（ｇ／ｃｍ３）であった（後段の図４参照）。
図３Ａは、被処理体に印加するバイアスＢＳと膜ストレスとの関係を示すグラフである。図３Ｂ〜図３Ｅは、断面を示すＳＴＥＭ（走査型透過電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ； ＳＴＥＭ））写真である。図３Ｂ〜図３Ｅは、順に、バイアスＢＳが、０Ｗ、５Ｗ、１５Ｗ、２０Ｗの場合を示している。
図４Ａは、被処理体に印加するバイアスパワーと膜密度との関係を示すグラフである。図４Ｂ〜図４Ｅは、断面を示すＳＴＥＭ写真である。図４Ｂ〜図４Ｅは、順に、バイアスＢＳが、０Ｗ、５Ｗ、１５Ｗ、２０Ｗの場合を示している。
図３及び図４より、以下の点が明らかとなった。
（Ｂ１）バイアスＢＳが０Ｗから５Ｗに増加すると、膜ストレスは、引張（Ｔｅｎｓｉｌｅ）側において増加傾向を示す（＋６００→＋１５００（ＭＰａ））。その際、膜密度が急激に増加する（４．１５→５．３５（ｇ／ｃｍ３））。
（Ｂ２）バイアスＢＳが５Ｗを超えると、膜ストレスは、単調に減少する傾向を示す。バイアスＢＳが２０Ｗ付近を閾値として、引張（Ｔｅｎｓｉｌｅ）側の膜ストレスから圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）側の膜ストレスへ、膜ストレスが変化する。
（Ｂ３）バイアスＢＳが５Ｗを超えると、膜密度は５．５０〜５．７５（ｇ／ｃｍ３）の範囲で安定する。断面ＳＥＭ写真より、薄膜を成膜する時に印加するバイアスＢＳの大きさを増やすにつれて、柱状構造の離間部が狭まり、離間部が閉じて緻密な構造へ変化したことにより、膜密度の大きな窒化チタン膜が得られたと推定した。また、密度の変化が殆どない状態でＳｔｒｅｓｓが大きく変化していることから、これらの領域では膜自体のＳｔｒｅｓｓ特性が変わっていると推測できる。
また、原子間力顕微鏡（ＡＦＭ）を用いて膜表面の粗さ（算術平均粗さＲａ）を測定した。その結果、高圧だけの条件（上記バイアスＢＳが０Ｗの場合）にて作製した膜表面の粗さは０．９４ｎｍであった。これに対して、高圧かつ弱バイアスの条件（上記バイアスＢＳが５Ｗの場合）にて作製した膜表面の粗さは０．２６ｎｍであった。この膜表面の粗さに関する評価結果は、上記推定（柱状構造の離間部が狭まり、離間部が閉じて緻密な構造へ変化した）を支持している。
＜実施例２＞
本実施例では、窒化チタン膜について、４つの圧力条件（１０．０、１７．０、２５．０、３７．０（Ｐａ））下における膜ストレスと膜密度を調べた。その際、ターゲット２に印加される（負の電位を有する）直流電力は、最大５条件（３．５、７、１０．５、１４、１７．５、２１（ｋＷ））変化させた。また、被処理体に印加するバイアスＢＳは、最大８条件（０、２、５、１０、１５、２０、２５、３０（Ｗ））変化させた。
表１〜表３は、プロセスガスの圧力Ｐが１０．０（Ｐａ）の場合であり、表１は膜ストレス、表２は膜密度、表３は成膜速度を表す。
表４〜表６は、プロセスガスの圧力Ｐが１７．０（Ｐａ）の場合であり、表４は膜ストレス、表５は膜密度、表６は成膜速度を表す。
表７〜表９は、プロセスガスの圧力Ｐが２５．０（Ｐａ）の場合であり、表７は膜ストレス、表８は膜密度、表９は成膜速度を表す。
表１０〜表１２は、プロセスガスの圧力Ｐが３７．０（Ｐａ）の場合であり、表１０は膜ストレス、表１１は膜密度、表１２は成膜速度を表す。
各表の中で、例えば、「７．６Ｅ−０３」という表示は、「７．６×１０−３」を意味する。
符号「−−」は、該当するデータが無いことを意味する。
図５は、表４に基づき、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）と膜ストレスとの関係を示すグラフである。図６は、表７に基づき、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）と膜ストレスとの関係を示すグラフである。
図５より、表４の圧力条件（１７Ｐａ）では、測定したＰｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）の全域に亘って、膜ストレスは、引張（Ｔｅｎｓｉｌｅ）側の膜ストレスとなることが分かった。７ｋＷ（記号◇印）の場合、測定したＰｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）の全域に亘って、最大の膜ストレスが得られた。
図６より、表７の圧力条件（２５Ｐａ）においても、測定したＰｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）の全域に亘って、膜ストレスは、引張（Ｔｅｎｓｉｌｅ）側の膜ストレスとなることが分かった。７ｋＷ（記号◇印）の場合、測定したＰｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）の全域に亘って、最大の膜ストレスが得られた。特に、７ｋＷ（記号◇印）の測定結果を示す曲線と横軸との交点が、０．００６７（１／１５０）であった。したがって、この交点より、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）の値が小さい条件を満たすとき、膜ストレスは、引張（Ｔｅｎｓｉｌｅ）側の膜ストレスとなることが確認された。
図７は、表２に基づき、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）と膜密度との関係を示すグラフである。
図７より、測定したＰｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）の全域に亘って、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）が増えるに連れて、膜密度は増加傾向を示すことが分かった。Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）がおよそ０．００１６の場合に、膜密度は４．６であった。また、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）がおよそ０．００２４１の場合に、膜密度は５．０であった。
ゆえに、図７の結果より、膜密度を４．６（５．０）以上とするためには、Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）の設定を０．００１６以上（０．００２４１以上）とすれば良いことが明らかとなった。
以下に示す表１３〜表１５は、表１〜表１２のデータに基づき、ターゲット２に印加される（負の電位を有する）直流電力の３条件（７、１０．５、１４（ｋＷ））ごとに、再集計して示している。各表において、上段から下段に向けて、被処理体に印加するバイアスＢＳを増加させた条件の結果（膜ストレス、膜密度）が順に掲載されている。
本発明者らは、上述した表１〜表１５から、さらに特徴ある傾向を見出すため、図８と図９のグラフを作製した。
図８は、薄膜を成膜する時の圧力とＰｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）との関係を示すグラフである。図９は、薄膜を成膜する時の圧力とＲａｔｉｏ（ｓｕｂ．／Ｒａｔｅ）との関係を示すグラフである。
ここで、「薄膜を成膜する時の圧力」とは、「プロセスガスの圧力Ｐ」である。「Ｐｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）」とは、「被処理体に印加するバイアスＢＳを前記ターゲットに印加するバイアスＢＴにより除した数値である比率Ｒ１（＝ＢＳ／ＢＴ）」である。「Ｒａｔｉｏ（ｓｕｂ．／Ｒａｔｅ）」とは、「内部応力制御膜の成膜速度１０ｎｍ／ｍｉｎに対する被処理体に印加するバイアスＢＳの数値である比率Ｒ２」を意味する。
図８と図９は、極めて同じ傾向が読み取れる。すなわち、横軸を、薄膜を成膜する時の圧力とし、縦軸をＰｗ−Ｒａｔｉｏ（ｓｕｂ．／ｔａｒｇｅｔ）としたグラフＧ１（図８）においては、膜密度が等高線のような曲線をとることが分かった。膜密度が高くなるほど、グラフ１においては右上方の領域を占める傾向が確認された。
具体的には、前記プロセスガスの圧力Ｐを横軸、前記被処理体に印加するバイアスＢＳを前記ターゲットに印加するバイアスＢＴにより除した数値である比率Ｒ１（＝ＢＳ／ＢＴ）を縦軸としたグラフＧ１において、３つのプロット、ａ１（１０．０、０．００１６）、ａ２（１７．０、０．０００５９）、およびａ３（２５．０、０．０００１）を通過する曲線αより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ１の組み合わせを選択することにより、膜密度が４．６（ｇ／ｃｍ３）以上の窒化チタン膜が得られる。
また、前記グラフＧ１において、３つのプロット、ｂ１（１０．０、０．００２４１）、ｂ２（１７．０、０．００１２）、およびｂ３（２５．０、０．０００４）を通過する曲線βより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ１の組み合わせを選択することによって、作製される窒化チタン膜は、膜密度が５．０（ｇ／ｃｍ３）以上となる。
同様に、横軸を、薄膜を成膜する時の圧力とし、縦軸をＲａｔｉｏ（ｓｕｂ．／Ｒａｔｅ）としたグラフＧ２（図９）においても、膜密度が等高線のような曲線をとることが分かった。膜密度が高くなるほど、グラフ２においては右上方の領域を占める傾向が確認された。
具体的には、前記プロセスガスの圧力Ｐを横軸、前記内部応力制御膜の成膜速度ＤＲを前記被処理体に印加するバイアスＢＳにより除した数値である比率Ｒ２（＝ＤＲ／ＢＳ）を縦軸としたグラフＧ２において、３つのプロット、ｃ１（１０．０、０．００３２）、ｃ２（１７．０、０．００１８）、およびｃ３（２５．０、０．０００８）を通過する曲線γより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ２の組み合わせを選択することにより、膜密度が４．６（ｇ／ｃｍ３）以上の窒化チタン膜が得られる。
また、前記グラフＧ２において、３つのプロット、ｄ１（１０．０、０．００８）、ｄ２（１７．０、０．００３４）、およびｄ３（２５．０、０．００２）を通過する曲線δより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ２の組み合わせを選択することによって、作製される窒化チタン膜は、膜密度が５．０（ｇ／ｃｍ３）以上となる。
図８と図９が示した結果は、高い膜密度を備えるとともに、膜ストレスとして引張（Ｔｅｎｓｉｌｅ）側の膜ストレスを有する窒化チタン膜を製造する工程を管理するための重要な指標を提供している。
つまり、図８及び図９の指標を満たすように窒化チタン膜を製造するならば、膜密度が４．６（ｇ／ｃｍ３）以上、あるいは５．０（ｇ／ｃｍ３）以上であって、膜ストレスとして引張（Ｔｅｎｓｉｌｅ）側の膜ストレスを有する窒化チタン膜を、安定して製造できる、量産に好適な工程を構築することが可能となる。
図１０は、Ｂｉａｓ Ｐｏｗｅｒと膜ストレスとの関係を示すグラフである。プロセスガスを構成する窒素を含むガスが、アルゴンガスと窒素ガスから構成された場合について検討した。図１０において、記号◇印は窒素ガスが１００％の場合、記号□印はアルゴンガス１０％、窒素ガスが９０％の場合、記号△印はアルゴンガス３０％、窒素ガスが７０％の場合、記号○印はアルゴンガス５０％、窒素ガスが５０％の場合、を各々表している。
図１０から、以下の点が明らかとなった。
（Ｃ１）バイアスＢＳを微弱に印加する場合（５Ｗ〜１０Ｗ）は、バイアスＢＳを印加しない場合（０Ｗ）に比べて、膜ストレスが引張（Ｔｅｎｓｉｌｅ）となり、増大傾向を示す。この増大傾向は、窒素を含むガスに占める窒素ガスの割合が５０％以上であるなら、アルゴンガスと窒素ガスの比率に依存しない。
（Ｃ２）バイアスＢＳが同じ数値（例えば、５（Ｗ））で比較すると、窒素を含むガスに占める窒素ガスの割合が増えるに連れて、より大きな引張（Ｔｅｎｓｉｌｅ）の膜ストレスが観測された。
（Ｃ３）バイアスＢＳが１５Ｗの場合は、１０Ｗに比べて膜ストレスが減少傾向に転じる。この増大傾向は、窒素を含むガスに占める窒素ガスの割合が５０％以上であるなら、アルゴンガスと窒素ガスの比率に依存しない。
以上の結果より、プロセスガスを構成する窒素を含むガスが、アルゴンガスと窒素ガスから構成され、前記窒素を含むガスに占める前記窒素ガスの流量比が５０（％）以上とすることによって、引張（Ｔｅｎｓｉｌｅ）側の膜ストレスを有する内部応力制御膜が安定して得られることが明らかとなった。
以上、本発明の実施形態に係る内部応力制御膜の製造方法について説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。
上述した実施形態では、内部応力制御膜が窒化チタンの場合について詳述したが、本発明は窒化チタン（ＴｉＮ）に限定されるものではなく、窒素を含むガスを用いて成膜される材料に広く適用できる。すなわち、本発明が適用される内部応力制御膜としては、窒化チタン（ＴｉＮ）の他に、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）等が挙げられる。
また、上述した実施形態では、被処理体としてシリコンウェハからなる基板Ｗを例として説明したが、例えば、層間絶縁膜の表面や多層構造体の最表面に形成するような場合にも、本発明を適用することが可能である。換言すると、本発明の製造方法により形成される内部応力制御膜は、その内部応力制御膜が設けられる下地材料や構造に依存せず、柔軟に適用できる利点を備えている。
さらに、上述した実施形態では、内部応力制御膜を成膜する際に、被処理体である基板Ｗを熱処理していないが、本発明はこれに限定されるものではない。形成する内部応力制御膜の材質や膜厚、内部応力制御膜の下地条件（基板Ｗや膜材料、膜構造等）に応じて、被処理体は適宜、望ましい温度に制御してもよい。例えば、図１において被処理体（基板Ｗ）を載置するステージ４の内部に、被処理体の温度を制御する温度制御装置Ｈを配置することによって、被処理体の温度管理が可能となる。
本発明は、内部応力制御膜の製造方法に広く適用可能である。このような内部応力制御膜は、例えば、半導体装置の製造工程におけるハードマスク用途に限らず、他の各種デバイス用途にも用いられる。
Ｅ１ スパッタリング電源、Ｅ２ バイアス電源、ＳＭ スパッタリング装置、Ｗ 基板（被処理体）、１ａ 真空処理室、２ ターゲット、４ ステージ、５１ マスフローコントローラ。

Claims (7)

  1. スパッタリング法により被処理体の一面に内部応力制御膜を形成する方法であって、
    前記被処理体に印加するバイアスＢＳが０より大きく、前記バイアスＢＳの電力密度がターゲットに印加するバイアスＢＴの電力密度の１／１５０以下の範囲であり、かつ、前記内部応力制御膜を成膜する際のプロセスガスの圧力が、閾値５（Ｐａ）より高い圧力領域から選択される内部応力制御膜の形成方法。
  2. スパッタリング法により被処理体の一面に内部応力制御膜を形成する方法であって、
    前記内部応力制御膜を成膜する際のプロセスガスの圧力が、閾値５（Ｐａ）より高い圧力領域から選択され、
    前記内部応力制御膜が窒化チタンからなり、
    チタンからなるターゲットと、前記プロセスガスとして窒素を含むガスを用い、
    前記プロセスガスの圧力Ｐを横軸、前記被処理体に印加するバイアスＢＳを前記ターゲットに印加するバイアスＢＴにより除した数値である比率Ｒ１（＝ＢＳ／ＢＴ）を縦軸としたグラフＧ１において、
    ３つのプロット、ａ１（１０．０、０．００１６）、ａ２（１７．０、０．０００５９）、およびａ３（２５．０、０．０００１）を通過する曲線αより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ１の組み合わせを選択する内部応力制御膜の形成方法。
  3. 前記グラフＧ１において、
    ３つのプロット、ｂ１（１０．０、０．００２４１）、ｂ２（１７．０、０．００１２）、およびｂ３（２５．０、０．０００４）を通過する曲線βより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ１の組み合わせを選択する請求項２に記載の内部応力制御膜の形成方法。
  4. スパッタリング法により被処理体の一面に内部応力制御膜を形成する方法であって、
    前記内部応力制御膜を成膜する際のプロセスガスの圧力が、閾値５（Ｐａ）より高い圧力領域から選択され、
    前記内部応力制御膜が窒化チタンからなり、
    チタンからなるターゲットと、前記プロセスガスとして窒素を含むガスを用い、
    前記プロセスガスの圧力Ｐを横軸、前記内部応力制御膜の成膜速度１０ｎｍ／ｍｉｎに対する前記被処理体に印加するバイアスＢＳの数値である比率Ｒ２を縦軸としたグラフＧ２において、
    ３つのプロット、ｃ１（１０．０、０．００３２）、ｃ２（１７．０、０．００１８）、およびｃ３（２５．０、０．０００８）を通過する曲線γより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ２の組み合わせを選択する内部応力制御膜の形成方法。
  5. 前記グラフＧ２において、
    ３つのプロット、ｄ１（１０．０、０．００８）、ｄ２（１７．０、０．００３４）、およびｄ３（２５．０、０．００２）を通過する曲線δより、右上の領域に含まれるように、前記圧力Ｐと前記比率Ｒ２の組み合わせを選択する請求項４に記載の内部応力制御膜の形成方法。
  6. 前記プロセスガスを構成する窒素を含むガスが、アルゴンガスと窒素ガスから構成され、前記窒素を含むガスに占める前記窒素ガスの流量比が５０（％）以上である請求項１から請求項５のいずれか一項に記載の内部応力制御膜の形成方法。
  7. 前記プロセスガスを構成する窒素を含むガスが、アルゴンガスと窒素ガスから構成され、前記窒素を含むガスに占める前記窒素ガスの流量比が７０（％）以上である請求項１から請求項５のいずれか一項に記載の内部応力制御膜の形成方法。
JP2018518073A 2016-05-16 2017-01-25 内部応力制御膜の形成方法 Active JP6653383B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016098158 2016-05-16
JP2016098158 2016-05-16
PCT/JP2017/002484 WO2017199468A1 (ja) 2016-05-16 2017-01-25 内部応力制御膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2017199468A1 JPWO2017199468A1 (ja) 2018-11-29
JP6653383B2 true JP6653383B2 (ja) 2020-02-26

Family

ID=60325792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018518073A Active JP6653383B2 (ja) 2016-05-16 2017-01-25 内部応力制御膜の形成方法

Country Status (6)

Country Link
US (1) US10975465B2 (ja)
JP (1) JP6653383B2 (ja)
KR (1) KR102140914B1 (ja)
CN (1) CN108474107B (ja)
TW (1) TWI690613B (ja)
WO (1) WO2017199468A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220084394A (ko) * 2019-10-25 2022-06-21 어플라이드 머티어리얼스, 인코포레이티드 고품질 pvd 막들을 증착하기 위한 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2689931B2 (ja) * 1994-12-29 1997-12-10 日本電気株式会社 スパッタ方法
JPH08288273A (ja) * 1995-04-19 1996-11-01 Nippon Steel Corp ＴｉＮバリア膜の製造方法およびその装置
US5972178A (en) * 1995-06-07 1999-10-26 Applied Materials, Inc. Continuous process for forming improved titanium nitride barrier layers
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
JP4344019B2 (ja) * 1997-05-28 2009-10-14 キヤノンアネルバ株式会社 イオン化スパッタ方法
JP3248570B2 (ja) 1997-10-09 2002-01-21 日本電気株式会社 半導体装置の製造方法
US6548402B2 (en) 1999-06-11 2003-04-15 Applied Materials, Inc. Method of depositing a thick titanium nitride film
US7438955B2 (en) 2002-02-27 2008-10-21 Philippine Council For Advanced Science And Technology Research And Development Titanium nitride thin film formation on metal substrate by chemical vapor deposition in a magnetized sheet plasma source
US20040007779A1 (en) 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
JP5013675B2 (ja) * 2004-11-25 2012-08-29 株式会社リコー 電極触媒の製造方法及び電極触媒
US8936702B2 (en) * 2006-03-07 2015-01-20 Micron Technology, Inc. System and method for sputtering a tensile silicon nitride film
JP5162869B2 (ja) * 2006-09-20 2013-03-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7727882B1 (en) * 2007-12-17 2010-06-01 Novellus Systems, Inc. Compositionally graded titanium nitride film for diffusion barrier applications
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
US8808513B2 (en) * 2008-03-25 2014-08-19 Oem Group, Inc Stress adjustment in reactive sputtering
US20090242385A1 (en) * 2008-03-28 2009-10-01 Tokyo Electron Limited Method of depositing metal-containing films by inductively coupled physical vapor deposition
US7829456B2 (en) * 2008-10-23 2010-11-09 Applied Materials, Inc. Method to modulate coverage of barrier and seed layer using titanium nitride
US8482375B2 (en) * 2009-05-24 2013-07-09 Oem Group, Inc. Sputter deposition of cermet resistor films with low temperature coefficient of resistance
JP2011171322A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US9123622B2 (en) * 2010-06-23 2015-09-01 California Institute Of Technology Atomic layer deposition of high performance anti reflection coatings on delta-doped CCDs
CN102618823A (zh) * 2011-01-27 2012-08-01 鸿富锦精密工业（深圳）有限公司 镀膜件及其制备方法
JP5834944B2 (ja) * 2012-01-19 2015-12-24 東京エレクトロン株式会社 マグネトロンスパッタ装置及び成膜方法
JP5901762B2 (ja) 2012-06-22 2016-04-13 株式会社アルバック ハードマスクの製造方法
US8802578B2 (en) * 2012-07-13 2014-08-12 Institute of Microelectronics, Chinese Academy of Sciences Method for forming tin by PVD
JP6030589B2 (ja) * 2014-02-13 2016-11-24 株式会社アルバック ハードマスク形成方法及びハードマスク形成装置
CN104328384A (zh) * 2014-11-18 2015-02-04 沈阳大学 一种氮化钛铝锆铌氮梯度硬质反应膜的制备方法

Also Published As

Publication number Publication date
TW201809328A (zh) 2018-03-16
WO2017199468A1 (ja) 2017-11-23
US10975465B2 (en) 2021-04-13
CN108474107A (zh) 2018-08-31
JPWO2017199468A1 (ja) 2018-11-29
TWI690613B (zh) 2020-04-11
US20190071767A1 (en) 2019-03-07
KR102140914B1 (ko) 2020-08-04
KR20180086238A (ko) 2018-07-30
CN108474107B (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
JP6462477B2 (ja) 被処理体を処理する方法
US9911607B2 (en) Method of processing target object
JP5901762B2 (ja) ハードマスクの製造方法
JP6559430B2 (ja) 被処理体を処理する方法
US11462412B2 (en) Etching method
CN107964650A (zh) 腔室部件、抗等离子体盖或喷嘴及制造制品的方法
JP2010206051A (ja) 基板処理方法
JP6653383B2 (ja) 内部応力制御膜の形成方法
TW201351503A (zh) 用於低蝕刻速率硬遮罩膜之具有氧摻雜之ｐｖｄ氮化鋁膜
KR101252126B1 (ko) 금속막을 내장하는 단계를 포함하는 전자부품 제조방법
JP2019175975A (ja) ボロン系膜の成膜方法および成膜装置
US8349145B2 (en) Method of burying metal and apparatus of depositing metal in concave portion
CN107710391B (zh) 对多层膜进行蚀刻的方法
KR100874867B1 (ko) 지르코늄산화막 형성방법
Despiau-Pujo et al. Simulations of radical and ion fluxes on a wafer in a Cl2/Ar inductively coupled plasma discharge: Confrontation with GaAs and GaN etch experiments
US20220068614A1 (en) Semiconductor manufacturing member and manufacturing method therefor
WO2011034092A1 (ja) バリアメタル膜の形成方法
Lin A Segmented Plasma Etching Method for 2.5 D/3D Through Silicon Vias
KR20220142473A (ko) 적층 구조체 및 적층 구조체의 제조 방법
JPH11172429A (ja) 超平滑膜の製造方法
JP2013072134A (ja) 窒化アルミニウム膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6653383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250