JPWO2013168515A1 - 光電変換装置およびその製造方法 - Google Patents

光電変換装置およびその製造方法 Download PDF

Info

Publication number
JPWO2013168515A1
JPWO2013168515A1 JP2014514415A JP2014514415A JPWO2013168515A1 JP WO2013168515 A1 JPWO2013168515 A1 JP WO2013168515A1 JP 2014514415 A JP2014514415 A JP 2014514415A JP 2014514415 A JP2014514415 A JP 2014514415A JP WO2013168515 A1 JPWO2013168515 A1 JP WO2013168515A1
Authority
JP
Japan
Prior art keywords
type
semiconductor layer
photoelectric conversion
silicon
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014514415A
Other languages
English (en)
Inventor
和仁 西村
和仁 西村
善之 奈須野
善之 奈須野
真也 本多
真也 本多
山田　隆
隆 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014514415A priority Critical patent/JPWO2013168515A1/ja
Publication of JPWO2013168515A1 publication Critical patent/JPWO2013168515A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/02013—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising output lead wires elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

光電変換装置（１０）は、ｐ型半導体層（３１）、ｉ型半導体層（３２）およびｎ型半導体層（３３）を順次積層した光電変換層（３）を備える。ｐ型半導体層（３１）は、ｐ型シリコン薄膜（３１１〜３１３）からなる。ｐ型シリコン薄膜（３１１，３１２）は、プラズマ励起電力として１ＭＨｚ〜５０ＭＨｚの高周波電力に１００Ｈｚ〜１ｋＨｚの低周波パルス電力を重畳したパルス電力を用い、高周波電力の密度が１００〜３００ｍＷ／ｃｍ２であり、プラズマ処理中の圧力が３００〜６００Ｐａであり、プラズマ処理時の基板温度が１４０〜１９０℃である条件を用いて、ｐ型導電型を有するシリコン薄膜を堆積するとともにシリコン薄膜を窒化して形成される。また、ｐ型シリコン薄膜（３１３）は、上記条件を用いて堆積される。

Description

この発明は、光電変換装置およびその製造方法に関するものである。
従来、光を電気に変換する光電変換装置として特許文献１に記載の光電変換装置が知られている。
この光電変換装置は、シリコン原子を含有するｐ型半導体層、ｉ型半導体層およびｎ型半導体層を順次積層したｐｉｎ構造の光電変換層を少なくとも１つ備えた構造からなる。
そして、ｐ型半導体層は、０．００１〜１０（原子％）の窒素原子を含み、結晶シリコン相を有する。これにより、開放電圧および短絡電流が増加し、光電変換効率を向上できる。
また、従来、特許文献２に記載の光電変換装置が知られている。この光電変換装置は、特許文献１に記載の光電変換装置と同じ構造からなり、ｐ型半導体層は、濃度Ａ（原子％）の窒素原子と濃度Ｂ（原子％）とのホウ素原子とを含み、濃度Ａおよび濃度Ｂは、０．１１−０．９９Ａ＋０．０４２Ａ２≦Ｂ≦０．２＋０．２Ａ＋０．０５Ａ２の関係を満たす。これにより、開放電圧および短絡電流が増加し、光電変換効率を向上できる。
更に、特許文献３は、導電性窒化シリコン膜の製造方法を開示する。この導電性窒化シリコン膜の製造方法は、ｎ型またはｐ型にドーピングされた微結晶シリコン膜を形成する第１ステップと、微結晶シリコン膜に対し、窒素を含むプラズマを照射して微結晶シリコン膜を窒化することにより、導電性窒化シリコン膜を形成する第２ステップとを含み、第１ステップにおいて、微結晶シリコン膜を形成するときに導入される原料ガスの希釈率は、１５０以上６００以下である。
これにより、屈折率が低く、かつ導電性を有する導電性窒化シリコン膜を作製することができる。そして、この導電性窒化シリコン膜を用いて光電変換装置を構成する２つの光電変換層を接続することにより、光電変換効率を向上できる。
特許第４４４１２９８号公報 特許第４２１５６９７号公報 特開２０１１−１９８９２０号公報
特許文献１，２に記載されたｐ型半導体層の作製方法では、ｐ型半導体層の堆積工程に原料ガスとして窒素（Ｎ２）ガスを使用し、Ｎ２ガスのシラン（ＳｉＨ４）ガスに対する流量比を制御することにより、ｐ型半導体層の膜中における窒素含有濃度を制御している。
しかし、大面積の薄膜太陽電池を製造するためのプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法によるシリコン半導体層の堆積工程において、光電変換装置の面内全体にわたって均一な窒素含有濃度を実現するのは困難であった。
その原因としては、特許文献１，２に記載されたｐ型半導体層の作製方法では、電極面積が１ｍ２を超えるような大面積なプラズマＣＶＤ装置において、電極面積全体にわたって面内均一性を確保して原料ガスを供給することが困難であること、および電極面内における電界強度の分布によりＮ２ガスの分解エネルギーの面内均一性を確保することが困難であること等が考えられる。
また、特許文献３に記載の導電性窒化シリコン膜は、２つの光電変換層の間に配置される中間層に対して求められる特性を満たすものであり、特許文献３は、ｐ型半導体層またはｎ型半導体層に対して開放電圧の向上と、高い曲線因子（ＦＦ）の維持とを両立させるための製造条件を開示するものではない。
そこで、この発明は、大面積な光電変換装置において窒素含有濃度の面内均一性を向上し、高い変換効率を有する光電変換装置の製造方法を提供するものである。
また、この発明は、大面積な光電変換装置において窒素含有濃度の面内均一性を向上し、高い変換効率を有する光電変換装置を提供するものである。
この発明の実施の形態によれば、光電変換装置は、光を電気に変換する光電変換部を有する光電変換装置であって、基板と、第１および第２のシリコン系半導体層を備える。第１のシリコン系半導体層は、基板よりも上方に配置されるとともに、光電変換部を構成し、かつ、ｐ型導電型を有する。第２のシリコン系半導体層は、基板よりも上方に配置されるとともに、光電変換部を構成し、かつ、ｎ型導電型を有する。そして、第１および第２のシリコン系半導体層の少なくとも一方は、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる。
また、この発明の実施の形態によれば、光電変換装置の製造方法は、プラズマＣＶＤ法によって光電変換装置を製造する光電変換装置の製造方法であって、基板よりも上方にｐ型導電型またはｎ型導電型を有する第１のシリコン系半導体層を堆積する第１のプラズマ処理工程と、窒素原子を含む原料ガスを励起したプラズマを第１のシリコン系半導体層に照射する第２のプラズマ処理工程と、第１のシリコン系半導体層と同じ導電型を有する第２のシリコン系半導体層を第１のシリコン系半導体層上に堆積する第３のプラズマ処理工程とを備え、第２のプラズマ処理工程は、プラズマ励起電力として１ＭＨｚ〜５０ＭＨｚの高周波電力に１００Ｈｚ〜１ｋＨｚの低周波パルス電力を重畳したパルス電力を用い、高周波電力の密度は、１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２であり、プラズマ処理中の圧力が３００Ｐａ〜６００Ｐａであり、プラズマ処理時の基板温度が１４０℃〜１９０℃である。
この発明の実施の形態による光電変換装置は、ｐ型導電型を有する第１のシリコン系半導体層と、ｎ型導電型を有する第２のシリコン系半導体層とを備え、第１および第２のシリコン系半導体層の少なくとも一方が窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる。
この構造により、導電型層全体としての窒素原子濃度を過剰に高める必要がないので、直列抵抗を増大させずに開放電圧を向上できる。また、窒素高濃度層を窒素低濃度層で挟み込む構造により、大面積な基板全体にわたって均一な窒素含有を実現し易く、結果として大面積な光電変換装置全面にわたって変換効率を向上できる。
また、この発明の実施の形態による光電変換装置の製造方法においては、プラズマ励起電力として１ＭＨｚ〜５０ＭＨｚの高周波電力に１００Ｈｚ〜１ｋＨｚの低周波パルス電力を重畳したパルス電力を用い、高周波電力の密度が１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２であり、プラズマ処理中の圧力が３００Ｐａ〜６００Ｐａであり、プラズマ処理時の基板温度が１４０℃〜１９０℃である条件を用いて第１のシリコン系半導体層を堆積するとともに第１のシリコン系半導体層を窒化してｐ型導電型またはｎ型導電型を有するシリコン系半導体層が形成される。その結果、ｐ型導電型またはｎ型導電型を有するシリコン系半導体層を形成するときの放電が基板面内全体にわたって一様になるとともに、窒素ガスの分解比率の電極面内均一性を高めることができる。
従って、ｐ型導電型またはｎ型導電型を有するシリコン系半導体層において、窒素原子濃度の面内均一性が向上し、光電変換装置において曲線因子の低下を抑制して開放電圧が向上する。
よって、大面積な光電変換装置の変換効率を向上できる。
この発明の実施の形態１による光電変換装置の構成を示す断面図である。 実施の形態１による別の光電変換装置の構成を示す断面図である。 太陽電池モジュールの構成を示す断面図である。 太陽電池モジュールの分解斜視図である。 実施の形態１による光電変換装置を製造するプラズマ装置の構成を示す概略図である。 実施の形態１による光電変換装置を製造する別のプラズマ装置の構成を示す概略図である。 図５に示すプラズマ装置および図６に示すプラズマ装置におけるパルス電力の概念図である。 図３に示す太陽電池モジュールを製造する製造方法を示す第１の工程図である。 図３に示す太陽電池モジュールを製造する製造方法を示す第２の工程図である。 図８に示す工程（ｃ）の詳細な工程を示す第１の工程図である。 図８に示す工程（ｃ）の詳細な工程を示す第２の工程図である。 開放電圧および変換効率のＲＦ電力依存性を示す図である。 直列抵抗および曲線因子のＲＦ電力依存性を示す図である。 開放電圧および変換効率の成膜圧力依存性を示す図である。 直列抵抗および曲線因子の成膜圧力依存性を示す図である。 開放電圧および変換効率の基板温度依存性を示す図である。 直列抵抗および曲線因子の基板温度依存性を示す図である。 開放電圧および変換効率のデューティ比依存性を示す図である。 直列抵抗および曲線因子のデューティ比依存性を示す図である。 開放電圧および変換効率のプラズマ処理時間依存性を示す図である。 直列抵抗および曲線因子のプラズマ処理時間依存性を示す図である。 窒素濃度およびホウ素濃度の深さ方向の分布を示す図である。 実施の形態２による光電変換装置の構成を示す断面図である。 図２３に示す光電変換装置の製造方法を説明する第１の工程図である。 図２３に示す光電変換装置の製造方法を説明する第２の工程図である。 図２３に示す光電変換装置の製造方法を説明する第３の工程図である。 実施の形態２による別の光電変換装置の構成を示す断面図である。 図２７に示す光電変換装置の製造方法を示す第１の工程図である。 図２７に示す光電変換装置の製造方法を示す第２の工程図である。 図２７に示す光電変換装置の製造方法を示す第３の工程図である。 図２７に示す光電変換装置の製造方法を示す第４の工程図である。 図２７に示す光電変換装置の製造方法を示す第５の工程図である。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、「微結晶相」とは、Ｓｉ原子等のランダムなネットワークの中に粒径が数ｎｍ〜数百ｎｍ程度であるＳｉ等の結晶粒が存在する状態を言う。更に、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）、アモルファスゲルマニウム（ａ−Ｇｅ）、微結晶シリコンカーバイド（μｃ−ＳｉＣ）、微結晶シリコンナイトライド（μｃ−ＳｉＮ）、微結晶シリコン（μｃ−Ｓｉ）、微結晶シリコンゲルマニウム（μｃ−ＳｉＧｅ）、および微結晶ゲルマニウム（μｃ−Ｇｅ）についても、同様に、Ｈ原子が含まれていることを意味する。
［実施の形態１］
図１は、この発明の実施の形態１による光電変換装置の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換装置１０は、基板１と、透明導電膜２と、光電変換層３と、裏面電極４とを備える。
光電変換層３は、ｐ型半導体層３１と、ｉ型半導体層３２と、ｎ型半導体層３３とを含む。ｐ型半導体層３１は、ｐ型シリコン薄膜３１１〜３１３からなる。
透明導電膜２は、基板１に接して配置される。
光電変換層３は、ｐ型半導体層３１、ｉ型半導体層３２およびｎ型半導体層３３が透明導電膜２上に順次積層された構造からなり、透明導電膜２に接して配置される。
ｐ型半導体層３１は、透明導電膜２に接して配置される。より具体的には、ｐ型半導体層３１のｐ型シリコン薄膜３１１は、透明導電膜２に接して配置され、ｐ型シリコン薄膜３１２は、ｐ型シリコン薄膜３１１に接して配置され、ｐ型シリコン薄膜３１３は、ｐ型シリコン薄膜３１２に接して配置される。
ｉ型半導体層３２は、ｐ型半導体層３１のｐ型シリコン薄膜３１３に接して配置され、ｎ型半導体層３３は、ｉ型半導体層３２に接して配置される。
裏面電極４は、透明導電膜と反射層との２層構造からなる。そして、裏面電極４の透明導電膜は、光電変換層３のｎ型半導体層３３に接して配置され、反射層は、透明導電膜に接して配置される。
基板１は、絶縁性のガラス、または可撓性を持たせる場合にはポリイミド等の樹脂からなる。
透明導電膜２は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＳｎＯ２、ＺｎＯ等からなる。
ｐ型シリコン薄膜３１１，３１３の各々は、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅのいずれかからなる。
ｐ型シリコン薄膜３１２は、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅのいずれかに窒素原子を追加したものからなる。なお、ｐ型シリコン薄膜３１２がｐ型シリコン薄膜３１１，３１３と同じｐ型ａ−ＳｉＮまたはｐ型μｃ−ＳｉＮからなる場合、ｐ型シリコン薄膜３１２の窒素濃度は、ｐ型シリコン薄膜３１１，３１３の窒素濃度よりも高い。
従って、ｐ型半導体層３１は、窒素原子を含む層（ｐ型シリコン薄膜３１２）を窒素原子を含まない層（ｐ型シリコン薄膜３１１，３１３）で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層（ｐ型シリコン薄膜３１２）を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層（ｐ型シリコン薄膜３１１，３１３）で厚み方向から挟み込んだ構造からなる。
ｉ型半導体層３２は、ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅ，ｉ型ａ−Ｇｅ，ｉ型μｃ−ＳｉＣ，ｉ型μｃ−ＳｉＮ，ｉ型μｃ−Ｓｉ，ｉ型μｃ−ＳｉＧｅ，ｉ型μｃ−Ｇｅのいずれかからなる。そして、ｉ型半導体層３２は、ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＧｅ，ｉ型μｃ−ＳｉＣ，ｉ型μｃ−ＳｉＮ，ｉ型μｃ−ＳｉＧｅのいずれかからなる場合、光の入射側から裏面側へ向かって光学バンドギャップが徐々に小さくなっていてもよい。
ｎ型半導体層３３は、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型μｃ−ＳｉＣ，ｎ型μｃ−ＳｉＮ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅのいずれかからなる。
このように、ｐ型半導体層３１、ｉ型半導体層３２およびｎ型半導体層３３の各々は、シリコン系半導体層からなる。
そして、ｐ型半導体層３１、ｉ型半導体層３２およびｎ型半導体層３３は、相互に同じシリコン系半導体層からなっていてもよく、相互に異なるシリコン系半導体層からなっていてもよい。例えば、ｐ型半導体層３１およびｉ型半導体層３２を微結晶シリコンによって形成し、ｎ型半導体層３３を非晶質シリコンによって形成してもよい。また、ｐ型半導体層３１を非晶質シリコンカーバイドによって形成し、ｉ型半導体層３２を微結晶シリコンによって形成し、ｎ型半導体層３３を非晶質シリコンによって形成してもよい。
また、ｉ型半導体層３２およびｎ型半導体層３３の各々は、１層構造であってもよく、複層構造であってもよい。ｉ型半導体層３２およびｎ型半導体層３３の各々が複層構造からなる場合、その複数の層が相互に同じシリコン系半導体層からなっていてもよく、相互に異なるシリコン系半導体層からなっていてもよい。
裏面電極４を構成する透明導電膜は、ＩＴＯ、ＳｎＯ２、ＺｎＯ等からなる。そして、裏面電極４を構成する透明導電膜は、透明導電膜２と同じ材料からなっていてもよく、透明導電膜２と異なる材料からなっていてもよい。
また、裏面電極４を構成する反射層は、銀（Ａｇ）、アルミニウム（Ａｌ）等の高反射率の金属膜、または白色で反射率が高いＴｉＯ２等からなる。
上述した光電変換装置１０の構造は、太陽光が基板１側から入射する場合の構造であり、スーパーストレート型と呼ばれる。
光電変換装置１０は、太陽光が裏面電極４側から入射するサブストレート型であってもよい。この場合、透明導電膜２に代えて反射電極を基板１上に形成し、反射電極上にｎ型半導体層３３、ｉ型半導体層３２およびｐ型半導体層３１を順次積層し、ｐ型半導体層３１上に透明導電膜を形成すればよい。
図２は、実施の形態１による別の光電変換装置の構成を示す断面図である。実施の形態１による光電変換装置は、図２に示す光電変換装置１０Ａであってもよい。
図２を参照して、光電変換装置１０Ａは、図１に示す光電変換装置１０に光電変換層５を追加したものであり、その他は、光電変換装置１０と同じである。
光電変換層５は、透明導電膜２と光電変換層３との間に配置される。光電変換層５は、ｐ型半導体層５１、ｉ型半導体層５２およびｎ型半導体層５３が透明導電膜２上に順次積層された構造からなる。
ｐ型半導体層５１は、透明導電膜２に接して配置され、ｉ型半導体層５２は、ｐ型半導体層５１に接して配置され、ｎ型半導体層５３は、ｉ型半導体層５２に接して配置される。
そして、光電変換装置１０Ａにおいては、ｐ型半導体層３１のｐ型シリコン薄膜３１１は、光電変換層５のｎ型半導体層５３に接して配置される。
ｐ型半導体層５１は、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅのいずれかからなる。
ｉ型半導体層５２は、ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅ，ｉ型ａ−Ｇｅ，ｉ型μｃ−ＳｉＣ，ｉ型μｃ−ＳｉＮ，ｉ型μｃ−Ｓｉ，ｉ型μｃ−ＳｉＧｅ，ｉ型μｃ−Ｇｅのいずれかからなる。そして、ｉ型半導体層５２は、ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＧｅ，ｉ型μｃ−ＳｉＣ，ｉ型μｃ−ＳｉＮ，ｉ型μｃ−ＳｉＧｅのいずれかからなる場合、光の入射側から裏面側へ向かって光学バンドギャップが徐々に小さくなっていてもよい。
ｎ型半導体層５３は、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型μｃ−ＳｉＣ，ｎ型μｃ−ＳｉＮ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅのいずれかからなる。
このように、ｐ型半導体層５１、ｉ型半導体層５２およびｎ型半導体層５３の各々は、シリコン系半導体層からなる。そして、ｐ型半導体層５１、ｉ型半導体層５２およびｎ型半導体層５３は、上述したｐ型半導体層３１、ｉ型半導体層３２およびｎ型半導体層３３と同様に、相互に同じシリコン系半導体層からなっていてもよく、相互に異なるシリコン系半導体層からなっていてもよい。
また、光電変換装置１０Ａにおいては、光電変換層５のｐ型半導体層５１も、ｐ型半導体層３１と同様に、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなっていてもよい。
上記においては、１個の光電変換層３を備える光電変換装置１０、および２個の光電変換層３，５を備える光電変換装置１０Ａについて説明した。しかし、実施の形態１においては、これに限らず、実施の形態１による光電変換装置は、３個以上の光電変換層が厚み方向に積層された構造からなっていてもよく、一般的には、ｐｉｎ構造からなる光電変換層を少なくとも１つ備え、少なくとも１つの光電変換層においてｐ型半導体層およびｎ型半導体層の少なくとも一方が、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなっていればよい。
図３は、太陽電池モジュールの構成を示す断面図である。図３を参照して、太陽電池モジュール４０は、基板４１と、透明導電膜４２と、光電変換層４３と、裏面電極４４と、電極４８とを備える。
基板４１は、上述した基板１と同じ材料からなる。
透明導電膜４２は、基板４１の面内方向において分離溝４５を隔てて基板４１上に配置され、上述した透明導電膜２と同じ材料からなる。
光電変換層４３は、分離溝４５を埋めるように透明導電膜４２上に配置される。この場合、光電変換層４３は、基板４１の面内方向においてコンタクトライン４６を介して配置される。そして、光電変換層４３は、例えば、図１に示す光電変換層３または図２に示す２つの光電変換層３，５からなり、一般的には、１つ以上の光電変換層（ｐｉｎ構造を有する）からなる。
裏面電極４４は、コンタクトライン４６を埋めるように光電変換層４３上に配置される。この場合、裏面電極４４は、基板４１の面内方向において分離溝４７を隔てて配置される。そして、裏面電極４４は、上述した裏面電極４と同じ材料からなる。
電極４８は、基板４１の面内方向における両端部の裏面電極４４上に配置される。
太陽電池モジュール４０においては、１つの光電変換層４３は、透明導電膜４２と裏面電極４４とによって挟み込まれ、裏面電極４４が隣の光電変換層４３に接する透明導電膜４２に接続される。その結果、太陽電池モジュール４０は、複数の光電変換層４３が基板４１の面内方向において直列に接続された構造からなり、所謂、集積型の太陽電池と呼ばれる。そして、太陽電池モジュール４０において光生成された光電流は、２つの電極４８から取り出される。このように、太陽電池モジュール４０においては、透明導電膜４２、光電変換層４３および裏面電極４４の１組が図１に示す光電変換装置１０または図２に示す光電変換装置１０Ａからなる。
図４は、太陽電池モジュールの分解斜視図である。図４を参照して、太陽電池モジュール４０は、バスバー１５１，１５２、リード線１５３，１５４、封止材１５７、裏面シート１５８および端子ボックス１５９を更に備える。
バスバー１５１は、一方の電極４８に電気的に接続され、バスバー１５２は、他方の電極４８に電気的に接続される。
リード線１５３は、バスバー１５１に電気的に接続され、リード線１５４は、バスバー１５２に電気的に接続される。
封止材１５７は、裏面シート１５８に形成された貫通孔１５８Ａと同じ貫通孔を有する。そして、封止材１５７および裏面シート１５８は、透明導電膜４２、光電変換層４３、裏面電極４４、電極４８、バスバー１５１，１５２およびリード線１５３，１５４上に積層され、加熱圧着される。端子ボックス１５９は、貫通孔１５８Ａを介してリード線１５３，１５４の一方端に電気的に接続される。
図５は、実施の形態１による光電変換装置を製造するプラズマ装置の構成を示す概略図である。
図５を参照して、プラズマ装置１００は、チャンバ１０１と、アノード電極１０２と、カソード電極１０３と、配管１０４と、ガス供給装置１０５と、排気管１０６と、ゲートバルブ１０７と、ポンプ１０８と、インピーダンス整合回路１０９と、電源１１０とを備える。
チャンバ１０１は、電気的に接地電位ＧＮＤに接続される。アノード電極１０２およびカソード電極１０３は、平板形状を有し、略平行にチャンバ１０１内に配置される。そして、アノード電極１０２は、電気的に接地電位ＧＮＤに接続され、カソード電極１０３は、インピーダンス整合回路１０９に接続される。また、アノード電極１０２は、ヒータを内蔵しており、基板１２０を支持する。更に、カソード電極１０３は、アノード電極１０２とカソード電極１０３との間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１０２側の表面に有する。更に、アノード電極１０２およびカソード電極１０３の面積は、例えば、１．６５ｍ２である。
配管１０４は、その一方端がガス供給装置１０５に接続され、他方端がカソード電極１０３に接続される。
ガス供給装置１０５は、配管１０４に接続される。そして、ガス供給装置１０５は、シラン（ＳｉＨ４）ガス、窒素（Ｎ２）ガス、水素（Ｈ２）ガス、メタン（ＣＨ４）ガス、ジボラン（Ｂ２Ｈ６）ガスおよびホスフィン（ＰＨ３）ガスを配管１０４を介してカソード電極１０３の内部に供給する。
排気管１０６は、一方端がチャンバ１０１に連結される。ゲートバルブ１０７は、チャンバ１０１側において排気管１０６中に配置される。ポンプ１０８は、ゲートバルブ１０７よりも下流側において排気管１０６中に配置される。そして、ポンプ１０８は、ドライポンプが使用される。
ゲートバルブ１０７は、チャンバ１０１内の圧力を所望の圧力に設定する。ポンプ１０８は、ゲートバルブ１０７を介してチャンバ１０１内のガスを排気する。
インピーダンス整合回路１０９は、カソード電極１０３と電源１１０との間に接続される。そして、インピーダンス整合回路１０９は、電源１１０から供給された電力の反射波を最小となるようにインピーダンスを調整して電力をカソード電極１０３に供給する。
電源１１０は、周波数が１ＭＨｚ〜５０ＭＨｚである高周波電力に周波数が１００Ｈｚ〜１ｋＨｚである低周波パルスを重畳したパルス電力をインピーダンス整合回路１０９へ供給する。
図６は、実施の形態１による光電変換装置を製造する別のプラズマ装置の構成を示す概略図である。
図６を参照して、プラズマ装置１００Ａは、チャンバ１３１と、アノード電極１３２Ａ〜１３２Ｄと、カソード電極１３３Ａ〜１３３Ｄと、配管１３４Ａ〜１３４Ｄと、ガス供給装置１３５と、排気管１３６と、ゲートバルブ１３７と、ポンプ１３８と、インピーダンス整合回路１３９と、電源１４０とを備える。
チャンバ１３１は、電気的に接地電位ＧＮＤに接続される。アノード電極１３２Ａ〜１３２Ｄおよびカソード電極１３３Ａ〜１３３Ｄは、平板形状を有する。アノード電極１３２Ａおよびカソード電極１３３Ａは、略平行にチャンバ１３１内に配置される。アノード電極１３２Ｂおよびカソード電極１３３Ｂは、略平行にチャンバ１３１内に配置される。アノード電極１３２Ｃおよびカソード電極１３３Ｃは、略平行にチャンバ１３１内に配置される。アノード電極１３２Ｄおよびカソード電極１３３Ｄは、略平行にチャンバ１３１内に配置される。
そして、アノード電極１３２Ａ〜１３２Ｄは、電気的に接地電位ＧＮＤに接続され、カソード電極１３３Ａ〜１３３Ｄは、インピーダンス整合回路１３９に接続される。また、アノード電極１３２Ａ〜１３２Ｄは、ヒータを内蔵しており、それぞれ基板１２１〜１２４を支持する。更に、カソード電極１３３Ａは、アノード電極１３２Ａとカソード電極１３３Ａとの間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１３２Ａに対向する表面に有する。カソード電極１３３Ｂは、アノード電極１３２Ｂとカソード電極１３３Ｂとの間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１３２Ｂに対向する表面に有する。カソード電極１３３Ｃは、アノード電極１３２Ｃとカソード電極１３３Ｃとの間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１３２Ｃに対向する表面に有する。カソード電極１３３Ｄは、アノード電極１３２Ｄとカソード電極１３３Ｄとの間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１３２Ｄに対向する表面に有する。更に、アノード電極１３２Ａ〜１３２Ｄおよびカソード電極１３３Ａ〜１３３Ｄの面積は、例えば、１．６５ｍ２である。
配管１３４Ａは、ガス供給装置１３５とカソード電極１３３Ａとの間に接続される。配管１３４Ｂは、ガス供給装置１３５とカソード電極１３３Ｂとの間に接続される。配管１３４Ｃは、ガス供給装置１３５とカソード電極１３３Ｃとの間に接続される。配管１３４Ｄは、ガス供給装置１３５とカソード電極１３３Ｄとの間に接続される。
ガス供給装置１３５は、配管１３４Ａ〜１３４Ｄに接続される。そして、ガス供給装置１３５は、ＳｉＨ４ガス、Ｎ２ガス、Ｈ２ガス、ＣＨ４ガス、Ｂ２Ｈ６ガスおよびＰＨ３ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部に供給する。
排気管１３６は、一方端がチャンバ１３１に連結される。ゲートバルブ１３７は、チャンバ１３１側において排気管１３６中に配置される。ポンプ１３８は、ゲートバルブ１３７よりも下流側において排気管１３６中に配置される。そして、ポンプ１３８は、ドライポンプが使用される。
ゲートバルブ１３７は、チャンバ１３１内の圧力を所望の圧力に設定する。ポンプ１３８は、ゲートバルブ１３７を介してチャンバ１３１内のガスを排気する。
インピーダンス整合回路１３９は、カソード電極１３３Ａ〜１３３Ｄと電源１４０との間に接続される。そして、インピーダンス整合回路１３９は、電源１４０から供給された電力の反射波を最小となるようにインピーダンスを調整して電力をカソード電極１３３Ａ〜１３３Ｄに供給する。
電源１４０は、周波数が１ＭＨｚ〜５０ＭＨｚである高周波電力に周波数が１００Ｈｚ〜１ｋＨｚである低周波パルスを重畳したパルス電力をインピーダンス整合回路１３９へ供給する。
このように、プラズマ装置１００Ａは、１つの電源１４０によってパルス電力を４個のカソード電極１３３Ａ〜１３３Ｄに供給する。
図７は、図５に示すプラズマ装置１００および図６に示すプラズマ装置１００Ａにおけるパルス電力の概念図である。
図７を参照して、電源１１０，１４０は、低周波パルス電力ＬＰおよび高周波電力ＲＦを発生するとともに、その発生した低周波パルス電力ＬＰを高周波電力ＲＦに重畳してパルス電力ＰＰを生成し、その生成したパルス電力ＰＰをそれぞれインピーダンス整合回路１０９，１３９へ供給する。
低周波パルス電力ＬＰは、１００Ｈｚ〜１ｋＨｚの周波数を有し、高周波電力ＲＦは、１ＭＨｚ〜５０ＭＨｚの周波数を有する。その結果、パルス電力ＰＰは、１００Ｈｚ〜１ｋＨｚの周波数で高周波電力が間歇的に現れる電力からなる。
図８および図９は、それぞれ、図３に示す太陽電池モジュール４０を製造する製造方法を示す第１および第２の工程図である。
なお、図８および図９においては、太陽電池モジュール４０の光電変換層４３が図２に示す２つの光電変換層５，３からなり、基板４１、透明導電膜４２、ｐ型半導体層５１、ｉ型半導体層５２、ｎ型半導体層５３、ｐ型半導体層３１、ｉ型半導体層３２、ｎ型半導体層３３および裏面電極４４が以下の材料からなる場合を例にして太陽電池モジュール４０の製造方法を説明する。そして、光入射側に配置される光電変換層５をトップ層と定義し、光電変換層３をボトム層と定義する。
基板４１は、絶縁性のガラスからなり、透明導電膜４２は、ＳｎＯ２からなる。ｐ型半導体層５１は、ｐ型ａ−ＳｉＣからなり、ｐ型ドーパントは、ボロン（Ｂ）である。ｉ型半導体層５２は、ｉ型ａ−Ｓｉからなる。ｎ型半導体層５３は、ｎ型ａ−Ｓｉ上にｎ型μｃ−Ｓｉを積層した２層構造（ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉ）からなり、ｎ型ドーパントは、リン（Ｐ）である。
また、ｐ型半導体層３１は、ｐ型μｃ−Ｓｉからなり、ｐ型ドーパントは、Ｂである。ここで、ｐ型シリコン薄膜３１１，３１３の各々は、ｐ型μｃ−Ｓｉからなり、ｐ型シリコン薄膜３１２は、ｐ型μｃ−ＳｉＮからなる。ｉ型半導体層３２は、ｉ型μｃ−Ｓｉからなる。ｎ型半導体層３３は、ｎ型ａ−Ｓｉ上にｎ型μｃ−Ｓｉを積層した２層構造（ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉ）からなり、ｎ型ドーパントは、Ｐである。
更に、裏面電極４４は、透明導電膜と反射層との２層構造からなり、透明導電膜は、ＺｎＯからなり、反射層は、Ａｇからなる。
太陽電池モジュール４０の製造が開始されると、ＳｎＯ２からなる透明導電膜４２を基板４１上に形成する（図８の工程（ａ）参照）。この場合、基板４１のサイズは、例えば、１０００ｍｍ×１４００ｍｍである。
そして、レーザ光を基板４１側から透明導電膜４２に照射し、透明導電膜４２に分離溝４５を形成する（図８の工程（ｂ）参照）。この場合、分離溝４５は、例えば、１０ｍｍのピッチで形成される。また、レーザ光は、ＹＡＧレーザの第２高調波（波長：５３２ｎｍ）またはＹＶＯ４（Ｙｔｔｒｉｕｍ Ｏｒｔｈｏｖａｎａｄａｔｅ）レーザの第２高調波（波長：５３２ｎｍ）からなる。
工程（ｂ）の後、光電変換層５および光電変換層３がプラズマＣＶＤ法によって透明導電膜４２上に順次積層され、光電変換層４３が分離溝４５を埋めるように形成される（図８の工程（ｃ）参照）。
そして、レーザ光を基板４１側から光電変換層４３に照射し、光電変換層４３に分離溝４９を形成する（図８の工程（ｄ）参照）。この場合、分離溝４９は、例えば、１０ｍｍのピッチで形成される。また、レーザ光は、上述したレーザ光が用いられる。
工程（ｄ）の後、スパッタリング法によってＺｎＯからなる透明導電膜を光電変換層４３上に堆積し、引き続いて、スパッタリング法によってＡｇからなる反射層を透明導電膜上に堆積し、分離溝４９を埋めるように裏面電極４４を形成する（図８の工程（ｅ）参照）。この場合、透明導電膜（＝ＺｎＯ）の膜厚は、例えば、４０〜１００ｎｍであり、反射層（＝Ａｇ）の膜厚は、例えば、５０〜２００ｎｍである。裏面電極４４を形成することによって、分離溝４９は、コンタクトライン４６になる。
工程（ｅ）の後、基板４１側からレーザ光を光電変換層４３および裏面電極４４に照射し、光電変換層４３および裏面電極４４に分離溝４７を形成する（図９の工程（ｆ）参照）。この場合、分離溝４７は、例えば、１０ｍｍのピッチで形成される。
その後、レーザ光を基板４１側から透明導電膜４２、光電変換層４３および裏面電極４４に照射し、基板４１の周縁部における透明導電膜４２、光電変換層４３および裏面電極４４を除去してトリミング領域を形成する（図９の工程（ｇ）参照）。
そして、基板４１の面内方向における両端部において、電極４８を裏面電極４４上に形成する（図９の工程（ｈ）参照）。その後、上述したように、バスバー１５１，１５２を電極４８に電気的に接続し、リード線１５３，１５４をそれぞれバスバー１５１，１５２に電気的に接続し、封止材１５７および裏面シート１５８を積層して加熱圧着し、端子ボックス１５９をリード線１５３，１５４に接続して太陽電池モジュール４０が完成する。
太陽電池モジュール４０における集積段数（＝コンタクトライン４６によって分離された光電変換層４３の直列接続数）は、例えば、４５段である。
図１０および図１１は、それぞれ、図８に示す工程（ｃ）の詳細な工程を示す第１および第２の工程図である。
なお、図１０および図１１は、１つの透明導電膜４２上に光電変換層４３を形成する工程図を示すが、実際には、光電変換層４３は、分離溝４５によって分離された複数の透明導電膜４２上に形成される。
また、ｐ型半導体層５１、ｉ型半導体層５２、ｎ型半導体層５３、ｐ型半導体層３１、ｉ型半導体層３２およびｎ型半導体層３３を形成するための原料ガスの流量を表１に示す。
Figure 2013168515
 図８に示す工程（ｂ）の後、透明導電膜４２が形成された基板４１を基板１２１〜１２４としてプラズマ装置１００Ａのアノード電極１３２Ａ〜１３２Ｄ上に設置する。
そして、ガス供給装置１３５は、２ｓｃｃｍのＳｉＨ４ガスと、４２ｓｃｃｍのＨ２ガスと、水素希釈された１２ｓｃｃｍのＢ２Ｈ６ガスと、１６ｓｃｃｍのＣＨ４ガスとを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。これによって、ＳｉＨ４ガス、Ｈ２ガス、Ｂ２Ｈ６ガスおよびＣＨ４ガスは、アノード電極１３２Ａとカソード電極１３３Ａとの間の放電領域、アノード電極１３２Ｂとカソード電極１３３Ｂとの間の放電領域、アノード電極１３２Ｃとカソード電極１３３Ｃとの間の放電領域、およびアノード電極１３２Ｄとカソード電極１３３Ｄとの間の放電領域に供給される。なお、水素希釈されたＢ２Ｈ６ガスの濃度は、例えば、０．１％である。
また、ゲートバルブ１３７を用いてチャンバ１３１内の圧力を６００〜１０００Ｐａに設定する。更に、アノード電極１３２Ａ〜１３２Ｄに内蔵されたヒータを用いて基板１２１〜１２４の温度を１７０〜２００℃に設定する。
電源１４０は、インピーダンス整合回路１３９を介してパルス電力ＰＰをカソード電極１３３Ａ〜１３３Ｄに印加する。この場合、低周波パルス電力ＬＰの周波数は、例えば、３００〜５００Ｈｚであり、高周波電力ＲＦの周波数は、例えば、１１〜１４ＭＨｚである。また、パルス電力ＰＰ中の高周波電力のパワーは、例えば、２０〜５００ｍＷ／ｃｍ２である。
これによって、アノード電極１３２Ａとカソード電極１３３Ａとの間、アノード電極１３２Ｂとカソード電極１３３Ｂとの間、アノード電極１３２Ｃとカソード電極１３３Ｃとの間、およびアノード電極１３２Ｄとカソード電極１３３Ｄとの間で、プラズマが発生し、ｐ型ａ−ＳｉＣからなるｐ型半導体層５１が透明導電膜４２上に堆積される（図１０の工程（ｃ−１）参照）。
ｐ型半導体層５１の膜厚が５〜２０ｎｍになると、ガス供給装置１３５は、ＳｉＨ４ガスの流量を２ｓｃｃｍから１０ｓｃｃｍに増加し、Ｈ２ガスの流量を４２ｓｃｃｍから１００ｓｃｃｍに増加し、Ｂ２Ｈ６ガスおよびＣＨ４ガスを停止する。これによって、ｉ型ａ−Ｓｉからなるｉ型半導体層５２がｐ型半導体層５１上に堆積される（図１０の工程（ｃ−２）参照）。
そして、ｉ型半導体層５２の膜厚が２２０〜３２０ｎｍになると、ガス供給装置１３５は、ＳｉＨ４ガスの流量を１０ｓｃｃｍから２０ｓｃｃｍに増加し、Ｈ２ガスの流量を１００ｓｃｃｍから１５０ｓｃｃｍに増加し、水素希釈された５０ｓｃｃｍのＰＨ３ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。これによって、ｎ型ａ−Ｓｉがｉ型半導体層５２上に堆積される。なお、水素希釈されたＰＨ３ガスの濃度は、例えば、０．２％である。
ｎ型ａ−Ｓｉの膜厚が所望の膜厚になると、ガス供給装置１３５は、ＳｉＨ４ガスの流量を２０ｓｃｃｍから４ｓｃｃｍに減少し、Ｈ２ガスの流量を１５０ｓｃｃｍから２５０ｓｃｃｍに増加し、ＰＨ３ガスの流量を５０ｓｃｃｍから２５ｓｃｃｍに減少する。これによって、ｎ型μｃ−Ｓｉがｎ型ａ−Ｓｉ上に堆積される。即ち、ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなるｎ型半導体層５３がｉ型半導体層５２上に堆積される（図１０の工程（ｃ−３）参照）。
ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなるｎ型半導体層５３の膜厚は、例えば、５〜３０ｎｍであるが、ｎ型ａ−Ｓｉの膜厚と、ｎ型μｃ−Ｓｉの膜厚との比は、任意である。
そして、ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなるｎ型半導体層５３の膜厚が５〜３０ｎｍになると、ガス供給装置１３５は、ＳｉＨ４ガスの流量を４ｓｃｃｍから２ｓｃｃｍに減少し、Ｈ２ガスの流量を２５０ｓｃｃｍから１２０ｓｃｃｍに減少し、ＰＨ３ガスを停止し、水素希釈された１２ｓｃｃｍのＢ２Ｈ６ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。また、アノード電極１３２Ａ〜１３２Ｄに内蔵されたヒータは、それぞれ、基板１２１〜１２４の温度を１４０〜１７０℃に設定し、ゲートバルブ１３７は、チャンバ１３１の圧力を４００〜１６００Ｐａに設定する。これによって、ｐ型μｃ−Ｓｉからなるｐ型シリコン薄膜３０がｎ型半導体層５３上に堆積される（図１０の工程（ｃ−４）参照）。
ｐ型シリコン薄膜３０の膜厚が所望の膜厚になると、ガス供給装置１３５は、ＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスを停止し、Ｎ２／ＳｉＨ４流量比５％でＮ２ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。Ｎ２／ＳｉＨ４流量比として、１％〜１０％の範囲を使用できるが、ここでは、５％を使用した。
これによって、アノード電極１３２Ａとカソード電極１３３Ａとの間、アノード電極１３２Ｂとカソード電極１３３Ｂとの間、アノード電極１３２Ｃとカソード電極１３３Ｃとの間、およびアノード電極１３２Ｄとカソード電極１３３Ｄとの間で、Ｎ２ガスを用いたプラズマが発生し、ｐ型シリコン薄膜３０がＮ２ガスを用いたプラズマによって処理される（図１０の工程（ｃ−５）参照）。
その結果、ｐ型シリコン薄膜３１１，３１２が形成される（図１１の工程（ｃ−６）参照）。ｐ型シリコン薄膜３１１は、窒素原子を含まないｐ型μｃ−Ｓｉからなり、ｐ型シリコン薄膜３１２は、窒素原子を含むｐ型μｃ−ＳｉＮからなる。なお、「窒素原子を含まない」とは、ｐ型シリコン薄膜３１１の下地層（積極的に窒素原子を添加していない層）と同等以下の窒素原子含有濃度であることを示す。
工程（ｃ−６）の後、ガス供給装置１３５は、Ｎ２ガスを停止し、２ｓｃｃｍのＳｉＨ４ガスと、１２０ｓｃｃｍのＨ２ガスと、水素希釈された１２ｓｃｃｍのＢ２Ｈ６ガスとを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。
これによって、ｐ型μｃ−Ｓｉからなるｐ型シリコン薄膜３１３がｐ型シリコン薄膜３１２上に堆積され、ｐ型半導体層３１がｎ型半導体層５３上に形成される（図１１の工程（ｃ−７）参照）。
ｐ型シリコン薄膜３１１〜３１３からなるｐ型半導体層３１の膜厚は、５〜３０ｎｍである。また、ｐ型シリコン薄膜３１１，３１２の全体の膜厚は、工程（ｃ−４）において堆積されたｐ型シリコン薄膜３０の膜厚に等しい。従って、ｐ型シリコン薄膜３１１，３１２の全体の膜厚と、ｐ型シリコン薄膜３１３の膜厚との比は、任意である。
ｐ型シリコン薄膜３１１〜３１３からなるｐ型半導体層３１の膜厚が５〜３０ｎｍになると、ガス供給装置１３５は、Ｂ２Ｈ６ガスを停止する。これによって、ｉ型μｃ−Ｓｉからなるｉ型半導体層３２がｐ型半導体層３１上に堆積される（図１１の工程（ｃ−８）参照）。
ｉ型半導体層３２の膜厚が１２００〜２０００ｎｍになると、ガス供給装置１３５は、ＳｉＨ４ガスの流量を２ｓｃｃｍから２０ｓｃｃｍに増加し、Ｈ２ガスの流量を１２０ｓｃｃｍから１５０ｓｃｃｍに増加し、水素希釈されたＰＨ３ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。これによって、ｎ型ａ−Ｓｉがｉ型半導体層３２上に堆積される。
ｎ型ａ−Ｓｉの膜厚が所望の膜厚になると、ガス供給装置１３５は、ＳｉＨ４ガスの流量を２０ｓｃｃｍから４ｓｃｃｍに減少し、Ｈ２ガスの流量を１５０ｓｃｃｍから２５０ｓｃｃｍに増加し、ＰＨ３ガスの流量を５０ｓｃｃｍから２５ｓｃｃｍに減少する。これによって、ｎ型μｃ−Ｓｉがｎ型ａ−Ｓｉ上に堆積される。即ち、ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなるｎ型半導体層３３がｉ型半導体層３２上に堆積される（図１１の工程（ｃ−９）参照）。
ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなるｎ型半導体層３３の膜厚は、例えば、６０〜８０ｎｍであるが、ｎ型ａ−Ｓｉの膜厚と、ｎ型μｃ−Ｓｉの膜厚との比は、任意である。
ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなるｎ型半導体層３３の膜厚が６０〜８０ｎｍになると、ガス供給装置１３５は、ＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３ガスを停止し、ゲートバルブ１３７は、全開にされ、ポンプ１３８は、チャンバ１３１内を真空に引く。また、アノード電極１３２Ａ〜１３２Ｄに内蔵されたヒータは、オフされる。
そして、基板１２１〜１２４の温度が室温になると、試料は、チャンバ１３１から取り出される。
このように、光電変換層４３は、プラズマＣＶＤ法によって１つのチャンバ１３１内で形成される。その結果、光電変換層４３を構成する２つの光電変換層５，３を別々のチャンバで形成する場合に比べ、光電変換層５を形成するためのチャンバから光電変換層３を形成するためのチャンバへ搬送する時間をなくすことができ、光電変換層４３を作製する時間を短縮できる。従って、太陽電池モジュール４０の生産量を増加できる。
また、光電変換層４３は、１つの電源１４０が電力ＰＰを複数のカソード電極１３３Ａ〜１３３Ｄへ供給するプラズマ装置１００Ａを用いて形成される。したがって、複数の太陽電池モジュール４０を製造するためのプラズマ装置のコストを低減できる。
更に、光電変換層４３は、ｐ型半導体層５１、ｉ型半導体層５２、ｎ型半導体層５３、ｐ型半導体層３１、ｉ型半導体層３２およびｎ型半導体層３３をプラズマＣＶＤ法によって連続して基板４１上に堆積することによって製造されるので、ｐ型半導体層５１とｉ型半導体層５２との界面、ｉ型半導体層５２とｎ型半導体層５３との界面、ｎ型半導体層５３とｐ型半導体層３１との界面、ｐ型半導体層３１とｉ型半導体層３２との界面、およびｉ型半導体層３２とｎ型半導体層３３との界面へ酸素等の不純物が混入するのを抑制でき、高品質な光電変換層４３を製造できる。
上述した方法によって製造された太陽電池モジュール４０の電気特性は、２５℃の温度でＡＭ１．５（強度：１００ｍＷ／ｃｍ２）の擬似太陽光を基板４１側から照射して測定された。そして、擬似太陽光を照射した直後の太陽電池モジュール４０の最大出力電力を太陽電池モジュール４０の面積で除算して変換効率を求めた。
太陽電池モジュール４０の製造方法におけるＲＦ電力、成膜圧力、基板温度、デューティ比およびプラズマ処理時間による電気特性の変化について実験を行った。以下、実験結果について説明する。
なお、以下のＲＦ電力依存性、成膜圧力依存性、基板温度依存性、デューティ比依存性およびプラズマ処理時間依存性の実験を行うときの低周波パルス電力ＬＰの周波数は、以下の理由によって４００Ｈｚに設定された。
低周波パルス電力ＬＰの周波数を変化させた場合、１００Ｈｚ未満の範囲および１ｋＨｚを超える範囲では、放電が安定的に継続しなかったため、低周波パルス電力ＬＰの周波数は、１００〜１ｋＨｚの範囲が適正であることが解った。特に、低周波パルス電力ＬＰの周波数が３００〜５００Ｈｚの範囲において、４個の放電領域（アノード電極１３２Ａ〜１３２Ｄとカソード電極１３３Ａ〜１３３Ｄとの間の領域）の全体で放電安定性が良好であり、光電変換装置の特性ばらつきが少なかったからである。
（ＲＦ電力依存性）
電気特性（開放電圧Ｖｏｃ、直列抵抗Ｒｓ、短絡電流Ｉｓｃ、曲線因子ＦＦおよび変換効率）のＲＦ電力依存性を表２に示す。
Figure 2013168515
 なお、表２に示す結果は、成膜圧力を４００Ｐａに設定し、基板温度を１６０℃に設定し、高周波電力ＲＦの周波数を１１ＭＨｚに設定し、低周波パルス電力ＬＰの周波数を４００Ｈｚに設定し、低周波パルス電力ＬＰのデューティ比を０．２５に設定し、高周波電力ＲＦを２０，６０，１００，１５０，２００，３００，４００，５００ｍＷ／ｃｍ２と変化させたときの電気特性である。また、基板１２１〜１２４の面積は、１４０００ｃｍ２であり、パルス電力ＰＰは、１つの電源１４０から４個のカソード電極１３３Ａ〜１３３Ｄに供給された。
表２に示すように、高周波電力ＲＦを２０〜５００ｍＷ／ｃｍ２の範囲で変化させた場合、１１．１％以上の変換効率が得られた。
図１２は、開放電圧Ｖｏｃおよび変換効率のＲＦ電力依存性を示す図である。また、図１３は、直列抵抗および曲線因子ＦＦのＲＦ電力依存性を示す図である。
図１２において、縦軸は、開放電圧Ｖｏｃおよび変換効率を表し、横軸は、ＲＦ電力を表す。また、曲線ｋ１は、開放電圧ＶｏｃのＲＦ電力依存性を示し、曲線ｋ２は、変換効率のＲＦ電力依存性を示す。
図１３において、縦軸は、直列抵抗および曲線因子ＦＦを表し、横軸は、ＲＦ電力を表す。また、曲線ｋ３は、直列抵抗のＲＦ電力依存性を示し、曲線ｋ４は、曲線因子ＦＦのＲＦ電力依存性を示す。
曲線因子ＦＦは、ＲＦ電力が３００ｍＷ／ｃｍ２までの範囲では、０．７２０よりも大きい値を保持し、ＲＦ電力が３００ｍＷ／ｃｍ２を超えると、急激に低下する（曲線ｋ４参照）。これは、ＲＦ電力が３００ｍＷ／ｃｍ２を超えると、直列抵抗が急激に大きくなるからである（曲線ｋ３参照）。
開放電圧Ｖｏｃは、ＲＦ電力が１００ｍＷ／ｃｍ２以上で６２Ｖよりも高くなるが、ＲＦ電力が１００ｍＷ／ｃｍ２未満では、大きく低下する（曲線ｋ１参照）。このように、ＲＦ電力が１００ｍＷ／ｃｍ２未満では、開放電圧Ｖｏｃの向上効果が見られない。
その結果、ＲＦ電力が１００〜３００ｍＷ／ｃｍ２の範囲で、１１．４％以上の変換効率が得られた。
従って、ＲＦ電力は、１００〜３００ｍＷ／ｃｍ２の範囲が適正であることが解った。また、ＲＦ電力として１００〜３００ｍＷ／ｃｍ２の範囲を使用すると、プラズマ装置１００Ａのハードのセッティングおよび電源特性のばらつきに起因するＲＦ電力のばらつきが存在する製造工程においても、製造する太陽電池モジュールの変換効率のばらつきを小さくできるので、好ましい。
（成膜圧力依存性）
電気特性（開放電圧Ｖｏｃ、直列抵抗Ｒｓ、短絡電流Ｉｓｃ、曲線因子ＦＦおよび変換効率）の成膜圧力依存性を表３に示す。
Figure 2013168515
 なお、表３に示す結果は、ＲＦ電力を１５０ｍＷ／ｃｍ２に設定し、基板温度を１６０℃に設定し、高周波電力ＲＦの周波数を１１ＭＨｚに設定し、低周波パルス電力ＬＰの周波数を４００Ｈｚに設定し、低周波パルス電力ＬＰのデューティ比を０．２５に設定し、成膜圧力を１００，２００，３００，４００，５００，６００，７００，８００Ｐａと変化させたときの電気特性である。また、基板１２１〜１２４の面積は、１４０００ｃｍ２であり、パルス電力ＰＰは、１つの電源１４０から４個のカソード電極１３３Ａ〜１３３Ｄに供給された。
表３に示すように、成膜圧力を１００〜８００Ｐａの範囲で変化させた場合、１１．０％以上の変換効率が得られた。
図１４は、開放電圧Ｖｏｃおよび変換効率の成膜圧力依存性を示す図である。また、図１５は、直列抵抗および曲線因子ＦＦの成膜圧力依存性を示す図である。
図１４において、縦軸は、開放電圧Ｖｏｃおよび変換効率を表し、横軸は、成膜圧力を表す。また、曲線ｋ５は、開放電圧Ｖｏｃの成膜圧力依存性を示し、曲線ｋ６は、変換効率の成膜圧力依存性を示す。
図１５において、縦軸は、直列抵抗および曲線因子ＦＦを表し、横軸は、成膜圧力を表す。また、曲線ｋ７は、直列抵抗の成膜圧力依存性を示し、曲線ｋ８は、曲線因子ＦＦの成膜圧力依存性を示す。
曲線因子ＦＦは、成膜圧力が３００Ｐａ以上で０．７２０よりも大きい値を保持し、成膜圧力が３００Ｐａ未満になると、急激に低下する（曲線ｋ８参照）。これは、成膜圧力が３００Ｐａ未満になると、電極（アノード電極１３２Ａ〜１３２Ｄおよびカソード電極１３３Ａ〜１３３Ｄ）の周辺におけるＮ２ガスの分解比率が上昇し、電極の周辺部に対応する位置で製造された光電変換装置の直列抵抗が急激に大きくなるからである（曲線ｋ７参照）。
開放電圧Ｖｏｃは、成膜圧力が６００Ｐａまでは、６２Ｖよりも高い値を保持し、成膜圧力が６００Ｐａを超えると、Ｎ２ガスの分解比率の面内均一性が電極（アノード電極１３２Ａ〜１３２Ｄおよびカソード電極１３３Ａ〜１３３Ｄ）面内において低下するため、大きく低下する（曲線ｋ５参照）。
その結果、成膜圧力が３００〜６００Ｐａの範囲で、１１．３％以上の変換効率が得られた。
従って、成膜圧力は、３００〜６００Ｐａの範囲が適正であることが解った。また、成膜圧力として３００〜６００Ｐａの範囲を使用すると、プラズマ装置１００Ａの真空排気能力および圧力センサのばらつきに起因する成膜圧力のばらつきが存在する製造工程においても、製造する太陽電池モジュールの変換効率のばらつきを小さくできるので、好ましい。
（基板温度依存性）
電気特性（開放電圧Ｖｏｃ、直列抵抗Ｒｓ、短絡電流Ｉｓｃ、曲線因子ＦＦおよび変換効率）の基板温度依存性を表４に示す。
Figure 2013168515
 なお、表４に示す結果は、ＲＦ電力を１５０ｍＷ／ｃｍ２に設定し、成膜圧力を４００Ｐａに設定し、高周波電力ＲＦの周波数を１１ＭＨｚに設定し、低周波パルス電力ＬＰの周波数を４００Ｈｚに設定し、低周波パルス電力ＬＰのデューティ比を０．２５に設定し、基板温度を１２０，１３０，１４０，１６０，１８０，１９０，２００℃と変化させたときの電気特性である。また、基板１２１〜１２４の面積は、１４０００ｃｍ２であり、パルス電力ＰＰは、１つの電源１４０から４個のカソード電極１３３Ａ〜１３３Ｄに供給された。
表４に示すように、基板温度を１２０〜２００℃の範囲で変化させた場合、１０．５％以上の変換効率が得られた。
図１６は、開放電圧Ｖｏｃおよび変換効率の基板温度依存性を示す図である。また、図１７は、直列抵抗および曲線因子ＦＦの基板温度依存性を示す図である。
図１６において、縦軸は、開放電圧Ｖｏｃおよび変換効率を表し、横軸は、基板温度を表す。また、曲線ｋ９は、開放電圧Ｖｏｃの基板温度依存性を示し、曲線ｋ１０は、変換効率の基板温度依存性を示す。
図１７において、縦軸は、直列抵抗および曲線因子ＦＦを表し、横軸は、基板温度を表す。また、曲線ｋ１１は、直列抵抗の基板温度依存性を示し、曲線ｋ１２は、曲線因子ＦＦの基板温度依存性を示す。
曲線因子ＦＦは、基板温度が１４０℃以上で０．７２０よりも大きい値を保持し、基板温度が１４０℃未満で急激に低下する（曲線ｋ１２参照）。これは、基板温度が１４０℃未満では、直列抵抗が急激に大きくなるためである（曲線ｋ１１参照）。
開放電圧Ｖｏｃは、基板温度が１９０℃までは、６１．５Ｖよりも高い値を保持し、基板温度が１９０℃を超えると、ｐ型半導体層３１，５１およびｉ型半導体層３２，５２の膜中水素濃度が減少してｐ型半導体層３１，５１およびｉ型半導体層３２，５２の光学バンドギャップが小さくなるため、大きく低下する（曲線ｋ９参照）。
また、基板温度が１４０℃未満では、ｉ型半導体層３２，５２の光学バンドギャップが大きくなるため、短絡電流Ｉｓｃが大きく低下する（表４参照）。
その結果、基板温度が１４０〜１９０℃の範囲で、１１．３％以上の変換効率が得られた（曲線ｋ１０参照）。
従って、基板温度は、１４０〜１９０℃の範囲が適正であることが解った。
（デューティ比依存性）
電気特性（開放電圧Ｖｏｃ、直列抵抗Ｒｓ、短絡電流Ｉｓｃ、曲線因子ＦＦおよび変換効率）のデューティ比依存性を表５に示す。
Figure 2013168515
 なお、表５に示す結果は、ＲＦ電力を１５０ｍＷ／ｃｍ２に設定し、成膜圧力を４００Ｐａに設定し、基板温度を１６０℃に設定し、高周波電力ＲＦの周波数を１１ＭＨｚに設定し、低周波パルス電力ＬＰの周波数を４００Ｈｚに設定し、低周波パルス電力ＬＰのデューティ比を０．０５，０．１０，０．２０，０．２５，０．３０，０．４０，０．５０，０．６０，１．００と変化させたときの電気特性である。また、基板１２１〜１２４の面積は、１４０００ｃｍ２であり、パルス電力ＰＰは、１つの電源１４０から４個のカソード電極１３３Ａ〜１３３Ｄに供給された。
表５に示すように、デューティ比を０．０５〜１．００の範囲で変化させた場合、１０．４％以上の変換効率が得られた。
図１８は、開放電圧Ｖｏｃおよび変換効率のデューティ比依存性を示す図である。また、図１９は、直列抵抗および曲線因子ＦＦのデューティ比依存性を示す図である。
図１８において、縦軸は、開放電圧Ｖｏｃおよび変換効率を表し、横軸は、デューティ比を表す。また、曲線ｋ１３は、開放電圧Ｖｏｃのデューティ比依存性を示し、曲線ｋ１４は、変換効率のデューティ比依存性を示す。
図１９において、縦軸は、直列抵抗および曲線因子ＦＦを表し、横軸は、デューティ比を表す。また、曲線ｋ１５は、直列抵抗のデューティ比依存性を示し、曲線ｋ１６は、曲線因子ＦＦのデューティ比依存性を示す。
曲線因子ＦＦは、デューティ比が０．５までは、０．７２０以上の値を保持し、デューティ比が０．５を超えると、急激に低下する（曲線ｋ１６参照）。これは、デューティ比が０．５が超えると、Ｎ２ガスを用いたプラズマ処理による窒素原子の導入深さが深くなり過ぎ、直列抵抗が急激に大きくなるからである（曲線ｋ１５参照）。
開放電圧Ｖｏｃは、デューティ比が０．１〜０．６の範囲で６２Ｖ以上の値を保持し、デューティ比が０．１未満の範囲および０．６よりも大きい範囲で急激に低下する（曲線ｋ１３参照）。デューティ比が０．１未満では、Ｎ２ガスを用いたプラズマ処理による窒素原子の導入深さが浅すぎて開放電圧Ｖｏｃの向上効果が得られない。また、デューティ比が０．６を超える範囲では、Ｎ２ガスを用いたプラズマ処理による窒素原子の導入量が多くなり、ｐ型半導体層３１のｐ型シリコン薄膜３１２中に窒素原子に起因するドナー準位が形成され、ｐ型シリコン薄膜３１２中のｐ型ドーパント濃度が実質的に減少するため、開放電圧Ｖｏｃが大きく低下するものと考えられる。
その結果、デューティ比が０．１〜０．５の範囲で１１．３％以上の変換効率が得られた（曲線ｋ１４参照）。
従って、デューティ比は、０．１〜０．５の範囲が適正であることが解った。また、デューティ比は、０．２〜０．４の範囲がより好ましい。１１．４％以上の変換効率が得られるからである。
なお、デューティ比が１である場合、パルス電力を使用しないことを意味し、直列抵抗が大きく増加して曲線因子ＦＦが低下するため、変換効率が向上しなかった。
（プラズマ処理時間依存性）
電気特性（開放電圧Ｖｏｃ、直列抵抗Ｒｓ、短絡電流Ｉｓｃ、曲線因子ＦＦおよび変換効率）のプラズマ処理時間依存性を表６に示す。なお、このプラズマ処理時間は、図１０の工程（ｃ−５）におけるＮ２ガスを用いたプラズマによる処理時間である。
Figure 2013168515
 なお、表６に示す結果は、ＲＦ電力を１５０ｍＷ／ｃｍ２に設定し、成膜圧力を４００Ｐａに設定し、基板温度を１６０℃に設定し、高周波電力ＲＦの周波数を１１ＭＨｚに設定し、低周波パルス電力ＬＰの周波数を４００Ｈｚに設定し、低周波パルス電力ＬＰのデューティ比を０．２５に設定し、プラズマ処理時間を３，５，６，８，１０，１５，２０，６０，９０［ｓｅｃ］と変化させたときの電気特性である。また、基板１２１〜１２４の面積は、１４０００ｃｍ２であり、パルス電力ＰＰは、１つの電源１４０から４個のカソード電極１３３Ａ〜１３３Ｄに供給された。
表６に示すように、プラズマ処理時間を３〜９０［ｓｅｃ］の範囲で変化させた場合、９．９％以上の変換効率が得られた。
図２０は、開放電圧Ｖｏｃおよび変換効率のプラズマ処理時間依存性を示す図である。また、図２１は、直列抵抗および曲線因子ＦＦのプラズマ処理時間依存性を示す図である。
図２０において、縦軸は、開放電圧Ｖｏｃおよび変換効率を表し、横軸は、プラズマ処理時間を表す。また、曲線ｋ１７は、開放電圧Ｖｏｃのプラズマ処理時間依存性を示し、曲線ｋ１８は、変換効率のプラズマ処理時間依存性を示す。
図２１において、縦軸は、直列抵抗および曲線因子ＦＦを表し、横軸は、プラズマ処理時間を表す。また、曲線ｋ１９は、直列抵抗のプラズマ処理時間依存性を示し、曲線ｋ２０は、曲線因子ＦＦのプラズマ処理時間依存性を示す。
曲線因子ＦＦは、プラズマ処理時間が６０秒までは０．７１以上の値を保持し、プラズマ処理時間が６０秒を超えると、急激に低下する（曲線ｋ２０参照）。これは、プラズマ処理時間が６０秒を超えると、ｐ型シリコン薄膜３１１に対して導入される窒素原子濃度が高くなり過ぎて直列抵抗が急激に大きくなるからである（曲線ｋ１９参照）。
開放電圧Ｖｏｃは、プラズマ処理時間が５〜９０秒の範囲で６１．５Ｖ以上の値を保持し、プラズマ処理時間が５秒未満では、ｐ型シリコン薄膜３１１に対して窒素原子が殆ど導入されないため、大きく低下する（曲線ｋ１７参照）。
その結果、プラズマ処理時間が５〜６０秒の範囲で、１１．１％以上の変換効率が得られた（曲線ｋ１８参照）。
従って、プラズマ処理時間は、５〜６０秒の範囲が適正であることが解った。また、プラズマ処理時間は、６〜２０秒の範囲がより好ましい。１１．３％以上の変換効率が得られるからである。
上述したように、高周波電力ＲＦの周波数は、１ＭＨｚ〜５０ＭＨｚの範囲が適正であり、低周波パルス電力ＬＰの周波数は、１００Ｈｚ〜１ｋＨｚの範囲が適正であり、高周波電力ＲＦの密度は、１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２の範囲が適正であり、成膜圧力は、３００Ｐａ〜６００Ｐａの範囲が適正であり、基板温度は、１４０〜１９０℃の範囲が適正であり、低周波パルス電力ＬＰのデューティ比は、０．１〜０．５の範囲が適正であり、Ｎ２ガスを用いたプラズマによる処理時間は、５〜６０秒の範囲が適正である。
そして、高周波電力ＲＦの密度を１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２の範囲に設定し、成膜圧力を３００Ｐａ〜６００Ｐａの範囲に設定することによって、Ｎ２ガスの分解比率の面内均一性をアノード電極１３２Ａ〜１３２Ｄおよびカソード電極１３３Ａ〜１３３Ｄの面内で高くできる。その結果、Ｎ２ガスを用いたプラズマによってｐ型シリコン薄膜またはｎ型シリコン薄膜を処理した場合、窒素原子が光電変換装置の面内全体にわたって均一に含有され、直列抵抗を増大させることなく、開放電圧の向上効果を得るための最適な窒素含有量を有するｐ型半導体層またはｎ型半導体層を実現でき、大面積な光電変換装置の変換効率を向上できる。
また、成膜圧力を３００Ｐａ〜６００Ｐａに設定することによって、Ｎ２ガスを用いたプラズマ処理がｐ型シリコン薄膜またはｎ型シリコン薄膜に与えるプラズマダメージを低減し、結果として欠陥密度を低減した高品質なｐ型半導体層またはｎ型半導体層を形成できる。
更に、基板温度を１４０℃〜１９０℃に設定することによって、ｐ型シリコン薄膜（またはｎ型シリコン薄膜）を堆積する第１の工程と、その堆積したｐ型シリコン薄膜（またはｎ型シリコン薄膜）にＮ２ガスを用いたプラズマを照射する第２の工程と、そのプラズマを照射したｐ型シリコン薄膜（またはｎ型シリコン薄膜）上にｐ型シリコン薄膜（またはｎ型シリコン薄膜）を堆積する第３の工程とを用いて形成されたｐ型半導体層（またはｎ型半導体層）の膜中水素濃度を高め、結果として高い開放電圧を得ることができる。
更に、低周波パルス電力ＬＰの周波数を１００Ｈｚ〜１ｋＨｚに設定することによって、光電変換装置の面内全体にわたって安定な放電状態を得ることができ、Ｎ２ガスの分解比率の面内均一性をアノード電極１３２Ａ〜１３２Ｄおよびカソード電極１３３Ａ〜１３３Ｄの面内において高めることができる。
従って、Ｎ２ガスを用いたプラズマ処理においては、高周波電力ＲＦの密度が１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２の範囲であり、成膜圧力が３００Ｐａ〜６００Ｐａの範囲であり、高周波電力ＲＦの周波数が１ＭＨｚ〜５０ＭＨｚの範囲であり、低周波パルス電力ＬＰの周波数が１００Ｈｚ〜１ｋＨｚの範囲であり、基板温度が１４０℃〜１９０℃の範囲であればよい。
そして、高周波電力ＲＦのより好ましい周波数は、９ＭＨｚ〜１４ＭＨｚである。また、高周波電力ＲＦのより好ましい密度は、１５０ｍＷ／ｃｍ２〜２００ｍＷ／ｃｍ２である。表２に示すように、直列抵抗Ｒｓを１．９７〜１．９８Ωに抑制して開放電圧Ｖｏｃを６２．８〜６２．９Ｖまで向上でき、その結果、１１．５％の最大の変換効率が得られるからである。
更に、より好ましい成膜圧力は、３５０Ｐａ〜４５０Ｐａである。図１４および図１５に示すように、直列抵抗を１．９７Ω程度に抑制して開放電圧Ｖｏｃを６２．５Ｖよりも高い値に向上でき、その結果、変換効率を最も向上できるからである。
更に、より好ましい基板温度は、１５０℃〜１７０℃である。図１６および図１７に示すように、直列抵抗を１．９７Ω程度に抑制して開放電圧Ｖｏｃを６２Ｖよりも高い値に向上でき、その結果、変換効率を最も向上できるからである。
Ｎ２ガスを用いたプラズマ処理における低周波パルス電力ＬＰのデューティ比を０．１〜０．５に設定することによって、Ｎ２ガスが分解されて生じる窒素ラジカルのエネルギーを制限することができる。その結果、ｐ型シリコン薄膜（またはｎ型シリコン薄膜）に対して窒素を導入する深さを表面領域に制限し、光電変換装置の面内における窒素導入深さの均一性を向上できる。従って、窒素導入による直列抵抗の増加を抑制し、光電変換装置の面内全体にわたって曲線因子ＦＦを良好な値にできる。
よって、Ｎ２ガスを用いたプラズマ処理においては、低周波パルス電力ＬＰのデューティ比は、０．１〜０．５が好ましい。そして、低周波パルス電力ＬＰのデューティ比は、０．２〜０．３がより好ましい。直列抵抗Ｒｓを１．９５〜１．９６Ωに抑制して０．７２４〜０．７２８の曲線因子ＦＦが得られるからである（表５参照）。
Ｎ２ガスを用いたプラズマ処理の処理時間を５〜６０秒に設定することによって、ｐ型シリコン薄膜（またはｎ型シリコン薄膜）に対して導入される窒素濃度が高くなり過ぎないように制限し、窒素導入による直列抵抗の増加を抑制し、光電変換装置の面内全体にわたって曲線因子ＦＦを良好な値にできる。
従って、Ｎ２ガスを用いたプラズマ処理の処理時間は、５〜６０秒が好ましい。そして、Ｎ２ガスを用いたプラズマ処理の処理時間は、６〜２０秒がより好ましい。直列抵抗Ｒｓを２．０Ω以下に抑制して０．７２１〜０．７２８の曲線因子ＦＦを得ることができるからである（表６参照）。
ｐ型シリコン薄膜（またはｎ型シリコン薄膜）を堆積する第１の工程と、その堆積したｐ型シリコン薄膜（またはｎ型シリコン薄膜）にＮ２ガスを用いたプラズマを照射する第２の工程と、そのプラズマを照射したｐ型シリコン薄膜（またはｎ型シリコン薄膜）上にｐ型シリコン薄膜（またはｎ型シリコン薄膜）を堆積する第３の工程とを同一のチャンバ内で実行することによって、プラズマ処理に要する時間が低減されるため、１つの光電変換装置の製造に要する時間を短縮できる。その結果、１つのプラズマ装置で製造できる光電変換装置の処理枚数を増加し、生産効率を向上できる。
従って、第１から第３の工程は、好ましくは、同一のチャンバ（同一の処理室）内で実行される。
ｐ型シリコン薄膜（またはｎ型シリコン薄膜）を堆積する第１の工程と、その堆積したｐ型シリコン薄膜（またはｎ型シリコン薄膜）にＮ２ガスを用いたプラズマを照射する第２の工程と、そのプラズマを照射したｐ型シリコン薄膜（またはｎ型シリコン薄膜）上にｐ型シリコン薄膜（またはｎ型シリコン薄膜）を堆積する第３の工程とを同一の処理圧力で実行することによって、圧力の変更に要する時間をなくし、１つの光電変換装置の製造に要する時間を短縮できる。その結果、１つのプラズマ装置で製造できる光電変換装置の処理枚数を増加し、生産効率を向上できる。
従って、第１から第３の工程は、好ましくは、同一の処理圧力で実行される。
Ｎ２ガスを用いたプラズマによって処理される層を微結晶シリコンとすることによって、光電変換装置の直列抵抗を低減し、良好な曲線因子ＦＦを得ることができる。
従って、Ｎ２ガスを用いたプラズマによって処理される層は、好ましくは、微結晶シリコンである。
Ｎ２ガスを用いたプラズマ処理を適用して形成された窒素含有層を含む導電型層は、光学バンドギャップが大きいので、その導電型層に接するｉ型半導体層の近傍のフォトキャリアの再結合が抑制されて開放電圧Ｖｏｃが向上する。光入射側がｐ型導電型層である光電変換装置においては、ｐ型導電型層は、ｎ型導電型層よりもフォトキャリア数が多いため、ワイドバンドギャップ化による再結合損失の抑制効果は、ｎ型導電型層よりもｐ型導電型層の方がより大きく得られる。その結果、ｐ型導電型層に対してＮ２ガスを用いたプラズマ処理を適用することによって、より大きな開放電圧Ｖｏｃの向上効果を得ることができる。
従って、好ましくは、Ｎ２ガスを用いたプラズマ処理を適用してｐ型半導体層が堆積される。
微結晶シリコンからなるｉ型半導体層に接するｐ型半導体層が窒素含有層を含む場合は、アモルファスシリコンからなるｉ型半導体層に接するｐ型半導体層が窒素含有層を含む場合よりも曲線因子ＦＦが向上する。より具体的には、微結晶シリコンからなるｉ型半導体層と窒素含有層を含むｐ型半導体層との接合は、アモルファスシリコンからなるｉ型半導体層と窒素含有層を含むｐ型半導体層との接合よりもバンドギャップの不整合が小さく、フォトキャリアの再結合が抑制されるので、曲線因子ＦＦが向上する。
従って、好ましくは、窒素含有層を含むｐ型半導体層を堆積した後に、微結晶シリコンからなるｉ型半導体層を堆積する。
ｐ型半導体層、ｉ型半導体層およびｎ型半導体層の全てを同一のチャンバ内で形成することによって、光電変換装置を異なるチャンバに輸送する時間が必要なくなり、１つの光電変換装置の製造に要する時間を短縮できる。その結果、１つのプラズマ装置で製造できる光電変換装置の処理枚数を増加し、生産効率を向上できる。
従って、窒素含有層を含むｐ型半導体層、ｉ型半導体層およびｎ型半導体層が順次積層されたｐｉｎ構造は、好ましくは、同一の処理室（チャンバ）内で製造される。
プラズマ励起電力が供給されるアノード電極およびカソード電極のサイズを１ｍ２〜３ｍ２に設定することによって、発電電力の大きい光電変換装置を得ることができ、更に、１回のプラズマ処理により製造される光電変換装置の発電電力が大きいので、１つのプラズマ装置による光電変換装置の生産量を増加できる。
電極サイズが大型化するとともに、Ｎ２ガスの分解比率の面内均一性が低くなり、光電変換装置の面内全体で変換効率を向上させることが困難となる。そこで、大面積な電極で面内均一性を確保するためには、高周波電力ＲＦの密度が１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２の範囲であり、成膜圧力が３００Ｐａ〜６００Ｐａの範囲であり、高周波電力ＲＦの周波数が１ＭＨｚ〜５０ＭＨｚの範囲であり、低周波パルス電力ＬＰの周波数が１００Ｈｚ〜１ｋＨｚの範囲であり、基板温度が１４０℃〜１９０℃の範囲であり、低周波パルス電力ＬＰのデューティ比が０．１〜０．５の範囲であり、Ｎ２ガスを用いたプラズマ処理の処理時間が６〜６０秒の範囲であることが好ましい。
１つの電源が複数のアノード電極−カソード電極対に対してプラズマ励起電力を供給するので、複数の光電変換装置を製造するためのプラズマ装置のコストを低減できる。
従って、好ましくは、１つの電源が複数対のアノード電極およびカソード電極にプラズマ励起電力を供給する。
多段に分岐してプラズマ励起電力を供給するプラズマ装置の場合、１ＭＨｚ〜５０ＭＨｚの高周波電力ＲＦに１００Ｈｚ〜１ｋＨｚの低周波パルス電力ＬＰを重畳したパルス電力ＰＰを用いることによって、段間の投入電力の不平衡を抑制でき、１つの処理室で製造される複数の光電変換装置の変換効率を等しく向上することができる。
なお、上記においては、太陽電池モジュール４０を構成する光電変換層５，３のうち、光電変換層３のｐ型半導体層３１に対してＮ２ガスを用いたプラズマ処理を施したが、実施の形態１においては、これに限らず、光電変換層５のｐ型半導体層５１に対してＮ２ガスを用いたプラズマ処理を施してもよく、光電変換層３のｎ型半導体層３３に対してＮ２ガスを用いたプラズマ処理を施してもよく、光電変換層５のｎ型半導体層５３に対してＮ２ガスを用いたプラズマ処理を施してもよく、光電変換層３のｐ型半導体層３１およびｎ型半導体層３３に対してＮ２ガスを用いたプラズマ処理を施してもよく、光電変換層５のｐ型半導体層５１およびｎ型半導体層５３に対してＮ２ガスを用いたプラズマ処理を施してもよい。即ち、実施の形態１においては、光電変換層３，５のｐ型半導体層３１、ｎ型半導体層３３、ｐ型半導体層５１およびｎ型半導体層５３の少なくとも１つに対してＮ２ガスを用いたプラズマ処理を施せばよい。
ｐ型半導体層３１、ｎ型半導体層３３、ｐ型半導体層５１およびｎ型半導体層５３の少なくとも１つに対してＮ２ガスを用いたプラズマ処理を施せば、直列抵抗を抑制して開放電圧Ｖｏｃを向上できるからである。
ここで、ｐ型半導体層３１、ｎ型半導体層３３、ｐ型半導体層５１およびｎ型半導体層５３の少なくとも１つに対してＮ２ガスを用いたプラズマ処理を施す場合、図８および図９に示す工程（ａ）〜工程（ｈ）と、図１０および図１１に示す工程（ｃ−１）〜工程（ｃ−９）とを用いて太陽電池モジュール４０が製造される。
そして、例えば、ｎ型半導体層３３に対してＮ２ガスを用いたプラズマ処理を施す場合、図１１に示す工程（ｃ−９）において、ｎ型シリコン薄膜に対してＮ２ガスを用いたプラズマ処理が行われる。ｐ型半導体層５１等に対してＮ２ガスを用いたプラズマ処理を施す場合も同様である。また、高周波電力、成膜圧力、基板温度、低周波パルス電力ＬＰのデューティ比、およびＮ２ガスを用いたプラズマ処理時間は、上述した適正な範囲の値に設定される。
また、上記においては、太陽電池モジュール４０は、図６に示すプラズマ装置１００Ａを用いて製造されると説明したが、実施の形態１においては、これに限らず、太陽電池モジュール４０は、図５に示すプラズマ装置１００を用いて製造されてもよい。プラズマ装置１００を用いて太陽電池モジュール４０を製造する場合も、太陽電池モジュール４０の光電変換層４３は、１つのチャンバ１０１内で形成されるので、光電変換層４３を構成する２つの光電変換層５，３を別々のチャンバで形成する場合に比べ、試料を搬送する時間を無くすことができ、太陽電池モジュール４０の生産量を向上できる。
更に、上記においては、Ｎ２ガスを用いてプラズマ処理を行うと説明したが、この発明の実施の形態においては、これに限らず、ＮＨ３ガスを用いてプラズマ処理を行ってもよく、一般的には、窒素原子を含む原料ガスを用いてプラズマ処理を行えばよい。
図２２は、窒素濃度およびホウ素濃度の深さ方向の分布を示す図である。図２２において、縦軸は、濃度を表わし、横軸は、深さを表わす。そして、黒四角は、窒素濃度の深さ方向の分布を示し、黒菱形は、ホウ素濃度の深さ方向の分布を示す。
上記のようにして得られた実施の形態１による光電変換装置について、ＳＩＭＳ（二次イオン質量分析法）により、窒素濃度およびホウ素濃度の深さ方向の分布を測定した。測定サンプルは、図２に示す構造の光電変換装置を、基板側から基板１と透明導電膜２と光電変換層５とをミリング加工により除去した後、ｐ型半導体層３１から裏面電極４の方向に向かって深さ方向のＳＩＭＳ分析を行った。
従って、横軸の深さ方向０ｎｍの点は、ｐ型半導体層３１とｎ型半導体層５３との界面を示す。上記測定の結果、得られたホウ素濃度分布および窒素濃度分布を図２２に示す。窒素濃度が５×１０１８［個／ｃｍ−３］よりも少なく、かつ、窒素を積極的に添加していないｐ型シリコン薄膜３１１および３１３によって、窒素を１×１０１９［個／ｃｍ−３］以上の高濃度で含有するｐ型シリコン薄膜３１２が挟まれることが解る。
［実施の形態２］
図２３は、実施の形態２による光電変換装置の構成を示す断面図である。図２３を参照して、実施の形態２による光電変換装置６０は、シリコン基板６１と、ｉ型半導体層６２，６６と、ｐ型半導体層６３と、透明導電膜６４，６８と、グリッド電極６５と、ｎ型半導体層６７と、裏面電極６９とを備える。
シリコン基板６１は、単結晶シリコン基板または多結晶シリコン基板からなる。そして、シリコン基板６１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。また、シリコン基板６１は、単結晶シリコン基板からなる場合、例えば、（１００）の面方位を有する。更に、シリコン基板６１は、１．０〜１０Ω・ｃｍの比抵抗を有する。
ｉ型半導体層６２は、シリコン基板６１の一方の主面に接して配置される。ｐ型半導体層６３は、ｉ型半導体層６２に接して配置される。そして、ｐ型半導体層６３は、ｐ型シリコン薄膜６３１〜６３３からなる。ｐ型シリコン薄膜６３１は、ｉ型半導体層６２に接して配置され、ｐ型シリコン薄膜６３２は、ｐ型シリコン薄膜６３１，６３３によって厚み方向から挟み込まれ、ｐ型シリコン薄膜６３３は、透明導電膜６４に接して配置される。
透明導電膜６４は、ｐ型半導体層６３のｐ型シリコン薄膜６３３に接して配置される。グリッド電極６５は、櫛形の平面形状を有し、透明導電膜６４に接して配置される。
ｉ型半導体層６６は、シリコン基板６１の他方の主面に接して配置される。ｎ型半導体層６７は、ｉ型半導体層６６に接して配置される。そして、ｎ型半導体層６７は、ｎ型シリコン薄膜６７１〜６７３からなる。ｎ型シリコン薄膜６７１は、ｉ型半導体層６６に接して配置され、ｎ型シリコン薄膜６７２は、ｎ型シリコン薄膜６７１，６７３によって厚み方向から挟み込まれ、ｎ型シリコン薄膜６７３は、透明導電膜６８に接して配置される。
透明導電膜６８は、ｎ型半導体層６７のｎ型シリコン薄膜６７３に接して配置される。裏面電極６９は、透明導電膜６８に接して配置される。
ｉ型半導体層６２は、非晶質相または微結晶相を有するｉ型のシリコン系半導体層からなり、具体的には、ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅ，ｉ型ａ−Ｇｅ，ｉ型μｃ−ＳｉＣ，ｉ型μｃ−ＳｉＮ，ｉ型μｃ−Ｓｉ，ｉ型μｃ−ＳｉＧｅ，ｉ型μｃ−Ｇｅ等からなる。そして、ｉ型半導体層６２は、例えば、５〜３０ｎｍの膜厚を有する。
ｐ型半導体層６３は、非晶質相または微結晶相を有するｐ型のシリコン系半導体層からなり、具体的には、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅ等からなる。そして、ｐ型半導体層６３は、例えば、５〜３０ｎｍの膜厚を有する。
ｐ型シリコン薄膜６３１，６３３の各々は、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅのいずれかからなる。
ｐ型シリコン薄膜６３２は、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅのいずれかに窒素原子を追加したものからなる。なお、ｐ型シリコン薄膜６３２がｐ型シリコン薄膜６３１，６３３と同じｐ型ａ−ＳｉＮまたはｐ型μｃ−ＳｉＮからなる場合、ｐ型シリコン薄膜６３２の窒素濃度は、ｐ型シリコン薄膜６３１，６３３の窒素濃度よりも高い。
このように、ｐ型半導体層６３は、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる。
透明導電膜６４は、ＩＴＯ，ＳｎＯ２，ＺｎＯ等からなる。グリッド電極６５は、例えば、Ａｇからなる。
ｉ型半導体層６６は、ｉ型半導体層６２と同じ材料からなる。そして、ｉ型半導体層６６は、例えば、５〜３０ｎｍの膜厚を有する。
ｎ型半導体層６７は、非晶質相または微結晶相を有するｎ型のシリコン系半導体層からなり、具体的には、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型μｃ−ＳｉＣ，ｎ型μｃ−ＳｉＮ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅ等からなる。そして、ｎ型半導体層６７は、例えば、５〜３０ｎｍの膜厚を有する。
ｎ型シリコン薄膜６７１，６７３の各々は、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型μｃ−ＳｉＣ，ｎ型μｃ−ＳｉＮ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅのいずれかからなる。
ｎ型シリコン薄膜６７２は、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型μｃ−ＳｉＣ，ｎ型μｃ−ＳｉＮ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅのいずれかに窒素原子を追加したものからなる。なお、ｎ型シリコン薄膜６７２がｎ型シリコン薄膜６７１，６７３と同じｎ型ａ−ＳｉＮまたはｎ型μｃ−ＳｉＮからなる場合、ｎ型シリコン薄膜６７２の窒素濃度は、ｎ型シリコン薄膜６７１，６７３の窒素濃度よりも高い。
このように、ｎ型半導体層６７は、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる。
透明導電膜６８は、ＩＴＯ，ＳｎＯ２，ＺｎＯ等からなる。裏面電極６９は、例えば、Ａｇからなる。
ｐ型半導体層６３およびｎ型半導体層６７は、ｉ型半導体層６２，６６と同じシリコン系半導体層からなっていてもよく、ｉ型半導体層６２，６６と異なるシリコン系半導体層からなっていてもよい。
また、ｉ型半導体層６２，６６、ｐ型半導体層６３およびｎ型半導体層６７の各々は、１層構造であってもよく、複層構造であってもよい。ｉ型半導体層６２，６６、ｐ型半導体層６３およびｎ型半導体層６７の各々が複層構造からなる場合、その複数の層は、相互に同じシリコン系半導体層からなっていてもよく、相互に異なるシリコン系半導体層からなっていてもよい。
なお、光電変換装置６０においては、太陽光は、グリッド電極６５側から光電変換装置６０に入射する。そして、ｉ型半導体層６２およびｐ型半導体層６３を「受光面側接合層」と言い、ｉ型半導体層６６およびｎ型半導体層６７を「裏面側接合層」と言う。
光電変換装置６０の製造方法について説明する。図２４から図２６は、それぞれ、図２３に示す光電変換装置６０の製造方法を説明する第１から第３の工程図である。
なお、図２４から図２６においては、シリコン基板６１がｎ型単結晶シリコン基板からなり、ｉ型半導体層６２，６６がｉ型ａ−Ｓｉからなり、ｐ型半導体層６３がｐ型μｃ−Ｓｉからなり、ｎ型半導体層６７がｎ型μｃ−Ｓｉからなり、透明導電膜６４，６８がＩＴＯからなる場合を例として光電変換装置６０の製造方法を説明する。
光電変換装置６０の製造が開始されると、ｎ型単結晶シリコン基板をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板をフッ酸中に浸漬してｎ型単結晶シリコン基板の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板の表面を水素で終端する。
なお、ｎ型単結晶シリコン基板の表面をテクスチャ化する場合、ｎ型単結晶シリコン基板をエタノール等で超音波洗浄した後、ｎ型単結晶シリコン基板の表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコン基板の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板の表面を水素で終端する。これによって、シリコン基板６１が準備される（図２４の工程（ａ）参照）。
そして、シリコン基板６１を基板１２０としてプラズマ装置１００のアノード電極１０２上に設置する。
ｉ型半導体層６２，６６、ｐ型半導体層６３およびｎ型半導体層６７を形成するための原料ガスの流量を表７に示す。
Figure 2013168515
 ガス供給装置１０５は、１０ｓｃｃｍのＳｉＨ４ガスと、１００ｓｃｃｍのＨ２ガスとを配管１０４を介してカソード電極１０３の内部へ供給する。これによって、ＳｉＨ４ガスおよびＨ２ガスは、アノード電極１０２とカソード電極１０３との間の領域に供給される。
また、ゲートバルブ１０７を用いてチャンバ１０１内の圧力を４００〜１０００Ｐａに設定する。更に、アノード電極１０２に内蔵されたヒータを用いて基板１２０の温度を１７０〜２００℃に設定する。
そうすると、電源１１０は、インピーダンス整合回路１０９を介してパルス電力ＰＰをカソード電極１０３に印加する。この場合、低周波パルス電力ＬＰの周波数は、例えば、３００〜５００Ｈｚであり、高周波電力ＲＦの周波数は、例えば、１１〜１４ＭＨｚである。また、パルス電力ＰＰ中の高周波電力のパワーは、例えば、２０〜５００ｍＷ／ｃｍ２である。
これによって、アノード電極１０２とカソード電極１０３との間の領域でプラズマが発生し、ｉ型ａ−Ｓｉからなるｉ型半導体層６２がシリコン基板６１の一方の主面上に堆積される（図２４の工程（ｂ）参照）。
そして、ｉ型半導体層６２の膜厚が５〜３０ｎｍになると、ガス供給装置１０５は、ＳｉＨ４ガスの流量を１０ｓｃｃｍから２ｓｃｃｍに減少し、Ｈ２ガスの流量を１００ｓｃｃｍから１２０ｓｃｃｍに増加し、水素希釈された１２ｓｃｃｍのＢ２Ｈ６ガスを配管１０４を介してカソード電極１０３の内部へ新たに供給する。
これによって、ｐ型μｃ−Ｓｉからなるｐ型シリコン薄膜７０がｉ型半導体層６２上に堆積される（図２４の工程（ｃ）参照）。
ｐ型シリコン薄膜７０の膜厚が所望の膜厚になると、ガス供給装置１０５は、ＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスを停止し、Ｎ２／ＳｉＨ４流量比５％でＮ２ガスを配管１０４を介してカソード電極１０３の内部に新たに供給する。Ｎ２／ＳｉＨ４流量比として、１％〜１０％の範囲を使用できるが、ここでは、５％を使用した。
これによって、ｐ型シリコン薄膜７０がＮ２ガスを用いたプラズマによって処理される（図２４の工程（ｄ）参照）。
その結果、ｐ型シリコン薄膜６３１，６３２が形成される（図２４の工程（ｅ）参照）。ｐ型シリコン薄膜６３１は、窒素原子を含まないｐ型μｃ−Ｓｉからなり、ｐ型シリコン薄膜６３２は、窒素原子を含むｐ型μｃ−Ｓｉからなる。
工程（ｅ）の後、ガス供給装置１０５は、Ｎ２ガスを停止し、２ｓｃｃｍのＳｉＨ４ガスと、１２０ｓｃｃｍのＨ２ガスと、水素希釈された１２ｓｃｃｍのＢ２Ｈ６ガスとを配管１０４を介してそれぞれカソード電極１０３の内部へ供給する。
これによって、ｐ型μｃ−Ｓｉからなるｐ型シリコン薄膜６３３がｐ型シリコン薄膜６３２上に堆積される（図２４の工程（ｆ）参照）。
ｐ型シリコン薄膜６３１〜６３３からなるｐ型半導体層６３の膜厚は、５〜３０ｎｍである。また、ｐ型シリコン薄膜６３１，６３２の全体の膜厚は、工程（ｃ）において堆積されたｐ型シリコン薄膜７０の膜厚に等しい。従って、ｐ型シリコン薄膜６３１，６３２の全体の膜厚と、ｐ型シリコン薄膜６３３の膜厚との比は、任意である。
ｐ型シリコン薄膜６３１〜６３３からなるｐ型半導体層６３の膜厚が５〜３０ｎｍになると、ガス供給装置１０５は、ＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスを停止する。また、アノード電極１０２に内蔵されたヒータをオフし、ゲートバルブ１０７を全開にする。
そして、基板温度が室温になると、試料をプラズマ装置１００から取り出し、試料をフッ酸で洗浄する。これによって、ｐ型半導体層６３およびシリコン基板６１の裏面が水素によって終端される。
その後、シリコン基板６１の裏面がカソード電極１０３側を向くように試料をアノード電極１０２上に設置する。
そして、ガス供給装置１０５は、１０ｓｃｃｍのＳｉＨ４ガスと、１００ｓｃｃｍのＨ２ガスとを配管１０４を介してカソード電極１０３の内部へ供給する。これによって、ＳｉＨ４ガスおよびＨ２ガスは、アノード電極１０２とカソード電極１０３との間の領域に供給される。
また、ゲートバルブ１０７を用いてチャンバ１０１内の圧力を４００〜１０００Ｐａに設定する。更に、アノード電極１０２に内蔵されたヒータを用いて試料の温度を１７０〜２００℃に設定する。
そうすると、電源１１０は、インピーダンス整合回路１０９を介してパルス電力ＰＰをカソード電極１０３に印加する。この場合、低周波パルス電力ＬＰの周波数は、例えば、３００〜５００Ｈｚであり、高周波電力ＲＦの周波数は、例えば、１１〜１４ＭＨｚである。また、パルス電力ＰＰ中の高周波電力のパワーは、例えば、２０〜５００ｍＷ／ｃｍ２である。
これによって、アノード電極１０２とカソード電極１０３との間の領域でプラズマが発生し、ｉ型ａ−Ｓｉからなるｉ型半導体層６６がシリコン基板６１の他方の主面（＝裏面）上に堆積される（図２５の工程（ｇ）参照）。
ｉ型半導体層６６の膜厚が５〜３０ｎｍになると、ガス供給装置１０５は、ＳｉＨ４ガスの流量を１０ｓｃｃｍから４ｓｃｃｍに減少し、Ｈ２ガスの流量を１００ｓｃｃｍから２５０ｓｃｃｍに増加し、水素希釈された２５ｓｃｃｍのＰＨ３ガスを配管１０４を介してカソード電極１０３の内部へ新たに供給する。
これによって、ｎ型μｃ−Ｓｉからなるｎ型シリコン薄膜７１がｉ型半導体層６６上に堆積される（図２５の工程（ｈ）参照）。
そして、ｎ型シリコン薄膜７１の膜厚が所望の膜厚になると、ガス供給装置１０５は、ＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３ガスを停止し、Ｎ２ガスを配管１０４を介してカソード電極１０３の内部へ新たに供給する。これによって、ｎ型シリコン薄膜７１がＮ２ガスを用いたプラズマによって処理される（図２５の工程（ｉ）参照）。
その結果、ｎ型シリコン薄膜６７１，６７２が形成される（図２５の工程（ｊ）参照）。ｎ型シリコン薄膜６７１は、窒素原子を含まないｎ型μｃ−Ｓｉからなり、ｎ型シリコン薄膜６７２は、窒素原子を含むｎ型μｃ−Ｓｉからなる。
工程（ｊ）の後、ガス供給装置１０５は、Ｎ２ガスを停止し、４ｓｃｃｍのＳｉＨ４ガスと、２５０ｓｃｃｍのＨ２ガスと、水素希釈された２５ｓｃｃｍのＰＨ３ガスとを配管１０４を介してそれぞれカソード電極１０３の内部へ供給する。
これによって、ｎ型μｃ−Ｓｉからなるｎ型シリコン薄膜６７３がｎ型シリコン薄膜６７２上に堆積される（図２６の工程（ｋ）参照）。
ｎ型シリコン薄膜６７１〜６７３からなるｎ型半導体層６７の膜厚は、５〜３０ｎｍである。また、ｎ型シリコン薄膜６７１，６７２の全体の膜厚は、工程（ｈ）において堆積されたｎ型シリコン薄膜７１の膜厚に等しい。従って、ｎ型シリコン薄膜６７１，６７２の全体の膜厚と、ｎ型シリコン薄膜６７３の膜厚との比は、任意である。
ｎ型シリコン薄膜６７１〜６７３からなるｎ型半導体層６７の膜厚が５〜３０ｎｍになると、ガス供給装置１０５は、ＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３ガスを停止する。また、アノード電極１０２に内蔵されたヒータをオフし、ゲートバルブ１０７を全開にする。
基板温度が室温になると、試料をプラズマ装置１００から取り出し、その取り出した試料をスパッタ装置にセットする。そして、スパッタ装置を用いてＩＴＯからなる透明導電膜６４，６８をそれぞれｐ型半導体層６３およびｎ型半導体層６７上に形成する（図２６の工程（ｌ）参照）。この場合、透明導電膜６４，６８の膜厚は、例えば、５０〜１５０ｎｍである。
その後、Ａｇのスクリーン印刷および焼成によって、グリッド電極６５および裏面電極６９をそれぞれ透明導電膜６４，６８上に形成する。この場合、グリッド電極６５および裏面電極６９の膜厚は、例えば、５０〜２００ｎｍである。これによって、光電変換装置６０が完成する（図２６の工程（ｍ）参照）。
上述したように、光電変換装置６０は、実施の形態１と同様に、高周波電力ＲＦに低周波パルス電力ＬＰを重畳した電力ＰＰを用いて発生されたプラズマによって製造される。その結果、放電が安定し、ｐ型半導体層６３およびｎ型半導体層６７における窒素含有量の面内均一性を光電変換装置６０の面内で向上できる。
従って、光電変換装置６０の曲線因子ＦＦの低下を抑制して開放電圧Ｖｏｃが向上する。また、受光面側接合層の透過率の向上によって、短絡電流Ｉｓｃが向上する。
よって、大面積な光電変換装置において窒素含有濃度の面内均一性を向上でき、光電変換装置の変換効率を向上できる。
なお、光電変換装置６０のシリコン基板６１は、ｎ型多結晶シリコン基板からなっていてもよい。この場合、シリコン基板６１は、例えば、エッチングによって受光面側の表面がテクスチャ化される。そして、シリコン基板６１がｎ型多結晶シリコン基板からなる場合も、光電変換装置６０は、図２４から図２６に示す工程（ａ）〜工程（ｍ）に従って製造される。
また、シリコン基板６１は、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板からなっていてもよい。この場合、グリッド電極６５が透明導電膜６８に接して配置され、裏面電極６９が透明導電膜６４に接して配置される。そして、太陽光は、透明導電膜６８側から光電変換装置６０へ入射される。また、シリコン基板６１がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板からなる場合も、光電変換装置６０は、図２４から図２６に示す工程（ａ）〜工程（ｍ）に従って製造される。
更に、光電変換装置６０においては、ｐ型半導体層６３およびｎ型半導体層６７の少なくとも一方が窒素原子を含むシリコン系半導体層を窒素原子を含まないシリコン系半導体層によって厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有するシリコン系半導体層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有するシリコン系半導体層によって厚み方向から挟み込んだ構造からなっていればよい。ｐ型半導体層６３およびｎ型半導体層６７の少なくとも一方がこのような構造からなっていれば、曲線因子ＦＦの低下を抑制して開放電圧Ｖｏｃを向上できるからである。
更に、光電変換装置６０は、ｉ型半導体層６２，６６を備えていなくてもよい。ｉ型半導体層６２，６６が無くても、ｐ型半導体層６３およびｎ型半導体層６７の少なくとも一方が窒素原子を含むシリコン系半導体層を窒素原子を含まないシリコン系半導体層によって厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有するシリコン系半導体層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有するシリコン系半導体層によって厚み方向から挟み込んだ構造からなるので、曲線因子ＦＦの低下を抑制して開放電圧Ｖｏｃを向上できるからである。
図２７は、実施の形態２による別の光電変換装置の構成を示す断面図である。実施の形態２による光電変換装置は、図２７に示す光電変換装置８０であってもよい。
図２７を参照して、光電変換装置８０は、シリコン基板８１と、パッシベーション膜８２と、反射防止膜８３と、ｉ型半導体層８４，８６と、ｎ型半導体層８５と、ｐ型半導体層８７と、透明導電膜８８，８９と、電極９０，９１とを備える。
シリコン基板８１は、ｎ型単結晶シリコン基板またはｎ型多結晶シリコン基板からなる。そして、シリコン基板８１は、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。また、シリコン基板８１は、１．０〜１０Ωｃｍの比抵抗を有する。更に、シリコン基板８１は、ｎ型単結晶シリコン基板からなる場合、好ましくは、（１００）の面方位を有する。
パッシベーション膜８２は、シリコン基板８１の一方の表面に接して配置される。反射防止膜８３は、パッシベーション膜８２に接して配置される。
ｉ型半導体層８４は、シリコン基板８１の他方の表面に接して配置される。ｉ型半導体層８６は、シリコン基板８１の面内方向においてｉ型半導体層８４に隣接し、かつ、シリコン基板８１の他方の表面に接して配置される。
ｎ型半導体層８５は、ｉ型半導体層８４に接して配置される。そして、ｎ型半導体層８５は、ｎ型シリコン薄膜８５１〜８５３からなる。ｎ型シリコン薄膜８５１は、ｉ型半導体層８４に接して配置され、ｎ型シリコン薄膜８５２は、ｎ型シリコン薄膜８５１，８５３によって膜厚方向から挟み込まれ、ｎ型シリコン薄膜８５３は、透明導電膜８８に接して配置される。
ｐ型半導体層８７は、ｉ型半導体層８６に接して配置される。そして、ｐ型半導体層８７は、ｐ型シリコン薄膜８７１〜８７３からなる。ｐ型シリコン薄膜８７１は、ｉ型半導体層８６に接して配置され、ｐ型シリコン薄膜８７２は、ｐ型シリコン薄膜８７１，８７３によって膜厚方向から挟み込まれ、ｐ型シリコン薄膜８７３は、透明導電膜８９に接して配置される。
透明導電膜８８は、ｎ型半導体層８５のｎ型シリコン薄膜８５３に接して配置される。透明導電膜８９は、ｐ型半導体層８７のｐ型シリコン薄膜８７３に接して配置される。
電極９０は、透明導電膜８８に接して配置される。電極９１は、透明導電膜８９に接して配置される。
光電変換装置８０においては、ｎ型半導体層８５およびｐ型半導体層８７は、図２７の紙面に垂直な方向において同じ長さを有する。そして、ｐ型半導体層８７の全体の面積がシリコン基板８１の面積に占める割合である面積占有率は、６０〜９３％であり、ｎ型半導体層８５の全体の面積がシリコン基板８１の面積に占める割合である面積占有率は、５〜２０％である。
このように、ｐ型半導体層８７の面積占有率をｎ型半導体層８５の面積占有率よりも大きくするのは、シリコン基板８１中で光励起された電子および正孔がｐｎ接合（ｐ型半導体層８７／シリコン基板８１（＝ｎ型単結晶シリコン基板））によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。
パッシベーション膜８２は、例えば、酸化シリコン（ＳｉＯ２）からなり、５０〜１００ｎｍの膜厚を有する。反射防止膜８３は、例えば、シリコンナイトライド（Ｓｉ３Ｎ４）からなり、５０〜１００ｎｍの膜厚を有する。
ｉ型半導体層８４は、非晶質相または微結晶相を有するｉ型のシリコン系半導体層からなり、具体的には、ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅ，ｉ型ａ−Ｇｅ，ｉ型μｃ−ＳｉＣ，ｉ型μｃ−ＳｉＮ，ｉ型μｃ−Ｓｉ，ｉ型μｃ−ＳｉＧｅ，ｉ型μｃ−Ｇｅ等からなる。そして、ｉ型半導体層８４は、例えば、５〜３０ｎｍの膜厚を有する。
ｎ型半導体層８５は、非晶質相または微結晶相を有するｎ型のシリコン系半導体層からなり、具体的には、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型μｃ−ＳｉＣ，ｎ型μｃ−ＳｉＮ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅ等からなる。そして、ｎ型半導体層８５は、例えば、５〜３０ｎｍの膜厚を有する。
ｎ型シリコン薄膜８５１，８５３の各々は、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型μｃ−ＳｉＣ，ｎ型μｃ−ＳｉＮ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅのいずれかからなる。
ｎ型シリコン薄膜８５２は、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型μｃ−ＳｉＣ，ｎ型μｃ−ＳｉＮ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅのいずれかに窒素原子を追加したものからなる。なお、ｎ型シリコン薄膜８５２がｎ型シリコン薄膜８５１，８５３と同じｎ型ａ−ＳｉＮまたはｎ型μｃ−ＳｉＮからなる場合、ｎ型シリコン薄膜８５２の窒素濃度は、ｎ型シリコン薄膜８５１，８５３の窒素濃度よりも高い。
このように、ｎ型半導体層８５は、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる。
ｉ型半導体層８６は、ｉ型半導体層８４と同じ材料からなる。そして、ｉ型半導体層８６は、例えば、５〜３０ｎｍの膜厚を有する。
ｐ型半導体層８７は、非晶質相または微結晶相を有するｐ型のシリコン系半導体層からなり、具体的には、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅ等からなる。そして、ｐ型半導体層８７は、例えば、５〜３０ｎｍの膜厚を有する。
ｐ型シリコン薄膜８７１，８７３の各々は、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅのいずれかからなる。
ｐ型シリコン薄膜８７２は、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＮ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅのいずれかに窒素原子を追加したものからなる。なお、ｐ型シリコン薄膜８７２がｐ型シリコン薄膜８７１，８７３と同じｐ型ａ−ＳｉＮまたはｐ型μｃ−ＳｉＮからなる場合、ｐ型シリコン薄膜８７２の窒素濃度は、ｐ型シリコン薄膜８７１，８７３の窒素濃度よりも高い。
このように、ｐ型半導体層８７は、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる。
透明導電膜８８，８９の各々は、ＩＴＯ、ＳｎＯ２およびＺｎＯ等からなる。電極９０，９１の各々は、例えば、Ａｇからなる。
ｎ型半導体層８５およびｐ型半導体層８７は、ｉ型半導体層８４，８６と同じシリコン系半導体層からなっていてもよく、ｉ型半導体層８４，８６と異なるシリコン系半導体層からなっていてもよい。
また、ｉ型半導体層８４，８６、ｎ型半導体層８５およびｐ型半導体層８７の各々は、１層構造であってもよく、複層構造であってもよい。ｉ型半導体層８４，８６、ｎ型半導体層８５およびｐ型半導体層８７の各々が複層構造からなる場合、その複数の層は、相互に同じシリコン系半導体層からなっていてもよく、相互に異なるシリコン系半導体層からなっていてもよい。
光電変換装置８０の製造方法について説明する。図２８から図３２は、それぞれ、図２７に示す光電変換装置８０の製造方法を示す第１から第５の工程図である。
なお、図２８から図３２においては、シリコン基板８１がｎ型単結晶シリコン基板からなり、ｉ型半導体層８４，８６がｉ型ａ−Ｓｉからなり、ｎ型半導体層８５がｎ型μｃ−Ｓｉからなり、ｐ型半導体層８７がｐ型μｃ−Ｓｉからなり、透明導電膜８８，８９がＺｎＯからなる場合を例として光電変換装置８０の製造方法を説明する。
光電変換装置８０の製造が開始されると、ｎ型単結晶シリコン基板をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板をフッ酸中に浸漬してｎ型単結晶シリコン基板の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板の表面を水素で終端する。
なお、ｎ型単結晶シリコン基板の表面をテクスチャ化する場合、ｎ型単結晶シリコン基板をエタノール等で超音波洗浄した後、ｎ型単結晶シリコン基板の表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコン基板の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板の表面を水素で終端する。これによって、シリコン基板８１が準備される（図２８の工程（ａ）参照）。
そして、シリコン基板８１をスパッタ装置にセットし、ＳｉＯ２からなるパッシベーション膜８２をシリコン基板８１の一方の表面に堆積し（図２８の工程（ｂ）参照）、その後、Ｓｉ３Ｎ４からなる反射防止膜８３をパッシベーション膜８２上に堆積する（図２８の工程（ｃ）参照）。
引き続いて、シリコン基板８１の他方の面（＝パッシベーション膜８２が形成された面と反対側の面）上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターニングしてレジストパターン９２を形成する（図２８の工程（ｄ）参照）。
そして、レジストパターン９２によって覆われていないシリコン基板８１の他方の表面をフッ酸によって洗浄し、シリコン基板８１の他方の表面に形成された自然酸化膜を除去するとともに、シリコン基板８１の他方の表面を水素で終端する。
その後、試料（＝反射防止膜８３／パッシベーション膜８２／シリコン基板８１／レジストパターン９２）をプラズマ装置１００のアノード電極１０２上に設置する。
そうすると、表７に示すｉ型半導体層６６の形成条件と同じ形成条件を用いてプラズマＣＶＤ法によってｉ型ａ−Ｓｉからなるｉ型半導体層９３，９４をそれぞれシリコン基板８１の他方の表面上およびレジストパターン９２上に堆積する（図２８の工程（ｅ）参照）。
ｉ型半導体層９３，９４の膜厚が５〜３０ｎｍになると、表７に示すｎ型シリコン薄膜７１の形成条件と同じ形成条件を用いてプラズマＣＶＤ法によってｎ型シリコン薄膜９５，９６をそれぞれｉ型半導体層９３，９４上に堆積する（図２８の工程（ｆ）参照）。
ｎ型シリコン薄膜９５，９６の膜厚が所望の膜厚になると、表７に示すプラズマ処理の条件と同じ条件を用いてプラズマＣＶＤ法によってｎ型シリコン薄膜９５，９６をプラズマ処理する（図２９の工程（ｇ）参照）。これによって、ｎ型シリコン薄膜９７，９８がｉ型半導体層９３上に形成され、ｎ型シリコン薄膜９９，１１１がｉ型半導体層９４上に形成される（図２９の工程（ｈ）参照）。この場合、ｎ型シリコン薄膜９８，１１１は、窒素原子を含む。
プラズマ処理が終了すると、表７に示すｎ型シリコン薄膜６７３の形成条件と同じ形成条件を用いてプラズマＣＶＤ法によってｎ型シリコン薄膜１１２，１１３をそれぞれｎ型シリコン薄膜９８，１１１上に堆積する（図２９の工程（ｉ）参照）。
そして、試料をプラズマ装置１００から取り出し、レジストパターン９２を除去する。これによって、ｉ型半導体層９４およびｎ型シリコン薄膜９９，１１１，１１３がリフトオフによって除去される（図２９の工程（ｊ）参照）。
ｎ型シリコン薄膜９７，９８，１１２の全体の膜厚は、５〜３０ｎｍである。また、ｎ型シリコン薄膜９７，９８の全体の膜厚は、工程（ｆ）において堆積されたｎ型シリコン薄膜９５の膜厚に等しい。従って、ｎ型シリコン薄膜９７，９８の全体の膜厚と、ｎ型シリコン薄膜１１２の膜厚との比は、任意である。
工程（ｊ）の後、ｎ型シリコン薄膜１１２上にレジストを塗布してレジストパターン１１４を形成する（図２９の工程（ｋ）参照）。
そして、ｉ型半導体層９３、ｎ型シリコン薄膜９７，９８，１１２およびレジストパターン１１４が形成されていないシリコン基板８１の他方の表面をフッ酸によって洗浄し、シリコン基板８１の他方の表面に形成された自然酸化膜を除去するとともに、シリコン基板８１の他方の表面を水素で終端する。
その後、試料をプラズマ装置１００のアノード電極１０２上に設置する。そして、表７に示すｉ型半導体層６２の形成条件と同じ形成条件を用いてプラズマＣＶＤ法によってｉ型ａ−Ｓｉからなるｉ型半導体層１１５，１１６をそれぞれシリコン基板８１の他方の表面上およびレジストパターン１１４上に堆積する（図３０の工程（ｌ）参照）。
ｉ型半導体層１１５，１１６の膜厚が５〜３０ｎｍになると、表７に示すｐ型シリコン薄膜７０の形成条件と同じ形成条件を用いてプラズマＣＶＤ法によってｐ型シリコン薄膜１１７，１１８をそれぞれｉ型半導体層１１５，１１６上に堆積する（図３０の工程（ｍ）参照）。
ｐ型シリコン薄膜１１７，１１８の膜厚が所望の膜厚になると、表７に示すプラズマ処理の条件と同じ条件を用いてプラズマＣＶＤ法によってｐ型シリコン薄膜１１７，１１８をプラズマ処理する（図３０の工程（ｎ）参照）。これによって、ｐ型シリコン薄膜１１９，１２５がｉ型半導体層１１５上に形成され、ｐ型シリコン薄膜１２６，１２７がｉ型半導体層１１６上に形成される（図３０の工程（ｏ）参照）。なお、ｐ型シリコン薄膜１２５，１２７は、窒素原子を含む。
プラズマ処理が終了すると、表７に示すｐ型シリコン薄膜６３３の形成条件と同じ形成条件を用いてプラズマＣＶＤ法によってｐ型シリコン薄膜１２８，１２９をそれぞれｐ型シリコン薄膜１２５，１２７上に堆積する（図３１の工程（ｐ）参照）。
そして、試料をプラズマ装置１００から取り出し、レジストパターン１１４を除去する。これによって、ｉ型半導体層１１６およびｐ型シリコン薄膜１２６，１２７，１２９がリフトオフによって除去される（図３１の工程（ｑ）参照）。
ｐ型シリコン薄膜１１９，１２５，１２８の全体の膜厚は、５〜３０ｎｍである。また、ｐ型シリコン薄膜１１９，１２５の全体の膜厚は、工程（ｍ）において堆積されたｐ型シリコン薄膜１１７の膜厚に等しい。従って、ｐ型シリコン薄膜１１９，１２５の全体の膜厚と、ｐ型シリコン薄膜１２８の膜厚との比は、任意である。
工程（ｑ）の後、試料をスパッタ装置にセットする。そして、スパッタ装置を用いてＺｎＯからなる透明導電膜１４１をｎ型シリコン薄膜９８およびｐ型シリコン薄膜１２８上に形成する（図３１の工程（ｒ）参照）。この場合、透明導電膜１４１の膜厚は、例えば、５０〜１５０ｎｍである。
その後、Ａｇのスクリーン印刷および焼成によって、電極１４２を透明導電膜１４１上に形成する（図３１の工程（ｓ）参照）。この場合、電極１４２の膜厚は、例えば、５０〜２００ｎｍである。
工程（ｓ）の後、電極１４２の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン１４３を形成する（図３２の工程（ｔ）参照）。
そして、レジストパターン１４３をマスクとしてｉ型半導体層９３，１１５、ｎ型シリコン薄膜９７，９８，１１２、ｐ型シリコン薄膜１１９，１２５，１２８、透明導電膜１４１および電極１４２をエッチングし、レジストパターン１４３を除去する。これによって、光電変換装置８０が完成する（図３２の工程（ｕ）参照）。
上述したように、光電変換装置８０は、実施の形態１と同様に、高周波電力ＲＦに低周波パルス電力ＬＰを重畳したパルス電力ＰＰを用いて発生されたプラズマによって製造される。その結果、放電が安定し、ｎ型半導体層８５およびｐ型半導体層８７における窒素含有量の面内均一性を光電変換装置８０の面内で向上できる。
従って、光電変換装置８０の曲線因子ＦＦの低下を抑制して開放電圧Ｖｏｃが向上する。
よって、大面積な光電変換装置において窒素含有濃度の面内均一性を向上でき、光電変換装置の変換効率を向上できる。
なお、光電変換装置８０のシリコン基板８１は、ｎ型多結晶シリコン基板からなっていてもよい。この場合、シリコン基板８１は、例えば、エッチングによって受光面側の表面がテクスチャ化される。そして、シリコン基板８１がｎ型多結晶シリコン基板からなる場合も、光電変換装置８０は、図２８から図３２に示す工程（ａ）〜工程（ｕ）に従って製造される。
また、シリコン基板８１は、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板からなっていてもよい。この場合、ｎ型半導体層８５は、ｐ型半導体層８７と同じ構成からなるｐ型半導体層に代えられ、ｐ型半導体層８７は、ｎ型半導体層８５と同じ構成からなるｎ型半導体層に代えられる。また、シリコン基板８１がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板からなる場合も、光電変換装置８０は、図２８から図３２に示す工程（ａ）〜工程（ｕ）に従って製造される。
更に、光電変換装置８０においては、ｎ型半導体層８５およびｐ型半導体層８７の少なくとも一方が窒素原子を含むシリコン系半導体層を窒素原子を含まないシリコン系半導体層によって厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有するシリコン系半導体層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有するシリコン系半導体層によって厚み方向から挟み込んだ構造からなっていればよい。ｎ型半導体層８５およびｐ型半導体層８７の少なくとも一方がこのような構造からなっていれば、曲線因子ＦＦの低下を抑制して開放電圧Ｖｏｃを向上できるからである。
更に、光電変換装置８０は、ｉ型半導体層８４，８６を備えていなくてもよい。ｉ型半導体層８４，８６が無くても、ｎ型半導体層８５およびｐ型半導体層８７の少なくとも一方が窒素原子を含むシリコン系半導体層を窒素原子を含まないシリコン系半導体層によって厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有するシリコン系半導体層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有するシリコン系半導体層によって厚み方向から挟み込んだ構造からなっていれば、曲線因子ＦＦの低下を抑制して開放電圧Ｖｏｃを向上できるからである。
上述した実施の形態１においては、ｐ型半導体層、ｉ型半導体層およびｎ型半導体層を順次積層したｐｉｎ構造からなる光電変換層を基板上に少なくとも１つ備え、少なくとも１つの光電変換層においてｐ型半導体層およびｎ型半導体層の少なくとも一方が、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる光電変換装置について説明した。
また、実施の形態２においては、シリコン基板と、シリコン基板上に配置されたｐ型半導体層およびｎ型半導体層とを備え、ｐ型半導体層およびｎ型半導体層の少なくとも一方が、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる光電変換装置について説明した。そして、この光電変換装置においては、ｐ型半導体層、ｎ型半導体層およびシリコン基板は、光を電気に変換する光電変換部を構成する。
従って、この発明の実施の形態による光電変換装置は、光を電気に変換する光電変換部を有する光電変換装置であって、光を電気に変換する光電変換部を有する光電変換装置であって、基板と、前記基板を支持基体として形成され、前記光電変換部を構成するシリコン系半導体層とを備え、前記シリコン系半導体層は、ｐ型導電型を有する第１のシリコン系半導体層と、ｎ型導電型を有する第２のシリコン系半導体層と、ｉ型導電型を有する第３のシリコン系半導体層とを含み、第１および第２のシリコン系半導体層の少なくとも一方は、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなっていればよい。
第１および第２のシリコン系半導体層の少なくとも一方が、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなっていれば、曲線因子ＦＦの低下を抑制して開放電圧Ｖｏｃが向上し、光電変換装置の変換効率を向上できるからである。
また、実施の形態１においては、ｐ型シリコン薄膜またはｎ型シリコン薄膜を基板上に堆積し、その堆積したｐ型シリコン薄膜またはｎ型シリコン薄膜にＮ２ガスを用いたプラズマを照射し、その後、プラズマを照射したｐ型シリコン薄膜またはｎ型シリコン薄膜上にｐ型シリコン薄膜またはｎ型シリコン薄膜を堆積してｐ型半導体層またはｎ型半導体層を形成し、ｐｉｎ構造を有する光電変換装置を製造する方法について説明した。そして、Ｎ２ガスを用いたプラズマは、１ＭＨｚ〜５０ＭＨｚの高周波電力ＲＦに１００Ｈｚ〜１ｋＨｚの低周波パルス電力ＬＰを重畳したパルス電力ＰＰによって発生され、高周波電力の密度は、１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２であり、プラズマ処理中の圧力は、３００Ｐａ〜６００Ｐａであり、プラズマ処理時の基板温度は、１４０℃〜１９０℃である。
更に、実施の形態２においては、実施の形態１におけるｐ型半導体層またはｎ型半導体層の形成方法を用いてシリコン基板を有する光電変換装置を製造する方法について説明した。
従って、この発明の実施の形態による光電変換装置の製造方法は、プラズマＣＶＤ法によって光電変換装置を製造する光電変換装置の製造方法であって、基板上にｐ型導電型またはｎ型導電型を有する第１のシリコン系半導体層を堆積する第１のプラズマ処理工程と、窒素原子を含む原料ガスを励起したプラズマを第１のシリコン系半導体層に照射する第２のプラズマ処理工程と、第１のシリコン系半導体層と同じ導電型を有する第２のシリコン系半導体層を第１のシリコン系半導体層上に堆積する第３のプラズマ処理工程とを備え、第２のプラズマ処理工程は、プラズマ励起電力として１ＭＨｚ〜５０ＭＨｚの高周波電力に１００Ｈｚ〜１ｋＨｚの低周波パルス電力を重畳したパルス電力を用い、高周波電力の密度は、１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２であり、プラズマ処理中の圧力が３００Ｐａ〜６００Ｐａであり、プラズマ処理時の基板温度が１４０℃〜１９０℃であればよい。
実施の形態２による光電変換装置について、ＳＩＭＳ（二次イオン質量分析法）により図２３に示す構造の光電変換装置の窒素濃度およびホウ素濃度の深さ方向分布を測定した。測定結果は、図示しないが、図２２と同様に窒素濃度が５×１０１８［個／ｃｍ−３］よりも少なく、かつ、窒素を積極的に添加していないｐ型シリコン薄膜６３１および６３３によって、窒素を１×１０１９［個／ｃｍ−３］以上の高濃度で含有するｐ型シリコン薄膜６３２が挟まれることが解った。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、光電変換装置およびその製造方法に適用される。

Claims (17)

  1. 光を電気に変換する光電変換部を有する光電変換装置であって、
    基板と、
    前記基板を支持基体として形成され、前記光電変換部を構成するシリコン系半導体層とを備え、
    前記シリコン系半導体層は、
    ｐ型導電型を有する第１のシリコン系半導体層と、
    ｎ型導電型を有する第２のシリコン系半導体層と、
    ｉ型導電型を有する第３のシリコン系半導体層とを含み、
    前記第１および第２のシリコン系半導体層の少なくとも一方は、窒素原子を含む層を窒素原子を含まない層で厚み方向から挟み込んだ構造、または第１の窒素原子濃度を有する層を前記第１の窒素原子濃度よりも低い第２の窒素原子濃度を有する層で厚み方向から挟み込んだ構造からなる、光電変換装置。
  2. 前記基板は、
    前記光電変換部の支持基体としての絶縁性支持体と、
    前記絶縁性支持体に接して前記絶縁性支持体上に配置された透明導電膜とを含む、請求項１に記載の光電変換装置。
  3. 前記絶縁性支持体は、透光性基板からなり、
    前記透明導電膜は、前記透光性基板と前記第１のシリコン系半導体層との間に配置されている、請求項２に記載の光電変換装置。
  4. 前記絶縁性支持体は、非透光性基板からなり、
    前記透明導電膜は、前記非透光性基板と前記第２のシリコン系半導体層との間に配置されている、請求項２に記載の光電変換装置。
  5. 前記基板は、シリコン基板からなり、
    前記第１のシリコン系半導体層は、前記シリコン基板に対して前記第２のシリコン系半導体層と反対側に配置される、請求項１に記載の光電変換装置。
  6. 前記基板は、シリコン基板からなり、
    前記第１のシリコン系半導体層は、前記シリコン基板の一方側に配置され、
    前記第２のシリコン系半導体層は、前記シリコン基板の面内方向において前記第１のシリコン系半導体層に隣接して配置される、請求項１に記載の光電変換装置。
  7. プラズマＣＶＤ法によって光電変換装置を製造する光電変換装置の製造方法であって、
    基板よりも上方にｐ型導電型またはｎ型導電型を有する第１のシリコン系半導体層を堆積する第１のプラズマ処理工程と、
    窒素原子を含む原料ガスを励起したプラズマを前記第１のシリコン系半導体層に照射する第２のプラズマ処理工程と、
    前記第１のシリコン系半導体層と同じ導電型を有する第２のシリコン系半導体層を前記第１のシリコン系半導体層上に堆積する第３のプラズマ処理工程とを備え、
    前記第２のプラズマ処理工程は、プラズマ励起電力として１ＭＨｚ〜５０ＭＨｚの高周波電力に１００Ｈｚ〜１ｋＨｚの低周波パルス電力を重畳したパルス電力を用い、前記高周波電力の密度は、１００ｍＷ／ｃｍ２〜３００ｍＷ／ｃｍ２であり、プラズマ処理中の圧力が３００Ｐａ〜６００Ｐａであり、プラズマ処理時の基板温度が１４０℃〜１９０℃である、光電変換装置の製造方法。
  8. 前記低周波パルスのデューティ比は、０．１〜０．５である、請求項７に記載の光電変換装置の製造方法。
  9. 前記第２のプラズマ処理工程におけるプラズマ照射時間は、５〜６０秒である、請求項７または請求項８に記載の光電変換装置の製造方法。
  10. 前記第１から第３のプラズマ処理工程は、同一の処理室内で実行される、請求項７から請求項９のいずれか１項に記載の光電変換装置の製造方法。
  11. 前記第１から第３のプラズマ処理工程は、同一の処理圧力で実行される、請求項７から請求項１０のいずれか１項に記載の光電変換装置の製造方法。
  12. 前記第１および第２のシリコン系半導体層は、微結晶シリコン半導体層である、請求項７から請求項１１のいずれか１項に記載の光電変換装置の製造方法。
  13. 前記第１および第３のプラズマ処理工程は、ｐ型導電型を有するシリコン系半導体層を堆積する工程である、請求項７から請求項１２のいずれか１項に記載の光電変換装置の製造方法。
  14. 前記第１から第３のプラズマ処理工程によってｐ型導電型を有するシリコン系半導体層を堆積した後、真性導電型を有する微結晶シリコンを堆積する第４のプラズマ処理工程を更に備える、請求項７から請求項１３のいずれか１項に記載の光電変換装置の製造方法。
  15. 前記第１から第３のプラズマ処理工程を用いて製造されたｐ型導電型の層を有するｐｉｎ型の光電変換部は、同一の処理室内で製造される、請求項７から請求項１４のいずれか１項に記載の光電変換装置の製造方法。
  16. 前記プラズマ処理工程が実施される処理室は、プラズマ励起電力が供給される１対のカソード電極とアノード電極を有し、
    前記カソード電極およびアノード電極のサイズは、１つの光電変換部に対して１ｍ２〜３ｍ２である、請求項７から請求項１５のいずれか１項に記載の光電変換装置の製造方法。
  17. 前記プラズマ処理工程が実施される処理室は、カソード電極とアノード電極との対を複数有し、
    １つの電源が前記複数対のカソード電極およびアノード電極に前記プラズマ励起電力を供給する、請求項７から請求項１６のいずれか１項に記載の光電変換装置の製造方法。
JP2014514415A 2012-05-10 2013-04-15 光電変換装置およびその製造方法 Pending JPWO2013168515A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014514415A JPWO2013168515A1 (ja) 2012-05-10 2013-04-15 光電変換装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012108705 2012-05-10
JP2012108705 2012-05-10
JP2014514415A JPWO2013168515A1 (ja) 2012-05-10 2013-04-15 光電変換装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2013168515A1 true JPWO2013168515A1 (ja) 2016-01-07

Family

ID=49550568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514415A Pending JPWO2013168515A1 (ja) 2012-05-10 2013-04-15 光電変換装置およびその製造方法

Country Status (4)

Country Link
US (1) US20150101658A1 (ja)
JP (1) JPWO2013168515A1 (ja)
CN (1) CN104285304A (ja)
WO (1) WO2013168515A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101721A (ja) * 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
CN111509054A (zh) * 2019-10-22 2020-08-07 国家电投集团西安太阳能电力有限公司 一种topcon钝化结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384075A (ja) * 1986-09-26 1988-04-14 Sanyo Electric Co Ltd 光起電力装置
JPH11191576A (ja) * 1997-12-25 1999-07-13 Seiko Epson Corp 電子部品の実装方法および装置
JPH11274539A (ja) * 1998-01-21 1999-10-08 Canon Inc 透明導電層付き基板及び光起電力素子
JP2001168044A (ja) * 1999-12-14 2001-06-22 Sharp Corp プラズマｃｖｄ装置およびそれを用いた薄膜製造方法並びに薄膜太陽電池の製造方法
JP2003197536A (ja) * 2001-12-21 2003-07-11 Sharp Corp プラズマｃｖｄ装置、非晶質シリコン系薄膜及びその製造方法
JP2004296776A (ja) * 2003-03-27 2004-10-21 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2009158667A (ja) * 2007-12-26 2009-07-16 Mitsubishi Heavy Ind Ltd 光電変換装置及びその製造方法
JP2010177264A (ja) * 2009-01-27 2010-08-12 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2012216640A (ja) * 2011-03-31 2012-11-08 Kaneka Corp 薄膜太陽電池及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
CN100431177C (zh) * 2003-09-24 2008-11-05 三洋电机株式会社 光生伏打元件及其制造方法
JP5121203B2 (ja) * 2006-09-29 2013-01-16 三洋電機株式会社 太陽電池モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384075A (ja) * 1986-09-26 1988-04-14 Sanyo Electric Co Ltd 光起電力装置
JPH11191576A (ja) * 1997-12-25 1999-07-13 Seiko Epson Corp 電子部品の実装方法および装置
JPH11274539A (ja) * 1998-01-21 1999-10-08 Canon Inc 透明導電層付き基板及び光起電力素子
JP2001168044A (ja) * 1999-12-14 2001-06-22 Sharp Corp プラズマｃｖｄ装置およびそれを用いた薄膜製造方法並びに薄膜太陽電池の製造方法
JP2003197536A (ja) * 2001-12-21 2003-07-11 Sharp Corp プラズマｃｖｄ装置、非晶質シリコン系薄膜及びその製造方法
JP2004296776A (ja) * 2003-03-27 2004-10-21 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2009158667A (ja) * 2007-12-26 2009-07-16 Mitsubishi Heavy Ind Ltd 光電変換装置及びその製造方法
JP2010177264A (ja) * 2009-01-27 2010-08-12 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2012216640A (ja) * 2011-03-31 2012-11-08 Kaneka Corp 薄膜太陽電池及びその製造方法

Also Published As

Publication number Publication date
US20150101658A1 (en) 2015-04-16
CN104285304A (zh) 2015-01-14
WO2013168515A1 (ja) 2013-11-14

Similar Documents

Publication Publication Date Title
JP4940290B2 (ja) 光電変換装置及びその製造方法
JP4902779B2 (ja) 光電変換装置及びその製造方法
JP2003017724A (ja) 光起電力素子
JP2004014812A (ja) 光起電力素子
WO2015118935A1 (ja) 光電変換素子およびそれを備えた太陽電池モジュール
JP5232362B2 (ja) 集積化薄膜光電変換装置の製造方法および、その製造方法で得られうる集積化薄膜光電変換装置。
WO2013168515A1 (ja) 光電変換装置およびその製造方法
JP2008283075A (ja) 光電変換装置の製造方法
JP2013214672A (ja) 光電変換素子
WO2011114551A1 (ja) 太陽電池及びその製造方法
TWI790245B (zh) 光電轉換裝置之製造方法
JP5770294B2 (ja) 光電変換装置およびその製造方法
JP5373045B2 (ja) 光電変換装置
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2010283162A (ja) 太陽電池及びその製造方法
JP2007184505A (ja) シリコン系薄膜光電変換装置の製造方法
WO2013125251A1 (ja) 薄膜太陽電池
WO2010146846A1 (ja) 光電変換装置及び光電変換装置の製造方法
TW202337041A (zh) 太陽能電池及其形成方法
JP2011181852A (ja) 薄膜光電変換装置と薄膜光電変換装置の製造方法
WO2014188801A1 (ja) 積層型光電変換装置
Zheng et al. Study of a-Si: H/a-Si: H/μc-Si: H PIN type triple junction solar cells in a single chamber system
WO2013080803A1 (ja) 光起電力装置
JP2013115250A (ja) 光電変換素子および光電変換素子の製造方法
WO2011125878A1 (ja) 光電変換装置及び光電変換装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151006