CN104285304A - 光电转换装置及其制造方法 - Google Patents

光电转换装置及其制造方法 Download PDF

Info

Publication number
CN104285304A
CN104285304A CN201380024434.9A CN201380024434A CN104285304A CN 104285304 A CN104285304 A CN 104285304A CN 201380024434 A CN201380024434 A CN 201380024434A CN 104285304 A CN104285304 A CN 104285304A
Authority
CN
China
Prior art keywords
semiconductor layer
photoelectric conversion
type
type semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380024434.9A
Other languages
English (en)
Inventor
西村和仁
奈须野善之
本多真也
山田隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104285304A publication Critical patent/CN104285304A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/02013—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising output lead wires elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种光电转换装置及其制造方法。光电转换装置(10)具有依次层积p型半导体层(31)、i型半导体层(32)以及n型半导体层(33)的光电转换层(3)。p型半导体层(31)由p型硅薄膜(311～313)形成。p型硅薄膜(311，312)利用在1MHz～50MHz的高频功率上叠加100Hz～1kHz的低频脉冲功率后的脉冲功率作为等离子体激发功率，以高频功率的密度为100～300mW/cm2、等离子体处理中的压力为300～600Pa、等离子体处理时的基板温度为140～190℃的条件，沉积具有p型导电型的硅薄膜并且氮化而形成。而且，p型硅薄膜(313)利用上述条件进行沉积。

Description

光电转换装置及其制造方法
技术领域
本发明涉及光电转换装置及其制造方法。
背景技术
目前，作为将光能转换为电能的光电转换装置，已知专利文献1所述的光电转换装置。
该光电转换装置由至少具有一个光电转换层的结构形成，该光电转换层是依次层积含有硅原子的p型半导体层、i型半导体层、以及n型半导体层的pin结构。
而且，p型半导体层含有0.001～10(原子％)的氮原子，具有晶硅相。由此，开放电压以及短路电流增加，能够提高光电转换效率。
此外，目前已知专利文献2所述的光电转换装置。该光电转换装置由与专利文献1所述的光电转换装置相同的结构形成，p型半导体层含有浓度为A(原子％)的氮原子和浓度为B(原子％)的硼原子，浓度A及浓度B满足0.11－0.99A+0.042A2≤B≤0.2+0.2A+0.05A2的关系。由此，开放电压以及短路电流增加，能够提高光电转换效率。
进而，专利文献3公开一种导电性氮化硅膜的制造方法。该导电性氮化硅膜的制造方法包括：形成掺杂为n型或p型的微晶硅膜的第一步骤；对微晶硅膜照射含有氮的等离子体而使微晶硅膜氮化，由此形成导电性氮化硅膜的第二步骤。在第一步骤中，在形成微晶硅膜时所导入的原料气的稀释率为150以上、600以下。
由此，能够制作折射率低、且具有导电性的导电性氮化硅膜。而且，通过利用该导电性氮化硅膜连接构成光电转换装置的两个光电转换层，能够提高光电转换效率。
专利文献1：(日本)专利第4441298号公报
专利文献2：(日本)专利第4215697号公报
专利文献3：(日本)特开2011-198920号公报
在专利文献1、2所述的p型半导体层的制作方法中，在p型半导体层的沉积工序中使用氮(N2)气作为原料气，控制N2气相对于硅烷(SiH4)气的流量比，由此，控制p型半导体层的膜中的氮含有浓度。
但是，在基于用来制造大面积薄膜太阳能电池的等离子体CVD(ChemicalVapour Deposition：化学气相沉积)法的硅半导体层的沉积工序中，难以在光电转换装置的整个面内实现均匀的氮含有浓度。
作为其原因，可以认为是在专利文献1、2所述的p型半导体层的制作方法中，在电极面积超过1m2这样的大面积等离子体CVD装置中，难以在整个电极面积上确保面内均匀性来供给原料气，而且由于电极面内的电场强度的分布，难以确保N2气的分解能量的面内均匀性。
而且，专利文献3所述的导电性氮化硅膜满足对于配置在两个光电转换层之间的中间层所要求的特性，专利文献3未公开相对于p型半导体层或n型半导体层来说、用来既能提高开放电压又能维持高填充因子(FF)的制造条件。
发明内容
因此，本发明提供在大面积的光电转换装置中提高氮含有浓度的面内均匀性、且具有高转换效率的光电转换装置的制造方法。
而且，本发明提供在大面积的光电转换装置中提高氮含有浓度的面内均匀性、且具有高转换效率的光电转换装置。
根据本发明的实施方式，光电转换装置为具有将光能转换为电能的光电转换部的光电转换装置，具有基板与第一及第二硅类半导体层。第一硅类半导体层配置在基板的上方，并且构成光电转换部，且具有p型导电型。第二硅类半导体层配置在基板的上方，并且构成光电转换部，且具有n型导电型。而且，第一及第二硅类半导体层的至少一方形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。
而且，根据本发明的实施方式，光电转换装置的制造方法为通过等离子体CVD法制造光电转换装置的光电转换装置的制造方法，包括：在基板的上方沉积具有p型导电型或n型导电型的第一硅类半导体层的第一等离子体处理工序、将激发了含有氮原子的原料气的等离子体向第一硅类半导体层照射的第二等离子体处理工序、将具有与第一硅类半导体层相同的导电型的第二硅类半导体层在第一硅类半导体层上沉积的第三等离子体处理工序，第二等离子体处理工序利用在1MHz～50MHz的高频功率上叠加了100Hz～1kHz的低频脉冲功率后的脉冲功率作为等离子体激发功率，高频功率的密度为100mW/cm2～300mW/cm2，等离子体处理中的压力为300Pa～600Pa，等离子体处理时的基板温度为140℃～190℃。
本发明的实施方式的光电转换装置具有：具有p型导电型的第一硅类半导体层、以及具有n型导电型的第二硅类半导体层，第一及第二硅类半导体层的至少一方形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。
通过该结构，因为不需要过度提高作为导电型层整体的氮原子浓度，所以不会增大串联电阻，能够提高开放电压。而且，通过在氮低浓度层中嵌入氮高浓度层的结构，容易在大面积的基板整体上实现均匀地含有氮，作为结果，能够在大面积的光电转换装置整体上提高转换效率。
而且，在本发明的实施方式的光电转换装置的制造方法中，使用在1MHz～50MHz的高频功率上叠加了100Hz～1kHz的低频脉冲功率后的脉冲功率作为等离子体激发功率，利用高频功率的密度为100mW/cm2～300mW/cm2、等离子体处理中的压力为300Pa～600Pa、等离子体处理时的基板温度为140℃～190℃的条件，沉积第一硅类半导体层，并且氮化第一硅类半导体层，从而形成具有p型导电型或n型导电型的硅类半导体层。其结果为，使形成具有p型导电型或n型导电型的硅类半导体层时的放电在基板整个面内均匀，并且能够提高氮气的分解比率在电极面内的均匀性。
因此，在具有p型导电型或n型导电型的硅类半导体层中，氮原子浓度的面内均匀性提高，在光电转换装置中抑制填充因子的降低，从而提高开放电压。
由此，能够提高大面积的光电转换装置的转换效率。
附图说明
图1是表示本发明第一实施方式的光电转换装置的结构的剖面图；
图2是表示第一实施方式的其他光电转换装置的结构的剖面图；
图3是表示太阳能电池模块的结构的剖面图；
图4是太阳能电池模块的立体分解图；
图5是表示制造第一实施方式的光电转换装置的等离子体装置结构的简图；
图6是表示制造第一实施方式的光电转换装置的其他等离子体装置结构的简图；
图7是图5所示的等离子体装置以及图6所示的等离子体装置中的脉冲功率的示意图；
图8是表示制造图3所示的太阳能电池模块的制造方法的第一工序图；
图9是表示制造图3所示的太阳能电池模块的制造方法的第二工序图；
图10是表示图8所示的工序(c)的详细工序的第一工序图；
图11是表示图8所示的工序(c)的详细工序的第二工序图；
图12是表示开放电压以及转换效率的RF功率依赖性的示意图；
图13是表示串联电阻以及填充因子的RF功率依赖性的示意图；
图14是表示开放电压以及转换效率的成膜压力依赖性的示意图；
图15是表示串联电阻以及填充因子的成膜压力依赖性的示意图；
图16是表示开放电压以及转换效率的基板温度依赖性的示意图；
图17是表示串联电阻以及填充因子的基板温度依赖性的示意图；
图18是表示开放电压以及转换效率的占空比依赖性的示意图；
图19是表示串联电阻以及填充因子的占空比依赖性的示意图；
图20是表示开放电压以及转换效率的等离子体处理时间依赖性的示意图；
图21是表示串联电阻以及填充因子的等离子体处理时间依赖性的示意图；
图22是表示氮浓度以及硼浓度在深度方向的分布的示意图；
图23是表示第二实施方式的光电转换装置的结构的剖面图；
图24是说明图23所示的光电转换装置的制造方法的第一工序图；
图25是说明图23所示的光电转换装置的制造方法的第二工序图；
图26是说明图23所示的光电转换装置的制造方法的第三工序图；
图27是表示第二实施方式的其他光电转换装置的结构的剖面图；
图28是表示图27所示的光电转换装置的制造方法的第一工序图；
图29是表示图27所示的光电转换装置的制造方法的第二工序图；
图30是表示图27所示的光电转换装置的制造方法的第三工序图；
图31是表示图27所示的光电转换装置的制造方法的第四工序图；
图32是表示图27所示的光电转换装置的制造方法的第五工序图。
具体实施方式
参照附图，针对本发明的实施方式进行详细的说明。另外，附图中相同或相当的部分使用相同的标记，不重复进行说明。
在该说明书中，所谓“非晶相”，是指硅(Si)原子等任意排列的状态。而且，所谓“微晶相”，是指在Si原子等的任意分布中粒径为数nm～数百nm左右的Si等晶粒所存在的状态。进而，虽然非晶硅标记为“a-Si”，但该标记表示含有氢(H)原子。对于非晶碳化硅(a-SiC)、非晶氮化硅(a-SiN)、非晶硅锗(a-SiGe)、非晶锗(a-Ge)、微晶碳化硅(μc-SiC)、微晶氮化硅(μc-SiN)、微晶硅(μc-Si)、微晶硅锗(μc-SiGe)、以及微晶锗(μc-Ge)，也同样表示含有H原子。
[第一实施方式]
图1是表示本发明第一实施方式的光电转换装置的结构的剖面图。参照图1，本发明第一实施方式的光电转换装置10具有：基板1、透明导电膜2、光电转换层3、以及背面电极4。
光电转换层3包括：p型半导体层31、i型半导体层32、n型半导体层33。p型半导体层31由p型硅薄膜311～313形成。
透明导电膜2与基板1相接配置。
光电转换层3由在透明导电膜2上依次层积p型半导体层31、i型半导体层32、以及n型半导体层33的结构形成，与透明导电膜2相接配置。
p型半导体层31与透明导电膜2相接配置。更具体地说，p型半导体层31的p型硅薄膜311与透明导电膜2相接配置，p型硅薄膜312与p型硅薄膜311相接配置，p型硅薄膜313与p型硅薄膜312相接配置。
i型半导体层32与p型半导体层31的p型硅薄膜313相接配置，n型半导体层33与i型半导体层32相接配置。
背面电极4由透明导电膜与反射层的双层结构形成。而且，背面电极4的透明导电膜与光电转换层3的n型半导体层33相接配置，反射层与透明导电膜相接配置。
基板1由绝缘性的玻璃形成、或在需要具有挠性的情况下由聚酰亚胺等树脂形成。
透明导电膜2例如由ITO(Indium Tin Oxide：氧化铟锡)、SnO2、ZnO等形成。
p型硅薄膜311、313的各薄膜由p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe中的任一种形成。
p型硅薄膜312由在p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe的任一种中添加氮原子的物质形成。另外，在p型硅薄膜312由与p型硅薄膜311、313相同的p型a-SiN或p型μc-SiN形成的情况下，p型硅薄膜312的氮浓度高于p型硅薄膜311、313的氮浓度。
因此，p型半导体层31形成为由不含有氮原子的层(p型硅薄膜311、313)从厚度方向夹住含有氮原子的层(p型硅薄膜312)的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层(p型硅薄膜311、313)从厚度方向夹住具有第一氮原子浓度的层(p型硅薄膜312)的结构。
i型半导体层32由i型a-SiC、i型a-SiN、i型a-Si、i型a-SiGe、i型a-Ge、i型μc-SiC、i型μc-SiN、i型μc-Si、i型μc-SiGe、i型μc-Ge中的任一种形成。而且，i型半导体层32在由i型a-SiC、i型a-SiN、i型a-SiGe、i型μc-SiC、i型μc-SiN、i型μc-SiGe中的任一种形成的情况下，光学能隙可以从光的入射侧向背面侧逐渐减小。
n型半导体层33由n型a-SiC、n型a-SiN、n型a-Si、n型a-SiGe、n型μc-SiC、n型μc-SiN、n型μc-Si、n型μc-SiGe中的任一种形成。
这样，p型半导体层31、i型半导体层32以及n型半导体层33分别由硅类半导体层形成。
而且，p型半导体层31、i型半导体层32以及n型半导体层33可以由彼此相同的硅类半导体层形成，也可以由彼此不同的硅类半导体层形成。例如可以由微晶硅形成p型半导体层31及i型半导体层32，由非晶硅形成n型半导体层33。或者，可以由非晶碳化硅形成p型半导体层31，由微晶硅形成i型半导体层32，由非晶硅形成n型半导体层33。
此外，i型半导体层32及n型半导体层33分别可以为单层结构，也可以为多层结构。在i型半导体层32及n型半导体层33分别由多层结构形成的情况下，其多层结构可以由彼此相同的硅类半导体层形成，也可以由彼此不同的硅类半导体层形成。
构成背面电极4的透明导电膜由ITO、SnO2、ZnO等形成。而且，构成背面电极4的透明导电膜可以由与透明导电膜2相同的材料形成，也可以由与透明导电膜2不同的材料形成。
而且，构成背面电极4的发射层由银(Ag)、铝(Al)等高反射率的金属膜、或白色且反射率较高的TiO2等形成。
上述光电转换装置10的结构为太阳光从基板1侧射入情况下的结构，称为超直型结构。
光电转换装置10也可以是太阳光从背面电极4侧射入的亚直型结构。在该情况下，只要在基板1上形成反射电极来替代透明导电膜2，在反射电极上依次层积n型半导体层33、i型半导体层32以及p型半导体层31，在p型半导体层31上形成透明导电膜即可。
图2是表示第一实施方式的其他光电转换装置的结构的剖面图。第一实施方式的光电转换装置可以为图2所示的光电转换装置10A。
参照图2，光电转换装置10A是在图1所示的光电转换装置10中添加光电转换层5的结构，其他结构与光电转换装置10相同。
光电转换层5配置在透明导电膜2与光电转换层3之间。光电转换层5由在透明导电膜2上依次层积p型半导体层51、i型半导体层52及n型半导体层53的结构形成。
p型半导体层51与透明导电膜2相接配置，i型半导体层52与p型半导体层51相接配置，n型半导体层53与i型半导体层52相接配置。
而且，在光电转换装置10A中，p型半导体层31的p型硅薄膜311与光电转换层5的n型半导体层53相接配置。
p型半导体层51由p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe中的任一种形成。
i型半导体层52由i型a-SiC、i型a-SiN、i型a-Si、i型a-SiGe、i型a-Ge、i型μc-SiC、i型μc-SiN、i型μc-Si、i型μc-SiGe、i型μc-Ge中的任一种形成。而且，i型半导体层52在由i型a-SiC、i型a-SiN、i型a-SiGe、i型μc-SiC、i型μc-SiN、i型μc-SiGe中的任一种形成的情况下，光学能隙可以从光的入射侧向背面侧逐渐减小。
n型半导体层53由n型a-SiC、n型a-SiN、n型a-Si、n型a-SiGe、n型μc-SiC、n型μc-SiN、n型μc-Si、n型μc-SiGe中的任一种形成。
这样，p型半导体层51、i型半导体层52及n型半导体层53分别由硅类半导体层形成。而且，p型半导体层51、i型半导体层52及n型半导体层53与上述p型半导体层31、i型半导体层32及n型半导体层33相同，可以由彼此相同的硅类半导体层形成，也可以由彼此不同的硅类半导体层形成。
此外，在光电转换装置10A中，光电转换层5的p型半导体层51也与p型半导体层31相同，可以形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。
在上面，针对具有一个光电转换层3的光电转换装置10、以及具有两个光电转换层3，5的光电转换装置10A进行了说明。但是，在第一实施方式中，不限于此，第一实施方式的光电转换装置可以由在厚度方向上层积三个以上光电转换层的结构形成，通常至少具有一个由pin结构形成的光电转换层，在至少一个光电转换层中，p型半导体层及n型半导体层的至少一方只要形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构即可、或者形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构即可。
图3是表示太阳能电池模块的结构的剖面图。参照图3，太阳能电池模块40具有：基板41、透明导电膜42、光电转换层43、背面电极44、电极48。
基板41由与上述基板1相同的材料形成。
透明导电膜42在基板41的面内方向上隔着分离槽45配置在基板41上，由与上述透明导电膜2相同的材料形成。
光电转换层43以填埋分离槽45的方式配置在透明导电膜42上。在该情况下，光电转换层43在基板41的面内方向上经由接触线46进行配置。而且，光电转换层43例如由图1所示的光电转换层3或图2所示的两个光电转换层3，5形成，通常由一个以上的光电转换层(具有pin结构)形成。
背面电极44以填埋接触线46的方式配置在光电转换层43上。在该情况下，背面电极44在基板41的面内方向上隔着分离槽47进行配置。而且，背面电极44由与上述背面电极4相同的材料形成。
电极48配置在基板41的面内方向上的两端部的背面电极44上。
在太阳能电池模块40中，一个光电转换层43由透明导电膜42与背面电极44夹着，背面电极44连接在与相邻的光电转换层43相接的透明导电膜42上。其结果为，太阳能电池模块40由在基板41的面内方向上串联多层光电转换层43的结构形成，称为所谓的集成型太阳能电池。而且，在太阳能电池模块40中，从两个电极48取出光产生的光电流。这样，在太阳能电池模块40中，一组透明导电膜42、光电转换层43及背面电极44由图1所示的光电转换装置10或图2所示的光电转换装置10A形成。
图4是太阳能电池模块的立体分解图。参照图4，太阳能电池模块40进而具有：母线151，152、引线153，154、密封材料157、背面板158以及接线盒159。
母线151与一个电极48电连接，母线152与另一个电极48电连接。
引线153与母线151电连接，引线154与母线152电连接。
密封材料157具有与形成于背面板158的贯通孔158A相同的贯通孔。而且，将密封材料157及背面板158层积、加热并压接在透明导电膜42、光电转换层43、背面电极44、电极48、母线151，152、以及引线153，154上。将接线盒159经由贯通孔158A与引线153，154的一端电连接。
图5是表示制造第一实施方式的光电转换装置的等离子体装置结构的简图。
参照图5，等离子体装置100具有：腔体101、阳极102、阴极103、配管104、气体供给装置105、排气管106、闸阀107、真空泵108、阻抗匹配电路109、以及电源110。
腔体101与接地电位GND电连接。阳极102及阴极103具有平板状，大致平行地配置在腔体101内。而且，阳极102与接地电位GND电连接，阴极103与阻抗匹配电路109连接。此外，阳极102内置加热装置，支承基板120。进而，阴极103在阳极102侧的表面具有用来向阳极102与阴极103之间的放电区域供给原料气的多个孔(未图示)。并且，阳极102及阴极103的面积例如为1.65m2。
配管104的一端与气体供给装置105连接，另一端与阴极103连接。
气体供给装置105与配管104连接。而且，气体供给装置105经由配管104，向阴极103的内部供给硅烷(SiH4)气、氮(N2)气、氢(H2)气、甲烷(CH4)气、乙硼烷(B2H6)气以及磷化氢(PH3)气。
排气管106的一端与腔体101连接。闸阀107在腔体101侧配置在排气管106中。真空泵108在闸阀107的下游测配置在排气管106中。而且，作为真空泵108使用干式真空泵。
闸阀107将腔体101内的压力设定为希望的压力。真空泵108经由闸阀107排放腔体101内的气体。
阻抗匹配电路109连接在阴极103与电源110之间。而且，阻抗匹配电路109调节阻抗，使电源110所供给的功率的反射波最小，从而向阴极103供给功率。
电源110向阻抗匹配电路109供给在频率为1MHz～50MHz的高频功率上叠加了频率为100Hz～1kHz的低频脉冲后的脉冲功率。
图6是表示制造第一实施方式的光电转换装置的其他等离子体装置结构的简图。
参照图6，等离子体装置100A具有：腔体131、阳极132A～132D、阴极133A～133D、配管134A～134D、气体供给装置135、排气管136、闸阀137、真空泵138、阻抗匹配电路139、以及电源140。
腔体131与接地电位GND电连接。阳极132A～132D及阴极133A～133D具有平板状。阳极132A及阴极133A大致平行地配置在腔体131内，阳极132B及阴极133B大致平行地配置在腔体131内，阳极132C及阴极133C大致平行地配置在腔体131内，阳极132D及阴极133D大致平行地配置在腔体131内。
而且，阳极132A～132D与接地电位GND电连接，阴极133A～133D与阻抗匹配电路139连接。此外，阳极132A～132D内置加热装置，分别支承基板121～124。进而，阴极133A在与阳极132A相对的表面具有用来向阳极132A与阴极133A之间的放电区域供给原料气的多个孔(未图示)，阴极133B在与阳极132B相对的表面具有用来向阳极132B与阴极133B之间的放电区域供给原料气的多个孔(未图示)，阴极133C在与阳极132C相对的表面具有用来向阳极132C与阴极133C之间的放电区域供给原料气的多个孔(未图示)，阴极133D在与阳极132D相对的表面具有用来向阳极132D与阴极133D之间的放电区域供给原料气的多个孔(未图示)。并且，阳极132A～132D及阴极133A～133D的面积例如为1.65m2。
配管134A连接在气体供给装置135与阴极133A之间，配管134B连接在气体供给装置135与阴极133B之间，配管134C连接在气体供给装置135与阴极133C之间，配管134D连接在气体供给装置135与阴极133D之间。
气体供给装置135与配管134A～134D连接。而且，气体供给装置135经由配管134A～134D，分别向阴极133A～133D的内部供给SiH4气、N2气、H2气、CH4气、B2H6气以及PH3气。
排气管136的一端与腔体131连接。闸阀137在腔体131侧配置在排气管136中。真空泵138在闸阀137的下游测配置在排气管136中。而且，真空泵138使用干式真空泵。
闸阀137将腔体131内的压力设定为希望的压力。真空泵138经由闸阀137排放腔体131内的气体。
阻抗匹配电路139连接在阴极133A～133D与电源140之间。而且，阻抗匹配电路139调节阻抗，使电源140供给的功率的反射波最小，从而向阴极133A～133D供给功率。
电源140向阻抗匹配电路139供给在频率为1MHz～50MHz的高频功率上叠加了频率为100Hz～1kHz的低频脉冲后的脉冲功率。
这样，等离子体装置100A通过一个电源140向四个阴极133A～133D供给脉冲功率。
图7是图5所示的等离子体装置100以及图6所示的等离子体装置100A中的脉冲功率的示意图。
参照图7，电源110，140产生低频脉冲功率LP及高频功率RF，并且在高频功率RF上叠加所产生的低频脉冲功率LP，生成脉冲功率PP，分别向阻抗匹配电路109，139供给所生成的脉冲功率PP。
低频脉冲功率LP具有100Hz～1kHz的频率，高频功率RF具有1MHz～50MHz的频率。其结果为，脉冲功率PP由在100Hz～1kHz的频率上间歇出现高频功率的功率形成。
图8及图9分别是表示制造图3所示的太阳能电池模块40的制造方法的第一及第二工序图。
另外，在图8及图9中，以太阳能电池模块40的光电转换层43由图2所示的两个光电转换层5，3形成，基板41、透明导电膜42、p型半导体层51、i型半导体层52、n型半导体层53、p型半导体层31、i型半导体层32、n型半导体层33及背面电极44由以下材料形成的情况为例，说明太阳能电池模块40的制造方法。而且，将配置在光入射侧的光电转换层5定义为顶层，将光电转换层3定义为底层。
基板41由绝缘性的玻璃形成，透明导电膜42由SnO2形成。p型半导体层51由p型a-SiC形成，p型掺杂剂为硼(B)。i型半导体层52由i型a-Si形成。n型半导体层53由在n型a-Si上层积n型μc-Si的双层结构(n型a-Si/n型μc-Si)形成，n型掺杂剂为磷(P)。
而且，p型半导体层31由p型μc-Si形成，p型掺杂剂为B。在此，p型硅薄膜311，313的各薄膜由p型μc-Si形成，p型硅薄膜312由p型μc-SiN形成。i型半导体层32由i型μc-Si形成。n型半导体层33由在n型a-Si上层积n型μc-Si的双层结构(n型a-Si/n型μc-Si)形成，n型掺杂剂为P。
进而，背面电极44由透明导电膜与反射层的双层结构形成，透明导电膜由ZnO形成，反射层由Ag形成。
如果开始制造太阳能电池模块40，则在基板41上形成由SnO2形成的透明导电膜42(参照图8的工序(a))。在该情况下，基板41的尺寸例如为1000mm×1400mm。
然后，从基板41侧向透明导电膜42照射激光，在透明导电膜42上形成分离槽45(参照图8的工序(b))。在该情况下，分离槽45例如以10mm的间距形成。而且，激光由YAG激光的第二谐波(波长：532nm)或YVO4(YttriumOrthovanadate)激光的第二谐波(波长：532nm)形成。
工序(b)之后，将光电转换层5及光电转换层3通过等离子体CVD法依次层积在透明导电膜42上，以填埋分离槽45的方式形成光电转换层43(参照图8的工序(c))。
然后，从基板41侧向光电转换层43照射激光，在光电转换层43上形成分离槽49(参照图8的工序(d))。在该情况下，分离槽49例如以10mm的间距形成。而且，激光使用上述激光。
工序(d)之后，通过溅射法在光电转换层43上沉积由ZnO形成的透明导电膜，接着，通过溅射法在透明导电膜上沉积由Ag形成的反射层，以填埋分离槽49的方式形成背面电极44(参照图8的工序(e))。在该情况下，透明导电膜(＝ZnO)的膜厚例如为40～100nm，反射层(＝Ag)的膜厚例如为50～200nm。由于形成背面电极44，分离槽49成为接触线46。
工序(e)之后，从基板41侧向光电转换层43及背面电极44照射激光，在光电转换层43及背面电极44形成分离槽47(参照图9的工序(f))。在该情况下，分离槽47例如以10mm的间距形成。
之后，从基板41侧向透明导电膜42、光电转换层43及背面电极44照射激光，除去基板41周缘部的透明导电膜42、光电转换层43及背面电极44，形成剪裁区域(参照图9的工序(g))。
然后，在基板41的面内方向的两端部，在背面电极44上形成电极48(参照图9的工序(h))。之后，如上所述，将母线151，152与电极48电连接，将引线153，154分别与母线151，152电连接，层积、加热并压接密封材料157及背面板158，将接线盒159与引线153，154连接，从而完成太阳能电池模块40。
太阳能电池模块40的集成层数(＝被接触线46分离的光电转换层43的串联数)例如为45层。
图10及图11分别为表示图8所示的工序(c)的详细工序的第一及第二工序图。
另外，虽然图10及图11表示在一个透明导电膜42上形成光电转换层43的工序图，但实际上，光电转换层43形成在被分离槽45分离的多个透明导电膜42上。
而且，表1表示用来形成p型半导体层51、i型半导体层52、n型半导体层53、p型半导体层31、i型半导体层32及n型半导体层33的原料气的流量。
[表1]
图8所示的工序(b)之后，将形成有透明导电膜42的基板41作为基板121～124，设置在等离子体装置100A的阳极132A～132D上。
然后，气体供给装置135经由配管134A～134D，分别向阴极133A～133D的内部供给2sccm的SiH4气、42sccm的H2气、氢稀释的12sccm的B2H6气、以及16sccm的CH4气。由此，向阳极132A与阴极133A之间的放电区域、阳极132B与阴极133B之间的放电区域、阳极132C与阴极133C之间的放电区域、以及阳极132D与阴极133D之间的放电区域供给SiH4气、H2气、B2H6气以及CH4气。另外，氢稀释的B2H6气的浓度例如为0.1％。
而且，利用闸阀137，将腔体131内的压力设定为600～1000Pa。进而，利用内置于阳极132A～132D的加热装置，将基板121～124的温度设定为170～200℃。
电源140经由阻抗匹配电路139，向阴极133A～133D施加脉冲功率PP。在该情况下，低频脉冲功率LP的频率例如为300～500Hz，高频功率RF的频率例如为11～14MHz。而且，脉冲功率PP中的高频功率的密度例如为20～500mW/cm2。
由此，在阳极132A与阴极133A之间、阳极132B与阴极132B之间、阳极132C与阴极133C之间、以及阳极132D与阴极133D之间产生等离子体，将由p型a-SiC形成的p型半导体层51沉积在透明导电膜42上(参照图10的工序(c-1))。
如果p型半导体层51的膜厚为5～20nm，则气体供给装置135将SiH4气的流量从2sccm增加至10sccm，将H2气的流量从42sccm增加至100sccm，并且停止供给B2H6气及CH4气。由此，将由i型a-Si形成的i型半导体层52沉积在p型半导体层51上(参照图10的工序(c-2))。
然后，如果i型半导体层52的膜厚为220～320nm，则气体供给装置135将SiH4气的流量从10sccm增加至20sccm，将H2气的流量从100sccm增加至150sccm，将氢稀释的50sccm的PH3气经由配管134A～134D分别向阴极133A～133D的内部供给。由此，将n型a-Si沉积在i型半导体层52上。另外，氢稀释的PH3气的浓度例如为0.2％。
如果n型a-Si的膜厚为希望的膜厚，则气体供给装置135将SiH4气的流量从20sccm减少至4sccm，将H2气的流量从150sccm增加至250sccm，将PH3气的流量从50sccm减少至25sccm。由此，将n型μc-Si沉积在n型a-Si上。即将由n型a-Si/n型μc-Si形成的n型半导体层53沉积在i型半导体层52上(参照图10的工序(c-3))。
虽然由n型a-Si/n型μc-Si形成的n型半导体层53的膜厚例如为5～30nm，但n型a-Si的膜厚与n型μc-Si的膜厚之比为任意值。
然后，如果由n型a-Si/n型μc-Si形成的n型半导体层53的膜厚为5～30nm，则气体供给装置135将SiH4气的流量从4sccm减少至2sccm，将H2气的流量从250sccm减少至120sccm，并且停止供给PH3气，将氢稀释的12sccm的B2H6气经由配管134A～134D分别向阴极133A～133D的内部供给。而且，内置于阳极132A～132D的加热装置分别将基板121～124的温度设定为140～170℃，闸阀137将腔体131的压力设定为400～1600Pa。由此，将由p型μc-Si形成的p型硅薄膜30沉积在n型半导体层53上(参照图10的工序(c-4))。
如果p型硅薄膜30的膜厚为希望的膜厚，则气体供给装置135停止供给SiH4气、H2气、以及B2H6气，以N2/SiH4流量比为5％的条件、将N2气经由配管134A～134D，分别向阴极133A～133D的内部供给。作为N2/SiH4流量比，虽然可以使用1％～10％的范围，但在此使用5％。
由此，在阳极132A与阴极133A之间、阳极132B与阴极133B之间、阳极132C与阴极133C之间、以及阳极132D与阴极133D之间，产生基于N2气的等离子体，由基于N2气的等离子体处理p型硅薄膜30(参照图10的工序(c-5))。
其结果为，形成p型硅薄膜311，312(参照图11的工序(c-6))。p型硅薄膜311由不含有氮原子的p型μc-Si形成，p型硅薄膜312由含有氮原子的p型μc-SiN形成。另外，所谓“不含有氮原子”表示氮原子含有浓度等同于或低于p型硅薄膜311的基底层(不主动添加氮原子的层)。
工序(c-6)之后，气体供给装置135停止供给N2气，经由配管134A～134D，分别向阴极133A～133D的内部供给2sccm的SiH4气、120sccm的H2气、氢稀释的12sccm的B2H6气。
由此，将由p型μc-Si形成的p型硅薄膜313沉积在p型硅薄膜312上，在n型半导体层53上形成p型半导体层31(参照图11的工序(c-7))。
由p型硅薄膜311～313形成的p型半导体层31的膜厚为5～30nm。而且，p型硅薄膜311，312的整体膜厚与在工序(c-4)中沉积的p型硅薄膜30的膜厚相同。因此，p型硅薄膜311，312的整体膜厚与p型硅薄膜313的膜厚之比为任意值。
当由p型硅薄膜311～313形成的p型半导体层31的膜厚成为5～30nm，则气体供给装置135停止供给B2H6气。由此，将由i型μc-Si形成的i型半导体层32沉积在p型半导体层31上(参照图11的工序(c-8))。
当i型半导体层32的膜厚为1200～2000nm，则气体供给装置135将SiH4气的流量从2sccm增加至20sccm，将H2气的流量从120sccm增加至150sccm，将氢稀释的PH3气经由配管134A～134D分别向阴极133A～133D的内部供给。由此，将n型a-Si沉积在i型半导体层32上。
当n型a-Si的膜厚成为希望的膜厚，则气体供给装置135将SiH4气的流量从20sccm减少至4sccm，将H2气的流量从150sccm增加至250sccm，将PH3气的流量从50sccm减少至25sccm。由此，将n型μc-Si沉积在n型a-Si上。即、将由n型a-Si/n型μc-Si形成的n型半导体层33沉积在i型半导体层32上(参照图11的工序(c-9))。
虽然由n型a-Si/n型μc-Si形成的n型半导体层33的膜厚例如为60～80nm，但n型a-Si的膜厚与n型μc-Si的膜厚之比为任意值。
当由n型a-Si/n型μc-Si形成的n型半导体层33的膜厚成为60～80nm，则气体供给装置135停止供给SiH4气、H2气以及PH3气，闸阀137完全打开，真空泵138将腔体131内抽成真空。而且，内置于阳极132A～132D的加热装置关闭。
然后，当基板121～124的温度成为室温，则从腔体131中取出样品。
这样，光电转换层43通过等离子体CVD法在一个腔体131内形成。其结果为，与在不同的腔体中形成构成光电转换层43的两个光电转换层5，3的情况相比，可以不需要从用于形成光电转换层5的腔体向用于形成光电转换层3的腔体搬运的时间，能够缩短制作光电转换层43的时间。因此，能够增加太阳能电池模块40的生产量。
而且，利用由一个电源140向多个阴极133A～133D供给功率PP的等离子体装置100A形成光电转换层43。因此，能够降低用来制造多个太阳能电池模块40的等离子体装置的成本。
进而，通过等离子体CVD法，将p型半导体层51、i型半导体层52、n型半导体层53、p型半导体层31、i型半导体层32及n型半导体层33连续地沉积在基板41上，由此，制造光电转换层43，所以，能够抑制氧等杂质混入p型半导体层51与i型半导体层52的界面、i型半导体层52与n型半导体层53的界面、n型半导体层53与p型半导体层31的界面、p型半导体层31与i型半导体层32的界面、以及i型半导体层32与n型半导体层33的界面，能够制造出高品质的光电转换层43。
通过上述方法制造的太阳能电池模块40的电气特性通过在25℃的温度下、从基板41侧照射AM为1.5(强度：100mW/cm2)的模拟太阳光来进行测定。然后，用太阳能电池模块40的面积去除照射了近似太阳光之后的太阳能电池模块40的最大输出功率，求出转换效率。
针对太阳能电池模块40的制造方法中的RF功率、成膜压力、基板温度、占空比以及基于等离子体处理时间的电气特性的变化进行实验。下面，针对实验结果进行说明。
另外，进行以下的RF功率依赖性、成膜压力依赖性、基板温度依赖性、占空比依赖性以及等离子体处理时间依赖性的实验时，低频脉冲功率LP的频率由于以下的原因设定为400Hz。
因为在使低频脉冲功率LP的频率发生变化的情况下，在不足100Hz的范围以及超过1kHz的范围内，不能稳定、持续地放电，所以可知低频脉冲功率LP的频率适合在100～1kHz的范围内。特别是因为在低频脉冲功率LP的频率为300～500Hz的范围内，在四个放电区域(阳极132A～132D与阴极133A～133D之间的区域)的整体上放电稳定性良好，光电转换装置的特性差异减少。
(RF功率依赖性)
表2表示电气特性(开放电压Voc、串联电阻Rs、短路电流Isc、填充因子FF以及转换效率)的RF功率依赖性。
[表2]
RF功率[mW/cm2] Voc[V] Rs[Ω] Isc[A] FF 转换效率[％]
20 61.0 1.95 3.52 0.722 11.1
60 61.8 1.95 3.52 0.722 11.2
100 62.4 1.97 3.52 0.725 11.4
150 62.8 1.97 3.53 0.725 11.5
200 62.9 1.98 3.53 0.728 11.5
300 62.9 2.00 3.52 0.722 11.4
400 62.9 2.40 3.52 0.712 11.3
500 62.8 3.00 3.52 0.700 11.1
另外，表2所示的结果为将成膜压力设定为400Pa、将基板温度设定为160℃、将高频功率RF的频率设定为11MHz、将低频脉冲功率LP的频率设定为400Hz、将低频脉冲功率LP的占空比设定为0.25、将高频功率RF改变为20，60，100，150，200，300，400，500mW/cm2时的电气特性。而且，基板121～124的面积为14000cm2，脉冲功率PP从一个电源140向四个阴极133A～133D供给。
如表2所示，在使高频功率RF在20～500mW/cm2的范围内变化的情况下，能够得到11.1％以上的转换效率。
图12是表示开放电压Voc以及转换效率的RF功率依赖性的示意图。而且，图13是表示串联电阻以及填充因子FF的RF功率依赖性的示意图。
在图12中，纵轴表示开放电压Voc以及转换效率，横轴表示RF功率。而且，曲线k1表示开放电压Voc的RF功率依赖性，曲线k2表示转换效率的RF功率依赖性。
在图13中，纵轴表示串联电阻以及填充因子FF，横轴表示RF功率。而且，曲线k3表示串联电阻的RF功率依赖性，曲线k4表示填充因子FF的RF功率依赖性。
填充因子FF在RF功率达到300mW/cm2之前的范围内，保持大于0.720的值，当RF功率超过300mW/cm2，则填充因子FF急剧下降(参照曲线k4)。这是因为当RF功率超过300mW/cm2，则串联电阻急剧增大(参照曲线k3)。
虽然开放电压Voc在RF功率为100mW/cm2以上时高于62V，但在RF功率不足100mW/cm2时，较大地下降(参照曲线k1)。这样，在RF功率不足100mW/cm2时，不能看到开放电压Voc提高的效果。
其结果为，RF功率在100～300mW/cm2的范围内，能够得到11.4％以上的转换效率。
因此，可知RF功率适合在100～300mW/cm2的范围内。而且，如果作为RF功率，使用100～300mW/cm2的范围，则在因等离子体装置100A的硬件设置及电源特性的差异而使RF功率存在差异的制造工序中，能够减小所制造的太阳能电池模块的转换效率的差异，因而优选之。
(成膜压力依赖性)
表3表示电气特性(开放电压Voc、串联电阻Rs、短路电流Isc、填充因子FF以及转换效率)的成膜压力依赖性。
[表3]
成膜压力[Pa] Voc[V] Rs[Ω] Isc[A] FF 转换效率[％]
100 62.4 2.80 3.51 0.702 11.0
200 62.5 2.20 3.51 0.716 11.2
300 62.7 1.97 3.52 0.725 11.4
400 62.8 1.97 3.53 0.725 11.5
500 62.6 1.96 3.53 0.724 11.4
600 62.3 1.95 3.52 0.724 11.3
700 61.2 1.95 3.52 0.723 11.1
800 60.5 1.94 3.52 0.723 11.0
另外，表3所示的结果为将RF功率设定为150mW/cm2、将基板温度设定为160℃、将高频功率RF的频率设定为11MHz、将低频脉冲功率LP的频率设定为400Hz、将低频脉冲功率LP的占空比设定为0.25、将成膜压力改变为100，200，300，400，500，600，700，800Pa时的电气特性。而且，基板121～124的面积为14000cm2，脉冲功率PP从一个电源140向四个阴极133A～133D供给。
如表3所示，在使成膜压力在100～800Pa的范围内变化的情况下，能够得到11.0％以上的转换效率。
图14是表示开放电压Voc以及转换效率的成膜压力依赖性的示意图。而且，图15是表示串联电阻以及填充因子FF的成膜压力依赖性的示意图。
在图14中，纵轴表示开放电压Voc以及转换效率，横轴表示成膜压力。而且，曲线k5表示开放电压Voc的成膜压力依赖性，曲线k6表示转换效率的成膜压力依赖性。
在图15中，纵轴表示串联电阻以及填充因子FF，横轴表示成膜压力。而且，曲线k7表示串联电阻的成膜压力依赖性，曲线k8表示填充因子FF的成膜压力依赖性。
填充因子FF在成膜压力为300Pa以上时保持大于0.720的值，当成膜压力不足300Pa，则填充因子FF急剧下降(参照曲线k8)。这是因为当成膜压力不足300Pa，则电极(阳极132A～132D以及阴极133A～133D)周边的N2气的分解比率上升，在对应于电极周边部的位置上所制造的光电转换装置的串联电阻急剧增大(参照曲线k7)。
开放电压Voc在成膜压力至600Pa之前保持高于62V的值，当成膜压力超过600Pa，则N2气的分解比率的面内均匀性在电极(阳极132A～132D以及阴极133A～133D)面内下降，所以，开放电压较大地下降(参照曲线k5)。
其结果为，成膜压力在300～600Pa的范围内，能够得到11.3％以上的转换效率。
因此，可知成膜压力适合在300～600Pa的范围内。而且，当作为成膜压力，使用300～600Pa的范围，则在因等离子体装置100A的真空排气能力以及压力传感器的差异而使成膜压力存在差异的制造工序中，也能够减小所制造的太阳能电池模块的转换效率的差异，因而优选之。
(基板温度依赖性)
表4表示电气特性(开放电压Voc、串联电阻Rs、短路电流Isc、填充因子FF以及转换效率)的基板温度依赖性。
[表4]
基板温度[℃] Voc[V] Rs[Ω] Isc[A] FF 转换效率[％]
120 62.5 2.10 3.35 0.700 10.5
130 63.0 2.05 3.45 0.710 11.0
140 62.8 1.99 3.51 0.722 11.4
160 62.8 1.97 3.53 0.725 11.5
180 62.2 1.96 3.53 0.724 11.4
190 61.5 1.95 3.54 0.724 11.3
200 60.5 1.94 3.54 0.723 11.1
另外，表4所示的结果为将RF功率设定为150mW/cm2、将成膜压力设定为400Pa、将高频功率RF的频率设定为11MHz、将低频脉冲功率LP的频率设定为400Hz、将低频脉冲功率LP的占空比设定为0.25、将基板温度改变为120，130，140，160，180，190，200℃时的电气特性。而且，基板121～124的面积为14000cm2，脉冲功率PP从一个电源140向四个阴极133A～133D供给。
如表4所示，在使基板温度在120～200℃的范围内变化的情况下，能够得到10.5％以上的转换效率。
图16是表示开放电压Voc以及转换效率的基板温度依赖性的示意图。而且，图17是表示串联电阻以及填充因子FF的基板温度依赖性的示意图。
在图16中，纵轴表示开放电压Voc以及转换效率，横轴表示基板温度。而且，曲线k9表示开放电压Voc的基板温度依赖性，曲线k10表示转换效率的基板温度依赖性。
在图17中，纵轴表示串联电阻以及填充因子FF，横轴表示基板温度。而且，曲线k11表示串联电阻的基板温度依赖性，曲线k12表示填充因子FF的基板温度依赖性。
填充因子FF在基板温度为140℃以上时保持大于0.720的值，当基板温度不足140℃，则填充因子急剧下降(参照曲线k12)。这是因为在基板温度不足140℃时，串联电阻急剧增大(参照曲线k11)。
开放电压Voc在基板温度至190℃之前保持高于61.5V的值，当基板温度超过190℃，则p型半导体层31，51以及i型半导体层32，52的膜中氢浓度减少，p型半导体层31，51以及i型半导体层32，52的光学能隙减小，所以，开放电压较大地下降(参照曲线k9)。
而且，因为在基板温度不足140℃时，i型半导体层32，52的光学能隙增大，所以短路电流Isc较大地下降(参照表4)。
其结果为，基板温度在140～190℃的范围内，能够得到11.3％以上的转换效率(参照曲线k10)。
因此，可知基板温度适合在140～190℃的范围内。
(占空比依赖性)
表5表示电气特性(开放电压Voc、串联电阻Rs、短路电流Isc、填充因子FF以及转换效率)的占空比依赖性。
[表5]
占空比 Voc[V] Rs[Ω] Isc[A] FF 转换效率[％]
0.05 61.2 1.94 3.51 0.720 11.0
0.10 62.0 1.94 3.51 0.728 11.3
0.20 62.5 1.95 3.52 0.728 11.4
0.25 62.7 1.95 3.53 0.725 11.5
0.30 62.6 1.96 3.53 0.724 11.4
0.40 62.4 1.98 3.52 0.724 11.4
0.50 62.3 2.00 3.52 0.720 11.3
0.60 62.2 2.50 3.50 0.710 11.0
1.00 60.5 3.00 3.45 0.695 10.4
另外，表5所示的结果为将RF功率设定为150mW/cm2、将成膜压力设定为400Pa、将基板温度设定为160℃、将高频功率RF的频率设定为11MHz、将低频脉冲功率LP的频率设定为400Hz、使低频脉冲功率LP的占空比改变为0.05，0.10，0.20，0.25，0.30，0.40，0.50，0.60，1.00时的电气特性。而且，基板121～124的面积为14000cm2，脉冲功率PP从一个电源140向四个阴极133A～133D供给。
如表5所示，在使占空比在0.05～1.00的范围内变化的情况下，能够得到10.4％以上的转换效率。
图18是表示开放电压Voc以及转换效率的占空比依赖性的示意图。而且，图19是表示串联电阻以及填充因子FF的占空比依赖性的示意图。
在图18中，纵轴表示开放电压Voc以及转换效率，横轴表示占空比。而且，曲线k13表示开放电压Voc的占空比依赖性，曲线k14表示转换效率的占空比依赖性。
在图19中，纵轴表示串联电阻以及填充因子FF，横轴表示占空比。而且，曲线k15表示串联电阻的占空比依赖性，曲线k16表示填充因子FF的占空比依赖性。
填充因子FF在占空比至0.5之前保持0.720以上的值，当占空比超过0.5，则填充因子急剧下降(参照曲线k16)。这是因为当占空比超过0.5，则由于基于N2气的等离子体处理，使氮原子的导入深度过深，串联电阻急剧增大(参照曲线k15)。
开放电压Voc在占空比在0.1～0.6的范围内时保持62V以上的值，在占空比不足0.1的范围、以及大于0.6的范围内急剧下降(参照曲线k13)。这可以认为在占空比不足0.1时，由于基于N2气的等离子体处理使氮原子的导入深度过浅，从而不能够得到开放电压Voc提高的效果。而且在占空比超过0.6的范围内，由于基于N2气的等离子体处理使氮原子的导入量增多，在p型半导体层31的p型硅薄膜312中形成起因于氮原子的施主能级(ドナー準位)，p型硅薄膜312中的p型掺杂剂浓度实质上减少，因而开放电压Voc较大地下降。
其结果为，占空比在0.1～0.5的范围内，能够得到11.3％以上的转换效率(参照曲线k14)。
因此，可知占空比适合在0.1～0.5的范围内。而且，占空比更优选为0.2～0.4的范围，因为能够得到11.4％以上的转换效率。
另外，在占空比为1的情况下，表示不使用脉冲功率，串联电阻较大地增加，填充因子FF降低，因而转换效率不提高。
(等离子体处理时间依赖性)
表6表示电气特性(开放电压Voc、串联电阻Rs、短路电流Isc、填充因子FF以及转换效率)的等离子体处理时间依赖性。另外，该等离子体处理时间为基于图10的工序(c-5)中基于N2气的等离子体的处理时间。
[表6]
处理时间[sec] Voc[V] Rs[Ω] Isc[A] FF 转换效率[％]
3 60.6 1.94 3.50 0.722 10.9
5 61.8 1.94 3.51 0.728 11.3
6 62.0 1.95 3.52 0.728 11.3
8 62.6 1.95 3.52 0.727 11.4
10 62.8 1.95 3.53 0.727 11.5
15 62.7 1.98 3.53 0.724 11.4
20 62.7 2.00 3.52 0.721 11.4
60 62.4 2.50 3.50 0.710 11.1
90 61.5 4.00 3.45 0.650 9.9
另外，表6所示的结果为将RF功率设定为150mW/cm2、将成膜压力设定为400Pa、将基板温度设定为160℃、将高频功率RF的频率设定为11MHz、将低频脉冲功率LP的频率设定为400Hz、将低频脉冲功率LP的占空比设定为0.25、使等离子体处理时间改变为3，5，6，8，10，15，20，60，90[sec]时的电气特性。而且，基板121～124的面积为14000cm2，脉冲功率PP从一个电源140向四个阴极133A～133D供给。
如表6所示，在使等离子体处理时间在3～90[sec]的范围内变化的情况下，能够得到9.9％以上的转换效率。
图20是表示开放电压Voc以及转换效率的等离子体处理时间依赖性的示意图。而且，图21是表示串联电阻以及填充因子FF的等离子体处理时间依赖性的示意图。
在图20中，纵轴表示开放电压Voc以及转换效率，横轴表示等离子体处理时间。而且，曲线k17表示开放电压Voc的等离子体处理时间依赖性，曲线k18表示转换效率的等离子体处理时间依赖性。
在图21中，纵轴表示串联电阻以及填充因子FF，横轴表示等离子体处理时间。而且，曲线k19表示串联电阻的等离子体处理时间依赖性，曲线k20表示填充因子FF的等离子体处理时间依赖性。
填充因子FF在等离子体处理时间达到60秒之前保持0.71以上的值，当等离子体处理时间超过60秒，则填充因子急剧下降(参照曲线k20)。这是因为当等离子体处理时间超过60秒，则相对于p型硅薄膜311所导入的氮原子浓度过高，串联电阻急剧增大(参照曲线k19)。
开放电压Voc在等离子体处理时间为5～90秒的范围内时保持61.5V以上的值，在等离子体处理时间不足5秒时，相对于p型硅薄膜311几乎不导入氮原子，所以开放电压较大地下降(参照曲线k17)。
其结果为，等离子体处理时间在5～60秒的范围内，能够得到11.1％以上的转换效率(参照曲线k18)。
因此，可知等离子体处理时间适合在5～60秒的范围内。而且，等离子体处理时间更优选为6～20秒的范围，因为能够得到11.3％以上的转换效率。
如上所述，高频功率RF的频率适合在1MHz～50MHz的范围内，低频脉冲功率LP的频率适合在100Hz～1kHz的范围内，高频功率RF的密度适合在100mW/cm2～300mW/cm2的范围内，成膜压力适合在300Pa～600Pa的范围内，基板温度适合在140～190℃的范围内，低频脉冲功率LP的占空比适合在0.1～0.5的范围内，基于N2气的等离子体处理时间适合在5～60秒的范围内。
而且，通过将高频功率RF的密度设定为100mW/cm2～300mW/cm2的范围，将成膜压力设定为300Pa～600Pa的范围，能够在阳极132A～132D以及阴极133A～133D的面内提高N2气的分解比率的面内均匀性。其结果为，在通过基于N2气的等离子体处理p型硅薄膜或n型硅薄膜的情况下，能够在光电转换装置的面内整体均匀地含有氮原子，而不会增大串联电阻，能够实现具有用于得到提高开放电压效果的最佳氮含有量的p型半导体层或n型半导体层，能够提高大面积的光电转换装置的转换效率。
此外，通过将成膜压力设定为300Pa～600Pa，减少基于N2气的等离子体处理对p型硅薄膜或n型硅薄膜所造成的等离子体损伤，作为结果，能够形成降低了缺陷密度的高品质的p型半导体层或n型半导体层。
进而，通过将基板温度设定为140℃～190℃，提高利用三个工序而形成的p型半导体层(或n型半导体层)的膜中氢浓度，其中，第一工序沉积p型硅薄膜(或n型硅薄膜)，第二工序向该沉积的p型硅薄膜(或n型硅薄膜)照射基于N2气的等离子体，第三工序在照射了该等离子体的p型硅薄膜(或n型硅薄膜)上沉积p型硅薄膜(或n型硅薄膜)，作为结果，能够得到较高的开放电压。
另外，通过将低频脉冲功率LP的频率设定为100Hz～1kHz，能够在光电转换装置的面内整体得到稳定的放电状态，能够在阳极132A～132D以及阴极133A～133D的面内提高N2气的分解比率的面内均匀性。
因此，在基于N2气的等离子体处理中，只要高频功率RF的密度为100mW/cm2～300mW/cm2的范围、成膜压力为300Pa～600Pa的范围、高频功率RF的频率为1MHz～50MHz的范围、低频脉冲功率LP的频率为100Hz～1kHz的范围、基板温度为140℃～190℃的范围即可。
而且，高频功率RF更优选的频率为9MHz～14MHz。而且，高频功率RF更优选的密度为150mW/cm2～200mW/cm2。这是因为如表2所示，将串联电阻Rs抑制为1.97～1.98Ω，能够将开放电压Voc提高至62.8～62.9V，其结果为能够得到11.5％的最大转换效率。
进而，更优选的成膜压力为350Pa～450Pa。这是因为如图14及图15所示，将串联电阻抑制为1.97Ω左右，能够将开放电压Voc提高至高于62.5V的值，其结果为最能够提高转换效率。
另外，更优选的基板温度为150℃～170℃。这是因为如图16及图17所示，将串联电阻抑制为1.97Ω左右，能够将开放电压Voc提高至高于62V的值，其结果为最能够提高转换效率。
通过将基于N2气的等离子体处理的低频脉冲功率LP的占空比设定为0.1～0.5，能够限制分解N2气所产生的氮自由基的能量。其结果为，在表面区域限制相对于p型硅薄膜(或n型硅薄膜)导入氮的深度，能够提高光电转换装置的面内的氮导入深度的均匀性。因此，抑制因氮导入而增加串联电阻，能够在光电转换装置的面内整体使填充因子FF为良好的值。
因此，在基于N2气的等离子体处理中，低频脉冲功率LP的占空比优选为0.1～0.5。而且，低频脉冲功率LP的占空比更优选为0.2～0.3。这是因为将串联电阻Rs抑制为1.95～1.96Ω，能够得到0.724～0.728的填充因子FF(参照表5)。
通过将基于N2气的等离子体处理的处理时间设定为5～60秒，限制相对于p型硅薄膜(或n型硅薄膜)而导入的氮浓度，使其不会过高，抑制因氮导入而增加串联电阻，能够在光电转换装置的面内整体使填充因子FF为良好的值。
因此，基于N2气的等离子体处理的处理时间优选为5～60秒。而且，基于N2气的等离子体处理的处理时间更优选为6～20秒。这是因为将串联电阻Rs抑制为2.0Ω以下，能够得到0.721～0.728的填充因子FF(参照表6)。
通过在同一个腔体内进行沉积p型硅薄膜(或n型硅薄膜)的第一工序、向该沉积的p型硅薄膜(或n型硅薄膜)照射基于N2气的等离子体的第二工序、在照射了该等离子体的p型硅薄膜(或n型硅薄膜)上沉积p型硅薄膜(或n型硅薄膜)的第三工序，能够减少等离子体处理所需要的时间，所以能够缩短制造一个光电转换装置所需要的时间。其结果为，能够增加可在一个等离子体装置中所制造的光电转换装置的处理片数，提高生产效率。
因此，第一至第三工序优选在同一个腔体(同一个处理室)内进行。
通过在相同的处理压力下进行沉积p型硅薄膜(或n型硅薄膜)的第一工序、向该沉积的p型硅薄膜(或n型硅薄膜)照射基于N2气的等离子体的第二工序、在照射了该等离子体的p型硅薄膜(或n型硅薄膜)上沉积p型硅薄膜(或n型硅薄膜)的第三工序，不需要进行压力变更所需的时间，所以能够缩短制造一个光电转换装置所需要的时间。其结果为，能够增加可在一个等离子体装置上所制造的光电转换装置的处理片数，提高生产效率。
因此，第一至第三工序优选在相同的处理压力下进行。
使通过基于N2气的等离子体所处理的层为微晶硅，由此，能够减小光电转换装置的串联电阻，得到良好的填充因子FF。
因此，通过基于N2气的等离子体所处理的层优选为微晶硅。
具有使用基于N2气的等离子体处理而形成的氮含有层的导电型层因为光学能隙较大，所以，能够抑制与该导电型层相接的i型半导体层附近的光生载流子再结合，从而提高开放电压Voc。在光入射侧为p型导电型层的光电转换装置中，因为p型导电型层的光生载流子数多于n型导电型层，所以，与n型导电型层相比，p型导电型层得到的、抑制因宽能隙化而使再结合损失的效果更大。其结果为，通过相对于p型导电型层使用基于N2气的等离子体处理，能够得到更大的提高开放电压Voc的效果。
因此，优选使用基于N2气的等离子体处理，来沉积p型半导体层。
相接于由微晶硅形成的i型半导体层的p型半导体层具有氮含有层的情况与相接于由非晶硅形成的i型半导体层的p型半导体层具有氮含有层的情况相比，填充因子FF提高。更具体地说，由微晶硅形成的i型半导体层与具有氮含有层的p型半导体层的接合的能隙不整合小于由非晶硅形成的i型半导体层与具有氮含有层的p型半导体层的接合，抑制光生载流子再结合，因而填充因子FF提高。
因此，优选在沉积了具有氮含有层的p型半导体层后，沉积由微晶硅形成的i型半导体层。
通过在同一个腔体内形成所有p型半导体层、i型半导体层以及n型半导体层，不需要向不同的腔体搬运光电转换装置的时间，能够缩短制造一个光电转换装置所需要的时间。其结果为，能够增加可在一个等离子体装置中所制造的光电转换装置的处理片数，提高生产效率。
因此，依次层积具有氮含有层的p型半导体层、i型半导体层以及n型半导体层的pin结构优选在同一个处理室(腔体)内进行制造。
通过将供给等离子体激发功率的阳极以及阴极的尺寸设定为1m2～3m2，能够得到发电功率较大的光电转换装置，进而，因为通过一次等离子体处理所制造的光电转换装置的发电功率较大，所以，能够增加一个等离子体装置对光电转换装置的生产量。
使电极尺寸大型化，并且降低N2气的分解比率的面内均匀性，难以在光电转换装置的面内整体上使转换效率提高。因此，为了在大面积的电极上确保面内均匀性，优选高频功率RF的密度在100mW/cm2～300mW/cm2的范围内，成膜压力在300Pa～600Pa的范围内，高频功率RF的频率在1MHz～50MHz的范围内，低频脉冲功率LP的频率在100Hz～1kHz的范围内，基板温度在140℃～190℃的范围内，低频脉冲功率LP的占空比在0.1～0.5的范围内，基于N2气的等离子体处理的处理时间在6～60秒的范围内。
因为一个电源相对于多个阳极-阴极对提供等离子体激发功率，所以能够降低用来制造多个光电转换装置的等离子体装置的成本。
因此，优选一个电源向多对阳极以及阴极提供等离子体激发功率。
在分成多层供给等离子体激发功率的等离子体装置的情况下，利用在1MHz～50MHz的高频功率RF上叠加100Hz～1kHz的低频脉冲功率LP后的脉冲功率PP，由此，能够抑制在层间投入功率的不平衡，能够同等地提高在一个处理室中所制造的多个光电转换装置的转换效率。
另外，在上述中，虽然在构成太阳能电池模块40的光电转换层5，3中、对于光电转换层3的p型半导体层31进行了基于N2气的等离子体处理，但在第一实施方式中不限于此，可以对于光电转换层5的p型半导体层51进行基于N2气的等离子体处理，可以对于光电转换层3的n型半导体层33进行基于N2气的等离子体处理，可以对于光电转换层5的n型半导体层53进行基于N2气的等离子体处理，可以对于光电转换层3的p型半导体层31以及n型半导体层33进行基于N2气的等离子体处理，也可以对于光电转换层5的p型半导体层51以及n型半导体层53进行基于N2气的等离子体处理。即在第一实施方式中，只要对于光电转换层3，5的p型半导体层31、n型半导体层33、p型半导体层51以及n型半导体层53中的至少一方进行基于N2气的等离子体处理即可。
这是因为如果对于p型半导体层31、n型半导体层33、p型半导体层51以及n型半导体层53的至少一方进行基于N2气的等离子体处理，则抑制串联电阻，从而能够提高开放电压Voc。
在此，在对于p型半导体层31、n型半导体层33、p型半导体层51以及n型半导体层53的至少一方进行基于N2气的等离子体处理的情况下，利用图8及图9所示的工序(a)～工序(h)、以及图10及图11所示的工序(c-1)～工序(c-9)，能够制造太阳能电池模块。
而且，例如在对于n型半导体层33进行基于N2气的等离子体处理的情况下，在图11所示的工序(c-9)中，能够对于n型硅薄膜进行基于N2气的等离子体处理。在对于p型半导体层51等也进行基于N2气的等离子体处理的情况也是相同的。另外，高频功率、成膜压力、基板温度、低频脉冲功率LP的占空比、以及基于N2气的等离子体处理时间被设定为上述适当范围内的值。
此外，在上述中虽然说明了太阳能电池模块40利用图6所示的等离子体装置100A进行制造，但在第一实施方式中不限于此，太阳能电池模块40也可以利用图5所示的等离子体装置100进行制造。因为在利用等离子体装置100制造太阳能电池模块40的情况下，也是在一个腔体101内形成太阳能电池模块40的光电转换层43，所以，与在不同的腔体内形成构成光电转换层43的两个光电转换层5，3的情况相比，可以不需要搬运样品的时间，能够提高太阳能电池模块40的生产量。
进而，在上述中虽然说明了使用N2气进行等离子体处理，但在本发明的实施方式中不限于此，也可以使用NH3气进行等离子体处理，通常只要能够使用含有氮原子的原料气进行等离子体处理即可。
图22是表示氮浓度及硼浓度在深度方向的分布的示意图。在图22中，纵轴表示浓度，横轴表示深度。而且，黑色方块表示氮浓度在深度方向的分布，黑色菱形表示硼浓度在深度方向的分布。
针对如上所述得到的第一实施方式的光电转换装置，通过SIMS(二次离子质谱法)测量氮浓度及硼浓度在深度方向的分布。测量样品是，针对图2所示结构的光电转换装置，通过铣切加工从基板侧除去基板1、透明导电膜2以及光电转换层5之后，从p型半导体层31向背面电极4的方向进行深度方向上的SIMS分析。
因此，横轴的深度方向0nm的点表示p型半导体层31与n型半导体层53的界面。图22表示上述测量的结果、即所得到的硼浓度分布以及氮浓度分布。可知由氮浓度低于5×1018[个/cm－3]、且未主动添加氮的p型硅薄膜311以及313夹着以1×1019[个/cm－3]以上的高浓度含有氮的p型硅薄膜312。
[第二实施方式]
图23是表示第二实施方式的光电转换装置的结构的剖面图。参照图23，第二实施方式的光电转换装置60具有：硅基板61、i型半导体层62，66、p型半导体层63、透明导电膜64，68、栅极65、n型半导体层67、以及背面电极69。
硅基板61由单晶硅基板或多晶硅基板形成。而且，硅基板61例如具有100～300μm的厚度，优选具有100～200μm的厚度。此外，硅基板61在由单晶硅基板形成的情况下，例如具有(100)的晶面取向。进而，硅基板61具有1.0～10Ω·cm的比电阻。
i型半导体层62与硅基板61的一表面相接配置。p型半导体层63与i型半导体层62相接配置。而且，p型半导体层63由p型硅薄膜631～633形成。p型硅薄膜631与i型半导体层62相接配置，p型硅薄膜632由p型硅薄膜631，633从厚度方向夹住，p型硅薄膜633与透明导电膜64相接配置。
透明导电膜64与p型半导体层63的p型硅薄膜633相接配置。栅极65具有梳形的平面状，与透明导电膜64相接配置。
i型半导体层66与硅基板61的另一表面相接配置。n型半导体层67与i型半导体层66相接配置。而且，n型半导体层67由n型硅薄膜671～673形成。n型硅薄膜671与i型半导体层66相接配置，n型硅薄膜672由n型硅薄膜671，673从厚度方向夹住，n型硅薄膜673与透明导电膜68相接配置。
透明导电膜68与n型半导体层67的n型硅薄膜673相接配置，背面电极69与透明导电膜68相接配置。
i型半导体层62由具有非晶相或微晶相的i型硅类半导体层形成，具体地说，由i型a-SiC、i型a-SiN、i型a-Si、i型a-SiGe、i型a-Ge、i型μc-SiC、i型μc-SiN、i型μc-Si、i型μc-SiGe、i型μc-Ge等形成。而且，i型半导体层62例如具有5～30nm的膜厚。
p型半导体层63由具有非晶相或微晶相的p型硅类半导体层形成，具体地说，由p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe等形成。而且，p型半导体层63例如具有5～30nm的膜厚。
p型硅薄膜631，633的各薄膜由p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe中的任一种形成。
p型硅薄膜632由向p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe的任一种中添加了氮原子的物质形成。另外，在p型硅薄膜632由与p型硅薄膜631，633相同的p型a-SiN或p型μc-SiN形成的情况下，p型硅薄膜632的氮浓度高于p型硅薄膜631，633的氮浓度。
这样，p型半导体层63形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。
透明导电膜64由ITO、SnO2、ZnO等形成。栅极65例如由Ag形成。
i型半导体层66由与i型半导体层62相同的材料形成。而且，i型半导体层66例如具有5～30nm的膜厚。
n型半导体层67由具有非晶相或微晶相的n型硅类半导体层形成，具体地说，由n型a-SiC、n型a-SiN、n型a-Si、n型a-SiGe、n型μc-SiC、n型μc-SiN、n型μc-Si、n型μc-SiGe等形成。而且，n型半导体层67例如具有5～30nm的膜厚。
n型硅薄膜671，673的各薄膜由n型a-SiC、n型a-SiN、n型a-Si、n型a-SiGe、n型μc-SiC、n型μc-SiN、n型μc-Si、n型μc-SiGe中的任一种形成。
n型硅薄膜672由向n型a-SiC、n型a-SiN、n型a-Si、n型a-SiGe、n型μc-SiC、n型μc-SiN、n型μc-Si、n型μc-SiGe的任一种中添加了氮原子的物质形成。另外，在n型硅薄膜672由与n型硅薄膜671，673相同的n型a-SiN或n型μc-SiN形成的情况下，n型硅薄膜672的氮浓度高于n型硅薄膜671，673的氮浓度。
这样，n型半导体层67形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。
透明导电膜68由ITO、SnO2、ZnO等形成，背面电极69例如由Ag形成。
p型半导体层63以及n型半导体层67可以由与i型半导体层62，66相同的硅类半导体层形成，也可以由与i型半导体层62，66不同的硅类半导体层形成。
而且，i型半导体层62，66、p型半导体层63以及n型半导体层67分别可以为单层结构，也可以为多层结构。在i型半导体层62，66、p型半导体层63以及n型半导体层67分别由多层结构形成的情况下，该多层可以由彼此相同的硅类半导体层形成，也可以由彼此不同的硅类半导体层形成。
另外，在光电转换装置60中，太阳光从栅极65侧射入光电转换装置60。而且，i型半导体层62以及p型半导体层63称为“受光面侧接合层”，i型半导体层66以及n型半导体层67称为“背面侧接合层”。
针对光电转换装置60的制造方法进行说明。图24至图26分别是说明图23所示的光电转换装置60的制造方法的第一至第三工序图。
另外，在图24至图26中，以硅基板61由n型单晶硅基板形成、i型半导体层62，66由i型a-Si形成、p型半导体层63由p型μc-Si形成、n型半导体层67由n型μc-Si形成、透明导电膜64，68由ITO形成的情况为例说明光电转换装置60的制造方法。
如果开始制造光电转换装置60，则利用甲醇等对n型单晶硅基板进行超声波清洗来脱脂，之后，将n型单晶硅基板浸渍在氢氟酸中，除去形成于n型单晶硅基板表面的自然氧化膜，并且利用氢对n型单晶硅基板的表面进行终止处理。
另外，在使n型单晶硅基板的表面纹理化的情况下，利用甲醇等对n型单晶硅基板进行超声波清洗后，使用碱对n型单晶硅基板的表面进行化学方式的各向异性蚀刻，使n型单晶硅基板的表面纹理化。之后，如上所述，使用氢氟酸除去自然氧化膜，并且利用氢对n型单晶硅基板的表面进行终止处理。由此，准备好硅基板61(参照图24的工序(a))。
然后，将硅基板61作为基板120，设置在等离子体装置100的阳极102上。
表7表示用来形成i型半导体层62，66、p型半导体层63以及n型半导体层67的原料气的流量。
[表7]
气体供给装置105经由配管104向阴极103的内部供给10sccm的SiH4气、以及100sccm的H2气。由此，向阳极102与阴极103之间的区域供给SiH4气及H2气。
而且，利用闸阀107，将腔体101内的压力设定为400～1000Pa。进而，利用内置于阳极102的加热装置，将基板120的温度设定为170～200℃。
这样，电源110经由阻抗匹配电路109向阴极103施加脉冲功率PP。在该情况下，低频脉冲功率LP的频率例如为300～500Hz，高频功率RF的频率例如为11～14MHz。而且，脉冲功率PP中的高频功率的密度例如为20～500mW/cm2。
由此，在阳极102与阴极103之间的区域产生等离子体，将由i型a-Si形成的i型半导体层62沉积在硅基板61的一表面上(参照图24的工序(b))。
然后，如果i型半导体层62的膜厚为5～30nm，则气体供给装置105将SiH4气的流量从10sccm减少至2sccm，将H2气的流量从100sccm增加至120sccm，将氢稀释的12sccm的B2H6气经由配管104重新向阴极103的内部供给。
由此，将由p型μc-Si形成的p型半导体层70沉积在i型半导体层62上(参照图24的工序(c))。
如果p型硅薄膜70的膜厚为希望的膜厚，则气体供给装置105停止供给SiH4气、H2气、以及B2H6气，以5％的N2/SiH4流量比、将N2气经由配管104重新向阴极103的内部供给。作为N2/SiH4流量比，虽然可以使用1％～10％的范围，但在此使用5％。
由此，p型硅薄膜70通过基于N2气的等离子体进行处理(参照图24的工序(d))。
其结果为形成p型硅薄膜631，632(参照图24的工序(e))。p型硅薄膜631由不含有氮原子的p型μc-Si形成，p型硅薄膜632由含有氮原子的p型μc-Si形成。
工序(e)之后，气体供给装置105停止供给N2气，经由配管104分别向阴极103的内部供给2sccm的SiH4气、120sccm的H2气、以及氢稀释的12sccm的B2H6气。
由此，将由p型μc-Si形成的p型硅薄膜633沉积在p型硅薄膜632上(参照图24的工序(f))。
由p型硅薄膜631～633形成的p型半导体层63的膜厚为5～30nm。而且，p型硅薄膜631，633整体的膜厚与在工序(c)中沉积的p型硅薄膜70的膜厚相同。因此，p型硅薄膜631，632整体的膜厚与p型硅薄膜633的膜厚之比为任意值。
如果由p型硅薄膜631～633形成的p型半导体层63的膜厚为5～30nm，则气体供给装置105停止供给SiH4气、H2气、以及B2H6气。而且，将内置于阳极102的加热装置关闭，将闸阀107完全打开。
然后，如果基板温度为室温，则从等离子体装置100中取出样品，利用氢氟酸清洗样品。由此，利用氢对p型半导体层63以及硅基板61的背面进行终止处理。
之后，将样品设置在阳极102上，使硅基板61的背面面对阴极103侧。
然后，气体供给装置105经由配管104向阴极103的内部供给10sccm的SiH4气、以及100sccm的H2气。由此，向阳极102与阴极103之间的区域供给SiH4气以及H2气。
而且，利用闸阀107，将腔体101内的压力设定为400～1000Pa。进而，利用内置于阳极102的加热装置，将样品的温度设定为170～200℃。
这样，电源110经由阻抗匹配电路109，向阴极103施加脉冲功率PP。在该情况下，低频脉冲功率LP的频率例如为300～500Hz，高频功率RF的频率例如为11～14MHz。而且，脉冲功率PP中的高频功率的密度例如为20～500mW/cm2。
由此，在阳极102与阴极103之间的区域产生等离子体，将由i型a-Si形成的i型半导体层66沉积在硅基板61的另一表面(背面)上(参照图25的工序(g))。
如果i型半导体层66的膜厚为5～30nm，则气体供给装置105将SiH4气的流量从10sccm减少至4sccm，将H2气的流量从100sccm增加至250sccm，将氢稀释的25sccm的PH3气经由配管104重新向阴极103的内部供给。
由此，将由n型μc-Si形成的n型半导体层71沉积在i型半导体层66上(参照图25的工序(h))。
然后，如果n型硅薄膜71的膜厚为希望的膜厚，则气体供给装置105停止供给SiH4气、H2气以及PH3气，将N2气经由配管104重新向阴极103的内部供给。由此，n型硅薄膜71通过基于N2气的等离子体进行处理(参照图25的工序(i))。
其结果为形成n型硅薄膜671，672(参照图25的工序(j))。n型硅薄膜671由不含有氮原子的n型μc-Si形成，n型硅薄膜672由含有氮原子的n型μc-Si形成。
工序(j)之后，气体供给装置105停止供给N2气，经由配管104，分别向阴极103的内部供给4sccm的SiH4气、250sccm的H2气以及氢稀释的25sccm的PH3气。
由此，将由n型μc-Si形成的n型硅薄膜673沉积在n型硅薄膜672上(参照图26的工序(k))。
由n型硅薄膜671～673形成的n型半导体层67的膜厚为5～30nm。而且，n型硅薄膜671，672整体的膜厚与在工序(h)中沉积的n型硅薄膜71的膜厚相同。因此，n型硅薄膜671，672整体的膜厚与n型硅薄膜673的膜厚之比为任意值。
如果由n型硅薄膜671～673形成的n型半导体层67的膜厚为5～30nm，则气体供给装置105停止供给SiH4气、H2气以及PH3气。而且，将内置于阳极102的加热装置关闭，将闸阀107完全打开。
如果基板温度为室温，则从等离子体装置100中取出样品，将该取出的样品放置在溅射装置中。然后，利用溅射装置，将由ITO形成的透明导电膜64，68分别形成在p型半导体层63以及n型半导体层67上(参照图26的工序(l))。在该情况下，透明导电膜64，68的膜厚例如为50～150nm。
之后，通过Ag的丝网印刷以及烧制，将栅极65以及背面电极69分别形成在透明导电膜64，68上。在该情况下，栅极65以及背面电极69的膜厚例如为50～200nm。由此，光电转换装置60完成(参照图26的工序(m))。
如上所述，光电转换装置60与第一实施方式相同，通过利用在高频功率RF上叠加低频脉冲功率LP后的功率PP所产生的等离子体来进行制造。其结果为，放电稳定，能够在光电转换装置60的面内提高p型半导体层63以及n型半导体层67的氮含有量的面内均匀性。
因此，抑制光电转换装置60的填充因子FF降低，提高开放电压Voc。而且，通过提高受光面侧接合层的透过率，提高短路电流Isc。
由此，能够在大面积的光电转换装置中提高氮含有浓度的面内均匀性，能够提高光电转换装置的转换效率。
另外，光电转换装置60的硅基板61也可以由n型多晶硅基板形成。在该情况下，硅基板61例如通过蚀刻使受光面侧的表面纹理化。而且，在硅基板61由n型多晶硅基板形成的情况下，光电转换装置60也依照图24至图26所示的工序(a)～工序(m)进行制造。
而且，硅基板61可以由p型单晶硅基板或p型多晶硅基板形成。在该情况下，栅极65与透明导电膜68相接配置，背面电极69与透明导电膜64相接配置。此外，太阳光从透明导电膜68侧射向光电转换装置60。另外，在硅基板61由p型单晶硅基板或p型多晶硅基板形成的情况下，光电转换装置60也依照图24至图26所示的工序(a)～工序(m)进行制造。
进而，在光电转换装置60中，只要p型半导体层63以及n型半导体层67的至少一方形成为由不含有氮原子的硅类半导体层从厚度方向夹住含有氮原子的硅类半导体层的结构即可、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的硅类半导体层从厚度方向夹住具有第一氮原子浓度的硅类半导体层的结构即可。这是因为只要p型半导体层63以及n型半导体层67的至少一方由上述的结构形成，就能够抑制填充因子FF降低，提高开放电压Voc。
并且，光电转换装置60也可以不具有i型半导体层62，66。这是因为即使不具有i型半导体层62，66，也由于p型半导体层63以及n型半导体层67的至少一方形成为由不含有氮原子的硅类半导体层从厚度方向夹住含有氮原子的硅类半导体层的结构、或者形成为由具有低于第一氮原子浓度的第二氮原子浓度的硅类半导体层从厚度方向夹住具有第一氮原子浓度的硅类半导体层的结构，所以，能够抑制填充因子FF降低，提高开放电压Voc。
图27是表示第二实施方式的其他光电转换装置的结构的剖面图。第二实施方式的光电转换装置也可以是图27所示的光电转换装置80。
参照图27，光电转换装置80具有：硅基板81、钝化膜82、防止反射膜83、i型半导体层84，86、n型半导体层85、p型半导体层87、透明导电膜88，89、以及电极90，91。
硅基板81由n型单晶硅基板或n型多晶硅基板形成。而且，硅基板81具有100～300μm的厚度，优选具有100～200μm的厚度。此外，硅基板81具有1.0～10Ωcm的比电阻。进而，硅基板81在由n型单晶硅基板形成的情况下，优选具有(100)的晶面取向。
钝化膜82与硅基板81的一表面相接配置。防止反射膜83与钝化膜82相接配置。
i型半导体层84与硅基板81的另一表面相接配置。i型半导体层86在硅基板81的面内方向上与i型半导体层84相邻，且与硅基板81的另一表面相接配置。
n型半导体层85与i型半导体层84相接配置。而且，n型半导体层85由n型硅薄膜851～853形成。n型硅薄膜851与i型半导体层84相接配置，n型硅薄膜852由n型硅薄膜851，853从厚度方向夹住，n型硅薄膜853与透明导电膜88相接配置。
p型半导体层87与i型半导体层86相接配置。而且，p型半导体层87由p型硅薄膜871～873形成。p型硅薄膜871与i型半导体层86相接配置，p型硅薄膜872由p型硅薄膜871，873从膜厚方向夹住，p型硅薄膜873与透明导电膜89相接配置。
透明导电膜88与n型半导体层85的n型硅薄膜853相接配置。透明导电膜89与p型半导体层87的p型硅薄膜873相接配置。
电极90与透明导电膜88相接配置。电极91与透明导电膜89相接配置。
在光电转换装置80中，n型半导体层85以及p型半导体层87在与图27的纸面垂直的方向上具有相同的长度。而且，p型半导体层87整体的面积占据硅基板81的面积的比例即面积占有率为60～93％，n型半导体层85整体的面积占据硅基板81的面积的比例即面积占有率为5～20％。
这样，使p型半导体层87的面积占有率大于n型半导体层85的面积占有率，是因为在硅基板81中被光激发的电子及空穴由于pn结(p型半导体层87/硅基板81(＝n型单晶硅基板))而容易被分离，提高光激发的电子及空穴对发电的贡献率。
钝化膜82例如由氧化硅(SiO2)形成，具有50～100nm的膜厚。防止反射膜83例如由氮化硅(Si3N4)形成，具有50～100nm的膜厚。
i型半导体层84由具有非晶相或微晶相的i型硅类半导体层形成，具体地说，由i型a-SiC、i型a-SiN、i型a-Si、i型a-SiGe、i型a-Ge、i型μc-SiC、i型μc-SiN、i型μc-Si、i型μc-SiGe、i型μc-Ge等形成。而且，i型半导体层84例如具有5～30nm的膜厚。
n型半导体层85由具有非晶相或微晶相的n型硅类半导体层形成，具体地说，由n型a-SiC、n型a-SiN、n型a-Si、n型a-SiGe、n型μc-SiC、n型μc-SiN、n型μc-Si、n型μc-SiGe等形成。而且，n型半导体层85例如具有5～30nm的膜厚。
n型硅薄膜851，853的各薄膜由n型a-SiC、n型a-SiN、n型a-Si、n型a-SiGe、n型μc-SiC、n型μc-SiN、n型μc-Si、n型μc-SiGe中的任一种形成。
n型硅薄膜852由向n型a-SiC、n型a-SiN、n型a-Si、n型a-SiGe、n型μc-SiC、n型μc-SiN、n型μc-Si、n型μc-SiGe的任一种中添加了氮原子的物质形成。另外，在n型硅薄膜852由与n型硅薄膜851，853相同的n型a-SiN或n型μc-SiN形成的情况下，n型硅薄膜852的氮浓度高于n型硅薄膜851，853的氮浓度。
这样，n型半导体层85形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。
i型半导体层86由与i型半导体层84相同的材料形成。而且，i型半导体层86例如具有5～30nm的膜厚。
p型半导体层87由具有非晶相或微晶相的p型硅类半导体层形成，具体地说，由p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe等形成。而且，p型半导体层87例如具有5～30nm的膜厚。
p型硅薄膜871，873的各薄膜由p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe中的任一种形成。
p型硅薄膜872由向p型a-SiC、p型a-SiN、p型a-Si、p型a-SiGe、p型μc-SiC、p型μc-SiN、p型μc-Si、p型μc-SiGe的任一种中添加了氮原子的物质形成。另外，在p型硅薄膜872由与p型硅薄膜871，873相同的p型a-SiN或p型μc-SiN形成的情况下，p型硅薄膜872的氮浓度高于p型硅薄膜871，873的氮浓度。
这样，p型半导体层87形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。
透明导电膜88，89的各薄膜由ITO、SnO2、以及ZnO等形成，电极90，91的各电极例如由Ag形成。
n型半导体层85以及p型半导体层87可以由与i型半导体层84，86相同的硅类半导体层形成，也可以由与i型半导体层84，86不同的硅类半导体层形成。
而且，i型半导体层84，86、n型半导体层85以及p型半导体层87分别可以为单层结构，也可以为多层结构。在i型半导体层84，86、n型半导体层85以及p型半导体层87分别由多层结构形成的情况下，该多层可以由彼此相同的硅类半导体层形成，也可以由彼此不同的硅类半导体层形成。
针对光电转换装置80的制造方法进行说明。图28至图32分别是表示图27所示的光电转换装置80的制造方法的第一至第五工序图。
另外，在图28至图32中，以硅基板81由n型单晶硅基板形成、i型半导体层84，86由i型a-Si形成、n型半导体层85由n型μc-Si形成、p型半导体层87由p型μc-Si形成、透明导电膜88，89由ZnO形成的情况为例，说明光电转换装置80的制造方法。
如果开始制造光电转换装置80，则利用甲醇等对n型单晶硅基板进行超声波清洗来脱脂，之后，将n型单晶硅基板浸渍在氢氟酸中，除去形成于n型单晶硅基板表面的自然氧化膜，并且利用氢对n型单晶硅基板的表面进行终止处理。
另外，在使n型单晶硅基板的表面纹理化的情况下，在利用甲醇等对n型单晶硅基板进行超声波清洗后，使用碱对n型单晶硅基板的表面进行化学方式的各向异性蚀刻，使n型单晶硅基板的表面纹理化。之后，如上所述，利用氢氟酸除去自然氧化膜，并且利用氢对n型单晶硅基板的表面进行终止处理。由此，准备硅基板81(参照图28的工序(a))。
然后，将硅基板81放置在溅射装置中，将由SiO2形成的钝化膜82沉积在硅基板81的一表面上(参照图28的工序(b))，之后，将由Si3N4形成的防止反射膜83沉积在钝化膜82上(参照图28的工序(c))。
接着，在硅基板81的另一表面(＝与形成钝化膜82的表面相反一侧的表面)涂布抗蚀剂，通过光刻对该涂布的抗蚀剂进行构图，从而形成抗蚀图案92(参照图28的工序(d))。
然后，利用氢氟酸清洗未被抗蚀图案92覆盖的硅基板81的另一表面，除去形成于硅基板81的另一表面的自然氧化膜，并且利用氢对硅基板81的另一表面进行终止处理。
之后，在等离子体装置100的阳极102上设置样品(＝防止反射膜83/钝化膜82/硅基板81/抗蚀图案92)。
这样，利用与表7所示的i型半导体层66的形成条件相同的形成条件，通过等离子体CVD法，将由i型a-Si形成的i型半导体层93，94分别沉积在硅基板81的另一表面上以及抗蚀图案92上(参照图28的工序(e))。
如果i型半导体层93，94的膜厚为5～30nm，则利用与表7所示的n型硅薄膜71的形成条件相同的形成条件，通过等离子体CVD法，将n型硅薄膜95，96分别沉积在i型半导体层93，94上(参照图28的工序(f))。
如果n型硅薄膜95，96的膜厚为希望的膜厚，则利用与表7所示的等离子体处理的条件相同的条件，通过等离子体CVD法，对n型硅薄膜95，96进行等离子体处理(参照图29的工序(g))。由此，n型硅薄膜97，98形成在i型半导体层93上，n型硅薄膜99，111形成在i型半导体层94上(参照图29的工序(h))。在该情况下，n型硅薄膜98，111含有氮原子。
如果等离子体处理结束，则利用与表7所示的n型硅薄膜673的形成条件相同的形成条件，通过等离子体CVD法，将n型硅薄膜112，113分别沉积在n型硅薄膜98，111上(参照图29的工序(i))。
然后，从等离子体装置100中取出样品，除去抗蚀图案92。由此，通过剥离除去i型半导体层94以及n型硅薄膜99，111，113(参照图29的工序(j))。
n型硅薄膜97，98，112整体的膜厚为5～30nm。而且，n型硅薄膜97，98整体的膜厚与在工序(f)中沉积的n型硅薄膜95的膜厚相同。因此，n型硅薄膜97，98整体的膜厚与n型硅薄膜112的膜厚之比为任意值。
工序(j)之后，在n型硅薄膜112上涂布抗蚀剂，形成抗蚀图案114(参照图29的工序(k))。
然后，利用氢氟酸清洗未形成i型半导体层93、n型硅薄膜97，98，112以及抗蚀图案114的硅基板81的另一表面，除去形成于硅基板81的另一表面上的自然氧化膜，并且利用氢对硅基板81的另一表面进行终止处理。
之后，在等离子体装置100的阳极102上设置样品。然后，利用与表7所示的i型半导体层62的形成条件相同的形成条件，通过等离子体CVD法，将由i型a-Si形成的i型半导体层115，116分别沉积在硅基板81的另一表面上以及抗蚀图案114上(参照图30的工序(l))。
如果i型半导体层115，116的膜厚为5～30nm，则利用与表7所示的p型硅薄膜70的形成条件相同的形成条件，通过等离子体CVD法，将p型硅薄膜117，118分别沉积在i型半导体层115，116上(参照图30的工序(m))。
如果p型硅薄膜117，118的膜厚为希望的膜厚，则利用与表7所示的等离子体处理的条件相同的条件，通过等离子体CVD法，对p型硅薄膜117，118进行等离子体处理(参照图30的工序(n))。由此，在i型半导体层115上形成p型硅薄膜119，125，在i型半导体层116上形成p型硅薄膜126，127(参照图30的工序(o))。另外，p型硅薄膜125，127含有氮原子。
如果等离子体处理结束，则利用与表7所示的p型硅薄膜633的形成条件相同的形成条件，通过等离子体CVD法，将p型硅薄膜128，129分别沉积在p型硅薄膜125，127上(参照图31的工序(p))。
然后，从等离子体装置100中取出样品，除去抗蚀图案114。由此，通过剥离除去i型半导体层116以及p型硅薄膜126，127，129(参照图31的工序(q))。
p型硅薄膜119，125，128整体的膜厚为5～30nm。而且，p型硅薄膜119，125整体的膜厚与在工序(m)中沉积的p型硅薄膜117的膜厚相同。因此，p型硅薄膜119，125整体的膜厚与p型硅薄膜128的膜厚之比为任意值。
工序(q)之后，将样品放置在溅射装置中。然后，利用溅射装置，将由ZnO形成的透明导电膜141形成在n型硅薄膜98以及p型硅薄膜128上(参照图31的工序(r))。在该情况下，透明导电膜141的膜厚例如为50～150nm。
之后，通过Ag的丝网印刷以及烧制，在透明导电膜141上形成电极142(参照图31的工序(s))。在该情况下，电极142的膜厚例如为50～200nm。
工序(s)之后，在电极142的整个面涂布抗蚀剂，通过光刻对该涂布的抗蚀剂进行构图，形成抗蚀图案143(参照图32的工序(t))。
然后，将抗蚀图案143作为掩模，对i型半导体层93，115、n型硅薄膜97，98，112、p型硅薄膜119，125，128、透明导电膜141以及电极142进行蚀刻，除去抗蚀图案143。由此，光电转换装置80完成(参照图32的工序(u))。
如上所述，光电转换装置80与第一实施方式相同，通过利用在高频功率RF上叠加低频脉冲功率LP后的脉冲功率PP而产生的等离子体进行制造。其结果为，放电稳定，能够在光电转换装置80的面内提高n型半导体层85以及p型半导体层87的氮含有量的面内均匀性。
因此，抑制光电转换装置80的填充因子FF降低，提高开放电压Voc。
由此，能够在大面积的光电转换装置中提高氮含有浓度的面内均匀性，能够提高光电转换装置的转换效率。
另外，光电转换装置80的硅基板81可以由n型多晶硅基板形成。在该情况下，硅基板81例如通过蚀刻使受光面侧的表面纹理化。而且，在硅基板81由n型多晶硅基板形成的情况下，光电转换装置80也依照图28至图32所示的工序(a)～工序(u)进行制造。
而且，硅基板81也可以由p型单晶硅基板或p型多晶硅基板形成。在该情况下，n型半导体层85替代由与p型半导体层87相同的结构形成的p型半导体层，p型半导体层87替代由与n型半导体层85相同的结构形成的n型半导体层。此外，在硅基板81由p型单晶硅基板或p型多晶硅基板形成的情况下，光电转换装置80也依照图28～图32所示的工序(a)～工序(u)进行制造。
进而，在光电转换装置80中，n型半导体层85以及p型半导体层87的至少一方只要形成为由不含有氮原子的硅类半导体层从厚度方向夹住含有氮原子的硅类半导体层的结构即可、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的硅类半导体层从厚度方向夹住具有第一氮原子浓度的硅类半导体层的结构即可。这是因为如果n型半导体层85以及p型半导体层87的至少一方由上述结构形成，就能够抑制填充因子FF降低，提高开放电压Voc。
并且，光电转换装置80也可以不具有i型半导体层84，86。这是因为即使没有i型半导体层84，86，只要n型半导体层85以及p型半导体层87的至少一方形成为由不含有氮原子的硅类半导体层从厚度方向夹住含有氮原子的硅类半导体层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的硅类半导体层从厚度方向夹住具有第一氮原子浓度的硅类半导体层的结构，也能够抑制填充因子FF降低，提高开放电压Voc。
在如上所述的第一实施方式中，针对光电转换装置进行了说明，该光电转换装置在基板上至少具有一个由依次层积p型半导体层、i型半导体层以及n型半导体层的pin结构形成的光电转换层，在至少一个光电转换层中p型半导体层以及n型半导体层的至少一方形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。
而且，在第二实施方式中，针对光学转换装置进行了说明，该光学转换装置具有硅基板、以及配置在硅基板上的p型半导体层以及n型半导体层，p型半导体层以及n型半导体层的至少一方形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构。而且，在该光电转换装置中，p型半导体层、n型半导体层以及硅基板构成将光能转换为电能的光电转换部。
因此，本发明实施方式的光电转换装置为具有将光能转换为电能的光电转换部的光电转换装置，具有基板、以及将所述基板作为支承基体而形成且构成所述光电转换部的硅类半导体层，所述硅类半导体层具有：具有p型导电型的第一硅类半导体层、具有n型导电型的第二硅类半导体层、以及具有i型导电型的第三硅类半导体层，第一以及第二硅类半导体层的至少一方只要形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构即可、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构即可。
这是因为只要第一以及第二硅类半导体层的至少一方形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有第一氮原子浓度的层的结构，就能够抑制填充因子FF降低，提高开放电压Voc，提高光电转换装置的转换效率。
此外，在第一实施方式中，针对制造光电转换装置的方法进行了说明，该制造方法为，将p型硅薄膜或n型硅薄膜沉积在基板上，向该沉积的p型硅薄膜或n型硅薄膜照射基于N2气的等离子体，之后，在照射了等离子体的p型硅薄膜或n型硅薄膜上沉积p型硅薄膜或n型硅薄膜，从而形成p型半导体层或n型半导体层，并且具有pin结构。而且，基于N2气的等离子体通过在1MHz～50MHz的高频功率RF上叠加100Hz～1kHz的低频脉冲功率LP后的脉冲功率PP而产生，高频功率的密度为100mW/cm2～300mW/cm2，等离子体处理中的压力为300Pa～600Pa，等离子体处理时的基板温度为140℃～190℃。
进而，在第二实施方式中，针对利用第一实施方式的p型半导体层或n型半导体层的形成方法、制造具有硅基板的光电转换装置的方法进行了说明。
因此，本发明的实施方式的光电转换装置的制造方法为通过等离子体CVD法制造光电转换装置的光电转换装置的制造方法，包括：在基板上沉积具有p型导电型或n型导电型的第一硅类半导体层的第一等离子体处理工序、将激发了含有氮原子的原料气的等离子体向第一硅类半导体层照射的第二等离子体处理工序、将具有与第一硅类半导体层相同的导电型的第二硅类半导体层沉积在第一硅类半导体层上的第三等离子体处理工序，第二等离子体处理工序利用在1MHz～50MHz的高频功率上叠加100Hz～1kHz的低频脉冲功率后的脉冲功率作为等离子体激发功率，只要高频功率的密度为100mW/cm2～300mW/cm2、等离子体处理中的压力为300Pa～600Pa、等离子体处理时的基板温度为140℃～190℃即可。
针对第二实施方式的光电转换装置，通过SIMS(二次离子质谱法)，对图23所示结构的光电转换装置的氮浓度以及硼浓度在深度方向上的分布进行测量。测量结果虽未图示，但可知与图22相同，是由氮浓度小于5×1018[个/cm－3]、且未主动添加氮的p型硅薄膜631及633夹住以1×1019[个/cm－3]以上的高浓度含有氮的p型硅薄膜632。
本次所公开的实施方式在所有方面都是例示而不应该认为是限制。本发明的范围不是上述实施方式的说明而是由权利要求范围来表示，目的在于包括与权利要求范围等同的含义和范围内的所有变更。
工业实用性
本发明适用于光电转换装置及其制造方法中。

Claims (17)

1.一种光电转换装置，为具有将光能转换为电能的光电转换部的光电转换装置；
其特征在于，具有：基板；
将所述基板作为支承基体而形成，且构成所述光电转换部的硅类半导体层；
所述硅类半导体层具有：具有p型导电型的第一硅类半导体层；
具有n型导电型的第二硅类半导体层；
具有i型导电型的第三硅类半导体层；
所述第一硅类半导体层以及所述第二硅类半导体层的至少一方形成为由不含有氮原子的层从厚度方向夹住含有氮原子的层的结构、或形成为由具有低于第一氮原子浓度的第二氮原子浓度的层从厚度方向夹住具有所述第一氮原子浓度的层的结构。
2.如权利要求1所述的光电转换装置，其特征在于，所述基板具有：作为所述光电转换部的支承基体的绝缘性支承体；
与所述绝缘性支承体相接而配置在所述绝缘性支承体上的透明导电膜。
3.如权利要求2所述的光电转换装置，其特征在于，所述绝缘性支承体由透光性基板形成；
所述透明导电膜配置在所述透光性基板与所述第一硅类半导体层之间。
4.如权利要求2所述的光电转换装置，其特征在于，所述绝缘性支承体由非透光性基板形成；
所述透明导电膜配置在所述非透光性基板与所述第二硅类半导体层之间。
5.如权利要求1所述的光电转换装置，其特征在于，所述基板由硅基板形成；
所述第一硅类半导体层相对于所述硅基板，配置在与所述第二硅类半导体层相反的一侧。
6.如权利要求1所述的光电转换装置，其特征在于，所述基板由硅基板形成；
所述第一硅类半导体层配置在所述硅基板的一侧；
所述第二硅类半导体层在所述硅基板的面内方向上与所述第一硅类半导体层相邻而配置。
7.一种光电转换装置的制造方法，为通过等离子体CVD法制造光电转换装置的光电转换装置的制造方法；
其特征在于，包括：在基板的上方沉积具有p型导电型或n型导电型的第一硅类半导体层的第一等离子体处理工序；
将激发了含有氮原子的原料气而产生的等离子体向所述第一硅类半导体层照射的第二等离子体处理工序；
将具有与所述第一硅类半导体层相同的导电型的第二硅类半导体层沉积在所述第一硅类半导体层上的第三等离子体处理工序；
所述第二等离子体处理工序利用在1MHz～50MHz的高频功率上叠加100Hz～1kHz的低频脉冲功率后的脉冲功率作为等离子体激发功率，所述高频功率的密度为100mW/cm2～300mW/cm2，等离子体处理工序中的压力为300Pa～600Pa，等离子体处理时的基板温度为140℃～190℃。
8.如权利要求7所述的光电转换装置的制造方法，其特征在于，所述低频脉冲的占空比为0.1～0.5。
9.如权利要求7或8所述的光电转换装置的制造方法，其特征在于，所述第二等离子体处理工序中的等离子体照射时间为5～60秒。
10.如权利要求7至9中任一项所述的光电转换装置的制造方法，其特征在于，所述第一等离子体处理工序至所述第三等离子体处理工序在同一个处理室内进行。
11.如权利要求7至10中任一项所述的光电转换装置的制造方法，其特征在于，所述第一等离子体处理工序至所述第三等离子体处理工序在相同的处理压力下进行。
12.如权利要求7至11中任一项所述的光电转换装置的制造方法，其特征在于，所述第一硅类半导体层以及所述第二硅类半导体层为微晶硅半导体层。
13.如权利要求7至12中任一项所述的光电转换装置的制造方法，其特征在于，所述第一等离子体处理工序以及所述第三等离子体处理工序为沉积具有p型导电型的硅类半导体层的工序。
14.如权利要求7至13中任一项所述的光电转换装置的制造方法，其特征在于，在通过所述第一等离子体处理工序至所述第三等离子体处理工序沉积具有p型导电型的硅类半导体层后，进而具有沉积具有本征导电型的微晶硅的第四等离子体处理工序。
15.如权利要求7至14中任一项所述的光电转换装置的制造方法，其特征在于，利用所述第一等离子体处理工序至所述第三等离子体处理工序而制造的、具有p型导电型层的pin型光电转换部在同一个处理室内进行制造。
16.如权利要求7至15中任一项所述的光电转换装置的制造方法，其特征在于，实施所述等离子体处理工序的处理室具有被供给等离子体激发功率的一对阴极与阳极；
对于一个光电转换部，所述阴极与阳极的尺寸为1m2～3m2。
17.如权利要求7至16中任一项所述的光电转换装置的制造方法，其特征在于，实施所述等离子体处理工序的处理室具有多对阴极与阳极；
一个电源向多对所述阴极与阳极供给所述等离子体激发功率。
CN201380024434.9A 2012-05-10 2013-04-15 光电转换装置及其制造方法 Pending CN104285304A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-108705 2012-05-10
JP2012108705 2012-05-10
PCT/JP2013/061165 WO2013168515A1 (ja) 2012-05-10 2013-04-15 光電変換装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN104285304A true CN104285304A (zh) 2015-01-14

Family

ID=49550568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380024434.9A Pending CN104285304A (zh) 2012-05-10 2013-04-15 光电转换装置及其制造方法

Country Status (4)

Country Link
US (1) US20150101658A1 (zh)
JP (1) JPWO2013168515A1 (zh)
CN (1) CN104285304A (zh)
WO (1) WO2013168515A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101721A (ja) * 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
CN111509054A (zh) * 2019-10-22 2020-08-07 国家电投集团西安太阳能电力有限公司 一种topcon钝化结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781765A (en) * 1986-09-26 1988-11-01 Sanyo Electric Co., Ltd. Photovoltaic device
US6399873B1 (en) * 1998-02-26 2002-06-04 Canon Kabushiki Kaisha Stacked photovoltaic device
CN1601759A (zh) * 2003-09-24 2005-03-30 三洋电机株式会社 光生伏打元件及其制造方法
JP4159390B2 (ja) * 2003-03-27 2008-10-01 三洋電機株式会社 光起電力素子およびその製造方法
CN101517748A (zh) * 2006-09-29 2009-08-26 三洋电机株式会社 太阳能电池模块
JP2010177264A (ja) * 2009-01-27 2010-08-12 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521721B2 (ja) * 1997-12-25 2004-04-19 セイコーエプソン株式会社 電子部品の実装方法および装置
JPH11274539A (ja) * 1998-01-21 1999-10-08 Canon Inc 透明導電層付き基板及び光起電力素子
JP3581813B2 (ja) * 1999-12-14 2004-10-27 シャープ株式会社 薄膜製造方法並びに薄膜太陽電池の製造方法
JP3960792B2 (ja) * 2001-12-21 2007-08-15 シャープ株式会社 プラズマｃｖｄ装置、非晶質シリコン系薄膜の製造方法
JP2009158667A (ja) * 2007-12-26 2009-07-16 Mitsubishi Heavy Ind Ltd 光電変換装置及びその製造方法
JP5636325B2 (ja) * 2011-03-31 2014-12-03 株式会社カネカ 薄膜太陽電池及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781765A (en) * 1986-09-26 1988-11-01 Sanyo Electric Co., Ltd. Photovoltaic device
US6399873B1 (en) * 1998-02-26 2002-06-04 Canon Kabushiki Kaisha Stacked photovoltaic device
JP4159390B2 (ja) * 2003-03-27 2008-10-01 三洋電機株式会社 光起電力素子およびその製造方法
CN1601759A (zh) * 2003-09-24 2005-03-30 三洋电机株式会社 光生伏打元件及其制造方法
CN101517748A (zh) * 2006-09-29 2009-08-26 三洋电机株式会社 太阳能电池模块
JP2010177264A (ja) * 2009-01-27 2010-08-12 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法

Also Published As

Publication number Publication date
US20150101658A1 (en) 2015-04-16
WO2013168515A1 (ja) 2013-11-14
JPWO2013168515A1 (ja) 2016-01-07

Similar Documents

Publication Publication Date Title
TW200950113A (en) Thin film silicon solar cell and manufacturing method thereof
US20100163100A1 (en) Photovoltaic Device and Process for Producing Same
JP4902779B2 (ja) 光電変換装置及びその製造方法
US20150136210A1 (en) Silicon-based solar cells with improved resistance to light-induced degradation
CN102185012A (zh) 镀氮化硅减反射膜的方法
KR101280036B1 (ko) 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템
US9559221B2 (en) Solar cell production method, and solar cell produced by same production method
CN104285304A (zh) 光电转换装置及其制造方法
CN101626049A (zh) 薄膜太阳能电池的制造方法
WO2011114551A1 (ja) 太陽電池及びその製造方法
JP5770294B2 (ja) 光電変換装置およびその製造方法
JP3697199B2 (ja) 太陽電池の製造方法および太陽電池
TW201201396A (en) Method for manufacturing a solar panel
US8304336B2 (en) Method for fabricating solar cell using inductively coupled plasma chemical vapor deposition
JP5746633B2 (ja) 基材上での微結晶シリコン堆積方法
WO2009081855A1 (ja) 光電変換装置の製造方法及び光電変換装置
JP2007519245A (ja) 微結晶シリコン層を備えたシリコン太陽電池の製造方法
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2013021095A (ja) 太陽電池およびその製造方法
CN116230813A (zh) 异质结电池的制备方法及成膜设备
JP2004087811A (ja) シリコン太陽電池の製造方法
CN113930748A (zh) 太阳能电池的制备方法、太阳能电池与光伏组件
JP2013165232A (ja) 薄膜太陽電池の製造方法および薄膜太陽電池
JPH1174550A (ja) 非晶質シリコン太陽電池の製造方法
Rath et al. Hyrogenated Amorphous Silicon with High Growth Rate, Gas Utilization and Homogeneous Deposition by Amplitude Modulated Vhf-Pecvd for Solar Cell Application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114