JPWO2013054654A1 - Ｔｄｉ方式リニアイメージセンサ - Google Patents

Ｔｄｉ方式リニアイメージセンサ Download PDF

Info

Publication number
JPWO2013054654A1
JPWO2013054654A1 JP2013538487A JP2013538487A JPWO2013054654A1 JP WO2013054654 A1 JPWO2013054654 A1 JP WO2013054654A1 JP 2013538487 A JP2013538487 A JP 2013538487A JP 2013538487 A JP2013538487 A JP 2013538487A JP WO2013054654 A1 JPWO2013054654 A1 JP WO2013054654A1
Authority
JP
Japan
Prior art keywords
tdi
gate
transfer
image sensor
linear image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013538487A
Other languages
English (en)
Other versions
JP5738422B2 (ja
Inventor
大中道　崇浩
崇浩 大中道
中西　淳治
淳治 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013538487A priority Critical patent/JP5738422B2/ja
Publication of JPWO2013054654A1 publication Critical patent/JPWO2013054654A1/ja
Application granted granted Critical
Publication of JP5738422B2 publication Critical patent/JP5738422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14856—Time-delay and integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

画素をｎ相(ｎは３以上の整数)のＣＣＤ（Charge Coupled Devices）で構成したＴＤＩ方式リニアイメージセンサにおいて、画素を構成するｎ相のＣＣＤの転送ゲート全てについて、ゲート開口部と、ＴＤＩ転送チャネル（１５）として機能するゲート非開口部が形成される。ＴＤＩ転送方向の１画素ピッチ内にｎ個のマイクロレンズ（１８）が、それぞれ、各相の転送ゲートに形成されたゲート開口部に集光するように形成される。

Description

本発明は、リモートセンシングなどの分野で用いられるＴＤＩ方式リニアイメージセンサに関する。
半導体基板上に多数の光検出器をアレイ状に配置し、同一基板上に信号電荷の読出回路や出力アンプを備えたイメージセンサが開発されている。リモートセンシングにおいては、光検出器を１次元アレイ状に配置したリニアイメージセンサを人工衛星などに搭載して、アレイと垂直な方向を衛星の進行方向に一致させることによって地表の２次元画像を撮影する。
画像解像度を向上させるには画素ピッチをできるだけ小さくすることが望ましいが、光検出器の面積が縮小する分だけ入射光量が減少し、Ｓ／Ｎが劣化するという課題がある。
Ｓ／Ｎを改善するための巧妙な手段としてＴＤＩ方式（Time Delay and Integration）のイメージセンサが開発されている。ＴＤＩ方式は、２次元イメージセンサであるＦＦＴ（フル・フレーム・トランスファ）型ＣＣＤ（Charge Coupled Devices）を用い、電荷転送のタイミングを被写体像の移動タイミングに同期させることでＳ／Ｎを改善する読出し方式である。リモートセンシングの場合、垂直方向の電荷転送を衛星の移動速度に合わせることでＴＤＩ動作が実現できる。垂直ＣＣＤでＭ段のＴＤＩ動作を行うと、蓄積時間が実効的にＭ倍となるため、感度がＭ倍向上し、Ｓ／Ｎは√Ｍ倍に改善される。
多くの場合、可視イメージセンサはチップの表面側から光を入射させて撮像を行う。入射した光は、シリコン基板内部で光電変換されて信号電荷を発生させるが、ＦＦＴ型ＣＣＤでは垂直電荷転送を制御するポリシリコン電極越しに光が入射するため、特に短波長領域の光がポリシリコン電極で吸収されてしまい感度が低下するといった課題がある。
この対策として、一部の垂直転送ゲート電極を仮想電極で置き換えた、いわゆるＶＰＣＣＤ（バーチャルフェーズＣＣＤ）構造にすることによって感度を改善したイメージセンサが提案されている。ＶＰＣＣＤは、ポリシリコン電極を仮想電極に置き換えることで電極部での光吸収を抑えることができ、感度が向上する。
ところで、特開２００１−１０２５６０号公報（特許文献１）には、個々の画素における受光部の面積低下を抑制しつつ画素密度を向上させるとともに、相隣る２つの画素行同士の間で画素の集光効率や感度に差が生じないようにすることを目的とした固体撮像装置が開示されている。
特開２００１−１０２５６０号公報（特許文献１）の固体撮像装置では、垂直転送ＣＣＤ用の電荷転送チャネルの平面視上の形状を蛇行形状とし、該垂直転送ＣＣＤ用の転送電極として第１の転送電極と第２の転送電極を用い、奇数番目の電荷転送チャネルに隣接する読み出しゲート領域の各々を、第１および第２の転送電極のうちの一方の転送電極と電荷転送チャネルとの平面視上の交差部に隣接させて形成し、偶数番目の電荷転送チャネルに隣接する読み出しゲート領域の各々を、第１および第２の転送電極のうちの他方の転送電極と電荷転送チャネルとの平面視上の交差部に隣接させて形成する。
特開２００１−１０２５６０号公報
ＶＰＣＣＤ構造を用いたＴＤＩ方式リニアイメージセンサにおいて、感度を向上させるべく、特許文献１の手法を適用して、図１に示すように、仮想電極上に入射光が集光されるように、１画素に１個のマイクロレンズを形成した場合について考える。
図１には、第１のＴＤＩ転送ゲート１、第２のＴＤＩ転送ゲート２、ＶＰＣＣＤ仮想電極３、第３のＴＤＩ転送ゲート４、第１の導電型の高濃度不純物領域からなるチャネルストップ５、第２の導電型の高濃度不純物領域からなる電荷排出ドレイン６、第１の導電型の不純物領域７、マイクロレンズ８、および光軸９が示されている。
図１の構成では、画素に入射した光は、ＶＰＣＣＤ仮想電極３に集光される。仮想電極３にはポリシリコン電極が無いことからポリシリコン電極部での光吸収を回避でき、ＴＤＩ方式リニアイメージセンサの感度が著しく向上する。
しかしながら、ＴＤＩ方式リニアイメージセンサにおいて、マイクロレンズにより１相の電極に集光した場合、ＴＤＩ転送方向の解像度指標ＭＴＦ(Ｍodulation Transfer Function)の低下が起きてしまう。図２、図３、図４を用いて、１相の電極に集光した場合に起こる、ＴＤＩ転送方向のＭＴＦの低下について説明する。
図２は、ＴＤＩ方式リニアイメージセンサのＴＤＩ動作を説明した模式図である。簡単のため、ＶＰＣＣＤ構造を用いたＴＤＩ方式リニアイメージセンサではなく、第１〜第４のＴＤＩ転送ゲートを有する一般的な４相ＣＣＤを例にして説明する。ここでは、１画素長の明パターンの被写体を考え、ＴＤＩ転送方向のＭＴＦを考える際に妥当なケースとして、１画素長の被写体中心と、ＣＣＤチャネルポテンシャル井戸の中心が等しい状況を想定する。
図２では、４相駆動の状態１〜４におけるチャネルポテンシャルが表わされている。
４相駆動の状態１は、第１のＴＤＩ転送ゲートと第２のＴＤＩ転送ゲートに、ＣＣＤチャネルをＨｉｇｈレベルとする電圧が印加され、第１のＴＤＩ転送ゲートと第２のＴＤＩ転送ゲートの下に、ＣＣＤチャネルポテンシャル井戸が作られる状態である。
４相駆動の状態２は、第２のＴＤＩ転送ゲートと第３のＴＤＩ転送ゲートに、ＣＣＤチャネルをＨｉｇｈレベルとする電圧が印加され、第２のＴＤＩ転送ゲートと第３のＴＤＩ転送ゲートの下に、ＣＣＤチャネルポテンシャル井戸が作られる状態である。
４相駆動の状態３は、第３のＴＤＩ転送ゲートと第４のＴＤＩ転送ゲートに、ＣＣＤチャネルをＨｉｇｈレベルとする電圧が印加され、第３のＴＤＩ転送ゲートと第４のＴＤＩ転送ゲートの下に、ＣＣＤチャネルポテンシャル井戸が作られる状態である。
４相駆動の状態４は、第４のＴＤＩ転送ゲートと第１のＴＤＩ転送ゲートに、ＣＣＤチャネルをＨｉｇｈレベルとする電圧が印加され、第４のＴＤＩ転送ゲートと第１のＴＤＩ転送ゲートの下に、ＣＣＤチャネルポテンシャル井戸が作られる状態である。
ＴＤＩ方式は、前述のように、電荷転送のタイミングを被写体像の移動タイミングに同期させることでＳ／Ｎを改善する読出し方式である。図２には、ポテンシャル井戸の移動と同期して、被写体パターンが移動する様子も示されている。
この４相駆動の４つの状態のうち、状態４においては、１画素長の被写体の中心が注目画素と後段の隣接画素の境界、より具体的には、注目画素の第４のＴＤＩ転送ゲートと後段の隣接画素の第１のＴＤＩ転送ゲートの境界に位置する。
ＴＤＩ方式リニアイメージセンサで、マイクロレンズにより１相の電極に集光を行わない場合に、この状態４において、どのように光が入射し、光電効果により発生した電荷が蓄積される位置について、模式図で説明したものが図３である。ここでも、同様に、簡単のため、ＶＰＣＣＤ構造を用いたＴＤＩ方式リニアイメージセンサではなく、第１〜第４のＴＤＩ転送ゲートを有する一般的な４相ＣＣＤを例にとって説明するが、ＴＤＩ転送方向のＭＴＦの低下の現象については、ＶＰＣＣＤ構造を用いたＴＤＩ方式リニアイメージセンサにおいても全く同様に説明できる。
マイクロレンズにより１相の電極に集光を行わない場合に、１画素長の被写体の中心が注目画素と後段の隣接画素の境界に位置したときに、入射した光は図３の実線矢印に示されるように進む。図３では、光電効果により発生する電荷の水平方向（ＴＤＩ転送方向と平行の方向）の位置を示している。発生した電荷は、点線矢印で示すように、水平方向において、最も近いＣＣＤチャネルポテンシャル井戸へと流れる。ここでは、ＴＤＩ転送方向のＭＴＦを考える際、１画素長の被写体中心と、ＣＣＤチャネルポテンシャル井戸の中心が等しい状況を考えるのが妥当であるため、図３のように、第４のＴＤＩ転送ゲートと第１のＴＤＩ転送ゲートに、ＣＣＤチャネルをＨｉｇｈレベルとする電圧が印加され、第４のＴＤＩ転送ゲートと第１のＴＤＩ転送ゲートの下に、ＣＣＤチャネルポテンシャル井戸が作られるケースを示している。
図３に示すように、ＴＤＩ方式リニアイメージセンサで、マイクロレンズにより１相の電極に集光を行わない場合では、入射した光により発生した電荷が全て、被写体の直下にあるＣＣＤチャネルポテンシャル井戸に集められることがわかる。
一方、図４に示すように、ＴＤＩ方式リニアイメージセンサで、マイクロレンズにより１相の電極に集光を行う（ここでは各画素において第３のＴＤＩ転送ゲートに集光している）場合では、入射した光により発生した電荷が、全て被写体の直下にあるＣＣＤチャネルポテンシャル井戸に集められず、後段の隣接のＣＣＤチャネルポテンシャル井戸へ流れてしまう。この現象によって、ＴＤＩ転送方向のＭＴＦが低下し、ＴＤＩ転送方向における解像度の低下となる。その結果、撮像画像にぼけが生じる。
それゆえに、本発明の目的は、マイクロレンズによる高感度化と、高ＭＴＦを同時に実現することができるＴＤＩ方式リニアイメージセンサを提供することである。
本発明は、画素をｎ相(ｎは３以上の整数)のＣＣＤ（Charge Coupled Devices）で構成したＴＤＩ方式リニアイメージセンサであって、画素を構成するｎ相のＣＣＤの転送ゲート全てについて、ゲート開口部と、ＴＤＩ転送チャネルとして機能するゲート非開口部が形成される。ＴＤＩ転送方向の１画素ピッチ内にｎ個のマイクロレンズを、それぞれ、各相の転送ゲートに形成されたゲート開口部に集光するように形成される。
本発明のＴＤＩ方式リニアイメージセンサによれば、マイクロレンズによる高感度化と、高ＭＴＦを同時に実現することができる。
入射光が仮想電極上に集光されるようにマイクロレンズを形成した、VPCCD構造を用いたＴＤＩ方式リニアイメージセンサの画素平面図である。 ＴＤＩ方式リニアイメージセンサのＴＤＩ動作を説明した模式図である。 ＴＤＩ方式リニアイメージセンサで、マイクロレンズによる１相の電極に集光を行わない場合における、光の進路と電荷の動きを説明した模式図である。 ＴＤＩ方式リニアイメージセンサで、マイクロレンズによる１相の電極に集光を行った場合における、光の進路と電荷の動きを説明した模式図である。 本発明の実施の形態１によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態１によるＴＤＩ方式リニアイメージセンサの拡大平面図である。 本発明の実施の形態１によるＴＤＩ方式リニアイメージセンサのＡ断面での断面構造図である。 本発明の実施の形態１によるＴＤＩ方式リニアイメージセンサのＢ断面での断面構造図である。 本発明の実施の形態１によるＴＤＩ方式リニアイメージセンサのＡ断面でのポテンシャル図である。 本発明の実施の形態１によるＴＤＩ方式リニアイメージセンサのＢ断面でのポテンシャル図である。 本発明のＴＤＩ方式リニアイメージセンサにおける、光の進路と電荷の動きを説明した模式図である。 本発明の実施の形態１の変形例によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態１の変形例によるＴＤＩ方式リニアイメージセンサのＡ断面での断面構造図である。 本発明の実施の形態１の変形例によるＴＤＩ方式リニアイメージセンサのＢ断面での断面構造図である。 本発明の実施の形態２によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態２によるＴＤＩ方式リニアイメージセンサのＡ断面での断面構造図である。 本発明の実施の形態２によるＴＤＩ方式リニアイメージセンサのＢ断面での断面構造図である。 本発明の実施の形態２によるＴＤＩ方式リニアイメージセンサのＢ断面でのポテンシャル図である。 本発明の実施の形態３によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態３によるＴＤＩ方式リニアイメージセンサのＡ断面での断面構造図である。 本発明の実施の形態３によるＴＤＩ方式リニアイメージセンサのＢ断面での断面構造図である。 本発明の実施の形態４によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態４によるＴＤＩ方式リニアイメージセンサのＡ断面での断面構造図である。 本発明の実施の形態４によるＴＤＩ方式リニアイメージセンサのＢ断面での断面構造図である。 本発明の実施の形態５によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態５によるＴＤＩ方式リニアイメージセンサのＡ断面での断面構造図である。 本発明の実施の形態５によるＴＤＩ方式リニアイメージセンサのＢ断面での断面構造図である。 本発明の実施の形態６によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態６によるＴＤＩ方式リニアイメージセンサの素子拡大図である。 本発明の実施の形態６によるＴＤＩ方式リニアイメージセンサのＡ断面での断面構造図である。 本発明の実施の形態６によるＴＤＩ方式リニアイメージセンサのＢ断面での断面構造図である。 本発明の実施の形態６によるＴＤＩ方式リニアイメージセンサのＡ断面でのポテンシャル図である。 本発明の実施の形態６によるＴＤＩ方式リニアイメージセンサのＢ断面でのポテンシャル図である。 本発明の実施の形態７によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態８によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態９によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態１０によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態１１によるＴＤＩ方式リニアイメージセンサの素子平面図である。 本発明の実施の形態１１によるＴＤＩ方式リニアイメージセンサのＡ断面での断面構造図である。 本発明の実施の形態１１によるＴＤＩ方式リニアイメージセンサのＢ断面での断面構造図である。
以下、本発明の実施形態について図面を参照して説明する。
（実施の形態１）
本発明の実施の形態１のＴＤＩ方式リニアイメージセンサの構成について、図５〜図１０を用いて説明する。
図５は、実施の形態１のＴＤＩ方式リニアイメージセンサの回路構成を示す概略平面図である。図６は、実施の形態１のＴＤＩ方式リニアイメージセンサの拡大平面図である。図７は、実施の形態１のＴＤＩ方式リニアイメージセンサに関して、図６の図中に記載のＡ断面での断面構造図である。図８は、実施の形態１のＴＤＩ方式リニアイメージセンサに関して、図６の図中に記載のＢ断面での断面構造図である。
図５を参照して、ＴＤＩ方式リニアイメージセンサ１００では、半導体基板３０の表面に画素Ｐと転送用画素ＴＰとが各々行列状に設けられている。半導体基板３０は、たとえば、Ｓｉ（シリコン）基板である。
画素Ｐおよび転送用画素ＴＰが行列状に配置された画素領域は、受光部３９と転送部４０に分けられる。受光部３９は、画素Ｐを行列状に配置した領域で、図５中に矢印で示した範囲が受光部３９の垂直方向Ｄ１の範囲を表している。転送部４０は、転送用画素ＴＰを行列状に配置した領域で、図５中に矢印で示した範囲が転送部４０の垂直方向Ｄ１の範囲を表している。受光部３９と転送部４０は半導体基板３０上に隣接して設けられている。図５においては、画素Ｐと転送用画素ＴＰに相当する部分を、各々１画素分、太線の四角形で示している。図５に示した例としては、受光部３９には、垂直６画素×水平１０画素の画素Ｐが行列状に配置され、転送部４０には、垂直２画素×水平１０画素の転送用画素ＴＰが行列状に配置されている。
画素Ｐは、入射光を光電変換して信号電荷を発生する光検出器からなる。
画素Ｐは、水平方向Ｄ２に延在し、垂直方向Ｄ１へ電極が４つ並設された転送電極４９を有している。転送電極４９は、画素Ｐに発生した信号電荷を電荷蓄積部４４に転送する垂直転送ゲートを構成している。転送電極４９は、第１のＴＤＩ転送ゲート電極３１、第２のＴＤＩ転送ゲート電極３２、第３のＴＤＩ転送ゲート電極３３、第４のＴＤＩ転送ゲート電極３４を有している。これにより、４相駆動にすることができる。第１のＴＤＩ転送ゲート電極３１、第２のＴＤＩ転送ゲート電極３２、第３のＴＤＩ転送ゲート電極３３、第４のＴＤＩ転送ゲート電極３４の各々は、図６に示されるＴＤＩ転送チャネル１５を形成するゲート非開口部と、ゲート開口部埋め込みフォトダイオード１０とを有する。
転送用画素ＴＰは、水平方向Ｄ２に延在し、垂直方向Ｄ１へ電極が４つ並設された転送電極５０を有している。転送電極５０は、画素Ｐに発生した信号電荷を電荷蓄積部４４に転送する垂直転送ゲートを構成している。転送電極５０は、第１の転送ゲート電極３５、第２の転送ゲート電極３６、第３の転送ゲート電極３７、第４の転送ゲート電極３８を有している。図示されていないが、転送用画素ＴＰの上方には被写体からの光が入射しないように遮光膜が設けられている。
転送用画素ＴＰは、ゲート開口部埋め込みフォトダイオード１０を有していない点で画素Ｐと異なる。
第１のＴＤＩ転送ゲート電極３１、第２のＴＤＩ転送ゲート電極３２、第３のＴＤＩ転送ゲート電極３３、第４のＴＤＩ転送ゲート電極３４、第１の転送ゲート電極３５、第２の転送ゲート電極３６、第３の転送ゲート電極３７、第４の転送ゲート電極３８は、たとえば、ポリシリコン（多結晶シリコン）などで形成されている。本実施の形態では、第２のＴＤＩ転送ゲート電極３２、第４のＴＤＩ転送ゲート電極３４、第２の転送ゲート電極３６、第４の転送ゲート電極３８は、１層目のポリシリコン層で形成されている。また、第１のＴＤＩ転送ゲート電極３１、第３のＴＤＩ転送ゲート電極３３、第１の転送ゲート電極３５、第３の転送ゲート電極３７は、２層目のポリシリコン層で形成されている。
入力ピン５５ａ，５５ｂ，５５ｃ，５５ｄから与えられる駆動用の垂直転送クロックφ１，φ２，φ３，φ４は、配線５２ａ，５２ｂ，５２ｃ，５２ｄ、コンタクト５３ａ，５３ｂ，５３ｃ，５３ｄ、配線５４ａ，５４ｂ，５４ｃ，５４ｄを介して、画素Ｐおよび転送用画素ＴＰに与えられる。ここでは、添え字のａ，ｂ，ｃ，ｄが一致する配線、コンタクト、および入力ピンがそれぞれ接続される。
配線５４ａは、第１のＴＤＩ転送ゲート電極３１、第１の転送ゲート電極３５と電気的に接続されている。配線５４ｂは、第２のＴＤＩ転送ゲート電極３２、第２の転送ゲート電極３６と電気的に接続されている。配線５４ｃは、第３のＴＤＩ転送ゲート電極３３、第３の転送ゲート電極３７と電気的に接続されている。配線５４ｄは、第４のＴＤＩ転送ゲート電極３４、第４の転送ゲート電極３８と電気的に接続されている。
行列状に設けられた画素Ｐおよび転送用画素ＴＰの各画素列間に画素分離領域４１が形成されている。受光部３９と転送部４０とを含む画素領域の転送部４０側の端には水平ＣＣＤ４３が設けられ、画素領域と水平ＣＣＤ４３との間には電荷蓄積部４４が設けられている。水平ＣＣＤ４３と反対側の端には、過剰電荷を排出するための電荷排出部４５が設けられている。水平ＣＣＤ４３には出力アンプ４６が接続されている。
主に図６を参照して、画素Ｐの構造を説明する。画素Ｐは、第１のＴＤＩ転送ゲート１１、第２のＴＤＩ転送ゲート１２、第３のＴＤＩ転送ゲート１３、第４のＴＤＩ転送ゲート１４から成る４相のＣＣＤで構成される。第１〜第４のＴＤＩ転送ゲート１１〜１４は、それぞれ、１画素ピッチ内に、直下にＴＤＩ転送チャネル１５が形成されるゲート非開口部領域とゲート開口埋め込みフォトダイオード１０を有する。
また、ゲート開口埋め込みフォトダイオード１０と隣接画素のＴＤＩ転送チャネル１５（ゲート非開口部）の間に、画素分離領域４１が形成されている。画素分離領域４１には横型オーバーフロードレインが形成されている。画素分離領域４１として、第２の導電型の高濃度不純物領域からなる電荷排出(オーバーフロー)ドレイン６、第１の導電型の高濃度不純物領域からなるチャネルストップ５および第１の導電型の不純物領域７が形成されている。
画素を構成する４相ＣＣＤの４つのＴＤＩ転送ゲート電極全てについて、ゲート開口部と、ＴＤＩ転送チャネル１５となるゲート非開口部を形成する。ゲート開口部内には、埋め込みフォトダイオード１０が形成される。埋め込みフォトダイオード１０は、シリコン基板表面に形成される第１の導電型の高濃度不純物領域１６と、第１の導電型の高濃度不純物領域１６と接してシリコン基板のより深い領域に形成される第２の導電型の不純物領域１７とからなる。
１画素ピッチ内に、ＣＣＤの画素構成相数である４個のマイクロレンズ１８を、それぞれ、各相のゲート開口部埋め込みフォトダイオード１０に集光するように形成する。マイクロレンズ１８については、ＴＤＩ転送方向（垂直方向Ｄ１）の曲率半径は、ＴＤＩ転送と垂直な方向（水平方向Ｄ２）の曲率半径より大きい。したがって、ＴＤＩ転送方向のＭＴＦの低下が発生することなく、マイクロレンズによるゲート開口部への集光により感度を向上させることができる。
また、ゲート開口部埋め込みフォトダイオード１０の第１の導電型の高濃度不純物領域１６は、第１の導電型の高濃度不純物領域からなるチャネルストップ５と任意の箇所で接している。これによって低ノイズ化が実現できる。
また、隣接する２つの画素のゲート開口部どうしは、いずれの箇所においても繋がっていない。
上述において、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域、第１の導電型の高濃度不純物領域１６として高濃度Ｐ型不純物領域、第２の導電型の不純物領域１７としてＮ型不純物領域がそれぞれ適用され得る。
マイクロレンズ１８は、画素Ｐと独立して作成し、画素Ｐの上部に貼り付けても良い。また、マイクロレンズ１８は、半導体技術により画素Ｐの上部に直接形成しても良い。
（画素の動作）
図９は、実施の形態１のＴＤＩ方式リニアイメージセンサに関して、図６の図中に記載のＡ断面でのポテンシャル断面一次元分布図である。図１０は、実施の形態１のＴＤＩ方式リニアイメージセンサに関して、図６の図中に記載のＢ断面でのポテンシャル断面一次元分布図である。ここで、図９、図１０のポテンシャル分布図は、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域を適用した場合について示している。
図９、図１０を参照して、画素Ｐのポテンシャル図から、本実施形態の画素の動作を説明する。１画素内の各相毎に形成されたマイクロレンズ１８により、画素に入射した光は、各相毎の、対応するゲート開口部埋め込みフォトダイオード１０にそれぞれ集光される。ゲート開口部埋め込みフォトダイオード１０では、光電変換により電荷が発生する。
ここで、ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＨｉｇｈレベル時（ＴＤＩ転送ゲートにＨｉｇｈレベルの電圧が印加された時）のポテンシャルより浅くなるよう設定される。一方、ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＬｏｗレベル時（ＴＤＩ転送ゲートにＬｏｗ電圧が印加された時）のポテンシャルより浅く設定されても良いし、深く設定されても良い。
したがって、水平方向Ｄ２では、図９に示すように、ゲート開口部埋め込みフォトダイオード１０で発生した電荷が、Ｈｉｇｈレベル時のＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。図１０の垂直方向Ｄ１での断面一次元分布図ポテンシャル図からわかるように、ゲート開口部に隣接するゲート狭窄部２０では、ＴＤＩ転送チャネル１５と同一の不純物濃度で形成されているが、ゲート幅が狭いことから、狭チャネル効果が起こり、ポテンシャルが浅くなっている。従って、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、ゲート狭窄部２０へ流れず、全て、ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。
ＴＤＩ転送チャネル１５のＬｏｗレベル時のポテンシャルが、ゲート開口部埋め込みフォトダイオード１０のポテンシャルより浅く設定されている場合は、対応するＴＤＩ転送チャネル１５がＬｏｗレベルとなっているときは、ゲート開口部埋め込みフォトダイオード１０がポテンシャル井戸となり、発生した電荷は、このポテンシャル井戸にとどまり、対応するＴＤＩ転送チャネル１５がＨｉｇｈレベルになったタイミングで、Ｈｉｇｈレベル時のＴＤＩ転送チャネルのポテンシャル井戸に流れ込む。Ｈｉｇｈレベル時のＴＤＩ転送チャネルのポテンシャル井戸に流れ込んだ電荷は、ゲート非開口部の直下のＴＤＩ転送チャネル内で、４相駆動ＣＣＤの転送動作によって、ＴＤＩ転送される。
ＴＤＩ転送チャネル１５のＬｏｗレベル時のポテンシャルが、ゲート開口部埋め込みフォトダイオード１０のポテンシャルより深く設定されている場合は、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、Ｌｏｗレベル時のＴＤＩ転送チャネルに流れ込み、ゲート非開口部の直下のＴＤＩ転送チャネル内で、４相駆動ＣＣＤの転送動作によって、ＴＤＩ転送される。
（転送動作）
次に、ＴＤＩ方式リニアイメージセンサ１００の転送動作について説明する。再び図５を参照して、入射光の光電変換により画素Ｐの内部に発生した信号電荷は、時間遅延積分（ＴＤＩ）動作により垂直方向Ｄ１へ転送される。受光部３９において時間遅延積分（ＴＤＩ）された信号電荷は、転送部４０を電荷蓄積部４４へ向かって垂直方向Ｄ１へと転送される。電荷蓄積部４４に一旦蓄積された信号電荷は、１水平期間ごとに水平ＣＣＤ４３へと転送され、次に、水平ＣＣＤ４３内を水平方向Ｄ２へと転送されて、出力アンプ４６から読み出される。
（状態４の電荷の流れ）
次に、４相駆動の４つの状態のうち、従来技術で問題となった状態４において、本実施の形態では、どのように光が入射し、光電効果により発生した電荷が蓄積されるかを説明する。
図１１は、本実施の形態における４相駆動の状態４におけるチャネルポテンシャルと電荷の流れを表わす図である。
ＴＤＩ方式リニアイメージセンサにおいて、マイクロレンズが各相毎に形成されているため、各相の電極領域上部に入射した光は、それぞれ、各相のゲート開口部埋め込みフォトダイオードに集光される。ゲート開口部埋め込みフォトダイオードで、光電効果で発生した電荷は、ポテンシャル勾配により、同一相のゲート非開口部のＴＤＩ転送チャネルポテンシャル井戸へ流れる。したがって、入射した光により発生した電荷は、全て被写体の直下にあるＣＣＤチャネルポテンシャル井戸に集められ、隣接のＣＣＤチャネルポテンシャル井戸へ流れる問題は発生せず、ＴＤＩ転送方向のＭＴＦの低下は起こらないことがわかる。
（効果）
以上のように、本実施の形態は、ＴＤＩ方式リニアイメージセンサにマイクロレンズを搭載した際に、１相の電極に集光することにより発生する、ＴＤＩ転送方向ＭＴＦの低下という、ＴＤＩ方式リニアイメージセンサ固有の課題をマイクロレンズによる感度向上という効果を損なうことなく解決することができる。すなわち、本実施の形態によれば、各相において形成されたマイクロレンズにより、ゲート開口部埋め込みフォトダイオードに入射光が集光され、ゲート電極であるポリシリコン層による光吸収が抑制され、感度の著しい向上が実現されるとともに、同時に、各相の電極領域上部に入射した光は、各相の領域にそれぞれ集光されるため、ＴＤＩ転送方向のＭＴＦの低下が発生せず、高性能なＴＤＩ方式リニアイメージセンサを提供できる。
（変形例）
なお、本実施の形態では、画素を構成する４相ＣＣＤの４つのＴＤＩ転送ゲート電極全てについて、ゲート開口部と、ＴＤＩ転送チャネル１５となるゲート非開口部を形成しているが、もちろん、画素を構成する４相ＣＣＤの一部のＴＤＩ転送ゲート電極について、ゲート開口部を形成してもよい。その場合は、ＴＤＩ転送ゲート電極全てについてゲート開口部を形成する場合に比べて、感度向上の効果の度合いは若干低下するものの、ＴＤＩ転送方向のＭＴＦの低下の回避、および感度の向上という効果は維持することができる。
また、ＴＤＩ転送方向（垂直方向Ｄ１）に曲率半径を有さない、シリンドリカル型のマイクロレンズを用いてもよい。この場合においても、ＴＤＩ転送方向のＭＴＦの低下の回避は実現される。また、感度の向上率が若干低下するものの、シリンドリカル型のマイクロレンズにおける、ＴＤＩ転送と垂直な方向（水平方向Ｄ２）の曲率によって、ゲート開口部へ光が集光され、感度の向上が得られるという効果を有する。
さらに、画素分離領域４１に、横型オーバーフロードレインを形成しない構成を用いても良い。横型オーバーフロードレインを形成しない構成について、図１２は拡大平面図を、図１３は、図１２の図中に記載のＡ断面での断面構造図、図１４は、図１２の図中に記載のＢ断面での断面構造図を示している。
なお、本実施の形態では、１画素ピッチ内に、ＣＣＤの画素構成相数である４個のマイクロレンズ１８を、それぞれ、各相のゲート開口部埋め込みフォトダイオード１０に集光するように形成したが、４個のマイクロレンズ１８のうち、１個、２個または３個のマイクロレンズ１８のみを各相のゲート開口部埋め込みフォトダイオード１０に集光するように形成するものとしてもよい。
（実施の形態２）
本発明の実施の形態２のＴＤＩ方式リニアイメージセンサの構成について、図１５〜図１８を用いて説明する。
図１５は、実施の形態２のＴＤＩ方式リニアイメージセンサの拡大平面図である。図１６は、実施の形態２のＴＤＩ方式リニアイメージセンサに関して、図１５の図中に記載のＡ断面での断面構造図である。図１７は、実施の形態２のＴＤＩ方式リニアイメージセンサに関して、図１５の図中に記載のＢ断面での断面構造図である。
実施の形態２のＴＤＩ方式リニアイメージセンサと実施の形態１のＴＤＩ方式リニアイメージセンサとが相違する点は、実施の形態２では、図１５および図１７に示されるように、ゲート狭窄部２０の下部に、チャネルストップ５が延在している点である。
すなわち、本実施の形態では、隣接する２つの層のゲート開口部内に形成された埋込みフォトダイオード１０の間に、第１の導電型の高濃度不純物領域からなるチャネルストップ５が形成されている。
図１８は、実施の形態２のＴＤＩ方式リニアイメージセンサに関して、図１５の図中に記載のＢ断面でのポテンシャル断面一次元分布図である。ここで、図１８のポテンシャル分布図は、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域を適用した場合について示している。また、実施の形態２のＴＤＩ方式リニアイメージセンサに関して、図１５の図中に記載のＡ断面でのポテンシャル断面一次元分布図は、実施の形態１の図９と同じである。
主に図９、図１８を参照して、画素Ｐのポテンシャル図から、本実施形態の画素の動作を説明する。
１画素内の各相毎に形成されたマイクロレンズ１８により、画素に入射した光は、各相毎の、対応するゲート開口部埋め込みフォトダイオード１０にそれぞれ集光される。ゲート開口部埋め込みフォトダイオード１０では、光電変換により電荷が発生する。
ここで、ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＨｉｇｈレベル時（ＴＤＩ転送ゲートにＨｉｇｈ電圧が印加された時）のポテンシャルより浅くなるよう設定される。ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＬｏｗレベル時（ＴＤＩ転送ゲートにＬｏｗ電圧が印加された時）のポテンシャルより浅く設定されても良いし、深く設定されても良い。従って、水平方向Ｄ２では、図９に示すように、ゲート開口部埋め込みフォトダイオード１０で発生した電荷が、Ｈｉｇｈレベル時のＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。
本実施の形態では、垂直方向Ｄ１での断面一次元分布図ポテンシャル図は、図１８に示すように、ゲート開口部に隣接するゲート狭窄部２０の下では、チャネルストップ５が形成され、ポテンシャルが浅くなっている。従って、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、ゲート狭窄部２０へ流れず、全て、ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。
（効果）
以上のように、本実施の形態では、第１の実施形態と同様に、各相において形成されたマイクロレンズにより、ゲート開口部埋め込みフォトダイオードに入射光が集光され、ゲート電極であるポリシリコン層による光吸収が抑制され、感度の著しい向上が実現される。また、同時に、各相の電極領域上部に入射した光は、各相の領域にそれぞれ集光されるため、ＴＤＩ転送方向のＭＴＦの低下が発生せず、高性能なＴＤＩ方式リニアイメージセンサを提供できる。
（実施の形態３）
本発明の実施の形態３のＴＤＩ方式リニアイメージセンサの構成について、図１９〜図２１を用いて説明する。図１９は、実施の形態３のＴＤＩ方式リニアイメージセンサの拡大平面図である。図２０は、実施の形態３のＴＤＩ方式リニアイメージセンサに関して、図１９の図中に記載のＡ断面での断面構造図である。図２１は、実施の形態２のＴＤＩ方式リニアイメージセンサに関して、図１９の図中に記載のＢ断面での断面構造図である。
以下では、実施の形態１と相違する点を中心に説明する。
主に図１９を参照して、画素Ｐの構造を説明する。
画素Ｐは、第１のＴＤＩ転送ゲート２１、第２のＴＤＩ転送ゲート２２、第３のＴＤＩ転送ゲート２３から成る３相のＣＣＤで構成される。第１〜第３のＴＤＩ転送ゲート２１〜２３は、それぞれ、１画素ピッチ内に、直下にＴＤＩ転送チャネル１５が形成されるゲート非開口部領域とゲート開口埋め込みフォトダイオード１０を有する。また、ゲート開口埋め込みフォトダイオード１０と隣接画素のＴＤＩ転送チャネル１５（ゲート非開口部）の間に、画素分離領域４１が形成されており、画素分離領域に横型オーバーフロードレインが形成されている。画素分離領域４１として、第２の導電型の高濃度不純物領域からなる電荷排出ドレイン６、第１の導電型の高濃度不純物領域からなるチャネルストップ５および第１の導電型の不純物領域７が形成されている。上述において、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域、電荷排出ドレイン６として高濃度Ｎ型不純物領域、チャネルストップ５として高濃度Ｐ型不純物領域、第１の導電型の不純物領域７としてＰ型不純物領域がそれぞれ適用され得る。
実施の形態１の変形例で説明したように画素分離領域に、横型オーバーフロードレインを形成しない構成でももちろん良い。
画素を構成する３相ＣＣＤの３つのＴＤＩ転送ゲート電極全てについて、ゲート開口部と、ＴＤＩ転送チャネル１５となるゲート非開口部を形成する。そのゲート開口部には、シリコン基板表面に第１の導電型の高濃度不純物領域１６を形成するとともに、その第１の導電型の高濃度不純物領域１６に接し、シリコン基板のより深い領域に設けた第２の導電型の不純物領域１７を設け、埋め込みフォトダイオード１０を形成する。そして、１画素ピッチ内に、ＣＣＤの画素構成相数である３個のマイクロレンズ１８を、それぞれ、各相のゲート開口部埋め込みフォトダイオード１０に集光するように形成する。そのマイクロレンズ１８については、ＴＤＩ転送方向（垂直方向Ｄ１）の曲率半径は、ＴＤＩ転送と垂直な方向（水平方向Ｄ２）の曲率半径より大きい。
ゲート開口部埋め込みフォトダイオード１０の第１の導電型の高濃度不純物領域１６は、第１の導電型の高濃度不純物領域からなるチャネルストップ５と、任意の箇所で接している。
上述において、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域、高濃度不純物領域１６として高濃度Ｐ型不純物領域、不純物領域１７としてＮ型不純物領域がそれぞれ適用され得る。
マイクロレンズ１８は、画素Ｐと独立して作成し、画素Ｐの上部に貼り付けても良い。また、マイクロレンズ１８は、半導体技術により画素Ｐの上部に直接形成しても良い。
本実施の形態の画素Ｐのポテンシャル図は、第１の実施形態と同じであるから、図９、図１０を参照して、本実施形態の画素の動作を説明する。
図９を参照して、１画素内の各相毎に形成されたマイクロレンズ１８により、画素に入射した光は、各相毎の、対応するゲート開口部埋め込みフォトダイオード１０にそれぞれ集光される。ゲート開口部埋め込みフォトダイオード１０では、光電変換により電荷が発生する。
ここで、ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＨｉｇｈレベル時（ＴＤＩ転送ゲートにＨｉｇｈ電圧が印加された時）のポテンシャルより浅くなるよう設定される。ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＬｏｗレベル時（ＴＤＩ転送ゲートにＬｏｗ電圧が印加された時）のポテンシャルより浅く設定されても良いし、深く設定されても良い。従って、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込む。
図１０を参照して、ゲート開口部に隣接するゲート狭窄部２０では、ＴＤＩ転送チャネル１５と同一の不純物濃度で形成されているが、ゲート幅が狭いことから、狭チャネル効果が起こり、ポテンシャルが浅くなっている。従って、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、ゲート狭窄部２０へ流れず、全て、ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。なお、実施の形態２と同様に、ゲート狭窄部２０の下部に、チャネルストップ５を延在させても良い。この場合も、ゲート狭窄部２０の下では、チャネルストップ５により、ポテンシャルが浅くなっており、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、ゲート狭窄部２０へ流れず、全て、ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。
ＴＤＩ転送チャネル１５のＬｏｗレベルポテンシャルが、ゲート開口部埋め込みフォトダイオード１０のポテンシャルより浅く設定されている場合は、対応するＴＤＩ転送チャネル１５がＬｏｗレベルとなっているときは、ゲート開口部埋め込みフォトダイオード１０がポテンシャル井戸となり、発生した電荷は、このポテンシャル井戸にとどまることとなり、対応するＴＤＩ転送チャネル１５がＨｉｇｈレベルになったタイミングで、ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込む。ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込んだ電荷は、ゲート非開口部の直下のＴＤＩ転送チャネル内で、３相駆動ＣＣＤの転送動作により、電荷がＴＤＩ転送される。
ＴＤＩ転送チャネル１５のＬｏｗレベルポテンシャルが、ゲート開口部埋め込みフォトダイオード１０のポテンシャルより深く設定されている場合は、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、ＬｏｗレベルＴＤＩ転送チャネルに流れ込み、ゲート非開口部の直下のＴＤＩ転送チャネル内で、３相駆動ＣＣＤの転送動作により、電荷がＴＤＩ転送される。
（効果）
本実施の形態によれば、各相において形成されたマイクロレンズにより、ゲート開口部埋め込みフォトダイオードに入射光が集光され、ゲート電極であるポリシリコン層による光吸収が抑制され、感度の著しい向上が実現される。また、同時に、各相の電極領域上部に入射した光は、各相の領域にそれぞれ集光されるため、実施の形態１の４相ＣＣＤの場合と同様、ＴＤＩ転送方向のＭＴＦの低下が発生せず、高性能なＴＤＩ方式リニアイメージセンサを提供できる。
（変形例）
なお、本実施の形態では、画素を構成する３相ＣＣＤの３つのＴＤＩ転送ゲート電極全てについて、ゲート開口部と、ＴＤＩ転送チャネル１５となるゲート非開口部を形成しているが、もちろん、画素を構成する３相ＣＣＤの一部のＴＤＩ転送ゲート電極について、ゲート開口部を形成してもよく、その場合は、ＴＤＩ転送ゲート電極全てについてゲート開口部を形成する場合に比べて、感度向上の効果の度合いは若干低下するものの、ＴＤＩ転送方向のＭＴＦの低下の回避、および感度の向上という効果については有する。
（実施の形態４）
本発明の実施の形態４のＴＤＩ方式リニアイメージセンサの構成について、図２２〜図２４を用いて説明する。図２２は、実施の形態４のＴＤＩ方式リニアイメージセンサの拡大平面図である。図２３は、実施の形態４のＴＤＩ方式リニアイメージセンサに関して、図２２の図中に記載のＡ断面での断面構造図である。図２４は、実施の形態４のＴＤＩ方式リニアイメージセンサに関して、図２２の図中に記載のＢ断面での断面構造図である。
実施の形態４のＴＤＩ方式リニアイメージセンサと実施の形態１のＴＤＩ方式リニアイメージセンサとが相違する点は、実施の形態４では、画素Ｐの各ＴＤＩ転送ゲートは、隣接画素の各ＴＤＩ転送ゲートと完全に切断されており、実施の形態１〜３のように、ゲート狭窄部２０によって接続されていない点である。
実施の形態２においてゲート狭窄部２０の直下にチャネルストップ５が形成されたのと同様に、本実施の形態では、ゲート狭窄部２０は除去されるものの、実施の形態２においてゲート狭窄部２０直下に形成されるチャネルストップ５は本実施の形態でも除去せず形成される。
画素Ｐの各ＴＤＩ転送ゲートは、隣接画素の各ＴＤＩ転送ゲートと完全に切断されているから、各画素ピッチ毎に、アルミ配線２４とゲートコンタクト２５が形成され、第１〜第４のＴＤＩ転送ゲートに印加電圧を供給する。マイクロレンズ１８により集光が行われるため、ゲート開口部埋め込みフォトダイオード１０の領域の直上にアルミ配線が形成されなければ、本実施の形態のように、ＴＤＩ転送チャネル１５の直上にアルミ配線２４を形成しても、アルミ配線による光の入射の妨げにより、感度が低下するということは起きない。
実施の形態４のＴＤＩ方式リニアイメージセンサに関して、図２２の図中に記載のＡ断面でのポテンシャル断面一次元分布図は、実施の形態１の図９と同じであり、図２２の図中に記載のＢ断面でのポテンシャル断面一次元分布図は、実施の形態２の図１８と同じであるから、図９および図１８を参照して、本実施形態の画素の動作を説明する。
主に図９、図１８を参照して、画素Ｐのポテンシャル図から、本実施形態の画素の動作を説明する。
１画素内の各相毎に形成されたマイクロレンズ１８により、画素に入射した光は、各相毎の、対応するゲート開口部埋め込みフォトダイオード１０にそれぞれ集光される。ゲート開口部埋め込みフォトダイオード１０では、光電変換により電荷が発生する。
ここで、ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＨｉｇｈレベル時（ＴＤＩ転送ゲートにＨｉｇｈ電圧が印加された時）のポテンシャルより浅くなるよう設定される。ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＬｏｗレベル時（ＴＤＩ転送ゲートにＬｏｗ電圧が印加された時）のポテンシャルより浅く設定されても良いし、深く設定されても良い。従って、水平方向Ｄ２では、図９に示すように、ゲート開口部埋め込みフォトダイオード１０で発生した電荷が、Ｈｉｇｈレベル時のＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。
本実施の形態では、垂直方向Ｄ１では、図１８に示すように、ゲート開口部埋め込みフォトダイオード１０で発生した電荷が、垂直方向Ｄ１には流れず（チャネルストップ５によりポテンシャルが浅くなっている）、全て、ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。
（効果）
以上のように、本実施の形態では、第１の実施形態と同様に、各相において形成されたマイクロレンズにより、ゲート開口部埋め込みフォトダイオードに入射光が集光され、ゲート電極であるポリシリコン層による光吸収が抑制され、感度の著しい向上が実現される。また、同時に、各相の電極領域上部に入射した光は、各相の領域にそれぞれ集光されるため、ＴＤＩ転送方向のＭＴＦの低下が発生せず、高性能なＴＤＩ方式リニアイメージセンサを提供できる。
（実施の形態５）
本発明の実施の形態５のＴＤＩ方式リニアイメージセンサの構成について、図２５〜図２７を用いて説明する。図２５は、実施の形態５のＴＤＩ方式リニアイメージセンサの拡大平面図である。図２６は、実施の形態５のＴＤＩ方式リニアイメージセンサに関して、図２５の図中に記載のＡ断面での断面構造図である。図２７は、実施の形態５のＴＤＩ方式リニアイメージセンサに関して、図２５の図中に記載のＢ断面での断面構造図である。
主に図２５を参照して、画素Ｐの構造を説明する。
画素Ｐは、第１のＴＤＩ転送ゲート１１、第２のＴＤＩ転送ゲート１２、第３のＴＤＩ転送ゲート１３、第４のＴＤＩ転送ゲート１４から成る４相のＣＣＤで構成され、第１〜第４のＴＤＩ転送ゲート１１〜１４は、それぞれ、１画素ピッチ内に、直下にＴＤＩ転送チャネル１５が形成されるゲート非開口部領域とゲート開口埋め込みフォトダイオード１０を有する。
ゲート開口埋め込みフォトダイオード１０は、第１の導電型の高濃度不純物領域からなるゲート開口チャネルストップ６０を介して、隣接画素のゲート開口埋め込みフォトダイオード１０と接続される。ゲート開口チャネルストップ６０は、チャネルストップ５において、直上のゲートが開口している領域である。従って、ゲート開口埋め込みフォトダイオード１０と、隣接画素のゲート開口埋め込みフォトダイオード１０は、ゲート開口チャネルストップ６０で分離されることとなる。
一方、ＴＤＩ転送チャネル１５（ゲート非開口部）は、隣接画素のＴＤＩ転送チャネル１５（ゲート非開口部）と、１対の第１の導電型の不純物領域７と、それらに挟まれて形成された第２の導電型の高濃度不純物領域からなる電荷排出ドレイン６で、分離される。上述において、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域、電荷排出ドレイン６として高濃度Ｎ型不純物領域、チャネルストップ５として高濃度Ｐ型不純物領域、第１の導電型の不純物領域７としてＰ型不純物領域がそれぞれ適用され得る。
ゲート開口埋め込みフォトダイオード１０には、シリコン基板表面に第１の導電型の高濃度不純物領域１６を形成するとともに、その第１の導電型の高濃度不純物領域１６に接し、シリコン基板のより深い領域に設けた第２の導電型の不純物領域１７を設け、埋め込みフォトダイオードを形成する。
チャネルストップ５を介して互いに隣接する１対の２画素内に、ＣＣＤの画素構成相数である４個のマイクロレンズ１８を、各相における、ゲート開口部埋め込みフォトダイオード１０とゲート開口チャネルストップ６０と隣接ゲート開口部埋め込みフォトダイオード１０を合わせた領域に集光するように形成する。そのマイクロレンズ１８については、ＴＤＩ転送方向（垂直方向Ｄ１）の曲率半径は、ＴＤＩ転送と垂直な方向（水平方向Ｄ２）の曲率半径より大きい。ゲート開口部埋め込みフォトダイオード１０の第１の導電型の高濃度不純物領域１６は、チャネルストップ５と、任意の箇所で接している。
上述において、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域、高濃度不純物領域１６として高濃度Ｐ型不純物領域、不純物領域１７としてＮ型不純物領域がそれぞれ適用され得る。
マイクロレンズ１８は、画素Ｐと独立して作成し、画素Ｐの上部に貼り付けても良い。また、マイクロレンズ１８は、半導体技術により画素Ｐの上部に直接形成しても良い。
（効果）
以上のように、本実施の形態では、第１の実施形態と同様に、各相において形成されたマイクロレンズにより、ゲート開口部埋め込みフォトダイオードに入射光が集光され、ゲート電極であるポリシリコン層による光吸収が抑制され、感度の著しい向上が実現される。また、同時に、各相の電極領域上部に入射した光は、各相の領域にそれぞれ集光されるため、ＴＤＩ転送方向のＭＴＦの低下が発生せず、高性能なＴＤＩ方式リニアイメージセンサを提供できる。
（実施の形態６）
本発明の実施の形態６のＴＤＩ方式リニアイメージセンサの構成について、図２８〜図３１を用いて説明する。
図２８は、実施の形態６のＴＤＩ方式リニアイメージセンサの回路構成を示す概略平面図である。図２９は、実施の形態６のＴＤＩ方式リニアイメージセンサの拡大平面図である。図３０は、実施の形態６のＴＤＩ方式リニアイメージセンサに関して、図２９の図中に記載のＡ断面での断面構造図である。図３１は、実施の形態６のＴＤＩ方式リニアイメージセンサに関して、図２９の図中に記載のＢ断面での断面構造図である。
図２８を参照して、ＴＤＩ方式リニアイメージセンサ１００では、半導体基板３０の表面に画素Ｐと転送用画素ＴＰとが各々行列状に設けられている。半導体基板３０は、たとえば、Ｓｉ（シリコン）基板である。
画素Ｐおよび転送用画素ＴＰが行列状に配置された画素領域は、受光部３９と転送部４０に分けられる。受光部３９は、画素Ｐを行列状に配置した領域で、図２８中に矢印で示した範囲が受光部３９の垂直方向Ｄ１の範囲を表している。転送部４０は、転送用画素ＴＰを行列状に配置した領域で、図２８中に矢印で示した範囲が転送部４０の垂直方向Ｄ１の範囲を表している。受光部３９と転送部４０は半導体基板３０上に隣接して設けられている。図２８においては、画素Ｐと転送用画素ＴＰに相当する部分を、各々１画素分、太線の四角形で示している。図２８に示した例としては、受光部３９には、垂直６画素×水平１０画素の画素Ｐが行列状に配置され、転送部４０には、垂直２画素×水平１０画素の転送用画素ＴＰが行列状に配置されている。
画素Ｐは、入射光を光電変換して信号電荷を発生する光検出器からなる。
画素Ｐは、水平方向Ｄ２に延在し、垂直方向Ｄ１へ電極が４つ並設された転送電極４９を有している。転送電極４９は、画素Ｐに発生した信号電荷を電荷蓄積部４４に転送する垂直転送ゲートを構成している。転送電極４９は、第１のＴＤＩ転送ゲート電極３１、第２のＴＤＩ転送ゲート電極３２、第３のＴＤＩ転送ゲート電極３３、第４のＴＤＩ転送ゲート電極３４を有している。これにより、４相駆動にすることができる。第１のＴＤＩ転送ゲート電極３１、第２のＴＤＩ転送ゲート電極３２、第３のＴＤＩ転送ゲート電極３３、第４のＴＤＩ転送ゲート電極３４の各々は、図２９に示されるＴＤＩ転送チャネル１５を形成するゲート非開口部と、ゲート開口部埋め込みフォトダイオード１０とを有する。
転送用画素ＴＰは、水平方向Ｄ２に延在し、垂直方向Ｄ１へ電極が４つ並設された転送電極５０を有している。転送電極５０は、画素Ｐに発生した信号電荷を電荷蓄積部４４に転送する垂直転送ゲートを構成している。転送電極５０は、第１の転送ゲート電極３５、第２の転送ゲート電極３６、第３の転送ゲート電極３７、第４の転送ゲート電極３８を有している。図示されていないが、転送用画素ＴＰの上方には被写体からの光が入射しないように遮光膜が設けられている。
転送用画素ＴＰは、ゲート開口部埋め込みフォトダイオード１０を有していない点で画素Ｐと異なる。
第１のＴＤＩ転送ゲート電極３１、第２のＴＤＩ転送ゲート電極３２、第３のＴＤＩ転送ゲート電極３３、第４のＴＤＩ転送ゲート電極３４、第１の転送ゲート電極３５、第２の転送ゲート電極３６、第３の転送ゲート電極３７、第４の転送ゲート電極３８は、たとえば、ポリシリコン（多結晶シリコン）などで形成されている。本実施の形態では、第２のＴＤＩ転送ゲート電極３２、第４のＴＤＩ転送ゲート電極３４、第２の転送ゲート電極３６、第４の転送ゲート電極３８は、１層目のポリシリコン層で形成されている。また、第１のＴＤＩ転送ゲート電極３１、第３のＴＤＩ転送ゲート電極３３、第１の転送ゲート電極３５、第３の転送ゲート電極３７は、２層目のポリシリコン層で形成されている。
入力ピン５５ａ，５５ｂ，５５ｃ，５５ｄから与えられる駆動用の垂直転送クロックφ１，φ２，φ３，φ４は、配線５２ａ，５２ｂ，５２ｃ，５２ｄ、コンタクト５３ａ，５３ｂ，５３ｃ，５３ｄ、配線５４ａ，５４ｂ，５４ｃ，５４ｄを介して、画素Ｐおよび転送用画素ＴＰに与えられる。ここでは、添え字のａ，ｂ，ｃ，ｄが一致する配線、コンタクト、および入力ピンがそれぞれ接続される。
配線５４ａは、第１のＴＤＩ転送ゲート電極３１、第１の転送ゲート電極３５と電気的に接続されている。配線５４ｂは、第２のＴＤＩ転送ゲート電極３２、第２の転送ゲート電極３６と電気的に接続されている。配線５４ｃは、第３のＴＤＩ転送ゲート電極３３、第３の転送ゲート電極３７と電気的に接続されている。配線５４ｄは、第４のＴＤＩ転送ゲート電極３４、第４の転送ゲート電極３８と電気的に接続されている。
受光部３９と転送部４０とを含む画素領域の転送部４０側の端には水平ＣＣＤ４３が設けられ、画素領域と水平ＣＣＤ４３との間には電荷蓄積部４４が設けられている。水平ＣＣＤ４３と反対側の端には、過剰電荷を排出するための電荷排出部４５が設けられている。水平ＣＣＤ４３には出力アンプ４６が接続されている。
主に図２９を参照して、画素Ｐの構造を説明する。画素Ｐは、第１のＴＤＩ転送ゲート１１、第２のＴＤＩ転送ゲート１２、第３のＴＤＩ転送ゲート１３、第４のＴＤＩ転送ゲート１４から成る４相のＣＣＤで構成される。第１〜第４のＴＤＩ転送ゲート１１〜１４は、それぞれ、１画素ピッチ内に、直下にＴＤＩ転送チャネル１５が形成されるゲート非開口部領域とゲート開口埋め込みフォトダイオード１０を有する。
列方向となるＴＤＩ転送方向、および行方向となるＴＤＩ転送と垂直な方向において、画素ピッチの１／２のピッチにて、前記ゲート開口埋め込みフォトダイオード１０が形成され、互いに隣り合うゲート開口埋め込みフォトダイオード１０の列は、ＴＤＩ転送方向に、画素ピッチの１／４だけずれて配置され、２行２列のゲート開口埋め込みフォトダイオード１０で１画素が構成される。前記２列のゲート開口埋め込みフォトダイオード１０を挟んで、ＴＤＩ転送方向に転送チャネル１５が延伸する。
また、互いに隣り合う２列のゲート開口埋め込みフォトダイオード１０の間には、転送チャネル１５と、第２の導電型の高濃度不純物領域からなる電荷排出(オーバーフロー)ドレイン６が、交互に、ＴＤＩ転送方向に延伸して形成される。転送チャネル１５と、電荷排出(オーバーフロー)ドレイン６で挟まれた、ＴＤＩ転送ゲート１１〜１４の領域のうち、ゲート開口埋め込みフォトダイオード１０が形成されていないＴＤＩ転送ゲート領域に対して、その直下に、第１の導電型の不純物領域７が形成される。さらに、ゲート開口埋め込みフォトダイオード１０および転送チャネル１５および電荷排出(オーバーフロー)ドレイン６および第１の導電型の不純物領域７を除いた領域には、第１の導電型の高濃度不純物領域からなるチャネルストップ５が形成される。
また、各相のＴＤＩ転送ゲート１１〜１４は、夫々、ゲート開口埋め込みフォトダイオード１０の近傍のみ、ＴＤＩ転送方向のゲート長が拡大される。
画素を構成する４相ＣＣＤの４つのＴＤＩ転送ゲート電極全てについて、ゲート開口部と、ＴＤＩ転送チャネル１５となるゲート非開口部を形成する。ゲート開口部内には、埋め込みフォトダイオード１０が形成される。埋め込みフォトダイオード１０は、シリコン基板表面に形成される第１の導電型の高濃度不純物領域１６と、第１の導電型の高濃度不純物領域１６と接してシリコン基板のより深い領域に形成される第２の導電型の不純物領域１７とからなる。
１画素ピッチ内に、ＣＣＤの画素構成相数である４個のマイクロレンズ１８を、それぞれ、各相のゲート開口部埋め込みフォトダイオード１０に集光するように形成する。すなわち、列方向となるＴＤＩ転送方向、および行方向となるＴＤＩ転送と垂直な方向において、画素ピッチの１／２のピッチにて、マイクロレンズが形成され、互いに隣り合うマイクロレンズの列は、ＴＤＩ転送方向に、画素ピッチの１／４だけずれて、ゲート開口部に集光されるよう、配置される。したがって、ＴＤＩ転送方向のＭＴＦの低下が発生することなく、マイクロレンズによるゲート開口部への集光により感度を向上させることができる。
また、ゲート開口部埋め込みフォトダイオード１０の第１の導電型の高濃度不純物領域１６は、第１の導電型の高濃度不純物領域からなるチャネルストップ５と任意の箇所で接している。これによって低ノイズ化が実現できる。
また、隣接する２つの画素のゲート開口部どうしは、いずれの箇所においても繋がっていない。
また、各相のＴＤＩ転送ゲートは、図２９に示すように、夫々、ゲート開口部の近傍のみ、転送方向のゲート長が拡大されている。これにより、ゲート開口部のＴＤＩ転送方向の開口長を長く取ることができ、感度が向上する。電荷排出(オーバーフロー)ドレイン６は、図３０に示すように、ＴＤＩ転送方向に直線状に形成されず、各相のＴＤＩ転送ゲートの直下において、ＴＤＩ転送方向と垂直な方向へ、ゲート開口部から離れるように形成される。これにより、ゲート開口部埋め込みフォトダイオード１０と電荷排出(オーバーフロー)ドレイン６に挟まれて形成される第１の導電型の高濃度不純物領域からなるチャネルストップ５の幅が長く確保可能となり、ゲート開口部埋め込みフォトダイオード１０と電荷排出(オーバーフロー)ドレイン６の間の耐圧が向上する。
また、各相のゲート開口部は、図２９に示すように、電荷転送チャネルと接しない辺については、角が面取りされた形状になっている。これにより、ゲート開口部と電荷排出(オーバーフロー)ドレイン６に挟まれて形成される第１の導電型の高濃度不純物領域からなるチャネルストップ５の幅が長く確保可能となり、ゲート開口部埋め込みフォトダイオード１０と電荷排出(オーバーフロー)ドレイン６の間の耐圧が向上する。
上述において、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域、第１の導電型の高濃度不純物領域１６として高濃度Ｐ型不純物領域、第２の導電型の不純物領域１７としてＮ型不純物領域がそれぞれ適用され得る。
マイクロレンズ１８は、画素Ｐと独立して作成し、画素Ｐの上部に貼り付けても良い。また、マイクロレンズ１８は、半導体技術により画素Ｐの上部に直接形成しても良い。
（画素の動作）
図３２は、実施の形態６のＴＤＩ方式リニアイメージセンサに関して、図２９の図中に記載のＡ断面でのポテンシャル断面一次元分布図である。図３３は、実施の形態６のＴＤＩ方式リニアイメージセンサに関して、図２９の図中に記載のＢ断面でのポテンシャル断面一次元分布図である。ここで、図３２、図３３のポテンシャル分布図は、半導体基板３０としてＰ型Ｓｉ基板、ＴＤＩ転送チャネル１５としてＮ型不純物領域を適用した場合について示している。
図３２、図３３を参照して、画素Ｐのポテンシャル図から、本実施形態の画素の動作を説明する。１画素内の各相毎に形成されたマイクロレンズ１８により、画素に入射した光は、各相毎の、対応するゲート開口部埋め込みフォトダイオード１０にそれぞれ集光される。ゲート開口部埋め込みフォトダイオード１０では、光電変換により電荷が発生する。
ここで、ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＨｉｇｈレベル時（ＴＤＩ転送ゲートにＨｉｇｈレベルの電圧が印加された時）のポテンシャルより浅くなるよう設定される。一方、ゲート開口部埋め込みフォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のＬｏｗレベル時（ＴＤＩ転送ゲートにＬｏｗ電圧が印加された時）のポテンシャルより浅く設定されても良いし、深く設定されても良い。
したがって、水平方向Ｄ２では、図３２に示すように、ゲート開口部埋め込みフォトダイオード１０で発生した電荷が、Ｈｉｇｈレベル時のＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。図３３の垂直方向Ｄ１での断面一次元分布図ポテンシャル図からわかるように、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、ポテンシャルが浅くなっている、第１の導電型の高濃度不純物領域からなるチャネルストップ５へ流れず、全て、ＨｉｇｈレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込むこととなる。
ＴＤＩ転送チャネル１５のＬｏｗレベル時のポテンシャルが、ゲート開口部埋め込みフォトダイオード１０のポテンシャルより浅く設定されている場合は、対応するＴＤＩ転送チャネル１５がＬｏｗレベルとなっているときは、ゲート開口部埋め込みフォトダイオード１０がポテンシャル井戸となり、発生した電荷は、このポテンシャル井戸にとどまり、対応するＴＤＩ転送チャネル１５がＨｉｇｈレベルになったタイミングで、Ｈｉｇｈレベル時のＴＤＩ転送チャネルのポテンシャル井戸に流れ込む。Ｈｉｇｈレベル時のＴＤＩ転送チャネルのポテンシャル井戸に流れ込んだ電荷は、ゲート非開口部の直下のＴＤＩ転送チャネル内で、４相駆動ＣＣＤの転送動作によって、ＴＤＩ転送される。
ＴＤＩ転送チャネル１５のＬｏｗレベル時のポテンシャルが、ゲート開口部埋め込みフォトダイオード１０のポテンシャルより深く設定されている場合は、ゲート開口部埋め込みフォトダイオード１０で発生した電荷は、Ｌｏｗレベル時のＴＤＩ転送チャネルに流れ込み、ゲート非開口部の直下のＴＤＩ転送チャネル内で、４相駆動ＣＣＤの転送動作によって、ＴＤＩ転送される。
（転送動作）
次に、ＴＤＩ方式リニアイメージセンサ１００の転送動作について説明する。再び図２８を参照して、入射光の光電変換により画素Ｐの内部に発生した信号電荷は、時間遅延積分（ＴＤＩ）動作により垂直方向Ｄ１へ転送される。受光部３９において時間遅延積分（ＴＤＩ）された信号電荷は、転送部４０を電荷蓄積部４４へ向かって垂直方向Ｄ１へと転送される。電荷蓄積部４４に一旦蓄積された信号電荷は、１水平期間ごとに水平ＣＣＤ４３へと転送され、次に、水平ＣＣＤ４３内を水平方向Ｄ２へと転送されて、出力アンプ４６から読み出される。
（効果）
本実施の形態は、実施の形態１と同様、ＴＤＩ方式リニアイメージセンサにマイクロレンズを搭載した際に、１相の電極に集光することにより発生する、ＴＤＩ転送方向ＭＴＦの低下という、ＴＤＩ方式リニアイメージセンサ固有の課題をマイクロレンズによる感度向上という効果を損なうことなく解決することができる。
すなわち、本実施の形態によれば、各相において形成されたマイクロレンズによって、ゲート開口部埋め込みフォトダイオードに入射光が集光され、ゲート電極であるポリシリコン層による光吸収が抑制され、感度の著しい向上が実現される。これと同時に、各相の電極領域上部に入射した光は、各相の領域にそれぞれ集光されるため、ＴＤＩ転送方向のＭＴＦの低下が発生せず、高性能なＴＤＩ方式リニアイメージセンサを提供できる。
また、実施の形態１においては、マイクロレンズについては、ＴＤＩ転送方向（垂直方向Ｄ１）の曲率半径は、ＴＤＩ転送と垂直な方向（水平方向Ｄ２）の曲率半径より大きくする必要があり、製造難度が高かったが、本実施の形態におけるマイクロレンズについては、ＴＤＩ転送方向（垂直方向Ｄ１）の曲率半径は、ＴＤＩ転送と垂直な方向（水平方向Ｄ２）の曲率半径と等しくすることが可能となり、製造が容易となる。
（実施の形態７）
図３４は、本発明の実施の形態７によるＴＤＩ方式リニアイメージセンサの素子平面図である。
実施の形態６では、各相のＴＤＩ転送ゲートは、図２９に示すように、夫々、ゲート開口部の近傍のみ転送方向のゲート長が拡大される。
実施の形態７では、図３４に示すように、各相のＴＤＩ転送ゲートは、ＴＤＩ転送方向と垂直な方向へ直線状に形成される。この構成では、実施の形態６のようにゲート開口部の近傍のみ転送方向のゲート長が拡大される構成に比べて、ゲート開口部におけるＴＤＩ転送ゲートの狭窄部のゲート長が短くなる。その結果、ＴＤＩ転送ゲートの狭窄部の製造上の難易度が増大することがあるかもしれないが、ＴＤＩ転送方向のＭＴＦの低下の回避、および感度の向上という効果を有する。
（実施の形態８）
図３５は、本発明の実施の形態８によるＴＤＩ方式リニアイメージセンサの素子平面図である。
実施の形態６では、図３０に示すように、電荷排出(オーバーフロー)ドレイン６は、ＴＤＩ転送方向に直線状に形成されず、各相のＴＤＩ転送ゲートの直下において、ＴＤＩ転送方向と垂直な方向へゲート開口部から離れるように形成される。
これに対して、実施の形態８では、図３５に示すように、電荷排出(オーバーフロー)ドレイン６は、ＴＤＩ転送方向に直線状に形成される。この構成では、実施の形態６のように、各ＴＤＩ転送ゲートの直下において、ＴＤＩ転送方向と垂直な方向へゲート開口部から離れるように形成される場合に比べて、ゲート開口部埋め込みフォトダイオード１０と電荷排出(オーバーフロー)ドレイン６の耐圧が若干低下することがあるかもしれないが、ＴＤＩ転送方向のＭＴＦの低下の回避、および感度の向上という効果を有する。
（実施の形態９）
実施の形態６では、図３０に示すように、第１の導電型の不純物領域７は、行となるＴＤＩ転送と垂直な方向において、画素ピッチの１／２のピッチにて形成され、互いに隣り合う第１の導電型の不純物領域７の列は、ＴＤＩ転送方向に、画素ピッチの１／４だけずれて配置される。
しかしながら、４相ＣＣＤの動作において、各相のＴＤＩ転送ゲートは同時に２つのＴＤＩ転送ゲートがＨｉｇｈレベルとなるため、第１の導電型の不純物領域７は、各相のＴＤＩ転送ゲート全てに対して形成する必要は無く、各相のＴＤＩ転送ゲート１つおきに、第１の導電型の不純物領域７を形成しても良い。
図３６は、本発明の実施の形態９によるＴＤＩ方式リニアイメージセンサの素子平面図である。
図３６では、図３０において、行となるＴＤＩ転送と垂直な方向において、画素ピッチの１／２のピッチにて形成されていた第１の導電型の不純物領域７を、１列おきに、第１の導電型の不純物領域７ではなく、第１の導電型の高濃度不純物領域からなるチャネルストップ５に置き換えている。
図３６において、ゲート開口埋め込みフォトダイオード１０および転送チャネル１５および電荷排出(オーバーフロー)ドレイン６および第１の導電型の不純物領域７を除いた領域には、第１の導電型の高濃度不純物領域からなるチャネルストップ５が形成される。図３６の場合においても、ＴＤＩ転送方向のＭＴＦの低下の回避、および感度の向上という効果を有する。
（実施の形態１０）
図３７は、本発明の実施の形態１０によるＴＤＩ方式リニアイメージセンサの素子平面図である。
実施の形態６では、図２９に示すように、各相のゲート開口部は、電荷転送チャネルと接しない辺については、角が面取りされた形状になっている。
実施の形態１０では、図３７に示すように、各相のゲート開口部埋め込みフォトダイオード１０の電荷転送チャネルと接しない辺について、角が面取りされない形状となる。この構成では、ゲート開口部と電荷排出(オーバーフロー)ドレイン６に挟まれて形成される第１の導電型の高濃度不純物領域からなるチャネルストップ５の幅が若干短くなる。その結果、ゲート開口部と電荷排出(オーバーフロー)ドレイン６の間の耐圧が若干低下することがあるかもしれないが、ＴＤＩ転送方向のＭＴＦの低下の回避、および、感度の向上という効果を有する。
（実施の形態１１）
図３８は、実施の形態１１のＴＤＩ方式リニアイメージセンサの拡大平面図である。図３９は、実施の形態１１のＴＤＩ方式リニアイメージセンサに関して、図３８の図中に記載のＡ断面での断面構造図である。図４０は、実施の形態１１のＴＤＩ方式リニアイメージセンサに関して、図３８の図中に記載のＢ断面での断面構造図である。
図３８〜図４０に示すように、実施の形態１１では、横型オーバーフロードレインを形成しない構成を用いる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 第１のＴＤＩ転送ゲート、２ 第２のＴＤＩ転送ゲート、３ ＶＰＣＣＤ仮想電極、４ 第３のＴＤＩ転送ゲート、５ チャネルストップ、６ 電荷排出ドレイン、７ 第１の導電型の不純物領域、８ マイクロレンズ、９ 光軸、１０ ゲート開口埋め込みフォトダイオード、１１ 第１のＴＤＩ転送ゲート、１２ 第２のＴＤＩ転送ゲート、１３
第３のＴＤＩ転送ゲート、１４ 第４のＴＤＩ転送ゲート、１５ ＴＤＩ転送チャネル領域、１６ ゲート開口埋め込みフォトダイオードの第１の導電型の高濃度不純物領域、１７ ゲート開口埋め込みフォトダイオードの第２の導電型の不純物領域、１８ マイクロレンズ、１９ ゲート酸化膜、２０ ゲート狭窄部、２１ ３相ＣＣＤの第１のＴＤＩ転送ゲート、２２ ３相ＣＣＤの第２のＴＤＩ転送ゲート、２３ ３相ＣＣＤの第３のＴＤＩ転送ゲート、２４ ゲート杭打ちアルミ配線、２５ ゲートコンタクト、３０ 半導体基板、３１ 第１のＴＤＩ転送ゲート電極、３２ 第２のＴＤＩ転送ゲート電極、３３
第３のＴＤＩ転送ゲート電極、３４ 第４のＴＤＩ転送ゲート電極、３５ 第１の転送ゲート電極、３６ 第２の転送ゲート電極、３７ 第３の転送ゲート電極、３８ 第４の転送ゲート電極、３９ 受光部、４０ 転送部、４１ 画素分離領域、４２ 転送用画素、４３ 水平ＣＣＤ、４４ 電荷蓄積部、４５ 電荷排出部、４６ 出力アンプ、４９ 転送電極、５０ 転送電極、５２ａ，５２ｂ，５２ｃ，５２ｄ 配線、５３ａ，５３ｂ，５３ｃ，５３ｄ コンタクト、５４ａ，５４ｂ，５４ｃ，５４ｄ 配線、５５ａ，５５ｂ，５５ｃ，５５ｄ 入力ピン、５６ 画素、６０ ゲート開口チャネルストップ、１００
ＴＤＩ方式リニアイメージセンサ。

Claims (15)

  1. 画素をｎ相(ｎは３以上の整数)のＣＣＤ（Charge Coupled Devices）で構成したＴＤＩ方式リニアイメージセンサであって、
    画素を構成するｎ相のＣＣＤの転送ゲート全てについて、ゲート開口部と、ＴＤＩ転送チャネルとして機能するゲート非開口部が形成され、
    ＴＤＩ転送方向の１画素ピッチ内にｎ個のマイクロレンズのうちの少なくとも１つが、前記各相の転送ゲートに形成されたゲート開口部に集光するように形成された、ＴＤＩ方式リニアイメージセンサ。
  2. 隣接する２つの画素のゲート開口部どうしは、いずれの箇所においても繋がっていない、請求項１に記載のＴＤＩ方式リニアイメージセンサ。
  3. 各相の転送ゲートに形成されたゲート開口部内に埋め込みフォトダイオードが形成され、前記埋め込みフォトダイオードは、シリコン基板表面に形成される第１の導電型の高濃度不純物領域と、前記第１の導電型の高濃度不純物領域と接してシリコン基板のより深い領域に形成される第２の導電型の不純物領域からなる、請求項１に記載のＴＤＩ方式リニアイメージセンサ。
  4. 前記埋め込みフォトダイオードの前記第１の導電型の高濃度不純物領域は、前記ゲート開口部と隣接画素のゲート非開口部の間に形成される第１の導電型の不純物領域と、任意の箇所で接している、請求項３に記載のＴＤＩ方式リニアイメージセンサ。
  5. 隣接する２つの層のゲート開口部内に形成された埋込みフォトダイオードの間に、第１の導電型の不純物領域が形成されている、請求項３に記載のＴＤＩ方式リニアイメージセンサ。
  6. 隣接する２つの画素の転送ゲートは、切断され、
    前記ＴＤＩ転送チャネルの真上に設けられる金属配線と、
    前記金属配線と前記転送ゲートとを接続するゲートコンタクトとを備え、
    前記金属配線と前記ゲートコンタクトを通じて電圧が供給される、請求項３に記載のＴＤＩ方式リニアイメージセンサ。
  7. 隣接する２つの画素のゲート開口部に形成された埋込みフォトダイオードは、第１の導電型の不純物領域を介して接続される、請求項３に記載のＴＤＩ方式リニアイメージセンサ。
  8. 前記ｎは４であり、
    列方向となる前記ＴＤＩ転送方向、および行方向となる前記ＴＤＩ転送方向と垂直な方向において、画素ピッチの１／２のピッチにて、前記ゲート開口部が形成され、互いに隣り合う前記ゲート開口部の列は、前記ＴＤＩ転送方向に画素ピッチの１／４だけずれて配置され、２行２列の前記ゲート開口部で１画素が構成され、
    前記２列のゲート開口部を挟んでＴＤＩ転送方向に転送チャネルが延伸する、請求項１に記載のＴＤＩ方式リニアイメージセンサ。
  9. 前記列方向および前記行方向において、画素ピッチの１／２のピッチにて、前記マイクロレンズが形成され、
    互いに隣り合うマイクロレンズの列は、前記ＴＤＩ転送方向に画素ピッチの１／４だけずれて、前記ゲート開口部に集光されるように配置される、請求項９に記載のＴＤＩ方式リニアイメージセンサ。
  10. 各相の転送ゲートに形成された前記ゲート開口部内に埋め込みフォトダイオードが形成され、
    前記埋め込みフォトダイオードは、シリコン基板表面に形成される第１の導電型の高濃度不純物領域と、前記第１の導電型の高濃度不純物領域と接してシリコン基板のより深い領域に形成される第２の導電型の不純物領域とからなる、請求項９に記載のＴＤＩ方式リニアイメージセンサ。
  11. 各相のＴＤＩ転送ゲートは、それぞれ、前記ゲート開口部の近傍のみ転送方向のゲート長が拡大されている、請求項９に記載のＴＤＩ方式リニアイメージセンサ。
  12. 互いに隣り合う２列のゲート開口部の間には、前記転送チャネルと第２の導電型の不純物領域が、交互に前記ＴＤＩ転送方向に延伸して形成される、請求項９に記載のＴＤＩ方式リニアイメージセンサ。
  13. 前記転送チャネルと前記第２の導電型の不純物領域で挟まれたＴＤＩ転送ゲートの領域のうち、前記ゲート開口部が形成されていないＴＤＩ転送ゲート領域に対して、その直下に、第１の導電型の不純物領域が形成される、請求項１３に記載のＴＤＩ方式リニアイメージセンサ。
  14. 前記ゲート開口部および前記転送チャネルおよび前記第２の導電型の不純物領域および前記第１の導電型の不純物領域を除いた領域には、第１の導電型の高濃度不純物領域が形成される、請求項１４に記載のＴＤＩ方式リニアイメージセンサ。
  15. 前記ゲート開口部および前記転送チャネルを除いた領域には、第１の導電型の不純物領域が形成される、請求項９に記載のＴＤＩ方式リニアイメージセンサ。
JP2013538487A 2011-10-14 2012-09-24 Ｔｄｉ方式リニアイメージセンサ Active JP5738422B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013538487A JP5738422B2 (ja) 2011-10-14 2012-09-24 Ｔｄｉ方式リニアイメージセンサ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011226957 2011-10-14
JP2011226957 2011-10-14
JP2013538487A JP5738422B2 (ja) 2011-10-14 2012-09-24 Ｔｄｉ方式リニアイメージセンサ
PCT/JP2012/074343 WO2013054654A1 (ja) 2011-10-14 2012-09-24 Ｔｄｉ方式リニアイメージセンサ

Publications (2)

Publication Number Publication Date
JPWO2013054654A1 true JPWO2013054654A1 (ja) 2015-03-30
JP5738422B2 JP5738422B2 (ja) 2015-06-24

Family

ID=48081711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013538487A Active JP5738422B2 (ja) 2011-10-14 2012-09-24 Ｔｄｉ方式リニアイメージセンサ

Country Status (4)

Country Link
US (1) US9184209B2 (ja)
EP (1) EP2768026B1 (ja)
JP (1) JP5738422B2 (ja)
WO (1) WO2013054654A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213968B1 (ko) * 1996-07-15 1999-08-02 구자홍 액정표시장치
JP6133113B2 (ja) * 2013-04-12 2017-05-24 三菱電機株式会社 Ｔｄｉ方式リニアイメージセンサ
US10469782B2 (en) * 2016-09-27 2019-11-05 Kla-Tencor Corporation Power-conserving clocking for scanning sensors
US11876108B2 (en) * 2020-11-17 2024-01-16 Semiconductor Components Industries, Llc Semiconductor packages with an array of single-photon avalanche diodes split between multiple semiconductor dice

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057552A (ja) * 2003-08-06 2005-03-03 Nec Toshiba Space Systems Ltd 撮像素子駆動方法、その方法を用いた撮像装置、撮像モニター装置および観測システム
JP2005509510A (ja) * 2001-11-23 2005-04-14 プランメッド・オサケユキテュア デジタルスキャン撮像のためのセンサ装置と方法
JP2005166810A (ja) * 2003-12-01 2005-06-23 Sanyo Electric Co Ltd 固体撮像素子
WO2010103448A1 (en) * 2009-03-10 2010-09-16 Koninklijke Philips Electronics N.V. Time domain multiplexing for imaging using time delay and integration sensors
JP2010258155A (ja) * 2009-04-23 2010-11-11 Mitsubishi Electric Corp Ｔｄｉ方式のイメージセンサ、及び該イメージセンサの駆動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465820B1 (en) * 1998-09-16 2002-10-15 Dalsa, Inc. CMOS compatible single phase CCD charge transfer device
US6278142B1 (en) * 1999-08-30 2001-08-21 Isetex, Inc Semiconductor image intensifier
JP4132003B2 (ja) 1999-09-27 2008-08-13 富士フイルム株式会社 固体撮像装置
US7276749B2 (en) * 2002-02-05 2007-10-02 E-Phocus, Inc. Image sensor with microcrystalline germanium photodiode layer
US8446508B2 (en) * 2005-07-27 2013-05-21 Sony Corporation Solid state imaging device with optimized locations of internal electrical components
KR100720461B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
FR2904144A1 (fr) * 2006-07-19 2008-01-25 St Microelectronics Rousset Procede de fabrication d'un wafer de semi-conducteur comprenant un filtre optique integre
JP2010278295A (ja) 2009-05-29 2010-12-09 Nec Toshiba Space Systems Ltd 撮像装置及び撮像素子の配置方法
FR2953642B1 (fr) * 2009-12-09 2012-07-13 E2V Semiconductors Capteur d'image multilineaire a integration de charges.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005509510A (ja) * 2001-11-23 2005-04-14 プランメッド・オサケユキテュア デジタルスキャン撮像のためのセンサ装置と方法
JP2005057552A (ja) * 2003-08-06 2005-03-03 Nec Toshiba Space Systems Ltd 撮像素子駆動方法、その方法を用いた撮像装置、撮像モニター装置および観測システム
JP2005166810A (ja) * 2003-12-01 2005-06-23 Sanyo Electric Co Ltd 固体撮像素子
WO2010103448A1 (en) * 2009-03-10 2010-09-16 Koninklijke Philips Electronics N.V. Time domain multiplexing for imaging using time delay and integration sensors
JP2010258155A (ja) * 2009-04-23 2010-11-11 Mitsubishi Electric Corp Ｔｄｉ方式のイメージセンサ、及び該イメージセンサの駆動方法

Also Published As

Publication number Publication date
JP5738422B2 (ja) 2015-06-24
EP2768026A4 (en) 2015-11-18
US20140217476A1 (en) 2014-08-07
EP2768026A1 (en) 2014-08-20
WO2013054654A1 (ja) 2013-04-18
EP2768026B1 (en) 2016-11-09
WO2013054654A9 (ja) 2014-03-13
US9184209B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
CN109728017B (zh) 图像传感器
CN104917980A (zh) 固态成像设备和成像系统
US20180190709A1 (en) Image sensors
KR102632460B1 (ko) 반도체 장치 및 그 제조 방법
JP5300577B2 (ja) Ｔｄｉ方式のイメージセンサ、及び該イメージセンサの駆動方法
KR20140015292A (ko) 고체 촬상 장치
JP5738422B2 (ja) Ｔｄｉ方式リニアイメージセンサ
JP5677238B2 (ja) 固体撮像装置
JP2010098169A (ja) 固体撮像装置、カメラ、および、固体撮像装置の製造方法
JP4092409B2 (ja) 固体撮像素子
JP6732043B2 (ja) Ｔｄｉ方式リニアイメージセンサ
KR20210010017A (ko) 이미지 센서
US7804113B2 (en) Anti-blooming structures for back-illuminated imagers
JP4667143B2 (ja) 固体撮像素子
JP4577737B2 (ja) 固体撮像装置
JP6133113B2 (ja) Ｔｄｉ方式リニアイメージセンサ
JP2011198790A (ja) 固体撮像装置及び撮像装置
JP2002043559A (ja) 固体撮像装置およびその駆動方法
JP5410808B2 (ja) 裏面入射型固体撮像素子
JP2012234921A (ja) 固体撮像装置
KR20220007261A (ko) 이미지 센서
JP2006294781A (ja) 固体撮像素子
JP2006319184A (ja) 固体撮像装置およびカメラ
JP5711807B2 (ja) 裏面入射型固体撮像素子
JP2016092254A (ja) イメージセンサ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150421

R150 Certificate of patent or registration of utility model

Ref document number: 5738422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250