JPWO2012114655A1 - Ｍｅｍｓ共振器 - Google Patents

Ｍｅｍｓ共振器 Download PDF

Info

Publication number
JPWO2012114655A1
JPWO2012114655A1 JP2012527939A JP2012527939A JPWO2012114655A1 JP WO2012114655 A1 JPWO2012114655 A1 JP WO2012114655A1 JP 2012527939 A JP2012527939 A JP 2012527939A JP 2012527939 A JP2012527939 A JP 2012527939A JP WO2012114655 A1 JPWO2012114655 A1 JP WO2012114655A1
Authority
JP
Japan
Prior art keywords
intermediate layer
mems resonator
electrode
vibrator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012527939A
Other languages
English (en)
Other versions
JP5075296B2 (ja
Inventor
中村　邦彦
邦彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012527939A priority Critical patent/JP5075296B2/ja
Application granted granted Critical
Publication of JP5075296B2 publication Critical patent/JP5075296B2/ja
Publication of JPWO2012114655A1 publication Critical patent/JPWO2012114655A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • H03H9/2447—Beam resonators
    • H03H9/2463—Clamped-clamped beam resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H03H9/02259—Driving or detection means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H03H2009/02488—Vibration modes
    • H03H2009/02496—Horizontal, i.e. parallel to the substrate plane
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H03H9/02338—Suspension means

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

薄膜積層部のバリアによる高周波信号の損失を抑制して、高いＱ値を有するＭＥＭＳ共振器を提供するために、ＭＥＭＳ共振器において、振動子（１）や電極(２，３)の交流電流の入出力系統にｐｎ接合等の接合界面（バリア）が存在する場合、交流電流と共に直流電流を同時に流すことにより、交流電流に加わる抵抗損失を低減する構成であり、接合界面に定常的に直流電流を流すための直流バイアス回路(２２，２３，２４)が入力電極側および／または出力電極側に設けられている。

Description

本発明は、電子機器等においてタイミングデバイスとして用いられる共振器、特にＭＥＭＳ(Micro-Electro Mechanical Systems)共振器に関する。
従来のＭＥＭＳ共振器について図１６および図１７を参照して説明する。図１６は、ＳＯＩ（Silicon On Insulator）基板を用いて作成した従来のＭＥＭＳ共振器１００を示す斜視図である。ＳＯＩの最上層のＳｉをエッチング加工して梁型の振動子１０１と、入力電極１０２と、出力電極１０３とを形成する。ＢＯＸ（Buried Oxide）層の一部がエッチングされて両端が支持された振動子１０１が形成され、当該振動子１０１は振動可能な状態となる。ＢＯＸ層残存部により振動子１０１の両端の支持部１０４、入力電極１０２、および出力電極１０３がシリコン基板１０５に対して埋め込み酸化膜１１０を介して繋留されている。
図１７は、図１６に示した従来のＭＥＭＳ共振器のＡ−Ａ線による断面を模式的に示した図である。図１７に示すように、従来のＭＥＭＳ共振器１００においては、振動子１０１の両側の各側面に対して空隙を介して電極１０２，１０３が配置された構成を有する。一方の電極を入力電極１０２とし、他方の電極を出力電極１０３としている。入力電極１０２と振動子１０１との間に直流電位差を与え、且つ出力電極１０３と振動子１０１との間にも直流電位差を与える構成は、一具体例として振動子１０１に直流電圧Ｖｐを印加することにより実現される。
ＭＥＭＳ共振器１００においては、入力電極１０２に交流電圧を印加すると、入力電極１０２と振動子１０１との間の電位差の変動により静電力に由来する励振力が振動子１０１に加わる。入力電極１０２に印加される交流電圧の周波数と、振動子１０１の機械的共振周波数が一致すると、振動子１０１は大きく振動し、その振動に伴う変位電流が出力電極１０３から出力される。これがＭＥＭＳ共振器１００の動作原理である。
図１６に示す振動子１０１は、両端が固定され、中央部分が中空状態に保持された両持ち梁形状であり、振動子１０１に対して静電力が印加されることにより、梁がたわみ振動を生じるたわみ振動モードが励起される。上記のようなＳＯＩを用いたＭＥＭＳ共振器の製造方法としては、例えば後述の「非特許文献１」に示された一般的な方法がある。また、後述の「特許文献１」にはディスク型の形状を持つ振動子が示されている。振動子に励起される共振モードとしては、たわみ振動モードの他に、例えば、振動子が梁形状の場合であっても後述の「特許文献２」に記載されているねじり振動モードがある。
米国特許第６，６２８，１７７Ｂ２号明細書 米国特許第７，３５８，６４８Ｂ２号明細書
M.Lutz, A.Partridge, P.Gupta, N.Buchan, E.Klaassen, J.McDonald,K.Petersen, "MEMS OSCILLATORS FOR HIGH VOLUME COMMERCIAL APPLICATIONS", Transducers & Eurosensors '07, IEEE, pp.49-52, 2007
電気回路の発振器に用いるＨＦ帯、ＶＨＦ帯、ＵＨＦ帯において、機械共振を得るために、振動子の大きさは、一般的に、マイクロメートルまたはそれ以下のサイズであり、微細なものとなる。また、ＭＥＭＳ共振器を質量センサなどに応用する場合、質量の最小検出能は共振周波数の−２．５乗に比例することから、微量な質量検出には機械共振周波数の高い振動子が好ましく、すなわち振動子の大きさはやはりマイクロメートルまたはそれ以下のサイズが好ましく、微細なものが適する。
このような微細な振動子を用いて共振器を製造する方法としては、前述の「非特許文献１」、「特許文献１」および「特許文献２」に示された共振器のように、半導体プロセスを用いてシリコン基板上に形成するのが一般的な方法である。したがって、振動子および電極の材料としては半導体材料が用いられる（シリサイドを含む）。
図１７は、従来のＭＥＭＳ共振器の動作を説明するために模式的に示している。実際には、半導体基板上にＭＥＭＳ共振器を構成した場合の共振器断面構造の一例としては、図１８および図１９の断面図に示すような構造となる。図１８は図１６に示したＭＥＭＳ共振器１００のＡ−Ａ線による断面を模式的に示しており、図１９は図１６に示したＭＥＭＳ共振器１００のＢ−Ｂ線による断面を模式的に示している。なお、図１９においては、振動子１０１の一方の端部（支持部１０４）の近傍を示している。また、本明細書において、例えば図１６に示したＭＥＭＳ共振器１００のＡ−Ａ線による断面とは、図１６におけるＭＥＭＳ共振器１００をＡ−Ａ線を含む垂直面で切断した断面をいう。
図１８および図１９に示す従来のＭＥＭＳ共振器１００において、振動子１０１、入力電極１０２、出力電極１０３はともにｎ型半導体である。入力電極１０２、出力電極１０３、支持部１０４のそれぞれの上にはメタル層１０６，１０７，１０８が形成されている。入力電極１０２には交流電圧Ｖｉ（ＡＣ）が入力され、出力電極１０３からは交流電流Ｉｏ（ＡＣ）が出力される。なお、振動子１０１には支持部１０４を介してバイアス直流電圧Ｖｐが印加されている。これら電気経路にはメタル層１０６，１０７，１０８とｎ型半導体１０２，１０３，１０４とが接合する接合界面が存在し、これらの接合界面が後述する障壁となるバリアとなる。
また、ＭＥＭＳ共振器においては、図１８および図１９に示したメタル層とｎ型半導体との接合（メタル−ｎ接合）の他に、メタル層とｐ型半導体との接合（メタル−ｐ接合）、ｐｎ接合、ｐｎｐ接合、ｎｐｎ接合が存在する場合がある。これらの接合界面においても障壁となるバリアが形成される。
以下、上記のように接合界面が形成されることにより生じる問題について説明する。
図２０は、メタル層とｐ型半導体との接合界面におけるＶ−Ｉ特性の一例を示すグラフである。図２０において、横軸は接合界面の両側の電位差（Ｖ）、縦軸は接合界面を貫通する直流電流（Ｉ）である。
図２０に示すように、接合界面の両側の電位差（Ｖ）がＶ＝０では、接合界面を貫通する直流電流（Ｉ）は、Ｉ＝０であり、電位差（Ｖ）が生じると直流電流（Ｉ）が流れるが、そのＶ−Ｉ特性の関係は線形ではない。
図１７に示したＭＥＭＳ共振器１００におけるたわみ振動モードにおいて、入力電極１０２と出力電極１０３との間に直流電流は流れることはない。入力電極１０２と振動子１０１とは隙間を介して対向して配置されており、入力電極１０２と振動子１０１との間には容量Ｃｉのキャパシタが構成されている。同様に、出力電極１０３と振動子１０１とは隙間を介して対向して配置されており、出力電極１０３と振動子１０１との間には容量Ｃｏのキャパシタが構成されている。このため、振動子１０１と入力電極１０２との間のキャパシタ（Ｃｉ）、および振動子１０１と出力電極１０３との間のキャパシタ（Ｃｏ）により、入力電極１０２と出力電極１０３との間の直流電流は遮断されている。同様の理由により、振動子１０１には支持部１０４を介して直流電源Ｖｐによる直流電流は流れない。
したがって、入力電極１０２、振動子１０１および出力電極１０３には交流信号のみが流れる。直流電流が流れない接合界面を通過する交流信号に加わる抵抗は、図２０に示したＶ−Ｉ特性のＶ＝０における特性曲線の傾きの逆数（ｒ）である。この抵抗ｒはＭＥＭＳ共振器における電気的なエネルギー損失となる。
図２１は、図１７の理想的なＭＥＭＳ共振器の等価回路を示す回路図である。容量Ｃｉと容量Ｃｏは同等の値であるとして、図２１の等価回路においてはＣとした。ｍは振動子１０１の質量、ｋは振動子１０１のばね力、Ｑｍはメカニカルな振動に関するＱ値である。図２１において、破線内の要素がメカニカルなバネ−質量−ダンパの共振系を表している。Ｖｐは振動子１０１へ印加するバイアス直流電圧である。ηは電気−機械変換係数であり、振動子１０１の単位変移量Δｘに伴う振動子１０１と電極間容量Ｃの変化ΔＣ／Δｘに、バイアス直流電圧Ｖｐを乗じた値である。Ｚｂはバイアス直流電圧Ｖｐの供給電源の内部インピーダンスである。
図２２はＭＥＭＳ共振器において実デバイスに存在するバリアにより、入力側に抵抗ｒi、出力側に抵抗ｒｏ、振動子１０１へのバイアス直流電圧供給経路に抵抗ｒｂが存在している場合の等価回路を示す回路図である。図２２において、全体の電気素子としてのＱ値となるＱｅは、バリアによる電気的抵抗損失が存在するため、本来のメカニカルな振動に関するＱ値（Ｑｍ）とはならず、ＱｅはＱｍよりも減少する。高いＱ値を有する共振器は、例えば質量検出器としては最小検出性能を向上させ、また発振器としては低位相雑音を可能とさせる。このため、各種共振器を用いた高性能デバイスの具現化には、抵抗損失によるＱ値の劣化を最小に抑制する必要がある。
本発明は、前記実情に鑑みてなされたものであり、ＭＥＭＳ共振器のメカニカルな振動に関するＱ値を最大限に生かすために、不要に付随する抵抗によるＱ値劣化を低減したＭＥＭＳ共振器を提供することを目的とする。
前記課題を解決するために、本発明者は種々の実験を重ねた結果、ＭＥＭＳ共振器において振動子や電極の交流電流の入出力系統にｐｎ接合等の接合界面（バリア）が存在する場合、交流電流と共に直流電流を同時に流すことにより、交流電流に加わる抵抗損失を低減できることを見いだした。
本発明に係る第１の態様のＭＥＭＳ共振器は、
静電力が印加されて機械的に振動する振動子と、
前記振動子を振動可能に支持する支持部と、
空隙を介して前記振動子と対向する面を有する少なくとも１つの電極と、を有し、
前記支持部または前記電極のうちの１つが入力電極であり、前記支持部または前記電極のうちの他の１つが出力電極であり、
前記入力電極に接続された入力端子を介して印加される交流信号により生じる静電力によって前記振動子を励振させて、前記振動子の振動により発生する電流を前記出力電極に接続された出力端子を介して出力するＭＥＭＳ共振器であって、
前記入力端子と前記入力電極との間の電流経路、または前記出力電極と前記出力端子との間の電流経路には、ｐｎ接合、ｐｐ接合、ｎｎ接合、メタル−ｎ接合、メタル−ｐ接合の少なくともいずれかの接合界面が形成されており、
前記接合界面に定常的に直流電流を流すための直流バイアス回路を備える。このように構成された本発明に係る第１の態様のＭＥＭＳ共振器は、ＭＥＭＳ共振器に不要に付随する電気的抵抗損失を抑えて、メカニカルなＱ値と遜色のない高いＱ値を有する共振器を実現することができる。
本発明に係る第２の態様のＭＥＭＳ共振器は、静電力が印加されて機械的に振動する振動子と、
前記振動子を振動可能に支持する支持部と、
空隙を介して前記振動子と対向する面を有する少なくとも２つの電極と、を有し、
前記少なくとも２つの電極のうちの１つが入力電極であり、前記少なくとも２つの電極のうちの他の１つが出力電極であり、
前記入力電極に接続された入力端子を介して印加される交流信号により生じる静電力によって前記振動子を励振させて、前記振動子の振動により発生する電流を前記出力電極に接続された出力端子を介して出力するＭＥＭＳ共振器であって、
前記振動子と一体的に形成された前記支持部にはバイアス端子が接続されており、前記バイアス端子と前記支持部との間の電流経路には、ｐｎ接合、ｐｐ接合、ｎｎ接合、メタル−ｎ接合、メタル−ｐ接合の少なくともいずれかの接合界面が形成されており、
前記接合界面に定常的に直流電流を流すための直流バイアス回路を備える。このように構成された本発明に係る第２の態様のＭＥＭＳ共振器は、ＭＥＭＳ共振器に不要に付随する電気的抵抗損失を抑えて、メカニカルなＱ値と遜色のない高いＱ値を有する共振器を実現することができる。
本発明に係る第３の態様のＭＥＭＳ共振器は、前記の第１の態様において、前記入力電極の表面に配置された第１の中間層を有し、
前記接合界面は、前記入力電極と前記第１の中間層との間に形成され、
前記入力端子は、前記第１の中間層を介して前記入力電極に接続され、
前記直流バイアス回路は、
一端が直流電源または共通電極の一方に接続され、他端が前記第１の中間層に接続された第１のインピーダンス素子と、
一端が前記入力電極の表面における前記第１の中間層が形成された領域以外の領域に接続され、他端が前記直流電源または前記共通電極の他方に接続された第２のインピーダンス素子と、を含み、
前記第１のインピーダンス素子はインダクタまたは抵抗を有し、
前記第２のインピーダンス素子はインダクタまたは抵抗を有し、
前記第１のインピーダンス素子および前記第２のインピーダンス素子のいずれか一方は抵抗を有する構成としてもよい。このように構成された本発明に係る第３の態様のＭＥＭＳ共振器は、入力電極の交流電流の入出力系統に接合界面（バリア）が存在する場合において、交流電流と共に直流電流を同時に流すことにより、交流電流に加わる抵抗損失を低減することができる。
本発明に係る第４の態様のＭＥＭＳ共振器は、前記の第３の態様において、前記入力電極の表面に配置され、前記第１の中間層とは離間して配置された第２の中間層を有し、
前記第２のインピーダンス素子は、前記第２の中間層を介して前記入力電極に接続された構成としてもよい。このように構成された本発明に係る第４の態様のＭＥＭＳ共振器は、交流電流と共に直流電流を同時に流して、交流電流に加わる抵抗損失を低減することができる。
本発明に係る第５の態様のＭＥＭＳ共振器は、前記の第１の態様において、前記出力電極の表面に配置された第１の中間層を有し、
前記接合界面は、前記出力電極と前記第１の中間層との間に形成され、
前記出力端子は、前記第１の中間層を介して前記出力電極に接続され、
前記直流バイアス回路は、
一端が直流電源または共通電極の一方に接続され、他端が前記第１の中間層に接続された第１のインピーダンス素子と、
一端が前記出力電極の表面における前記第１の中間層が形成された領域以外の領域に接続され、他端が前記直流電源または前記共通電極の他方に接続された第２のインピーダンス素子と、を含み、
前記第１のインピーダンス素子はインダクタまたは抵抗を有し、
前記第２のインピーダンス素子はインダクタまたは抵抗を有し、
前記第１のインピーダンス素子および前記第２のインピーダンス素子のいずれか一方は抵抗を有する構成としてもよい。このように構成された本発明に係る第５の態様のＭＥＭＳ共振器は、出力電極の交流電流の入出力系統に接合界面（バリア）が存在する場合において、交流電流と共に直流電流を同時に流すことにより、交流電流に加わる抵抗損失を低減することができる。
本発明に係る第６の態様のＭＥＭＳ共振器は、前記の第５の態様において、前記出力電極の表面に配置され、前記第１の中間層とは離間して配置された第２の中間層を有し、
前記第２のインピーダンス素子は、前記第２の中間層を介して前記出力電極に接続された構成としてもよい。このように構成された本発明に係る第６の態様のＭＥＭＳ共振器は、交流電流と共に直流電流を同時に流して、交流電流に加わる抵抗損失を低減することができる。
本発明に係る第７の態様のＭＥＭＳ共振器は、前記の第２の態様において、前記支持部の表面に配置された第１の中間層を有し、
前記接合界面は、前記支持部と前記第１の中間層との間に形成され、
前記バイアス端子は、第１の配線により、前記第１の中間層を介して前記支持部に接続され、
前記直流バイアス回路は、
前記支持部の表面における前記第１の中間層が形成された領域以外の領域と、共通電極とを接続する第２の配線、を備え、
前記第１の配線または前記第２の配線のいずれか一方の途中に抵抗素子を有する構成としてもよい。このように構成された本発明に係る第７の態様のＭＥＭＳ共振器は、支持部の交流電流の入出力系統に接合界面（バリア）が存在する場合において、交流電流と共に直流電流を同時に流すことにより、交流電流に加わる抵抗損失を低減することができる。
本発明に係る第８の態様のＭＥＭＳ共振器は、前記の第２の態様における前記支持部が、前記振動子の両端を支持する第１の支持部および第２の支持部を有し、
前記第１の支持部の表面に配置された第１の中間層を有し、
前記接合界面が、前記第１の支持部と前記第１の中間層との間に形成され、
前記バイアス端子が、第１の配線により、前記第１の中間層を介して前記第１の支持部に接続され、
前記直流バイアス回路が、
前記第２の支持部と共通電極とを接続する第２の配線、を備える構成としてもよい。このように構成された本発明に係る第８の態様のＭＥＭＳ共振器は、支持部の交流電流の入出力系統に接合界面（バリア）が存在する場合において、交流電流と共に直流電流を同時に流すことにより、交流電流に加わる抵抗損失を低減することができる。
本発明に係る第９の態様のＭＥＭＳ共振器は、前記の第７または第８の態様において、前記第２の支持部の表面に配置され、前記第１の中間層とは前記振動子を介して離間して配置された第２の中間層を有し、
前記第２の配線は、前記第２の中間層を介して、前記第２の支持部と前記共通電極とを接続するよう構成してもよい。このように構成された本発明に係る第９の態様のＭＥＭＳ共振器は、第１の中間層と第２の中間層が振動子を介して接続されているため、インピーダンス素子を振動子が兼用することが可能となり、少ない構成要素で交流電流に加わる抵抗損失を低減することができる。
本発明に係る第１０の態様のＭＥＭＳ共振器は、前記の第３乃至第６の態様において、前記第１のインピーダンス素子または前記第２のインピーダンス素子のインピーダンスが、前記入力端子に入力された交流信号の電流が前記直流電源または前記共通電極に流れない値に設定されるよう構成されている。このように構成された本発明に係る第１０の態様のＭＥＭＳ共振器は、交流電流と共に直流電流を同時に流すことが可能となる。
本発明に係る第１１の態様のＭＥＭＳ共振器は、前記の第３または第５の態様において、前記第１の中間層を、メタル層を有する構成としてもよい。
本発明に係る第１２の態様のＭＥＭＳ共振器は、前記の第４または第６の態様において、前記第２の中間層を、メタル層を有する構成としてもよい。
本発明に係る第１３の態様のＭＥＭＳ共振器は、前記の第３または第５の態様において、前記第１の中間層を、仲介層とメタル層が積層された構成としてもよい。
本発明に係る第１４の態様のＭＥＭＳ共振器は、前記の第４または第６の態様において、前記第１の中間層を、仲介層とメタル層が積層されて構成としてもよい。
本発明によれば、ＭＥＭＳ共振器における金属や半導体層の接合界面に存在するバリアの抵抗分による交流信号の損失を低減し、メカニカルなＱ値と遜色のない高いＱ値を有する共振器を実現するができる。
本発明に係る実施の形態１のＭＥＭＳ共振器の基本構成を示す斜視図 図１に示した実施の形態１のＭＥＭＳ共振器の平面図 実施の形態１のＭＥＭＳ共振器の動作説明のために模式的に示した断面図 実施の形態１のＭＥＭＳ共振器の動作説明のために模式的に示した断面図 交流信号の入出力関係を示すＳパラメータＳ２１の特性曲線を示すグラフ 本発明に係る実施の形態２のＭＥＭＳ共振器の基本構成を示す斜視図 実施の形態２のＭＥＭＳ共振器の動作説明のために模式的に示した断面図 実施の形態２のＭＥＭＳ共振器における振動子端部近傍（支持部を含む）を模式的に示した断面図 実施の形態２における別の構成のＭＥＭＳ共振器における振動子端部近傍（支持部を含む）を模式的に示した断面図 実施の形態２における別の構成のＭＥＭＳ共振器における振動子端部近傍（支持部を含む）を模式的に示した断面図 実施の形態２における別の構成のＭＥＭＳ共振器における振動子端部近傍（支持部を含む）を模式的に示した断面図 実施の形態２における別の構成のＭＥＭＳ共振器における振動子端部近傍（支持部を含む）を模式的に示した断面図 本発明に係る実施の形態３のＭＥＭＳ共振器の基本構成を示す斜視図 実施の形態３のＭＥＭＳ共振器の動作説明のために模式的に示した断面図 実施の形態３のＭＥＭＳ共振器の動作説明のために模式的に示した断面図 本発明に係る実施の形態４のＭＥＭＳ共振器の基本構成を示す斜視図 実施の形態４のＭＥＭＳ共振器の動作説明のために模式的に示した断面図 実施の形態４のＭＥＭＳ共振器の動作説明のために模式的に示した断面図 ＭＥＭＳ共振器における接合界面のＶ−Ｉ特性曲線の一例を示すグラフ ＳＯＩ（Silicon On Insulator）基板を用いて作成した従来のＭＥＭＳ共振器の斜視図 図１６の従来のＭＥＭＳ共振器のＡ−Ａ線による断面の構成などを模式的に示した図 図１６の従来のＭＥＭＳ共振器のＡ−Ａ線による断面図 図１６の従来のＭＥＭＳ共振器のＢ−Ｂ線による断面図 メタル層とｐ型半導体との接合界面におけるＶ−Ｉ特性曲線の一例を示すグラフ 図１７の理想的な共振器の等価回路を示す回路図 ＭＥＭＳ共振器において実デバイスに存在するバリアを考慮した等価回路を示す回路図
以下、本発明のＭＥＭＳ共振器に係る実施の形態として両持ち梁型の共振器について、添付の図面を参照しながら説明する。なお、本発明のＭＥＭＳ共振器は、以下の実施の形態に記載した構成の共振器に限定されるものではなく、以下の実施の形態において説明する技術的思想と同等の技術的思想および当技術分野における技術常識に基づいて構成されるＭＥＭＳ共振器を含むものである。なお、本発明を説明する図面においては、ＭＥＭＳ共振器という微細機構の構成を示すため、厚み、寸法および形状などを誇張して示している。
（実施の形態１）
図１は本発明に係る実施の形態１のＭＥＭＳ共振器の基本構成を示す斜視図である。図２は図１に示した実施の形態１のＭＥＭＳ共振器の平面図である。図３および図４は、実施の形態１のＭＥＭＳ共振器の動作を説明するために模式的に示した断面図であり、図３は図１のＭＥＭＳ共振器のＣ−Ｃ線による断面を示しており、図４は図１のＭＥＭＳ共振器のＤ−Ｄ線による断面を示している。なお、図４においては、振動子の一方の端部近傍を示している。
実施の形態１のＭＥＭＳ共振器は、ＳＯＩ（Silicon On Insulator）基板を用いて作成されており、ＳＯＩ基板の最上層のＳｉをエッチング加工して梁型の振動子１、および振動子１に対向して配置された入力電極２と出力電極３が形成されている。振動子１はＢＯＸ（Buried Oxide）層の一部がエッチングされて両持ち梁型に形成されている。すなわち、振動子１の両端は支持部４により支持されており、振動子１はたわみ振動可能な状態である。ＢＯＸ層残存部により、入力電極２、出力電極３および振動子１の両端の支持部４がシリコン基板５に対して埋め込み酸化膜６を介して繋留されている。
実施の形態１のＭＥＭＳ共振器において、振動子１の両側面に対して空隙を介して入力電極２および出力電極３がそれぞれ配置されており、振動子１に直流電圧Ｖｐを印加することにより、入力電極２と振動子１との間、および出力電極３と振動子１との間に直流電位差が与えられている。
実施の形態１のＭＥＭＳ共振器において、振動子１、入力電極２、出力電極３はともにｎ型半導体である。入力電極２、出力電極３、および振動子１の支持部４のそれぞれには２つのメタル層が形成されている。入力電極２上の表面には第１の入力側メタル層７と第２の入力側メタル層８が離間して配置されている。出力電極３上の表面には第１の出力側メタル層１１と第２の出力側メタル層１２が離間して配置されている。また、振動子１の両端部分にある一方の支持部４上の表面には第１の支持側メタル層９と第２の支持側メタル層１０が離間して配置されている。
実施の形態１の構成において、第１の入力側メタル層７と第２の入力側メタル層８のそれぞれが入力電極２の表面に配置された中間層であり、第１の出力側メタル層１１と第２の出力側メタル層１２のそれぞれが出力電極３の表面に配置された中間層であり、そして第１の支持側メタル層９と第２の支持側メタル層１０のそれぞれが支持部４の表面に配置された中間層である。
ＭＥＭＳ共振器においては、入力電極２に交流電圧が印加されると、入力電極２と振動子１との間の電位差が変動して振動子１が振動する。入力電極２に印加される交流電圧の周波数と、振動子１の機械的共振周波数が一致したとき、振動子１が大きく振動して、その振動に伴う変位電流が出力電極３から出力されるものである。
図３に示すように、実施の形態１のＭＥＭＳ共振器において、入力端子２０から第１の入力側メタル層７と入力電極２を介して交流電圧Ｖｉ（ＡＣ）が入力されており、出力端子２１からは出力電極３と第２の出力側メタル層１１を介して交流電流Ｉｏ（ＡＣ）が出力される構成である。なお、振動子１には支持部４を介してバイアス直流電圧Ｖｐが印加されている。
上記のように、実施の形態１のＭＥＭＳ共振器において、入力端子２０から出力端子２１に至る電気信号経路にはメタル層とｎ型半導体とが接合する接合界面のバリアが介在しており、この接合界面において電気的に結合されている。
実施の形態１のＭＥＭＳ共振器においては、メタル層とｎ型半導体との接合界面に対して直流電流を貫通させて、その直流電流が直流バイアス回路を通して共通電位源に流れる構成である。ここで、直流バイアス回路とは、交流信号は通さず、注入された直流電流のみを逃がす回路であり、振動子１の共振周波数近辺の周波数帯の交流信号に対して高いインピーダンスを有する素子と共通電位源とで構成されている。具体的には、例えば、一端が接地されたコイル素子や抵抗素子などが使われる。例えば、ＭＥＭＳ共振器が交流信号に対して１０ｋΩのインピーダンスを有するとすれば、直流バイアス回路のコイル素子または抵抗素子は、１００ｋΩ以上の値に設定され、交流信号が直流バイアス回路に流れることを防止している。
図３において、信号入力側に設けた直流バイアス回路２２におけるインピーダンス素子であるバイパス抵抗１４の役割について説明する。
入力端子２０に対しては、交流信号の交流電圧Ｖｉ（ＡＣ）が印加されている。また、入力端子２０が接続されている第１の入力側メタル層７には、コイル３３を介して直流電源からの直流電圧Ｖｉ（ＤＣ）が印加されている。したがって、第１の入力側メタル層７には直流電圧Ｖｉ（ＤＣ）と交流電圧Ｖｉ（ＡＣ）が重畳した電圧が印加されている。このとき、交流電流Ｉｉ（ＡＣ）は第１の入力側メタル層７、入力電極２（ｎ型）を通り、入力側対向部２５の容量（Ｃｉ）を介して、振動子１（ｎ型）に流れる。ここで入力側対向部２５とは、入力電極２と振動子１の対向する面により構成された容量部分である。
さらに、図４に示すように、交流電流Ｉｉ（ＡＣ）は、振動子１から支持部４を通り、第１の支持側メタル層９を介して共通電位源となる接地電位に流れ込む。図４に示す支持部４においては、支持側バイパス抵抗１６よりも内部抵抗値の低いバイアス電源１５の方向へ交流電流Ｉｉ（ＡＣ）が流れる。
また、図３に示す入力側の直流バイアス回路２２において、直流電圧Ｖｉ（ＤＣ）による直流電流Ｉｉ（ＤＣ）が第１の入力側メタル層７、入力電極２（ｎ型）を通り、第２の入力側メタル層８を通り、バイパス抵抗１４を介して共通電位源である接地電位に流れる。この入力側のバイパス抵抗１４の値は、入力側対向部２５の容量（Ｃｉ）のインピーダンスよりも大きく設定されている。このため、交流電流Ｉｉ（ＡＣ）がバイパス抵抗１４に流れ込む量は無視できる。
一方、図３に示す出力側の直流バイアス回路２４においては、出力端子２１に接続されている第１の出力側メタル層１１に対して、直流電圧Ｖｏ（ＤＣ）を印加する。この直流電圧Ｖｏ（ＤＣ）は、ＭＥＭＳ共振器において流れる交流信号の周波数に対して高インピーダンスとなるコイル１８を介して印加される。この直流電圧Ｖｏ（ＤＣ）による直流電流Ｉｏ（ＤＣ）が第１の出力側メタル層１１、出力電極３（ｎ型）、そして第２の出力側メタル層１２を通り、バイパス抵抗１９を介して共通電位源となる接地電位に流れ込む。
振動子１が振動して、出力側対向部２６の容量（Ｃｏ）の変化により生じた出力交流電流Ｉｏ（ＡＣ）は、図４に示した接地電位から、第１の支持側メタル層９、支持部４、振動子１に流れる。ここで出力側対向部２６とは、振動子１と出力電極３の対向する面により構成された容量部分である。図３に示す振動子１から、出力側対向部２６の容量（Ｃｏ）、出力電極３、第１の出力側メタル層１１、出力端子２１へ至る電気信号経路を辿って、出力交流電流Ｉｏ（ＡＣ）が出力される。
図４に示すように、支持側の直流バイアス回路２３においては、バイアス電源１５のバイアス電圧Ｖｐが第１の支持側メタル層９に印加されている。このため、バイアス電圧Ｖｐにより生じる直流電流Ｉｐ（ＤＣ）は、第１の支持側メタル層９、支持部４を通り、そして第２の支持側メタル層１０、バイパス抵抗１６を介して共通電位源である接地電位に流れ込む。なお、実施の形態１においては、第１の支持側メタル層９がバイアス端子を介してバイアス電源１５に接続されている。
図３に示す構成によれば、入力交流電流Ｉｉ（ＡＣ）が第１の入力側メタル層７と入力電極２との接合界面を通過する際には同時に直流電流Ｉｉ（ＤＣ）が流れている。同様に、出力交流電流Ｉｏ（ＡＣ）が出力電極３と第１の出力側メタル層１１との接合界面を通過する際には同時に直流電流Ｉｏ（ＤＣ）が流れている。
また、図４に示す構成によれば、入力交流電流Ｉｉ（ＡＣ）および出力交流電流Ｉｏ（ＡＣ）が第１の支持側メタル層９と支持部４との接合界面を通過する際には同時に直流電流Ｉｐ（ＤＣ）が流れている。すなわち、金属−半導体の各接合界面には、交流電流とともに直流電流が重畳されている。この結果、前述の図２０に示したＶ−Ｉ特性曲線に示すように、動作点を移動させることができ、交流電流に加わる負荷抵抗を小さく（例えば、図２０における抵抗ｒ→抵抗ｒ’、ｒ’＜ｒ）することができ、直流電流を流さないときの抵抗ｒに比べて抵抗値を小さくすることができる。したがって、交流電流の電気的エネルギー損失を大幅に低減することができる。
交流信号の入出力関係を示すＳパラメータＳ２１を図５に示す。図５において、横軸が周波数［ＭＨｚ］であり、縦軸が伝達特性Ｓ２１［ｄＢ］である。図５の共振特性曲線に示すように、ＭＥＭＳ共振器は約２０ＭＨｚに共振周波数を有する。前述の図１６に示した従来のＭＥＭＳ共振器図の構成において、交流電流に加わる負荷抵抗は、ｒ＝３０ｋΩ程度である。この負荷抵抗が、図２２に示した等価回路上の抵抗ｒｉ，ｒｏ，ｒｂとなる。しかし、実施の形態１のＭＥＭＳ共振器の構成においては、直流電流Ｉｉ（ＤＣ），Ｉｏ（ＤＣ），Ｉｐ（ＤＣ）として１０μＡ流すことにより、抵抗がｒ’＝１０ｋΩまで改善され、この結果、抵抗分による損失が低減されて、図５に示すように共振波形のピークが鋭くなっている。すなわち、実施の形態１のＭＥＭＳ共振器の構成においては、高いＱ値を示すように改善されている。
図５において、理想形（ｒ＝０Ω）の共振波形の先鋭度は純粋にメカニカルなＱ値（Ｑｍ）を表しており、本発明に係る実施の形態１のＭＥＭＳ共振器においては、共振の先鋭度が理想値Ｑｍに近づいていることがわかる。高いＱ値を有するＭＥＭＳ共振器は、例えば質量検出器としては最小検出質を向上させ、また発振器としては低位相雑音を可能とさせる。
なお、実施の形態１のＭＥＭＳ共振器において、直流バイアス回路において使用したバイパス抵抗（１４，１６，１９）は、共振周波数付近の交流周波数信号成分をブロックする機能を有するものであれば用いることができ、コイルや半導体抵抗素子などにおいて高いインピーダンスを有する素子を用いることができる。また、実施の形態１において、出力側バイアス回路２４に設けたコイル１８は、共振周波数付近の交流周波数信号成分をブロックする機能を有するものであれば抵抗素子や半導体抵抗素子を用いることができる。
（実施の形態２）
以下、本発明に係る実施の形態２のＭＥＭＳ共振器について添付の図面を参照して説明する。
図６は本発明に係る実施の形態２のＭＥＭＳ共振器の基本構成を示す斜視図である。図７および図８Ａは、実施の形態２のＭＥＭＳ共振器の動作を説明するために模式的に示した断面図である。図７は図６のＭＥＭＳ共振器のＥ−Ｅ線による断面を示しており、図８は図６のＭＥＭＳ共振器のＦ−Ｆ線による断面を示している。なお、図８Ａにおいては、振動子の一方の端部近傍（支持部４を含む）を示している。
実施の形態２のＭＥＭＳ共振器において、前述の実施の形態１のＭＥＭＳ共振器の構成と異なる点は、メタル層と入出力電極との間に仲介層が設けられている点である。その他の構成は、前述の実施の形態１のＭＥＭＳ共振器と同じであり、同じ製造方法により形成される。したがって、実施の形態２のＭＥＭＳ共振器において、実施の形態１のＭＥＭＳ共振器と同じ機能、構成を有するものには同じ符号を付してその説明は実施の形態１の説明を適用する。なお、実施の形態２の構成においては、メタル層と仲介層により中間層が構成されている。
実施の形態２のＭＥＭＳ共振器においては、ｎ型半導体の入力電極２、出力電極３および支持部４のそれぞれの上に２つのｐ型半導体層の仲介層を介してメタル層が形成されている。これらのｐ型半導体層である仲介層の役割は、振動子１の高さよりも高い面を形成するためのスペーサなどとして利用される。例えば、振動子１の上方を薄膜や蓋で覆うことにより、振動子１周辺に閉空間（キャビティ）を形成し、外部からキャビティ内へのダスト等の進入を遮断し、振動子１を振動の阻害物から保護している。また、必要に応じて、キャビティを真空に保持して、空気の粘性が排除された先鋭度の高い共振特性を得ることもできる。この場合、電気信号経路には、メタルとｐ型半導体との接合界面、およびｐｎ接合界面が存在し、これらの接合界面が障壁となるバリアを形成する。
実施の形態２のＭＥＭＳ共振器においては、入力端子２０から出力端子２１に至る電気信号経路にはメタル層とｐ型半導体、およびｐ型半導体とｎ型半導体が接合する接合界面（接合界面）のバリアが介在しており、これらの接合界面において電気的に結合されている。
実施の形態２のＭＥＭＳ共振器においては、メタル層とｐ型半導体、およびｐ型半導体とｎ型半導体の接合界面に対して直流電流を貫通させて、その直流電流が直流バイアス回路を通して共通電位源に流れる構成とした。直流バイアス回路とは、前述の実施の形態１における直流バイアス回路と同じであり、交流信号は通さずに、注入された直流電流のみを逃がす回路であり、振動子１の共振周波数近辺の周波数帯の交流信号に対して高いインピーダンスを有する素子と共通電位源とで構成される。
実施の形態２のＭＥＭＳ共振器において、入力電極２上の表面には、第１の入力側仲介層２７（ｐ型）と第１の入力側メタル層７の積層体で構成された中間層と、第２の入力側仲介層２８（ｐ型）と第２の入力側メタル層８の積層体で構成された中間層が離間して配置されている。
また、出力電極３上の表面においては、第１の出力側仲介層３１（ｐ型）と第１の出力側メタル層１１の積層体で構成された中間層と、第２の出力側仲介層３２（ｐ型）と第２の出力側メタル層１２の積層体で構成された中間層が離間して配置されている。
さらに、振動子１の両端部分にある一方の支持部４上の表面においては、第１の支持側仲介層２９（ｐ型）と第１の支持側メタル層９の積層体で構成された中間層と、第２の支持側仲介層３０（ｐ型）と第２の支持側メタル層１０の積層体で構成された中間層が離間して配置されている。
信号入力側に設けた直流バイアス回路２２におけるバイパス抵抗１４の役割は、実施の形態１において説明したバイパス抵抗１４と同じである。
入力端子２０に対しては、交流信号の交流電圧Ｖｉ（ＡＣ）が印加されている。また、入力端子２０が接続されている第１の入力側メタル層７には、コイル３３を介して直流電源からの直流電圧Ｖｉ（ＤＣ）が印加されている。したがって、第１の入力側メタル層７には直流電圧Ｖｉ（ＤＣ）と交流電圧Ｖｉ（ＡＣ）が重畳した電圧が印加されている。このとき、交流電流Ｉｉ（ＡＣ）は第１の入力側メタル層７、第１の入力側仲介層２７（ｐ型）、入力電極２（ｎ型）を通り、入力側対向部２５の容量（Ｃｉ）を介して、振動子１（ｎ型）に流れる。
さらに、図８Ａに示すように、交流電流Ｉｉ（ＡＣ）は、振動子１から支持部４を通り、第１の支持側仲介層２９、および第１の支持側メタル層９を介して共通電位源となる接地電位に流れ込む。図８Ａに示す支持部４においては、バイパス抵抗１６よりも内部抵抗値の低いバイアス電源１５の方向へ交流電流Ｉｉ（ＡＣ）が流れる。
また、図７に示す入力側の直流バイアス回路２２において、直流電圧Ｖｉ（ＤＣ）による直流電流Ｉｉ（ＤＣ）が第１の入力側メタル層７、第１の入力側仲介層２７（ｐ型）、入力電極２（ｎ型）を通り、そして第２の入力側仲介層２８（ｐ型）、第２の入力側メタル層８を通り、バイパス抵抗１４を介して接地電位に流れる。この入力側のバイパス抵抗１４の値は、入力側対向部２５の容量（Ｃｉ）のインピーダンスよりも大きく設定されている。このため、交流電流Ｉｉ（ＡＣ）がバイパス抵抗１４に流れ込む量は無視できる。
一方、図７に示す出力側の直流バイアス回路２４において、出力端子２１に接続されている第１の出力側メタル層１１に対して、直流電圧Ｖｏ（ＤＣ）を印加する。この直流電圧Ｖｏ（ＤＣ）は、ＭＥＭＳ共振器において流れる交流信号の周波数に対して高インピーダンスとなるコイル１８を介して印加される。この直流電圧Ｖｏ（ＤＣ）による直流電流Ｉｏ（ＤＣ）が第１の出力側メタル層１１、第１の出力側仲介層３１（ｐ型）、出力電極３（ｎ型）を通り、そして第２の出力側仲介層３２（ｐ型）、第２の出力側メタル層１２を通り、バイパス抵抗１９を介して共通電位源である接地電位に流れる。
振動子１が振動して、出力側対向部２６の容量変化により生じた出力交流電流ｉｏ（ＡＣ）は、図８Ａに示した接地電位から、第１の支持側メタル層９、第１の支持側仲介層２９、支持部４、振動子１に流れる。そして、図７に示す振動子１から、出力側対向部２６の容量（Ｃｏ）、出力電極３、第１の出力側仲介層３１、第１の出力側メタル層１１、出力端子２１へ至る電気信号経路を辿って、出力交流電流Ｉｏ（ＡＣ）が出力される。
図８Ａに示すように、支持側の直流バイアス回路２３においては、バイアス電源１５のバイアス電圧Ｖｐが第１の支持側メタル層９に印加されている。このため、バイアス電圧Ｖｐにより生じる直流電流Ｉｐ（ＤＣ）は、第１の支持側メタル層９、第１の支持側仲介層２９、支持部４を通り、そして第２の支持側仲介層３０、第２の支持側メタル層１０、バイパス抵抗１６を介して接地電位に流れ込む。なお、実施の形態２においては、第１の支持側メタル層９がバイアス端子を介してバイアス電源１５に接続されている。
図７に示す構成によれば、入力交流電流Ｉｉ（ＡＣ）が第１の入力側メタル層７、第１の入力側仲介層２７、および入力電極２の各接合界面を通過する際には同時に直流電流Ｉｉ（ＤＣ）が流れている。同様に、出力交流電流Ｉｏ（ＡＣ）が出力電極３、第１の出力側仲介層３１、および第１の出力側メタル層１１の各接合界面を通過する際には同時に直流電流Ｉｏ（ＤＣ）が流れている。
また、図８Ａに示す構成によれば、入力交流電流Ｉｉ（ＡＣ）および出力交流電流Ｉｏ（ＡＣ）が第１の支持側メタル層９、第１の支持側仲介層２９、および支持部４の各接合界面を通過する際には同時に直流電流Ｉｐ（ＤＣ）が流れている。すなわち、金属−半導体（メタル−ｎ接合、メタル−ｐ接合）の接合界面、またはｐ型ｎ型半導体（ｐｎ接合、ｐｐ接合、ｎｎ接合）の接合界面には、交流電流とともに直流電流が重畳されている。この結果、前述の図２０に示したＶ−Ｉ特性曲線に示すように、動作点を移動させることができ、交流電流に加わる負荷抵抗を小さくすることができ、直流電流を流さないときの抵抗値ｒに比べて抵抗値ｒ’（図２０参照）を小さくすることができる。したがって、交流電流の電気的エネルギー損失を大幅に低減することができる。
なお、実施の形態２においては、図８Ａに示した構成に限定されず、例えば図８Ｂから図８Ｅに示すように構成してもよい。
図８Ｂに示す構成は、図８Ａと同様の断面図を示しているが、第１の支持側メタル層９がバイアス端子およびバイパス抵抗１６を介してバイアス電源１５に接続されており、第２の支持側メタル層１０が接地電位に接続された構成である。
図８Ｃから図８Ｅは、両持ち梁型の振動子１の構成を中間部分省略で示した断面図であり、振動子１における両側の支持部４Ａ，４Ｂのそれぞれに中間層を設けて振動子１に直流電流を流す構成である。すなわち、第１の支持部４Ａに第１の支持側メタル層９と第１の支持側仲介層２９により構成された第１の中間層を設け、第２の支持部４Ｂに第２の支持側メタル層１０と第２の支持側仲介層３０により構成された第２の中間層を設けている。
図８Ｃに示す構成は、第１の支持部４Ａに形成した第１の中間層の第１の支持側メタル層９がバイアス端子を介してバイアス電源１５に接続されており、第２の支持部４Ｂに形成した第２の中間層の第２の支持側メタル層１０がバイパス抵抗１６を介して接地電位に接続された構成である。
図８Ｄに示す構成は、第１の支持部４Ａに形成した第１の中間層の第１の支持側メタル層９がバイアス端子およびバイパス抵抗１６を介してバイアス電源１５に接続されており、第２の支持部４Ｂに形成した第２の中間層の第２の支持側メタル層１０が接地電位に接続された構成である。
図８Ｅに示す構成は、第１の支持部４Ａに形成した第１の中間層の第１の支持側メタル層９がバイアス端子を介してバイアス電源１５に接続されており、第２の支持部４Ｂに形成した第２の中間層の第２の支持側メタル層１０が接地電位に接続された構成である。図８Ｅに示す構成においては、直流バイアス回路おいてインピーダンス素子が設けられていないが、振動子１が直流バイアス回路の電流経路に含まれており、振動子自身がインピーダンスを有しているため、更なるインピーダンス素子は不要となる。
上記のように構成されているため、実施の形態２のＭＥＭＳ共振器は、前述の実施の形態１のＭＥＭＳ共振器と同様に、図５に示したように共振波形のピークが鋭くなり、高いＱ値を示すように改善されている。
（実施の形態３）
以下、本発明に係る実施の形態３のＭＥＭＳ共振器について添付の図面を参照して説明する。
前述の実施の形態２の構成においては、「入力電極」、「振動子（支持部）」および「出力電極」の３つの構成部を有する例で説明したが、実施の形態３のＭＥＭＳ共振器は「振動子（支持部）」が「出力電極」を兼ねた構成である。実施の形態３のＭＥＭＳ共振器の構成において、その他の構成は、実施の形態２のＭＥＭＳ共振器と同じであり、同じ製造方法により形成される。したがって、実施の形態３のＭＥＭＳ共振器において、実施の形態２のＭＥＭＳ共振器と同じ機能、構成を有するものには同じ符号を付してその説明は実施の形態２の説明を適用する。なお、実施の形態３の構成においては、メタル層と仲介層により中間層が構成されている。
図９は本発明に係る実施の形態３のＭＥＭＳ共振器の基本構成を示す斜視図である。図１０および図１１は、実施の形態３のＭＥＭＳ共振器の動作を説明するために模式的に示した断面図であり、図１０は図９のＭＥＭＳ共振器のＧ−Ｇ線による断面を示しており、図１１は図９のＭＥＭＳ共振器のＨ−Ｈ線による断面を示している。なお、図１１においては、振動子の一方の端部近傍を示している。
実施の形態３のＭＥＭＳ共振器においては、図９に示すように、支持部４に形成された第１の支持側メタル層９がバイパス抵抗１９を介して接地電位に接続されている。一方、第２の支持側メタル層１０は、コイル１８を介してバイアス電圧Ｖｐが入力されるよう接続されている。また、第２の支持側メタル層１０は出力端子２１に接続されている。なお、入力電極側の構成は、前述の実施の形態２と同じである。したがって、実施の形態３のＭＥＭＳ共振器においては、支持部４が振動子１を両持ち支持するとともに、出力電極としての機能を有する。
したがって、実施の形態３の構成においても、電気信号経路には、メタルとｐ型半導体との接合界面およびｐｎ接合界面の接合界面が存在し、これらの接合界面が障壁となるバリアとなる。
実施の形態３のＭＥＭＳ共振器の構成によれば、入力交流電流Ｉｉ（ＡＣ）が第１の入力側メタル層７、第１の入力側仲介層２７、および入力電極２の各接合界面を通過する際には同時に直流電流Ｉｉ（ＤＣ）が流れている。また、出力交流電流Ｉｏ（ＡＣ）が振動子１（支持部４）、第２の支持側仲介層３０、および第２の支持側メタル層１０の各接合界面を通過する際には同時に直流電流Ｉｐ（ＤＣ）が流れている。すなわち、金属−半導体の接合界面、またはｐ型ｎ型半導体の接合界面には、交流電流とともに直流電流が重畳されている。この結果、前述の図２０に示したＶ−Ｉ特性曲線に示すように、動作点を移動させることができ、交流電流に加わる負荷抵抗を小さくすることができ、直流電流を流さないときの抵抗値ｒに比べて抵抗値ｒ’を小さくすることができる。したがって、交流電流の電気的エネルギー損失を低減することができる。
実施の形態３のＭＥＭＳ共振器は、上記のように構成されているため、前述の実施の形態１のＭＥＭＳ共振器と同様に、図５に示したように共振波形のピークが鋭くなり、高いＱ値を示すように改善されている。
（実施の形態４）
以下、本発明に係る実施の形態４のＭＥＭＳ共振器について添付の図１２から図１４を参照して説明する。
本発明のＭＥＭＳ共振器においては、振動子の構成として両持ち梁型に限定されるものではなく、片持ち梁型でもよい。また。本発明のＭＥＭＳ共振器における振動子としては、前述の「特許文献１」に示されているようなディスク（円盤）型、リング（円環）型、スクエア（矩形）型などの多様な形状に対応できるものであり、梁型に限定されるものではない。したがって、振動子に励起される共振モードもたわみ振動に限定されるものではない。例えば、振動子が梁型の場合でも振動子がねじり振動を行うねじり振動モードを本発明のＭＥＭＳ共振器に利用することができる。
本発明に係る実施の形態４のＭＥＭＳ共振器は、ねじり振動モードの振動子が設けられた構成のＭＥＭＳ共振器の一例を示す。実施の形態４のＭＥＭＳ共振器においては、振動子が三角形の断面を有する三角柱であり、その三角形の２辺を構成する各面に対向して入力電極および出力電極が形成されている。その他の構成は、前述の実施の形態２のＭＥＭＳ共振器と同じである。したがって、図１２から図１４に示したＭＥＭＳ共振器においては、実施の形態２のＭＥＭＳ共振器と同じ機能、構成を有するものには同じ符号を付してその説明は実施の形態２の説明を適用する。なお、実施の形態４の構成においては、メタル層と仲介層により中間層が構成されている。
図１２は本発明に係る実施の形態４のＭＥＭＳ共振器の基本構成を示す斜視図である。図１３および図１４は、実施の形態４のＭＥＭＳ共振器の動作を説明するために模式的に示した断面図である。図１３は図１２のＭＥＭＳ共振器のＪ−Ｊ線による断面を示しており、図１４は図１２のＭＥＭＳ共振器のＫ−Ｋ線による断面を示している。なお、図１４においては、振動子の一方の端部近傍を示している。
図１３に示すように、実施の形態４のＭＥＭＳ共振器における振動子１Ａは、断面が三角形の梁型であり、材料は単結晶シリコンから成る。振動子１Ａの断面が三角形であるのは、結晶方位面｛１１１｝の２面と｛１００｝１面に囲まれているからである。この三角形断面の振動子１Ａに対して、入力電極２Ａから静電力のモーメントを加えてねじり振動を励起させている。振動子１Ａにおいてねじり振動が生じ、そのねじり振動により生じる電流が出力電極３Ａから出力されるよう構成されている。入力側対向部２５Ａにおいては、振動子１Ａの三角形を構成する１つの面に対向するように入力電極２Ａの対向面が形成されている。また、出力側対向部２６Ａにおいては、振動子１Ａの三角形を構成する他の１つの面に対向するように出力電極３Ａの対向面が形成されている。ここで入力側対向部２５Ａとは入力電極２Ａと振動子１Ａの対向する面により構成された容量部分（Ｃｉ）であり、出力側対向部２６Ａとは振動子１Ａと出力電極３Ａの対向する面により構成された容量部分（Ｃｏ）である。
実施の形態４のＭＥＭＳ共振器においては、ねじり振動に伴う発生電流を出力するよう構成するために、入力電極２Ａおよび出力電極３Ａの高さ（図１３における符号ｈ）は、振動子１Ａの高さ（図１３における符号Ｈ）の約１／２に設定されている。また、入力電極２Ａおよび出力電極３Ａは、それぞれの底面と、振動子１Ａの底面が同一平面内となるよう配置されている。なお、実施の形態４のＭＥＭＳ共振器において、メタル層、仲介層、バイパス抵抗等の他の構成、機能、動作に関しては、前述の実施の形態２のＭＥＭＳ共振器と同じである。
実施の形態４のＭＥＭＳ共振器においては、図１３に示すように、入力交流電流Ｉｉ（ＡＣ）が第１の入力側メタル層７、第１の入力側仲介層２７、および入力電極２Ａの各接合界面を通過する際には同時に直流電流Ｉｉ（ＤＣ）が流れている。同様に、出力交流電流Ｉｏ（ＡＣ）が出力電極３Ａ、第１の出力側仲介層３１、および第１の出力側メタル層１１の各接合界面を通過する際には同時に直流電流Ｉｏ（ＤＣ）が流れている。
また、実施の形態４のＭＥＭＳ共振器においては、図１４に示すように、入力交流電流Ｉｉ（ＡＣ）および出力交流電流Ｉｏ（ＡＣ）が第１の支持側メタル層９、第１の支持側仲介層２９、および支持部４の各接合界面を通過する際には同時に直流電流Ｉｐ（ＤＣ）が流れている。すなわち、金属−半導体の接合界面、またはｐ型ｎ型半導体の接合界面には、交流電流とともに直流電流が重畳されている。この結果、前述の図２０に示したＶ−Ｉ特性曲線に示すように、動作点を移動させることができ、交流電流に加わる負荷抵抗を小さくすることができ、直流電流を流さないときの抵抗値ｒに比べて抵抗値ｒ’を小さくすることができる。したがって、交流電流の電気的エネルギー損失を低減することができる。
上記のように構成された実施の形態４のＭＥＭＳ共振器は、実施の形態１のＭＥＭＳ共振器と同様に、図５に示したように共振波形のピークが鋭くなり、高いＱ値を示すように改善されている。
上記の各実施の形態においては、メタル層、仲介層（ｐ型）、入出力電極（ｎ型）などの積層構成として説明したが、ｐ型とｎ型は逆転しても同様の効果を得ることができる。また、例えばｐ型とｐ型の積層構造でもその接合界面にはバリアが発生するため、本発明の技術的思想に基づく構成により、前述の実施の形態と同様の効果を得ることができる。同様に、ｎ型とｎ型の積層構造でもよく、または、ｐｎｐやｎｐｎの複合積層構造においても同様の効果を得ることができる。さらに、仲介層を介さずに金属−半導体積層構造としても同様の効果を得ることができる。
なお、メタル層、仲介層、入力電極、出力電極などにおける接合界面のバリアに伴うＶ−Ｉ（電圧−電流）特性の中で定める直流動作点は、図２０に示した特性曲線における逆バイアス領域を用いても利用できる。特に、逆バイアス領域を用いることによる効果は、図１５に示すＶ−Ｉ特性曲線における逆バイアス領域にアバランシェ降伏が存在する状態で顕著となる。バイアス直流電流をＶ−Ｉ特性曲線の傾きが大きいアバランシュ降伏の領域で設定することにより、交流信号への抵抗ｒ’を著しく低減することができる。
各実施の形態の構成において、直流電源と共通電位源の接続位置を特定して説明したが、本発明においては直流電源と共通電位源の接続位置を特定するものではなく、各実施の形態の構成とは逆の接続であっても同様の効果を奏する。また、入力側および出力側の直流バイアス回路においては、当該直流バイアス回路内にインピーダンスを有する構成であればよく、インピーダンス素子の配設位置を特定するものではない。さらに、入力側および出力側の直流バイアス回路に設けたインダクタンス素子は、接合界面を通過した信号が直流信号と交流信号に分離されて、交流信号のみが入力端子から出力端子に流れるように接続されていればよく、前述の各実施の形態において説明した構成に限定されるものではない。
本発明のＭＥＭＳ共振器は、ある特定の周波数、すなわち振動子の共振周波数近傍のみで入出力電極間の電気通過特性が向上することを利用したフィルタ回路や、温度、振動子にかかる応力、振動子への微量な付着物等によって振動子の共振周波数がシフトすることを利用した、温度センサ、圧力センサ、質量センサなどに使用することにより、各デバイスの性能を向上させることが可能となる。
上記のように、本発明のＭＥＭＳ共振器においては、金属や半導体層の接合面に存在するバリアによる抵抗分による交流信号の損失を低減し、高いＱ値を有する共振特性を示すものとなる。このため、本発明によれば、質量検出器としては最小検出質量を向上させ、また発振器としては低位相雑音を可能とさせるとともに、その他共振を利用したフィルタ回路、ジャイロスコープ、圧力センサ、光スキャナ、質量検出素子等への幅広い産業用途に展開可能である。
本発明のＭＥＭＳ共振器は、金属や半導体層の接合面に存在するバリアによる抵抗分による交流信号の損失を低減し、高いＱ値を有する共振特性を示すため、各種の分野において幅広く用いることができる。
１ 振動子
２ 入力電極
３ 出力電極
４ 支持部
５ シリコン基板
６ 埋め込み酸化膜
７ 第１の入力側メタル層
８ 第２の入力側メタル層
９ 第１の支持側メタル層
１０ 第２の支持側メタル層
１１ 第１の出力側メタル層
１２ 第２の出力側メタル層
１３ 入力側直流電源
１４ 入力側バイパス抵抗
１５ 支持側バイアス電源
１６ 支持側バイパス抵抗
１７ 出力側直流電源
１８ 出力側コイル
１９ 出力側バイパス抵抗
２０ 入力端子
２１ 出力端子
２２ 入力側直流バイアス回路
２３ 支持側直流バイアス回路
２４ 出力側直流バイアス回路
２５ 入力側対向部
２６ 出力側対向部
２７ 第１の入力側仲介層
２８ 第２の入力側仲介層
２９ 第１の支持側仲介層
３０ 第２の支持側仲介層
３１ 第１の出力側仲介層
３２ 第２の出力側仲介層

Claims (14)

  1. 静電力が印加されて機械的に振動する振動子と、
    前記振動子を振動可能に支持する支持部と、
    空隙を介して前記振動子と対向する面を有する少なくとも１つの電極と、を有し、
    前記支持部または前記電極のうちの１つが入力電極であり、前記支持部または前記電極のうちの他の１つが出力電極であり、
    前記入力電極に接続された入力端子を介して印加される交流信号により生じる静電力によって前記振動子を励振させて、前記振動子の振動により発生する電流を前記出力電極に接続された出力端子を介して出力するＭＥＭＳ共振器であって、
    前記入力端子と前記入力電極との間の電流経路、または前記出力電極と前記出力端子との間の電流経路には、ｐｎ接合、ｐｐ接合、ｎｎ接合、メタル−ｎ接合、メタル−ｐ接合の少なくともいずれかの接合界面が形成されており、
    前記接合界面に定常的に直流電流を流すための直流バイアス回路を備えるＭＥＭＳ共振器。
  2. 静電力が印加されて機械的に振動する振動子と、
    前記振動子を振動可能に支持する支持部と、
    空隙を介して前記振動子と対向する面を有する少なくとも２つの電極と、を有し、
    前記少なくとも２つの電極のうちの１つが入力電極であり、前記少なくとも２つの電極のうちの他の１つが出力電極であり、
    前記入力電極に接続された入力端子を介して印加される交流信号により生じる静電力によって前記振動子を励振させて、前記振動子の振動により発生する電流を前記出力電極に接続された出力端子を介して出力するＭＥＭＳ共振器であって、
    前記振動子と一体的に形成された前記支持部にはバイアス端子が接続されており、前記バイアス端子と前記支持部との間の電流経路には、ｐｎ接合、ｐｐ接合、ｎｎ接合、メタル−ｎ接合、メタル−ｐ接合の少なくともいずれかの接合界面が形成されており、
    前記接合界面に定常的に直流電流を流すための直流バイアス回路を備えるＭＥＭＳ共振器。
  3. 前記入力電極の表面に配置された第１の中間層を有し、
    前記接合界面は、前記入力電極と前記第１の中間層との間に形成され、
    前記入力端子は、前記第１の中間層を介して前記入力電極に接続され、
    前記直流バイアス回路は、
    一端が直流電源または共通電極の一方に接続され、他端が前記第１の中間層に接続された第１のインピーダンス素子と、
    一端が前記入力電極の表面における前記第１の中間層が形成された領域以外の領域に接続され、他端が前記直流電源または前記共通電極の他方に接続された第２のインピーダンス素子と、を含み、
    前記第１のインピーダンス素子はインダクタまたは抵抗を有し、
    前記第２のインピーダンス素子はインダクタまたは抵抗を有し、
    前記第１のインピーダンス素子および前記第２のインピーダンス素子のいずれか一方は抵抗を有する請求項１に記載のＭＥＭＳ共振器。
  4. 前記入力電極の表面に配置され、前記第１の中間層とは離間して配置された第２の中間層を有し、
    前記第２のインピーダンス素子は、前記第２の中間層を介して前記入力電極に接続されている請求項３に記載のＭＥＭＳ共振器。
  5. 前記出力電極の表面に配置された第１の中間層を有し、
    前記接合界面は、前記出力電極と前記第１の中間層との間に形成され、
    前記出力端子は、前記第１の中間層を介して前記出力電極に接続され、
    前記直流バイアス回路は、
    一端が直流電源または共通電極の一方に接続され、他端が前記第１の中間層に接続された第１のインピーダンス素子と、
    一端が前記出力電極の表面における前記第１の中間層が形成された領域以外の領域に接続され、他端が前記直流電源または前記共通電極の他方に接続された第２のインピーダンス素子と、を含み、
    前記第１のインピーダンス素子はインダクタまたは抵抗を有し、
    前記第２のインピーダンス素子はインダクタまたは抵抗を有し、
    前記第１のインピーダンス素子および前記第２のインピーダンス素子のいずれか一方は抵抗を有する請求項１に記載のＭＥＭＳ共振器。
  6. 前記出力電極の表面に配置され、前記第１の中間層とは離間して配置された第２の中間層を有し、
    前記第２のインピーダンス素子は、前記第２の中間層を介して前記出力電極に接続されている請求項５に記載のＭＥＭＳ共振器。
  7. 前記支持部の表面に配置された第１の中間層を有し、
    前記接合界面は、前記支持部と前記第１の中間層との間に形成され、
    前記バイアス端子は、第１の配線により、前記第１の中間層を介して前記支持部に接続され、
    前記直流バイアス回路は、
    前記支持部の表面における前記第１の中間層が形成された領域以外の領域と、共通電極とを接続する第２の配線、を備え、
    前記第１の配線または前記第２の配線のいずれか一方の途中に抵抗素子を有する請求項２に記載のＭＥＭＳ共振器。
  8. 前記支持部は、前記振動子の両端を支持する第１の支持部および第２の支持部を有し、
    前記第１の支持部の表面に配置された第１の中間層を有し、
    前記接合界面は、前記第１の支持部と前記第１の中間層との間に形成され、
    前記バイアス端子は、第１の配線により、前記第１の中間層を介して前記第１の支持部に接続され、
    前記直流バイアス回路は、
    前記第２の支持部と共通電極とを接続する第２の配線、を備える請求項２に記載のＭＥＭＳ共振器。
  9. 前記第２の支持部の表面に配置され、前記第１の中間層とは前記振動子を介して離間して配置された第２の中間層を有し、
    前記第２の配線は、前記第２の中間層を介して、前記第２の支持部と前記共通電極とを接続する請求項７または請求項８に記載のＭＥＭＳ共振器。
  10. 前記第１のインピーダンス素子または前記第２のインピーダンス素子のインピーダンスは、前記入力端子に入力された交流信号の電流が前記直流電源または前記共通電極に流れない値に設定される請求項３乃至６のいずれか１項に記載のＭＥＭＳ共振器。
  11. 前記第１の中間層は、メタル層を有して構成された請求項３または５に記載のＭＥＭＳ共振器。
  12. 前記第２の中間層は、メタル層を有して構成された請求項４または６に記載のＭＥＭＳ共振器。
  13. 前記第１の中間層は、仲介層とメタル層が積層されて構成された請求項３または５に記載のＭＥＭＳ共振器。
  14. 前記第１の中間層は、仲介層とメタル層が積層されて構成された請求項４または６に記載のＭＥＭＳ共振器。
JP2012527939A 2011-02-21 2012-01-31 Ｍｅｍｓ共振器 Expired - Fee Related JP5075296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012527939A JP5075296B2 (ja) 2011-02-21 2012-01-31 Ｍｅｍｓ共振器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011034402 2011-02-21
JP2011034402 2011-02-21
JP2012527939A JP5075296B2 (ja) 2011-02-21 2012-01-31 Ｍｅｍｓ共振器
PCT/JP2012/000616 WO2012114655A1 (ja) 2011-02-21 2012-01-31 Ｍｅｍｓ共振器

Publications (2)

Publication Number Publication Date
JP5075296B2 JP5075296B2 (ja) 2012-11-21
JPWO2012114655A1 true JPWO2012114655A1 (ja) 2014-07-07

Family

ID=46720451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527939A Expired - Fee Related JP5075296B2 (ja) 2011-02-21 2012-01-31 Ｍｅｍｓ共振器

Country Status (3)

Country Link
US (1) US8698569B2 (ja)
JP (1) JP5075296B2 (ja)
WO (1) WO2012114655A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2933500B1 (en) 2013-02-26 2017-11-15 Mitsubishi Heavy Industries Compressor Corporation Method for assembling compressor, and bundle guide device
US9330214B2 (en) 2014-01-10 2016-05-03 International Business Machines Corporation Phase noise reduction in voltage controlled oscillators
US10352904B2 (en) 2015-10-26 2019-07-16 Qorvo Us, Inc. Acoustic resonator devices and methods providing patterned functionalization areas
EP3371583A1 (en) * 2015-11-06 2018-09-12 Qorvo US, Inc. Acoustic resonator devices and fabrication methods providing hermeticity and surface functionalization
US10267770B2 (en) 2016-07-27 2019-04-23 Qorvo Us, Inc. Acoustic resonator devices and methods with noble metal layer for functionalization
EP3497439B1 (en) 2016-08-11 2023-12-20 Qorvo US, Inc. Acoustic resonator device with controlled placement of functionalization material
WO2018055554A1 (en) * 2016-09-21 2018-03-29 King Abdullah University Of Science And Technology Mechanical resonator-based cascadable logic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3419602A1 (de) 1984-05-25 1985-11-28 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur verringerung der verzerrungen bei einem fm-quadraturdemodulator
US6628177B2 (en) 2000-08-24 2003-09-30 The Regents Of The University Of Michigan Micromechanical resonator device and micromechanical device utilizing same
JP4602130B2 (ja) * 2004-04-28 2010-12-22 パナソニック株式会社 電気機械フィルタ
JP4611127B2 (ja) * 2004-06-14 2011-01-12 パナソニック株式会社 電気機械信号選択素子
US7358648B2 (en) 2005-01-13 2008-04-15 Matsushita Electric Industrial Co., Ltd. Torsion resonator and filter using this
JP4749177B2 (ja) 2006-02-15 2011-08-17 パナソニック株式会社 接続構造体および接続構造体の製造方法
JP2009094690A (ja) * 2007-10-05 2009-04-30 Seiko Instruments Inc 発振子及び該発振子を有する発振器
JP2009190150A (ja) * 2008-02-18 2009-08-27 Sanyo Electric Co Ltd マイクロエレクトロメカニカルデバイス及びその製造方法。

Also Published As

Publication number Publication date
US8698569B2 (en) 2014-04-15
JP5075296B2 (ja) 2012-11-21
US20120319790A1 (en) 2012-12-20
WO2012114655A1 (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
JP5075296B2 (ja) Ｍｅｍｓ共振器
US10160635B2 (en) MEMS device and process for RF and low resistance applications
KR102070617B1 (ko) 멤스 진폭 변조기 및 이를 포함하는 멤스 자계 센서
US7358648B2 (en) Torsion resonator and filter using this
JP6094672B2 (ja) 振動装置
US9917571B2 (en) Resonant gyroscopes and methods of making and using the same
JPWO2016159018A1 (ja) 共振装置
US8542074B2 (en) MEMS resonator
Qiu et al. Electrical crosstalk in two-port piezoelectric resonators and compensation solutions
JP2003133880A (ja) マイクロエレクトロメカニカルコンポーネント
Tanigawa et al. Silicon Fishbone‐Shaped MEMS Resonator with Digitally Variable Resonant‐Frequency Tuning
JP5169518B2 (ja) 共振回路及びその製造方法並びに電子装置
US10158063B2 (en) Monolithic PZT actuator, stage, and method for making
JP6232957B2 (ja) 圧電型加速度センサ
Galayko et al. High-frequency high-Q micro-mechanical resonators in thick epipoly technology with post-process gap adjustment
US8373513B2 (en) Compensated micro/nano-resonator with improved capacitive detection and method for producing same
JP2008241481A (ja) センサエレメント
Wu et al. Wheatstone bridge piezoresistive sensing for bulk-mode micromechanical resonator
JP4930769B2 (ja) 発振器
JP2010232790A (ja) 共振回路及びその製造方法並びに電子装置
Fedder Capacitive resonators
KR102070648B1 (ko) 멤스 진폭 변조기 및 이를 포함하는 멤스 자계 센서
JP5375251B2 (ja) 共振回路及びその製造方法並びに電子装置
JP4561352B2 (ja) 微小電気機械デバイスの製造方法
López et al. Micromechanical resonators with sub-micron gaps filled with high-k dielectrics

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Ref document number: 5075296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371