JP4561352B2

JP4561352B2 - 微小電気機械デバイスの製造方法

Info

Publication number: JP4561352B2
Application number: JP2004371488A
Authority: JP
Inventors: 幸司辻; 和夫江田; 崇史奥戸; 直正岡; 久和宮島; 隆司西條; 昌男桐原
Original assignee: Panasonic Corp; Matsushita Electric Works Ltd
Current assignee: Panasonic Corp; Panasonic Electric Works Co Ltd
Priority date: 2004-12-22
Filing date: 2004-12-22
Publication date: 2010-10-13
Anticipated expiration: 2024-12-22
Also published as: JP2006175555A

Description

本発明は、微小電気機械要素と集積回路とが集積化された微小電気機械デバイスの製造方法に関するものである。

従来から、マイクロマシンニング技術を利用して形成した微小電気機械デバイスとして、例えば、ジャイロセンサ、加速度センサ、圧力センサ、マイクロアクチュエータ、マイクロバルブ、マイクロリレーなどの種々のデバイスが知られている。

また、近年、集積回路を形成した素子形成基板上に多結晶シリコン層を堆積させ、当該多結晶シリコン層を表面マイクロマシンニング技術により加工することにより微小電気機械要素であるジャイロセンサの３次元構造体を形成した微小電気機械デバイスが提案されている（非特許文献１参照）。
John A.Green,et al、「Single-Chip Surface Micromachined Integrated Gyroscope With 50℃/h Allan Deviatin」，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.37，NO.12，DECEMBER 2002，p.1860-1866

ところで、上述の微小電気機械デバイスでは、表面マイクロマシンニング技術により微小電気機械要素を形成しているので、微小電気機械要素を構成する３次元構造体の厚みが素子形成基板上に堆積させる多結晶シリコン層の厚みで制限されてしまい、微小電気機械要素の性能が従来のバルクマイクロマシンニング技術により形成した微小電気機械デバイスの性能に比べて低くなってしまうという問題があった。例えば、ジャイロセンサや加速度センサでは、重りの質量が大きいほど高感度化を図ることができ、静電容量型のジャイロセンサや加速度センサでは、電極の面積が大きいほど高感度化を図ることができるので、バルクマイクロマシンニング技術により形成した微小電気機械デバイスの方が表面マイクロマシンニングを利用して形成した微小電気機械デバイスに比べて高性能化の点で有利である。
本発明は上記事由に鑑みて為されたものであり、その目的は、高性能の微小電気機械要素と集積回路とが集積化された微小電気機械デバイスの製造方法を提供することにある。

請求項１の発明は、微小電気機械要素と集積回路とが集積化された微小電気機械デバイスの製造方法であって、半導体基板の一表面側に前記半導体基板よりも抵抗率の高い半導体層を成膜してから、前記半導体層に集積回路を形成し、その後、前記半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成するようにし、前記半導体基板の前記一表面側に前記半導体層を成膜する前に、前記半導体基板の前記一表面における前記微小電気機械要素の形成予定領域上へ前記半導体基板とは異なる材料からなり前記半導体層の成膜温度での耐熱性を有する領域規定膜を形成し、前記半導体層を成膜するにあたっては、前記半導体層のうち前記半導体基板の前記一表面における露出部位上に成膜される部分が単結晶となるようにエピタキシャル成長法により前記半導体層を成膜し、前記集積回路の形成後であって前記３次元構造体を形成する前に、前記半導体層のうち前記領域規定膜上に成膜されている部分を除去することを特徴とする。なお、微小電気機械要素とは、集積回路の集積化されていない狭義のＭＥＭＳ（Micro Electro Mechanical System）、ＮＥＭＳ（Nano Electro Mechanical System）を意味している。

この発明によれば、微小電気機械要素の少なくとも一部を構成する３次元構造体の形成前に集積回路が形成されるので、集積回路を従来のＩＣ製造プロセスにより歩留まり良く形成することが可能であり、しかも、半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成しているので、表面マイクロマシンニング技術により形成される微小電気機械要素に比べて高性能の微小電気機械要素を形成することが可能であり、高性能の微小電気機械要素と集積回路とが集積化された微小電気機械デバイスを提供することができる。

また、この発明によれば、前記半導体層のうち前記領域規定膜上に成膜される部分を多結晶とすることができ、前記半導体層のうち前記規定領域膜上に成膜された部分を前記３次元構造体の形成前に容易に除去することが可能となり、高性能の微小電気機械要素を形成することが可能となる。

請求項２の発明は、請求項１の発明において、前記半導体基板がシリコン基板であって、前記半導体層が前記半導体基板の前記一表面上に成膜する単結晶シリコンの部分と前記領域規定膜上に成膜する多結晶シリコンの部分とであり、前記領域規定膜の材料として耐アルカリ性を有する材料を採用し、前記半導体層のうち前記領域規定膜上の部分を除去するにあたって、アルカリ系溶液からなるエッチング液を用い前記領域規定膜をエッチングストッパ膜として利用することを特徴とする。

この発明によれば、前記半導体層のうち前記領域規定膜上の部分を除去する際に、前記領域規定膜をエッチングストッパ膜として利用することにより、前記半導体基板における前記３次元構造体の形成予定領域の一部がエッチングされるのを防止することができる。

請求項３の発明は、請求項２の発明において、前記３次元構造体を形成するにあたって、前記半導体基板のエッチング加工時に前記領域規定膜の一部をエッチングマスクとして利用することを特徴とする。

この発明によれば、別途にエッチングマスク用の膜を成膜する場合に比べて、製造プロセスの簡略化を図れる。また、前記集積回路の形成後にエッチングマスク用の膜を成膜する製造プロセスを採用する場合に比べて、エッチングマスクとして利用する膜をより高温で形成することが可能となり、エッチングマスクとして利用する膜の材料の選択肢が多くなるという利点がある。

請求項４の発明は、微小電気機械要素と集積回路とが集積化された微小電気機械デバイスの製造方法であって、半導体基板の一表面側に前記半導体基板よりも抵抗率の高い半導体層を成膜してから、前記半導体層に集積回路を形成し、その後、前記半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成するようにし、前記半導体基板の前記一表面側に前記半導体層を成膜する前に、前記半導体基板の前記一表面上に前記半導体基板よりも低抵抗率の単結晶の半導体膜を成膜し、前記集積回路の形成後であって前記３次元構造体を形成する前に、前記半導体層のうち前記半導体基板における前記微小電気機械要素の形成予定領域に重複している部分を除去することを特徴とする。なお、微小電気機械要素とは、集積回路の集積化されていない狭義のＭＥＭＳ、ＮＥＭＳを意味している。

この発明によれば、微小電気機械要素の少なくとも一部を構成する３次元構造体の形成前に集積回路が形成されるので、集積回路を従来のＩＣ製造プロセスにより歩留まり良く形成することが可能であり、しかも、半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成しているので、表面マイクロマシンニング技術により形成される微小電気機械要素に比べて高性能の微小電気機械要素を形成することが可能であり、高性能の微小電気機械要素と集積回路とが集積化された微小電気機械デバイスを提供することができる。また、この発明によれば、請求項１の発明に比べて前記半導体層の表面の平坦性が高くなって前記集積回路の製造歩留まりを向上できる。なお、前記微小電気機械要素を少なくとも前記半導体基板と前記半導体膜とに亙って形成し、前記微小電気機械要素のパッドを前記半導体膜上に形成するようにすれば、前記半導体基板上にパッドを形成する場合に比べて接触抵抗を低減することができる。また、前記半導体層のうち前記半導体基板における前記微小電気機械要素の形成予定領域に重複している部分を除去する際に前記半導体膜をエッチングストッパ膜として利用することも可能となる。

請求項５の発明は、微小電気機械要素と集積回路とが集積化された微小電気機械デバイスの製造方法であって、半導体基板の一表面側に前記半導体基板よりも抵抗率の高い半導体層を成膜してから、前記半導体層に集積回路を形成し、その後、前記半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成するようにし、前記半導体基板としてｐ形半導体基板を用い、前記半導体層の成膜にあたっては、前記半導体基板の前記一表面上に前記半導体層として単結晶のｎ形半導体層を成膜し、前記集積回路の形成後であって前記３次元構造体を形成する前に、前記半導体層のうち前記半導体基板における前記微小電気機械要素の形成予定領域に重複している部分を電解エッチングにより除去することを特徴とする。なお、微小電気機械要素とは、集積回路の集積化されていない狭義のＭＥＭＳ、ＮＥＭＳを意味している。

この発明によれば、微小電気機械要素の少なくとも一部を構成する３次元構造体の形成前に集積回路が形成されるので、集積回路を従来のＩＣ製造プロセスにより歩留まり良く形成することが可能であり、しかも、半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成しているので、表面マイクロマシンニング技術により形成される微小電気機械要素に比べて高性能の微小電気機械要素を形成することが可能であり、高性能の微小電気機械要素と集積回路とが集積化された微小電気機械デバイスを提供することができる。また、この発明によれば、前記半導体層のうち前記半導体基板における前記微小電気機械要素の形成予定領域に重複している部分を除去する際に前記半導体基板の厚みが薄くなるのを防止することができる。また、請求項１の発明に比べて前記半導体層の表面の平坦性が高くなって前記集積回路の製造歩留まりを向上できる。また、前記半導体層のうち前記半導体基板における前記微小電気機械要素の形成予定領域に重複している部分を除去する際のエッチングストッパ膜を前記半導体層の成膜以前に形成しておくような製造プロセスを採用する場合に比べて、製造プロセスの簡略化を図れる。

請求項１，４，５の発明では、高性能の微小電気機械要素と集積回路とが集積化された微小電気機械デバイスを提供することができるという効果がある。

（実施形態１）
本実施形態では、図１および図２に示すように、微小電気機械要素（ＭＥＭＳ）としてのジャイロセンサＳと、ジャイロセンサＳと協働する集積回路３とが集積化された微小電気機械デバイスの構成について説明した後で、製造方法について説明する。なお、図１（ａ）は図２のＤ−Ｄ’概略断面図、図１（ｂ）は図２のＥ−Ｅ’概略断面図である。

本実施形態の微小電気機械デバイスは、図１および図２に示すように、抵抗率が比較的小さなｐ^＋形のシリコン基板１Ａの一表面の所定領域上にシリコン基板１Ａよりも抵抗率の高いｐ⁻形のシリコン層１Ｂが形成された素子形成基板１と、シリコン基板１Ａにおけるシリコン層１Ｂとは反対側に積層されたガラス基板からなる支持基板２とを備えている。ここにおいて、シリコン基板１Ａと支持基板２とは陽極接合により接合されている。なお、本実施形態では、シリコン基板１Ａの抵抗率を０．２Ωｃｍ、厚さを５２５μｍ、シリコン層１Ｂの抵抗率を２０Ωｃｍ、厚さを３μｍに設定してあるが、これらの数値は特に限定するものではない。

素子形成基板１は、図２における左側に、平面視において外周形状が矩形状である駆動質量体１１および検出質量体１２が素子形成基板１の一表面に沿って並設されるとともに、駆動質量体１１および検出質量体１２の周囲を囲む矩形枠状のフレーム１０を有するジャイロセンサＳの大部分を構成する３次元構造体が形成され、図２における右側に、集積回路３が形成されている（なお、図２においてハッチングを施した領域は集積回路３の形成領域を示している）。以下では、図１、図２の各図中に示した直交座標系のように、駆動質量体１１と検出質量体１２とが並ぶ方向をＹ方向、素子形成基板１の一表面（図１（ａ）における上面）に沿う面内でＹ方向に直交する方向をＸ方向、Ｘ方向とＹ方向とに直交する方向（つまり、素子形成基板１の厚み方向）をＺ方向として説明する。

駆動質量体１１と検出質量体１２とは、Ｘ方向に延長された一対の駆動ばね１３を介して連続一体に連結されている。すなわち、Ｘ方向において検出質量体１２の全長よりもやや短いスリット溝１４ａと、駆動質量体１１におけるＸ方向の各側縁にそれぞれ一端が開放されＸ方向の一直線上に並ぶ２本のスリット溝１４ｂとが形成され、スリット溝１４ａと各スリット溝１４ｂとの間にそれぞれ駆動ばね１３が形成されている。各駆動ばね１３の一端部はスリット溝１４ａの各一端と検出質量体１２の側縁との間に連続し、各駆動ばね１３の他端部は２本のスリット溝１４ｂの間の部位において駆動質量体１１にそれぞれ連続している。駆動ばね１３はねじれ変形が可能なトーションばねであって、駆動質量体１１は検出質量体１２に対して駆動ばね１３の回りで変位可能になっている。つまり、駆動質量体１１は検出質量体１２に対してＺ方向の並進とＸ方向の軸回りの回転とが可能であると言える。また、駆動ばね１３にトーションばねを用いているから、素子形成基板１の厚み方向における駆動ばね１３の寸法を小さくする必要がなく、駆動ばね１３を形成する際の加工が容易である。

検出質量体１２におけるＸ方向の各側縁にはＹ方向に延長された検出ばね１５の一端部がそれぞれ連続し、両検出ばね１５の他端部同士はＸ方向に延長された連結片１６を介して連続一体に連結されている。すなわち、一対の検出ばね１５と連結片１６とにより平面視コ字状の部材が形成される。ただし、連結片１６は駆動ばね１３および検出ばね１５に比較して十分に剛性が高くなるように設計されている。連結片１６の長手方向の中間部には固定片１７が突設され、固定片１７は支持基板２に接合され定位置に固定されている。駆動質量体１１および検出質量体１２と検出ばね１５および連結片１６との間はコ字状のスリット溝１４ｃにより分離されており、スリット溝１４ｂの一端はスリット溝１４ｃに連続している。検出ばね１５はＸ方向に曲げ変形が可能であって駆動質量体１１および検出質量体１２は固定片１７に対してＸ方向に変位可能になっている。

ところで、検出質量体１２は厚み方向に貫通する４個の切抜孔１８を有し、各切抜孔１８の内側にはそれぞれ固定子２０が配置されている。固定子２０は、検出質量体１２のＸ方向の両端付近に配置される電極片２１を有し、電極片２１からは櫛骨片２２がＸ方向に延長され、電極片２１と櫛骨片２２とでＬ字状の形状をなしている。電極片２１と櫛骨片２２とは支持基板２に接合され、固定子２０は定位置に固定されている。切抜孔１８の内周面は固定子２０の外周面の形状に沿った形状であって、固定子２０との間には間隙が形成されている。検出質量体１２のＸ方向の両端部には２個ずつの電極片２１が配置されている。図３に示すように、櫛骨片２２の幅方向の両端面にはそれぞれ多数本の固定櫛歯片２３がＸ方向に列設されている。一方、切抜孔１８の内側面であって櫛骨片２２との対向面には、図３に示すように、固定櫛歯片２３にそれぞれ対向する多数本の可動櫛歯片２４がＸ方向に列設されている。各固定櫛歯片２３と各可動櫛歯片２４とは互いに離間しており、検出質量体１２がＸ方向に変位する際の固定櫛歯片２３と可動櫛歯片２４との距離変化に伴う静電容量の変化を検出できるようにしてある。すなわち、固定櫛歯片２３と可動櫛歯片２４とにより検出質量体１２の変位を検出する検出手段が構成されている。

ジャイロセンサＳは、フレーム１０、固定片１７および固定子２０が支持基板２に接合されている。これらに対し、駆動質量体１１および検出質量体１２は、支持基板２との間に形成される間隙においてＺ方向に変位可能でなければならないから、図１に示すように、支持基板２における素子形成基板１との対向面に凹所２９を形成することによって駆動質量体１１と支持基板２との間隙を確保するとともに、検出質量体１２における支持基板２との対向面を支持基板２から後退させる（言い換えれば、シリコン基板１Ａにおいて支持基板２との対向面となる表面にバルクマイクロマシンニング加工によって凹部３０を形成する）ことにより検出質量体１２と支持基板２との間隙を確保している。言い換えれば、シリコン基板１Ａにおける支持基板２との対向面にバルクマイクロマシンニングにより凹部３０を形成することにより検出質量体１２と支持基板２との間隙を確保しており、このような凹部３０を設けることにより、固定櫛歯片２３と可動櫛歯片２４とのギャップを短くした場合にバルクマイクロマシンニングによる固定櫛歯片２３と可動櫛歯片２４とを分離工程が容易となる。このようなバルクマイクロマシンニング加工では、例えば、垂直深掘が可能な誘導結合プラズマ型のドライエッチング装置による異方性ドライエッチング技術を利用すればよい。

支持基板２において駆動質量体１１との対向面にはアルミニウム薄膜のような導電性の金属薄膜からなる固定駆動電極２５（図１（ａ）参照）が形成されている。一方、素子形成基板１は、固定駆動電極２５において支持基板２の凹所２９の周部まで延長された部分を介して支持基板２に接合された一対の電極片２６を備えており、各固定片１７、各電極片２１，２６それぞれの表面にパッド２８が形成されている。さらに、図示例ではフレーム１０において取付片１７の近傍部位に、固定片１７を挟む形で一対の接地片１９が形成されており、各接地片１９上にもパッド２８が形成されている。このように、各パッド２８は、素子形成基板１において支持基板２に接合された固定片１７、各電極片２１，２６、各接地片１９それぞれの上に形成されているので、各パッド２８それぞれへボンディングワイヤを確実にボンディングすることができる。

ここで、上述のジャイロセンサＳの動作について説明する。

ジャイロセンサＳは駆動質量体１１に規定の振動を与えておき、外力による角速度が作用したときの検出質量体１２の変位を検出するものである。ここにおいて、駆動質量体１１を振動させるには固定駆動電極２５と駆動質量体１１との間に正弦波形ないし矩形波形の振動電圧を印加すればよい。振動電圧は、交流電圧が望ましいが、極性を反転させることは必須ではない。駆動質量体１１は駆動ばね１３と検出質量体１２と検出ばね１５と連結片１６とを介して固定片１７に電気的に接続され、固定片１７の表面にはパッド２８が形成されており、また、固定駆動電極２５は電極片２６に電気的に接続され、電極片２６の表面にもパッド２８が形成されているから、固定片１７上のパッド２８と電極片２６上のパッド２８との間に振動電圧を印加すれば、駆動質量体１１と固定駆動電極２５との間に静電力を作用させて駆動質量体１１を支持基板２に対してＺ方向に振動させることができる。振動電圧の周波数は、駆動質量体１１および検出質量体１２の質量や駆動ばね１３および検出ばね１５のばね定数などにより決まる共振周波数に一致させれば、比較的小さい駆動力で大きな振幅を得ることができる。

駆動質量体１１を振動させている状態において、素子形成基板１にＹ方向の軸回りの角速度が作用したときに、Ｘ方向にコリオリ力が発生し、検出質量体１２（および駆動質量体１１）は固定子２０に対してＸ方向に変位する。可動櫛歯片２４が固定櫛歯片２３に対して変位すれば、可動櫛歯片２４と固定櫛歯片２３との距離が変化し、結果的に可動櫛歯片２４と固定櫛歯片２３との間の静電容量が変化する。この静電容量の変化は、４個の固定子２０に接続されたパッド２８から取り出すことができる。すなわち、Ｘ方向において並ぶ各一対の電極片２１の間の静電容量は固定櫛歯片２３と可動櫛歯片２４との距離変化を反映するから、両電極片２１は可変容量コンデンサの電極と等価であって、図示する構成では４個の可変容量コンデンサが形成されるから、各可変容量コンデンサの静電容量をそれぞれ検出したり、両可変容量コンデンサを並列に接続した合成容量を検出したりすることにより、検出質量体１２の変位を検出することができる。駆動質量体１１の振動は既知であるから、検出質量体１２の変位を検出することにより、コリオリ力を求めることができる。

ここに、可動櫛歯片２４の変位は、（駆動質量体１１の質量）／（駆動質量体１１の質量＋検出質量体１２の質量）に比例するから、駆動質量体１１の質量が検出質量体１２の質量に比較して大きいほど可動櫛歯片２４の変位が大きくなり、結果的に感度が向上することになる。そこで、本実施形態では駆動質量体１１の厚み寸法を検出質量体１２の厚み寸法よりも大きくしてある。

以下、本実施形態の微小電気機械デバイスの製造方法について図４および図５を参照しながら説明する。

まず、シリコン基板１Ａの一表面（図４（ａ）の上面）における微小電気機械要素の形成予定領域上へ例えばシリコン酸化膜からなる領域規定膜４１をＣＶＤ法などにより形成することによって、図４（ａ）に示す構造を得る。ここにおいて、領域規定膜４１は、シリコン基板１Ａの上記一表面側の全面にシリコン酸化膜を成膜した後で、フォトリソグラフィ技術およびエッチング技術を利用してシリコン酸化膜をパターニングすることにより形成すればよい。なお、領域規定膜４１は、シリコン酸化膜に限定するものではなくて、シリコン基板１Ａとは異なる材料であってシリコン層１Ｂの成膜温度での耐熱性を有する材料であればよく、例えば、シリコン窒化膜でもよい。

上述の領域規定膜４１を形成した後、シリコン基板１Ａの上記一表面側の全面にシリコン基板１Ａよりも抵抗率の高いシリコン層１Ｂを成膜することによって、図４（ｂ）に示す構造を得る。ここにおいて、シリコン層１Ｂの成膜にあたっては、シリコン層１Ｂのうちシリコン基板１Ａの上記一表面における露出部位上に成膜される部分が単結晶（つまり、単結晶シリコン層）となるようにエピタキシャル成長法（例えば、ＭＢＥ法、ＭＯＶＰＥ法など）によりシリコン層１Ｂを成膜する。この場合、シリコン層１Ｂのうち領域規定膜４１上に成膜される部分は多結晶（つまり、多結晶シリコン層）となる。なお、シリコン基板１Ａの不純物濃度は微小電気機械要素であるジャイロセンサＳの高性能化に適した高濃度とし、シリコン層１Ｂの不純物濃度は上述の集積回路３の高性能化に適した低濃度としてある。なお、本実施形態では、シリコン基板１Ａが半導体基板を構成し、シリコン層１Ｂが半導体層を構成している。

上述のシリコン層１Ｂを成膜した後、シリコン層１Ｂのうちシリコン基板１Ａの上記一表面上に形成された部分（単結晶シリコン層）の所定領域に集積回路３を周知のＩＣ製造プロセスにより形成し、続いて、集積回路３の各パッド３８を形成することによって、図４（ｃ）に示す構造を得る。なお、図４（ｃ）および以降の工程を説明する各図では各パッド３８の形成前に集積回路３上とシリコン層１Ｂ上とに跨って形成した保護膜（例えば、シリコン窒化膜など）の図示を省略してある。

その後、シリコン層１Ｂのうち領域規定膜４１上に成膜されている部分（多結晶シリコン層）を除去することによって、図４（ｄ）に示す構造を得る。ここにおいてシリコン層１Ｂにおける領域規定膜４１上の部分を除去するにあたっては、領域規定膜４１がシリコン酸化膜のような耐アルカリ性を有している膜であれば、アルカリ系溶液（例えば、ＫＯＨ溶液、ＴＭＡＨ溶液など）からなるエッチング液を用い領域規定膜４１をエッチングストッパ膜として利用する。したがって、シリコン基板１Ａにおける上記３次元構造体の形成予定領域の一部がエッチングされるのを防止することができる。

続いて、シリコン基板１Ａの他表面（図４（ｄ）の下面）において検出質量体１２などの形成予定部位に上記凹部３０をバルクマイクロマシンニング加工により形成した後で、フォトリソグラフィ技術およびエッチング技術を利用して、領域規定膜４１をパターニングすることにより、フレーム１０を分離する溝、スリット溝１４ａ〜１４ｃ、固定子２０を分離する溝などを形成する際のエッチングマスク４２を形成することによって、図５（ａ）に示す構造を得る。すなわち、図５（ａ）に示したエッチングマスク４２は領域規定膜４１の一部により構成されている。したがって、別途にエッチングマスク用の膜を成膜する場合に比べて、製造プロセスの簡略化を図れる。また、集積回路３の形成後にエッチングマスク用の膜を成膜する製造プロセスを採用する場合に比べて、エッチングマスクとして利用する膜をより高温で形成することが可能となり、エッチングマスクとして利用する膜の材料の選択肢が多くなるという利点がある。上記凹部３０を形成するバルクマイクロマシンニング加工では、例えば、垂直深掘が可能な誘導結合プラズマ型のドライエッチング装置による異方性ドライエッチング技術を利用すればよい。

その後、シリコン基板１Ａの上記一表面側にジャイロセンサＳ用の各パッド２８を形成することによって、図５（ｂ）に示す構造を得る。

次に、素子形成基板１におけるシリコン基板１Ａと、上記凹所２９および固定駆動電極２５を形成した支持基板２とを陽極接合によって接合することによって、図５（ｃ）に示す構造を得る。この状態では、シリコン基板１Ａの各部位（フレーム１０、駆動質量体１１および検出質量体１２、固定子２０）は分離されていない。

上述のように素子形成基板１と支持基板２とを接合した後に、フレーム１０を分離する溝、スリット溝１４ａ〜１４ｃ、固定子２０を分離する溝を素子形成基板１における支持基板２とは反対側の表面（つまり、シリコン基板１Ａの上記一表面）側から形成して各部位に分離するバルクマイクロマシンニング加工を行うことによって、図５（ｄ）に示す構造を得る。この段階において、固定片１７は支持基板２に接合されているから、固定片１７に連続する駆動質量体１１および検出質量体１２は支持基板２に保持されており、また、固定子２０も支持基板２に接合されている。要するに、この段階において、微小電気機械要素であるジャイロセンサＳの３次元構造体が完成する。ここでのバルクマイクロマシンニング加工においても、例えば、垂直深掘が可能な誘導結合プラズマ型のドライエッチング装置による異方性ドライエッチング技術を利用すればよい。

その後、エッチングマスク４２を除去してから、ジャイロセンサＳの所定のパッド２８と集積回路３の所定のパッド３８とをボンディングワイヤＷを介して接続することにより、図５（ｅ）に示す構造の微小電気機械デバイスを得る。

以上説明した製造方法によれば、微小電気機械要素であるジャイロセンサＳの少なくとも一部を構成する３次元構造体の形成前に集積回路３が形成されるので、集積回路３を従来のＩＣ製造プロセスにより歩留まり良く形成することが可能であり、しかも、シリコン基板１Ａを加工することにより３次元構造体を形成しているので、表面マイクロマシンニング技術により形成されるジャイロセンサに比べて高性能のジャイロセンサＳを形成することが可能であり、高性能のジャイロセンサＳと集積回路３とが集積化された微小電気機械デバイスを提供することができる。

（実施形態２）
本実施形態における微小電気機械デバイスの基本構成は実施形態１と略同じであって、図６（ｅ）に示すように、素子形成基板１のシリコン基板１Ａとシリコン層１Ｂとの間にシリコン基板１Ａよりも低抵抗率であり且つ単結晶のｐ^＋＋形のシリコン膜１Ｃが介在しており、ジャイロセンサＳの３次元構造体の大部分をシリコン基板１Ａとシリコン膜１Ｃとを用いて形成してある点などが相違する。ここにおいて、シリコン層１Ｂは実施形態１と同様にシリコン基板１Ａよりも不純物濃度が低濃度で抵抗率が高い。一方、シリコン膜１Ｃは、シリコン基板１Ａよりもさらに不純物濃度を高く設定することで、シリコン基板１Ａよりも抵抗率を低くしてあり、例えば、不純物濃度を１０²¹ｃｍ^-3、厚さを１μｍに設定してあるが、これらの数値は特に限定するものではない。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。

本実施形態では、ジャイロセンサＳの各パッド２８がシリコン基板１Ａに比べて不純物濃度の高いシリコン膜１Ｃ上に形成されているので、実施形態１におけるジャイロセンサＳのようにシリコン基板１Ａ上に各パッド２８を形成したものに比べて各パッド２８と３次元構造体との接触抵抗を低減することができる。

以下、本実施形態の微小電気機械デバイスの製造方法について図６を参照しながら説明するが、実施形態１の製造方法と同様の工程については説明を適宜省略する。

まず、シリコン基板１Ａの一表面（図６（ａ）の上面）側の全面に単結晶のシリコン膜１Ｃを成膜することによって図６（ａ）に示す構造を得て、続いて、シリコン膜１Ｃ上に単結晶のシリコン層１Ｂを成膜することによって、図６（ｂ）に示す構造を得る。ここにおいて、シリコン膜１Ｃ、シリコン層１Ｂの成膜にあたっては、エピタキシャル成長法（例えば、ＭＢＥ法、ＭＯＶＰＥ法など）を採用し、エピタキシャル成長装置（例えば、ＭＢＥ装置、ＭＯＶＰＥ装置など）の同一チャンバ内でシリコン膜１Ｃ、シリコン層１Ｂを連続的にエピタキシャル成長させればよい。なお、本実施形態では、シリコン基板１Ａが半導体基板を構成し、シリコン層１Ｂが半導体層を構成し、シリコン膜１Ｃが半導体基板よりも低抵抗率の半導体膜を構成している。

上述のシリコン層１Ｂを成膜した後、シリコン層１Ｂの所定領域に集積回路３を周知のＩＣ製造プロセスにより形成し、続いて、集積回路３の各パッド３８を形成することによって、図６（ｃ）に示す構造を得る。なお、図６（ｃ）および以降の工程を説明する各図では各パッド３８の形成前に集積回路３上とシリコン層１Ｂ上とに跨って形成した保護膜（例えば、シリコン窒化膜など）の図示を省略してある。

その後、シリコン層１Ｂのうちシリコン基板１ＡにおけるジャイロセンサＳの形成予定領域に重複している部分を除去することによって、図６（ｄ）に示す構造を得る。ここにおいて、シリコン膜１Ｃとシリコン層１Ｂとは不純物濃度の濃度差が大きいので、シリコン層１Ｂのうちシリコン基板１ＡにおけるジャイロセンサＳの形成予定領域に重複している部分をエッチングにより除去する際に、シリコン膜１Ｃをエッチングストッパ膜として利用している。したがって、シリコン基板１Ａおよびシリコン膜１Ｃにおける上記３次元構造体の形成予定領域の一部がエッチングされるのを防止することができる。

続いて、シリコン膜１Ｃ上に実施形態１にて説明したエッチングマスク４２（図５（ａ）参照）と同様にパターニングされたエッチングマスクを形成し、以後、実施形態１と同様の工程を行うことによって、図６（ｅ）に示す構造の微小電気機械デバイスを得ることができる。

以上説明した本実施形態の製造方法によれば、実施形態１の製造方法に比べて、集積回路３を形成する前のシリコン層１Ｂの表面の平坦性が高くなって集積回路３の製造歩留まりを向上できる。なお、微小電気機械要素であるジャイロセンサＳの３次元構造体を少なくともシリコン基板１Ａとシリコン膜１Ｃとに亙って形成し、ジャイロセンサＳの各パッド２８をシリコン膜１Ｃ上に形成しているので、シリコン基板１Ａ上に各パッド２８を形成する場合に比べて接触抵抗を低減することができる。

（実施形態３）
本実施形態の微小電気機械デバイスの基本構成は実施形態１と略同じであって、図７（ａ）に示す単結晶のシリコン基板１Ａの導電形がｐ^＋形、単結晶のシリコン層１Ｂの導電形がｎ⁻形である点が相違するだけである。

以下、製造方法について図７を参照しながら説明するが、実施形態１の製造方法と同様の工程については説明を適宜省略する。

まず、ｐ^＋形のシリコン基板１Ａの一表面（図７（ａ）の上面）側の全面にｎ⁻形のシリコン層１Ｂを成膜することによって、図７（ａ）に示す構造を得る。ここにおいて、シリコン層１Ｂの成膜方法としては、エピタキシャル成長法（例えば、ＭＢＥ法、ＭＯＶＰＥ法など）を採用すればよい。なお、本実施形態では、シリコン基板１Ａが半導体基板（ｐ形半導体基板）を構成し、シリコン層１Ｂが半導体層（ｎ形半導体層）を構成している。

上述のシリコン層１Ｂを成膜した後、シリコン層１Ｂの所定領域に集積回路３を周知のＩＣ製造プロセスにより形成し、続いて、集積回路３の各パッド３８を形成することによって、図７（ｂ）に示す構造を得る。なお、図７（ｃ）および以降の工程を説明する各図では各パッド３８の形成前に集積回路３上とシリコン層１Ｂ上とに跨って形成した保護膜（例えば、シリコン窒化膜など）の図示を省略してある。

その後、シリコン層１Ｂのうちシリコン基板１ＡにおけるジャイロセンサＳの形成予定領域に重複している部分を除去することによって、図７（ｃ）に示す構造を得る。ここにおいて、シリコン層１Ｂはシリコン基板１Ａと導電形が異なっているので、電解エッチングによりシリコン層１Ｂの上記部分を除去することによって、シリコン基板１Ａの厚さが薄くなるのを防止することができる。

続いて、シリコン基板１Ａの一表面（図７（ｃ）の上面）上に実施形態１にて説明したエッチングマスク４２（図５（ａ）参照）と同様にパターニングされたエッチングマスクを形成し、以後、実施形態１と同様の工程を行うことによって、図７（ｄ）に示す構造の微小電気機械デバイスを得ることができる。

以上説明した本実施形態の製造方法によれば、実施形態１の製造方法に比べて、集積回路３を形成する前のシリコン層１Ｂの表面の平坦性が高くなって集積回路３の製造歩留まりを向上できる。また、シリコン層１Ｂのうちシリコン基板１ＡにおけるジャイロセンサＳの形成予定領域に重複している部分を除去する際のエッチングストッパ膜をシリコン層１Ｂの成膜以前に形成しておくような製造プロセスを採用する場合に比べて、製造プロセスの簡略化を図れる。

実施形態１における微小電気機械デバイスを示し、（ａ）はＸ方向に直交する概略断面図、（ｂ）はＹ方向に直交する概略断面図である。同上における微小電気機械デバイスを示す概略平面図である。同上における微小電気機械デバイスの要部平面図である。同上の製造方法を説明するための主要工程断面図である。同上の製造方法を説明するための主要工程断面図である。実施形態２における微小電気機械デバイスの製造方法を説明するための主要工程断面図である。実施形態３における微小電気機械デバイスの製造方法を説明するための主要工程断面図である。

符号の説明

１素子形成基板
１Ａシリコン基板
１Ｂシリコン層
２支持基板
３集積回路
１１駆動質量体
１２検出質量体
１３駆動ばね
１５検出ばね
１６連結片
１８切抜孔
２３固定櫛歯片
２４可動櫛歯片
２５固定駆動電極
Ｓジャイロセンサ

Claims

微小電気機械要素と集積回路とが集積化された微小電気機械デバイスの製造方法であって、半導体基板の一表面側に前記半導体基板よりも抵抗率の高い半導体層を成膜してから、前記半導体層に集積回路を形成し、その後、前記半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成するようにし、前記半導体基板の前記一表面側に前記半導体層を成膜する前に、前記半導体基板の前記一表面における前記微小電気機械要素の形成予定領域上へ前記半導体基板とは異なる材料からなり前記半導体層の成膜温度での耐熱性を有する領域規定膜を形成し、前記半導体層を成膜するにあたっては、前記半導体層のうち前記半導体基板の前記一表面における露出部位上に成膜される部分が単結晶となるようにエピタキシャル成長法により前記半導体層を成膜し、前記集積回路の形成後であって前記３次元構造体を形成する前に、前記半導体層のうち前記領域規定膜上に成膜されている部分を除去することを特徴とする微小電気機械デバイスの製造方法。
前記半導体基板がシリコン基板であって、前記半導体層が前記半導体基板の前記一表面上に成膜する単結晶シリコンの部分と前記領域規定膜上に成膜する多結晶シリコンの部分とであり、前記領域規定膜の材料として耐アルカリ性を有する材料を採用し、前記半導体層のうち前記領域規定膜上の部分を除去するにあたって、アルカリ系溶液からなるエッチング液を用い前記領域規定膜をエッチングストッパ膜として利用することを特徴とする請求項１記載の微小電気機械デバイスの製造方法。
前記３次元構造体を形成するにあたって、前記半導体基板のエッチング加工時に前記領域規定膜の一部をエッチングマスクとして利用することを特徴とする請求項２記載の微小電気機械デバイスの製造方法。
微小電気機械要素と集積回路とが集積化された微小電気機械デバイスの製造方法であって、半導体基板の一表面側に前記半導体基板よりも抵抗率の高い半導体層を成膜してから、前記半導体層に集積回路を形成し、その後、前記半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成するようにし、前記半導体基板の前記一表面側に前記半導体層を成膜する前に、前記半導体基板の前記一表面上に前記半導体基板よりも低抵抗率の単結晶の半導体膜を成膜し、前記集積回路の形成後であって前記３次元構造体を形成する前に、前記半導体層のうち前記半導体基板における前記微小電気機械要素の形成予定領域に重複している部分を除去することを特徴とする微小電気機械デバイスの製造方法。
微小電気機械要素と集積回路とが集積化された微小電気機械デバイスの製造方法であって、半導体基板の一表面側に前記半導体基板よりも抵抗率の高い半導体層を成膜してから、前記半導体層に集積回路を形成し、その後、前記半導体基板を加工することにより微小電気機械要素の少なくとも一部を構成する３次元構造体を形成するようにし、前記半導体基板としてｐ形半導体基板を用い、前記半導体層の成膜にあたっては、前記半導体基板の前記一表面上に前記半導体層として単結晶のｎ形半導体層を成膜し、前記集積回路の形成後であって前記３次元構造体を形成する前に、前記半導体層のうち前記半導体基板における前記微小電気機械要素の形成予定領域に重複している部分を電解エッチングにより除去することを特徴とする微小電気機械デバイスの製造方法。