JPWO2012059963A1

JPWO2012059963A1 - 電源ノイズ低減回路及び電源ノイズ低減方法

Info

Publication number: JPWO2012059963A1
Application number: JP2012541638A
Authority: JP
Inventors: 佐藤　俊之; 俊之佐藤
Original assignee: アドバンテスト（シンガポール）プライベートリミテッド
Priority date: 2010-11-02
Filing date: 2010-11-12
Publication date: 2014-05-12
Also published as: US9537384B2; US20130308354A1; KR20140001903A; WO2012059963A1; CN103168412B; KR101727784B1; CN103168412A

Abstract

【課題】回路素子を大型化する必要がなく、電源電圧の電圧降下を生じさせることもない、電源ノイズ低減回路及び電源ノイズ低減方法を提供すること。【解決手段】電源２から負荷に出力される定電圧出力に含まれるノイズを低減するための電源ノイズ低減回路１０であって、電源２から負荷に至る電源線Ｌ１に挿入された第１抵抗２０と、この第１抵抗２０の負荷端に接続され、定電圧出力からノイズを低減した第１電圧を出力するフィルタ３１と、このフィルタ３１にて出力された第１電圧を駆動して第１抵抗２０の負荷端に出力するユニティゲインアンプ３２とを備える。【選択図】図１

Description

この発明は、電源から負荷に出力される定電圧出力に含まれるノイズを低減するための電源ノイズ低減回路及び電源ノイズ低減方法に関する。

半導体テスタにより半導体デバイスの試験を行う際には、当該半導体デバイスを電源からの電力によって駆動して試験を行うが、この電源から出力される定電圧出力にノイズ（雑音成分）が含まれている場合には、正確な試験を行うことが困難になる。そのため、従来から、電源から半導体デバイスに対して出力される定電圧出力に含まれるノイズを低減するための電源ノイズ低減回路が実用化されている。このような電源ノイズ低減回路は、受動素子のみで構成されたパッシブローパスフィルタと、能動素子を用いて構成されたアクティブローパスフィルタに大別される。

パッシブフィルタとしては、いわゆるパスコン（バイパスコンデンサ）とチョークコイルの組み合わせによるものが一般的である。パスコンは、負荷と並列に接続されたコンデンサ（交流シャント回路）を含んで構成されており、このコンデンサのノイズ信号に対するインピーダンスを低い値に保持することで、コンデンサに雑音電流をバイパスさせて、負荷へのノイズの流入を抑制するものである。一方、チョークコイルは、定電圧源から負荷に至る電源線に直列に挿入することによりノイズ電流の通過を阻止し、さらには電源線の直列インピーダンスと、パスコンの並列インピーダンスとの比によりノイズ電圧を分圧し、インピーダンス比を大きくすることにより、ノイズ抑制効果を高めることで、負荷へのノイズ印加を抑制するものである。

一方、アクティブフィルタとして定電圧源に用いられるものは、オペアンプを用いたフィルタ回路等が一般的であるが、大電力を扱う定電圧電源回路では、通常、定電圧安定化回路がフィルタとしての役割を果たす。また、電源装置外部の給電線に挿入するフィルタ回路も、三端子レギュレータやシャントレギュレータ等の、電圧降圧を伴う電圧変換とリプル除去を含む直流電圧安定化を目的としたいわゆるドロッパー型の簡易定電圧電源回路によるものが一般的で、電圧降圧を伴う定電圧安定化の副次的な効果としてノイズを低減することができる（例えば、特許文献１参照）。

特開２００２−２３８２４５号公報

しかしながら、このような従来のパッシブローパスフィルタとアクティブローパスフィルタには、以下のような問題があった。

まず、パッシブローパスフィルタに関しては、ノイズの周波数が音声周波数帯域以下の周波数の如き低い周波数である場合や、ノイズ源のインピーダンスが低い場合には、パスコンの容量値を非常に大きくしたり、チョークコイルのインダクダンス値を非常に大きくしたりする必要が生じるため、電源ノイズ低減回路の部品形状が大きくなってしまう。このため、実装設計上の制約により、電源ノイズ低減回路の実用化が困難になったり、電源ノイズ低減回路を適用できる装置が限定されてしまうことが多かった。

また、このようにパスコンの容量値を非常に大きくしたり、チョークコイルのインダクタンス値を非常に大きくしたりした場合には、これらの素子の組み合わせによる時定数が大きくなるために電源ノイズ低減回路の応答時間が非常に長くなり、電源電圧の立ち上がり時間や立下り時間が長くなるという問題があった。特に、半導体テスタのように半導体デバイスを極めて短時間に試験する必要がある装置で、被試験半導体デバイスに低ノイズの定電圧電源を供給しなければならない場合は、１つの半導体デバイスを試験する間にも、電源電圧の印加と停止を頻繁に行ったり、電源電圧のステップ変化を与えたりする必要があるために、電源電圧の立ち上がり時間や立下り時間の増加が試験時間全体の増加に直結してしまうという問題があった。

さらに、パスコンの容量値を非常に大きくしたり、チョークコイルのインダクタンス値を非常に大きくした場合には、比較的に低い周波数域から位相回転が大きくなり、電源電圧の立ち上がり時や立下り時に回路が発振しやすくなることや、過渡時間におけるコンデンサやチョークコイルの通過電流変動量が大きいために、電源、負荷、及び供給経路全体への電気的な悪影響（例えば突入電流の増大等）を与えるため、この悪影響に対してさらに設計上の対策を施すことが必要になる等、弊害が多いという問題があった。

さらにまた、チョークコイルを使用する場合には、ノイズの周波数が低い程、誘導リアクタンスが小さくなるため、フィルタのノイズ抑圧効果は小さくなる。インピーダンスが周波数に依存しない抵抗器をコイルと直列に挿入すれば、低周波域での抑圧効果を改善できるが、電源電圧に対する電圧降下の発生や、抵抗器による電力損失と発熱という新たな問題が生じるため、低周波ノイズ改善量を向上させるために大きな抵抗値を使用することは難しく、結局は、十分なノイズ低減効果を得ることができないという問題があった。

一方、三端子レギュレータやシャントレギュレータのようなアクティブな回路では、電源電圧を電圧降下を伴って安定化させることにより副次的にノイズを低減するものであるため、あらかじめ回路設計時に決定した固定の電圧（電源電圧より低い電圧）値でしか負荷に供給することができず、電源から供給された電圧をそのまま負荷に供給することができないので、例えば、定電圧出力の電圧値がプログラム可能な電源を用いて所望の電源電圧を負荷に供給したいような場合には、当該回路を適用することができない等の問題があった。

本発明は、このような従来の問題に鑑みてなされたもので、回路素子を大型化する必要等がなく、電源電圧の電圧降下を生じさせることもない、電源ノイズ低減回路及び電源ノイズ低減方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１に係る本発明は、電源から負荷に出力される定電圧出力に含まれるノイズを低減するための電源ノイズ低減回路であって、前記電源から前記負荷に至る電源線に挿入された第１抵抗と、前記第１抵抗の負荷端に接続され、前記定電圧出力から前記ノイズを低減した第１電圧を出力するローパスフィルタと、前記ローパスフィルタにて出力された前記第１電圧を駆動して前記第１抵抗の負荷端に出力するユニティゲインアンプとを備える。

請求項２に係る本発明は、請求項１に係る本発明において、前記ローパスフィルタを、第２抵抗とコンデンサを直列接続して構成した。

請求項３に係る本発明は、請求項２に係る本発明において、前記第２抵抗をバイパスするためのバイパス路を切り替えるフィルタ切り替え手段を備える。

請求項４に係る本発明は、請求項２又は３に係る本発明において、前記第２抵抗との分圧により、前記ユニティゲインアンプに対する入力電圧を低下させるための第３抵抗を備える。

請求項５に係る本発明は、請求項１から４のいずれか一項に係る本発明において、前記ユニティゲインアンプから前記第１抵抗の負荷端に至る出力路のオンとオフを切り替えるアンプ切り替え手段を備える。

請求項６に係る本発明は、電源から負荷に出力される定電圧出力に含まれるノイズを低減するための電源ノイズ低減回路を介して、前記ノイズを低減するための電源ノイズ低減方法であって、前記電源ノイズ低減回路は、前記電源から前記負荷に至る電源線に挿入された第１抵抗と、前記第１抵抗の負荷端に接続され、前記定電圧出力から前記ノイズを低減した第１電圧を出力するローパスフィルタであって、第２抵抗とコンデンサを直列接続して構成されたローパスフィルタと、前記ローパスフィルタにて出力された前記第１電圧を駆動して前記第１抵抗の負荷端に出力するユニティゲインアンプと、前記第２抵抗をバイパスするためのバイパス路を切り替えるフィルタ切り替え手段と、を備えて構成され、前記電源をオンにする前に、前記ローパスフィルタ切り替え手段を介して前記第２抵抗をバイパスするように前記バイパス路を切り替えるバイパス工程と、前記バイパス工程の後に、前記電源をオンにすることにより、前記コンデンサをチャージするチャージ工程と、前記チャージ工程の後に、前記フィルタ切り替え手段を介して前記第２抵抗を接続するように前記バイパス路を切り替える接続工程とを含む。

請求項７に係る本発明は、請求項６に係る本発明において、前記電源ノイズ低減回路は、前記ユニティゲインアンプから前記第１抵抗の負荷端に至る出力路のオンとオフを切り替えるアンプ切り替え手段とを備えて構成され、前記バイパス工程において、前記アンプ切り替え手段を介して前記出力路をオフにし、前記接続工程において、前記アンプ切り替え手段を介して前記出力路をオンにする。

請求項１に係る本発明によれば、ユニティゲインアンプを介して第１電圧を駆動することで、電源電圧の電圧降下を生じさせることなくノイズ低減を行うことができ、電源から供給された電圧をそのまま負荷に供給することができるので、例えば、定電圧出力がプログラム可能な電源を用いて所望の電源電圧を負荷に供給したいような場合にも、電源ノイズ低減回路を適用することが可能になる。また、大容量コンデンサやインダクタンス値の大きいコイルを使用する必要がないので、従来のように大容量コンデンサ、大インダクタンスのコイル、あるいは抵抗値や許容損失値の大きい抵抗器を使用することによる弊害（電源ノイズ低減回路の部品形状の大型化、時定数が大きくなることによる試験時間の長時間化、発振がしやすくなることや過渡時間での電流振動量が大きくなることにより設計上の対策が必要になること等）を解消することが可能になる。

また、請求項２に係る本発明によれば、ローパスフィルタを、第２抵抗とコンデンサを直列接続して構成したので、ローパスフィルタを簡易に構成することが可能になる。

また、請求項３に係る本発明によれば、フィルタ切り替え手段により第２抵抗をバイパスすることで、電源ノイズ低減回路の起動と停止を迅速かつ容易に切り替えることが可能になり、低ノイズによる電源供給が必要となった任意の時間に電源ノイズ低減回路を起動し、電源供給が不要となった任意の時間に電源ノイズ低減回路を停止することができる。

また、請求項４に係る本発明によれば、第２抵抗との分圧により、ユニティゲインアンプに対する入力電圧を低下させるための第３抵抗を備えたので、電源の定電圧出力に対して電源ノイズ低減回路の定電圧出力はわずかに低くなり、ユニティゲインアンプから負荷に電力が供給されることを防止し、ユニティゲインアンプの電力負担はほとんどなく、ノイズ電力を吸収するための電力を供給すればよい。

また、請求項５に係る本発明によれば、アンプ切り替え手段により、定電圧電源の立ち上がり時や立下り時に、ユニティゲインアンプの出力路をオフすることにより、定電圧電源の電圧とユニティゲインアンプの出力電圧差による電流発生を防止することが可能になる。

また、請求項６に係る本発明によれば、電源をオンにする前には、第２抵抗をバイパスし、電源をオンしてコンデンサを即座にチャージした後に、第２抵抗を接続するので、電源ノイズ低減回路は電源オンとほぼ同時の起動完了が可能となり、低ノイズによる電源供給が必要となった任意の時間に電源ノイズ低減回路を起動し、電源供給が不要となった任意の時間に電源ノイズ低減回路を停止することができる。

また、請求項７に係る本発明によれば、電源をオンにする前には、ユニティゲインアンプによる電源ラインの駆動を停止し、電源をオンしてコンデンサをチャージし、ユニティゲインアンプの出力電圧が電源ラインの出力電圧と等しくなり、電源ノイズ低減回路の起動が完了した後に、ユニティゲインアンプによる電源ラインの駆動を開始するので、電源ノイズ低減回路の起動と停止時に電源ラインに電気的な影響を与えることなく、電源ノイズ低減回路のない場合と変わらない、定電圧電源の立ち上がり、立下り時間が可能となる。

本発明の実施の形態に係る電源ノイズ低減回路を含む定電圧電源回路のブロック図である。電源ノイズ低減処理のフローチャートである。図３は、出力端子からのノイズをスペクトラムアナライザにより解析した結果を示すグラフであり、（ａ）は、電源ノイズ低減回路をオフ状態とした場合の解析結果、（ｂ）は、電源ノイズ低減回路をオフ状態とした場合の解析結果であって（ａ）とは異なる容量の第１コンデンサを配置した場合の解析結果、（ｃ）は、電源ノイズ低減回路をオン状態とした場合の解析結果を示す。

以下に添付図面を参照して、本発明の実施の形態を詳細に説明する。まず、〔I〕実施の形態の基本的な概念について説明した後、〔II〕実施の形態の具体的内容について説明し、〔III〕最後に、実施の形態に対する変形例について説明する。ただし、この実施の形態によって本発明が限定されるものではない。

〔I〕実施の形態の基本的概念
まず、実施の形態の基本的概念について説明する。この実施の形態に係る電源ノイズ低減回路及び電源ノイズ低減方法は、電源から負荷に出力される定電圧出力に含まれるノイズを低減するためのものである。電源ノイズ低減回路は、定電圧電源装置の如き各種の装置や回路から独立して構成されるものの他、これら各種の装置や回路に組み込まれるものを含む。後者の場合としては、例えば、電源ノイズ低減回路を定電圧電源装置の内容に組み込むことで全体として低ノイズ定電圧電源装置を構成した場合が該当する。また、電源ノイズ低減回路は他の装置と協同して動作するように構成してもよく、例えば、電源ノイズ低減回路に含まれる能動素子の制御を、外部の制御装置で制御するようにしてもよい。

電源の具体的な構成は任意であり、例えば、ＤＰＳ（ＤｅｖｉｃｅＰｏｗｅｒＳｕｐｐｌｙ）を含む。さらに、負荷の具体的な構成も任意であるが、特に、低い電源雑音レベルが要求されるデバイス（例えば、オーディオ用途の半導体デバイス）が該当する。

以下では、半導体デバイスを半導体テスタにて試験する場合において、半導体テスタの内部に組み込まれた電源回路に電源ノイズ低減回路を設けた場合であって、この電源ノイズ低減回路の能動素子(具体的には、後述する第１リレー及び第２リレー）を当該半導体テスタの内部に設けた制御部によって制御する場合について説明する。

〔II〕実施の形態の具体的内容
次に、実施の形態の具体的内容について説明する。最初に、電源ノイズ低減回路の構成について説明し、その後、この電源ノイズ低減回路を用いて行われる電源ノイズ低減方法について説明する。

（構成）
図１は本実施の形態に係る電源ノイズ低減回路を含む電源回路のブロック図である。この図１に示す電源回路１は、電源２、出力端子（ＡＶＤＤ端子）３、ＧＮＤ端子４、第１コンデンサ５、及び電源ノイズ低減回路（ＡｃｔｉｖｅＮｏｉｓｅＳｕｐｐｒｅｓｓｏｒ）１０を備えて構成されている。なお、この図１には、各回路素子の設定値を参考のために記載しているが、この設定値は適宜変更することが可能である。

電源２は、負荷に直流電力を供給するものであり、ここでは、ＤＰＳとして構成されている。この電源２の正極は電源線Ｌ１を介して出力端子３に接続され、この出力端子３を介して負荷に電力が供給される。一方、電源２の負極はＧＮＤ線Ｌ２を介してＧＮＤ端子４に接続されている。これら電源線Ｌ１及びＧＮＤ線Ｌ２には、それぞれモニタ線Ｌ３、Ｌ４が接続されており、このモニタ線Ｌ３、Ｌ４が電源２に接続され、電源２から供給されたモニタ電圧がモニタ線Ｌ３、Ｌ４を介して電源２にフィードバックされることで、公知のフィードバック電源制御が行われる。

第１コンデンサ５は、電源線Ｌ１とＧＮＤ線Ｌ２を結ぶ線路Ｌ５に挿入されており、電源ノイズ低減回路１０の後述する第１抵抗２０と共に直列ＲＣ回路を構成する。このように直列ＲＣ回路を設けることで、電源ノイズ低減回路１０が作動ＯＦＦに切り替えられている状態において、電源２から負荷に供給される直流電力の高周波ノイズ成分を直列ＲＣ回路により低減し、直流電力の最低限のレギュレーションを確保することが可能となる。

電源ノイズ低減回路１０は、電源２から負荷に供給されるノイズを低減するためのものであり、具体的には、第１抵抗２０、主回路３０、及び駆動電源５０を備えて構成されている。

第１抵抗２０は、電源線Ｌ１に挿入されており、電源ノイズ低減回路１０が作動ＯＦＦに切り替えられている状態においては、上述のように第１コンデンサ５と共に直列ＲＣ回路を構成し、電源ノイズ低減回路１０が作動ＯＮに切り替えられている状態においては、後述するローパスフィルタ３１と協同してノイズ低減を行う。

主回路３０は、電源線Ｌ１とＧＮＤ線Ｌ２を結ぶ線路Ｌ６に挿入されており、ローパスフィルタ３１、ユニティゲインアンプ３２、及び第３抵抗３３を備えて構成されている。この主回路３０は、１チップにモジュール化されており、ＰＦ端子３４、ＧＦ端子３５、ＵＰ５Ｖ端子３６、ＣＨＧ端子３７、ＯＵＴ端子３８、＋ＰＷ端子３９、及び−ＰＷ端子４０を備える。なお、図１において、これら各端子３４〜４０を結ぶ線は、１チップ化された主回路３０の外形線である。

ローパスフィルタ３１は、第１抵抗２０の負荷端に高インピーダンスで接続され、定電圧出力からノイズを低減した第１電圧を出力するものであり、具体的には、第２抵抗４１と第２コンデンサ４２を直列接続して構成されている。ここでは、ローパスフィルタ３１の時定数が極力大きく(長く)なるように、これら第２抵抗４１と第２コンデンサ４２の値が設定される。

この第２抵抗４１の両端には、当該第２抵抗４１をバイパスするためのバイパス路Ｌ７が接続されており、このバイパス路Ｌ７には、当該バイパス路Ｌ７を接続又は非接続に切り替えるための第１リレー（フィルタ切り替え手段）４３が設けられている。この第１リレー４３は、半導体テスタの内部に設けた制御部からＣＨＧ端子３７に入力された制御信号により駆動され、バイパス路Ｌ７が接続（短絡）に切り替えられた場合には、第２抵抗４１がバイパス状態（非使用状態）とされ、バイパス路Ｌ７が非接続（断線）に切り替えられた場合には、第２抵抗４１が非バイパス状態（使用状態）とされる。なお、この第１リレー４３の駆動用電源は、ＵＰ５Ｖ端子３６を介して供給される。

また、ユニティゲインアンプ３２は、ローパスフィルタ３１にて出力された第１電圧Ｖ１を低インピーダンスで駆動して第１抵抗２０の負荷端に出力するものであり、その入力端は第２抵抗４１と第２コンデンサ４２の相互間に接続されており、その出力端は出力路Ｌ８を介して第２抵抗４１の負荷端に接続されている。

また出力路Ｌ８には、当該出力路Ｌ８を接続又は非接続に切り替えるための第２リレー（アンプ切り替え手段）４４が設けられている。この第２リレー４４は、半導体テスタの内部に設けた制御部からＯＵＴ端子３８に入力された制御信号により駆動され、出力路Ｌ８が接続（短絡）に切り替えられた場合には、ユニティゲインアンプ３２の出力が第２抵抗４１の負荷端に出力され、出力路Ｌ８が非接続（断線）に切り替えられた場合には、第２抵抗４１の負荷端へのユニティゲインアンプ３２の出力が停止される。なお、この第２リレー４４の駆動用電源は、ＵＰ５Ｖ端子３６を介して供給される。

第３抵抗３３は、ユニティゲインアンプ３２の入力端と第２コンデンサ４２の接地端との間に挿入されている。このように第３抵抗３３を設ける理由は以下の通りである。すなわち、この第３抵抗３３がない場合には、第１抵抗２０の負荷端の電圧（以下、第２電圧）Ｖ２と、ユニティゲインアンプ３２の定電圧出力（以下、第３電圧）Ｖ３とが、相互にほぼ同一になる。そして、ユニティゲインアンプ３２を極めてローインピーダンスで駆動した場合には、電源２よりも負荷に近いユニティゲインアンプ３２から当該負荷に電力が供給されることになるが、ユニティゲインアンプ３２には電力を供給し続けるパワーがないため、問題になる。そこで、第３抵抗３３を設けることで、第２抵抗４１との分圧により、ユニティゲインアンプ３２に入力される第１電圧Ｖ１をわずかに下げることで、ユニティゲインアンプ３２を低めの入力電圧で駆動することとしている。ただし、第３抵抗が必要以上に小さいと、ローパスフィルタ３１のノイズ除去性能が悪化し、また、第１電圧Ｖ１が第３抵抗に比例して低くなり、その結果、ユニティゲインアンプ３２の出力電圧がより下がることにより、ユニティゲインアンプ３２に大きな負方向(吸い込み方向)の直流電流が流れるため、第３抵抗３３としては、可能な限り大きい抵抗を使用することが好ましい。

駆動電源５０は、ユニティゲインアンプ３２を駆動するための電源であり、ここでは、絶縁型ＤＣ−ＤＣコンバータが使用されており、この駆動電源５０にて所定電圧に変換された直流電力が、＋ＰＷ端子３９及び−ＰＷ端子４０から主回路３０に入力され、この主回路３０の内部の図示しない線路を介してユニティゲインアンプ３２に供給される。

（電源ノイズ低減方法）
次に、電源ノイズ低減方法について説明する。ここでは、電源２をオフからオンに切り替えた際の電源立ち上げ時に、電源ノイズ低減回路１０の能動素子を制御し、その後は、電源２が再びオフに切り替えられる迄、当該制御の最終状態を維持する。以降同様に、電源２をオフからオンに切り替える毎に、電源ノイズ低減回路１０の能動素子を制御する。この制御は電源ノイズ低減処理として予めプログラム化されており、半導体テスタの内部に設けた図示しない制御部が当該プログラムを実行することにより、電源２のオンとオフの切り替えと、ＣＨＧ端子３７及びＯＵＴ端子３８への制御信号の出力を行う。

図２は、電源ノイズ低減処理のフローチャートである。以下では、ステップを「Ｓ」と略記する。まず、制御部は、第１リレー４３を制御することでバイパス路Ｌ７を接続して第２抵抗４１をバイパス状態にすると共に、第２リレー４４を制御することで出力路Ｌ８を非接続状態した状態で（ＳＡ１）、電源２をオフからオンに切り替える（ＳＡ２）。すると、電源２から供給された電源電流の一部が第１コンデンサ５と第２コンデンサ４２に同時に流入し、当該第１コンデンサ５と第２コンデンサ４２をチャージする。

次いで、制御部は、電源２の立ち上がり時間（第１コンデンサ５のチャージ完了時間）の経過を待つ。この時、第２抵抗４１をバイパスさせているので、ローパスフィルタ３３の時定数をほぼゼロとすることが可能となるため、電源２の立ち上がり完了（第１コンデンサ５のチャージ完了）と同時に、第２コンデンサ４２のチャージも完了する。つまり、電源ノイズ低減回路１０の起動時間は、電源２の立ち上がり時間と同じになる。この電源２の立ち上がり時間は、電源個別の立ち上がり特性や、立ち上がり時間のプログラムにより、前もって定めることができる。なお、電源２の立ち上がり時間に制約がない場合には、第２抵抗４１のバイパスは不要になるために省略することができ、この場合には、第２コンデンサ４２のチャージ完了を待って後述するＳＡ４に移行することができるが、第２抵抗４１と第２コンデンサ４２による時定数は非常に長くないと意味がないため、立ち上がり時間は長くなる。

このように電源２の立ち上がりが完了した後（ＳＡ３、Ｙｅｓ）、制御部は、第１リレー４３を制御することでバイパス路Ｌ７を非接続として第２抵抗４１を非バイパス状態にすると共に、第２リレー４４を制御することで出力路Ｌ８を接続状態にしてユニティゲインアンプ３２の出力を第２抵抗４１の負荷端に出力する（ＳＡ４）。すると、電源２から供給された電源電圧の一部がローパスフィルタ３１に印加され、このフィルタ３１によってノイズが低減され、第１電圧Ｖ１（平均電圧。より正確には、第３抵抗３３によって分圧された、平均電圧より若干低い電圧）が取り出されて、ユニティゲインアンプ３２の入力端に入力される。

この状態において、ユニティゲインアンプ３２は、入力端に入力された第１電圧Ｖ１を駆動する。ここで、ユニティゲインアンプ３２の入力端はハイインピーダンスであることから、このユニティゲインアンプ３２には電流はほとんど流れない。以降、このように、ローパスフィルタ３１でノイズが低減された電圧をユニティゲインアンプ３２で駆動することで、第１抵抗２０の負荷端とＡＶＤＤ端子３の電源線の電圧は強制的にユニティゲインアンプ３２の駆動するノイズが低減された直流電圧と同値になり、電源２から出力されるノイズ電力により連続的に生じる第１抵抗２０からＡＶＤＤ端子３に至る電源線上のノイズ電圧は、ノイズ電流となってユニティゲインアンプ３２に吸収され消費される。さらに、ユニティゲインアンプ３２の出力電圧Ｖ１が電源２の設定電圧より若干低いため、第２電圧Ｖ２はＶ１に低下した後、モニタ線Ｌ４を介して電源２にフィードバックされ、公知のフィードバック補正により、本来プログラムされた電圧に復帰し、収束、安定する。

（試験結果）
最後に、電源ノイズ低減回路１０の性能試験の結果について説明する。図３は、出力端子３からのノイズをスペクトラムアナライザにより解析した結果を示すグラフであり、（ａ）には、図１の回路において電源ノイズ低減回路１０をオフ状態とした場合の解析結果（第１抵抗２０＝１．０Ω、第１コンデンサ５＝１０μＦ（１５．９ｋＨｚ））、（ｂ）には、図１の回路において電源ノイズ低減回路１０をオフ状態とした場合の解析結果（第１抵抗２０＝１．０Ω、第１コンデンサ５＝１００μＦ（１．６ｋＨｚ））、（ｃ）には、図１の回路において電源ノイズ低減回路１０をオン状態とした場合の解析結果をそれぞれ示す。これら図３（ａ）〜（ｃ）において、横軸は、周波数（Ｈｚ）、縦軸は、ノイズレベル（ｄＢｖ）を示す。

図（ａ）（ｂ）から判るように、電源ノイズ低減回路１０をオフ状態とした状態では、第１抵抗２０と第１コンデンサ５によるＲＣ直列回路（パッシブローパスフィルタ）によるノイズ低減効果がある程度得られるものの、ノイズレベルが約−８０ｄＢｖと依然として高い。これに対して、図（ｃ）から判るように、電源ノイズ低減回路１０をオン状態とすることで、ノイズレベルのピークが約−１００ｄＢｖ（１０μＶ）に大幅に低減できている。これらのことから、従来のパッシブフィルタよりも、本実施の形態に係る電源ノイズ低減回路１０によるノイズ低減効果が大きいことが確認された。

〔III〕本実施の形態に対する変形例
以上、本発明の実施の形態について説明したが、本発明の具体的な構成及び手段は、特許請求の範囲に記載した各発明の技術的思想の範囲内において、任意に改変及び改良することができる。以下、このような変形例について説明する。

（解決しようとする課題や発明の効果について）
また、発明が解決しようとする課題や発明の効果は、前記した内容に限定されるものではなく、本発明によって、前記に記載されていない課題を解決したり、前記に記載されていない効果を奏することもでき、また、記載されている課題の一部のみを解決したり、記載されている効果の一部のみを奏することがある。

（具体的な回路構成について）
具体的な回路構成は、図１に示した構成以外にも、当該構成を公知技術の範囲内で変更することで、様々な構成とすることができる。例えば、ローパスフィルタ３１は、第１抵抗２０の負荷端に接続され、定電圧出力からノイズを低減した第１電圧を出力するものであればよく、図１に示したフィルタ３１以外にも所望の特性を有するフィルタを採用することもできる。また、例えば、電源ノイズ低減回路１０の作動オフ時のレギュレーションを考慮する必要がない場合には、第１コンデンサ５を省略してもよい。また、第１抵抗２０についても、主回路３０と一体に１チップ化してもよい。さらには、ローパスフィルタ３１とユニティゲインアンプ３２を一体化し、所望のフィルタ特性を有するアンプとしてもよい。

（主回路やフィルタの構成数について）
上記実施の形態では、主回路３０の内部に、フィルタ３１、ユニティゲインアンプ３２、及び第３抵抗３３をそれぞれ一つのみ設けているが、これらフィルタ３１、ユニティゲインアンプ３２、及び第３抵抗３３（実際には、さらにＰＦ端子３４とＧＦ端子３５）の組み合わせを複数組設けることで、複数電源用の電源ノイズ低減回路１０を構成してもよい。

（制御部について）
上記実施の形態では、電源ノイズ低減回路１０を、半導体テスタの内部に設けた制御部によって制御するものとして説明したが、この制御部を電源回路の内部に組み込んでもよい。

１電源回路
２電源
３出力端子
４ＧＮＤ端子
５第１コンデンサ
１０電源ノイズ低減回路
２０第１抵抗
３０主回路
３１ローパスフィルタ
３２ユニティゲインアンプ
３３第３抵抗
３４ＰＦ端子
３５ＧＦ端子
３６ＵＰ５Ｖ端子
３７ＣＨＧ端子
３８ＯＵＴ端子
３９＋ＰＷ端子
４０ −ＰＷ端子
４１第２抵抗
４２第２コンデンサ
４３第１リレー
４４第２リレー
５０駆動電源
Ｌ１電源線
Ｌ２ＧＮＤ線
Ｌ３、Ｌ４モニタ線
Ｌ５、Ｌ６線路
Ｌ７バイパス路
Ｌ８出力路
Ｖ１第１電圧
Ｖ２第２電圧
Ｖ３第３電圧

第３抵抗３３は、ユニティゲインアンプ３２の入力端と第２コンデンサ４２の接地端との間に挿入されている。このように第３抵抗３３を設ける理由は以下の通りである。すなわち、この第３抵抗３３がない場合には、第１抵抗２０の負荷端の電圧（以下、第２電圧）Ｖ２と、ユニティゲインアンプ３２の定電圧出力（以下、第３電圧）Ｖ３とが、相互にほぼ同一になる。そして、ユニティゲインアンプ３２を極めてローインピーダンスで駆動した場合には、電源２よりも負荷に近いユニティゲインアンプ３２から当該負荷に電力が供給されることになるが、ユニティゲインアンプ３２には電力を供給し続けるパワーがないため、問題になる。そこで、第３抵抗３３を設けることで、第２抵抗４１との分圧により、ユニティゲインアンプ３２に入力される第１電圧Ｖ１をわずかに下げることで、ユニティゲインアンプ３２を低めの入力電圧で駆動することとしている。ただし、第３抵抗が必要以上に小さいと、ローパスフィルタ３１のノイズ除去性能が悪化し、また、第１電圧Ｖ１が第３抵抗３３に比例して低くなり、その結果、ユニティゲインアンプ３２の出力電圧がより下がることにより、ユニティゲインアンプ３２に大きな負方向(吸い込み方向)の直流電流が流れるため、第３抵抗３３としては、可能な限り大きい抵抗を使用することが好ましい。

次いで、制御部は、電源２の立ち上がり時間（第１コンデンサ５のチャージ完了時間）の経過を待つ。この時、第２抵抗４１をバイパスさせているので、ローパスフィルタ３１の時定数をほぼゼロとすることが可能となるため、電源２の立ち上がり完了（第１コンデンサ５のチャージ完了）と同時に、第２コンデンサ４２のチャージも完了する。つまり、電源ノイズ低減回路１０の起動時間は、電源２の立ち上がり時間と同じになる。この電源２の立ち上がり時間は、電源個別の立ち上がり特性や、立ち上がり時間のプログラムにより、前もって定めることができる。なお、電源２の立ち上がり時間に制約がない場合には、第２抵抗４１のバイパスは不要になるために省略することができ、この場合には、第２コンデンサ４２のチャージ完了を待って後述するＳＡ４に移行することができるが、第２抵抗４１と第２コンデンサ４２による時定数は非常に長くないと意味がないため、立ち上がり時間は長くなる。

この状態において、ユニティゲインアンプ３２は、入力端に入力された第１電圧Ｖ１を駆動する。ここで、ユニティゲインアンプ３２の入力端はハイインピーダンスであることから、このユニティゲインアンプ３２には電流はほとんど流れない。以降、このように、ローパスフィルタ３１でノイズが低減された電圧をユニティゲインアンプ３２で駆動することで、第１抵抗２０の負荷端とＡＶＤＤ端子３の電源線の電圧は強制的にユニティゲインアンプ３２の駆動するノイズが低減された直流電圧と同値になり、電源２から出力されるノイズ電力により連続的に生じる第１抵抗２０からＡＶＤＤ端子３に至る電源線上のノイズ電圧は、ノイズ電流となってユニティゲインアンプ３２に吸収され消費される。さらに、ユニティゲインアンプ３２の出力電圧Ｖ３が電源２の設定電圧より若干低いため、第２電圧Ｖ２はＶ１に低下した後、モニタ線Ｌ４を介して電源２にフィードバックされ、公知のフィードバック補正により、本来プログラムされた電圧に復帰し、収束、安定する。

Claims

電源から負荷に出力される定電圧出力に含まれるノイズを低減するための電源ノイズ低減回路であって、
前記電源から前記負荷に至る電源線に挿入された第１抵抗と、
前記第１抵抗の負荷端に接続され、前記定電圧出力から前記ノイズを低減した第１電圧を出力するローパスフィルタと、
前記ローパスフィルタにて出力された前記第１電圧を駆動して前記第１抵抗の負荷端に出力するユニティゲインアンプと、
を備えた電源ノイズ低減回路。
前記ローパスフィルタを、第２抵抗とコンデンサを直列接続して構成した、
請求項１に記載の電源ノイズ低減回路。
前記第２抵抗をバイパスするためのバイパス路を切り替えるフィルタ切り替え手段、
を備えた請求項２に記載の電源ノイズ低減回路。
前記第２抵抗との分圧により、前記ユニティゲインアンプに対する入力電圧を低下させるための第３抵抗、
を備えた請求項２又は３に記載の電源ノイズ低減回路。
前記ユニティゲインアンプから前記第１抵抗の負荷端に至る出力路のオンとオフを切り替えるアンプ切り替え手段、
を備えた請求項１から４のいずれか一項に記載の電源ノイズ低減回路。
電源から負荷に出力される定電圧出力に含まれるノイズを低減するための電源ノイズ低減回路を介して、前記ノイズを低減するための電源ノイズ低減方法であって、
前記電源ノイズ低減回路は、
前記電源から前記負荷に至る電源線に挿入された第１抵抗と、
前記第１抵抗の負荷端に接続され、前記定電圧出力から前記ノイズを低減した第１電圧を出力するローパスフィルタであって、第２抵抗とコンデンサを直列接続して構成されたローパスフィルタと、
前記ローパスフィルタにて出力された前記第１電圧を駆動して前記第１抵抗の負荷端に出力するユニティゲインアンプと、
前記第２抵抗をバイパスするためのバイパス路を切り替えるフィルタ切り替え手段と、を備えて構成され、
前記電源をオンにする前に、前記ローパスフィルタ切り替え手段を介して前記第２抵抗をバイパスするように前記バイパス路を切り替えるバイパス工程と、
前記バイパス工程の後に、前記電源をオンにすることにより、前記コンデンサをチャージするチャージ工程と、
前記チャージ工程の後に、前記フィルタ切り替え手段を介して前記第２抵抗を接続するように前記バイパス路を切り替える接続工程と、
を含む電源ノイズ低減方法。
前記電源ノイズ低減回路は、前記ユニティゲインアンプから前記第１抵抗の負荷端に至る出力路のオンとオフを切り替えるアンプ切り替え手段とを備えて構成され、
前記バイパス工程において、前記アンプ切り替え手段を介して前記出力路をオフにし、
前記接続工程において、前記アンプ切り替え手段を介して前記出力路をオンにする、
請求項６に記載の電源ノイズ低減方法。