CN219322272U - 一种直流电压浪涌输出保持电路 - Google Patents

Abstract

本申请涉及一种直流电压浪涌输出保持电路，属于浪涌输出保持技术领域，其包括滤波单元，滤波单元的输入端接收直流电，滤波单元的输出端输出第一电压信号；BUCK降压单元，BUCK降压单元的输入端连接滤波单元的输出端，BUCK降压单元的输出端输出第二电压信号，用于将升高的输入电压钳位在设定的闭环输出电压；BOOST升压单元，BOOST升压单元的输入端连接BUCK降压单元的输出端，BOOST升压单元的输出端输出第三电压信号，用于当输入电压降低时，将输出电压保持在正常输出；后级DC/DC单元，后级DC/DC单元的输入端接收第三电压信号，输出端用于输出供电电压信号。本申请具有以下效果，当输出功率较大时，不采用大容量储能电容也能够保持电路正常输出，从而减少占用的空间。

Description

一种直流电压浪涌输出保持电路

技术领域

本申请涉及浪涌输出保持技术领域，尤其是涉及一种直流电压浪涌输

出保持电路。

背景技术

为防止过压浪涌（瞬间出现超出稳定值的峰值）和欠压浪涌（瞬间出现低于稳定值的峰值）对后端设备的使用造成影响，在进行电源设计的过程中必须对电源进行浪涌测试。

相关浪涌测试要求为：用电设备应经受五次过压浪涌，两次过压浪涌之间的时间间隔为1分钟。每次过压浪涌方法为：首先用电设备在正常稳态电压下供电，然后使用电设备输入电压增加到80V，持续时间50ms，最后输入电压恢复到正常稳态电压，过压浪涌时，用电设备不发生任何故障。

用电设备应经受五次欠压浪涌，两次欠压浪涌之间的时间间隔为1分钟。每次欠压浪涌方法为：首先用电设备在正常稳态电压下供电，然后使用电设备输入电压降低8V，持续时间50ms，最后输入电压恢复到正常稳态电压，欠压浪涌时，用电设备不中断工作。

目前常用的为满足GJB181-1986直流电压浪涌输出保持电路，28V直流电输入，经滤波后通过由浪涌电流电压集成芯片组成的浪涌抑制电路给大容量储能电容充电，然后给后级DC/DC模块供电输出。当输入电压突然从额定电压28V上升到80V时，浪涌抑制芯片工作将输出电压钳位到设定值（后级模块能正常工作的电压范围），当输入电压突然从额定电压28V跌落到8V时，储能电容放电维持后级DC/DC模块保持输出，其输出保持电容可以用公式计算C=2Pt/(U12-U22)，单位为F。

式中：P为输出功率，单位为W；

t为输出保持时间，单位为S；

U1为额定输入电压，单位为V；

U2为DC/DC正常工作的最低输入电压，单位为V

其有以下优点：

应用电路简单；

可靠性较高。

但是这个电路存在下列一些缺点：

输出功率越大，需要的储能电容容量越大，占用空间越大；

因为浪涌抑制电路后有大容量储能电容，输出功率越大加的储能电容越多，做浪涌跌落过程中产生的浪涌电流就越大，越容易导致MOS管损坏。

对于一般使用环境以及应用要求，常用的耐电压浪涌输出保持方案可以满足使用需求，但是在一些特殊情况，比如输出功率较大，空间较小的情况下，无空间放置大容量的储能电容，这时就需要新的方案来改善。

实用新型内容

为了解决在输出功率较大、空间较小的情况下无法容置大容量的储能电容以及目前的浪涌输出保持电路容易损坏MOS管的问题，本申请提供一种直流电压浪涌输出保持电路。

第一方面，本申请提供一种直流电压浪涌输出保持电路，采用如下的技术方案：

一种直流电压浪涌输出保持电路，包括，

滤波单元，所述滤波单元的输入端接收直流电，所述滤波单元的输出端输出第一电压信号；

BUCK降压单元，所述BUCK降压单元的输入端连接所述滤波单元的输出端，所述BUCK降压单元的输出端输出第二电压信号，用于将升高的输入电压钳位在设定的闭环输出电压；

BOOST升压单元，所述BOOST升压单元的输入端连接所述BUCK降压单元的输出端，所述BOOST升压单元的输出端输出第三电压信号，用于当输入电压降低时，将输出电压保持在正常输出；

后级DC/DC单元，所述后级DC/DC单元的输入端接收所述第三电压信号，所述后级DC/DC单元的输出端用于输出供电电压信号。

通过采用上述技术方案，直流电输入后，先经过滤波单元进行滤波，将信号中特定波段频率滤除，然后经过BUCK降压单元和BOOST升压单元的调节，使产生的浪涌电压钳位在后级DC/DC单元的工作电压范围内，以进行正常的供电输出。

当输入电压为28V，BUCK降压单元和BOOST升压单元不工作，后级DC/DC

单元保持正常供电输出。当输入电压升高至80V，BUCK降压单元工作，将输出电压钳位在设定的闭环输出电压附近，从而使得输入浪涌至80V时后级DC/DC单元也能够继续保持正常的供电输出。当输入电压跌落至8V时，BOOST升压单元开始工作，将输出电压钳位在设定的闭环输出电压附近，从而使得输入浪涌降低至8V时后级DC/DC单元也能够继续保持正常的供电输出。如此设计，输出功率较大时，不需要大容量储能电容也能够使用，

从而减少占用的空间，可以很好的解决在空间有限的情况下，保证GJB181-1986直流电压浪涌正常供电输出的问题。

优选的，所述滤波单元包括第一共模电感器、第二共模电感器、第一电容器和第二电容器，所述第一共模电感器的第一输入端接收直流电，所述第一共模电感器的第二输入端连接电源的负极，所述第一电容器连接在所述第一共模电感器的两个输出端之间，所述第二共模电感器和所述第一共模电感器串联，所述第二电容器连接在所述第二共模电感器的两个输出端之间。

通过采用上述技术方案，输入端加入共模电感器是用于减少辐射、降低高频共模噪音，抑制干扰，减少对电源的影响，电容器的使用能够起到旁路和去耦信号的作用。

优选的，所述BUCK降压单元包括第一二极管、第二二极管、第三二极管、第一电感器、第一MOS管、第三电容器和第一PWM控制器，所述第一二极管的正极连接所述滤波单元的输出端，所述第一二极管的负极连接所述第一PWM控制器的第一输入端，所述第一PWM控制器的输出端连接所述第一MOS管的栅极，所述第一MOS管的漏极连接所述滤波单元的输出端，所述第二二极管正接在所述第一MOS管的源极和漏极之间，所述第一MOS管的源极连接第三二极管的负极，所述第三二极管的正极连接电源的负极并接地，所述第一MOS管的源极还连接所述第一电感器的一端，所述第一电感器和所述第三电容器串联，所述第三电容器远离所述第一电感器的一端连接电源的负极。

通过采用上述技术方案，当输入为28V直流电压时，PWM控制器以设定的固定频率和最大占空比（95%以上）控制PWM驱动信号，第一MOS管导通，输入电压通过第一MOS管和第一电感器传输至后级DC/DC供电输出。当输入电压升高至80V，PWM控制器便按照设定的固定频率减小占空比控制PWM驱动信号，使输出电压钳位在设定的闭环输出电压附近（后级DC/DC单元正常工作范围内），从而当输入浪涌电压升高至80V时后级DC/DC单元仍然能够保持正常供电输出。

优选的，所述BUCK降压单元还连接有恒流单元和差分采样单元，所述恒流单元包括第一电阻器，所述差分采样单元包括运算放大器，所述第一电阻器的一端连接所述第三电容器远离所述第一电感器的一端，所述第一电阻器的另一端连接所述运算放大器的同相输入端，所述第三电容器和所述第一电阻器的连接节点连接所述运算放大器的反向输入端，所述运算放大器的输出端连接所述第一PWM控制器的第二输入端。

通过采用上述技术方案，增设了恒流单元和差分采样单元，通过第一电阻器将第一电感器的电流信号转换为电压信号，接着通过差分采样单元采集该电压信号，并将该信号传送至运算放大器，产生反馈信号后传输至第一PWM控制器的第二输入端，以控制PWM驱动信号。当电路电流增大时，电流信号通过第一电阻器和差分采样单元反馈给PWM控制器，调节占空比给PWM驱动信号，减小第一MOS管的导通时间，以降低回路中产生的浪涌电流，避免第一MOS管受到强大的浪涌电流冲击而损坏。

优选的，所述BOOST升压单元包括第四二极管、第五二极管、第六二极管、第二电感器、第二MOS管、第四电容器和第二PWM控制器，所述第四二极管的正极连接所述BUCK降压单元的输出端，所述第四二极管的负极连接所述第二PWM控制器的输入端，所述第二PWM控制器的输出端连接所述第二MOS管的栅极，所述第五二极管的正极和所述第二电感器的一端均连接所述BUCK降压单元的输出端，所述第二电感器的另一端连接所述第六二极管的正极，所述第六二极管的负极连接所述第五二极管的负极，所述第二电感器和所述第六二极管的连接节点连接所述第二MOS管的漏极，所述第二MOS管的源极连接电源的负极并接地，所述第四电容器的一端连接所述第六二极管的负极，所述第四电容器的另一端连接电源的负极。

通过采用上述技术方案，当输入直流电压为28V时，PWM控制器控制PWM强大信号关闭，第二MOS管不导通，输入电压经过第五二极管、第六二极管和第二电感传输至后级DC/DC单元供电输出。当输入电压跌落至8V时，第二PWM控制器控制PWM驱动信号，第二MOS管按照既定的固定开关频率进行开关，使后级DC/DC单元工作电压保持在设定的闭环控制输出电压附近，从而当输入电压降低时，后级DC/DC单元仍然能够保持正常供电输出。

优选的，所述后级DC/DC单元的输出正极和输出负极之间还连接有第五电容器，所述第五电容器用于滤波。

通过采用上述技术方案，将第五电容器连接在后级DC/DC单元的输出正极和输出负极之间，降低了供电输出的信号干扰，提升后续的电能使用稳定性。

综上所述，本申请包括以下至少一种有益技术效果：

1.通过搭建BUCK降压单元和BOOST升压单元，实现对电路中浪涌电流的抑制，使后级DC/DC单元保持正常的供电输出，分立器件的搭建，使用灵活性更强，而且此种设计不需要大容量储能电容的使用，占用空间较小，很好的解决了在容置空间有限的情况下，保持GJB181-1986直流电压浪涌正常输出的问题。

2.通过增加了恒流单元和差分采样单元，将电路中的电流信号转换为电压信号并进行采样，反馈输出至第一PWM控制器，使其限制占空比至PWM驱动信号，减小第一MOS管的导通时间，从而限制回路产生的浪涌电流，避免第一MOS管受到强大的浪涌电流冲击而损坏。

附图说明

图1是本申请一种直流电压浪涌输出保持电路的背景技术中的电路示意图。

图2是本申请实施例一种直流电压浪涌输出保持电路的连接结构示意图。

附图标记说明：1、滤波单元；2、BUCK降压单元；21、恒流单元；22、差分采样单元；3、BOOST升压单元；4、后级DC/DC单元。

具体实施方式

以下结合附图2对本申请作进一步详细说明。

本申请实施例公开一种直流电压浪涌输出保持电路。参照图2，包括：

滤波单元1，滤波单元1的输入端接收直流电，滤波单元1的输出端输出第一电压信号；

BUCK降压单元2，BUCK降压单元2的输入端连接滤波单元1的输出端，BUCK降压单元2的输出端输出第二电压信号，用于将升高的输入电压钳位在设定的闭环输出电压；

BOOST升压单元3，BOOST升压单元3的输入端连接BUCK降压单元2的输出端，BOOST升压单元3的输出端输出第三电压信号，用于当输入电压降低时，将输出电压保持在正常输出；

后级DC/DC单元4，后级DC/DC单元4的输入端接收所述第三电压信号，所述后级DC/DC单元4的输出端用于输出供电电压信号，且在后级DC/DC单元4的输出正极和输出负极之间连接有用于滤波的第五电容器。

直流电输入后，先经过滤波单元1进行滤波，将信号中特定波段频率滤除，防止和抑制干扰，接着经过BUCK降压单元2和BOOST升压单元3，然后后级DC/DC单元4供电输出。

设定BUCK降压单元2闭环控制输出电压为35V左右（后级模块正常工作范围内），当输入为28V直流电压时，输入电压远低于BUCK降压单元2输出电压，BUCK降压单元2不工作，输入电压然后经过后级DC/DC单元4供电输出；当输入从28V直流电压上升至80V时，输入电压高于BUCK降压单元2的闭环控制输出电压，BUCK降压单元2开始工作，对输入电压进行调节后使输出电压钳位在设定的闭环输出电压（后级模块正常工作范围内），使得后级DC/DC单元4在输入浪涌电压升高至80V也能够继续保持正常输出进行供电。

预设BOOST升压单元3闭环控制输出电压为14V左右（后级模块正常工作范围内），当输入为28V直流电压时，输入电压远高于BOOST闭环控制输出电压，BOOST升压单元3不工作，输入电压接着经过后级DC/DC单元4供电输出；当输入电压从28V跌落至8V时，输入电压低于BOOST升压单元3的闭环控制输出电压，BOOST升压单元3开始工作对输入电压进行调节，使后级电压保持咋14V左右，保证后级DC/DC单元4在输入电压跌落至8V时也能够继续正常供电输出。

从而减少了大容量储能电容的使用，降低了整个装置的占用空间，且整个电路设计为分立器件搭建，使用更灵活。

滤波单元1包括第一共模电感器L1、第二共模电感器L2、第一电容器C1和第二电容器C2，第一共模电感器L1的第一输入端连接电源的正极，以用于接收直流电，第一共模电感器L2的第二输入端连接电源的负极，第一电容器C1连接在第一共模电感器L1的两个输出端之间，第二共模电感器L2和第一共模电感器L1串联，第二电容器C2连接在第二共模电感器L2的两个输出端之间。

输入端添加共模电感对共模噪音有很好的抑制作用，能够隔离共模信号，衰减外部共模干扰，以降低对整体电源的影响；电容器对输入信号来说是低阻抗，起到旁路和去耦信号的作用。

BUCK降压单元2包括第一二极管D1、第二二极管D2、第三二极管D3、第一电感器L3、第一MOS管Q1、第三电容器C3和第一PWM控制器U1，第一二极管D1的正极连接第二共模电感器L2的输出端，第一二极管D1的负极连接第一PWM控制器U1的第一输入端，第一PWM控制器U1的输出端连接第一MOS管Q1的栅极，第一MOS管Q1的漏极连接第二共模电感器L2的输出端，第二二极管D2正接在第一MOS管Q1的源极和漏极之间，第一MOS管Q1的源极连接第三二极管D3的负极，第三二极管D3的正极连接电源的负极并接地，第一MOS管Q1的源极还连接第一电感器L3的一端，第一电感器L3和第三电容器C3串联，第三电容器C3远离第一电感器L3的一端连接电源的负极。

当输入为28V直流电压时，第一PWM控制器U1根据设定的固定频率以及最大占空比（95%以上）给PWM驱动信号，第一MOS管Q1导通，输入电压经过第一MOS管Q1和第一电感器L3至后级DC/DC单元4进行供电输出。当输入电压从28V升高至80V时，第一PWM控制器U1按照设定的固定频率减小占空比给PWM驱动信号，使输出电压钳位在35V左右（后级模块正常工作范围内），从而当输入浪涌电压为80V时后级DC/DC单元4也能够保持正常供电输出。

BUCK降压单元2还连接有恒流单元21和差分采样单元22，恒流单元21包括第一电阻器R1，差分采样单元22包括运算放大器U3，第一电阻器R1的一端连接第三电容器C3远离第一电感器L3的一端，第一电阻器R1的另一端连接运算放大器U3的同相输入端，第三电容器C3和第一电阻器R1的连接节点连接运算放大器U3的反向输入端，运算放大器U3的输出端连接第一PWM控制器U1的第二输入端。

此外，通过增加了第一电阻器R1，将第一电感器L3的电流信号转化为电压信号，再经过差分采样单元22采集第一电阻器R1上的电压信号，并将该信号传送至运算放大器组成的负反馈电路，输出反馈信号后输送至第一PWM控制器U1的第二输入端，以控制PWM信号的输出。当电路电流增大时，电流信号通过第一电阻器R1、差分采样单元22反馈至第一PWM控制器U1，使其限制占空比控制PWM信号输出，减小第一MOS管Q1的导通时间，从而限制回路中增加的浪涌电流，避免第一MOS管Q1受到强大的浪涌电流冲击而损坏。

BOOST升压单元3包括第四二极管D4、第五二极管D5、第六二极管D6、第二电感器L4、第二MOS管Q2、第四电容器C4和第二PWM控制器U2，第四二极管D4的正极连接第一电感器L3远离第一MOS管Q1的一端，第四二极管D4的负极连接第二PWM控制器U2的输入端，第二PWM控制器U2的输出端连接第二MOS管Q2的栅极，第五二极管D5的正极和第二电感器L4的一端均连接第一电感器L3远离第一MOS管Q1的一端，第二电感器L4的另一端连接第六二极管D6的正极，第六二极管D6的负极连接第五二极管D5的负极，第二电感器L4和第六二极管D6的连接节点连接第二MOS管Q2的漏极，第二MOS管Q2的源极连接电源的负极并接地，第四电容器C4的一端连接第六二极管D6的负极，第四电容器C4的另一端连接电源的负极。

当输入为28V直流电压时，第二PWM控制器U2控制PWM驱动信号关闭，第二MOS管Q2不导通，输入电压经过第五二极管D5、第六二极管D6和第二电感L4后传输至后级DC/DC单元4进行供电输出。当输入直流电压从28V跌落至8V时，第二PWM控制器U2控制PWM驱动信号，使得第二MOS管Q2按照既定的固定开关频率进行开关的通断，以使后级工作电压保持在14V左右，从而保证当输入电压跌落至8V时，后级DC/DC单元4仍然能够正常供电输出。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。

Claims (6)

1.一种直流电压浪涌输出保持电路，其特征在于，包括：

滤波单元(1)，所述滤波单元(1)的输入端接收直流电，所述滤波单元

(1)的输出端输出第一电压信号；

BUCK降压单元(2)，所述BUCK降压单元(2)的输入端连接所述滤波单

元(1)的输出端，所述BUCK降压单元(2)的输出端输出第二电压信号，用于将升高的输入电压钳位在设定的闭环输出电压；

BOOST升压单元(3)，所述BOOST升压单元(3)的输入端连接所述BUCK

降压单元(2)的输出端，所述BOOST升压单元(3)的输出端输出第三电压信号，用于当输入电压降低时，将输出电压保持在正常输出；

后级DC/DC单元(4)，所述后级DC/DC单元(4)的输入端接收所述第三

电压信号，所述后级DC/DC单元(4)的输出端用于输出供电电压信号。

2.根据权利要求1所述的直流电压浪涌输出保持电路，其特征在于，所述滤波单元(1)包括第一共模电感器、第二共模电感器、第一电容器和第二电容器，所述第一共模电感器的第一输入端接收直流电，所述第一共模电感器的第二输入端连接电源的负极，所述第一电容器连接在所述第一共模电感器的两个输出端之间，所述第二共模电感器和所述第一共模电感器串联，所述第二电容器连接在所述第二共模电感器的两个输出端之间。

3.根据权利要求1所述的直流电压浪涌输出保持电路，其特征在于，所述BUCK降压单元(2)包括第一二极管、第二二极管、第三二极管、第一电感器、第一MOS管、第三电容器和第一PWM控制器，所述第一二极管的正极连接所述滤波单元(1)的输出端，所述第一二极管的负极连接所述第一PWM控制器的第一输入端，所述第一PWM控制器的输出端连接所述第一MOS管的栅极，所述第一MOS管的漏极连接所述滤波单元(1)的输出端，所述第二二极管正接在所述第一MOS管的源极和漏极之间，所述第一MOS管的源极连接第三二极管的负极，所述第三二极管的正极连接电源的负极并接地，所述第一MOS管的源极还连接所述第一电感器的一端，所述第一电感器和所述第三电容器串联，所述第三电容器远离所述第一电感器的一端连接电源的负极。

4.根据权利要求3所述的直流电压浪涌输出保持电路，其特征在于，所述BUCK降压单元(2)还连接有恒流单元(21)和差分采样单元(22)，所述恒流单元(21)包括第一电阻器，所述差分采样单元(22)包括运算放大器，所述第一电阻器的一端连接所述第三电容器远离所述第一电感的一端，所述第一电阻器的另一端连接所述运算放大器的同相输入端，所述第三电容器和所述第一电阻器的连接节点连接所述运算放大器的反相输入端，所述运算放大器的输出端连接所述第一PWM控制器的第二输入端。

5.根据权利要求1所述的直流电压浪涌输出保持电路，其特征在于，所述BOOST升压单元(3)包括第四二极管、第五二极管、第六二极管、第二电感器、第二MOS管、第四电容器和第二PWM控制器，所述第四二极管的正极连接所述BUCK降压单元(2)的输出端，所述第四二极管的负极连接所述第二PWM控制器的输入端，所述第二PWM控制器的输出端连接所述第二MOS管的栅极，所述第五二极管的正极和所述第二电感器的一端均连接所述BUCK降压单元(2)的输出端，所述第二电感器的另一端连接所述第六二极管的正极，所述第六二极管的负极连接所述第五二极管的负极，所述第二电感器和所述第六二极管的连接节点连接所述第二MOS管的漏极，所述第二MOS管的源极连接电源的负极并接地，所述第四电容器的一端连接所述第六二极管的负极，所述第四电容器的另一端连接电源的负极。

6.根据权利要求1所述的直流电压浪涌输出保持电路，其特征在于，所述后级DC/DC单元(4)的输出正极和输出负极之间还连接有第五电容器，所述第五电容器用于滤波。

Images