JP2006313493A

JP2006313493A - 電源回路

Info

Publication number: JP2006313493A
Application number: JP2005136488A
Authority: JP
Inventors: Takeshi Nakada; 剛仲田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-05-09
Filing date: 2005-05-09
Publication date: 2006-11-16
Also published as: WO2006120782A1

Abstract

【課題】電源電圧変動分の低減を図ることができると共に、回路の小型化、コストの低廉化を図ることができる電源回路を得ることを目的とする。
【解決手段】直流電源１１と負荷１３の間にコレクタ−エミッタ路が接続され、そのベースがツェナーダイオード１６を介してアースに接地されたトランジスタ１５を備え、直流電源１１の一端とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に電源電圧変動除去手段を設け、この電源電圧変動除去手段は、直流電源１１の一端とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に直列接続された抵抗器１７、１８と、この抵抗器１７、１８の接続点とアースの間に接続されたコンデンサ１９とを有し、抵抗器１８の抵抗値およびツェナーダイオード１６の動作抵抗２０の合計値と抵抗器１７の抵抗値を同じ値に設定したものである。
【選択図】図１

Description

この発明は、オーディオ回路等に用いて好適な電源回路に関し、特に、電源電圧除去比（ＳＶＲＲ：ＳｕｐｐｌｙＶｏｌｔａｇｅＲｅｊｅｃｔｉｏｎＲａｔｉｏ）を改善することができる電源回路に関するものである。

従来、例えばオーディオ回路等に用いられる電源回路として種々の電源回路が提案されているが、図５もその一例である。
図５において、直流電源１に接続された入力端子２と、負荷３に接続された出力端子４の間にトランジスタ５が設けられ、トランジスタ５のコレクタは入力端子２に接続され、トランジスタ５のエミッタは出力端子４に接続され、トランジスタ５のベースはツェナーダイオード６を介して接地される。また、入力端子２とトランジスタ５のベースおよびツェナーダイオード６の接続点の間に抵抗器７が接続され、ツェナーダイオード６と並列にコンデンサ８が接続される。

この従来回路では、直流電源１側より電源回路の出力よりも高い電圧が電源回路へ印加され、その高い電圧が抵抗器７を通してトランジスタ５のベースとツェナーダイオード６の接続点に伝わり、ツェナーダイオード６のツェナー電圧Ｖ_DZからトランジスタ５のベース−エミッタ間電圧Ｖ_BEを指し引いた電圧が出力端子４の負荷３側に出力される。

また、電源電圧変動分Ｖｎ（直流電源１に重畳された交流成分）は、図６に示すように、ツェナーダイオード６の動作抵抗（交流抵抗）９と抵抗器７で分圧され、ツェナーダイオード６の動作抵抗９と抵抗器７の値をそれぞれＲｚ，Ｒとすると、電源電圧変動分ＶｎがＲｚ/(Ｒｚ＋Ｒ)＊Ｖｎに低減される。この電源電圧変動分Ｖｎの低減の割合を示す指数を電源電圧除去比といい、２０＊log１０{(Ｒｚ＋Ｒ)/Ｒｚ}で表すことができる。つまり、この電源電圧除去比は、電源電圧を除くすべての供給電圧を一定に保ちつつ、電源電圧を変化させたときの、電源電圧の変化と出力電圧の変化との比をいう。ここで、ツェナーダイオード６の動作抵抗９の値Ｒｚが小さいほど、かつ抵抗器７の値Ｒが大きいほど電源電圧除去比がよくなる（例えば、特許文献１参照）。

特開２０００−１０６４５号公報

ところで、上述したような従来の電源回路の場合は、通常ツェナーダイオード６の動作抵抗９の値Ｒｚを小さくするためには、ツェナーダイオード６に電流を多く流すために抵抗器７の値Ｒを小さくする必要があるが、抵抗器７の値Ｒを小さくすると電源電圧除去比が悪くなるため、抵抗器７の値Ｒを無闇に小さく出来ないという相反する面がある。そこで、高い周波数で交流抵抗が小さくなるコンデンサ８をツェナーダイオード６に並列に接続して、その動作抵抗９の値Ｒｚとコンデンサ８の容量Ｃの合成インピーダンスＲｚ'＝Ｒｚ/(１＋ｊωＣＲｚ)を小さくすることで電源電圧除去比を改善しようとする手法が用いられる。

この合成インピーダンスＲｚ'を小さくするためには時定数ＣＲｚを大きくすればよいが、上述のようにツェナーダイオード６の動作抵抗９の値Ｒｚは小さい方がよいため、結局コンデンサ８の容量の値Ｃを大きくすればよいことがわかる。この式に実際に数値を当てはめて計算すると、大容量のコンデンサ８が必要になることが分かるが、大容量のコンデンサ８を使うとコストアップの要因になるとともに、近年の製品筐体の小型化に伴い、大容量のコンデンサ等の寸法が大きな部品が使えなくなってきた。そのため、現実には充分な容量のコンデンサが使えず、ツェナーダイオード６に並列に接続したコンデンサ８は電源電圧変動分Ｖｎの低減として十分機能していないという課題があった。

この発明は、上記のような課題を解決するためになされたもので、電源電圧変動分の低減を図ることができると共に、回路の小型化、コストの低廉化を図ることができる電源回路を得ることを目的とする。

この発明に係る電源回路は、直流電源と負荷の間に主電極路が接続され、その制御電極が定電圧素子を介してアースに接地された半導体素子と、直流電源の一端と半導体素子の制御電極および定電圧素子の接続点の間に電源電圧変動除去手段とを備えたものである。

この発明によれば、電源電圧変動除去手段の一部を構成するコンデンサの容量の値を変えずに、電源電圧除去比が数倍以上高まり電源電圧変動分の低減を図ることができる。一方、電源電圧除去比を据え置くならば、コンデンサの容量を数分の１にすることが可能となり、回路構成の小型化、コストの低廉化が図れるという効果がある。

以下、この発明の実施の一形態を、図１〜図４を参照して説明する。
実施の形態１．
図１は、この発明の実施の形態１による電源回路の構成を示す回路図、図２はその交流に対する等価回路を示す図である。
図１において、直流電源１１に接続された入力端子１２と、負荷１３に接続された出力端子１４の間に半導体素子としてのトランジスタ１５が設けられ、トランジスタ１５のコレクタは入力端子１２に接続され、トランジスタ１５のエミッタは出力端子１４に接続され、トランジスタ１５のベースは定電圧素子としてのツェナーダイオード１６を介して接地される。つまり、半導体素子としてのトランジスタ１５は、直流電源１１と負荷１３の間にそのコレクタ−エミッタ路（主電極路）が接続され、そのベース（制御電極）が定電圧素子であるツェナーダイオード１６を介してアースに接地されている。

また、入力端子１２とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に複数の抵抗器即ち抵抗器１７と抵抗器１８が直列接続され、これら抵抗器１７および抵抗器１８の接続点とアースの間にコンデンサ１９が接続される。なお、直流電源１１の一端とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に直列接続された抵抗器１７および１８と、これら抵抗器１７および１８の接続点とアースの間に接続されたコンデンサ１９は、実質的に電源電圧変動除去手段を構成し、ここでは、後述されるように、抵抗器１８の抵抗値およびツェナーダイオード１６の動作抵抗の合計値と抵抗器１７の抵抗値を同じ値に設定している。

この電源回路の入力端子１２には、電源電圧変動分Ｖｎを含む直流電源１１が接続されているが、直流に関してはツェナーダイオード１６に流す電流Ｉ_Dは、抵抗器１７の値をＲ₁、抵抗器１８の値をＲ₂、直流電源１１の電圧をＶ、ツェナーダイオード１６のツェナー電圧をＶ_DZとすると、（Ｖ−Ｖ_DZ）/（Ｒ₁＋Ｒ₂）で決まり、ツェナーダイオード１６に流す電流Ｉ_Dが適当な値になるように、抵抗器１７の値Ｒ₁と抵抗器１８の値Ｒ₂の合計値Ｒ₁＋Ｒ₂を設定することで定電圧のツェナー電圧Ｖ_DZが得られて、負荷１３へ供給される電圧は、ツェナーダイオード１６のツェナー電圧Ｖ_DZからトランジスタ１５のベース−エミッタ間電圧Ｖ_BEを指し引いた電圧Ｖ_DZ−Ｖ_BEになる。

図２は、電源電圧変動分Ｖｎに関して図１の交流に対する等価回路を示すものである。ここで、トランジスタ１５内部のベース抵抗、エミッタ抵抗は小さいため無視し、ツェナーダイオード１６の動作抵抗２０の値をＲｚ、コンデンサ１９の容量をＣ₁、ω＝2πf（f：周波数）とすると、出力端子１４側に得られる出力電圧Ｖｏは、下記の式(1)のように表され、また、その伝達特性Ｖｏ/Ｖｎは、下記の式(２)のように表される。

ところで、上記式（２）は、典型的な高域遮断特性を示しており、周波数が高くなると電源電圧変動分Ｖｎが小さくなる、すなわち電源電圧変動分Ｖｎが減衰することを示している。その高域遮断周波数はＣ₁、Ｒ₁、Ｒ₂、Ｒ_Zで決まり、遮断周波数が低いほど電源電圧変動分Ｖｎが減衰する割合、すなわち電源電圧除去比が大きいことがわかる。
そこで、上記式(２)の高域遮断周波数を求める。式(２)の高域遮断周波数は絶対値が１/√２になる時なので、定常状態ではツェナーダイオード１６の動作抵抗２０の値Ｒ_Zが一定値と考えて次のようになる。

つまり、Ｒ₁と（Ｒ₂＋Ｒ_Z）の並列抵抗とＣ₁の積で決まる時定数になる。
ここで、最も高域遮断周波数ｆｃが低くなる条件を考えると、分母が最大となるときである。すなわち、Ｒ₁＋Ｒ₂およびＲ_Zが一定という条件で分母が最大になるのは、

であり、この式(４)を満たすように抵抗器１７の値Ｒ₁と抵抗器１８の値Ｒ₂を選定すれば、Ｒ₁とＲ₂＋Ｒ_Zの並列抵抗が最も大きくなり、高域遮断周波数ｆｃが最も低くなる。

上記式（３）に式（４）を代入すると、

となる。

従来の回路との比較を行なうため、図５の従来の回路の高域遮断周波数を考えると、上記式（３）でＲ₂＝０と置けばよい。よって式（３）は次のようになる。

電源電圧除去比を比較するため、上記式(3)'の高域遮断周波数ｆｃminと、上記式(５)の一般的な回路の高域遮断周波数ｆｃ’の比を求めると、

となる。

ここで、通常の使用状態では、Ｒ₁≧１０Ｒ_Zであるので、仮にＲ₁＝１０Ｒ_Zとすると、ｆｃmin≒１/５ｆｃ’となる。つまり、高域遮断周波数ｆｃminが図５の従来の回路の約１/５になり、電源電圧変動を低減する能力が約５倍になることがわかる。逆にいえば、性能を据え置くならば、コンデンサ１９の容量Ｃ₁の値が１/５で済むことになり、部品形状が小さくなり回路の小型化を図れる。

このようにして、本実施の形態では、直流電源の一端即ち入力端子１２とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に直列接続の抵抗器１７、１８を設け、この抵抗器１７、１８の接続点とアースの間にコンデンサ１９を接続し、抵抗器１８の値Ｒ₂およびツェナーダイオード１６の動作抵抗２０の値Ｒ_Zの合計値と、抵抗器１７の値Ｒ₁を同じ値に設定することで、コンデンサ１９の容量の値Ｃ₁を変えずに、電源電圧除去比が数倍以上高まり、電源電圧除去比を据え置くならば、コンデンサ１９の容量を数分の１にすることが可能となる。また、追加した抵抗器１７または１８によるコストアップは殆ど問題にならず、コンデンサ１９と比較すると小型部品であるため、回路全体としては小型化およびコストダウンが可能となる。

実施の形態２．
上記実施の形態１では、直流電源の一端即ち入力端子１２とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に直列接続の抵抗器１７、１８を設け、この抵抗器１７、１８の接続点とアースの間にコンデンサ１９を接続し、抵抗器１８の値Ｒ₂およびツェナーダイオード１６の動作抵抗２０の値Ｒ_Zの合計値と、抵抗器１７の値Ｒ₁を同じ値に設定する場合について説明したが、本実施の形態では、この設定条件を、ツェナーダイオード１６の動作抵抗２０とは無関係に、抵抗器１７の値Ｒ₁と抵抗器１８の値Ｒ₂を同一とするものである。即ち、本実施の形態では、電源電圧変動除去手段の一部を構成する抵抗器１７の値Ｒ₁と抵抗器１８の値Ｒ₂を同一の値に設定している。

従って、本実施の形態も回路構成としては、実質的に上記実施の形態１の図１および図２と同様のものを用いてよく、また、上記実施の形態１における出力端子１４側に得られる出力電圧Ｖｏに関する式（１）から高域遮断周波数ｆｃに関する式（３）までの説明は、上記実施の形態１と同様であるので、その説明を省略する。
さて、ここで、最も高域遮断周波数ｆｃが低くなる条件を考えると、分母が最大となる時であるが、ツェナーダイオード１６が通常の使用状態では、ツェナーダイオード１６の動作抵抗２０の値Ｒ_Zと抵抗器１８の値Ｒ₂の関係は、Ｒ_Z≪Ｒ₂（10倍以上）であるため、下記の式(７)のように近似され簡略化することができる。

この場合高域遮断周波数ｆｃが最小になる条件は、Ｒ₁＋Ｒ₂が一定の条件では、Ｒ₁＝Ｒ₂に設定した時であり、その時の高域遮断周波数ｆｃは

になり、結局Ｃ₁とＲ₁/２の積で決まることがわかる。

電源電圧除去比を比較するため、上記式(７)'の高域遮断周波数ｆｃminと、上記式(５)の一般的な回路のｆｃ’の比を求めると、

となる。

ここで通常の使用状態では、Ｒ₁≧１０Ｒ_Zであるので、仮にＲ₁＝１０Ｒ_Zとすると、ｆｃmin＝１/５×ｆｃ’となる。つまり、高域遮断周波数ｆｃminが図５の従来の回路の１/５になり、電源電圧変動を低減する能力が５倍になることがわかる。逆にいえば、性能を据え置くならばコンデンサ１９の容量の値Ｃ₁を１/５で済むことになり、部品形状が小さくなり回路の小型化を図れる。また、定数の設定時に抵抗器１７の値Ｒ₁と抵抗器１８の値Ｒ₂を、Ｒ１＝Ｒ₂としても、上記実施の形態1の結果とほぼ同様の効果があることから、煩雑な計算を行なうことなく容易に実施できて高い効果を得ることができる。

このようにして、本実施の形態では、直流電源の一端即ち入力端子１２とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に直列接続の抵抗器１７、１８を設け、この抵抗器１７、１８の接続点とアースの間にコンデンサ１９を接続し、抵抗器１７の値Ｒ₁と抵抗器１８の値Ｒ₂を同じ値に設定することで、上記実施の形態１とほぼ同様の効果が得られると共に、さらに、本実施の形態では、抵抗器１７の値Ｒ₁と抵抗器１８の値Ｒ₂を同じ値に設定することで、高域遮断周波数ｆｃminを算出する際に上記実施の形態１の如き複雑な演算が不要となり、設計の簡素化を図ることができる。

実施の形態３．
図３は、この発明の実施の形態３による電源回路の構成を示す回路図である。なお、図３において、図１と対応する部分には同一符号を付し、その詳細説明を省略する。
本実施の形態では、ツェナーダイオード１６と並列に所定の容量Ｃ₂を有するコンデンサ２１を接続し、このコンデンサ２１によりツェナーダイオード１６に発生するダイオード固有の雑音を吸収するようにする。その他の構成は、図１の場合と同様である。

このようにして、本実施の形態でも、抵抗器１７，１８とコンデンサ１９側で電源電圧変動分の低減に対処することで、実質的に上記実施の形態１および２と同様の効果が得られると共に、さらに、本実施の形態では、ツェナーダイオード１６と並列にコンデンサ２１を接続してツェナーダイオード１６に発生するダイオード固有の雑音を吸収することで、電源回路の出力電圧の低雑音化を図ることができる。

実施の形態４．
図４は、この発明の実施の形態４による電源回路の構成を示す回路図である。なお、図４において、図１と対応する部分には同一符号を付し、その詳細説明を省略する。
本実施の形態では、入力端子１２とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に設けられる抵抗器とコンデンサの数を増やした場合の一例である。即ち、入力端子１２とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に、複数の抵抗器例えば抵抗器２２、２３および２４を直列接続し、抵抗器２２および２３の接続点を、コンデンサ２５を介して接地し、抵抗器２３および２４の接続点を、コンデンサ２６を介して接地する。その他の構成は、図１の場合と同様である。

このようにして、本実施の形態でも、上記実施の形態１および２と同様の効果が得られると共に、さらに、本実施の形態では、入力端子１２とトランジスタ１５のベースおよびツェナーダイオード１６の接続点の間に設けられる抵抗器とコンデンサの段数を増やすことで、さらに、電源電圧変動分の低減即ち電源電圧除去比を向上させることができ、また、抵抗器２２〜２４の抵抗値と、コンデンサ２５の容量値の選択によりある特定の帯域の雑音を抑制するのにも対処できる。また、本実施の形態でも、上記実施の形態３と同様に、ツェナーダイオード１６と並列にコンデンサ２１を接続してツェナーダイオード１６に発生するダイオード固有の雑音を吸収して電源回路の出力電圧の低雑音化を図ることができることは勿論である。
なお、上記各実施の形態において、半導体素子としてトランジスタ、定電圧素子としてツェナーダイオードの場合について説明したが、それぞれこれに限定されることなく同じ機能を有するその他の素子にも同様に適用でき、同様の効果を奏する。

この発明の実施の形態１および２による電源回路の構成を示す回路図である。この発明の実施の形態１および２による電源回路の交流に対する等価回路を示す図である。この発明の実施の形態３による電源回路の構成を示す回路図である。この発明の実施の形態４による電源回路の構成を示す回路図である。従来の電源回路の構成を示す回路図である。従来の電源回路の交流に対する等価回路を示す図である。

符号の説明

１１直流電源、１２入力端子、１３負荷、１４出力端子、１５トランジスタ、１６ツェナーダイオード、１７，１８，２２，２３，２４抵抗器、１９，２１，２５，２６コンデンサ、２０ツェナーダイオードの動作抵抗。

Claims

直流電源と負荷の間に主電極路が接続され、その制御電極が定電圧素子を介してアースに接地された半導体素子と、上記直流電源の一端と上記半導体素子の制御電極および上記定電圧素子の接続点の間に電源電圧変動除去手段とを備えた電源回路。
電源電圧変動除去手段は、直流電源の一端と半導体素子の制御電極および定電圧素子の接続点との間に直列接続された複数の抵抗器と、該複数の抵抗器の接続点とアースの間に接続されたコンデンサとを有することを特徴とする請求項１記載の電源回路。
複数の抵抗器の一方の抵抗値および定電圧素子の動作抵抗の合計値と、上記複数の抵抗器の他方の抵抗値を同じ値に設定したことを特徴とする請求項２記載の電源回路。
複数の抵抗器の各抵抗値を同じ値に設定したことを特徴とする請求項２記載の電源回路。
定電圧素子と並列にコンデンサを接続したことを特徴とする請求項１〜４のいずれかに記載の電源回路。