JPWO2011093068A1 - 部品内蔵基板の製造方法および部品内蔵基板 - Google Patents

部品内蔵基板の製造方法および部品内蔵基板 Download PDF

Info

Publication number
JPWO2011093068A1
JPWO2011093068A1 JP2011551761A JP2011551761A JPWO2011093068A1 JP WO2011093068 A1 JPWO2011093068 A1 JP WO2011093068A1 JP 2011551761 A JP2011551761 A JP 2011551761A JP 2011551761 A JP2011551761 A JP 2011551761A JP WO2011093068 A1 JPWO2011093068 A1 JP WO2011093068A1
Authority
JP
Japan
Prior art keywords
component
resin layer
bonding material
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011551761A
Other languages
English (en)
Other versions
JP5573851B2 (ja
Inventor
悟志 伊藤
悟志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011551761A priority Critical patent/JP5573851B2/ja
Publication of JPWO2011093068A1 publication Critical patent/JPWO2011093068A1/ja
Application granted granted Critical
Publication of JP5573851B2 publication Critical patent/JP5573851B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0415Small preforms other than balls, e.g. discs, cylinders or pillars

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

部品を内蔵した樹脂層とコア基板の面内配線との密着性を高め、とくに溶融したはんだ等の接合材による樹脂層と面内配線の接触界面でのはんだフラッシュが起こりにくい構造の部品内蔵基板を製造し、提供する。すなわち、コア基板2aの少なくとも一主面側に形成された面内配線(ランド電極3等)の表面を粗面化し、部品6を内蔵した硬化前の絶縁性の樹脂層5の部品6と接した接合材7が露出した面に、コア基板2aの面内配線側を貼り付けて密着し、加熱により接合材7を溶融してコア基板2aの面内配線側に部品6を接合し、前記粗面化によるアンカー効果により、樹脂層5と面内配線の接触界面でのはんだフラッシュが起こりにくい構造の部品内蔵基板1aを製造し、提供する。

Description

本発明は、絶縁性の樹脂層に内蔵された部品を、前記樹脂層に貼り付けられたコア基板の面内配線に接合した構造の部品内蔵基板を製造する部品内蔵基板の製造方法および、その部品内蔵基板に関し、詳しくは、部品と面内配線との接合の改良に関する。
従来、この種の部品内蔵基板(部品内蔵モジュール)は、面内配線が形成されたコア基板を樹脂層に貼り付け、面内配線の表面側に部品をはんだ等の接合材を介して接合して形成される(例えば、特許文献1(段落[0024]−[0041]、図1−図4等)参照)。
図6は特許文献1に記載の部品内蔵基板の一例を示し、図7はその一部を拡大して示す。この例の部品内蔵基板100は、熱硬化性樹脂よりなる電気絶縁性のモジュール基板構成であり、複数の部品101を内蔵した上側の樹脂層102aと、コア基板として樹脂層102aの下側に貼り付けられた下側の樹脂層102bとの2層構造となっている。上側の樹脂層102aと下側の樹脂層102bとの境界面には、複数のランド103とそれらを接続する配線パターン104が設けられている。各ランド103は配線パターン104の上に重ねて形成され、配線パターン104とともに樹脂層102bの面内配線を形成する。
下側の樹脂層102bの下面には、端子電極105やグランド電極106が形成されている。
上側の樹脂層102aの上面側の導体パターン107およびグランド電極106は、レジスト膜108、109に覆われている。
各ランド103には、図7に拡大して示したように部品101が接合材としてのはんだ110を介して実装(接続)されている。部品101は、チップコンデンサ、チップインダクタ、チップ抵抗などのチップ部品あるいは、パワーアンプ用トランジスタのような多端子を持つ半導体素子(IC)などからなる。
国際公開WO2007/034629号
図6、図7の部品内蔵基板100を製造する際、コア基板としての樹脂層102bの表面の各ランド103に、はんだ110を介して硬化前の上側の樹脂層102aに内蔵した部品101aや部品101bを取り付け、図7の状態で部品内蔵基板100全体を加熱してはんだ110のリフロー処理および樹脂層102aの硬化を行なうと、ランド103の表面をはんだ110の接合面より多少広くしてあったとしても、溶融したはんだ110が樹脂層102aと配線パターン104との界面(隙間)や、樹脂層102aと樹脂層102bの界面に流れ込んではんだフラッシュが生じる可能性があり、その結果、部品101の短絡不良などが発生する可能性がある。
なお、前記特許文献1には、部品101を内蔵した樹脂層102aを、転写板上に形成し、それにはんだ110のリフロー処理および樹脂層102aの加熱硬化を施し、その後、硬化した樹脂層102aから転写板を剥がし、硬化した樹脂層102aに硬化前の樹脂層102bを貼り付け、部品内蔵基板100を製造することが記載されているが、この場合も、前記リフローにより、溶融したはんだ110が樹脂層102aと転写板に印刷等されている配線パターン104との界面に流れ込んではんだフラッシュが生じる可能性がある。また、部品内蔵基板100が部品101の上面をビア導体によって導体パターン107等に接続する構成を含む場合、前記リフローによって、前記ビア導体と導体パターン107等との間のはんだが溶融して樹脂層102aと導体パターン107等との界面(隙間)に流れ込み、同様のはんだフラッシュが生じる可能性がある。さらに、コア基板が樹脂層102bのような樹脂基板でなく、セラミック基板等の場合にも同様のはんだフラッシュが生じる可能性がある。
本発明は、部品を内蔵した樹脂層とコア基板の面内配線との密着性を高め、とくに溶融したはんだ等の接合材による樹脂層と面内配線の接触界面でのはんだフラッシュが起こりにくい構造の部品内蔵基板を製造し、提供することを目的とする。
上記した目的を達成するために、本発明の部品内蔵基板の製造方法は、少なくとも一主面側に面内配線が形成されたコア基板を準備する工程と、前記面内配線の表面を粗面化する工程と、部品を内蔵した硬化前の絶縁性の樹脂層を準備する工程と、前記コア基板の前記面内配線側を前記樹脂層の前記部品と接した接合材が露出した面に貼り付け、加熱により前記接合材を溶融して前記面内配線に前記部品を接合する工程とを備えることを特徴としている(請求項1)。
また、本発明の部品内蔵基板の製造方法において、前記樹脂層を準備する工程は、支持体の表面上に形成された前記接合材に前記部品を実装する工程と、前記支持体の表面上に前記部品および前記接合材を覆うように未硬化の前記樹脂層を形成する工程と、該樹脂層から前記支持体を剥離する工程とを含むことを特徴としている(請求項2)。
さらに、本発明の部品内蔵基板の製造方法においては、前記支持体を剥離する前に未硬化の前記樹脂層を半硬化させる工程をさらに含むことを特徴としている(請求項3)。
つぎに、本発明の部品内蔵基板は、コア基板と、前記コア基板の少なくとも一主面側に形成され、表面が粗面化された面内配線と、前記コア基板の前記面内配線側に設けられ、前記面内配線に接合材を介して接合した部品を内蔵した樹脂層とを備えたことを特徴としている(請求項4)。
請求項1の本発明の部品内蔵基板の製造方法によれば、コア基板の少なくとも一主面側の面内配線の表面が粗面化され、部品を内蔵した硬化前の絶縁性の樹脂層の前記部品と接した接合材が露出した面にコア基板の面内配線側が貼り付けられることにより、樹脂層の前記部品と接した接合材が露出した面に面内配線の粗面化した表面が密着する。
そして、この状態での加熱によりはんだ等の接合材が溶融し、面内配線の表面側に溶融した接合材を介して部品が接合する。このとき、樹脂層と接する面内配線の表面が粗面化されているので、密着した樹脂層と面内配線との接触界面の微細な凹凸のいわゆるアンカー効果により、溶融した接合材の樹脂層と面内配線の界面への流れ込みが確実に防止され、はんだフラッシュが起こりにくい構造の部品内蔵基板を製造できる。
また、請求項2の本発明の部品内蔵基板の製造方法によれば、転写板等の支持体の表面上に形成された接合材を挟んで部品を実装し、支持体の表面上に部品および接合材を覆うように未硬化(プリプレグ状態)の樹脂層を形成した後、その樹脂層から支持体を剥離することにより、実用的な手法で部品を内蔵した硬化前の樹脂層を準備し、その樹脂層を用いて請求項1の発明の効果を奏する部品内蔵基板を製造できる。
また、請求項3の本発明の部品内蔵基板の製造方法によれば、硬化前の樹脂層として、部品を内蔵した半硬化の樹脂層を準備できるので、その後の樹脂層の取り扱いが容易になる等の利点がある。
つぎに、請求項4の本発明の部品内蔵基板によれば、少なくとも一主面側に面内配線が形成されたコア基板を、部品を内蔵した樹脂層に貼り付けて形成される。このとき、前記部品は、はんだ等の接合材を介してコア基板の面内配線に接合している。そして、前記面内配線の表面が粗面化されているので、樹脂層と面内配線との接合界面の微細な凹凸のいわゆるアンカー効果により、溶融した接合材の樹脂層と面内配線との界面への流れ込みが確実に防止され、はんだフラッシュが起こりにくい構造の部品内蔵基板を提供できる。
本発明の一実施形態の部品内蔵基板の断面図である。 図1の一部の拡大した断面図である。 (a)〜(g)は図1の部品内蔵基板の製造工程を説明する断面図である。 (a)〜(c)は図1のコア基板を準備する工程を説明する断面図である。 本発明の他の実施形態の部品内蔵基板の一部を拡大した断面図である。 従来基板の一例の断面図である。 図6の一部の拡大した断面図である。
本発明の実施形態について、図1〜図5を参照して詳述する。
(一実施形態)
本発明の一実施形態について、図1〜図4を参照して説明する。
<部品内蔵基板>
本実施形態の部品内蔵基板の構造について、図1、図2を参照して説明する。
図1は本実施形態の部品内蔵基板1aを示し、部品内蔵基板1aは、樹脂やセラミックのコア基板2aと、コア基板2aの少なくとも一主面側である表面側に形成された面内配線としての複数のランド電極3aや配線4と、コア基板2aが裏面側に貼り付けられてコア基板2aの面内配線側に設けられた絶縁封止用の樹脂層5とを備える。
ランド電極3aおよび配線4は、それぞれ表面全体が粗面化されている。ところで、各ランド電極3aおよび配線4は配線パターンにしたがって、例えば電解銅箔により形成され、各ランド電極3aおよび配線4の裏面はコア基板2aの樹脂等の密着性を高めるために粗面になっているが表面は滑らかな光沢面である。そして、この光沢面に物理的または化学的な処理を施すことにより、ランド電極3aおよび配線4の表面が全体的に粗面化されている。また、面内配線としてのランド電極3aおよび配線4の数や大きさ等は部品内蔵基板1aの構成等によって異なる。
樹脂層5は形状や高さ等が異なる複数の部品6を内蔵する。部品6は従来の部品101と同様、チップコンデンサ、チップインダクタ、チップ抵抗などのチップ部品あるいは、パワーアンプ用トランジスタのような多端子を持つ半導体素子(IC)などからなり、種類等によって形状や高さ等が異なる。なお、部品6の種類や数等も部品内蔵基板1aの構成等によって異なる。
そして、部品6の例えば外部電極61は、下端部がはんだバンプ等の導電性の接合材7を介してランド電極3aや配線4に接合している。
このとき、説明を簡単にするため、ランド電極3aが平面視円形で、接合材7のランド電極3aとの接合面も円形であったとすると、図1の破線枠aで囲んだ部分を拡大した図2に示すように、ランド電極3aの径Aは、接合材7のランド電極3aとの接合面(接合材7の最大面積の部分)の径Bより大きく、ランド電極3aの面積は接合材7の面積より一回り大きくなっている。なお、配線4についても、同様に、配線4の接合材7が接合する部分の面積は接合材7の面積より一回り大きくなっている。
接合材7は、例えばリフローの加熱により溶融して部品6の外部電極61、ランド電極3a、配線4に溶着して凝固したものである。
そして、前記のリフローの加熱により溶融した各接合材7は、図2の矢印線に示すように樹脂層5とランド電極3aや配線4との界面に流れ込もうとするが、樹脂層5とランド電極3aや配線4との接合界面の微細な凹凸のいわゆるアンカー効果により、溶融した接合材の樹脂層5とランド電極3aとの界面への流出が確実に防止される。
したがって、部品内蔵基板1は、樹脂層5とランド電極3aとの界面でのはんだフラッシュが起こりにくい構造となっている。
<部品内蔵基板の製造方法>
前記部品内蔵基板1aの製造方法について、図3を参照して説明する。なお、図3(a)〜(g)においては、説明を簡単にする等のため、部品内蔵基板1aの一部である図1の破線枠aで囲んだ部分の断面を示している。
まず、図3(a)の工程により転写板等の剥離容易な平板状の支持体8を用意する。
つぎに、図3(b)の工程により支持体8の表面上の各位置にはんだバンプ等の接合材7を印刷等して形成する。
そして、図3(c)の工程により、接合材7の上に部品6を載せて実装する。
さらに、図3(d)の工程により、部品6、接合材7を覆うように未硬化(プリプレグ状態)の樹脂層5を支持体8上に設け、図3(e)の工程により、支持体8を未硬化の樹脂層5から剥がし、部品6を内蔵した硬化前の樹脂層5を準備する。なお、図3(a)〜(e)が本発明の部品を内蔵した硬化前の樹脂層を準備する工程である。
一方、樹脂層5の準備に前後して、図4(a)の工程によりコア基板2aを用意し、図4(b)の工程により、コア基板2aの表面に印刷や電解銅箔の貼り付け等で面内配線としてのランド電極3aや配線4(図示せず)を形成する。さらに、図4(c)の工程により、研磨等の物理的な手法やエッチング等の化学的な手法の粗化処理により、ランド電極3aや配線4(図示せず)の表面を粗面化する。なお、図4(a)〜(c)が本発明の面内配線が形成されたコア基板を準備する工程である。
そして、図3(f)の工程により、前記粗化処理を施したコア基板2aのランド電極3aや配線4(図示せず)の面内配線側を、部品6を内蔵した未硬化の樹脂層5に圧接し、樹脂層5の部品6と接した接合材7が露出した面に貼り付ける。このとき、樹脂層5にランド電極3aや配線4が密着する。
つぎに、図3(g)の工程により、コア基板2aが貼り付けられた樹脂層5を適当な温度に加熱して接合材7を溶融し(リフロー)、ランド電極3aや配線4(図示せず)の表面側に溶融した接合材7を介して部品6を接合する。このとき、同時に樹脂層5も硬化して部品内蔵基板1aが製造される。
このようにして製造された部品内蔵基板1aは、(1)コア基板2aのランド電極3aや配線4の大きさ(印刷誤差等を考慮した平均的な大きさ(広さ))が、接合材7の大きさ(平面的な大きさ(広さ))よりも大きいため、ランド電極3aや配線4の接合材7が接合した部分の周囲に樹脂層5とランド電極3aや配線4との密着した接触界面が必ず存在する。(2)密着した樹脂層5とランド電極3aや配線4との接触界面は、ランド電極3aや配線4の粗面処理により微細な凹凸状になっている。そのため、樹脂層5とランド電極3aや配線4との密着した接触界面のいわゆるアンカー効果により、溶融した接合材7の樹脂層5とランド電極3aや配線4との前記接触界面への流れ込みが確実に防止され、はんだフラッシュが発生しにくい構造となる。
したがって、本実施形態においては、はんだフラッシュが発生しにくい新規な構造の部品内蔵基板1aを製造し、提供することができる。
(他の実施形態)
本発明の他の実施形態について、図5を参照して説明する。
図5は本実施形態の部品内蔵基板1bの一部の断面を拡大して示し、部品内蔵基板1bは部品内蔵基板1aの樹脂層5の上側にも樹脂層5に密着したコア基板2bを有し、コア基板2bの下側の表面には、面内配線として、コア基板2aのランド電極3aや配線4と同様のランド電極3bや配線(図示せず)が形成されている。そして、ランド電極3bや配線の表面も全体が粗面化されている。
また、樹脂層5に内蔵されている一部の部品6は、外部電極61の上面にビア導体9が形成され、その上端が接合材7を介してランド電極3b等に接合している。
そして、ランド電極3b等の大きさ(広さ)も、接合材7が接合する部分よりも大きい。また、密着した樹脂層5とランド電極3b等との接触界面はランド電極3b等の粗面処理により微細な凹凸状になっている。
そのため、本実施形態の部品内蔵基板1bは、樹脂層5とランド電極3a、3bや配線4等との密着した接触界面のアンカー効果により、溶融した接合材7の樹脂層5とランド電極3a、3bや配線4等との前記接触界面への流れ込みが確実に防止され、樹脂層5における、部品6の外部電極61が接合材7を介してランド電極3aや配線4に接合する個所や、部品6の外部電極61がビア導体9および接合材7を介してランド電極3b等に接合する個所のはんだフラッシュが発生しにくい構造となる。
そして、部品内蔵基板1bを製造する場合は、例えば、図3(e)の工程において部品6、ビア導体9等を内蔵した未硬化の樹脂層5を用意し、それに前後してコア基板2a、2bを用意する。そして、図3(f)の工程により、樹脂層5の上下面にコア基板2a、2bを貼り付けて密着し、図3(g)の工程により、コア基板2a、2bを貼り付けた樹脂層5を加熱し、はんだ等の接合材7を溶融してランド電極3a、3bや配線4等の表面側に溶融した接合材7を介して部品6、ビア導体9を接合する。
したがって、本実施形態の場合も、一実施形態の場合と同様の効果を奏する。
ところで、前記両実施形態において、図3(e)の工程で支持体8を剥離する前に樹脂層5を適当な温度で半硬化の状態にしてもよく、この場合は、準備する樹脂層5が、完全な未硬化でなく半硬化の状態になっているので、その後の樹脂層5の取り扱いが容易になる等の利点がある。
なお、前記両実施形態において、樹脂層5は例えばエポキシ樹脂等を含有する熱硬化性樹脂であり、硬化したときの反りを防止するため、好ましくはシリカ粉末、アルミナ粉末等の無機粉末を含有する。
そして、本発明は上記した両実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えばコア基板2a、2bの構造等はどのようであってもよい。
また、樹脂層5は、内蔵される部品の種類や数、配列等がどのようであってもよく、ビア導体9のような部品6の外部電極61等に接続されたビア(有底ビア)や、いわゆる貫通ビアを内蔵する構成であってもよい。さらに、樹脂層5の樹脂は、熱硬化性樹脂に限るものではなく、熱可塑性樹脂や光硬化性樹脂等であってもよい。
また、コア基板2a、2bの面内配線は電解銅箔でなくてもよく、面内配線のパターン等がどのようであってもよい。
また、接合材7は、はんだ以外の金属や金属化合物、導電性樹脂等であって、加熱によって溶融するものであれば、どのようなものであってもよい。
本発明は、種々の用途の部品内蔵基板およびその製造に適用することができる。
1a、1b 部品内蔵基板
2a、2b コア基板
3a、3b ランド電極
4 配線
5 樹脂層
6 部品
7 接合材

Claims (4)

  1. 少なくとも一主面側に面内配線が形成されたコア基板を準備する工程と、
    前記面内配線の表面を粗面化する工程と、
    部品を内蔵した硬化前の絶縁性の樹脂層を準備する工程と、
    前記コア基板の前記面内配線側を前記樹脂層の前記部品と接した接合材が露出した面に貼り付け、加熱により前記接合材を溶融して前記面内配線に前記部品を接合する工程とを備えることを特徴とする部品内蔵基板の製造方法。
  2. 請求項1に記載の部品内蔵基板の製造方法において、
    前記樹脂層を準備する工程は、
    支持体の表面上に形成された前記接合材に前記部品を実装する工程と、
    前記支持体の表面上に前記部品および前記接合材を覆うように未硬化の前記樹脂層を形成する工程と、
    前記樹脂層から前記支持体を剥離する工程とを含むことを特徴とする部品内蔵基板の製造方法。
  3. 請求項2に記載の部品内蔵基板の製造方法において、
    前記支持体を剥離する前に未硬化の前記樹脂層を半硬化させる工程をさらに含むことを特徴とする部品内蔵基板の製造方法。
  4. コア基板と、
    前記コア基板の少なくとも一主面側に形成され、表面が粗面化された面内配線と、
    前記コア基板の前記面内配線側に設けられ、前記面内配線に接合材を介して接合した部品を内蔵した樹脂層とを備えたことを特徴とする部品内蔵基板。
JP2011551761A 2010-01-26 2011-01-26 部品内蔵基板の製造方法 Expired - Fee Related JP5573851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011551761A JP5573851B2 (ja) 2010-01-26 2011-01-26 部品内蔵基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010014359 2010-01-26
JP2010014359 2010-01-26
PCT/JP2011/000410 WO2011093068A1 (ja) 2010-01-26 2011-01-26 部品内蔵基板の製造方法および部品内蔵基板
JP2011551761A JP5573851B2 (ja) 2010-01-26 2011-01-26 部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011093068A1 true JPWO2011093068A1 (ja) 2013-05-30
JP5573851B2 JP5573851B2 (ja) 2014-08-20

Family

ID=44319064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011551761A Expired - Fee Related JP5573851B2 (ja) 2010-01-26 2011-01-26 部品内蔵基板の製造方法

Country Status (2)

Country Link
JP (1) JP5573851B2 (ja)
WO (1) WO2011093068A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2004055967A (ja) * 2002-07-23 2004-02-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2004193392A (ja) * 2002-12-12 2004-07-08 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2009267149A (ja) * 2008-04-25 2009-11-12 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Also Published As

Publication number Publication date
WO2011093068A1 (ja) 2011-08-04
JP5573851B2 (ja) 2014-08-20

Similar Documents

Publication Publication Date Title
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
TWI387409B (zh) 內建半導體元件之印刷布線板及其製造方法
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
US20120176751A1 (en) Electronic component module and manufacturing method therefor
WO2008047918A1 (fr) Structure de paquet de dispositifs électroniques et procédé de fabrication correspondant
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP5691573B2 (ja) モジュール部品の製造方法
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4900432B2 (ja) 樹脂封止型電子部品の製造方法及び樹脂封止型電子部品の集合体
JP4788754B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP4849926B2 (ja) 半導体装置及び半導体装置の製造方法
JP5573851B2 (ja) 部品内蔵基板の製造方法
KR101596074B1 (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5672675B2 (ja) 樹脂多層基板
JP2011066122A (ja) 回路基板
JP3868557B2 (ja) Ic搭載用多層プリント配線板の製造方法
JP3924453B2 (ja) 配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5573851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees