JPWO2011030782A1 - 半導体素子構造の形成方法、及び半導体素子 - Google Patents

半導体素子構造の形成方法、及び半導体素子 Download PDF

Info

Publication number
JPWO2011030782A1
JPWO2011030782A1 JP2011530849A JP2011530849A JPWO2011030782A1 JP WO2011030782 A1 JPWO2011030782 A1 JP WO2011030782A1 JP 2011530849 A JP2011530849 A JP 2011530849A JP 2011530849 A JP2011530849 A JP 2011530849A JP WO2011030782 A1 JPWO2011030782 A1 JP WO2011030782A1
Authority
JP
Japan
Prior art keywords
strained
semiconductor layer
layer
ion implantation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011530849A
Other languages
English (en)
Other versions
JP5700563B2 (ja
Inventor
水野　智久
智久 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanagawa University
Original Assignee
Kanagawa University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanagawa University filed Critical Kanagawa University
Priority to JP2011530849A priority Critical patent/JP5700563B2/ja
Publication of JPWO2011030782A1 publication Critical patent/JPWO2011030782A1/ja
Application granted granted Critical
Publication of JP5700563B2 publication Critical patent/JP5700563B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明の課題は、半導体素子の性能を向上できる半導体素子構造の形成方法、及び性能の向上した半導体素子を提供することである。本発明に係る半導体素子構造の形成方法は、被覆層３０が一部に施された歪半導体層２０を絶縁酸化膜４０上に有する基板５０の面上よりイオン注入を行い、被覆層３０で遮蔽された歪半導体層２１の歪状態を維持する一方、被覆層３０で遮蔽されていない歪半導体層２０の歪状態を緩和し緩和半導体層２３，２５へと変化させることで、歪状態を維持した歪半導体層２１と、緩和半導体層２３，２５との間にヘテロ接合を形成するヘテロ接合形成工程を有する。

Description

本発明は、半導体素子構造の形成方法、及び半導体素子に関する。
ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、ＬＳＩの中で最も一般的に使用されている電界効果トランジスタの一種である。
図８は、従来のｎ型ＭＯＳＦＥＴ９００の概略構成図である。ｎ型ＭＯＳＦＥＴ９００は、緩和ＳｉＧｅで構成されるソース９１０及びドレイン９３０と、歪Ｓｉで構成されるチャネル９２０とを備え、ＳｉＧｅ層とＳｉ層との間にヘテロ接合が形成されている（特許文献１参照）。また、チャネル９２０の上には、ゲート絶縁膜９４１を介してゲート電極９４３が設けられている。かかるｎ型ＭＯＳＦＥＴは、ゲート９４０のゲート電極９４３に所定電圧を印加すると、超高速で動作できることが期待されている。
特表２００７−５２００８６号公報
しかし、従来のｎ型ＭＯＳＦＥＴ９００では、特にソース９１０中のＧｅ原子がチャネル９２０へと拡散して、ソース９１０とチャネル９２０との間のヘテロ構造の傾斜化により性能が低下する。
本発明は、以上の実情に鑑みてなされたものであり、半導体素子の性能を向上できる半導体素子構造の形成方法、及び性能の向上した半導体素子を提供することを目的とする。
本発明者は、ヘテロ接合を、同じ素材の歪層と緩和層との間に形成することで、異質物原子の拡散による諸問題を解消できることを見出し、本発明を完成するに至った。具体的に、本発明は以下のようなものを提供する。
（１） 被覆層が一部に施された歪半導体層を絶縁酸化膜上に有する基板の面上よりイオン注入を行い、前記被覆層で遮蔽された歪半導体層の歪状態を維持する一方、前記被覆層で遮蔽されていない歪半導体層の歪状態を緩和し緩和半導体層へと変化させることで、前記歪状態を維持した前記歪半導体層と、前記緩和半導体層との間にヘテロ接合を形成するヘテロ接合形成工程を有する半導体素子構造の形成方法。
（１）の発明によれば、被覆層が一部に施された歪半導体層を絶縁酸化膜上に有する基板の面上よりイオン注入を行うことで、ヘテロ接合が、同じ半導体素材で構成される歪半導体層と緩和半導体層との間に形成される。このため、異質物原子の拡散による諸問題が解消され、半導体素子の性能を向上することができる。
（２） 前記被覆層は前記半導体の酸化物で構成される酸化膜を有する（１）記載の形成方法。
（３） 前記被覆層は前記酸化膜を被覆するゲート電極を更に有する（２）記載の形成方法。
（２）又は（３）の発明によれば、形成された半導体素子構造のうち少なくともゲートの部分が、ゲート電極を形成するだけで又はそのまま半導体素子において使用できる。このため、半導体素子構造の有用性を向上することができる。
（４） 前記被覆層は、前記歪半導体層より高い又は低い熱膨張率の素材からなる単層構造を備える（１）から（３）いずれか記載の形成方法。
（５） 前記イオン注入は、ドーパントを除く元素を主成分とする又はこの元素からなるイオンの注入である（１）から（４）いずれか記載の形成方法。
（６） 前記イオン注入は、前記絶縁酸化膜及び前記歪半導体層を構成する元素を主成分とする又はこの元素からなるイオンの注入である（１）から（５）いずれか記載の形成方法。
（５）又は（６）の発明によれば、半導体層の特性がイオン注入によって悪影響を受けることが抑制されるので、半導体素子の性能を均質化できる。
（７） 前記歪半導体層は、Ｓｉ又はＳｉＧｅで構成される（１）から（６）いずれか記載の形成方法。
（８） 前記歪半導体層は、引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される（７）記載の形成方法。
（８）の発明によれば、歪半導体層を引張り歪みＳｉで構成することで、ｎ−ＭＯＳ用の半導体素子構造を、圧縮歪みＳｉＧｅで構成することで、ｐ−ＭＯＳ用の半導体素子構造を、それぞれ形成することができる。
（９） 前記イオン注入は、Ｏ、Ｓｉ及びＧｅからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンの注入である（７）又は（８）記載の形成方法。
（１０） 前記イオン注入は、Ｈ、Ｈｅ、Ｌｉ、Ｂｅ及びＣからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンの注入である（７）又は（８）記載の形成方法。
（１１） 前記イオン注入の後に行うアニール工程を更に有する（１）から（１０）いずれか記載の形成方法。
イオン注入時のエネルギにより、半導体層に大きな損傷が生じ、半導体素子としての機能に悪影響が残る場合がある。
しかし（１１）の発明によれば、イオン注入の後にアニールを行うことで、半導体層の損傷が回復し、半導体素子の機能低下を抑制できる。
（１２） 前記イオン注入は、前記歪半導体層の表面に対して直交する方向から所定角度をなす方向で行う（１）から（１１）いずれか記載の形成方法。
（１２）の発明によれば、所定角度の大小に応じ、半導体層のうち被覆層に被覆された箇所から、ドレインになる側に所定距離だけイオン注入から遮蔽され、緩和が回避される。これにより、半導体素子におけるドレイン側のヘテロ接合がチャネルとの境界から遠ざかり、その結果、チャネルとドレインとの境界におけるバンドオフセットが低減するため、動作の更なる高速化が期待できる。
（１３） 前記所定角度に応じて、イオンを注入するエネルギを調節する工程を更に有する（１２）記載の形成方法。
（１４） イオンの反跳エネルギ分布のピークが、前記歪半導体層と前記絶縁酸化膜との界面に理論的に位置するようにエネルギを調節する（１）から（１３）いずれか記載の形成方法。
少なくとも理論的に、イオンの反跳エネルギ分布のピークが歪半導体層と絶縁酸化膜との界面に位置されるため、歪半導体層から緩和半導体層への転位が効率的になされ、ヘテロ接合をより確実に形成することができる。また、半導体層における反跳エネルギがピークよりも小さくなるので、半導体層の損傷を抑制することもできる。
（１５） 前記歪半導体層、又は前記緩和層及び前記歪み層に、不純物をドープすることで、ソース及びドレインを形成する工程を更に有する（１）から（１４）いずれか記載の形成方法。
（１６） ＭＯＳＦＥＴの製造工程におけるソース拡散層及びドレイン拡散層に用いるイオンを注入する工程の前に、前記ヘテロ接合形成工程を行う（１）から（１５）いずれか記載の形成方法。
（１７） 半導体層と、この半導体層の所定箇所上に位置するゲート絶縁膜と、を備え、
前記半導体層は、前記所定箇所の一部又は全部を含み且つ前記ゲート絶縁層に被覆されていない箇所に所定距離だけ延在する歪み層と、前記歪み層を挟んで位置する緩和層と、を有する半導体素子。
（１８） 前記半導体層は、Ｓｉ又はＳｉＧｅで構成される（１７）記載の半導体素子。
（１９） 前記歪半導体層は、引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される（１８）記載の半導体素子。
（２０） ソース側のヘテロ接合面とチャネルとの距離が、ドレイン側のヘテロ接合面とチャネルとの距離よりも短い（１７）から（１９）いずれか記載の半導体素子。
本発明によれば、被覆層が一部に施された歪半導体層を絶縁酸化膜上に有する基板の面上よりイオン注入を行うことで、ヘテロ接合が、同じ半導体素材で構成される歪半導体層と緩和半導体層との間に形成される。このため、異質物原子の拡散による諸問題が解消され、半導体素子の性能を向上することができる。
本発明の一実施形態に係る半導体素子構造の形成方法の手順を示す図である。 本発明の別の実施形態に係る半導体素子構造の形成方法の手順を示す図である。 被覆層が歪半導体層より高い熱膨張率の素材からなる単層構造を備える態様における緩和率の分布を示すグラフである。 前記実施形態に係る形成方法が有するヘテロ接合形成工程のイオン注入における反跳エネルギ及びイオン密度の分布を示すグラフである。 前記実施形態に係る形成方法が有するヘテロ接合形成工程のイオン注入に用いる原子の種類と、反跳エネルギの分布との関係を示すグラフである。 前記ヘテロ接合形成工程の前（Ａ）、及び後（Ｂ）における半導体層のラマンシフトの変化を示すグラフである。 前記ヘテロ接合形成工程のイオン注入における反跳エネルギと、ソース及びチャネルの境界におけるバンドオフセットとの関係を示すグラフである。 従来例に係る半導体素子の概略構成図である。
以下、本発明の実施形態について、図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体素子構造の形成方法の手順を示す図である。この製造方法では、被覆層３０が一部に施された歪半導体層２０を絶縁酸化膜４０上に有する基板５０に対し、歪半導体層２０の面上よりイオン注入を行い（Ａ）、被覆層３０で遮蔽された歪半導体層２１の歪状態を維持する一方、被覆層３０で遮蔽されていない歪半導体層の歪状態を緩和し緩和半導体層２３，２５へと変化させることで、歪状態を維持した歪半導体層２１と、緩和半導体層２３，２５との間にヘテロ接合を形成する（Ｂ）。
これにより、結晶構造の異なる緩和半導体層２３と歪半導体層２１との境界において、バンドギャップ（ΔＥｃ又はΔＥｖ）が生じるため、緩和半導体層２３及び歪半導体層２１は半導体素子におけるソース及びチャネルとして機能し得る。ここで、ヘテロ接合は、従来と異なり、同じ半導体素材で構成される歪半導体層２１と緩和半導体層２３，２５との間に形成されているので、異質物原子の拡散による諸問題が解消され、半導体素子の性能を向上することができる。
本明細書において、「半導体素子構造」とは、半導体素子の一部又は全部を構成する構造を指し、例えば、トランジスタのソース及びチャネルを構成する構造、更にドレイン及び／又はゲートを構成する構造を指す。
被覆層３０が、歪半導体層２０を構成する半導体の酸化物（例えばＳｉＯ２）で構成される酸化膜３１を有する態様は、上記方法によりトランジスタのソース及びチャネルのみならず、ゲート絶縁膜を含む構造が形成されるため、半導体素子構造の有用性を向上することができる。この場合、被覆層３０はイオンを遮蔽できる部材を更に備える必要があるが、この部材は酸化膜３１を被覆するゲート電極３３であることが好ましい。これにより、ゲート絶縁膜及びゲート電極の双方を含む構造が形成されるので、半導体素子構造の有用性を更に向上することができる。なお、ゲート電極の素材は、特に限定されず、例えば多結晶Ｓｉであってよい。
ただし、被覆層は、歪半導体層より高い又は低い熱膨張率の素材からなる単層構造を備えてもよい。この態様では、ヘテロ接合形成工程の後に加熱を行う（例えば後述のアニール工程）と、被覆層が歪半導体層よりも縮み又は伸びて、その分の範囲だけ、歪半導体層を緩和させ又は緩和半導体層を歪ませることができる。これにより、緩和半導体層と歪半導体層との境界におけるバンドギャップ（ΔＥｃ又はΔＥｖ）をより大きくすることができる。図３は、被覆層が歪半導体層より高い熱膨張率の素材からなる単層構造を備える態様における緩和率の分布を示すグラフである。被覆層をＳｉＯ２単層とすることで、アニール工程時に被覆層が歪半導体層（Ｓｉ層）よりも縮むため、緩和半導体層が被覆層で被覆された箇所まで延在している。これにより、８８．５ｍｅＶものバンドギャップΔＥｃが実現できた。なお、測定は、従来周知のラマン分光による歪分布測定法に従って行った。
イオン注入を施される歪半導体層２０、絶縁酸化膜４０、及び基板５０は、特に限定されないが、例えば、基板に高濃度の酸素イオンを注入した後、アニール（熱処理）を行い、歪半導体層２０及び基板５０に挟まれた絶縁酸化膜４０としての埋込酸化膜を形成することで、製造される。この場合には、歪半導体層２０及び基板５０は同じ成分で構成され、絶縁酸化膜４０は歪半導体層２０及び基板５０を構成する成分の酸化物（例えばＳｉＯ２）で構成される。ただし、これに限られず、絶縁酸化膜４０を施した基板５０の絶縁酸化膜４０側を歪半導体層２０にはり合わせて一体化し、基板５０−絶縁酸化膜４０−歪半導体層２０の構造を形成することもできる。ここで、歪半導体層２０及び基板５０の素材は、特に限定されないが、Ｓｉで構成されるのが好ましい。また、Ｓｉで構成される歪半導体層２０にＧｅイオン注入等をして、歪半導体層２０をＳｉＧｅで構成してもよい。
特に、歪半導体層２０は、引張り歪みＳｉ又は圧縮歪みＳｉＧｅで構成されることが好ましい。歪半導体層２０が引張り歪みＳｉで構成されると、ｎ−ＭＯＳ用の半導体素子構造を形成することができ、歪半導体層２０が圧縮歪みＳｉＧｅで構成されると、ｐ−ＭＯＳ用の半導体素子構造を形成することができる。即ち、前者の場合、伝導帯オフセットΔＥｃが歪半導体層２１と緩和半導体層２３との境界に（図１（Ｂ）上側）、後者の場合、価電子帯オフセットΔＥｖが歪半導体層２１と緩和半導体層２３との境界に（図１（Ｂ）下側）にそれぞれ存在するため、適切な不純物（前者の場合、ホウ素等のＩＩＩ価の物質、後者の場合、リン等のＶ価の物質）のイオンを注入することで、緩和半導体層２３がソース、歪半導体層２１がチャネル、緩和半導体層２５がドレインとして機能することができる。特に限定されないが、これらのｎ−ＭＯＳ及びｐ−ＭＯＳを相補的に配置して組み合わせることで、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を製造してもよい。
注入するイオンは、注入可能なものである限りにおいて特に限定されないが、歪半導体層２０及び絶縁酸化膜４０に留まったイオンが半導体性能に与える影響を低減できる点で、ドーパントを除く元素、もしくは絶縁酸化膜４０及び歪半導体層２０を構成する元素を主成分とし、又はこれらの元素からなることが好ましい。例えば、前述のように歪半導体層２０がＳｉ又はＳｉＧｅで構成され、絶縁酸化膜４０がＳｉＯ２で構成される場合には、Ｏ、Ｓｉ及びＧｅからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンを注入することが好ましい。
ところで、緩和半導体層２３，２５への変化（転位）は、イオン注入の影響で歪半導体層２０が絶縁酸化膜４０との界面（図１（Ｂ）中、点線で囲んだ部分）において絶縁酸化膜４０から滑ることで生じると考えられる。したがって、かかる現象を生じさせるためには、歪半導体層２０と絶縁酸化膜４０との界面におけるイオンの反跳エネルギが、少なくとも、歪半導体層２０と絶縁酸化膜４０との間の結合エネルギから、歪半導体層２０の弾性エネルギを差し引いた値よりも大きい必要がある。
特に、転位を効率的に生じさせる点、及び歪半導体層２０中の反跳エネルギをピークよりも小さくして歪半導体層２０の損傷を抑制できる点で、イオンの反跳エネルギ分布のピークが、歪半導体層２０と絶縁酸化膜４０との界面に理論的に位置するようにエネルギを調節することが好ましい。ここで、反跳エネルギ分布のピークが界面に理論的に位置するようエネルギを調節するとは、歪半導体層２０の構成成分、膜厚等を考慮し、理論的にピークが界面に位置するよう算出されたエネルギにイオンの加速エネルギを調節することを指し、必ずしも実際の反跳エネルギ分布のピークが界面に位置することを指すものではない。
図４は、イオン注入における反跳エネルギ及びイオン密度の分布を示すグラフである。このグラフは、加速エネルギが６０ｋｅＶであり、歪半導体層２０がＳｉで構成される厚み６０ｎｍの膜であり、絶縁酸化膜４０がＳｉＯ２で構成されるという条件のもと、シミュレーションソフトウェア「ＳＲＩＭ」を用いて得られたものである。図４中の実線は厚み方向に関するＯ＋イオン１個当たりの反跳エネルギの分布を指し、破線は厚み方向に関するＯ＋イオン密度の分布を指し、ＢＯＸは埋込酸化膜（絶縁酸化膜の一例）を指す。このシミュレーション結果によれば、反跳エネルギ分布のピークは、イオン密度分布のピークが位置する深さの０．６倍の深さに位置する傾向があることが分かった。したがって、イオン密度分布のピークが、表面から界面までの深さの１／０．６倍の深さに位置するよう加速エネルギを調節することで、反跳エネルギ分布のピークを、歪半導体層２０と絶縁酸化膜４０との界面に理論的に位置することができる。なお、この傾向は上記条件に限られず一般的に成立するものである。
このようなイオン注入を行うと、反跳エネルギに応じて、歪半導体層２０に損傷が生じ、半導体素子としての機能に悪影響が残る場合がある。そこで、イオン注入の後にアニールを行うことが好ましく、これにより歪半導体層２０の損傷が回復し、半導体素子の機能低下を抑制できる。アニールは、炉内加熱や熱線処理等の従来公知の方法に従って行ってよい。
また、反跳エネルギに応じた歪半導体層２０の損傷は、Ｈ、Ｈｅ、Ｌｉ、Ｂｅ及びＣからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンを注入することで抑制することもできる。図５はヘテロ接合形成工程のイオン注入に用いる原子の種類と、反跳エネルギの分布との関係を示すグラフである。図５に示されるように、イオン注入するイオンの原子量が小さくなるにつれ、反跳エネルギのピーク値がほぼ同等にもかかわらず、その分布が急峻になり半値幅を小さくすることができ、表面半導体層及び埋込酸化膜（絶縁酸化膜の一例）に与える反跳エネルギが小さくなることが分かる。
図１に戻って、イオン注入後に形成されるヘテロ接合は、歪半導体層２１と緩和半導体層２３との間だけでなく、歪半導体層２１と緩和半導体層２５との間にも形成される。このため、半導体素子におけるチャネルとドレインとの間にエネルギ障壁（図１（Ｂ）に示すα部分）が介在してしまい、動作の高速化が妨げられるおそれがある。そこで、図２（Ａ）に示すように、イオン注入は、歪半導体層２０の表面に対して直交する方向から所定角度Θをなす方向で行うことが好ましい。所定角度Θの大小に応じ、歪半導体層２０のうち被覆層３０に被覆された箇所から、ドレインになる側（図２における右側）に所定距離だけイオン注入から遮蔽され、緩和が回避される。これにより、半導体素子におけるドレイン側のヘテロ接合がチャネルとの境界から遠ざかり、エネルギ障壁が低減され（図２（Ｂ）に示すγ部分）、その結果、チャネルとドレインとの境界におけるバンドオフセットが低減する（図２（Ｂ）に示すβ部分）ため、動作の更なる高速化が期待できる。
所定角度Θは、過小であると、上記効果が充分に得られにくい点を考慮して適宜設定されてよい。また、所定角度Θの値に応じて、イオンを注入するエネルギを調節する工程を更に有することが好ましい。これにより、任意の所定角度Θにおいて、充分な反跳エネルギを歪半導体層２０と絶縁酸化膜４０との界面に提供することができる。
このようにして形成される半導体素子構造の半導体層２０Ａ’に対し、ソース拡散層及びドレイン拡散層に用いるイオンを注入することで、半導体素子（ＭＯＳＦＥＴ）を製造できる。この半導体素子は、半導体層２０Ａ’と、この半導体層２０Ａ’の所定箇所上に位置するゲート絶縁膜及びゲート電極を含む被覆層３０と、を備え、半導体層２０Ａ’は、所定箇所の一部又は全部を含み且つゲート絶縁層に被覆されていない箇所に所定距離だけ延在する歪み層２１Ａと、歪み層２１Ａを挟んで位置する緩和層２３Ａ，２５Ａと、を有する（図２（Ｂ）参照）。換言すれば、ソース側（図２（Ｂ）中の左側）のヘテロ接合面とチャネルとの距離が、ドレイン側のヘテロ接合面とチャネルとの距離よりも短い。このような半導体素子は、ドレインにおけるエネルギ障壁が低減され（γ部分）、しかもチャネルとドレインとの境界におけるバンドオフセットが低減する（β部分）ため、動作の更なる高速化が期待できるものである。
前述のように、半導体層２０Ａ’は、Ｓｉ又はＳｉＧｅで構成されるのが好ましく、より好ましくは引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される。なお、前述したヘテロ接合形成に用いるイオン注入は、従来周知の方法で行うことができ、例えば中電流イオン注入装置を使用してよい。
本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
図１に示す基板（歪半導体層２０及び基板５０はＳｉで、絶縁酸化膜４０はＳｉＯ２で構成される。被覆層３０はＳｉＯ２層の上にＳｉ層が配置された構成を有する。歪半導体層２０の厚みは６０ｎｍ）に対し、イオン注入機を用い、Ｏ＋イオンをドース量２×１０１５ｃｍ−２、加速エネルギ６０ｋｅＶにて、歪半導体層２０に直交する方向で注入した。その後、基板に対し、９５０℃で３０分間に亘り炉アニール処理を行った。
ラマン散乱分光器を用い、イオン注入を行う前の歪半導体層２０、及び炉アニール処理後における歪半導体層２０’のラマンシフトを得た。これらの結果を図６（Ａ）、（Ｂ）にそれぞれ示す。イオン注入前には５１５ｃｍ−１付近に見られていた引張り歪みＳｉ（図６（Ａ）のＳＳＯＩ）のピークが、イオン注入後には５２０ｃｍ−１付近の緩和Ｓｉのピークへと接近していた（図６（Ｂ））。これにより、上記イオン注入を通じて、歪半導体層が緩和半導体層へと変化したことが確認された。
次に、イオン注入を、加速エネルギを６０ｋｅＶに固定し、もしくはドース量を２×１０１５ｃｍ−２に固定し、反跳エネルギを種々変更して行い、それぞれ形成されたソース及びチャネルの境界におけるバンドオフセットを、ラマンシフトから見積もった。また、歪半導体層２０にＧｅイオンを注入し、アニール処理した基板に対し、加速エネルギを２５ｋｅＶに固定し、もしくはドース量を２×１０１５ｃｍ−２に固定し、反跳エネルギを種々に変更して行い、それぞれ形成されたソース及びチャネルの境界におけるバンドオフセットを、ラマンシフトから見積もった。得られたバンドオフセットと、反跳エネルギとの関係を図７に示す。なお、ラマンシフトからのバンドオフセットの見積もりは、「Ｃ．Ｋ．Ｍａｉｔｉ， Ｓｔｒａｉｎｅｄ ｓｉｌｉｃｏｎ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ， ＩＥＥ， ２００１」の知見等に基づいた。
図７に示されるように、反跳エネルギを調節することで、ｎ−ＭＯＳ及びｐ−ＭＯＳの双方ともバンドオフセットを調節できることが確認された。ちなみに本実施例では、反跳エネルギを最適化することで、ｎ−ＭＯＳにおいて７０ｍｅＶ以下、ｐ−ＭＯＳにおいて１６０ｍｅＶ以下のバンドオフセットが得られることが分かった。
２０ 歪半導体層
２１ 歪半導体層
２３，２５ 緩和半導体層
３０ 被覆層
４０ 絶縁酸化膜
５０ 基板

Claims (20)

  1. 被覆層が一部に施された歪半導体層を絶縁酸化膜上に有する基板の面上よりイオン注入を行い、前記被覆層で遮蔽された歪半導体層の歪状態を維持する一方、前記被覆層で遮蔽されていない歪半導体層の歪状態を緩和し緩和半導体層へと変化させることで、前記歪状態を維持した前記歪半導体層と、前記緩和半導体層との間にヘテロ接合を形成するヘテロ接合形成工程を有する半導体素子構造の形成方法。
  2. 前記被覆層は前記半導体の酸化物で構成される酸化膜を有する請求項１記載の形成方法。
  3. 前記被覆膜は前記酸化膜を被覆するゲート電極を更に有する請求項２記載の形成方法。
  4. 前記被覆層は、前記歪半導体層より高い又は低い熱膨張率の素材からなる単層構造を備える請求項１から３いずれか記載の形成方法。
  5. 前記イオン注入は、ドーパントを除く元素を主成分とする又はこの元素からなるイオンの注入である請求項１から４いずれか記載の形成方法。
  6. 前記イオン注入は、前記絶縁酸化膜及び前記歪半導体層を構成する元素を主成分とする又はこの元素からなるイオンの注入である請求項１から５いずれか記載の形成方法。
  7. 前記歪半導体層は、Ｓｉ又はＳｉＧｅで構成される請求項１から６いずれか記載の形成方法。
  8. 前記歪半導体層は、引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される請求項７記載の形成方法。
  9. 前記イオン注入は、Ｏ、Ｓｉ及びＧｅからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンの注入である請求項７又は８記載の形成方法。
  10. 前記イオン注入は、Ｈ、Ｈｅ、Ｌｉ、Ｂｅ及びＣからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンの注入である請求項７又は８記載の形成方法。
  11. 前記イオン注入の後に行うアニール工程を更に有する請求項１から１０いずれか記載の形成方法。
  12. 前記イオン注入は、前記歪半導体層の表面に対して直交する方向から所定角度をなす方向で行う請求項１から１１いずれか記載の形成方法。
  13. 前記所定角度に応じて、イオンを注入するエネルギを調節する工程を更に有する請求項１２記載の形成方法。
  14. イオンの反跳エネルギ分布のピークが、前記歪半導体層と前記絶縁酸化膜との界面に理論的に位置するようにエネルギを調節する請求項１から１３いずれか記載の形成方法。
  15. 前記歪半導体層、又は前記緩和層及び前記歪み層に、不純物をドープすることで、ソース及びドレインを形成する工程を更に有する請求項１から１４いずれか記載の形成方法。
  16. ＭＯＳＦＥＴの製造工程におけるソース拡散層及びドレイン拡散層に用いるイオンを注入する工程の前に、前記ヘテロ接合形成工程を行う請求項１から１５いずれか記載の形成方法。
  17. 半導体層と、この半導体層の所定箇所上に位置するゲート絶縁膜と、を備え、
    前記半導体層は、前記所定箇所の一部又は全部を含み且つ前記ゲート絶縁層に被覆されていない箇所に所定距離だけ延在する歪み層と、前記歪み層を挟んで位置する緩和層と、を有する半導体素子。
  18. 前記半導体層は、Ｓｉ又はＳｉＧｅで構成される請求項１７記載の半導体素子。
  19. 前記歪半導体層は、引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される請求項１８記載の半導体素子。
  20. ソース側のヘテロ接合面とチャネルとの距離が、ドレイン側のヘテロ接合面とチャネルとの距離よりも短い請求項１７から１９いずれか記載の半導体素子。
JP2011530849A 2009-09-09 2010-09-08 半導体素子構造の形成方法、及び半導体素子 Expired - Fee Related JP5700563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011530849A JP5700563B2 (ja) 2009-09-09 2010-09-08 半導体素子構造の形成方法、及び半導体素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009208652 2009-09-09
JP2009208652 2009-09-09
JP2011530849A JP5700563B2 (ja) 2009-09-09 2010-09-08 半導体素子構造の形成方法、及び半導体素子
PCT/JP2010/065397 WO2011030782A1 (ja) 2009-09-09 2010-09-08 半導体素子構造の形成方法、及び半導体素子

Publications (2)

Publication Number Publication Date
JPWO2011030782A1 true JPWO2011030782A1 (ja) 2013-02-07
JP5700563B2 JP5700563B2 (ja) 2015-04-15

Family

ID=43732451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011530849A Expired - Fee Related JP5700563B2 (ja) 2009-09-09 2010-09-08 半導体素子構造の形成方法、及び半導体素子

Country Status (5)

Country Link
US (1) US8941092B2 (ja)
JP (1) JP5700563B2 (ja)
KR (1) KR101297397B1 (ja)
TW (1) TWI520182B (ja)
WO (1) WO2011030782A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2007328025B2 (en) * 2006-12-05 2012-08-09 Don Martin Improved tape backup method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4607429A (en) * 1985-03-29 1986-08-26 Rca Corporation Method of making a charge-coupled device image sensor
JP2786307B2 (ja) * 1990-04-19 1998-08-13 三菱電機株式会社 電界効果トランジスタ及びその製造方法
JP3193845B2 (ja) * 1995-05-24 2001-07-30 シャープ株式会社 半導体装置及びその製造方法
JP3383154B2 (ja) * 1996-06-20 2003-03-04 株式会社東芝 半導体装置
JP3645390B2 (ja) * 1997-01-17 2005-05-11 株式会社東芝 半導体装置およびその製造方法
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
WO2003001671A2 (en) * 2001-06-21 2003-01-03 Amberwave Systems Corporation Improved enhancement of p-type metal-oxide-semiconductor field-effect transistors
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
KR100544957B1 (ko) * 2003-09-23 2006-01-24 동부아남반도체 주식회사 시모스 이미지 센서의 제조방법
JP4892976B2 (ja) * 2004-01-08 2012-03-07 日本電気株式会社 Ｍｉｓ型電界効果トランジスタ
US8159048B2 (en) 2004-01-30 2012-04-17 Triquint Semiconductor, Inc. Bipolar junction transistor geometry
US7288443B2 (en) * 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
US7279430B2 (en) * 2004-08-17 2007-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Process for fabricating a strained channel MOSFET device
US20060091490A1 (en) 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
US7138309B2 (en) * 2005-01-19 2006-11-21 Sharp Laboratories Of America, Inc. Integration of biaxial tensile strained NMOS and uniaxial compressive strained PMOS on the same wafer
US7585792B2 (en) * 2005-02-09 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained layer using a molten layer
US20080124858A1 (en) * 2006-08-07 2008-05-29 Bich-Yen Nguyen Selective stress relaxation by amorphizing implant in strained silicon on insulator integrated circuit
US8293611B2 (en) 2007-05-08 2012-10-23 Micron Technology, Inc. Implantation processes for straining transistor channels of semiconductor device structures and semiconductor devices with strained transistor channels
US20080315317A1 (en) * 2007-06-22 2008-12-25 Chartered Semiconductor Manufacturing Ltd. Semiconductor system having complementary strained channels
JP2009152391A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US8941092B2 (en) 2015-01-27
JP5700563B2 (ja) 2015-04-15
US20120168818A1 (en) 2012-07-05
KR20120027548A (ko) 2012-03-21
TW201123273A (en) 2011-07-01
KR101297397B1 (ko) 2013-08-19
WO2011030782A1 (ja) 2011-03-17
TWI520182B (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
TWI597845B (zh) 在不同深度具有超晶格及貫穿中止（ｐｔｓ）層之半導體元件及其製作方法
TWI407563B (zh) 具有逆碳分佈之低缺陷ｓｉ：ｃ層
US6597016B1 (en) Semiconductor device and method for fabricating the same
KR101605150B1 (ko) 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들
JP5235486B2 (ja) 半導体装置
Chen et al. Stress memorization technique (SMT) by selectively strained-nitride capping for sub-65nm high-performance strained-Si device application
US7169675B2 (en) Material architecture for the fabrication of low temperature transistor
US7288443B2 (en) Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
US7279758B1 (en) N-channel MOSFETs comprising dual stressors, and methods for forming the same
JPH08330587A (ja) 集積回路を製造するための方法、ならびにチャネル領域からおよびフィールド領域から隣接するソースおよびドレイン領域へのボロンの拡散および偏析を補充するための方法
CN108461394B (zh) 采用应力记忆技术制造半导体器件的方法及半导体器件
SG185924A1 (en) Implant damage control by in-situ c doping during sige epitaxy for device applications
JP2009535850A (ja) ｉｎｓｉｔｕまたはｅｘｓｉｔｕ熱処理と組み合わされた改良型電界効果トランジスタ向けのイオン注入（ＦＥＴデバイスを製造する方法およびＦＥＴデバイス）
KR20110046501A (ko) 향상된 보론 구속을 갖는, 임베드된 ｓｉ/ｇｅ 물질을 구비한 트랜지스터
US7297601B2 (en) Method for reduced N+ diffusion in strained Si on SiGe substrate
TWI556320B (zh) 半導體設備製造中低的熱預算方案
US7867861B2 (en) Semiconductor device employing precipitates for increased channel stress
JP5700563B2 (ja) 半導体素子構造の形成方法、及び半導体素子
CN110364436B (zh) 半导体器件及其形成方法
JP4486056B2 (ja) 半導体装置およびその製造方法
US9627381B1 (en) Confined N-well for SiGe strain relaxed buffer structures
WO2011077605A1 (ja) 半導体装置及びその製造方法
JP2010219426A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150212

R150 Certificate of patent or registration of utility model

Ref document number: 5700563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees