JPWO2011004591A1 - フィルタ回路及びこれを備えた光ディスク装置 - Google Patents
フィルタ回路及びこれを備えた光ディスク装置 Download PDFInfo
- Publication number
- JPWO2011004591A1 JPWO2011004591A1 JP2011521818A JP2011521818A JPWO2011004591A1 JP WO2011004591 A1 JPWO2011004591 A1 JP WO2011004591A1 JP 2011521818 A JP2011521818 A JP 2011521818A JP 2011521818 A JP2011521818 A JP 2011521818A JP WO2011004591 A1 JPWO2011004591 A1 JP WO2011004591A1
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- drain
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000012545 processing Methods 0.000 claims description 21
- 230000005669 field effect Effects 0.000 claims description 11
- 238000012546 transfer Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000000470 constituent Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2541—Blu-ray discs; Blue laser DVR discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
電流モードフィルタにおいて、チャネル極性が全て同一である第１、第２、第３のトランジスタＭ１、Ｍ２、Ｍ３を含む。前記第１のトランジスタＭ１のドレインが、ゲート接地回路として機能する前記第２のトランジスタＭ２のソースに接続される。前記第２のトランジスタＭ２のドレインが前記第１のトランジスタＭ１と前記第３のトランジスタＭ３のゲートに接続される。前記第１のトランジスタＭ１のゲートとドレインとには、各々、第１の容量素子Ｃ１、第２の容量素子Ｃ２が接続される。電流源７は、前記第１、第２のトランジスタＭ１、Ｍ２の各々にバイアス電流を供給する。前記第１のトランジスタＭ１のドレインは入力端子９とされ、出力信号Ｉｏは、前記第３のトランジスタＭ３のドレイン電流から取り出される。従って、トランスコンダクタンス調整回路は１つで済む。
Description
本発明はフィルタ回路に関し、特に、電界効果トランジスタで構成される電流モードフィルタ回路と、これを信号処理経路に設ける光ディスク装置に関する。
フィルタ回路は、様々な信号処理システムを構成する必須ファンクションブロックであり、特に、アナログフィルタ回路はアナログ・デジタル混載ＬＳＩにおいて、アナログ―デジタル変換前の信号波形の整形やエイリアス防止のための高周波ノイズ除去という重要な役割を担っている。特に、数十ＭＨｚから数百ＭＨｚの信号帯域においては、トランスコンダクタンス回路（以下、Ｇｍ回路という）と容量素子とにより構成されるＧｍ−Ｃフィルタを採用することが一般的であった。
しかしながら、Ｇｍ−Ｃフィルタは、非特許文献１や非特許文献２に記載されている通り、
１．フィルタを構成するＧｍ回路が持つ寄生極がフィルタの極に近接するため、特に高周波領域での正確な周波数特性の実現が難しい。
１．フィルタを構成するＧｍ回路が持つ寄生極がフィルタの極に近接するため、特に高周波領域での正確な周波数特性の実現が難しい。
２．近年の微細化された低電圧動作のデジタルＣＭＯＳプロセスでは、電圧モードで動作するＧｍ−Ｃフィルタにおいて広いダイナミックレンジや線形性を確保することが難しいといった課題があった。
これらの問題を解決するために、非特許文献１や非特許文献２では、電流モードで動作するフィルタ回路の提案がされている。非特許文献１では、同文献中のＦｉｇ２（ａ）に示されているように、出力電流をフィードバックする方法で実現しているが、非特許文献２では、同文献中の図８に示されているように、ゲート接地ミラー回路に容量素子を付加することによりフィルタ回路を実現しており、非特許文献１と比較してより少ない素子数で回路を実現している。ここでは、本発明の構成に近い非特許文献２に記載されているフィルタ回路について、詳細に説明する。図１５に非特許文献２に記載の電流モードフィルタの構成を示す。図１５の電流モードフィルタにおいて、ＮチャネルトランジスタＭ２００、Ｍ２０３は、電流ミラー対を構成し、各々、電流源からのバイアス電流Ｉｂ０で駆動されている。また、ゲートが定電圧Ｖｂ０で固定されたゲート接地回路として機能し且つバイアス電流Ｉｃ０で駆動されるＰチャネルトランジスタＭ２０１のソースがＮチャネルトランジスタＭ２００のドレインに接続され、ＰチャネルトランジスタＭ２０１のドレインがＮチャネルトランジスタＭ２００のゲートに接続されることにより、ＮチャネルトランジスタＭ２００とＰチャネルトランジスタＭ２０１とは負帰還ループを構成している。更に、ＮチャネルトランジスタＭ２００のドレインとゲートには、容量素子Ｃｉ、Ｃｇが各々接続されている。このとき、ＮチャネルトランジスタＭ２００、Ｍ２０３及びＰチャネルトランジスタＭ２０１は飽和領域で動作しているとすると、そのトランスコンダクタンス（以下、ｇｍという）は、次式で近似できる。
ここで、ｇｍｎはＮチャネルトランジスタＭ２００、Ｍ２０３のｇｍを、ｇｍｐはＰチャネルトランジスタＭ２０１のｇｍを表し、βｎはＮチャネルトランジスタのトランスコンダクタンス・パラメータを、βｐはＰチャネルトランジスタのトランスコンダクタンス・パラメータを表す。ここで、ＮチャネルトランジスタＭ２００のドレインを電流入力（Ｉｉ）端子とし、ＮチャネルトランジスタＭ２０３のドレインを電流出力（Ｉｏ）端子としたときの入出力伝達関数は次式で表される。
式３は２次のローパスフィルタ（以下、ＬＰＦ）の伝達関数であり、図１５の回路構成が電流モード ２次ＬＰＦとして機能することを示す。また、その周波数特性を示すω０、Ｑ値はｇｍｐ、ｇｍｎ、Ｃｉ、Ｃｇで決定されることが判る。
"CMOS Continuous-Time Current-Mode Filters for High-Frequency Applications"IEEE J.Solid-State Circuits,vol.28,pp.323-329,Mar.1993.
"電子的に調整可能な２次低域通過特性を持つ電流ミラー" 信学技報 ICD,Vol99,No316.pp.71-77,1999.
Ｂｌｕ−ｒａｙ−Ｄｉｓｃに代表される高密度記録された光ディスクの記録・再生装置において、アナログ信号処理に必要な周波数帯域は高倍速再生で１００ＭＨｚを超え、従来のＤＶＤ記録・再生装置で一般的に使用されているＧｍ−Ｃフィルタでは、広帯域化と線形性確保、ダイナミックレンジの両立が困難であり、これらの両立が可能な電流モードフィルタが注目されている。
ところで、トランスコンダクタンス・パラメータβｎ、βｐや容量Ｃｉ、Ｃｇは、製造プロセスのばらつきに大きく依存するため、周波数特性に厳密な精度が要求されるフィルタ回路では、フィルタ特性の調整が必要となる。この調整は、製品の出荷検査で実施される場合やＬＳＩの起動時に実施される場合など、実施される工程は様々であるが、共通するのは調整は一度しか実施されない点である。このため、調整されるのは製造プロセスのばらつき量のみであって、例えば温度依存のパラメータ変動については、上述の工程調整のみで吸収することはできない。一般に、ＣＭＯＳプロセスで形成される容量素子は温度依存性が小さいことが知られているが、トランスコンダクタンス・パラメータは温度依存性が大きく、フィルタ特性への影響が無視できないため、トランスコンダクタンス・パラメータの温度変動を自動補償する手段が必要となるが、非特許文献１や非特許文献２には、この手段の実現方法について記載されていない。
電流モードフィルタの実現には、
（１）Ｎチャネルトランジスタ、Ｐチャネルトランジスタの各々にトランスコンダクタンス調整回路が必要であり、回路の実装面積が大きい。
（１）Ｎチャネルトランジスタ、Ｐチャネルトランジスタの各々にトランスコンダクタンス調整回路が必要であり、回路の実装面積が大きい。
（２）ローパスフィルタ以外の例えばバンドパスフィルタやハイパスフィルタの構成例に関して従来技術がなく、応用性に欠ける、という課題がある。
更に、図１６記載の従来例のトランスコンダクタンス調整回路は、
（３）電圧比較動作が必要なため、オペアンプが必要となり、低電圧化が難しい。
（３）電圧比較動作が必要なため、オペアンプが必要となり、低電圧化が難しい。
（４）帰還ループの安定性を確保するためには、比較的大きな容量素子が必要であり、小面積化が困難、という課題がある。
本発明は、上記の実装面積、応用性、低電圧動作化に関する課題を併せて解決するためになされものであり、その目的は、最小構成で実現可能な電流モードフィルタと、低電圧化又は小面積化に適したトランスコンダクタンス調整回路と、従来例では提供されていない電流モード動作するハイパスフィルタ及びバンドパスフィルタを提供することにある。
上述のトランスコンダクタンス・パラメータの温度変動の補償に関する課題は、特許文献１に記載されているトランスコンダクタンス調整回路と、図１５に示すフィルタ回路とを組み合わせることにより、解決することができる。図１６に特許文献１に記載されているトランスコンダクタンス調整回路を示す。図１６のトランスコンダクタンス調整回路は、第９及び第１０トランジスタＭ１０６、Ｍ１０７のゲートに各々電圧Ｖ０ａ＋Ｖ１ａ／２、Ｖ０ａ−Ｖ１ａ／２を印加する電位差発生回路と、トランジスタＭ１０７、Ｍ１０６のドレイン電流を引き算し、その結果の電流ΔＩａを出力するカレントミラー回路と、前記カレントミラー出力を電流―電圧変換する抵抗Ｒｅと、抵抗Ｒｅで電流―電圧変換された電圧と基準電圧Ｖ２ａとを比較し、その比較結果を電流値Ｉ１ｃとして出力する電圧―電流変換回路３０と、電流値Ｉ１ｃを電流―電圧変換して出力電圧をＶ０ａとしてトランジスタＭ１０６、Ｍ１０７のゲート入力に帰還する手段とを備えており、前記電流値Ｉ１ｃのカレントミラー出力を前記図１５記載のバイアス電流Ｉｂとなるように接続する。トランジスタＭ１０７、Ｍ１０６は、各々、飽和領域で動作しているとすると、トランジスタＭ１０６、Ｍ１０７のドレイン電流Ｉ１ａ、Ｉ１ｂは各々次式で表される。
ここで、βｎはＮチャネルトランジスタのトランスコンダクタンス・パラメータ、ＶｔｎはＮチャネルトランジスタの閾値電圧を表す。図１６の回路は、電流Ｉ１ａと電流Ｉ１ｂとの差電流ΔＩａを抵抗Ｒｅで電圧変換した電圧値と基準電圧Ｖ２ａとが等しくなるように帰還がかかるため、以下の等式が成り立つ。
トランジスタＭ１０８、Ｍ２０４、Ｍ１０７及びトランジスタＭ１０６のトランジスタサイズが同一であるとすると、前記式４と式５とから、出力電圧Ｖ０ａは次式で表される。
更に、トランジスタＭ２０４のドレイン電流からトランスコンダクタンス調整回路の出力電流Ｉｂまでのカレントミラー比を１：１とすると、出力電流Ｉｂは次式で表される。
これを前記式１に代入すると、電流モードフィルタ回路に含まれるＮチャネルトランジスタのｇｍは次式に示す通り、トランスコンダクタンス・パラメータを含まない形で得られる。
上式はＮチャネルトランジスタのｇｍを表しているが、図１６の回路について、ＮチャネルトランジスタをＰチャネルトランジスタに、ＰチャネルトランジスタをＮチャネルトランジスタに置き換えることにより、同様にして、Ｐチャネルトランジスタのｇｍも、式８と同様に得られる。
これにより、式３記載のω０、Ｑは、トランスコンダクタンス・パラメータに依存せず、且つＶ２ａ、Ｖ１ａ、Ｒｅを変化させることにより、ω０、Ｑを任意に制御することが可能になる。
上記の本発明の目的の一つである最小構成で実現可能な電流モードフィルタを実現するための構成として、請求項１の構成を採用する。具体的に、請求項１記載の発明のフィルタ回路は、電界効果トランジスタで構成されるカレントミラー回路であって、チャネル極性が全て同一である第１、第２、第３のトランジスタを含み、前記第１のトランジスタのドレインが、ゲート接地回路として機能する第２のトランジスタのソースに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタと前記第３のトランジスタのゲートに接続され、前記第１のトランジスタのゲート及びドレインに、各々、第１の容量素子と第２の容量素子とが接続された構成であって、前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段を備え、前記第１のトランジスタのドレイン又はゲートの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
更に、請求項２記載の発明のフィルタ回路は、電界効果トランジスタで構成されるカレントミラー回路であって、チャネル極性が全て同一である第１、第２、第３、第４のトランジスタを含み、前記第４のトランジスタは入力電流信号を電圧信号に変換するＩ／Ｖ変換器として動作し、前記第１のトランジスタのドレインが、前記Ｉ／Ｖ変換器出力を入力とするソースフォロワとして機能する第２のトランジスタのソースに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートと前記第３のトランジスタのゲートとに接続され、前記第１のトランジスタのゲート及びドレインに、各々、第１の容量素子と第２の容量素子とが接続された構成であって、前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段と、前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段とを備え、前記第１のトランジスタのドレイン及び前記第４のトランジスタのドレインの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
また、別の構成として、請求項３記載の発明のフィルタ回路は、電界効果トランジスタで構成されるカレントミラー回路であって、チャネル極性が全て同一である第１、第２、第３のトランジスタを含み、前記第１のトランジスタのドレインが、ソースフォロワとして機能する第２のトランジスタのゲートに接続され、前記第２のトランジスタのソースが前記第１のトランジスタと前記第３のトランジスタのゲートに接続され、前記第１のトランジスタのドレイン及びゲートに、各々、第１の容量素子と第２の容量素子とが接続された構成であって、前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段を備え、前記第１のトランジスタのドレイン又はゲートの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
前記請求項１〜３記載の発明では、フィルタ特性を決定するトランジスタは全てチャネル極性が同じ、即ち、全てＮチャネルトランジスタ、又は全てＰチャネルトランジスタで回路を構成することが可能となるので、トランスコンダクタンス調整回路は１つで済む。
また、本発明の目的の一つである電流モード動作するバンドパスフィルタを実現するために、請求項４記載の発明では、前記請求項３記載のフィルタ回路において、ドレインからゲートへの帰還ループを有する第４のトランジスタと、前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段とを更に備え、前記第１の容量素子は、前記第４のトランジスタのゲートと前記第１のトランジスタのドレインとの間に接続され、前記第４のトランジスタのゲートを入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
更に、本発明の目的の一つである電流モード動作するハイパスフィルタを実現するために、請求項５記載の発明では、前記請求項３記載のフィルタ回路において、ドレインからゲートへの帰還ループを有する第４のトランジスタと、前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段とを更に備え、前記第２の容量素子は、前記第４のトランジスタのゲートと前記第１のトランジスタのゲートとの間に接続され、前記第４のトランジスタのゲートを入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
また、請求項６記載の発明では、前記請求項１〜５の何れか１項に記載のフィルタ回路において、前記第１、第２、第３のトランジスタ及び前記第４のトランジスタの各々に供給するバイアス電流は、可変であることを特徴とする。
次に、本発明では前記第１、第２、第３のトランジスタ、及び第４のトランジスタの各々に可変バイアス電流を供給するトランスコンダクタンス調整回路の低電圧化に適した構成として、請求項７記載の発明を採用する。具体的に、請求項７記載の発明は、前記請求項６記載のフィルタ回路において、前記可変バイアス電流は、トランスコンダクタンス調整回路から供給され、前記トランスコンダクタンス調整回路は、ソースが共通接続された第９、第１０のトランジスタと、前記第９、第１０のトランジスタのゲートに電位差を発生させる電位差発生回路と、前記第９、第１０のトランジスタのドレイン電流の差を出力する差電流生成回路と、前記差電流生成回路の出力電流値と基準電流源との出力電流値が一致するように制御電圧を生成し、この制御電圧を前記第９、第１０のトランジスタのゲートに帰還する帰還手段と、前記帰還電圧を電圧―電流変換する電圧―電流変換器とを備え、前記第１、第２、第３のトランジスタ及び前記第４のトランジスタの各々に供給するバイアス電流は、前記電圧―電流変換器の出力のカレントミラー出力として供給されることを特徴とする。
更に、本発明では、帰還ループを含まず、安定性確保のための大きな容量素子を必要とせず、小面積化が可能なフィードフォワード型トランスコンダクタンス調整回路として、請求項８記載の発明を採用する。具体的に、請求項８記載の発明は、前記請求項６記載のフィルタ回路において、第５、第６、第７及び第８のトランジスタで構成されるトランスリニアループ回路を含み、前記第７のトランジスタと前記第８のトランジスタの各々に流れる電流を数倍して前記第５及び第６のトランジスタに供給する増幅手段と、前記第７のトランジスタのバイアス電流を供給する電流源回路とを備え、前記第８のトランジスタに流れる電流のカレントミラー出力が前記第１、第２、第３のトランジスタ及び前記第４のトランジスタのバイアス電流となるように接続されたことを特徴とする。
また、請求項９記載の発明では、前記請求項８記載のフィルタ回路において、前記第７のトランジスタのバイアス電流を供給する電流源回路は、ソースが共通接続された第９、第１０のトランジスタと、前記第９、第１０のトランジスタのゲートに電位差を発生させ、前記第９、第１０のトランジスタのゲート電圧の平均電圧が第１１のトランジスタのゲートに印加されるよう接続された電位差発生回路と、前記第９、第１０のトランジスタの各々に流れるドレイン電流を加算する加算手段と、前記第１１のトランジスタに流れるドレイン電流を２倍する増幅手段とを備え、前記第９、第１０のトランジスタのドレイン電流の加算値から前記第１１のトランジスタに流れるドレイン電流を２倍した電流を引き算した電流が、前記第１、第２、第３のトランジスタ及び前記第４のトランジスタのバイアス電流となることを特徴とする。
加えて、請求項１０記載の発明の光ディスク装置は、前記請求項１〜９の何れか１項に記載のフィルタ回路を信号処理経路に備えたことを特徴とする。
前記光ディスク装置は、上述のフィルタ回路を信号処理経路に備えるので、低コスト、低消費電力で高倍速、高密度記録ディスクの記録再生が実現できる。その理由は、広帯域化と線形性確保、ダイナミックレンジの両立が可能な電流モードフィルタを小面積で実装でき、低電圧動作が可能であるからである。
以上説明したように、本発明のフィルタ回路によれば、フィルタ特性を決定するトランジスタは全てＮチャネル又はＰチャネルのチャネル極性が同じトランジスタで回路を構成することが可能となるので、トランスコンダクタンス調整回路は１つで済み、回路の実装面積の縮小化が可能である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（実施形態１）
図１は本発明の第１の実施形態による電流モードフィルタ回路である。
図１は本発明の第１の実施形態による電流モードフィルタ回路である。
図１の構成は、電流モードフィルタ回路の構成トランジスタとして、全てＮチャネルトランジスタを使用した請求項１記載のフィルタ回路である。
同図において、第１のトランジスタＭ１と第２のトランジスタＭ２とはカスコード接続され、更に、トランジスタＭ２のドレインはトランジスタＭ１のゲートに接続されており、この両トランジスタＭ１とＭ２は、電流源（バイアス電流供給手段）７から供給される電流Ｉｃｎｔ７でバイアスされている。トランジスタＭ２のゲートは、電流源（バイアス電流供給手段）５３から出力される電流Ｉｃｎｔ５３をダイオード接続した第４のトランジスタＭ５２に供給することにより得られる電圧Ｖｂを出力とする電圧生成回路８に接続され、ゲートが交流的に接地されている。更に、電流入力端子９と共通接続されているトランジスタＭ２のソースと、第３のトランジスタＭ３のゲートと共通接続されているトランジスタＭ１のゲートには、各々、容量素子Ｃ２、容量素子Ｃ１が接地点に対して接続されている。トランジスタＭ３のドレインには、トランジスタＭ１とトランジスタＭ３のドレイン電圧差を小さくするために、トランジスタＭ５１がカスコード接続されており、トランジスタＭ５１のドレイン電流と電流源６から供給されるバイアス電流Ｉｃｎｔ６との差を出力として取り出すために、トランジスタＭ５１のドレインを出力端子１０と共通接続している。
ここで、トランジスタＭ１、Ｍ２、Ｍ３のトランスコンダクタンス・パラメータを、各々、β１、β２、β３としたとき、電流入力Ｉｉが０のときに電流出力Ｉｏが０となるよう、Ｉｃｎｔ６／Ｉｃｎｔ７＝β３／β１となるように設定されているとする。
全てのトランジスタが飽和領域で動作しているとすると、トランジスタＭ１、Ｍ２、Ｍ３の各々のトランスコンダクタンスｇｍ１、ｇｍ２、ｇｍ３は、次式で表される。
ｇｍ３＝Ａ０・ｇｍ１となるようにβ３、Ｉｃｎｔ６を選択し、図１の構成における伝達関数Ｉｏ／Ｉｉを求めると、次式のようになる。
但し、
上式１０は、２次のローパスフィルタ（以下、ＬＰＦ）の伝達関数であり、フィルタパラメータω０、Ｑ値を決定するｇｍ１、ｇｍ２は、全てＮチャネルトランジスタのトランスコンダクタンスで実現可能であるので、トランスコンダクタンス調整回路は１つで済む。
また、図１の電流モードフィルタは、上式１０から明らかなように、ω０、Ｑだけでなく、Ａ０を変化させると、ω０、Ｑとは独立して伝達ゲインを変化させることが可能である。Ａ０は上述した通りｇｍ１とｇｍ３の比で決定されるので、式９からＩｃｎｔ６とβ３、即ち、トランジスタＭ３のバイアス電流とトランジスタサイズとを切り替えることにより変化させることが可能である。
次に、図１の電流モードフィルタの動作電源電圧について述べる。図１の電流モードフィルタのダイナミックレンジは電流源７及びトランジスタＭ１で決定される。電流源７がＰチャネルトランジスタで構成され、そのオーバードライブ電圧をＶｏｄｐとし、トランジスタＭ１の閾値電圧をＶｔｎ、オーバードライブ電圧をＶｏｄｎとすると、図１が動作可能な電源電圧Ｖｄｄは、式１２で表現される。
一般に、近年のデジタルＣＭＯＳプロセスでは、最大でもＶｔｎ＝０．４Ｖであり、トランジスタのオーバードライブ電圧は０．４Ｖ程度に選択すると、式１２から、Ｖｄｄ＞０．４＋０．４＋０．４＝１．２Ｖとなり、デジタル回路と同程度に低い電源電圧でフィルタ回路を実現することが可能である。
図１はＮチャネルトランジスタで構成した電流モードフィルタの実施形態であるが、図２に示すように、ＮチャネルトランジスタをＰチャネルトランジスタに置き換えても実現が可能である。
また、図１におけるトランジスタＭ５１は、より正確なトランジスタＭ１とＭ３の電流ミラー比を得るために挿入しているものであり、省略しても、フィルタパラメータω０、Ｑへの影響はない。
図１の構成における入力端子９をトランジスタＭ２のソースからトランジスタＭ２のドレインへ接続を変更した構成を図３に示す。図３の構成の伝達関数Ｉｏ／Ｉｉを求めると、
但し、ω０、Ｑ、Ａ０は式１１の通りであり、Ａ１は次式で表される。
式１３の右辺第１項は式１０と同じ２次ＬＰＦの伝達関数を表し、右辺第２項は２次バンドパスフィルタ（以下、ＢＰＦ）を表す伝達関数を表す。つまり、図３の構成の電流モードフィルタは２次ＬＰＦの特性と２次ＢＰＦ特性とを加算した出力信号を得ることが可能である。式１０と式１３から明らかなように、トランジスタＭ２のドレインから信号Ｉｉを入力し、これと位相が１８０°反転した信号−ＩｉをトランジスタＭ２のソースから入力することにより、以下の２次ＢＰＦの伝達関数Ｉｏ／Ｉｉを得ることができる。これに対応する構成を図４に示す。
但し、ω０、Ｑ、Ａ０は式１１の通りであり、Ａ１は式１４の通りである。
２次ＢＰＦの別の実施形態として、図１におけるトランジスタＭ２のソースの代わりにトランジスタＭ５２のドレインを入力端子９として出力端子１０から出力電流信号を取り出すことでも、式１５の伝達関数を得ることができる。この請求項２記載の構成を図１７に示す。また、図１８に示すように、トランジスタＭ２のソースとトランジスタＭ５２のドレインの両方を入力端子１２、９として出力端子１０から出力電流信号を取り出すと、式１３の伝達特性を得ることができる。
（実施形態２）
図５は、本発明の第２の実施形態による電流モードフィルタ回路である。
図５は、本発明の第２の実施形態による電流モードフィルタ回路である。
図５の構成は、電流モードフィルタ回路の構成トランジスタとして、全てＮチャネルトランジスタを使用した請求項３記載のフィルタ回路である。
図５において、トランジスタＭ１はドレイン電圧が、トランジスタＭ２と電流Ｉｃｎｔ１１を供給する電流源１１とで構成されるソースフォロワを介して、ゲートに帰還がかかる構成であり、トランジスタＭ１は電流源７から供給される電流Ｉｃｎｔ７でバイアスされている。更に、電流入力端子９と接続されているトランジスタＭ２のソースと、トランジスタＭ１のドレインには各々容量素子Ｃ２、容量素子Ｃ１が接地点に対して接続されている。トランジスタＭ３のドレインには、トランジスタＭ１とＭ３とのドレイン電圧差を小さくするために、トランジスタＭ５１がカスコード接続されており、トランジスタＭ５１のドレイン電流と電流源６から供給されるバイアス電流Ｉｃｎｔ６との差を出力として取り出すために、トランジスタＭ５１のドレインを出力端子１０と共通接続している。トランジスタＭ５１のゲートは、電流源５３から出力される電流Ｉｃｎｔ５３をダイオード接続したトランジスタＭ５２に供給することにより得られる電圧Ｖｂを出力とする電圧生成回路８に接続され、ゲートが交流的に接地されている。ここで、トランジスタＭ１、Ｍ２、Ｍ３のトランスコンダクタンス・パラメータを各々β１、β２、β３としたとき、電流入力Ｉｉが０のときに電流出力Ｉｏが０となるよう、Ｉｃｎｔ６／Ｉｃｎｔ７＝β３／β１となるように設定されているとする。
全てのトランジスタが飽和領域で動作しているとすると、トランジスタＭ１、Ｍ２、Ｍ３各々のトランジスタのトランスコンダクタンスｇｍ１、ｇｍ２、ｇｍ３は、次式で表される。
ｇｍ３＝Ａ０・ｇｍ１となるようにβ３、Ｉｃｎｔ６を選択し、図５の構成における伝達関数Ｉｏ／Ｉｉを求めると、式１５のように、実施形態１記載のフィルタと同じ２次ＢＰＦの伝達特性を得ることができる。
但し、
である。
図５記載の実施形態２では、トランジスタＭ１のバイアス電流は電流源７から、トランジスタＭ２のバイアス電流は電流源１１から供給されるため、電流源７と電流源１１から供給する電流値を独立して調整することにより、ｇｍ１、ｇｍ２を各々独立に調整することができる。このため、実施形態１と比較して、フィルタパラメータ調整の自由度が高い電流モードフィルタを小面積で実装することができる。
次に、図５の電流モードフィルタの動作電源電圧について述べる。図５の電流モードフィルタのダイナミックレンジは電流源７及びトランジスタＭ１、Ｍ２で決定される。電流源７がＰチャネルトランジスタで構成され、そのオーバードライブ電圧をＶｏｄｐとし、トランジスタＭ１及びＭ２の閾値電圧をＶｔｎ、オーバードライブ電圧をＶｏｄｎとすると、図５が動作可能な電源電圧Ｖｄｄは、
となり、Ｖｔｎ＝Ｖｏｄｎ＝Ｖｏｄｐ＝０．４Ｖとすると、Ｖｄｄ＞２（０．４＋０．４）＋０．４＝２Ｖとなり、実施形態１の構成と比べて高い電源電圧が必要である。
図５は、Ｎチャネルトランジスタで構成した電流モードフィルタの実施形態であるが、図６に示すようにＮチャネルトランジスタをＰチャネルトランジスタに置き換えても実現が可能である。
また、図５におけるトランジスタＭ５１は、より正確なトランジスタＭ１とＭ３との電流ミラー比を得るために挿入しているものであり、省略してもフィルタパラメータω０、Ｑへの影響はない。
図５の構成における入力端子９をトランジスタＭ２のソースからトランジスタＭ１のドレインへ接続を変更した構成を図７に示す。図７の構成の伝達関数Ｉｏ／Ｉｉを求めると、実施形態１と同様に式１７の通りとなり、２次ＬＰＦの特性が得られる。
また、実施形態１と同様に、トランジスタＭ１のドレインから信号Ｉｉを入力し、これと位相が１８０°反転した信号−ＩｉをトランジスタＭ２のソースから入力することにより、式１３に示す伝達特性を得ることができる。この構成を図８に示す。
図１記載の実施形態１の構成を選択するか、図２記載の実施形態２の選択を構成するかは、ＬＳＩの電源電圧仕様、フィルタ特性の調整仕様に応じて当業者が選択することができる。
（実施形態３）
図９に請求項４に対応する第３の実施形態を示す。
図９に請求項４に対応する第３の実施形態を示す。
図９は、前記実施形態２に記載している図７の構成に対して、ドレインとゲートとが共通接続された第４のトランジスタＭ１３とトランジスタＭ１３とにバイアス電流を供給する電流源１４を追加し、容量素子Ｃ１をトランジスタＭ１３とトランジスタＭ１間に接続し、トランジスタＭ１３のドレインを入力端子９と接続している。このとき、トランジスタＭ１３は飽和領域で動作しているとすると、トランスコンダクタンスｇｍ１３は、式２０で表現される。
ここで、β１３はトランジスタＭ１３のトランスコンダクタンス・パラメータを表し、Ｉｃｎｔ１４は電流源１４から供給されるバイアス電流を表す。ここで、ｇｍ１３＝ｇｍ２となるようにβ１３、Ｉｃｎｔ１４を選択すると、図９の構成の伝達特性Ｉｏ／Ｉｉを求めると、次式のようになり、２次ＢＰＦの伝達特性を得ることができる。
但し、
２次ＢＰＦの実現方法については、実施形態２記載の図８で示した。図８の構成では、入力端子９と入力端子１２との２つが必要であり、これらに入力される入力信号Ｉｉ、−Ｉｉの電流振幅が厳密に一致せず、誤差ΔＩｉを持つ場合、式１５に示すＢＰＦ特性が得られず、その伝達特性は式２３に示すようになる。
但し、ω０、Ｑ、Ａ０は式１１の通りであり、Ａ１は式１４の通りである。
式２３右辺の分子を見れば明らかなように、誤差ΔＩｉを含む項が現れる。これは零点が原点からシフトしていることを意味し、その結果、ＢＰＦの低周波領域の減衰特性を悪化させる一因となる。本実施形態で示す図９の構成では、トランジスタＭ１３と電流源１４とを追加することにより、１つの入力端子で２次ＢＰＦ特性を実現できる。従って、上述の誤差要因を排除することができ、良好な低周波領域の減衰特性を持つＢＰＦを得ることができる。
（実施形態４）
図１０に請求項５に対応する第４の実施形態を示す。
図１０に請求項５に対応する第４の実施形態を示す。
図１０は前記実施形態２に記載している図５の構成に対して、ゲートとドレインとが共通接続されたトランジスタＭ１３と、トランジスタＭ１３にバイアス電流を供給する電流源１４とを追加し、容量素子Ｃ２をトランジスタＭ１３とトランジスタＭ１との間に接続し、トランジスタＭ１３のドレインを入力端子９と接続している。このとき、トランジスタＭ１３は飽和領域で動作しているとすると、トランスコンダクタンスｇｍ１３は式２０のようになる。ここで、ｇｍ１３＝ｇｍ２となるように選択し、図１０の構成の伝達特性Ｉｏ／Ｉｉを求めると、次式のようになり、２次ＨＰＦの伝達特性を得ることができる。
但し、
（実施形態５）
図１１に請求項６及び請求項７に対応する第５の実施形態を示す。
図１１に請求項６及び請求項７に対応する第５の実施形態を示す。
図１１は、前記実施形態１〜４記載の電流モードフィルタ回路におけるバイアス電流源６、７、５３、１４の構成例であり、トランスコンダクタンス調整回路２９により構成したものである。以下、その回路の構成及び動作について説明する。
図１１において、電位差発生回路２１で生成された電圧Ｖｇａ＋ΔＶ／２、Ｖｇａ−ΔＶ／２を各々のゲートに印加したトランジスタＭ１０６、Ｍ１０７のドレイン電流をカレントミラー回路で構成された差電流生成回路２２に入力する。差電流生成回路２２の出力には、定電流Ｉｄを出力する電流源２４と電圧バッファ回路２３とが接続され、電圧バッファ回路２３の出力は電位差発生回路２１の入力Ｖｇａとして帰還されて、帰還回路３１を構成する。電圧Ｖｇａは、電圧−電流変換回路２５として動作するトランジスタＭ１０８のゲートに入力され、トランジスタＭ１０８のドレイン電流をカレントミラー回路２６に入力し、カレントミラー出力を各々前記実施形態１〜４記載のバイアス電流源６、７、５３、１４の出力とする。図１１に記載した符号Ｃｃは上述の帰還ループの安定性を確保するための安定性補償容量であり、トランジスタＭ１１０、Ｍ１１１、Ｍ１１２は各々トランジスタＭ１０８、Ｍ１０６、Ｍ１０７のドレイン電圧間の電圧差を小さくするために付加したカスコードトランジスタである。
トランジスタＭ１０６とＭ１０７は同じトランジスタサイズであるとし、ドレイン電流を各々Ｉｄａ、Ｉｄｂとすると、式２６で示される。
ここで、βｎはＮチャネルトランジスタのトランスコンダクタンス・パラメータ、ＶｔｎはＮチャネルトランジスタの閾値電圧を表す。図１１の回路は、ドレイン電流Ｉｄａ、Ｉｄｂの差電流ΔＩｄが定電流源出力電流Ｉｄと一致するように、電圧Ｖｇａに帰還がかかるため、以下の等式が成り立つ。
式２６と式２７から、電圧Ｖｇａは次式で表される。
更に、トランジスタＭ１０８はトランジスタＭ１０６、Ｍ１０７と同じトランジスタサイズとした場合、ドレイン電流Ｉｃｎｔ０は、式２８から、次式で表現される。
図１１のカレントミラー回路２６のミラー比を１：１であるとすると、Ｉｃｎｔ６＝Ｉｃｎｔ０、Ｉｃｎｔ７＝Ｉｃｎｔ０となり、これを例えば式９に代入すると、実施形態１記載の電流モードフィルタ回路に含まれるＮチャネルトランジスタのｇｍは、次式に示す通りトランスコンダクタンス・パラメータを含まない形で得られる。
但し、ｋ１、ｋ２、ｋ３は各々トランジスタＭ１０６、Ｍ１０７、Ｍ１０８に対する図１記載のトランジスタＭ１、Ｍ２、Ｍ３のトランジスタサイズ比を表す。
よって、式１１記載のω０、Ｑ、Ａ０はトランスコンダクタンス・パラメータに依存せず、Ｉｄ、ΔＶを変化させることにより、ω０、Ｑ、Ａ０を任意に制御することが可能になる。
既述したように、図１６に示すトランスコンダクタンス調整回路でも、この効果を得ることは可能であるが、図１１と図１６とを比較すれば明らかであるように、図１１はオペアンプ６０や抵抗素子Ｒｅ、電圧源Ｖ２ａ、Ｖｒｅｆが不要であり、より少ない部品数で回路を実現できることと、オペアンプが不要であるため、低電圧動作に適している点で従来例の図１６に対して有利である。
図１１の構成において、各トランジスタが飽和領域で動作するようなバイアス電圧が確保できれば、電圧バッファ回路２３は省略することが可能であり、トランジスタＭ１０８のゲートとトランジスタＭ１１１のドレインを直接接続しても良い。
また、図１１はＮチャネルトランジスタで構成されたフィルタ回路のバイアス電流源６、７、５３、１４の構成例であるが、図２、図６に示したＰチャネルトランジスタで構成されたフィルタ回路のバイアス電流源は図１１のＮチャネルトランジスタをＰチャネルトランジスタに置き換えることにより、実現することができる。
（実施形態６）
図１２に請求項８及び請求項９に対応する第６の実施形態を示す。
図１２に請求項８及び請求項９に対応する第６の実施形態を示す。
図１２は前記実施形態１〜４記載の電流モードフィルタ回路におけるバイアス電流源６、７、５３及び１４の構成例であって、トランスコンダクタンス調整回路２９により構成したものである。以下、その回路構成及び動作について説明する。
図１２において、飽和領域で動作する第５のトランジスタＭ１０１、第６のトランジスタＭ１０２、第７のトランジスタＭ１０３、第８のトランジスタＭ１０４はトランスリニアループ回路３２を構成し、トランジスタＭ１０３のドレイン電流とトランジスタＭ１０４のドレイン電流とをカレントミラー回路（増幅手段）２６で、各々、ｈ１倍、ｈ２倍した出力と、電流源２４の出力電流Ｉｄとを加算した電流値がＭ１０１、Ｍ１０２のバイアス電流となるように接続されている。
また、第７のトランジスタＭ１０３のバイアス電流を供給する電流源回路３３では、電流源２７の出力電流Ｉａをダイオード接続した第１１のトランジスタＭ１０５に供給して得られる電圧Ｖｇａを電位差発生回路２１に入力し、電位差発生回路２１の出力電圧Ｖｇａ＋ΔＶ／２、Ｖｇａ−ΔＶ／２を各々のゲートに印加した第９のトランジスタＭ１０６と第１０のトランジスタＭ１０７のドレイン電流を配線（加算手段）３４で加算する。一方、電流源（増幅手段）２８は、第１１のトランジスタＭ１０５に流れるドレイン電流Ｉａを２倍し、前記第９及び第１０のトランジスタＭ１０６、Ｍ１０７のドレイン電流の加算値から前記電流源２８の出力電流２・Ｉａを引き算した電流が第７のトランジスタＭ１０３のバイアス電流Ｉｂとなるよう構成している。更に、第８のトランジスタＭ１０４のドレイン電流のカレントミラー出力が各々前記実施形態１〜４記載のバイアス電流源６、７、５３、１４の出力となるように構成している。
ここで、トランジスタＭ１０１、Ｍ１０２、Ｍ１０３、Ｍ１０４のトランジスタサイズが同一であるとすると、各々に流れる電流には次式の関係がある。
ここで、ｈ１＝ｈ２＝０．２５として、電流Ｉｃｎｔ０について式３１をまとめると、式３２が得られる。
また、トランジスタＭ１０６、Ｍ１０７のドレイン電流Ｉｄａ、Ｉｄｂは、トランジスタＭ１０６、Ｍ１０７のトランジスタサイズが同一でそのトランスコンダクタンス・パラメータをβｎ、閾値電圧をＶｔｎとすると、次式３３で表現される。
前記式３３から、トランジスタＭ１０６とトランジスタＭ１０７とのドレイン電流の加算出力は、式３４となる。
Ｉｂ＝Ｉｄａ＋Ｉｄｂ−２Ｉａより、式３５となり、
式３２に式３５を代入すると、式３６が得られる。
図１２の電流Ｉｃｎｔ０のカレントミラー出力Ｉｃｎｔ６＝Ｉｃｎｔ０、Ｉｃｎｔ７＝Ｉｃｎｔ０とし、これを例えば式９に代入すると、実施形態１記載の電流モードフィルタ回路に含まれるＮチャネルトランジスタのｇｍは、次式に示す通り、トランスコンダクタンス・パラメータを含まない形で得られる。
但し、ｋ１、ｋ２、ｋ３は各々トランジスタＭ１０６、Ｍ１０７に対する図１記載のトランジスタＭ１、Ｍ２、Ｍ３のトランジスタサイズ比を表す。
よって、式１１記載のω０、Ｑ、Ａ０は、トランスコンダクタンス・パラメータに依存せず、Ｉｄ、ΔＶを変化させることにより、ω０、Ｑ、Ａ０を任意に制御することが可能になる。
図１２の構成は、実施形態５記載の図１１の構成と比べて、回路に帰還ループを含まないため、設計が容易、且つ安定性補償のための容量素子が不要のため、回路の実装面積が小さくできるという利点がある。
また、図１２はＮチャネルトランジスタで構成されたフィルタ回路のバイアス電流源６、７、５３、１４の構成例であるが、図２、図６に示したＰチャネルトランジスタで構成されたフィルタ回路のバイアス電流源は、図１１のＮチャネルトランジスタをＰチャネルトランジスタに置き換えることにより、実現することができる。
（実施形態７）
図１３は第７の実施形態による光ディスク装置を示している。
図１３は第７の実施形態による光ディスク装置を示している。
同図において、この光ディスク装置は、スピンドルモータ５０１と、光ピックアップ５０２と、アドレス信号生成回路５０３と、アドレスデコーダ５０４と、サーボコントローラ５０５と、サーボエラー信号生成回路５０６と、データ信号生成回路５０７と、デコーダ５０８と、ＣＰＵ５０９と、レーザーパワー制御回路５１０とを備えている。
ここでは、本発明の電流モードフィルタ回路の適用例の１つとして、図１３におけるデータ信号生成回路５０７に本発明の電流モードフィルタ回路を適用した例を説明するが、アドレス信号生成回路５０３、サーボエラー信号生成回路５０６、レーザーパワー制御回路５１０にも本発明の電流モードフィルタを適用することができる。
データ信号生成回路５０７の内部構成、特にアナログ・フロントエンド部の構成を図１４に示す。図１４において、光ディスク５００から得られるデータ信号は、アナログ・フロントエンド部において、Ａ−Ｄ変換器５１４のフルスケール入力Ｄレンジに合わせた振幅の正規化と、エイリアシング防止のためのノイズ除去を行う必要がある。そのため、信号処理経路には図１４のように可変トランスコンダクタンスアンプ５１１と、本発明のローパスフィルタ５１２、トランスインピーダンスアンプ５１３をＡ−Ｄ変換器５１４の前に設ける。可変トランスコンダクタンスアンプ５１１は、光ピックアップ５０２から入力される電圧信号を電流信号に変換する機能を持ち、デジタル信号処理回路５１９で検出した信号振幅値に応じてＤ−Ａ変換器５１６とゲイン制御回路５１８を介して、そのトランスコンダクタンスが制御され、出力電流振幅を正規化する。また、本発明のローパスフィルタ５１２は、光ディスク５００のメディアや、再生倍速に応じて常に最適なノイズ除去ができるようＤ−Ａ変換器５１５と帯域制御回路５１７を介して、デジタル信号処理回路５１９から、そのカットオフ周波数が制御される。
本発明のローパスフィルタ５１２の出力電流信号は、トランスインピーダンスアンプ５１３により電圧信号に変換されて、Ａ−Ｄ変換器５１４に入力される。Ｄ−Ａ変換器５１５、５１６をカレント・ステアリング型Ｄ−Ａ変換器で構成し、ゲイン制御回路５１８、帯域制御回路５１７をカレントミラー回路による電流信号処理で実現することにより、アナログ・フロントエンド部の入力部と出力部の電圧信号の受け渡しが必要な箇所を除く、全てのアナログ信号処理を電流モードで実現することができ、従来３Ｖ程度の電源電圧を必要していたアナログ回路が、例えば１．５Ｖ程度の低電源電圧で実現することが可能となり、アナログ・フロントエンドで消費する電力を約５０％削減することが可能になる。
以上説明したように、本発明による電流モードフィルタ回路は、Ｂｌｕ−ｒａｙ ＤｉｓｃやＤＶＤに代表される光ディスク装置におけるフィルタ回路は勿論のこと、アナログ・フィルタ回路を搭載するあらゆる商品分野への適用が可能である。
Ｍ１ 第１のトランジスタ
Ｍ２ 第２のトランジスタ
Ｍ３ 第３のトランジスタ
Ｍ１３、Ｍ５２ 第４のトランジスタ
Ｍ１０１ 第５のトランジスタ
Ｍ１０２ 第６のトランジスタ
Ｍ１０３ 第７のトランジスタ
Ｍ１０４ 第８のトランジスタ
Ｍ１０６ 第９のトランジスタ
Ｍ１０７ 第１０のトランジスタ
Ｍ１０５ 第１１のトランジスタ
Ｃ１ 第１の容量素子
Ｃ２ 第２の容量素子
６ バイアス電流源
７、１４ バイアス電流源（バイアス電流供給手段）
８ 電圧生成回路
９、１２ 信号入力端子１
１０ 信号出力端子１
１１ バイアス電流源
１２ 信号入力端子２
２１ 電位差発生回路
２２ 差電流生成回路
２３ 電圧バッファ回路（帰還手段）
２４ 基準電流源
２５ 電圧−電流変換回路
２６ カレントミラー回路（増幅手段）
２７ バイアス電流源
２８ バイアス電流源（増幅手段）
２９ トランスコンダクタンス調整回路
３１ 帰還回路
３２ トランスリニアループ回路
３３ 電流源回路
３４ 配線（加算手段）
５０ 電源端子
５３ バイアス電流源（バイアス電流供給手段）
６０ オペアンプ
Ｍ２ 第２のトランジスタ
Ｍ３ 第３のトランジスタ
Ｍ１３、Ｍ５２ 第４のトランジスタ
Ｍ１０１ 第５のトランジスタ
Ｍ１０２ 第６のトランジスタ
Ｍ１０３ 第７のトランジスタ
Ｍ１０４ 第８のトランジスタ
Ｍ１０６ 第９のトランジスタ
Ｍ１０７ 第１０のトランジスタ
Ｍ１０５ 第１１のトランジスタ
Ｃ１ 第１の容量素子
Ｃ２ 第２の容量素子
６ バイアス電流源
７、１４ バイアス電流源（バイアス電流供給手段）
８ 電圧生成回路
９、１２ 信号入力端子１
１０ 信号出力端子１
１１ バイアス電流源
１２ 信号入力端子２
２１ 電位差発生回路
２２ 差電流生成回路
２３ 電圧バッファ回路（帰還手段）
２４ 基準電流源
２５ 電圧−電流変換回路
２６ カレントミラー回路（増幅手段）
２７ バイアス電流源
２８ バイアス電流源（増幅手段）
２９ トランスコンダクタンス調整回路
３１ 帰還回路
３２ トランスリニアループ回路
３３ 電流源回路
３４ 配線（加算手段）
５０ 電源端子
５３ バイアス電流源（バイアス電流供給手段）
６０ オペアンプ
本発明はフィルタ回路に関し、特に、電界効果トランジスタで構成される電流モードフィルタ回路と、これを信号処理経路に設ける光ディスク装置に関する。
フィルタ回路は、様々な信号処理システムを構成する必須ファンクションブロックであり、特に、アナログフィルタ回路はアナログ・デジタル混載ＬＳＩにおいて、アナログ―デジタル変換前の信号波形の整形やエイリアス防止のための高周波ノイズ除去という重要な役割を担っている。特に、数十ＭＨｚから数百ＭＨｚの信号帯域においては、トランスコンダクタンス回路（以下、Ｇｍ回路という）と容量素子とにより構成されるＧｍ−Ｃフィルタを採用することが一般的であった。
しかしながら、Ｇｍ−Ｃフィルタは、非特許文献１や非特許文献２に記載されている通り、
１．フィルタを構成するＧｍ回路が持つ寄生極がフィルタの極に近接するため、特に高周波領域での正確な周波数特性の実現が難しい。
１．フィルタを構成するＧｍ回路が持つ寄生極がフィルタの極に近接するため、特に高周波領域での正確な周波数特性の実現が難しい。
２．近年の微細化された低電圧動作のデジタルＣＭＯＳプロセスでは、電圧モードで動作するＧｍ−Ｃフィルタにおいて広いダイナミックレンジや線形性を確保することが難しいといった課題があった。
これらの問題を解決するために、非特許文献１や非特許文献２では、電流モードで動作するフィルタ回路の提案がされている。非特許文献１では、同文献中のＦｉｇ２（ａ）に示されているように、出力電流をフィードバックする方法で実現しているが、非特許文献２では、同文献中の図８に示されているように、ゲート接地ミラー回路に容量素子を付加することによりフィルタ回路を実現しており、非特許文献１と比較してより少ない素子数で回路を実現している。ここでは、本発明の構成に近い非特許文献２に記載されているフィルタ回路について、詳細に説明する。図１５に非特許文献２に記載の電流モードフィルタの構成を示す。図１５の電流モードフィルタにおいて、ＮチャネルトランジスタＭ２００、Ｍ２０３は、電流ミラー対を構成し、各々、電流源からのバイアス電流Ｉｂ０で駆動されている。また、ゲートが定電圧Ｖｂ０で固定されたゲート接地回路として機能し且つバイアス電流Ｉｃ０で駆動されるＰチャネルトランジスタＭ２０１のソースがＮチャネルトランジスタＭ２００のドレインに接続され、ＰチャネルトランジスタＭ２０１のドレインがＮチャネルトランジスタＭ２００のゲートに接続されることにより、ＮチャネルトランジスタＭ２００とＰチャネルトランジスタＭ２０１とは負帰還ループを構成している。更に、ＮチャネルトランジスタＭ２００のドレインとゲートには、容量素子Ｃｉ、Ｃｇが各々接続されている。このとき、ＮチャネルトランジスタＭ２００、Ｍ２０３及びＰチャネルトランジスタＭ２０１は飽和領域で動作しているとすると、そのトランスコンダクタンス（以下、ｇｍという）は、次式で近似できる。
ここで、ｇｍｎはＮチャネルトランジスタＭ２００、Ｍ２０３のｇｍを、ｇｍｐはＰチャネルトランジスタＭ２０１のｇｍを表し、βｎはＮチャネルトランジスタのトランスコンダクタンス・パラメータを、βｐはＰチャネルトランジスタのトランスコンダクタンス・パラメータを表す。ここで、ＮチャネルトランジスタＭ２００のドレインを電流入力（Ｉｉ）端子とし、ＮチャネルトランジスタＭ２０３のドレインを電流出力（Ｉｏ）端子としたときの入出力伝達関数は次式で表される。
式３は２次のローパスフィルタ（以下、ＬＰＦ）の伝達関数であり、図１５の回路構成が電流モード ２次ＬＰＦとして機能することを示す。また、その周波数特性を示すω０、Ｑ値はｇｍｐ、ｇｍｎ、Ｃｉ、Ｃｇで決定されることが判る。
"CMOS Continuous-Time Current-Mode Filters for High-Frequency Applications"IEEE J.Solid-State Circuits,vol.28,pp.323-329,Mar.1993.
"電子的に調整可能な２次低域通過特性を持つ電流ミラー" 信学技報 ICD,Vol99,No316.pp.71-77,1999.
Ｂｌｕ−ｒａｙ−Ｄｉｓｃに代表される高密度記録された光ディスクの記録・再生装置において、アナログ信号処理に必要な周波数帯域は高倍速再生で１００ＭＨｚを超え、従来のＤＶＤ記録・再生装置で一般的に使用されているＧｍ−Ｃフィルタでは、広帯域化と線形性確保、ダイナミックレンジの両立が困難であり、これらの両立が可能な電流モードフィルタが注目されている。
ところで、トランスコンダクタンス・パラメータβｎ、βｐや容量Ｃｉ、Ｃｇは、製造プロセスのばらつきに大きく依存するため、周波数特性に厳密な精度が要求されるフィルタ回路では、フィルタ特性の調整が必要となる。この調整は、製品の出荷検査で実施される場合やＬＳＩの起動時に実施される場合など、実施される工程は様々であるが、共通するのは調整は一度しか実施されない点である。このため、調整されるのは製造プロセスのばらつき量のみであって、例えば温度依存のパラメータ変動については、上述の工程調整のみで吸収することはできない。一般に、ＣＭＯＳプロセスで形成される容量素子は温度依存性が小さいことが知られているが、トランスコンダクタンス・パラメータは温度依存性が大きく、フィルタ特性への影響が無視できないため、トランスコンダクタンス・パラメータの温度変動を自動補償する手段が必要となるが、非特許文献１や非特許文献２には、この手段の実現方法について記載されていない。
電流モードフィルタの実現には、
（１）Ｎチャネルトランジスタ、Ｐチャネルトランジスタの各々にトランスコンダクタンス調整回路が必要であり、回路の実装面積が大きい。
（１）Ｎチャネルトランジスタ、Ｐチャネルトランジスタの各々にトランスコンダクタンス調整回路が必要であり、回路の実装面積が大きい。
（２）ローパスフィルタ以外の例えばバンドパスフィルタやハイパスフィルタの構成例に関して従来技術がなく、応用性に欠ける、という課題がある。
更に、図１６記載の従来例のトランスコンダクタンス調整回路は、
（３）電圧比較動作が必要なため、オペアンプが必要となり、低電圧化が難しい。
（３）電圧比較動作が必要なため、オペアンプが必要となり、低電圧化が難しい。
（４）帰還ループの安定性を確保するためには、比較的大きな容量素子が必要であり、小面積化が困難、という課題がある。
本発明は、上記の実装面積、応用性、低電圧動作化に関する課題を併せて解決するためになされものであり、その目的は、最小構成で実現可能な電流モードフィルタと、低電圧化又は小面積化に適したトランスコンダクタンス調整回路と、従来例では提供されていない電流モード動作するハイパスフィルタ及びバンドパスフィルタを提供することにある。
上述のトランスコンダクタンス・パラメータの温度変動の補償に関する課題は、特許文献１に記載されているトランスコンダクタンス調整回路と、図１５に示すフィルタ回路とを組み合わせることにより、解決することができる。図１６に特許文献１に記載されているトランスコンダクタンス調整回路を示す。図１６のトランスコンダクタンス調整回路は、第９及び第１０トランジスタＭ１０６、Ｍ１０７のゲートに各々電圧Ｖ０ａ＋Ｖ１ａ／２、Ｖ０ａ−Ｖ１ａ／２を印加する電位差発生回路と、トランジスタＭ１０７、Ｍ１０６のドレイン電流を引き算し、その結果の電流ΔＩａを出力するカレントミラー回路と、前記カレントミラー出力を電流―電圧変換する抵抗Ｒｅと、抵抗Ｒｅで電流―電圧変換された電圧と基準電圧Ｖ２ａとを比較し、その比較結果を電流値Ｉ１ｃとして出力する電圧―電流変換回路３０と、電流値Ｉ１ｃを電流―電圧変換して出力電圧をＶ０ａとしてトランジスタＭ１０６、Ｍ１０７のゲート入力に帰還する手段とを備えており、前記電流値Ｉ１ｃのカレントミラー出力を前記図１５記載のバイアス電流Ｉｂとなるように接続する。トランジスタＭ１０７、Ｍ１０６は、各々、飽和領域で動作しているとすると、トランジスタＭ１０６、Ｍ１０７のドレイン電流Ｉ１ａ、Ｉ１ｂは各々次式で表される。
ここで、βｎはＮチャネルトランジスタのトランスコンダクタンス・パラメータ、ＶｔｎはＮチャネルトランジスタの閾値電圧を表す。図１６の回路は、電流Ｉ１ａと電流Ｉ１ｂとの差電流ΔＩａを抵抗Ｒｅで電圧変換した電圧値と基準電圧Ｖ２ａとが等しくなるように帰還がかかるため、以下の等式が成り立つ。
トランジスタＭ１０８、Ｍ２０４、Ｍ１０７及びトランジスタＭ１０６のトランジスタサイズが同一であるとすると、前記式４と式５とから、出力電圧Ｖ０ａは次式で表される。
更に、トランジスタＭ２０４のドレイン電流からトランスコンダクタンス調整回路の出力電流Ｉｂまでのカレントミラー比を１：１とすると、出力電流Ｉｂは次式で表される。
これを前記式１に代入すると、電流モードフィルタ回路に含まれるＮチャネルトランジスタのｇｍは次式に示す通り、トランスコンダクタンス・パラメータを含まない形で得られる。
上式はＮチャネルトランジスタのｇｍを表しているが、図１６の回路について、ＮチャネルトランジスタをＰチャネルトランジスタに、ＰチャネルトランジスタをＮチャネルトランジスタに置き換えることにより、同様にして、Ｐチャネルトランジスタのｇｍも、式８と同様に得られる。
これにより、式３記載のω０、Ｑは、トランスコンダクタンス・パラメータに依存せず、且つＶ２ａ、Ｖ１ａ、Ｒｅを変化させることにより、ω０、Ｑを任意に制御することが可能になる。
上記の本発明の目的の一つである最小構成で実現可能な電流モードフィルタを実現するための構成として、請求項１の構成を採用する。具体的に、請求項１記載の発明のフィルタ回路は、電界効果トランジスタで構成されるカレントミラー回路を備えたフィルタ回路であって、チャネル極性が全て同一である第１、第２、第３のトランジスタを含み、前記第１のトランジスタのドレインが、ゲート接地回路として機能する第２のトランジスタのソースに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタと前記第３のトランジスタのゲートに接続され、前記第１のトランジスタのゲート及びドレインに、各々、第１の容量素子と第２の容量素子とが接続された構成であって、前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段を備え、前記第１のトランジスタのドレイン又はゲートの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
更に、請求項２記載の発明のフィルタ回路は、電界効果トランジスタで構成されるカレントミラー回路を備えたフィルタ回路であって、チャネル極性が全て同一である第１、第２、第３、第４のトランジスタを含み、前記第４のトランジスタは入力電流信号を電圧信号に変換するＩ／Ｖ変換器として動作し、前記第１のトランジスタのドレインが、前記Ｉ／Ｖ変換器出力を入力とするソースフォロワとして機能する第２のトランジスタのソースに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートと前記第３のトランジスタのゲートとに接続され、前記第１のトランジスタのゲート及びドレインに、各々、第１の容量素子と第２の容量素子とが接続された構成であって、前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段と、前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段とを備え、前記第１のトランジスタのドレイン及び前記第４のトランジスタのドレインの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
また、別の構成として、請求項３記載の発明のフィルタ回路は、電界効果トランジスタで構成されるカレントミラー回路を備えたフィルタ回路であって、チャネル極性が全て同一である第１、第２、第３のトランジスタを含み、前記第１のトランジスタのドレインが、ソースフォロワとして機能する第２のトランジスタのゲートに接続され、前記第２のトランジスタのソースが前記第１のトランジスタと前記第３のトランジスタのゲートに接続され、前記第１のトランジスタのドレイン及びゲートに、各々、第１の容量素子と第２の容量素子とが接続された構成であって、前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段を備え、前記第１のトランジスタのドレイン又はゲートの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
前記請求項１〜３記載の発明では、フィルタ特性を決定するトランジスタは全てチャネル極性が同じ、即ち、全てＮチャネルトランジスタ、又は全てＰチャネルトランジスタで回路を構成することが可能となるので、トランスコンダクタンス調整回路は１つで済む。
また、本発明の目的の一つである電流モード動作するバンドパスフィルタを実現するために、請求項４記載の発明では、前記請求項３記載のフィルタ回路において、ドレインからゲートへの帰還ループを有する第４のトランジスタと、前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段とを更に備え、前記第１の容量素子は、前記第４のトランジスタのゲートと前記第１のトランジスタのドレインとの間に接続され、前記第４のトランジスタのゲートを入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
更に、本発明の目的の一つである電流モード動作するハイパスフィルタを実現するために、請求項５記載の発明では、前記請求項３記載のフィルタ回路において、ドレインからゲートへの帰還ループを有する第４のトランジスタと、前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段とを更に備え、前記第２の容量素子は、前記第４のトランジスタのゲートと前記第１のトランジスタのゲートとの間に接続され、前記第４のトランジスタのゲートを入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出すことを特徴とする。
また、請求項６記載の発明では、前記請求項１〜３の何れか１項に記載のフィルタ回路において、前記第１、第２、第３のトランジスタの各々に供給するバイアス電流は、可変であることを特徴とする。
次に、本発明では前記第１、第２、第３のトランジスタ、及び第４のトランジスタの各々に可変バイアス電流を供給するトランスコンダクタンス調整回路の低電圧化に適した構成として、請求項７記載の発明を採用する。具体的に、請求項７記載の発明は、前記請求項６記載のフィルタ回路において、前記可変バイアス電流は、トランスコンダクタンス調整回路から供給され、前記トランスコンダクタンス調整回路は、ソースが共通接続された第９、第１０のトランジスタと、前記第９、第１０のトランジスタのゲートに電位差を発生させる電位差発生回路と、前記第９、第１０のトランジスタのドレイン電流の差を出力する差電流生成回路と、前記差電流生成回路の出力電流値と基準電流源との出力電流値が一致するように制御電圧を生成し、この制御電圧を前記第９、第１０のトランジスタのゲートに帰還する帰還手段と、前記帰還電圧を電圧―電流変換する電圧―電流変換器とを備え、前記第１、第２、第３のトランジスタの各々に供給するバイアス電流は、前記電圧―電流変換器の出力のカレントミラー出力として供給されることを特徴とする。
更に、本発明では、帰還ループを含まず、安定性確保のための大きな容量素子を必要とせず、小面積化が可能なフィードフォワード型トランスコンダクタンス調整回路として、請求項８記載の発明を採用する。具体的に、請求項８記載の発明は、前記請求項６記載のフィルタ回路において、第５、第６、第７及び第８のトランジスタで構成されるトランスリニアループ回路を含み、前記第７のトランジスタと前記第８のトランジスタの各々に流れる電流を数倍して前記第５及び第６のトランジスタに供給する増幅手段と、前記第７のトランジスタのバイアス電流を供給する電流源回路とを備え、前記第８のトランジスタに流れる電流のカレントミラー出力が前記第１、第２、第３のトランジスタのバイアス電流となるように接続されたことを特徴とする。
また、請求項９記載の発明では、前記請求項８記載のフィルタ回路において、前記第７のトランジスタのバイアス電流を供給する電流源回路は、ソースが共通接続された第９、第１０のトランジスタと、前記第９、第１０のトランジスタのゲートに電位差を発生させ、前記第９、第１０のトランジスタのゲート電圧の平均電圧が第１１のトランジスタのゲートに印加されるよう接続された電位差発生回路と、前記第９、第１０のトランジスタの各々に流れるドレイン電流を加算する加算手段と、前記第１１のトランジスタに流れるドレイン電流を２倍する増幅手段とを備え、前記第９、第１０のトランジスタのドレイン電流の加算値から前記第１１のトランジスタに流れるドレイン電流を２倍した電流を引き算した電流が、前記第１、第２、第３のトランジスタのバイアス電流となることを特徴とする。
加えて、請求項１０記載の発明の光ディスク装置は、前記請求項１〜５の何れか１項に記載のフィルタ回路を信号処理経路に備えたことを特徴とする。
前記光ディスク装置は、上述のフィルタ回路を信号処理経路に備えるので、低コスト、低消費電力で高倍速、高密度記録ディスクの記録再生が実現できる。その理由は、広帯域化と線形性確保、ダイナミックレンジの両立が可能な電流モードフィルタを小面積で実装でき、低電圧動作が可能であるからである。
更に、請求項１１記載の発明のランスコンダクタンス調整回路は、ソースが共通接続された第１、第２のトランジスタと、前記第１、第２のトランジスタのゲートに電位差を発生させる電位差発生回路と、前記第１、第２のトランジスタのドレイン電流の差を出力する差電流生成回路と、前記差電流生成回路の出力電流値と基準電流源との出力電流値が一致するように制御電圧を生成し、この制御電圧を前記第１、第２のトランジスタのゲートに帰還する帰還手段と、前記帰還電圧を電圧―電流変換する電圧―電流変換器とを備え、前記電圧―電流変換器の出力電流でトランスコンダクタンスを調整することを特徴とする。
以上説明したように、本発明のフィルタ回路によれば、フィルタ特性を決定するトランジスタは全てＮチャネル又はＰチャネルのチャネル極性が同じトランジスタで回路を構成することが可能となるので、トランスコンダクタンス調整回路は１つで済み、回路の実装面積の縮小化が可能である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（実施形態１）
図１は本発明の第１の実施形態による電流モードフィルタ回路である。
図１は本発明の第１の実施形態による電流モードフィルタ回路である。
図１の構成は、電流モードフィルタ回路の構成トランジスタとして、全てＮチャネルトランジスタを使用した請求項１記載のフィルタ回路である。
同図において、第１のトランジスタＭ１と第２のトランジスタＭ２とはカスコード接続され、更に、トランジスタＭ２のドレインはトランジスタＭ１のゲートに接続されており、この両トランジスタＭ１とＭ２は、電流源（バイアス電流供給手段）７から供給される電流Ｉｃｎｔ７でバイアスされている。トランジスタＭ２のゲートは、電流源（バイアス電流供給手段）５３から出力される電流Ｉｃｎｔ５３をダイオード接続した第４のトランジスタＭ５２に供給することにより得られる電圧Ｖｂを出力とする電圧生成回路８に接続され、ゲートが交流的に接地されている。更に、電流入力端子９と共通接続されているトランジスタＭ２のソースと、第３のトランジスタＭ３のゲートと共通接続されているトランジスタＭ１のゲートには、各々、容量素子Ｃ２、容量素子Ｃ１が接地点に対して接続されている。トランジスタＭ３のドレインには、トランジスタＭ１とトランジスタＭ３のドレイン電圧差を小さくするために、トランジスタＭ５１がカスコード接続されており、トランジスタＭ５１のドレイン電流と電流源６から供給されるバイアス電流Ｉｃｎｔ６との差を出力として取り出すために、トランジスタＭ５１のドレインを出力端子１０と共通接続している。
ここで、トランジスタＭ１、Ｍ２、Ｍ３のトランスコンダクタンス・パラメータを、各々、β１、β２、β３としたとき、電流入力Ｉｉが０のときに電流出力Ｉｏが０となるよう、Ｉｃｎｔ６／Ｉｃｎｔ７＝β３／β１となるように設定されているとする。
全てのトランジスタが飽和領域で動作しているとすると、トランジスタＭ１、Ｍ２、Ｍ３の各々のトランスコンダクタンスｇｍ１、ｇｍ２、ｇｍ３は、次式で表される。
ｇｍ３＝Ａ０・ｇｍ１となるようにβ３、Ｉｃｎｔ６を選択し、図１の構成における伝達関数Ｉｏ／Ｉｉを求めると、次式のようになる。
但し、
上式１０は、２次のローパスフィルタ（以下、ＬＰＦ）の伝達関数であり、フィルタパラメータω０、Ｑ値を決定するｇｍ１、ｇｍ２は、全てＮチャネルトランジスタのトランスコンダクタンスで実現可能であるので、トランスコンダクタンス調整回路は１つで済む。
また、図１の電流モードフィルタは、上式１０から明らかなように、ω０、Ｑだけでなく、Ａ０を変化させると、ω０、Ｑとは独立して伝達ゲインを変化させることが可能である。Ａ０は上述した通りｇｍ１とｇｍ３の比で決定されるので、式９からＩｃｎｔ６とβ３、即ち、トランジスタＭ３のバイアス電流とトランジスタサイズとを切り替えることにより変化させることが可能である。
次に、図１の電流モードフィルタの動作電源電圧について述べる。図１の電流モードフィルタのダイナミックレンジは電流源７及びトランジスタＭ１で決定される。電流源７がＰチャネルトランジスタで構成され、そのオーバードライブ電圧をＶｏｄｐとし、トランジスタＭ１の閾値電圧をＶｔｎ、オーバードライブ電圧をＶｏｄｎとすると、図１が動作可能な電源電圧Ｖｄｄは、式１２で表現される。
一般に、近年のデジタルＣＭＯＳプロセスでは、最大でもＶｔｎ＝０．４Ｖであり、トランジスタのオーバードライブ電圧は０．４Ｖ程度に選択すると、式１２から、Ｖｄｄ＞０．４＋０．４＋０．４＝１．２Ｖとなり、デジタル回路と同程度に低い電源電圧でフィルタ回路を実現することが可能である。
図１はＮチャネルトランジスタで構成した電流モードフィルタの実施形態であるが、図２に示すように、ＮチャネルトランジスタをＰチャネルトランジスタに置き換えても実現が可能である。
また、図１におけるトランジスタＭ５１は、より正確なトランジスタＭ１とＭ３の電流ミラー比を得るために挿入しているものであり、省略しても、フィルタパラメータω０、Ｑへの影響はない。
図１の構成における入力端子９をトランジスタＭ２のソースからトランジスタＭ２のドレインへ接続を変更した構成を図３に示す。図３の構成の伝達関数Ｉｏ／Ｉｉを求めると、
但し、ω０、Ｑ、Ａ０は式１１の通りであり、Ａ１は次式で表される。
式１３の右辺第１項は式１０と同じ２次ＬＰＦの伝達関数を表し、右辺第２項は２次バンドパスフィルタ（以下、ＢＰＦ）を表す伝達関数を表す。つまり、図３の構成の電流モードフィルタは２次ＬＰＦの特性と２次ＢＰＦ特性とを加算した出力信号を得ることが可能である。式１０と式１３から明らかなように、トランジスタＭ２のドレインから信号Ｉｉを入力し、これと位相が１８０°反転した信号−ＩｉをトランジスタＭ２のソースから入力することにより、以下の２次ＢＰＦの伝達関数Ｉｏ／Ｉｉを得ることができる。これに対応する構成を図４に示す。
但し、ω０、Ｑ、Ａ０は式１１の通りであり、Ａ１は式１４の通りである。
２次ＢＰＦの別の実施形態として、図１におけるトランジスタＭ２のソースの代わりにトランジスタＭ５２のドレインを入力端子９として出力端子１０から出力電流信号を取り出すことでも、式１５の伝達関数を得ることができる。この請求項２記載の構成を図１７に示す。また、図１８に示すように、トランジスタＭ２のソースとトランジスタＭ５２のドレインの両方を入力端子１２、９として出力端子１０から出力電流信号を取り出すと、式１３の伝達特性を得ることができる。
（実施形態２）
図５は、本発明の第２の実施形態による電流モードフィルタ回路である。
図５は、本発明の第２の実施形態による電流モードフィルタ回路である。
図５の構成は、電流モードフィルタ回路の構成トランジスタとして、全てＮチャネルトランジスタを使用した請求項３記載のフィルタ回路である。
図５において、トランジスタＭ１はドレイン電圧が、トランジスタＭ２と電流Ｉｃｎｔ１１を供給する電流源１１とで構成されるソースフォロワを介して、ゲートに帰還がかかる構成であり、トランジスタＭ１は電流源７から供給される電流Ｉｃｎｔ７でバイアスされている。更に、電流入力端子９と接続されているトランジスタＭ２のソースと、トランジスタＭ１のドレインには各々容量素子Ｃ２、容量素子Ｃ１が接地点に対して接続されている。トランジスタＭ３のドレインには、トランジスタＭ１とＭ３とのドレイン電圧差を小さくするために、トランジスタＭ５１がカスコード接続されており、トランジスタＭ５１のドレイン電流と電流源６から供給されるバイアス電流Ｉｃｎｔ６との差を出力として取り出すために、トランジスタＭ５１のドレインを出力端子１０と共通接続している。トランジスタＭ５１のゲートは、電流源５３から出力される電流Ｉｃｎｔ５３をダイオード接続したトランジスタＭ５２に供給することにより得られる電圧Ｖｂを出力とする電圧生成回路８に接続され、ゲートが交流的に接地されている。ここで、トランジスタＭ１、Ｍ２、Ｍ３のトランスコンダクタンス・パラメータを各々β１、β２、β３としたとき、電流入力Ｉｉが０のときに電流出力Ｉｏが０となるよう、Ｉｃｎｔ６／Ｉｃｎｔ７＝β３／β１となるように設定されているとする。
全てのトランジスタが飽和領域で動作しているとすると、トランジスタＭ１、Ｍ２、Ｍ３各々のトランジスタのトランスコンダクタンスｇｍ１、ｇｍ２、ｇｍ３は、次式で表される。
ｇｍ３＝Ａ０・ｇｍ１となるようにβ３、Ｉｃｎｔ６を選択し、図５の構成における伝達関数Ｉｏ／Ｉｉを求めると、式１５のように、実施形態１記載のフィルタと同じ２次ＢＰＦの伝達特性を得ることができる。
但し、
である。
図５記載の実施形態２では、トランジスタＭ１のバイアス電流は電流源７から、トランジスタＭ２のバイアス電流は電流源１１から供給されるため、電流源７と電流源１１から供給する電流値を独立して調整することにより、ｇｍ１、ｇｍ２を各々独立に調整することができる。このため、実施形態１と比較して、フィルタパラメータ調整の自由度が高い電流モードフィルタを小面積で実装することができる。
次に、図５の電流モードフィルタの動作電源電圧について述べる。図５の電流モードフィルタのダイナミックレンジは電流源７及びトランジスタＭ１、Ｍ２で決定される。電流源７がＰチャネルトランジスタで構成され、そのオーバードライブ電圧をＶｏｄｐとし、トランジスタＭ１及びＭ２の閾値電圧をＶｔｎ、オーバードライブ電圧をＶｏｄｎとすると、図５が動作可能な電源電圧Ｖｄｄは、
となり、Ｖｔｎ＝Ｖｏｄｎ＝Ｖｏｄｐ＝０．４Ｖとすると、Ｖｄｄ＞２（０．４＋０．４）＋０．４＝２Ｖとなり、実施形態１の構成と比べて高い電源電圧が必要である。
図５は、Ｎチャネルトランジスタで構成した電流モードフィルタの実施形態であるが、図６に示すようにＮチャネルトランジスタをＰチャネルトランジスタに置き換えても実現が可能である。
また、図５におけるトランジスタＭ５１は、より正確なトランジスタＭ１とＭ３との電流ミラー比を得るために挿入しているものであり、省略してもフィルタパラメータω０、Ｑへの影響はない。
図５の構成における入力端子９をトランジスタＭ２のソースからトランジスタＭ１のドレインへ接続を変更した構成を図７に示す。図７の構成の伝達関数Ｉｏ／Ｉｉを求めると、実施形態１と同様に式１７の通りとなり、２次ＬＰＦの特性が得られる。
また、実施形態１と同様に、トランジスタＭ１のドレインから信号Ｉｉを入力し、これと位相が１８０°反転した信号−ＩｉをトランジスタＭ２のソースから入力することにより、式１３に示す伝達特性を得ることができる。この構成を図８に示す。
図１記載の実施形態１の構成を選択するか、図２記載の実施形態２の選択を構成するかは、ＬＳＩの電源電圧仕様、フィルタ特性の調整仕様に応じて当業者が選択することができる。
（実施形態３）
図９に請求項４に対応する第３の実施形態を示す。
図９に請求項４に対応する第３の実施形態を示す。
図９は、前記実施形態２に記載している図７の構成に対して、ドレインとゲートとが共通接続された第４のトランジスタＭ１３とトランジスタＭ１３とにバイアス電流を供給する電流源１４を追加し、容量素子Ｃ１をトランジスタＭ１３とトランジスタＭ１間に接続し、トランジスタＭ１３のドレインを入力端子９と接続している。このとき、トランジスタＭ１３は飽和領域で動作しているとすると、トランスコンダクタンスｇｍ１３は、式２０で表現される。
ここで、β１３はトランジスタＭ１３のトランスコンダクタンス・パラメータを表し、Ｉｃｎｔ１４は電流源１４から供給されるバイアス電流を表す。ここで、ｇｍ１３＝ｇｍ２となるようにβ１３、Ｉｃｎｔ１４を選択すると、図９の構成の伝達特性Ｉｏ／Ｉｉを求めると、次式のようになり、２次ＢＰＦの伝達特性を得ることができる。
但し、
２次ＢＰＦの実現方法については、実施形態２記載の図８で示した。図８の構成では、入力端子９と入力端子１２との２つが必要であり、これらに入力される入力信号Ｉｉ、−Ｉｉの電流振幅が厳密に一致せず、誤差ΔＩｉを持つ場合、式１５に示すＢＰＦ特性が得られず、その伝達特性は式２３に示すようになる。
但し、ω０、Ｑ、Ａ０は式１１の通りであり、Ａ１は式１４の通りである。
式２３右辺の分子を見れば明らかなように、誤差ΔＩｉを含む項が現れる。これは零点が原点からシフトしていることを意味し、その結果、ＢＰＦの低周波領域の減衰特性を悪化させる一因となる。本実施形態で示す図９の構成では、トランジスタＭ１３と電流源１４とを追加することにより、１つの入力端子で２次ＢＰＦ特性を実現できる。従って、上述の誤差要因を排除することができ、良好な低周波領域の減衰特性を持つＢＰＦを得ることができる。
（実施形態４）
図１０に請求項５に対応する第４の実施形態を示す。
図１０に請求項５に対応する第４の実施形態を示す。
図１０は前記実施形態２に記載している図５の構成に対して、ゲートとドレインとが共通接続されたトランジスタＭ１３と、トランジスタＭ１３にバイアス電流を供給する電流源１４とを追加し、容量素子Ｃ２をトランジスタＭ１３とトランジスタＭ１との間に接続し、トランジスタＭ１３のドレインを入力端子９と接続している。このとき、トランジスタＭ１３は飽和領域で動作しているとすると、トランスコンダクタンスｇｍ１３は式２０のようになる。ここで、ｇｍ１３＝ｇｍ２となるように選択し、図１０の構成の伝達特性Ｉｏ／Ｉｉを求めると、次式のようになり、２次ＨＰＦの伝達特性を得ることができる。
但し、
（実施形態５）
図１１に請求項６及び請求項７に対応する第５の実施形態を示す。
図１１に請求項６及び請求項７に対応する第５の実施形態を示す。
図１１は、前記実施形態１〜４記載の電流モードフィルタ回路におけるバイアス電流源６、７、５３、１４の構成例であり、トランスコンダクタンス調整回路２９により構成したものである。以下、その回路の構成及び動作について説明する。
図１１において、電位差発生回路２１で生成された電圧Ｖｇａ＋ΔＶ／２、Ｖｇａ−ΔＶ／２を各々のゲートに印加したトランジスタＭ１０６、Ｍ１０７のドレイン電流をカレントミラー回路で構成された差電流生成回路２２に入力する。差電流生成回路２２の出力には、定電流Ｉｄを出力する電流源２４と電圧バッファ回路２３とが接続され、電圧バッファ回路２３の出力は電位差発生回路２１の入力Ｖｇａとして帰還されて、帰還回路３１を構成する。電圧Ｖｇａは、電圧−電流変換回路２５として動作するトランジスタＭ１０８のゲートに入力され、トランジスタＭ１０８のドレイン電流をカレントミラー回路２６に入力し、カレントミラー出力を各々前記実施形態１〜４記載のバイアス電流源６、７、５３、１４の出力とする。図１１に記載した符号Ｃｃは上述の帰還ループの安定性を確保するための安定性補償容量であり、トランジスタＭ１１０、Ｍ１１１、Ｍ１１２は各々トランジスタＭ１０８、Ｍ１０６、Ｍ１０７のドレイン電圧間の電圧差を小さくするために付加したカスコードトランジスタである。
トランジスタＭ１０６とＭ１０７は同じトランジスタサイズであるとし、ドレイン電流を各々Ｉｄａ、Ｉｄｂとすると、式２６で示される。
ここで、βｎはＮチャネルトランジスタのトランスコンダクタンス・パラメータ、ＶｔｎはＮチャネルトランジスタの閾値電圧を表す。図１１の回路は、ドレイン電流Ｉｄａ、Ｉｄｂの差電流ΔＩｄが定電流源出力電流Ｉｄと一致するように、電圧Ｖｇａに帰還がかかるため、以下の等式が成り立つ。
式２６と式２７から、電圧Ｖｇａは次式で表される。
更に、トランジスタＭ１０８はトランジスタＭ１０６、Ｍ１０７と同じトランジスタサイズとした場合、ドレイン電流Ｉｃｎｔ０は、式２８から、次式で表現される。
図１１のカレントミラー回路２６のミラー比を１：１であるとすると、Ｉｃｎｔ６＝Ｉｃｎｔ０、Ｉｃｎｔ７＝Ｉｃｎｔ０となり、これを例えば式９に代入すると、実施形態１記載の電流モードフィルタ回路に含まれるＮチャネルトランジスタのｇｍは、次式に示す通りトランスコンダクタンス・パラメータを含まない形で得られる。
但し、ｋ１、ｋ２、ｋ３は各々トランジスタＭ１０６、Ｍ１０７、Ｍ１０８に対する図１記載のトランジスタＭ１、Ｍ２、Ｍ３のトランジスタサイズ比を表す。
よって、式１１記載のω０、Ｑ、Ａ０はトランスコンダクタンス・パラメータに依存せず、Ｉｄ、ΔＶを変化させることにより、ω０、Ｑ、Ａ０を任意に制御することが可能になる。
既述したように、図１６に示すトランスコンダクタンス調整回路でも、この効果を得ることは可能であるが、図１１と図１６とを比較すれば明らかであるように、図１１はオペアンプ６０や抵抗素子Ｒｅ、電圧源Ｖ２ａ、Ｖｒｅｆが不要であり、より少ない部品数で回路を実現できることと、オペアンプが不要であるため、低電圧動作に適している点で従来例の図１６に対して有利である。
図１１の構成において、各トランジスタが飽和領域で動作するようなバイアス電圧が確保できれば、電圧バッファ回路２３は省略することが可能であり、トランジスタＭ１０８のゲートとトランジスタＭ１１１のドレインを直接接続しても良い。
また、図１１はＮチャネルトランジスタで構成されたフィルタ回路のバイアス電流源６、７、５３、１４の構成例であるが、図２、図６に示したＰチャネルトランジスタで構成されたフィルタ回路のバイアス電流源は図１１のＮチャネルトランジスタをＰチャネルトランジスタに置き換えることにより、実現することができる。
（実施形態６）
図１２に請求項８及び請求項９に対応する第６の実施形態を示す。
図１２に請求項８及び請求項９に対応する第６の実施形態を示す。
図１２は前記実施形態１〜４記載の電流モードフィルタ回路におけるバイアス電流源６、７、５３及び１４の構成例であって、トランスコンダクタンス調整回路２９により構成したものである。以下、その回路構成及び動作について説明する。
図１２において、飽和領域で動作する第５のトランジスタＭ１０１、第６のトランジスタＭ１０２、第７のトランジスタＭ１０３、第８のトランジスタＭ１０４はトランスリニアループ回路３２を構成し、トランジスタＭ１０３のドレイン電流とトランジスタＭ１０４のドレイン電流とをカレントミラー回路（増幅手段）２６で、各々、ｈ１倍、ｈ２倍した出力と、電流源２４の出力電流Ｉｄとを加算した電流値がＭ１０１、Ｍ１０２のバイアス電流となるように接続されている。
また、第７のトランジスタＭ１０３のバイアス電流を供給する電流源回路３３では、電流源２７の出力電流Ｉａをダイオード接続した第１１のトランジスタＭ１０５に供給して得られる電圧Ｖｇａを電位差発生回路２１に入力し、電位差発生回路２１の出力電圧Ｖｇａ＋ΔＶ／２、Ｖｇａ−ΔＶ／２を各々のゲートに印加した第９のトランジスタＭ１０６と第１０のトランジスタＭ１０７のドレイン電流を配線（加算手段）３４で加算する。一方、電流源（増幅手段）２８は、第１１のトランジスタＭ１０５に流れるドレイン電流Ｉａを２倍し、前記第９及び第１０のトランジスタＭ１０６、Ｍ１０７のドレイン電流の加算値から前記電流源２８の出力電流２・Ｉａを引き算した電流が第７のトランジスタＭ１０３のバイアス電流Ｉｂとなるよう構成している。更に、第８のトランジスタＭ１０４のドレイン電流のカレントミラー出力が各々前記実施形態１〜４記載のバイアス電流源６、７、５３、１４の出力となるように構成している。
ここで、トランジスタＭ１０１、Ｍ１０２、Ｍ１０３、Ｍ１０４のトランジスタサイズが同一であるとすると、各々に流れる電流には次式の関係がある。
ここで、ｈ１＝ｈ２＝０．２５として、電流Ｉｃｎｔ０について式３１をまとめると、式３２が得られる。
また、トランジスタＭ１０６、Ｍ１０７のドレイン電流Ｉｄａ、Ｉｄｂは、トランジスタＭ１０６、Ｍ１０７のトランジスタサイズが同一でそのトランスコンダクタンス・パラメータをβｎ、閾値電圧をＶｔｎとすると、次式３３で表現される。
前記式３３から、トランジスタＭ１０６とトランジスタＭ１０７とのドレイン電流の加算出力は、式３４となる。
Ｉｂ＝Ｉｄａ＋Ｉｄｂ−２Ｉａより、式３５となり、
式３２に式３５を代入すると、式３６が得られる。
図１２の電流Ｉｃｎｔ０のカレントミラー出力Ｉｃｎｔ６＝Ｉｃｎｔ０、Ｉｃｎｔ７＝Ｉｃｎｔ０とし、これを例えば式９に代入すると、実施形態１記載の電流モードフィルタ回路に含まれるＮチャネルトランジスタのｇｍは、次式に示す通り、トランスコンダクタンス・パラメータを含まない形で得られる。
但し、ｋ１、ｋ２、ｋ３は各々トランジスタＭ１０６、Ｍ１０７に対する図１記載のトランジスタＭ１、Ｍ２、Ｍ３のトランジスタサイズ比を表す。
よって、式１１記載のω０、Ｑ、Ａ０は、トランスコンダクタンス・パラメータに依存せず、Ｉｄ、ΔＶを変化させることにより、ω０、Ｑ、Ａ０を任意に制御することが可能になる。
図１２の構成は、実施形態５記載の図１１の構成と比べて、回路に帰還ループを含まないため、設計が容易、且つ安定性補償のための容量素子が不要のため、回路の実装面積が小さくできるという利点がある。
また、図１２はＮチャネルトランジスタで構成されたフィルタ回路のバイアス電流源６、７、５３、１４の構成例であるが、図２、図６に示したＰチャネルトランジスタで構成されたフィルタ回路のバイアス電流源は、図１１のＮチャネルトランジスタをＰチャネルトランジスタに置き換えることにより、実現することができる。
（実施形態７）
図１３は第７の実施形態による光ディスク装置を示している。
図１３は第７の実施形態による光ディスク装置を示している。
同図において、この光ディスク装置は、スピンドルモータ５０１と、光ピックアップ５０２と、アドレス信号生成回路５０３と、アドレスデコーダ５０４と、サーボコントローラ５０５と、サーボエラー信号生成回路５０６と、データ信号生成回路５０７と、デコーダ５０８と、ＣＰＵ５０９と、レーザーパワー制御回路５１０とを備えている。
ここでは、本発明の電流モードフィルタ回路の適用例の１つとして、図１３におけるデータ信号生成回路５０７に本発明の電流モードフィルタ回路を適用した例を説明するが、アドレス信号生成回路５０３、サーボエラー信号生成回路５０６、レーザーパワー制御回路５１０にも本発明の電流モードフィルタを適用することができる。
データ信号生成回路５０７の内部構成、特にアナログ・フロントエンド部の構成を図１４に示す。図１４において、光ディスク５００から得られるデータ信号は、アナログ・フロントエンド部において、Ａ−Ｄ変換器５１４のフルスケール入力Ｄレンジに合わせた振幅の正規化と、エイリアシング防止のためのノイズ除去を行う必要がある。そのため、信号処理経路には図１４のように可変トランスコンダクタンスアンプ５１１と、本発明のローパスフィルタ５１２、トランスインピーダンスアンプ５１３をＡ−Ｄ変換器５１４の前に設ける。可変トランスコンダクタンスアンプ５１１は、光ピックアップ５０２から入力される電圧信号を電流信号に変換する機能を持ち、デジタル信号処理回路５１９で検出した信号振幅値に応じてＤ−Ａ変換器５１６とゲイン制御回路５１８を介して、そのトランスコンダクタンスが制御され、出力電流振幅を正規化する。また、本発明のローパスフィルタ５１２は、光ディスク５００のメディアや、再生倍速に応じて常に最適なノイズ除去ができるようＤ−Ａ変換器５１５と帯域制御回路５１７を介して、デジタル信号処理回路５１９から、そのカットオフ周波数が制御される。
本発明のローパスフィルタ５１２の出力電流信号は、トランスインピーダンスアンプ５１３により電圧信号に変換されて、Ａ−Ｄ変換器５１４に入力される。Ｄ−Ａ変換器５１５、５１６をカレント・ステアリング型Ｄ−Ａ変換器で構成し、ゲイン制御回路５１８、帯域制御回路５１７をカレントミラー回路による電流信号処理で実現することにより、アナログ・フロントエンド部の入力部と出力部の電圧信号の受け渡しが必要な箇所を除く、全てのアナログ信号処理を電流モードで実現することができ、従来３Ｖ程度の電源電圧を必要していたアナログ回路が、例えば１．５Ｖ程度の低電源電圧で実現することが可能となり、アナログ・フロントエンドで消費する電力を約５０％削減することが可能になる。
以上説明したように、本発明による電流モードフィルタ回路は、Ｂｌｕ−ｒａｙ ＤｉｓｃやＤＶＤに代表される光ディスク装置におけるフィルタ回路は勿論のこと、アナログ・フィルタ回路を搭載するあらゆる商品分野への適用が可能である。
Ｍ１ 第１のトランジスタ
Ｍ２ 第２のトランジスタ
Ｍ３ 第３のトランジスタ
Ｍ１３、Ｍ５２ 第４のトランジスタ
Ｍ１０１ 第５のトランジスタ
Ｍ１０２ 第６のトランジスタ
Ｍ１０３ 第７のトランジスタ
Ｍ１０４ 第８のトランジスタ
Ｍ１０６ 第９のトランジスタ
Ｍ１０７ 第１０のトランジスタ
Ｍ１０５ 第１１のトランジスタ
Ｃ１ 第１の容量素子
Ｃ２ 第２の容量素子
６ バイアス電流源
７、１４ バイアス電流源（バイアス電流供給手段）
８ 電圧生成回路
９、１２ 信号入力端子１
１０ 信号出力端子１
１１ バイアス電流源
１２ 信号入力端子２
２１ 電位差発生回路
２２ 差電流生成回路
２３ 電圧バッファ回路（帰還手段）
２４ 基準電流源
２５ 電圧−電流変換回路
２６ カレントミラー回路（増幅手段）
２７ バイアス電流源
２８ バイアス電流源（増幅手段）
２９ トランスコンダクタンス調整回路
３１ 帰還回路
３２ トランスリニアループ回路
３３ 電流源回路
３４ 配線（加算手段）
５０ 電源端子
５３ バイアス電流源（バイアス電流供給手段）
６０ オペアンプ
Ｍ２ 第２のトランジスタ
Ｍ３ 第３のトランジスタ
Ｍ１３、Ｍ５２ 第４のトランジスタ
Ｍ１０１ 第５のトランジスタ
Ｍ１０２ 第６のトランジスタ
Ｍ１０３ 第７のトランジスタ
Ｍ１０４ 第８のトランジスタ
Ｍ１０６ 第９のトランジスタ
Ｍ１０７ 第１０のトランジスタ
Ｍ１０５ 第１１のトランジスタ
Ｃ１ 第１の容量素子
Ｃ２ 第２の容量素子
６ バイアス電流源
７、１４ バイアス電流源（バイアス電流供給手段）
８ 電圧生成回路
９、１２ 信号入力端子１
１０ 信号出力端子１
１１ バイアス電流源
１２ 信号入力端子２
２１ 電位差発生回路
２２ 差電流生成回路
２３ 電圧バッファ回路（帰還手段）
２４ 基準電流源
２５ 電圧−電流変換回路
２６ カレントミラー回路（増幅手段）
２７ バイアス電流源
２８ バイアス電流源（増幅手段）
２９ トランスコンダクタンス調整回路
３１ 帰還回路
３２ トランスリニアループ回路
３３ 電流源回路
３４ 配線（加算手段）
５０ 電源端子
５３ バイアス電流源（バイアス電流供給手段）
６０ オペアンプ
Claims (10)
- 電界効果トランジスタで構成されるカレントミラー回路であって、
チャネル極性が全て同一である第１、第２、第３のトランジスタ（Ｍ１、Ｍ２、Ｍ３）を含み、
前記第１のトランジスタのドレインが、ゲート接地回路として機能する第２のトランジスタのソースに接続され、
前記第２のトランジスタのドレインが前記第１のトランジスタのゲートと前記第３のトランジスタのゲートとに接続され、
前記第１のトランジスタのゲート及びドレインに、各々、第１の容量素子（Ｃ１）と第２の容量素子（Ｃ２）とが接続された構成であって、
前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段（７）を備え、
前記第１のトランジスタのドレイン又はゲートの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出す
ことを特徴とするフィルタ回路。 - 電界効果トランジスタで構成されるカレントミラー回路であって、
チャネル極性が全て同一である第１、第２、第３、第４のトランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ５２）を含み、
前記第４のトランジスタは入力電流信号を電圧信号に変換するＩ／Ｖ変換器として動作し、
前記第１のトランジスタのドレインが、前記Ｉ／Ｖ変換器出力を入力とするソースフォロワとして機能する第２のトランジスタのソースに接続され、
前記第２のトランジスタのドレインが前記第１のトランジスタのゲートと前記第３のトランジスタのゲートとに接続され、
前記第１のトランジスタのゲート及びドレインに、各々、第１の容量素子（Ｃ１）と第２の容量素子（Ｃ２）とが接続された構成であって、
前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段（７）と、
前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段（５３）とを備え、
前記第１のトランジスタのドレイン及び前記第４のトランジスタのドレインの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出す
ことを特徴とするフィルタ回路。 - 電界効果トランジスタで構成されるカレントミラー回路であって、
チャネル極性が全て同一である第１、第２、第３のトランジスタ（Ｍ１、Ｍ２、Ｍ３）を含み、
前記第１のトランジスタのドレインが、ソースフォロワとして機能する第２のトランジスタのゲートに接続され、
前記第２のトランジスタのソースが前記第１のトランジスタのゲートと前記第３のトランジスタのゲートとに接続され、
前記第１のトランジスタのドレイン及びゲートに、各々、第１の容量素子（Ｃ１）と第２の容量素子（Ｃ２）とが接続された構成であって、
前記第１及び第２のトランジスタの各々にバイアス電流を供給するバイアス電流供給手段（７）を備え、
前記第１のトランジスタのドレイン又はゲートの何れか一方又は両方を入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出す
ことを特徴とするフィルタ回路。 - 前記請求項３記載のフィルタ回路において、
ドレインからゲートへの帰還ループを有する第４のトランジスタ（Ｍ１３）と、
前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段（１４）とを更に備え、
前記第１の容量素子は、前記第４のトランジスタのゲートと前記第１のトランジスタのドレインとの間に接続され、
前記第４のトランジスタのゲートを入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出す
ことを特徴とするフィルタ回路。 - 前記請求項３記載のフィルタ回路において、
ドレインからゲートへの帰還ループを有する第４のトランジスタ（Ｍ１３）と、
前記第４のトランジスタにバイアス電流を供給するバイアス電流供給手段（１４）とを更に備え、
前記第２の容量素子は、前記第４のトランジスタのゲートと前記第１のトランジスタのゲートとの間に接続され、
前記第４のトランジスタのゲートを入力端子とし、出力信号を前記第３のトランジスタのドレイン電流から取り出す
ことを特徴とするフィルタ回路。 - 前記請求項１〜５の何れか１項に記載のフィルタ回路において、
前記第１、第２、第３のトランジスタ及び前記第４のトランジスタの各々に供給するバイアス電流は、可変である
ことを特徴とするフィルタ回路。 - 前記請求項６記載のフィルタ回路において、
前記可変バイアス電流は、トランスコンダクタンス調整回路（２９）から供給され、
前記トランスコンダクタンス調整回路は、
ソースが共通接続された第９、第１０のトランジスタ（Ｍ１０６、Ｍ１０７）と、
前記第９、第１０のトランジスタのゲートに電位差を発生させる電位差発生回路（２１）と、
前記第９、第１０のトランジスタのドレイン電流の差を出力する差電流生成回路（２２）と、
前記差電流生成回路の出力電流値と基準電流源（２４）との出力電流値が一致するように制御電圧を生成し、この制御電圧を前記第９、第１０のトランジスタのゲートに帰還する帰還手段（３１）と、
前記帰還電圧を電圧―電流変換する電圧―電流変換器（２５）とを備え、
前記第１、第２、第３のトランジスタ及び前記第４のトランジスタの各々に供給するバイアス電流は、前記電圧―電流変換器の出力のカレントミラー出力として供給される
ことを特徴とするフィルタ回路。 - 前記請求項６記載のフィルタ回路において、
前記可変バイアス電流は、トランスコンダクタンス調整回路（２９）から供給され、
前記トランスコンダクタンス調整回路は、
第５、第６、第７及び第８のトランジスタ（Ｍ１０１、Ｍ１０２、Ｍ１０３、Ｍ１０４）で構成されるトランスリニアループ回路（３２）を含み、
前記第７のトランジスタと前記第８のトランジスタの各々に流れる電流を数倍して前記第５及び第６のトランジスタに供給する増幅手段（２６）と、
前記第７のトランジスタのバイアス電流を供給する電流源回路（３３）とを備え、
前記第８のトランジスタに流れる電流のカレントミラー出力が前記第１、第２、第３のトランジスタ及び前記第４のトランジスタのバイアス電流となるように接続された
ことを特徴とするフィルタ回路。 - 前記請求項８記載のフィルタ回路において、
前記第７のトランジスタのバイアス電流を供給する電流源回路（３３）は、
ソースが共通接続された第９、第１０のトランジスタ（Ｍ１０６、Ｍ１０７）と、
前記第９、第１０のトランジスタのゲートに電位差を発生させ、前記第９、第１０のトランジスタのゲート電圧の平均電圧が第１１のトランジスタ（Ｍ１０５）のゲートに印加されるよう接続された電位差発生回路（２１）と、
前記第９、第１０のトランジスタの各々に流れるドレイン電流を加算する加算手段（３４）と、
前記第１１のトランジスタに流れるドレイン電流を２倍する増幅手段（２８）とを備え、
前記第９、第１０のトランジスタのドレイン電流の加算値から前記第１１のトランジスタに流れるドレイン電流を２倍した電流を引き算した電流が、前記第１、第２、第３のトランジスタ及び前記第４のトランジスタのバイアス電流となる
ことを特徴とするフィルタ回路。 - 請求項１〜９の何れか１項に記載のフィルタ回路を信号処理経路に備えた
ことを特徴とする光ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011521818A JP5635506B2 (ja) | 2009-07-08 | 2010-07-06 | フィルタ回路及びこれを備えた光ディスク装置 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009162007 | 2009-07-08 | ||
| JP2009162007 | 2009-07-08 | ||
| PCT/JP2010/000798 WO2011004512A1 (ja) | 2009-07-08 | 2010-02-09 | フィルタ回路及びこれを備えた光ディスク装置 |
| JPPCT/JP2010/000798 | 2010-02-09 | ||
| JP2011521818A JP5635506B2 (ja) | 2009-07-08 | 2010-07-06 | フィルタ回路及びこれを備えた光ディスク装置 |
| PCT/JP2010/004421 WO2011004591A1 (ja) | 2009-07-08 | 2010-07-06 | フィルタ回路及びこれを備えた光ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011004591A1 true JPWO2011004591A1 (ja) | 2012-12-20 |
| JP5635506B2 JP5635506B2 (ja) | 2014-12-03 |
Family
ID=43428946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011521818A Expired - Fee Related JP5635506B2 (ja) | 2009-07-08 | 2010-07-06 | フィルタ回路及びこれを備えた光ディスク装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8350619B2 (ja) |
| JP (1) | JP5635506B2 (ja) |
| CN (1) | CN102474240A (ja) |
| WO (2) | WO2011004512A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI483544B (zh) * | 2012-03-16 | 2015-05-01 | Upi Semiconductor Corp | 電容放大電路及其操作方法 |
| US8878601B2 (en) * | 2012-05-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power supply circuit with positive and negative feedback loops |
| US9184957B2 (en) | 2012-12-27 | 2015-11-10 | Intel Corporation | High speed receivers circuits and methods |
| CN104092360B (zh) * | 2014-06-30 | 2017-05-17 | 成都芯源系统有限公司 | 跨导调整电路、跨导型误差放大单元及开关型功率变换器 |
| US9898028B2 (en) * | 2014-11-20 | 2018-02-20 | Qualcomm Incorporated | Low voltage, highly accurate current mirror |
| US9503052B1 (en) | 2015-04-28 | 2016-11-22 | Mediatek Inc. | Frequency selective circuit |
| JP7199967B2 (ja) * | 2016-11-11 | 2023-01-06 | 浜松ホトニクス株式会社 | 光検出装置 |
| DE102018129910A1 (de) | 2018-11-27 | 2020-05-28 | Intel Corporation | Konzept für einen gepufferten umgedrehten Spannungsfolger und für einen Spannungsregler mit niedrigem Dropout |
| US11106233B1 (en) * | 2020-01-28 | 2021-08-31 | Analog Devices, Inc. | Current mirror arrangements with reduced input impedance |
| US11296678B1 (en) * | 2020-12-29 | 2022-04-05 | Qualcomm Incorporated | Complementary current-mode biquad with high linearity |
| US12113499B2 (en) * | 2022-12-20 | 2024-10-08 | Qualcomm Incorporated | Wideband current-mode low-pass filter circuits |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09261004A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 集積化フィルタ回路 |
| SE508697C2 (sv) * | 1996-07-19 | 1998-10-26 | Ericsson Telefon Ab L M | Förfarande och anordning för tidskontinuerlig filtrering i digital CMOS-process |
| JP5021866B2 (ja) * | 2001-03-28 | 2012-09-12 | カウンシル オブ サイエンティフィク アンド インダストリアル リサーチ | 低電圧、低電力および高性能のｉｉ型電流コンベヤのための模擬回路レイアウト |
| JP3953009B2 (ja) | 2003-09-12 | 2007-08-01 | ソニー株式会社 | トランスコンダクタンス調整回路 |
| US7049882B2 (en) * | 2004-02-03 | 2006-05-23 | Broadcom Corporation | Transmitter IF section and method enabling IF output signal amplitude that is less sensitive to process, voltage, and temperature |
| US7298221B2 (en) * | 2005-02-22 | 2007-11-20 | Integrated Device Technology, Inc. | Phase-locked loop circuits with current mode loop filters |
-
2010
- 2010-02-09 WO PCT/JP2010/000798 patent/WO2011004512A1/ja active Application Filing
- 2010-07-06 JP JP2011521818A patent/JP5635506B2/ja not_active Expired - Fee Related
- 2010-07-06 WO PCT/JP2010/004421 patent/WO2011004591A1/ja active Application Filing
- 2010-07-06 CN CN2010800306021A patent/CN102474240A/zh active Pending
-
2011
- 2011-12-28 US US13/338,787 patent/US8350619B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120098574A1 (en) | 2012-04-26 |
| WO2011004512A1 (ja) | 2011-01-13 |
| WO2011004591A1 (ja) | 2011-01-13 |
| JP5635506B2 (ja) | 2014-12-03 |
| CN102474240A (zh) | 2012-05-23 |
| US8350619B2 (en) | 2013-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5635506B2 (ja) | フィルタ回路及びこれを備えた光ディスク装置 | |
| US9166541B2 (en) | Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier | |
| US7075362B2 (en) | Noise cancellation circuits and methods | |
| WO2010100741A1 (ja) | 光通信装置 | |
| JP4884018B2 (ja) | 増幅装置、および光ディスクドライブ装置 | |
| US20130169361A1 (en) | Multi-Stage Fully Differential Amplifier with Controlled Common Mode Voltage | |
| US8841970B2 (en) | Low GM transconductor | |
| JP2007043654A (ja) | 可変トランスコンダクタンス回路 | |
| WO2013119464A1 (en) | Apparatus and methods for reducing output noise of a signal channel | |
| US8816773B2 (en) | Offset current trim circuit | |
| US8067982B2 (en) | Transconductance amplifier with improved linearity | |
| JP2006314059A (ja) | 半導体装置 | |
| JP3442613B2 (ja) | 可変利得増幅器 | |
| JP4721928B2 (ja) | 可変トランスコンダクタ | |
| JP2011082825A (ja) | フィルタ回路 | |
| US7102433B2 (en) | Boosting circuit | |
| JP3687046B2 (ja) | 電子装置 | |
| JP2004088742A (ja) | オフセット制御回路及び信号処理装置 | |
| JP2011077905A (ja) | ドライバ回路および光ディスク装置 | |
| KR100207784B1 (ko) | 전달 컨턱턴스를 이용한 시간 지연 장치 | |
| Pandey | A CMOS 500MHz continuous-time fourth order 0.05 degree equiripple linear phase filter with automatic tuning | |
| JP6173756B2 (ja) | 増幅回路 | |
| JP4598459B2 (ja) | 入力回路 | |
| JP2010063072A (ja) | 電圧電流変換回路 | |
| Li | A Design Approach for 1.8 v Low Voltage High Bandwidth CMOS Continuous-Time Filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130410 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140514 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141016 |
|
| LAPS | Cancellation because of no payment of annual fees |