JPWO2009153956A1 - バランを有する半導体装置 - Google Patents

バランを有する半導体装置 Download PDF

Info

Publication number
JPWO2009153956A1
JPWO2009153956A1 JP2010517707A JP2010517707A JPWO2009153956A1 JP WO2009153956 A1 JPWO2009153956 A1 JP WO2009153956A1 JP 2010517707 A JP2010517707 A JP 2010517707A JP 2010517707 A JP2010517707 A JP 2010517707A JP WO2009153956 A1 JPWO2009153956 A1 JP WO2009153956A1
Authority
JP
Japan
Prior art keywords
film
balun
balanced
unbalanced
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010517707A
Other languages
English (en)
Inventor
信二 宇治田
信二 宇治田
健志 福田
健志 福田
酒井　啓之
啓之 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2009153956A1 publication Critical patent/JPWO2009153956A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

導電性の半導体基板（１２）上に、誘電体膜（１３ｂ）、不平衡信号を伝送する不平衡線路（１４）、および平衡信号を伝送する平衡線路（１５、１６）を配置してなるバラン（１１）を有する半導体集積回路装置（１０）であって、不平衡線路（１４）および平衡線路（１５、１６）は誘電体膜（１３ｂ）の一部であるナノコンポジット膜（１７）を介して対向配置され、不平衡線路（１４）および平衡線路（１５、１６）で挟まれたナノコンポジット膜（１７）は、誘電体膜（１３ｂ）の他の部分と比べて比誘電率が高く形成されている。これにより、バラン（１１）以外の伝送線路や受動素子同士の電磁結合を抑圧できるので、広帯域で小型なバランを有する半導体装置が提供される。

Description

本発明は、各種通信機器やレーダ等の高周波半導体装置内のＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップに搭載される小型化されたバランを有する半導体装置に関するものである。
バランとは、不平衡伝送線路を伝搬する不平衡信号と平衡伝送線路を伝搬する平衡信号とを相互に変換するためのものであり、インピーダンス変換をも行い得る。例えば、バランの不平衡端子に不平衡信号を入力した場合、バランの平衡端子には、互いに位相が１８０度異なり（逆相）、振幅が等しい一対の平衡信号が出力されることとなる。また、半導体チップ内でも半導体内層配線でバランは構成される。
ＧＨｚ（ギガヘルツ）対応のバランとして、基板上に多層配線技術を駆使して製造したものがある。
図７（Ａ）〜図７（Ｃ）はそのようなバランの従来例を示す図であり、図７（Ａ）は平面図、図７（Ｂ）、図７（Ｃ）はそれぞれ別の角度で切断した縦断面図である。なお、図７（Ａ）〜図７（Ｃ）において、Ｘは基板主面における横方向、Ｙは基板主面における縦方向、Ｚは基板主面に対する垂直方向である。
バラン６１は、誘電体膜６２、誘電体膜６２の表面に選択的に形成されたアース配線膜６３、アース配線膜６３上を含め誘電体膜６２上に形成された誘電体膜６４、および誘電体膜６４の表面に選択的に形成された平衡配線膜６５を有する。平衡配線膜６５の端部６５ａは端子Ｐｏｒｔ２と接続され、端部６５ｂは端子Ｐｏｒｔ３と接続されている。
バラン６１は、さらに、平衡配線膜６５上を含め、誘電体膜６４上に形成された誘電体膜６６、および誘電体膜６６上に選択的に形成された不平衡配線膜６７を有する。不平衡配線膜６７と平衡配線膜６５とが誘電体膜６６を介して対向して配置され、電磁結合部分６８を構成している。
不平衡配線膜６７の一端が不平衡線路の端子Ｐｏｒｔ１と接続され、不平衡配線膜６７の他端部近傍が、第３、第２の誘電体膜６６、６４を貫通するスルーホール（あるいはビアホール）６９を介してアース配線膜６３に接続されている。
誘電体膜６６を貫通するように形成されたスルーホール（或いはビアホール）７０で、平衡配線膜６５の端部６５ａ、６５ｂと外付けコンデンサ７１の電極とを接続する。
このように構成されたバラン６１によれば、端子Ｐｏｒｔ１から不平衡配線膜６７に入力された高周波信号は、不平衡配線膜６７と平衡配線膜６５とが対向する電磁結合部分６８での電磁結合により平衡配線膜６５に伝搬され、平衡線路の端子Ｐｏｒｔ２、Ｐｏｒｔ３からそれぞれ１８０°位相のずれた平衡信号として出力される。
また、近年微細化技術の進歩に伴い、Ｓｉ系半導体基板上での高周波回路の開発が進んできているが、Ｓｉ系半導体基板は基板抵抗が低いため、伝送線路やインダクタ等の受動素子の損失が大きいことが課題となっている。そのため、Ｓｉ系半導体基板の影響を遮断するために、伝送線路や受動素子を形成する配線層より下方の配線層をグランドとする手法が用いられている。
この手法をバランに用いた場合、バランを構成する配線層とグランドとの距離が近くなるため、同相インピーダンスＺｅが小さくなる。このため、同相インピーダンスＺｅと差動インピーダンスＺｏの比であるＺｅ／Ｚｏが小さくなる。このことは、バランを広帯域化するためには、Ｚｅ／Ｚｏの値を大きくとる必要がある観点から、好ましくない。
バランの不平衡線路と平衡線路の差動インピーダンスＺｏを小さくすることで、Ｚｅ／Ｚｏを大きくすることができる。バランの不平衡線路と平衡線路を同一平面状に配置した場合、不平衡線路と平衡線路の配線間隔は、配線を形成するリソグラフィ技術の精度によるため、隣接配線膜の間隔を十分狭くすることができず、差動インピーダンスＺｏを小さくするのには限界がある。
図７（Ａ）〜図７（Ｃ）に示す従来例のバランは、この限界を克服するために有効である。すなわち、不平衡配線膜６７と平衡配線膜６５を、誘電体膜６６を介して積層方向に形成することで、同一平面状にバランを形成した場合よりも、不平衡配線膜６７と平衡配線膜６５の間隔を狭くすることができる。そのため、不平衡配線膜６７と平衡配線膜６５の電磁結合度を高めることにより、差動インピーダンスＺｏを小さくすることができ、バランの広帯域化につながる。
特開２００４−２７４１７２号公報
図７のバランでは、誘電体膜６６を介して不平衡配線膜６７と平衡配線膜６５を積層方向に配置することで、誘電体膜６６の膜厚を薄くし、不平衡配線膜６７と平衡配線膜６５の電磁結合を高めて差動インピーダンスＺｏを小さくすることができる。
しかし、バラン以外の伝送線路や受動素子等の線路がそれぞれ誘電体膜６６を介して異なる配線層で形成されている場合、誘電体膜６６の膜厚を薄くすることで、それらの線路間の電磁結合が大きくなり、線路の特性に悪影響を及ぼす。そのため、バランの特性を向上するためのみで、誘電体膜６６を薄くすることができず、バラン設計の自由度がないという問題がある。
本発明は、上記の問題点を鑑みて、異なる配線層で形成されたバラン以外の配線同士の電磁結合に影響を及ぼさず、バランの不平衡線路と平衡線路間の電磁結合のみを高め、同相インピーダンスＺｅと差動インピーダンスＺｏの比Ｚｅ／Ｚｏを大きくすることにより、広帯域で小型なバランを有する半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、半導体基板上に、誘電体膜、不平衡信号を伝送する不平衡線路、および平衡信号を伝送する一対の平衡線路を配置してなるバランを有し、前記不平衡線路および前記一対の平衡線路は前記誘電体膜の一部を介して対向配置され、前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた部分は、前記誘電体膜の他の部分と比べて比誘電率が高く形成されている。
また、前記半導体装置において、前記不平衡線路、前記誘電体膜、および前記一対の平衡線路は、前記半導体基板上に積層形成されていてもよく、また、前記不平衡線路および前記一対の平衡線路は同一の配線層に形成され、前記不平衡線路および前記一対の平衡線路の間に前記誘電体膜が充填されていてもよい。
この構成により、本発明のバランは、高い比誘電率を持つ誘電体膜を、少なくともバラン形成領域の不平衡線路と平衡線路の間にのみ選択的に形成することで、不平衡線路と平衡線路間の誘電体膜の膜厚を薄くすることなく、不平衡線路と平衡線路間の電磁結合を高め、差動インピーダンスＺｏを小さくすることができる。よって、バラン形成領域にのみ、高い比誘電率を持つ誘電体膜を形成しているので、バラン以外の他配線同士の電磁結合が高まることはない。
また、高誘電体膜の高い比誘電率により、バランを構成する線路長を短縮することができ、さらにバランの小型化が可能となる。
また、前記半導体装置は、さらに、前記不平衡線路および前記一対の平衡線路と前記半導体基板との間に接地電極膜を有していてもよく、さらに、前記接地電極膜とは異なる接地電極膜を、前記不平衡線路および前記一対の平衡線路の前記半導体基板と反対側に有していてもよい。
また、前記半導体装置において、前記誘電体膜、前記不平衡線路、および前記一対の平衡線路は、主プロセスにてあらかじめ所定の回路素子を含む主回路が形成された前記半導体基板上に、厚膜再配線プロセスにて形成されるとしてもよい。
また、前記半導体装置において、前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた前記部分は、第１の材料からなる粒子が第２の材料中に分散したナノコンポジット膜であってもよい。
また、前記誘電体膜は、前記第２の材料からなり、前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた前記部分に前記第１の材料が分散されることで、前記部分が前記ナノコンポジット膜に改質されていてもよい。
ここで、前記第１の材料の粒径は、１ｎｍ以上かつ２００ｎｍ以下であることが好ましい。また、前記第１の材料は、セラミクスであってもよい。この場合において、セラミクスは、チタン酸ストロンチウムまたはチタン酸バリウムストロンチウムであってもよい。
また、前記第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン、またはポリフェニレンオキシドであってもよい。
本発明のバランを有する半導体装置によれば、異なる配線層で形成されたバラン以外の配線同士の電磁結合を高めることなく、バランの不平衡線路と平衡線路の電磁結合のみを高めて、広帯域で小型な半導体装置を提供することができる。
図１は、本発明の実施の形態に係るバランの構成の一例を示す断面図である。 図２は、本発明の実施の形態に係るバランの回路構成を示す回路図である。 図３（Ａ）は、本発明の実施の形態に係るバランにおける誘電体膜の比誘電率に対する平衡線路の長さおよびバランの帯域を示すグラフであり、図３（Ｂ）は、本発明の実施の形態に係るバランにおける誘電体膜の比誘電率に対する周波数特性を示すグラフである。 図４は、本発明の実施の形態に係るバランの他の回路構成を示す回路図である。 図５（Ａ）および（Ｂ）は、本発明の変形例に係るバランの構成の一例を示す平面図および断面図である。 図６は、厚膜再配線プロセスでバランが形成された半導体集積回路装置の構成の一例を示す断面図である。 図７（Ａ）、（Ｂ）、および（Ｃ）は、従来のバランの構成の一例を示す平面図および２方向から見た断面図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態に係るバラン１１を有する半導体集積回路装置１０の構成の一例を示す断面図である。
図２は、図１のバラン１１の回路構成を示す回路図である。
図１の半導体集積回路装置１０は、バラン１１、半導体基板１２、誘電体膜１３ａ、１３ｂ、１３ｃ、不平衡信号が伝送される不平衡線路１４、平衡信号が伝送される平衡線路１５、１６、ナノコンポジット膜（高誘電体膜）１７、不平衡信号入力（出力）端１８、平衡信号出力（入力）端１９ａ、１９ｂ、および接地電極膜２０、２１を有する。
半導体基板１２上には、誘電体膜が設けられるべき位置である誘電体層と、配線膜が設けられるべき位置である配線層とが積層方向に交互に規定され、配線膜である不平衡線路１４と平衡線路１５、１６とは、誘電体膜１３ｂの両側の異なる配線層に形成される。
不平衡線路１４と平衡線路１５、１６間の誘電体膜１３ｂを、少なくともバラン１１の形成領域においてのみ選択的に、他の部分に比べて高い比誘電率を持つナノコンポジット膜１７としている。ここで、バラン１１の形成領域とは、誘電体膜１３ｂの不平衡線路１４と平衡線路１５、１６とで挟まれた部分のことである。また、少なくともバラン１１の形成領域のみとは、誘電体膜１３ｂの一部分であって、かつ不平衡線路１４と平衡線路１５、１６とで挟まれた部分を完全に含む領域を意味している。
接地電極膜２０、２１は少なくとも不平衡線路１４と平衡線路１５、１６とで構成されるバラン１１の面積よりも大きいものとする。
不平衡線路１４は、積層方向から見て平衡線路１５、１６と平行に、対向するように配置されており、不平衡線路１４は、その一端に不平衡信号入力（出力）端１８が接続され、他端は開放されている。平衡線路１５は一端に平衡信号出力（入力）端１９ａが接続され、他端はキャパシタ２２を介して接地されている。平衡線路１６は一端に平衡信号出力（入力）端１９ｂが接続され、他端はキャパシタ２３を介して接地されている。キャパシタ２２、２３により、グランドとのインピーダンス整合をとっている。
キャパシタ２２、２３は、例えばＭＩＭ（金属、絶縁膜、金属）容量素子などにより、半導体集積回路装置１０内に形成される。図１において、キャパシタ２２、２３の図示は省略される。
本実施形態のバラン１１は、ナノコンポジット膜１７を使用している。ここでいうナノコンポジット膜とは、比誘電率が大きい第１の材料からなる微細粒子が、比誘電率及び誘電損失が小さい第２の材料中に分散した材料からなる膜である。本実施形態では、第１の材料にチタン酸ストロンチウム（ＳＴＯ）を用い、第２の材料にＢＣＢ（ベンゾシクロブテン）を用いた例について説明する。ナノコンポジット膜の比誘電率は、ＢＣＢ膜中に分散させる微細粒子の比誘電率及び散量によって制御することができる。このため、比誘電率を数十から数千の範囲で自由に設定することができる。
さらに、ナノコンポジット膜は、ベースがＢＣＢ膜であるため、ＢＣＢ膜と同様にスピンコート法により容易に形成することができる。このため、従来の製造工程を変更することなく用いることが可能である。また、ＢＣＢ膜にＳＴＯを分散させて形成するため、特定の領域を選択してナノコンポジット膜を形成することも可能である。
つまり、誘電体膜１３ｂをＢＣＢにて構成し、誘電体膜１３ｂの少なくともバラン１１の形成領域のみに、選択的にＳＴＯを分散させることで、誘電体膜１３ｂの一部をナノコンポジット膜１７に改質できる。以下で用いられる、誘電体膜１３ｂにナノコンポジット膜１７を導入するという表現は、誘電体膜１３ｂをナノコンポジット膜１７に改質することを含んでいる。
誘電体膜１３ｂを、少なくともバラン１１の形成領域においてのみ比誘電率の高いナノコンポジット膜１７としたことにより、誘電体膜１３ｂの膜厚を薄くすることなく不平衡線路１４と平衡線路１５、１６間の電磁結合を高め、差動インピーダンスＺｏを小さくすることができる。
また、誘電体膜１３ｂのナノコンポジット膜１７に改質されない他の部分では、ナノコンポジット膜１７の比誘電率よりも低いＢＣＢの比誘電率が維持されるので、バラン以外の他配線を自由に設けることができる。
Ｚｅ／Ｚｏを大きくすることにより、バランの広帯域化が可能となる。さらに、比誘電率の高いナノコンポジット膜１７を用いることにより、バランの配線長を短縮することができるため、バランサイズの小型化が可能となる。また、誘電体膜１３ｂの膜厚を薄くする必要がないため、誘電体膜１３ｂの両側の配線層に存在するバラン以外の配線同士の電磁結合の増加を防ぐことができる。
本実施の形態のバランは例えば２６ＧＨｚの信号伝送用として設計している。
図３（Ａ）は、誘電体膜１３ｂにナノコンポジット膜１７を導入しない場合、および比誘電率εが、それぞれ１０、２５、５０であるナノコンポジット膜１７を導入した場合について、バラン１１の平衡線路１５、１６のそれぞれの長さ［μｍ］とバラン１１の帯域［ＧＨｚ］とを示したグラフである。
図３（Ａ）において、平衡線路１５、１６のそれぞれの長さは白丸および実線で示される。また、バラン１１の帯域は黒丸および破線で示される。
平衡線路１５、１６のそれぞれの長さは、バランの入力インピーダンスＺｉｎ（アドミタンスＹｉｎ）、出力インピーダンスＺｏｕｔ（アドミタンスＹｏｕｔ）、同相インピーダンスＺｏｅ（アドミタンスＹｏｅ）、差動インピーダンスＺｏｏ（アドミタンスＹｏｏ）に依存する。その依存式は、
Figure 2009153956
 で示される。上記（Ａ）、（Ｂ）の式を解くことにより、平衡線路１５、１６の長さを求めることが出来る。式中でのθは電気長を表しており、平衡線路１５、１６それぞれの長さは、Ｌ＝（λ0／√ε）×（θ／２π）で求められる。λ0は伝送する信号の周波数である２６ＧＨｚに対応する波長であり、εは不平衡線路、平衡線路の電磁結合に関わる全ての誘電体膜（誘電体膜１３ａ、１３ｂ、１３ｃ、ナノコンポジット膜１７など）を考慮して導出した比誘電率を示している。式中のωｃ１、ωｃ２は、本実施の形態では０に設定している。
ナノコンポジット膜１７を導入しない場合の誘電体膜１３ｂの比誘電率は、ＢＣＢ膜の比誘電率２．７である。バラン１１の断面構造は、ナノコンポジット膜１７の比誘電率に関わらず同じであるとした。
このグラフに示されるように、本実施の形態のバラン１１によれば、ナノコンポジット膜１７を導入しない場合、平衡線路１５、１６のそれぞれの長さは１４００μｍ、帯域は２０．３ＧＨｚであったが、ε＝５０の比誘電率を持つナノコンポジット膜１７を導入した場合、平衡線路１５、１６のそれぞれの長さは４９０μｍ、帯域は２７．９ＧＨｚと向上した。
図３（Ｂ）は、ナノコンポジット膜１７を導入せず、比誘電率ε＝２．７のＢＣＢ膜を用いた場合と、比誘電率ε＝５０のナノコンポジット膜１７を導入した場合の信号反射量［ｄＢ］の周波数依存性を示すグラフである。このグラフから、比誘電率ε＝５０のナノコンポジット膜１７を導入することにより、信号反射量が減り、伝送特性が広帯域化している様子が確認できる。
図４は、本実施形態のバランの他の回路構成を示す回路図である。平衡信号出力（入力）端１９ａと平衡信号出力（入力）端１９ｂとの間は、キャパシタ２５を介して接続されている。また、不平衡線路１４の不平衡信号入力（出力）端１８と異なる端部をキャパシタ２４を介して接地している。キャパシタ２５の容量パラメータωｃ１を式（Ａ）、（Ｂ）に代入することにより、さらなるバランの小型化が可能である。本実施形態のバランは、このような回路構成を用いても良い。
図５（Ａ）、図５（Ｂ）は、本発明の変形例にかかるバラン１１ａの構成の一例を示す図であり、図５（Ａ）はバラン１１ａの平面図、図５（Ｂ）はバラン１１ａのＡＡ’断面図である。図５（Ａ）、図５（Ｂ）において図１と同じ構成要素には同一の符号を附すことにより説明を省略する。
半導体基板１２上に誘電体膜１３ａを形成し、その誘電体膜１３ａ上の同一の配線層に不平衡線路１４と平衡線路１５、１６とを配置する。誘電体膜１３ｂの少なくとも不平衡線路１４と平衡線路１５、１６との間のみをナノコンポジット膜１７とすることにより、不平衡線路１４と平衡線路１５、１６間の電磁結合を強め、差動インピーダンスＺｏを小さくする。
半導体基板１２と誘電体膜１３ａとの間の配線層に接地電極膜２６を形成して、半導体基板１２の影響を遮断している。接地電極膜２６は、少なくとも、不平衡線路１４、平衡線路１５、１６が同一平面状に構成されているバラン１１の面積よりも大きいものとする。
バラン１１ａは、回路構成において図２または図４と同じであり、不平衡線路１４の一端に不平衡信号入力（出力）端１８が接続され、他端は開放されている。平衡線路１５は一端に平衡信号出力（入力）端１９ａが接続され、他端はキャパシタ２２を介して接地されている。平衡線路１６は一端に平衡信号出力（入力）端１９ｂが接続され、他端はキャパシタ２３を介して接地されている。図５（Ａ）、図５（Ｂ）において、キャパシタ２２、２３の図示は省略される。
不平衡線路１４および平衡線路１５、１６を配置した配線層上に誘電体膜１３ｂを形成する。
同一配線層に不平衡線路１４と平衡線路１５、１６とを配置するバラン１１ａの構成では、不平衡線路１４と平衡線路１５、１６との間隔がリソグラフィ技術に律速され、十分狭くできないことを課題の項で説明した。このため、従来は、不平衡線路１４と平衡線路１５、１６間の差動インピーダンスＺｏを小さくするのに限界があった。
これに対し、バラン１１ａの構成では、不平衡線路１４と平衡線路１５、１６との間にナノコンポジット膜１７を形成することにより、不平衡線路１４と平衡線路１５、１６との間の間隔を狭めずに電磁結合を高めることができ、差動インピーダンスＺｏの値を従来よりも小さくすることができる。これにより、バランの広帯域化、さらに小型化が可能となる。
以上、本発明のバランについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。
例えば、本実施の形態のバランを、半導体集積回路装置の製造において、主プロセスに後続して行われる厚膜再配線プロセスで形成してもよい。
図６は、厚膜再配線プロセスでバラン１１が形成された半導体集積回路装置１０ｂの構成の一例を示す断面図である。
半導体集積回路装置１０ｂは、主プロセスで、あらかじめ半導体基板１２上に所定の回路素子を含む主回路３０を形成した後、厚膜再配線プロセスで、例えば図１に示されるバラン１１を含む接地電極膜２０から上部の構造を形成することにより製造される。
このように構成される半導体集積回路装置１０ｂでは、主回路３０とバラン１１とが積層方向に重ねて配置されることで、バラン設計の自由度が高まるとともに、半導体集積回路装置全体の小型化が達成される。
なお、図１および図６に示されるバラン１１では、不平衡線路１４が、平衡線路１５、１６と比べて、半導体基板１２に近い位置に配置されるとしたが、不平衡線路１４が、平衡線路１５、１６と比べて、半導体基板１２から遠い位置に配置されてもよい。
また、本実施形態のバランにおいて、半導体基板１２はシリコン等の導電性の基板であれば好ましい。
本実施形態のバランにおいて、バランを構成する不平衡線路１４と平衡線路１５、１６はマイクロストリップ線路であってもコプレーナ線路であっても良い。
本実施形態のバランにおいて、バランを構成する線路がスパイラル状であっても、メアンダ状であっても良い。
また、本実施形態において、ナノコンポジット膜に用いる第１の材料にＳＴＯを用いたが、比誘電率が大きく、微細粒子に加工できるものであればどのようなものでも良い。例えば、チタン酸バリウムストロンチウム（ＢＳＴ）またはチタン酸バリウム（ＢＴＯ）等を用いることができ、その他にも比誘電率が数十から数百程度のセラミクス等を用いることができる。また、比誘電率が異なる複数の材料を用いても良い。
第１の材料の粒径は、第２の材料中に練りこみ分散させることができればよく、粒径が小さいほど好ましい。具体的には、１μｍ以下が好ましく、１ｎｍ〜２００ｎｍ程度の範囲であれば特に良好な特性を得ることができる。
また、第１の材料の濃度は、必要とする比誘電率により選択すればよいが、例えばＳＴＯとＢＣＢとの組み合わせの場合には９０％程度まで高くすることができる。
第２の材料は、比誘電率及び誘電損失が低い材料であればよく、ＢＣＢに代えて、ポリイミド、テトラフルオロエチレンまたはポリフェニレンオキシド等を用いることができる。
本発明に係るバランによれば、広帯域で小型なＭＭＩＣを実現でき、マイクロ波、準ミリ波、ミリ波帯におけるレーダシステムや無線通信システムに利用できる。
１０、１０ｂ 半導体集積回路装置
１１、１１ａ バラン
１２ 半導体基板
１３ａ、１３ｂ、１３ｃ 誘電体膜
１４ 不平衡線路
１５、１６ 平衡線路
１７ ナノコンポジット膜
１８ 不平衡信号入力（出力）端
１９ａ、１９ｂ 平衡信号出力（入力）端
２０、２１、２６ 接地電極膜
２２〜２５ キャパシタ
３０ 主回路
６１ バラン
６２、６４、６６ 誘電体膜
６３ アース配線膜
６５ 平衡配線膜
６５ａ、６５ｂ 端部
６７ 不平衡配線膜
６８ 電磁結合部分
６９、７０ スルーホール
７１ 外付けコンデンサ
本発明は、各種通信機器やレーダ等の高周波半導体装置内のＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップに搭載される小型化されたバランを有する半導体装置に関するものである。
バランとは、不平衡伝送線路を伝搬する不平衡信号と平衡伝送線路を伝搬する平衡信号とを相互に変換するためのものであり、インピーダンス変換をも行い得る。例えば、バランの不平衡端子に不平衡信号を入力した場合、バランの平衡端子には、互いに位相が１８０度異なり（逆相）、振幅が等しい一対の平衡信号が出力されることとなる。また、半導体チップ内でも半導体内層配線でバランは構成される。
ＧＨｚ（ギガヘルツ）対応のバランとして、基板上に多層配線技術を駆使して製造したものがある。
図７（Ａ）〜図７（Ｃ）はそのようなバランの従来例を示す図であり、図７（Ａ）は平面図、図７（Ｂ）、図７（Ｃ）はそれぞれ別の角度で切断した縦断面図である。なお、図７（Ａ）〜図７（Ｃ）において、Ｘは基板主面における横方向、Ｙは基板主面における縦方向、Ｚは基板主面に対する垂直方向である。
バラン６１は、誘電体膜６２、誘電体膜６２の表面に選択的に形成されたアース配線膜６３、アース配線膜６３上を含め誘電体膜６２上に形成された誘電体膜６４、および誘電体膜６４の表面に選択的に形成された平衡配線膜６５を有する。平衡配線膜６５の端部６５ａは端子Ｐｏｒｔ２と接続され、端部６５ｂは端子Ｐｏｒｔ３と接続されている。
バラン６１は、さらに、平衡配線膜６５上を含め、誘電体膜６４上に形成された誘電体膜６６、および誘電体膜６６上に選択的に形成された不平衡配線膜６７を有する。不平衡配線膜６７と平衡配線膜６５とが誘電体膜６６を介して対向して配置され、電磁結合部分６８を構成している。
不平衡配線膜６７の一端が不平衡線路の端子Ｐｏｒｔ１と接続され、不平衡配線膜６７の他端部近傍が、第３、第２の誘電体膜６６、６４を貫通するスルーホール（あるいはビアホール）６９を介してアース配線膜６３に接続されている。
誘電体膜６６を貫通するように形成されたスルーホール（或いはビアホール）７０で、平衡配線膜６５の端部６５ａ、６５ｂと外付けコンデンサ７１の電極とを接続する。
このように構成されたバラン６１によれば、端子Ｐｏｒｔ１から不平衡配線膜６７に入力された高周波信号は、不平衡配線膜６７と平衡配線膜６５とが対向する電磁結合部分６８での電磁結合により平衡配線膜６５に伝搬され、平衡線路の端子Ｐｏｒｔ２、Ｐｏｒｔ３からそれぞれ１８０°位相のずれた平衡信号として出力される。
また、近年微細化技術の進歩に伴い、Ｓｉ系半導体基板上での高周波回路の開発が進んできているが、Ｓｉ系半導体基板は基板抵抗が低いため、伝送線路やインダクタ等の受動素子の損失が大きいことが課題となっている。そのため、Ｓｉ系半導体基板の影響を遮断するために、伝送線路や受動素子を形成する配線層より下方の配線層をグランドとする手法が用いられている。
この手法をバランに用いた場合、バランを構成する配線層とグランドとの距離が近くなるため、同相インピーダンスＺｅが小さくなる。このため、同相インピーダンスＺｅと差動インピーダンスＺｏの比であるＺｅ／Ｚｏが小さくなる。このことは、バランを広帯域化するためには、Ｚｅ／Ｚｏの値を大きくとる必要がある観点から、好ましくない。
バランの不平衡線路と平衡線路の差動インピーダンスＺｏを小さくすることで、Ｚｅ／Ｚｏを大きくすることができる。バランの不平衡線路と平衡線路を同一平面状に配置した場合、不平衡線路と平衡線路の配線間隔は、配線を形成するリソグラフィ技術の精度によるため、隣接配線膜の間隔を十分狭くすることができず、差動インピーダンスＺｏを小さくするのには限界がある。
図７（Ａ）〜図７（Ｃ）に示す従来例のバランは、この限界を克服するために有効である。すなわち、不平衡配線膜６７と平衡配線膜６５を、誘電体膜６６を介して積層方向に形成することで、同一平面状にバランを形成した場合よりも、不平衡配線膜６７と平衡配線膜６５の間隔を狭くすることができる。そのため、不平衡配線膜６７と平衡配線膜６５の電磁結合度を高めることにより、差動インピーダンスＺｏを小さくすることができ、バランの広帯域化につながる。
特開２００４−２７４１７２号公報
図７のバランでは、誘電体膜６６を介して不平衡配線膜６７と平衡配線膜６５を積層方向に配置することで、誘電体膜６６の膜厚を薄くし、不平衡配線膜６７と平衡配線膜６５の電磁結合を高めて差動インピーダンスＺｏを小さくすることができる。
しかし、バラン以外の伝送線路や受動素子等の線路がそれぞれ誘電体膜６６を介して異なる配線層で形成されている場合、誘電体膜６６の膜厚を薄くすることで、それらの線路間の電磁結合が大きくなり、線路の特性に悪影響を及ぼす。そのため、バランの特性を向上するためのみで、誘電体膜６６を薄くすることができず、バラン設計の自由度がないという問題がある。
本発明は、上記の問題点を鑑みて、異なる配線層で形成されたバラン以外の配線同士の電磁結合に影響を及ぼさず、バランの不平衡線路と平衡線路間の電磁結合のみを高め、同相インピーダンスＺｅと差動インピーダンスＺｏの比Ｚｅ／Ｚｏを大きくすることにより、広帯域で小型なバランを有する半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、半導体基板上に、誘電体膜、不平衡信号を伝送する不平衡線路、および平衡信号を伝送する一対の平衡線路を配置してなるバランを有し、前記不平衡線路および前記一対の平衡線路は前記誘電体膜の一部を介して対向配置され、前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた部分は、前記誘電体膜の他の部分と比べて比誘電率が高く形成されている。
また、前記半導体装置において、前記不平衡線路、前記誘電体膜、および前記一対の平衡線路は、前記半導体基板上に積層形成されていてもよく、また、前記不平衡線路および前記一対の平衡線路は同一の配線層に形成され、前記不平衡線路および前記一対の平衡線路の間に前記誘電体膜が充填されていてもよい。
この構成により、本発明のバランは、高い比誘電率を持つ誘電体膜を、少なくともバラン形成領域の不平衡線路と平衡線路の間にのみ選択的に形成することで、不平衡線路と平衡線路間の誘電体膜の膜厚を薄くすることなく、不平衡線路と平衡線路間の電磁結合を高め、差動インピーダンスＺｏを小さくすることができる。よって、バラン形成領域にのみ、高い比誘電率を持つ誘電体膜を形成しているので、バラン以外の他配線同士の電磁結合が高まることはない。
また、高誘電体膜の高い比誘電率により、バランを構成する線路長を短縮することができ、さらにバランの小型化が可能となる。
また、前記半導体装置は、さらに、前記不平衡線路および前記一対の平衡線路と前記半導体基板との間に接地電極膜を有していてもよく、さらに、前記接地電極膜とは異なる接地電極膜を、前記不平衡線路および前記一対の平衡線路の前記半導体基板と反対側に有していてもよい。
また、前記半導体装置において、前記誘電体膜、前記不平衡線路、および前記一対の平衡線路は、主プロセスにてあらかじめ所定の回路素子を含む主回路が形成された前記半導体基板上に、厚膜再配線プロセスにて形成されるとしてもよい。
また、前記半導体装置において、前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた前記部分は、第１の材料からなる粒子が第２の材料中に分散したナノコンポジット膜であってもよい。
また、前記誘電体膜は、前記第２の材料からなり、前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた前記部分に前記第１の材料が分散されることで、前記部分が前記ナノコンポジット膜に改質されていてもよい。
ここで、前記第１の材料の粒径は、１ｎｍ以上かつ２００ｎｍ以下であることが好ましい。また、前記第１の材料は、セラミクスであってもよい。この場合において、セラミクスは、チタン酸ストロンチウムまたはチタン酸バリウムストロンチウムであってもよい。
また、前記第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン、またはポリフェニレンオキシドであってもよい。
本発明のバランを有する半導体装置によれば、異なる配線層で形成されたバラン以外の配線同士の電磁結合を高めることなく、バランの不平衡線路と平衡線路の電磁結合のみを高めて、広帯域で小型な半導体装置を提供することができる。
図１は、本発明の実施の形態に係るバランの構成の一例を示す断面図である。 図２は、本発明の実施の形態に係るバランの回路構成を示す回路図である。 図３（Ａ）は、本発明の実施の形態に係るバランにおける誘電体膜の比誘電率に対する平衡線路の長さおよびバランの帯域を示すグラフであり、図３（Ｂ）は、本発明の実施の形態に係るバランにおける誘電体膜の比誘電率に対する周波数特性を示すグラフである。 図４は、本発明の実施の形態に係るバランの他の回路構成を示す回路図である。 図５（Ａ）および（Ｂ）は、本発明の変形例に係るバランの構成の一例を示す平面図および断面図である。 図６は、厚膜再配線プロセスでバランが形成された半導体集積回路装置の構成の一例を示す断面図である。 図７（Ａ）、（Ｂ）、および（Ｃ）は、従来のバランの構成の一例を示す平面図および２方向から見た断面図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態に係るバラン１１を有する半導体集積回路装置１０の構成の一例を示す断面図である。
図２は、図１のバラン１１の回路構成を示す回路図である。
図１の半導体集積回路装置１０は、バラン１１、半導体基板１２、誘電体膜１３ａ、１３ｂ、１３ｃ、不平衡信号が伝送される不平衡線路１４、平衡信号が伝送される平衡線路１５、１６、ナノコンポジット膜（高誘電体膜）１７、不平衡信号入力（出力）端１８、平衡信号出力（入力）端１９ａ、１９ｂ、および接地電極膜２０、２１を有する。
半導体基板１２上には、誘電体膜が設けられるべき位置である誘電体層と、配線膜が設けられるべき位置である配線層とが積層方向に交互に規定され、配線膜である不平衡線路１４と平衡線路１５、１６とは、誘電体膜１３ｂの両側の異なる配線層に形成される。
不平衡線路１４と平衡線路１５、１６間の誘電体膜１３ｂを、少なくともバラン１１の形成領域においてのみ選択的に、他の部分に比べて高い比誘電率を持つナノコンポジット膜１７としている。ここで、バラン１１の形成領域とは、誘電体膜１３ｂの不平衡線路１４と平衡線路１５、１６とで挟まれた部分のことである。また、少なくともバラン１１の形成領域のみとは、誘電体膜１３ｂの一部分であって、かつ不平衡線路１４と平衡線路１５、１６とで挟まれた部分を完全に含む領域を意味している。
接地電極膜２０、２１は少なくとも不平衡線路１４と平衡線路１５、１６とで構成されるバラン１１の面積よりも大きいものとする。
不平衡線路１４は、積層方向から見て平衡線路１５、１６と平行に、対向するように配置されており、不平衡線路１４は、その一端に不平衡信号入力（出力）端１８が接続され、他端は開放されている。平衡線路１５は一端に平衡信号出力（入力）端１９ａが接続され、他端はキャパシタ２２を介して接地されている。平衡線路１６は一端に平衡信号出力（入力）端１９ｂが接続され、他端はキャパシタ２３を介して接地されている。キャパシタ２２、２３により、グランドとのインピーダンス整合をとっている。
キャパシタ２２、２３は、例えばＭＩＭ（金属、絶縁膜、金属）容量素子などにより、半導体集積回路装置１０内に形成される。図１において、キャパシタ２２、２３の図示は省略される。
本実施形態のバラン１１は、ナノコンポジット膜１７を使用している。ここでいうナノコンポジット膜とは、比誘電率が大きい第１の材料からなる微細粒子が、比誘電率及び誘電損失が小さい第２の材料中に分散した材料からなる膜である。本実施形態では、第１の材料にチタン酸ストロンチウム（ＳＴＯ）を用い、第２の材料にＢＣＢ（ベンゾシクロブテン）を用いた例について説明する。ナノコンポジット膜の比誘電率は、ＢＣＢ膜中に分散させる微細粒子の比誘電率及び散量によって制御することができる。このため、比誘電率を数十から数千の範囲で自由に設定することができる。
さらに、ナノコンポジット膜は、ベースがＢＣＢ膜であるため、ＢＣＢ膜と同様にスピンコート法により容易に形成することができる。このため、従来の製造工程を変更することなく用いることが可能である。また、ＢＣＢ膜にＳＴＯを分散させて形成するため、特定の領域を選択してナノコンポジット膜を形成することも可能である。
つまり、誘電体膜１３ｂをＢＣＢにて構成し、誘電体膜１３ｂの少なくともバラン１１の形成領域のみに、選択的にＳＴＯを分散させることで、誘電体膜１３ｂの一部をナノコンポジット膜１７に改質できる。以下で用いられる、誘電体膜１３ｂにナノコンポジット膜１７を導入するという表現は、誘電体膜１３ｂをナノコンポジット膜１７に改質することを含んでいる。
誘電体膜１３ｂを、少なくともバラン１１の形成領域においてのみ比誘電率の高いナノコンポジット膜１７としたことにより、誘電体膜１３ｂの膜厚を薄くすることなく不平衡線路１４と平衡線路１５、１６間の電磁結合を高め、差動インピーダンスＺｏを小さくすることができる。
また、誘電体膜１３ｂのナノコンポジット膜１７に改質されない他の部分では、ナノコンポジット膜１７の比誘電率よりも低いＢＣＢの比誘電率が維持されるので、バラン以外の他配線を自由に設けることができる。
Ｚｅ／Ｚｏを大きくすることにより、バランの広帯域化が可能となる。さらに、比誘電率の高いナノコンポジット膜１７を用いることにより、バランの配線長を短縮することができるため、バランサイズの小型化が可能となる。また、誘電体膜１３ｂの膜厚を薄くする必要がないため、誘電体膜１３ｂの両側の配線層に存在するバラン以外の配線同士の電磁結合の増加を防ぐことができる。
本実施の形態のバランは例えば２６ＧＨｚの信号伝送用として設計している。
図３（Ａ）は、誘電体膜１３ｂにナノコンポジット膜１７を導入しない場合、および比誘電率εが、それぞれ１０、２５、５０であるナノコンポジット膜１７を導入した場合について、バラン１１の平衡線路１５、１６のそれぞれの長さ［μｍ］とバラン１１の帯域［ＧＨｚ］とを示したグラフである。
図３（Ａ）において、平衡線路１５、１６のそれぞれの長さは白丸および実線で示される。また、バラン１１の帯域は黒丸および破線で示される。
平衡線路１５、１６のそれぞれの長さは、バランの入力インピーダンスＺｉｎ（アドミタンスＹｉｎ）、出力インピーダンスＺｏｕｔ（アドミタンスＹｏｕｔ）、同相インピーダンスＺｏｅ（アドミタンスＹｏｅ）、差動インピーダンスＺｏｏ（アドミタンスＹｏｏ）に依存する。その依存式は、
Figure 2009153956
 で示される。上記（Ａ）、（Ｂ）の式を解くことにより、平衡線路１５、１６の長さを求めることが出来る。式中でのθは電気長を表しており、平衡線路１５、１６それぞれの長さは、Ｌ＝（λ0／√ε）×（θ／２π）で求められる。λ0は伝送する信号の周波数である２６ＧＨｚに対応する波長であり、εは不平衡線路、平衡線路の電磁結合に関わる全ての誘電体膜（誘電体膜１３ａ、１３ｂ、１３ｃ、ナノコンポジット膜１７など）を考慮して導出した比誘電率を示している。式中のωｃ１、ωｃ２は、本実施の形態では０に設定している。
ナノコンポジット膜１７を導入しない場合の誘電体膜１３ｂの比誘電率は、ＢＣＢ膜の比誘電率２．７である。バラン１１の断面構造は、ナノコンポジット膜１７の比誘電率に関わらず同じであるとした。
このグラフに示されるように、本実施の形態のバラン１１によれば、ナノコンポジット膜１７を導入しない場合、平衡線路１５、１６のそれぞれの長さは１４００μｍ、帯域は２０．３ＧＨｚであったが、ε＝５０の比誘電率を持つナノコンポジット膜１７を導入した場合、平衡線路１５、１６のそれぞれの長さは４９０μｍ、帯域は２７．９ＧＨｚと向上した。
図３（Ｂ）は、ナノコンポジット膜１７を導入せず、比誘電率ε＝２．７のＢＣＢ膜を用いた場合と、比誘電率ε＝５０のナノコンポジット膜１７を導入した場合の信号反射量［ｄＢ］の周波数依存性を示すグラフである。このグラフから、比誘電率ε＝５０のナノコンポジット膜１７を導入することにより、信号反射量が減り、伝送特性が広帯域化している様子が確認できる。
図４は、本実施形態のバランの他の回路構成を示す回路図である。平衡信号出力（入力）端１９ａと平衡信号出力（入力）端１９ｂとの間は、キャパシタ２５を介して接続されている。また、不平衡線路１４の不平衡信号入力（出力）端１８と異なる端部をキャパシタ２４を介して接地している。キャパシタ２５の容量パラメータωｃ１を式（Ａ）、（Ｂ）に代入することにより、さらなるバランの小型化が可能である。本実施形態のバランは、このような回路構成を用いても良い。
図５（Ａ）、図５（Ｂ）は、本発明の変形例にかかるバラン１１ａの構成の一例を示す図であり、図５（Ａ）はバラン１１ａの平面図、図５（Ｂ）はバラン１１ａのＡＡ’断面図である。図５（Ａ）、図５（Ｂ）において図１と同じ構成要素には同一の符号を附すことにより説明を省略する。
半導体基板１２上に誘電体膜１３ａを形成し、その誘電体膜１３ａ上の同一の配線層に不平衡線路１４と平衡線路１５、１６とを配置する。誘電体膜１３ｂの少なくとも不平衡線路１４と平衡線路１５、１６との間のみをナノコンポジット膜１７とすることにより、不平衡線路１４と平衡線路１５、１６間の電磁結合を強め、差動インピーダンスＺｏを小さくする。
半導体基板１２と誘電体膜１３ａとの間の配線層に接地電極膜２６を形成して、半導体基板１２の影響を遮断している。接地電極膜２６は、少なくとも、不平衡線路１４、平衡線路１５、１６が同一平面状に構成されているバラン１１の面積よりも大きいものとする。
バラン１１ａは、回路構成において図２または図４と同じであり、不平衡線路１４の一端に不平衡信号入力（出力）端１８が接続され、他端は開放されている。平衡線路１５は一端に平衡信号出力（入力）端１９ａが接続され、他端はキャパシタ２２を介して接地されている。平衡線路１６は一端に平衡信号出力（入力）端１９ｂが接続され、他端はキャパシタ２３を介して接地されている。図５（Ａ）、図５（Ｂ）において、キャパシタ２２、２３の図示は省略される。
不平衡線路１４および平衡線路１５、１６を配置した配線層上に誘電体膜１３ｂを形成する。
同一配線層に不平衡線路１４と平衡線路１５、１６とを配置するバラン１１ａの構成では、不平衡線路１４と平衡線路１５、１６との間隔がリソグラフィ技術に律速され、十分狭くできないことを課題の項で説明した。このため、従来は、不平衡線路１４と平衡線路１５、１６間の差動インピーダンスＺｏを小さくするのに限界があった。
これに対し、バラン１１ａの構成では、不平衡線路１４と平衡線路１５、１６との間にナノコンポジット膜１７を形成することにより、不平衡線路１４と平衡線路１５、１６との間の間隔を狭めずに電磁結合を高めることができ、差動インピーダンスＺｏの値を従来よりも小さくすることができる。これにより、バランの広帯域化、さらに小型化が可能となる。
以上、本発明のバランについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。
例えば、本実施の形態のバランを、半導体集積回路装置の製造において、主プロセスに後続して行われる厚膜再配線プロセスで形成してもよい。
図６は、厚膜再配線プロセスでバラン１１が形成された半導体集積回路装置１０ｂの構成の一例を示す断面図である。
半導体集積回路装置１０ｂは、主プロセスで、あらかじめ半導体基板１２上に所定の回路素子を含む主回路３０を形成した後、厚膜再配線プロセスで、例えば図１に示されるバラン１１を含む接地電極膜２０から上部の構造を形成することにより製造される。
このように構成される半導体集積回路装置１０ｂでは、主回路３０とバラン１１とが積層方向に重ねて配置されることで、バラン設計の自由度が高まるとともに、半導体集積回路装置全体の小型化が達成される。
なお、図１および図６に示されるバラン１１では、不平衡線路１４が、平衡線路１５、１６と比べて、半導体基板１２に近い位置に配置されるとしたが、不平衡線路１４が、平衡線路１５、１６と比べて、半導体基板１２から遠い位置に配置されてもよい。
また、本実施形態のバランにおいて、半導体基板１２はシリコン等の導電性の基板であれば好ましい。
本実施形態のバランにおいて、バランを構成する不平衡線路１４と平衡線路１５、１６はマイクロストリップ線路であってもコプレーナ線路であっても良い。
本実施形態のバランにおいて、バランを構成する線路がスパイラル状であっても、メアンダ状であっても良い。
また、本実施形態において、ナノコンポジット膜に用いる第１の材料にＳＴＯを用いたが、比誘電率が大きく、微細粒子に加工できるものであればどのようなものでも良い。例えば、チタン酸バリウムストロンチウム（ＢＳＴ）またはチタン酸バリウム（ＢＴＯ）等を用いることができ、その他にも比誘電率が数十から数百程度のセラミクス等を用いることができる。また、比誘電率が異なる複数の材料を用いても良い。
第１の材料の粒径は、第２の材料中に練りこみ分散させることができればよく、粒径が小さいほど好ましい。具体的には、１μｍ以下が好ましく、１ｎｍ〜２００ｎｍ程度の範囲であれば特に良好な特性を得ることができる。
また、第１の材料の濃度は、必要とする比誘電率により選択すればよいが、例えばＳＴＯとＢＣＢとの組み合わせの場合には９０％程度まで高くすることができる。
第２の材料は、比誘電率及び誘電損失が低い材料であればよく、ＢＣＢに代えて、ポリイミド、テトラフルオロエチレンまたはポリフェニレンオキシド等を用いることができる。
本発明に係るバランによれば、広帯域で小型なＭＭＩＣを実現でき、マイクロ波、準ミリ波、ミリ波帯におけるレーダシステムや無線通信システムに利用できる。
１０、１０ｂ 半導体集積回路装置
１１、１１ａ バラン
１２ 半導体基板
１３ａ、１３ｂ、１３ｃ 誘電体膜
１４ 不平衡線路
１５、１６ 平衡線路
１７ ナノコンポジット膜
１８ 不平衡信号入力（出力）端
１９ａ、１９ｂ 平衡信号出力（入力）端
２０、２１、２６ 接地電極膜
２２〜２５ キャパシタ
３０ 主回路
６１ バラン
６２、６４、６６ 誘電体膜
６３ アース配線膜
６５ 平衡配線膜
６５ａ、６５ｂ 端部
６７ 不平衡配線膜
６８ 電磁結合部分
６９、７０ スルーホール
７１ 外付けコンデンサ

Claims (12)

  1. 半導体基板上に、誘電体膜、不平衡信号を伝送する不平衡線路、および平衡信号を伝送する一対の平衡線路を配置してなるバランを有し、
    前記不平衡線路および前記一対の平衡線路は前記誘電体膜の一部を介して対向配置され、
    前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた部分は、前記誘電体膜の他の部分と比べて比誘電率が高く形成されている
    半導体装置。
  2. 前記不平衡線路、前記誘電体膜、および前記一対の平衡線路は、前記半導体基板上に積層形成されている
    請求項１に記載の半導体装置。
  3. 前記不平衡線路および前記一対の平衡線路は同一の配線層に形成され、前記不平衡線路および前記一対の平衡線路の間に前記誘電体膜が充填されている
    請求項１に記載の半導体装置。
  4. さらに、
    前記不平衡線路および前記一対の平衡線路と前記半導体基板との間に接地電極膜を有している
    請求項１から３のいずれか１項に記載の半導体装置。
  5. さらに、
    前記接地電極膜とは異なる接地電極膜を、前記不平衡線路および前記一対の平衡線路の前記半導体基板と反対側に有している
    請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記誘電体膜、前記不平衡線路、および前記一対の平衡線路は、主プロセスにてあらかじめ所定の回路素子を含む主回路が形成された前記半導体基板上に、厚膜再配線プロセスにて形成される
    請求項１に記載の半導体装置。
  7. 前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた前記部分は、第１の材料からなる粒子が第２の材料中に分散したナノコンポジット膜である
    請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記第１の材料の粒径は、１ｎｍ以上かつ２００ｎｍ以下である
    請求項７に記載の半導体装置。
  9. 前記第１の材料はセラミクスである
    請求項８に記載の半導体装置。
  10. 前記セラミクスは、チタン酸ストロンチウムまたはチタン酸バリウムストロンチウムである
    請求項９に記載の半導体装置。
  11. 前記第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレンまたはポリフェニレンオキシドである
    請求項７から１０のいずれか１項に記載の半導体装置。
  12. 前記誘電体膜は、前記第２の材料からなり、
    前記誘電体膜の少なくとも前記不平衡線路および前記一対の平衡線路で挟まれた前記部分に前記第１の材料が分散されることで、前記部分が前記ナノコンポジット膜に改質されている
    請求項７から１１のいずれか１項に記載の半導体装置。
JP2010517707A 2008-06-17 2009-06-15 バランを有する半導体装置 Pending JPWO2009153956A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008158340 2008-06-17
JP2008158340 2008-06-17
PCT/JP2009/002697 WO2009153956A1 (ja) 2008-06-17 2009-06-15 バランを有する半導体装置

Publications (1)

Publication Number Publication Date
JPWO2009153956A1 true JPWO2009153956A1 (ja) 2011-11-24

Family

ID=41433878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517707A Pending JPWO2009153956A1 (ja) 2008-06-17 2009-06-15 バランを有する半導体装置

Country Status (3)

Country Link
US (1) US8575731B2 (ja)
JP (1) JPWO2009153956A1 (ja)
WO (1) WO2009153956A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5427702B2 (ja) 2010-06-11 2014-02-26 パナソニック株式会社 不平衡平衡変換器
JP5681809B2 (ja) 2011-10-20 2015-03-11 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
JP5688688B2 (ja) * 2012-06-12 2015-03-25 横河電機株式会社 絶縁回路、絶縁回路の特性調整システム、絶縁回路のシールド装置および絶縁回路の特性調整方法
US9300022B2 (en) * 2013-04-05 2016-03-29 Scientific Components Corporation Vaisman baluns and microwave devices employing the same
US9691540B2 (en) * 2014-12-19 2017-06-27 Mediatek Inc. Hybrid passive device and hybrid manufacturing method
US9634639B2 (en) * 2015-09-10 2017-04-25 Harris Corporation Tunable electronic circuit which converts balanced signals to unbalanced signals
US10122057B2 (en) 2016-09-25 2018-11-06 International Business Machines Corporation Bandwidth increase method for differential passive elements

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0070104A3 (en) * 1981-07-10 1985-05-15 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Circuit matching elements
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5025232A (en) * 1989-10-31 1991-06-18 Texas Instruments Incorporated Monolithic multilayer planar transmission line
JPH0851307A (ja) 1994-08-08 1996-02-20 Nippon Telegr & Teleph Corp <Ntt> 平衡不平衡変換回路
JPH09205306A (ja) 1996-10-29 1997-08-05 Soshin Denki Kk マイクロ波回路素子及びマイクロ波回路素子の製造方法
JP2001068906A (ja) * 1999-08-27 2001-03-16 Matsushita Electric Ind Co Ltd 高周波装置
JP2003087008A (ja) * 2001-07-02 2003-03-20 Ngk Insulators Ltd 積層型誘電体フィルタ
JP4475848B2 (ja) 2001-08-30 2010-06-09 京セラ株式会社 積層型バラントランス
US6731244B2 (en) 2002-06-27 2004-05-04 Harris Corporation High efficiency directional coupler
JP2004274172A (ja) 2003-03-05 2004-09-30 Sony Corp バルン
JP2006514482A (ja) * 2003-03-07 2006-04-27 エリクソン テレコムニカソンイス ソシエダット アノニマ インピーダンス−マッチング・カプラ
JP2007006063A (ja) 2005-06-23 2007-01-11 Seiko Epson Corp 平衡信号処理装置
JP2007201666A (ja) 2006-01-25 2007-08-09 Matsushita Electric Ind Co Ltd バランとこれを用いた電子機器
US8925163B2 (en) * 2006-09-18 2015-01-06 Teknologian Tutkimuskeskus Vtt Method of manufacturing laterally coupled BAW thin films

Also Published As

Publication number Publication date
US20110089543A1 (en) 2011-04-21
WO2009153956A1 (ja) 2009-12-23
US8575731B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
JP5337041B2 (ja) 回路装置
WO2009153956A1 (ja) バランを有する半導体装置
US9077061B2 (en) Directional coupler
EP1388907B1 (en) Broadband planar coupled spiral balun
US7656262B2 (en) Balun transformer, mounting structure of balun transformer, and electronic apparatus having built-in mounting structure
US8471645B2 (en) Balanced-unbalanced transformer
US20080258838A1 (en) Multilayer balun, hybrid integrated circuit module, and multilayer substrate
US7034633B2 (en) Coupling device using buried capacitors in multilayered substrate
EP2899803B1 (en) Circuit comprising balun and impedance transforming elements
US6278340B1 (en) Miniaturized broadband balun transformer having broadside coupled lines
US8143968B2 (en) Thin film balun
US9300022B2 (en) Vaisman baluns and microwave devices employing the same
US20090140823A1 (en) Broadband microstrip balun and method of manufacturing the same
US7068122B2 (en) Miniaturized multi-layer balun
TW201519615A (zh) 寬頻連接結構及其連接方法、傳輸裝置及傳輸寬頻訊號的方法
TW202042438A (zh) 包括連接至至少兩通孔之電容器之多層濾波器
Lan et al. An ultra-wideband balun using multi-metal GaAs MMIC technology
Zhu et al. Through-silicon via technologies for interconnects in RF MEMS
US9172127B2 (en) Coupler and amplifier arrangement
KR101588311B1 (ko) GaAs 기판 쿼트리쳐 커플러 및 그 제조방법
JP4593503B2 (ja) 偶高調波ミクサおよびそのバンドパスフィルタ
WO2010100845A1 (ja) 半導体チップ及び半導体装置
WO2019087955A1 (ja) 誘電体導波路
US20110241803A1 (en) Signal transmission line
CN111106420B (zh) 一种微带共面波导混合结构的巴伦电路及设计方法