JPWO2009096251A1 - アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法 - Google Patents

アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法 Download PDF

Info

Publication number
JPWO2009096251A1
JPWO2009096251A1 JP2009551466A JP2009551466A JPWO2009096251A1 JP WO2009096251 A1 JPWO2009096251 A1 JP WO2009096251A1 JP 2009551466 A JP2009551466 A JP 2009551466A JP 2009551466 A JP2009551466 A JP 2009551466A JP WO2009096251 A1 JPWO2009096251 A1 JP WO2009096251A1
Authority
JP
Japan
Prior art keywords
amorphous hydrocarbon
film
heat treatment
hydrocarbon film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009551466A
Other languages
English (en)
Other versions
JP5296714B2 (ja
Inventor
拓 石川
拓 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009551466A priority Critical patent/JP5296714B2/ja
Publication of JPWO2009096251A1 publication Critical patent/JPWO2009096251A1/ja
Application granted granted Critical
Publication of JP5296714B2 publication Critical patent/JP5296714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】アモルファスハイドロカーボン膜の最表面の官能基を置換する。【解決手段】Ｌｏｗ−ｋ膜１０５にて被覆されたシリコン基板Ｓｕｂ上にアモルファスハイドロカーボン膜１１０を形成する。つぎに、アモルファスハイドロカーボン膜１１０にシランガスの雰囲気中でない加熱処理を施す。ついで、この加熱処理を施した直後のアモルファスハイドロカーボン膜１１０にシランガスの雰囲気中にて加熱処理を施す。この加熱処理を施した後、ハードマスク等の膜１１５を形成する。【選択図】図１

Description

本発明は、アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法に関し、特に、デバイス製造時のマスク等を形成するために好適な電子デバイスの製造方法に関する。
電子デバイスの製造では、配線層間に層間絶縁膜を形成することにより配線を積層させ、これにより、高集積化を図っている。このような層間絶縁膜としては従来、シリコン酸化膜（ＳｉＯ２膜）が多く用いられてきたが、近年、半導体デバイスのさらなる高速化の要求から、より低誘電率の膜（ｌｏｗ−ｋ膜）が求められている。このような低誘電率膜としては、例えば、Ｓｉ、Ｏ、Ｃを含むシリコン（Ｓｉ）主体の有機系材料が用いられている。
しかしながら、このようなシリコン主体の低誘電率膜は高価である上に、他の膜との間で選択性の高いエッチングを行いにくい等の問題がある。そこで、このような問題が生じない低誘電率膜として、水素を添加したアモルファスハイドロカーボン膜が注目されている（たとえば、特許文献１参照）。アモルファスハイドロカーボン膜は、処理ガスとして炭化水素ガス等を用いてＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学蒸着薄膜成膜法）により成膜される。このようにして成膜されたアモルファスハイドロカーボン膜は、安価であり、今後の有力な低誘電率の層間絶縁膜として期待されている。
特開２００２−１２９７２号公報
ところで、アモルファスハイドロカーボン膜を成膜した後、その膜には、各層の変質や寸法の変化等が生じないように、３５０℃〜４００℃程度の温度にて加熱処理（アニール工程等）が施される。このようにしてアモルファスハイドロカーボン膜に熱が加わると、アモルファスハイドロカーボン膜の表面の比較的熱に弱い部分の結合が切れて膜の一部が脱離し、ダングリングボンド（原子の未結合手）となる場合がある（図２の処理ａ）。
この状態で膜が大気中に暴露されると、大気中の酸素や水分等が、アモルファスハイドロカーボン膜表面の未結合手と結合することにより酸化され、アモルファスハイドロカーボン膜の最表面にカルボニル基や水酸基のような極性を有する官能基が形成される（図２の処理ｂ）。この官能基により、アモルファスハイドロカーボン膜の誘電率が増加して電子デバイスの処理速度が低下したり、金属配線の密着性が劣化したり、屈折率が大きく変化して、所望の電子デバイス特性が得られなくなってしまう。
本発明は、上記課題を解決するために、アモルファスハイドロカーボン膜の表面を保護するために実行されるアモルファスハイドロカーボン膜の後処理方法、及びその後処理方法を含んだ電子デバイスの製造方法を提供する。さらに、これらの方法を実行するための制御プログラムが記憶されたコンピュータ読取可能な記憶媒体、及びこれらの方法を実行するための処理システムを提供する。
すなわち、上記課題を解決するために、本発明のある態様によれば、アモルファスハイドロカーボン膜の後処理方法であって、基板上にアモルファスハイドロカーボン膜を成膜し、所望のタイミングにＳｉｘＨｙ系ガスを供給しながら、前記成膜されたアモルファスハイドロカーボン膜にＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施すアモルファスハイドロカーボン膜の後処理方法が提供される。
前述したように、アモルファスハイドロカーボン膜に加熱処理を施すと、結合の弱い部分が切れて未結合手（ダングリングボンド）が生じる場合がある（図２の処理ａ）。この状態の膜が大気中など水分や水酸基が存在する雰囲気に暴露されると、未結合手と水酸基が結合して膜表面が酸化された状態になる（図２の処理ｂ）。
しかしながら、かかる構成によれば、アモルファスハイドロカーボン膜に対してＳｉｘＨｙ系ガスの雰囲気中における加熱処理が実行される。この加熱処理では、ＳｉｘＨｙ系ガスの蒸気をアモルファスハイドロカーボン膜の表面に接触させる。これにより、膜表面の水酸基とＳｉｘＨｙ系ガスのＨ原子とが化学反応することによってＯＨ基がシリコン原子に置換され、Ｓｉ−Ｃ結合となる。すなわち、アモルファスハイドロカーボン膜の最表面に存在する水酸基等の極性の高い官能基がケイ素を含んだ基であるＳｉ−Ｃ結合に置換される（図２の処理ｃ及び処理ｄ参照）。
その結果、その後、酸素および水素を含む雰囲気（たとえば、大気）にアモルファスハイドロカーボン膜を放置しても、アモルファスハイドロカーボン膜の最表面に水酸基や水分が結合する物質がほとんど存在しないため、経時的に水酸基等の官能基が増加することを防ぐことができる。これにより、アモルファスハイドロカーボン膜の酸化を防止することができ、アモルファスハイドロカーボン膜の誘電率等の電気的特性及びや密着性などの物理的特性を良好な状態に保つことができる。
特に、アモルファスハイドロカーボン膜の最表面にＳｉ−Ｃ結合が存在する場合とＳｉ−Ｏ結合が存在する場合について比較する。シリコン原子（Ｓｉ）の電気陰性度χ（Ｓｉ）は１．９０であり、炭素原子（Ｃ）の電気陰性度χ（Ｃ）は２．５５であり、酸素原子（Ｏ）の電気陰性度χ（Ｏ）＝３．４４である。よって、Ｓｉ−Ｃ結合及びＳｉ−Ｏ結合はいずれも共有結合ではあるが、炭素原子や酸素原子のほうがシリコン原子より電子を引き込む力が大きく、いずれの結合においてもシリコン原子から炭素元素及び酸素原子に電子が少し流れ込んだ極性結合の状態となっている。
また、Ｓｉ−Ｏ結合の電気陰性度χの差は１．５４であり、Ｓｉ−Ｃ結合の電気陰性度χの差０．６５の２倍以上の値である。これは、シリコン原子から酸素原子に流れ込む電子のほうが、シリコン原子から炭素原子に流れ込む電子より多い、すなわち、Ｓｉ−Ｏ結合はＳｉ−Ｃ結合より極性（分極、イオン性）が高いことを示している。
一方、Ｏ−Ｈ結合の場合には、水素原子の電気陰性度χ（Ｈ）は２．２０であり、酸素原子（Ｏ）の電気陰性度χ（Ｏ）は３．４４であるから、Ｏ−Ｈ結合の電気陰性度χの差は１．２４となり、これも、Ｓｉ−Ｃ結合の電気陰性度χの差の２倍程度となっている。よって、Ｏ−Ｈ結合は、Ｓｉ−Ｃ結合より極性が高いことを示している。
よって、たとえば、図１０の処理ａのアモルファスハイドロカーボン膜を加熱処理後、図１０の処理ｂに示したように、大気に暴露し、膜表面にＯＨ基が付着した状態にて、図１０の処理ｃに示したように、膜にＤＭＳＤＭＡなどのシリル化剤によりシリル化処理を施すことにより、膜表面のＯＨ基を還元してＳｉ−Ｏ結合に置換した場合であっても、図１０の処理ｄに示したように、その後、Ｓｉ−Ｏ結合の周りに水分（Ｈ２Ｏ）や水酸基（ＯＨ）が近づくと、Ｓｉ−Ｏ結合はＳｉ−Ｃ結合より極性が高いので、Ｓｉ−Ｃ結合の場合に比べて同じく極性が高い水分や水酸基と化学反応を生じやすく、再び膜表面が酸化してしまう場合がある。
一方、前述したようにＳｉ−Ｃ結合は極性が低く、共有結合の状態が無極性結合に近いため、アモルファスハイドロカーボン膜の加熱処理（シラン雰囲気中でない）（図２の処理ａ）、大気中への暴露（図２の処理ｂ）、加熱処理（シラン雰囲気中）（図２の処理ｃ）の後、極性が高い水分や水酸基が膜表面に近づいてきても、図２の処理ｄに示したように化学反応（還元反応）を生じさせにくく、これにより、膜の酸化を防止することができる。このように、膜表層にＳｉ−Ｃ結合を有するほうが、Ｓｉ−Ｏ結合を有するよりも、水分による膜の劣化をより効果的に防ぎ、アモルファスハイドロカーボン膜の誘電率等の電気特性や密着性などの物理的特性をより良好な状態に保つことができる。
なお、ＳｉｘＨｙ系ガスを供給すべき所望のタイミングとは、加熱処理と同時であってもよく、加熱処理の途中であってもよい。たとえば、前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、前記アモルファスハイドロカーボン膜に前もって前記ＳｉｘＨｙ系ガスの雰囲気中でない加熱処理が実行された直後に行われてもよい。一方、加熱処理と同時にＳｉｘＨｙ系ガスを供給すれば、図９の処理ａ〜処理ｃに示したように、膜表面を水酸基などにより酸化させることなく、膜表面をＳｉ−Ｃ結合にて保護することができる。これにより、アモルファスハイドロカーボン膜表面の酸化をより効果的に防止することができる。
前記ＳｉｘＨｙ系ガスは、モノメチルシラン、ジメチルシラン、トリメチルシランのいずれかを含んでいてもよい。前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、２００℃〜４００℃の温度で実行されてもよい。
前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、１０分〜３０分間実行されてもよい。また、前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、大気圧〜１Ｔｏｒｒの圧力で実行されてもよい。なお、大気圧とは、０℃、１ａｔｍ（＝１．０１３×１０５Ｐａ）の状態をいう。前記ＳｉｘＨｙ系ガスの雰囲気中でない加熱処理は、アニール処理であってもよい。
第ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、１０ｎｍ以下の膜厚のアモルファスハイドロカーボン膜に対して実行されることが好ましい。アモルファスハイドロカーボン膜を１０ｎｍ以上の膜厚にすると、誘電率が高くなり、電子デバイスの高速化が図れなくなるからである。
上記課題を解決するために、本発明の他の態様によれば、基板上にアモルファスハイドロカーボン膜を形成する工程と、所望のタイミングにＳｉｘＨｙ系ガスを供給しながら、前記成膜されたアモルファスハイドロカーボン膜にＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す工程と、を含む電子デバイスの製造方法が提供される。
これによれば、加熱処理は、所望のタイミングにＳｉｘＨｙ系ガスを供給しながら、ＳｉｘＨｙ系ガスの雰囲気中で行われる。つまり、加熱処理では、所望のタイミングにＳｉｘＨｙ系ガスの蒸気を前記アモルファスハイドロカーボン膜の表面に接触させる。よって、加熱処理により結合の弱い部分が切れて未結合手となっても、未結合手とシリコン原子とにより膜表面にＳｉ−Ｃ結合を形成することができる。この結果、アモルファスハイドロカーボン膜の表面に水酸基や水分が吸着して、経時的に水酸基等の官能基が増加することを防止することができる。これにより、アモルファスハイドロカーボン膜の電気的特性及び物理的特性を良好な状態に保つことができる。
前記ＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す工程後、前記アモルファスハイドロカーボン膜上に所定の膜を成膜する工程を含んでいてもよい。所定の膜としては、たとえば、キャップ膜やハードマスクとして機能するＳｉＯ２膜、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、メタル膜としてのＣｕ、Ｔｉ、Ｔａ、Ｗ等が挙げられる。
前記ＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す工程は、２００℃〜４００℃の温度で実行されてもよい。また、前記アモルファスハイドロカーボン膜は、層間絶縁膜であってもよい。
上記課題を解決するために、本発明の他の態様によれば、上記アモルファスハイドロカーボン膜の後処理方法をコンピュータに実現させるための制御プログラムが記憶されたコンピュータ読取可能な記憶媒体が提供される。
上記課題を解決するために、本発明の他の態様によれば、上記電子デバイスの製造方法をコンピュータに実現させるための制御プログラムが記憶されたコンピュータ読取可能な記憶媒体が提供される。
また、上記課題を解決するために、本発明の他の態様によれば、アモルファスハイドロカーボン膜の成膜処理装置と加熱処理装置とを含み、電子デバイスを製造する処理システムであって、前記成膜処理装置を使用して基板上にアモルファスハイドロカーボン膜を成膜し、所望のタイミングにＳｉｘＨｙ系ガスを供給しながら、前記加熱処理装置を使用して前記アモルファスハイドロカーボン膜にＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す処理システムが提供される。
これによれば、加熱処理時に膜表面に生じた未結合手とシリコン原子とを化学反応させることにより、膜表面にＳｉ−Ｃ結合を形成することができる。これにより、その後の工程によらず、電子デバイスの特性を良好に保つことができる。
以上説明したように、本発明によれば、アモルファスハイドロカーボン膜表面にＳｉ−Ｃ結合を形成し、膜の表面の酸化を防止することができる。
本発明の第１実施形態にかかるアモルファスハイドロカーボン膜の後処理方法を含んだ電子デバイスの製造工程を示した図である。 本発明の第１実施形態にかかるアモルファスハイドロカーボン膜の後処理を行った場合の膜の表層状態を説明するための図である。 本発明の各実施形態にかかる電子デバイスの製造方法で得られる構造の一例を示した断面図である。 本発明の各実施形態にかかるクラスタ型の処理システム及びプロセスコントローラを示した図である。 図４に示した処理システムのうちの加熱処理装置（シラン雰囲気）ＰＭ３の概略断面図である。 温度条件を変化させて形成した膜に後処理を施した結果得られたアモルファスハイドロカーボン膜の表層部分の原子の結合状態を示した図である。 温度条件を変化させて形成した膜に後処理を施した結果得られたアモルファスハイドロカーボン膜の表層部分の原子の結合状態を示した図である。 温度条件を変化させて形成した膜に後処理を施した結果得られたアモルファスハイドロカーボン膜の表層部分の各原子の濃度を示した図である。 温度条件を変化させて形成した膜に後処理を施した結果得られたアモルファスハイドロカーボン膜の表層部分の各原子の濃度を示した図である。 本発明の第２実施形態にかかるアモルファスハイドロカーボン膜の後処理方法を含んだ電子デバイスの製造工程を示した図である。 本発明の第２実施形態にかかるアモルファスハイドロカーボン膜の後処理を行った場合の膜の表層状態を説明するための図である。 アモルファスハイドロカーボン膜の後処理にシリル化処理を行った場合の膜の表層状態を説明するための図である。
発明を実施するための形態
以下に添付図面を参照しながら、本発明の一実施形態について詳細に説明する。なお、以下の説明及び添付図面において、同一の構成及び機能を有する構成要素については、同一符号を付することにより、重複説明を省略する。また、本明細書中、０℃、１ａｔｍのとき、１ｍＴｏｒｒは（１０−３×１０１３２５／７６０）Ｐａ、１ｓｃｃｍは（１０−６／６０）ｍ３／ｓｅｃとする。
(第１実施形態)
まず、本発明の第１実施形態にかかるアモルファスハイドロカーボン膜の後処理方法を含んだ電子デバイスの製造工程について、工程断面図及びその手順を示した図１を参照しながら説明する。
最初に、図１の工程ａにて半導体ウエハＷをアモルファスハイドロカーボン膜の成膜処理装置内に搬入する。半導体ウエハＷには、シリコン基板Ｓｕｂ上に下地膜として例えばＳｉＣＯ系の低誘電率膜(Ｌｏｗ−ｋ膜１０５)が形成されている。つぎに、図１の工程ｂにてＬｏｗ−ｋ膜１０５の上にアモルファスハイドロカーボン膜１１０を成膜する。アモルファスハイドロカーボン膜１１０の成膜方法としては、ＣＶＤにて成膜処理することが好ましいが、これに限定されるものではない。
この際の処理ガスとしては、プロピレン（Ｃ３Ｈ６）、プロピン（Ｃ３Ｈ４）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、ブチレン（Ｃ４Ｈ８）、ブタジエン（Ｃ４Ｈ６）、アセチレン（Ｃ２Ｈ２）等の炭化水素ガスや、これらの化合物を主体とするものを用いることができる。このような処理ガスを用いて、例えば、特開２００２−１２９７２号公報に記載されている方法にて成膜することができる。また、処理ガスとしてさらに酸素を含有させることにより、比較的低温成膜であっても強固なカーボンネットワークを形成することができる。
アモルファスハイドロカーボン膜１１０の成膜後、図１の工程ｃに示したように、アニール処理等の加熱処理（シランガス雰囲気中でない）を行う。この処理は得ようとする電子デバイス（半導体素子）に応じて適宜の条件で行われ、典型的には非酸化性雰囲気(真空またはＡｒガス、Ｎ２ガス等の不活性ガス雰囲気)で３５０〜４００℃程度の温度で行われる。
成膜直後のアモルファスハイドロカーボン膜１１０は、表面状態が健全であり、大気中に取り出しても経時変化は生じないが、このようにアニール処理等の加熱処理を施した後は、アモルファスハイドロカーボン膜１１０表面の比較的熱に弱い部分の結合が切れて膜の一部が脱離し、図２の処理ａに示したように、アモルファスハイドロカーボン膜１１０の表層に未結合手（ダングリングボンド）が生じる。
このような状態でアモルファスハイドロカーボン膜１１０が大気中に暴露されると、比較的短時間で、酸素や水分が結合の切れた部分と反応し、たとえば、−Ｃ−Ｃ・＋Ｏ２→−Ｃ−Ｃ＝Ｏ＋Ｏ＊、−Ｃ−ＣＨ＋Ｏ＊→−Ｃ−Ｃ−ＯＨ、−Ｃ−Ｃ・＋Ｈ２Ｏ→−Ｃ−Ｃ−ＯＨ＋Ｈ等の反応を起こして酸化する。この結果、図２の処理ｂに示したように、膜中にカルボニル基や水酸基のような極性を有する官能基ができ、経時的にこのような官能基が増加してしまう。このような官能基は、水分を吸着したり、誘電率等の電気特性や他の特性を大きく変化させてしまう。
例えば、アモルファスハイドロカーボン膜１１０は、成膜されたままの状態では比誘電率ｋ＝２．８程度であるのに対し、４００℃程度のアニールを行った直後はｋ＝２．６〜２．７と一旦特性が向上するが、大気中に１００時間程度以上放置することにより、ｋ値が３を超え、リーク特性も低下してしまう。また、このように大気中に長時間放置することにより、屈折率も増加する。
このような電気特性等の経時変化を防止するため、本実施形態では、シランガス雰囲気中でない加熱処理の直後に、シランガスの雰囲気中の加熱処理工程が実行される。この加熱処理は、図２の処理ｃ及び処理ｄに示したように、アモルファスハイドロカーボン膜１１０の表面に形成された水酸基等の極性を有する官能基とシランガスとを反応させてケイ素（Ｓｉ）を含む基に置換（還元、Ｓｉ−Ｃ結合）する。これにより、アモルファスハイドロカーボン膜１１０の表面が保護され、経時的に水酸基等の官能基が増加して特性が変化してしまうことを防止することができる。
このような還元処理の直後は、誘電率ｋの値は多少上昇するが、その後大気中に放置してもその値はほとんど変化しない。屈折率についてもシリル化処理後は大気中に放置してもその値はほとんど変化しない。
なお、「シランガスの雰囲気中でない加熱処理が実行された直後」とは、加熱処理の後、アモルファスハイドロカーボン膜の特性の劣化がほとんど生じない期間内であればよい。
特に、アモルファスハイドロカーボン膜の最表面にＳｉ−Ｃ結合が存在する場合とＳｉ−Ｏ結合が存在する場合について比較すると、シリコン原子（Ｓｉ）の電気陰性度χ（Ｓｉ）は１．９０であり、炭素原子（Ｃ）の電気陰性度χ（Ｃ）は２．５５であり、酸素原子（Ｏ）の電気陰性度χ（Ｏ）＝３．４４である。よって、Ｓｉ−Ｃ結合及びＳｉ−Ｏ結合はいずれも共有結合ではあるが、炭素原子や酸素原子のほうがシリコン原子より電子を引き込む力が大きく、いずれの結合においてもシリコン原子から炭素元素及び酸素原子に電子が少し流れ込んだ極性結合の状態となっている。
また、Ｓｉ−Ｏ結合の電気陰性度χの差は１．５４であり、Ｓｉ−Ｃ結合の電気陰性度χの差０．６５の２倍以上の値である。これは、シリコン原子から酸素原子に流れ込む電子のほうが、シリコン原子から炭素原子に流れ込む電子より多い、すなわち、Ｓｉ−Ｏ結合はＳｉ−Ｃ結合より極性（分極、イオン性）が高いことを示している。
一方、Ｏ−Ｈ結合の場合には、水素原子の電気陰性度χ（Ｈ）は２．２０であり、酸素原子（Ｏ）の電気陰性度χ（Ｏ）は３．４４であるから、Ｏ−Ｈ結合の電気陰性度χの差は１．２４となり、これも、Ｓｉ−Ｃ結合の電気陰性度χの差の２倍程度となっている。よって、Ｏ−Ｈ結合は、Ｓｉ−Ｃ結合より極性が高いことを示している。
よって、たとえば、図１０の処理ａに示したように、アモルファスハイドロカーボン膜を加熱処理後、図１０の処理ｂに示したように、大気に暴露して膜表面にＯＨ基が付着した状態にて、図１０の処理ｃに示したように、膜にＤＭＳＤＭＡなどのシリル化剤によりシリル化処理を施すことにより、膜表面のＯＨ基を還元してＳｉ−Ｏ結合に置換した場合であっても、図１０の処理ｄに示したように、その後、Ｓｉ−Ｏ結合の周りに水分（Ｈ２Ｏ）や水酸基（ＯＨ）が近づくと、Ｓｉ−Ｏ結合はＳｉ−Ｃ結合より極性が高いので、Ｓｉ−Ｃ結合の場合に比べて同じく極性が高い水分や水酸基と化学反応を生じやすく、再び膜表面が酸化してしまう場合がある。
一方、前述したようにＳｉ−Ｃ結合は極性が低く、共有結合の状態が無極性結合に近いため、アモルファスハイドロカーボン膜の加熱処理（シランガス雰囲気中でない）（図２の処理ａ）、大気中への暴露（図２の処理ｂ）、加熱処理（シランガス雰囲気中）（図２の処理ｃ）の後、極性が高い水分や水酸基が近づいてきても、図２の処理ｄに示したように化学反応（還元反応）を生じさせにくく、これにより、膜の酸化を防止することができる。このように、膜表層にＳｉ−Ｃ結合を有するほうが、Ｓｉ−Ｏ結合を有するよりも、より水分による膜の劣化を防ぎ、アモルファスハイドロカーボン膜の誘電率等の電気特性や密着性などの物理的特性をより良好な状態に保つことができる。
以上に説明したアモルファスハイドロカーボン膜１１０の後処理により、アモルファスハイドロカーボン膜１１０の表面を保護した状態にて、図１の工程ｅに進み、アモルファスハイドロカーボン膜１１０の上に、キャップ膜やハードマスクとして機能するＳｉＯ２膜、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、メタル膜としてのＣｕ、Ｔｉ、Ｔａ、Ｗ等の所定の膜１１５を成膜する。この場合、直前工程ｄのシラン雰囲気における加熱処理による保護効果によりアモルファスハイドロカーボン膜１１０の耐質性がよくなっているので、経時的に膜特性が低下することなく、その後の一連の処理により、良好な特性を有する電子デバイスを製造することができる。
次に、以上の工程を含む電子デバイスの製造方法の一例について説明する。例えば、デュアルダマシン法を用いて銅（配線部分）の埋め込みを行う場合、すなわち、図２の処理ｄの状態からホールおよびトレンチのエッチングおよびＣｕ膜の埋め込み等を行って図３の積層構造を有する電子デバイスを得る場合について説明する。
図１の工程ｄの加熱処理（シランガス雰囲気中）を実行した後、膜１１５としてハードマスクを形成して図１の工程ｅの状態とし、そこからＬｏｗ−ｋ膜１０５にホール１２０、アモルファスハイドロカーボン膜１１０にトレンチ１２５をエッチングにて形成し、その後、バリア膜１３０およびＣｕ膜１３５を成膜する（図３）。
次に、図１に示した一連の工程を実施するための処理システムについて、図４を参照しながら説明する。この処理システムＳｙｓは、クラスタ型の装置群であって、アモルファスハイドロカーボン成膜処理装置ＰＭ１、加熱処理装置ＰＭ２、加熱処理装置ＰＭ３、成膜処理装置ＰＭ４及びエッチング処理装置ＰＭ５を有する。
アモルファスハイドロカーボン成膜処理装置ＰＭ１は、半導体ウエハに形成された所定の膜、例えば、ＳｉＣＯ系の低誘電率膜（Ｌｏｗ−ｋ膜)の上にアモルファスハイドロカーボン膜を成膜する。加熱処理装置ＰＭ２は、アモルファスハイドロカーボン膜を成膜した半導体ウエハに対しシランガス雰囲気中でない加熱処理を施す。シランガス雰囲気中でない加熱処理の一例としては、アニール処理が挙げられる。
加熱処理装置ＰＭ３は、上記加熱処理後のアモルファスハイドロカーボン膜にシランガス雰囲気中にて加熱処理を施す。成膜処理装置ＰＭ４は、シランガス雰囲気中の加熱処理後にアモルファスハイドロカーボン膜の上に所定の膜を形成する。エッチング処理装置ＰＭ５は、エッチングガスにて所望の部分にホールやトレンチを形成する。なお、処理システムＳｙｓは、半導体ウエハを、所望の減圧状態にあるロードロック室ＬＬＭから搬入し、搬送室ＴＭに配置されたアームＡｒｍを用いて処理装置間を搬送する。
これら各装置は、マイクロプロセッサ(ＣＰＵ２００ａ)、メモリ（ＲＯＭ２００ｂ及びＲＡＭ２００ｃ）及びインターフェース（内部インターフェース２００ｄ、外部インターフェース２００ｅ）を備えたプロセスコントローラ２００により一括して制御されるようになっている。
プロセスコントローラ２００には、工程管理者が各装置を管理するためにコマンドの入力操作等を行うキーボードや、各装置の稼働状況を可視化して表示するディスプレイがインターフェースを通じて接続されている。また、各処理装置で実行されるプロセスを規定した制御プログラムや処理条件データ等が記録されたレシピが、ＲＯＭ２００ｂ及びＲＡＭ２００ｃ等の記憶領域に格納されている。ＣＰＵ２００ａは、オペレータ等からの指示を受けて、任意の記憶領域に記憶された制御プログラム及び関連データを用いながら、各処理装置で実行されるプロセスを制御する。なお、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、不揮発性メモリなどの読み出し可能な記憶媒体に格納されていてもよく、ネットワークで接続された外部装置から入手できるようにしてもよい。
つぎに、アモルファスハイドロカーボン膜の後処理を行う装置の内部構成及びその動作について説明する。シラン雰囲気中にて加熱処理を行う加熱処理装置ＰＭ３の縦断面を図５に示す。なお、他の処理装置については本明細書ではその説明を省略するが、周知の装置を用いることができる。
加熱処理装置ＰＭ３は、容器３００および蓋体３０５を有している。容器３００の上部外周面には、内周側および外周側に第１のシールドリング３１０がそれぞれ設けられている。また、蓋体３０５の下部外周面には、内周側および外周側に第２のシールドリング３１５がそれぞれ設けられている。蓋体３０５により上部から容器３００に蓋をすると、第１のシールドリング３１０と第２のシールドリング３１５とが内周側および外周側にて密着し、さらに、第１のシールドリング３１０と第２のシールドリング３１５の間の空間を減圧することにより、気密に保持された処理室Ｕが形成される。
容器３００にはホットプレート３２０が設けられている。ホットプレート３２０の内部にはヒータ３２０ａが埋設されていて、ヒータ３２０ａにより処理室Ｕ内の温度が所望の温度に調節される。ホットプレート３２０の上面にはガラス基板Ｇを支持するピン３２０ｂが昇降可能に設けられていて、基板の搬送を容易にするとともに基板の裏面の汚染を防止するようになっている。
シランガスは、気化器３２５によって気化され、気化分子となりアルゴン（Ａｒ）ガスをキャリアガスとしてガス流路３３０を通過し、ホットプレート３２０の周囲から処理室Ｕ内の上方に供給される。シランガスの供給は電磁弁３３５の開閉により制御される。蓋体３０５の上部略中央には排気口３４０が設けられていて、処理室Ｕに供給されたシランガスおよびアルゴンガスを、圧力調整装置３４５および真空ポンプＰを用いて外部に排気するようになっている。なお、本処理装置の上下を逆にした状態で、アルゴンガスをキャリアガスとしてシランガスをホットプレート３２０の周囲から処理室Ｕ内の下方に供給し、装置の底面に設けられた排気口から圧力調整装置３４５および真空ポンプＰを用いて外部に排気するようにしてもよい。
このように構成された加熱処理装置ＰＭ３では、プロセスコントローラ２００の制御に基づき、気化器３２５の温度が２００〜４００℃の範囲の温度になるようにホットプレート３２０が所定温度に制御され、処理室内の圧力が２０ｍＴｏｒｒ程度になるようにガス流量及び真空ポンプＰの排気量が制御される。この状態で、ホットプレート３２０のピン３２０ｂ上に半導体ウエハＷが載置され、シランガスの流量をたとえば５０ｓｃｃｍ、アルゴンガスの流量をたとえば５０ｓｃｃｍに制御して供給しながら、シランガス雰囲気中でない加熱処理直後のアモルファスハイドロカーボン膜１１０に１０〜３０分間、シランガス雰囲気中における加熱処理を施す。
これにより、図２の処理ｃに示したように、シランガス雰囲気中の加熱処理では、シランガスの蒸気をアモルファスハイドロカーボン膜１１０の表面に接触させ、シランガスとＯＨ基とを化学反応させることにより、図２の処理ｄに示したように、アモルファスハイドロカーボン膜１１０の表面に付着したＯＨ基等の官能基を還元して、安定したＳｉ−Ｃ結合に置換することができる。なお、シランガス雰囲気中の加熱処理後、処理室内の残留ガスは真空ポンプＰにより外部に排気される。
（実験）
つぎに、本実施形態にかかるアモルファスハイドロカーボン膜の後処理方法の効果を実証するために、実際に発明者が行った実験及びその実験結果について、図６Ａ、図６Ｂ、図７Ａ及び図７Ｂを参照しながら説明する。
発明者は、実験中、シランガスとアルゴンガスを１対１の割合で５０ｓｃｃｍずつ導入した。その条件下、発明者は、次の２パターンの温度条件にてシランガス雰囲気中の加熱処理（アモルファスハイドロカーボン膜の後処理）を実行した。
（１）温度 ３５０℃
（２）温度 ４００℃
図６Ａ及び図６Ｂは、上記（１）及び（２）の温度条件にて、膜の状態を確認するためにアモルファスハイドロカーボン膜の最表層ａ１からａｎ（ｎ＝１１）まで徐々に膜を切削し、各切削段階で膜の表面に表れる物質の結合エネルギー（横軸）の強度（縦軸）を測定した結果を示している。各グラフでは、下方に描かれた折れ線ほど表面に近い膜の状態を示している。
実験の結果、上記２パターンの温度条件のいずれの場合にも、アモルファスハイドロカーボン膜の最表層ａ１では、Ｓｉ−Ｏ結合の結合エネルギーである１０２（ｅＶ）付近の強度が高くなっていたが、それ以外の深さの膜ａ１＋１〜ａｎは、すべてＳｉ−Ｃ結合の結合エネルギーである１００（ｅＶ）付近の強度が高くなっていた。
これにより、発明者は、上述したシランガス雰囲気中の加熱処理により、シランガスは、上記温度にて解離が進み、アモルファスハイドロカーボン膜の表面に存在する水酸基（ＯＨ）と化学反応して、還元作用によりＯＨ−Ｃ結合がＳｉ−Ｃ結合に置換されたことを解明した。
また、図６Ａと図６Ｂとを比べると、４００℃にてアモルファスハイドロカーボン膜の形成又は後処理を施したほうが、３５０℃の場合より強度が高くなっていた。すなわち、発明者は、３００〜４００℃程度の適正温度の範囲では、温度が高いほうがＳｉ−Ｃ結合を促進でき、膜表面をより強固に保護することができることを解明した。
また、発明者は、アモルファスハイドロカーボン膜の表面層の状態を他の方法で確認するためにシリコン濃度を測定した。測定には、ＥＳＣＡ（Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ ｆｏｒ Ｃｈｅｍｉｃａｌ Ａｎａｌｙｓｉｓ：光電子分光法）を用いた。上記（１）及び（２）の各温度条件の結果を、図７Ａ及び図７Ｂにそれぞれ示す。各グラフでは、左方ほど表面に近い膜の状態を示している。
その結果、アモルファスハイドロカーボン膜の最表層では酸素原子の吸着があるものの（Ｏ：１ｓ軌道）、シリコン濃度を示した折れ線（Ｓｉ：２ｐ軌道）の値も高く、Ｓｉ−Ｃ結合が十分に進んでいることを証明した。
また、膜の深さ１ｎｍ程度の表層にてシリコン濃度が大きいのは、図７Ｂに示した温度が４００℃と高い場合であった。これにより、発明者は、アモルファスハイドロカーボン膜の表層のシリコン濃度によっても、上述したシランガス雰囲気中の加熱処理により、アモルファスハイドロカーボン膜の表面に存在する水酸基（ＯＨ）がシリコン原子に置換されたことを証明した。特に、３００〜４００℃程度の適正温度の範囲では、温度が高い方がシランガスの解離が進み、化学反応が促進され、Ｓｉ−Ｃ結合への置換がより促進されていたことを証明した。
以上に説明したように、本実施形態にかかるアモルファスハイドロカーボン膜の後処理方法によれば、極性を有する水酸基（官能基）を安定したＳｉ−Ｃの共有結合に置き換えることにより、その後の工程にて水分の吸着等による膜の劣化を防止し、製造した電子デバイスの特性を良好に保つことができる。
(第２実施形態)
次に、本発明の第２実施形態に係るアモルファスハイドロカーボン膜の後処理方法を含んだ電子デバイスの製造工程について、工程断面図及びその手順を示した図８を参照しながら説明する。
本実施形態では、第１実施形態にて２工程に分かれていた加熱処理が図８の工程ｃに示した一工程となっている。図８の工程ｃにて、シランガスを供給すべき所望のタイミングは、加熱処理の開始と同時であってもよく加熱処理の途中であってもよい。加熱処理の開始と同時にシランガスを供給すれば、図９の処理ａ〜処理ｃに示したように、膜表面を水酸基などにより酸化させることなく、直接、未結合手とシリコン原子とを結合させ、膜表面をＳｉ−Ｃ結合にて保護することができる。これにより、アモルファスハイドロカーボン膜表面の酸化をより効果的に防止することができる。
以上に説明したように、各実施形態によれば、アモルファスハイドロカーボン膜表面にＳｉ−Ｃ結合を形成することにより膜を保護して、膜の表面の酸化を防止することができる。
なお、上記実施形態では、シランガス雰囲気中の加熱処理にモノシランガス（ＳｉＨ４）を使用したが、これに限られず、シランガス雰囲気中の加熱処理は、ＳｉｘＨｙ系ガスを用いても上記効果を充分に得ることができる。特に、ＳｉｘＨｙ系ガスのうち、モノメチルシラン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）のいずれかを含んでいることが好ましい。トリメチルシラン、ジメチルシラン、モノメチルシランの順に解離しやすくなるため、トリメチルシランやジメチルシランを用いればプロセスの温度を低くすることができる。たとえば、モノメチルシランでは、３００〜４００℃程度が適温となるが、ジメチルシランやトリメチルシランでは、２００〜３００℃程度が適温となる。
また、シランガス雰囲気中の加熱処理は、１０ｎｍ以下の膜厚のアモルファスハイドロカーボン膜に対して実行されることが好ましい。アモルファスハイドロカーボン膜を１０ｎｍ以上の膜厚にすると、誘電率が高くなり、電子デバイスの高速化が図れなくなるからである。
また、シランガス雰囲気中の加熱処理は、大気圧〜１Ｔｏｒｒの圧力で実行しても上記効果を得ることができる。また、シランガス雰囲気中の加熱処理は、１０分〜３０分であってもよい。
また、上記実施形態では、シランガスとアルゴンガスの流量を１対１としたが、これに限られず、不活性ガスに対するシランガスの濃度は、１０％〜１００％であればよい。不活性ガスとしては、アルゴンガスの他に窒素ガスなどを使用することができる。
なお、上記工程は、枚葉型処理であってもバッチ処理であっても適用可能である。
上記実施形態において、各部の動作はお互いに関連しており、互いの関連を考慮しながら、一連の動作として置き換えることができる。そして、このように置き換えることにより、上記アモルファスハイドロカーボン膜の後処理方法の実施形態を電子デバイスの製造方法の実施形態とすることができる。
また、上記各部の動作を、各部の処理と置き換えることにより、電子デバイスの製造方法の実施形態を、電子デバイスの製造方法を制御するための制御プログラムの実施形態とすることができる。また、電子デバイスの製造方法を制御するための制御プログラムをコンピュータ読み取り可能な記録媒体に記憶させることにより、電子デバイスの製造方法を制御するための制御プログラムの実施形態を制御プログラムに記録したコンピュータ読み取り可能な記録媒体の実施形態とすることができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、上記実施形態では、アモルファスハイドロカーボン膜を層間絶縁膜として適用した例について示したが、反射防止膜等の他の用途にも適用することができる。ここで、反射防止膜は屈折率が特定の値になることが重要である。一方、前述したように、シランガス雰囲気中でない加熱処理の後、大気中に放置することにより屈折率が経時的に増加する傾向にある。このため、本発明の後処理方法によりこのような屈折率の経時変化を防止することができる。この結果、反射防止膜として安定した特性を得ることができる。
また、上記実施形態では、アモルファスカーボン膜にアニール等の加熱処理を施した後に大気中に放置する場合について想定したが、大気中に限らず、ある程度酸素および水素を含む雰囲気に放置する場合について効果を得ることができる。
さらに、上記実施形態では、被処理体として半導体ウエハを例示したが、これに限られず、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）に代表されるフラットパネルディスプレイ（ＦＰＤ：Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）用のガラス基板等、他の基板にも適用することができる。
符号の説明
１０５ Ｌｏｗ−ｋ膜
１１０ アモルファスハイドロカーボン膜
２００ プロセスコントローラ
２００ａ ＣＰＵ
２００ｂ ＲＯＭ
２００ｃ ＲＡＭ
ＰＭ１ アモルファスハイドロカーボン成膜処理装置
ＰＭ２ 加熱処理装置
ＰＭ３ 加熱処理装置（シラン雰囲気）
ＰＭ４ 成膜処理装置
Ｓｕｂ シリコン基板
Ｓｙｓ 処理システム

Claims (17)

  1. アモルファスハイドロカーボン膜の後処理方法であって、
    基板上にアモルファスハイドロカーボン膜を成膜し、
    所望のタイミングにＳｉｘＨｙ系ガスを供給しながら、前記成膜されたアモルファスハイドロカーボン膜にＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施すアモルファスハイドロカーボン膜の後処理方法。
  2. 前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、ＳｉｘＨｙ系ガスの蒸気を前記アモルファスハイドロカーボン膜の表面に接触させる請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法。
  3. 前記ＳｉｘＨｙ系ガスは、モノメチルシラン、ジメチルシラン、トリメチルシランのいずれかを含む請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法。
  4. 前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、２００℃〜４００℃の温度で実行される請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法。
  5. 前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、前記アモルファスハイドロカーボン膜に前もって前記ＳｉｘＨｙ系ガスの雰囲気中でない加熱処理が実行された直後に行われる請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法。
  6. 前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、大気圧〜１Ｔｏｒｒの圧力で実行される請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法。
  7. 前記ＳｉｘＨｙ系ガスの雰囲気中の加熱処理は、１０分〜３０分間実行される請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法。
  8. 前記アモルファスハイドロカーボン膜は、１０ｎｍ以下の膜厚である請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法。
  9. 前記ＳｉｘＨｙ系ガスの雰囲気中でない加熱処理は、アニール処理である請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法。
  10. 基板上にアモルファスハイドロカーボン膜を形成する工程と、
    所望のタイミングにＳｉｘＨｙ系ガスを供給しながら、前記成膜されたアモルファスハイドロカーボン膜にＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す工程と、を含む電子デバイスの製造方法。
  11. 前記ＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す工程後、前記アモルファスハイドロカーボン膜上に所定の膜を成膜する工程を含む請求項１０に記載された電子デバイスの製造方法。
  12. 前記ＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す工程は、ＳｉｘＨｙ系ガスの蒸気を前記アモルファスハイドロカーボン膜の表面に接触させる請求項１０に記載された電子デバイスの製造方法。
  13. 前記ＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す工程は、２００℃〜４００℃の温度で実行される請求項１０に記載された電子デバイスの製造方法。
  14. アモルファスハイドロカーボン膜は、層間絶縁膜である請求項１０に記載された電子デバイスの製造方法。
  15. 請求項１に記載されたアモルファスハイドロカーボン膜の後処理方法をコンピュータに実現させるための制御プログラムが記憶されたコンピュータ読取可能な記憶媒体。
  16. 請求項１０に記載された電子デバイスの製造方法をコンピュータに実現させるための制御プログラムが記憶されたコンピュータ読取可能な記憶媒体。
  17. アモルファスハイドロカーボン膜の成膜処理装置と加熱処理装置とを含み、電子デバイスを製造する処理システムであって、
    前記成膜処理装置を使用して基板上にアモルファスハイドロカーボン膜を成膜し、
    所望のタイミングにＳｉｘＨｙ系ガスを供給しながら、前記加熱処理装置を使用して前記アモルファスハイドロカーボン膜にＳｉｘＨｙ系ガスの雰囲気中にて加熱処理を施す処理システム。
JP2009551466A 2008-01-30 2009-01-19 アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法 Expired - Fee Related JP5296714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009551466A JP5296714B2 (ja) 2008-01-30 2009-01-19 アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008018858 2008-01-30
JP2008018858 2008-01-30
JP2009551466A JP5296714B2 (ja) 2008-01-30 2009-01-19 アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法
PCT/JP2009/050634 WO2009096251A1 (ja) 2008-01-30 2009-01-19 アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2009096251A1 true JPWO2009096251A1 (ja) 2011-05-26
JP5296714B2 JP5296714B2 (ja) 2013-09-25

Family

ID=40912604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009551466A Expired - Fee Related JP5296714B2 (ja) 2008-01-30 2009-01-19 アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法

Country Status (6)

Country Link
US (1) US8936829B2 (ja)
JP (1) JP5296714B2 (ja)
KR (1) KR101130065B1 (ja)
CN (1) CN101971322A (ja)
TW (1) TWI464804B (ja)
WO (1) WO2009096251A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
CN102892706B (zh) * 2010-03-03 2015-08-12 太阳化学工业株式会社 在由非晶质碳膜构成的层的固定化方法及层叠体
KR101565042B1 (ko) 2014-01-10 2015-11-03 국제엘렉트릭코리아 주식회사 하부막 전처리 방법 및 이를 이용한 박막 형성 방법
CN105244254B (zh) * 2014-07-09 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105990237B (zh) * 2015-02-04 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US11694902B2 (en) 2021-02-18 2023-07-04 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030904A (en) * 1997-08-21 2000-02-29 International Business Machines Corporation Stabilization of low-k carbon-based dielectrics
JP3189781B2 (ja) * 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
US6423384B1 (en) * 1999-06-25 2002-07-23 Applied Materials, Inc. HDP-CVD deposition of low dielectric constant amorphous carbon film
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP5121090B2 (ja) * 2000-02-17 2013-01-16 アプライド マテリアルズ インコーポレイテッド アモルファスカーボン層の堆積方法
US6562735B1 (en) * 2001-12-11 2003-05-13 Lsi Logic Corporation Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US6900002B1 (en) * 2002-11-19 2005-05-31 Advanced Micro Devices, Inc. Antireflective bi-layer hardmask including a densified amorphous carbon layer
JP2006013190A (ja) 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
DE102004057997A1 (de) * 2004-12-01 2006-06-08 Wacker Chemie Ag Metalloxide mit einer in einem weiten pH-Bereich permanenten positiven Oberflächenladung
US8377818B2 (en) * 2006-07-05 2013-02-19 Tokyo Electron Limited Aftertreatment method for amorphous carbon film

Also Published As

Publication number Publication date
US20100304014A1 (en) 2010-12-02
CN101971322A (zh) 2011-02-09
JP5296714B2 (ja) 2013-09-25
TWI464804B (zh) 2014-12-11
US8936829B2 (en) 2015-01-20
WO2009096251A1 (ja) 2009-08-06
KR20100088716A (ko) 2010-08-10
TW200949940A (en) 2009-12-01
KR101130065B1 (ko) 2012-03-29

Similar Documents

Publication Publication Date Title
JP5366235B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5788448B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP6068661B2 (ja) 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム
JP5425404B2 (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP5998101B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP5154140B2 (ja) 半導体装置およびその製造方法
JP5296714B2 (ja) アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法
JP6457101B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101025821B1 (ko) 아모퍼스 카본막의 후처리 방법, 이를 이용한 반도체 장치의 제조 방법 및, 제어 프로그램이 기억된 컴퓨터 판독가능한 기억 매체
US10066294B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20190214250A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-Transitory Computer-Readable Recording Medium
JP5138291B2 (ja) アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
JP4854286B2 (ja) 銅配線構造
TW202409327A (zh) 用於沉積低k介電質膜的系統以及方法
JP2006024667A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

R150 Certificate of patent or registration of utility model

Ref document number: 5296714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees