KR101130065B1 - 어모퍼스 하이드로 카본막의 후처리 방법 및 그의 방법을 사용한 전자 디바이스의 제조 방법, 및 관련 기억 매체 및 관련 처리 시스템 - Google Patents

어모퍼스 하이드로 카본막의 후처리 방법 및 그의 방법을 사용한 전자 디바이스의 제조 방법, 및 관련 기억 매체 및 관련 처리 시스템 Download PDF

Info

Publication number
KR101130065B1
KR101130065B1 KR1020107016154A KR20107016154A KR101130065B1 KR 101130065 B1 KR101130065 B1 KR 101130065B1 KR 1020107016154 A KR1020107016154 A KR 1020107016154A KR 20107016154 A KR20107016154 A KR 20107016154A KR 101130065 B1 KR101130065 B1 KR 101130065B1
Authority
KR
South Korea
Prior art keywords
film
amorphous
gas atmosphere
heat treatment
amorphous hydrocarbon
Prior art date
Application number
KR1020107016154A
Other languages
English (en)
Other versions
KR20100088716A (ko
Inventor
히라쿠 이시카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100088716A publication Critical patent/KR20100088716A/ko
Application granted granted Critical
Publication of KR101130065B1 publication Critical patent/KR101130065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(과제) 어모퍼스 하이드로 카본막의 최표면의 관능기를 치환시킨다.
(해결 수단) Low?k막(105)에서 피복된 실리콘 기판(Sub) 상에 어모퍼스 하이드로 카본막(110)을 형성한다. 다음으로, 어모퍼스 하이드로 카본막(110)에 실란 가스 분위기 중이 아닌 가열 처리를 시행한다. 이어서, 이 가열 처리를 시행한 직후의 어모퍼스 하이드로 카본막(110)에 실란 가스 분위기 중에서 가열 처리를 시행한다. 이 가열 처리를 시행한 후, 하드 마스크 등의 막(115)을 형성한다.

Description

어모퍼스 하이드로 카본막의 후처리 방법 및 그의 방법을 사용한 전자 디바이스의 제조 방법, 및 관련 기억 매체 및 관련 처리 시스템{METHOD OF AFTERTREATMENT OF AMORPHOUS HYDROCARBON FILM AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE BY USING THE AFTERTREATMENT METHOD, AND RELATED STORAGE MEDIUM AND RELATED TREATING SYSTEM}
본 발명은, 어모퍼스 하이드로 카본막의 후처리 방법 및 그의 방법을 사용한 전자 디바이스의 제조 방법, 및 관련 기억 매체와 관련 처리 시스템에 관한 것으로, 특히, 디바이스 제조시의 마스크 등을 형성하기 위해 매우 적합한 전자 디바이스의 제조 방법에 관한 것이다.
전자 디바이스의 제조에서는, 배선층 간에 층간 절연막을 형성함으로써 배선을 적층시켜, 이에 따라 고(高)집적화를 도모하고 있다. 이러한 층간 절연막으로서는 종래, 실리콘 산화막(SiO2막)이 많이 사용되어 왔지만, 최근 반도체 디바이스의 거듭되는 고속화 요구로부터, 보다 저유전율의 막(low?k막)이 요구되고 있다. 이러한 저유전율막으로서는, 예를 들면, Si, O, C를 포함하는 실리콘(Si) 주체의 유기계 재료가 사용되고 있다.
그러나, 이러한 실리콘 주체의 저유전율막은 고가인데다, 다른 막과의 사이에서 선택성이 높은 에칭을 행하기 어려운 것 등의 문제가 있다. 그래서, 이러한 문제가 발생하지 않는 저유전율막으로서, 수소를 첨가한 어모퍼스 하이드로 카본막이 주목되고 있다(예를 들면, 특허문헌 1 참조). 어모퍼스 하이드로 카본막은, 처리 가스로서 탄화 수소 가스 등을 사용하여 CVD(Chemical Vapor Deposition; 화학 증착 박막 성막법)에 의해 성막된다. 이와 같이 하여 성막된 어모퍼스 하이드로 카본막은 염가이며, 향후의 유력한 저유전율의 층간 절연막으로서 기대되고 있다.
일본공개특허공보 2002?12972호
그런데, 어모퍼스 하이드로 카본막을 성막시킨 후, 그 막에는 각 층의 변질이나 치수의 변화 등이 발생하지 않도록 350℃～400℃ 정도의 온도에서 가열 처리(어닐링 공정 등)가 시행된다. 이와 같이 하여 어모퍼스 하이드로 카본막에 열이 가해지면, 어모퍼스 하이드로 카본막 표면에서 비교적 열에 약한 부분의 결합이 끊어져 막의 일부가 탈리(脫離)하여, 댕글링 결합(dangling bond; 원자의 미결합수(手))이 되는 경우가 있다(도 2의 처리 a).
이 상태에서 막이 대기 중에 노출되면, 대기 중의 산소나 수분 등이 어모퍼스 하이드로 카본막 표면의 미결합수와 결합함으로써 산화되어, 어모퍼스 하이드로 카본막의 최표면에 카보닐기나 수소기와 같은 극성을 갖는 관능기가 형성된다(도 2의 처리 b). 이 관능기에 의해, 어모퍼스 하이드로 카본막의 유전율이 증가하여 전자 디바이스의 처리 속도가 저하되거나, 금속 배선의 밀착성이 열화되거나, 굴절률이 크게 변화되어, 원하는 전자 디바이스 특성을 얻을 수 없게 되어 버린다.
본 발명은, 상기 과제를 해결하기 위해, 어모퍼스 하이드로 카본막의 표면을 보호하기 위해 실행되는 어모퍼스 하이드로 카본막의 후처리 방법 및, 그 후처리 방법을 포함한 전자 디바이스의 제조 방법을 제공한다. 또한, 이들 방법을 실행하기 위한 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체 및, 이들 방법을 실행하기 위한 처리 시스템을 제공한다.
즉, 상기 과제를 해결하기 위해, 본 발명의 어느 형태에 의하면, 어모퍼스 하이드로 카본막의 후처리 방법으로서, 기판 상에 어모퍼스 하이드로 카본막을 성막시키고, 원하는 타이밍에 SiXHY계 가스를 공급하면서, 상기 성막된 어모퍼스 하이드로 카본막에 SiXHY계 가스 분위기(atmosphere) 중에서 가열 처리를 시행하는 어모퍼스 하이드로 카본막의 후처리 방법이 제공된다.
전술한 바와 같이, 어모퍼스 하이드로 카본막에 가열 처리를 시행하면, 결합이 약한 부분이 끊어져 미결합수(댕글링 결합)가 발생하는 경우가 있다(도 2의 처리 a). 이 상태의 막이 대기 중 등의 수분이나 수산기가 존재하는 분위기에 노출되면, 미결합수와 수산기가 결합하여 막 표면이 산화된 상태가 된다(도 2의 처리 b).
그러나, 이러한 구성에 의하면, 어모퍼스 하이드로 카본막에 대하여 SiXHY계 가스 분위기 중에 있어서의 가열 처리가 실행된다. 이 가열 처리에서는, SiXHY계 가스의 증기를 어모퍼스 하이드로 카본막의 표면에 접촉시킨다. 이에 따라, 막 표면의 수산기와 SiXHY계 가스의 H원자가 화학 반응함으로써 OH기가 실리콘 원자로 치환되어, Si?C결합이 된다. 즉, 어모퍼스 하이드로 카본막의 최표면에 존재하는 수산기 등의 극성이 높은 관능기가 규소를 포함한 기인 Si?C결합으로 치환된다(도 2의 처리 c 및 처리 d 참조).
그 결과, 그 후 산소 및 수소를 포함하는 분위기(예를 들면, 대기)에 어모퍼스 하이드로 카본막을 방치해도, 어모퍼스 하이드로 카본막의 최표면에 수산기나 수분이 결합하는 물질이 거의 존재하지 않기 때문에, 시간 경과에 따라 수산기 등의 관능기가 증가하는 것을 방지할 수 있다. 이에 따라, 어모퍼스 하이드로 카본막의 산화를 방지할 수 있어, 어모퍼스 하이드로 카본막의 유전율 등의 전기적 특성 및 밀착성 등의 물리적 특성을 양호한 상태로 유지할 수 있다.
특히, 어모퍼스 하이드로 카본막의 최표면에 Si?C결합이 존재하는 경우와 Si?O결합이 존재하는 경우에 대해서 비교한다. 실리콘 원자(Si)의 전기 음성도(χ(Si))는 1.90이고, 탄소 원자(C)의 전기 음성도(χ(C))는 2.55이며, 산소 원자(O)의 전기 음성도(χ(O))는 3.44이다. 따라서, Si?C결합 및 Si?O결합은 모두 공유 결합이지만, 탄소 원자나 산소 원자 쪽이 실리콘 원자보다 전자를 끌어들이는 힘이 커, 어느 결합에 있어서도 실리콘 원자로부터 탄소 원자 및 산소 원자에 전자가 조금 흘러든 극성 결합의 상태로 되어 있다.
또한, Si?O결합의 전기 음성도(χ) 차이는 1.54로, Si?C결합의 전기 음성도(χ) 차이인 0.65의 2배 이상의 값이다. 이것은, 실리콘 원자로부터 산소 원자에 흘러드는 전자 쪽이, 실리콘 원자로부터 탄소 원자에 흘러드는 전자보다 많은, 즉, Si?O결합은 Si?C결합보다 극성(분극, 이온성)이 높은 것을 나타내고 있다.
한편, O?H결합의 경우에는, 수소 원자의 전기 음성도(χ(H))는 2.20이고, 산소 원자(O)의 전기 음성도(χ(O))는 3.44이기 때문에, O?H결합의 전기 음성도(χ) 차이는 1.24가 되고, 이것도 Si?C결합의 전기 음성도(χ) 차이의 2배 정도로 되어 있다. 따라서, O?H결합은 Si?C결합보다 극성이 높은 것을 나타내고 있다.
따라서, 예를 들면, 도 10의 처리 a의 어모퍼스 하이드로 카본막을 가열 처리 후, 도 10의 처리 b에 나타낸 바와 같이 대기에 노출시켜, 막 표면에 OH기가 부착된 상태에서 도 10의 처리 c에 나타낸 바와 같이 막에 DMSDMA 등의 실릴화제에 의해 실릴화 처리를 시행함으로써 막 표면의 OH기를 환원시켜 Si?O결합으로 치환시킨 경우라도, 도 10의 처리 d에 나타낸 바와 같이 그 후 Si?O결합의 주위에 수분(H2O)이나 수산기(OH)가 근접하면, Si?O결합은 Si?C결합보다 극성이 높기 때문에 Si?C결합의 경우에 비하여 동일하게 극성이 높은 수분이나 수산기와 화학 반응을 발생시키기 쉬워, 재차 막 표면이 산화되어 버리는 경우가 있다.
한편, 전술한 바와 같이 Si?C결합은 극성이 낮아 공유 결합의 상태가 무극성 결합에 가깝기 때문에, 어모퍼스 하이드로 카본막의 가열 처리(실란 가스 분위기 중이 아님)(도 2의 처리 a), 대기 중으로의 노출(도 2의 처리 b), 가열 처리(실란 가스 분위기 중)(도 2의 처리 c) 후, 극성이 높은 수분이나 수산기가 막 표면에 근접해 오더라도, 도 2의 처리 d에 나타낸 바와 같이 화학 반응(환원 반응)을 발생시키기 어려워 이에 따라 막의 산화를 방지할 수 있다. 이와 같이, 막 표층에 Si?C결합을 갖는 쪽이, Si?O결합을 갖는 것보다 수분에 의한 막의 열화를 보다 효과적으로 방지하여, 어모퍼스 하이드로 카본막의 유전율 등의 전기 특성이나 밀착성 등의 물리적 특성을 보다 양호한 상태로 유지할 수 있다.
또한, SixHy계 가스를 공급해야 하는 원하는 타이밍이란, 가열 처리와 동시일 수 있고, 가열 처리 도중일 수 있다. 예를 들면, 상기 SixHy계 가스 분위기 중의 가열 처리는, 상기 어모퍼스 하이드로 카본막에 앞서 SixHy계 가스 분위기 중이 아닌 가열 처리가 실행된 직후에 행해질 수 있다. 한편, 가열 처리와 동시에 SixHy계 가스를 공급하면, 도 9의 처리 a ～ 처리 c에 나타낸 바와 같이 막 표면을 수산기 등에 의해 산화시키는 일 없이, 막 표면을 Si?C결합으로 보호할 수 있다. 이에 따라, 어모퍼스 하이드로 카본막 표면의 산화를 보다 효과적으로 방지할 수 있다.
상기 SixHy계 가스는, 모노메틸실란, 디메틸실란, 트리메틸실란 중 어느 것을 포함할 수 있다. 상기 SixHy계 가스 분위기 중의 가열 처리는, 200℃～400℃의 온도에서 실행될 수 있다.
상기 SixHy계 가스 분위기 중의 가열 처리는, 10분～30분간 실행될 수 있다. 또한, 상기 SixHy계 가스 분위기 중의 가열 처리는, 대기압～1Torr의 압력에서 실행될 수 있다. 또한, 대기압이란 0℃, 1atm(＝1.013×105Pa)의 상태를 말한다. 상기 SixHy계 가스 분위기 중이 아닌 가열 처리는, 어닐링 처리일 수 있다.
상기 SixHy계 가스 분위기 중의 가열 처리는, 10nm 이하의 막두께의 어모퍼스 하이드로 카본막에 대하여 실행되는 것이 바람직하다. 어모퍼스 하이드로 카본막을 10nm 이상의 막두께로 하면, 유전율이 높아져 전자 디바이스의 고속화를 도모할 수 없게 되기 때문이다.
상기 과제를 해결하기 위해, 본 발명의 다른 형태에 의하면, 기판 상에 어모퍼스 하이드로 카본막을 형성하는 공정과, 원하는 타이밍에 SixHy계 가스를 공급하면서, 상기 성막된 어모퍼스 하이드로 카본막에 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 공정을 포함하는 전자 디바이스의 제조 방법이 제공된다.
이에 의하면, 가열 처리는, 원하는 타이밍에 SixHy계 가스를 공급하면서, SixHy계 가스 분위기 중에서 행해진다. 즉, 가열 처리에서는, 원하는 타이밍에 SixHy계 가스의 증기를 상기 어모퍼스 하이드로 카본막의 표면에 접촉시킨다. 따라서, 가열 처리에 의해 결합이 약한 부분이 끊어져 미결합수가 되어도, 미결합수와 실리콘 원자에 의해 막 표면에 Si?C결합을 형성할 수 있다. 이 결과, 어모퍼스 하이드로 카본막의 표면에 수산기나 수분이 흡착되어, 시간 경과에 따라 수산기 등의 관능기가 증가하는 것을 방지할 수 있다. 이에 따라, 어모퍼스 하이드로 카본막의 전기적 특성 및 물리적 특성을 양호한 상태로 유지할 수 있다.
상기 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 공정 후, 상기 어모퍼스 하이드로 카본막 상에 소정의 막을 성막시키는 공정을 포함할 수 있다. 소정의 막으로서는, 예를 들면, 캡막이나 하드 마스크로서 기능하는 SiO2막, SiN막, SiCN막, SiCO막 또는 메탈막으로서의 Cu, Ti, Ta, W 등을 들 수 있다.
상기 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 공정은 200℃～400℃의 온도에서 실행될 수 있다. 또한, 상기 어모퍼스 하이드로 카본막은 층간 절연막일 수 있다.
상기 과제를 해결하기 위해, 본 발명의 다른 형태에 의하면 상기 어모퍼스 하이드로 카본막의 후처리 방법을 컴퓨터에 실현시키기 위한 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체가 제공된다.
상기 과제를 해결하기 위해, 본 발명의 다른 형태에 의하면 상기 전자 디바이스의 제조 방법을 컴퓨터에 실현시키기 위한 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체가 제공된다.
또한, 상기 과제를 해결하기 위해, 본 발명의 다른 형태에 의하면 어모퍼스 하이드로 카본막의 성막 처리 장치와 가열 처리 장치를 포함하며, 전자 디바이스를 제조하는 처리 시스템으로서, 상기 성막 처리 장치를 사용하여 기판 상에 어모퍼스 하이드로 카본막을 성막시켜 원하는 타이밍에 SixHy계 가스를 공급하면서, 상기 가열 처리 장치를 사용하여 상기 어모퍼스 하이드로 카본막에 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 처리 시스템이 제공된다.
이에 의하면, 가열 처리시에 막 표면에 발생한 미결합수와 실리콘 원자를 화학 반응시킴으로써, 막 표면에 Si?C결합을 형성할 수 있다. 이에 따라, 그 후의 공정에 관계없이, 전자 디바이스의 특성을 양호하게 유지할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면 어모퍼스 하이드로 카본막 표면에 Si?C결합을 형성하여, 막 표면의 산화를 방지할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 어모퍼스 하이드로 카본막의 후처리 방법을 포함한 전자 디바이스의 제조 공정을 나타낸 도면이다.
도 2는 본 발명의 제1 실시 형태에 따른 어모퍼스 하이드로 카본막의 후처리를 행한 경우의 막의 표층 상태를 설명하기 위한 도면이다.
도 3은 본 발명의 각 실시 형태에 따른 전자 디바이스의 제조 방법에서 얻어지는 구조의 일 례를 나타낸 단면도이다.
도 4는 본 발명의 각 실시 형태에 따른 클러스터형(cluster-type)의 처리 시스템 및 프로세스 컨트롤러를 나타낸 도면이다.
도 5는 도 4에 나타낸 처리 시스템 중 가열 처리 장치(실란 가스 분위기 중) (PM3)의 개략적인 단면도이다.
도 6A는 온도 조건을 변화시켜 형성한 막에 후처리를 시행한 결과 얻어진 어모퍼스 하이드로 카본막 표층 부분의 원자 결합 상태를 나타낸 도면이다.
도 6B는 온도 조건을 변화시켜 형성한 막에 후처리를 시행한 결과 얻어진 어모퍼스 하이드로 카본막 표층 부분의 원자 결합 상태를 나타낸 도면이다.
도 7A는 온도 조건을 변화시켜 형성한 막에 후처리를 시행한 결과 얻어진 어모퍼스 하이드로 카본막 표층 부분의 각 원자 농도를 나타낸 도면이다.
도 7B는 온도 조건을 변화시켜 형성한 막에 후처리를 시행한 결과 얻어진 어모퍼스 하이드로 카본막 표층 부분의 각 원자 농도를 나타낸 도면이다.
도 8은 본 발명의 제2 실시 형태에 따른 어모퍼스 하이드로 카본막의 후처리 방법을 포함한 전자 디바이스의 제조 공정을 나타낸 도면이다.
도 9는 본 발명의 제2 실시 형태에 따른 어모퍼스 하이드로 카본막의 후처리를 행한 경우의 막의 표층 상태를 설명하기 위한 도면이다.
도 10은 어모퍼스 하이드로 카본막의 후처리에 실릴화 처리를 행한 경우의 막의 표층 상태를 설명하기 위한 도면이다.
(발명을 실시하기 위한 형태)
이하에 첨부 도면을 참조하면서, 본 발명의 일 실시 형태에 대해서 상세하게 설명한다. 또한, 이하의 설명 및 첨부 도면에 있어서, 동일한 구성 및 기능을 갖는 구성 요소에 대해서는, 동일 부호를 붙임으로써 중복 설명을 생략한다. 또한, 본 명세서 중, 0℃, 1atm인 때 1mTorr은 (10?3×101325/760)Pa, 1sccm은 (10?6/60) ㎥/sec로 한다.
(제1 실시 형태)
우선, 본 발명의 제1 실시 형태에 따른 어모퍼스 하이드로 카본막의 후처리 방법을 포함한 전자 디바이스의 제조 공정에 대해서, 공정 단면도 및 그의 순서를 나타낸 도 1을 참조하면서 설명한다.
제일 먼저, 도 1의 공정 a에서 반도체 웨이퍼(W)를 어모퍼스 하이드로 카본막의 성막 처리 장치 내에 반입시킨다. 반도체 웨이퍼(W)에는, 실리콘 기판(Sub) 상에 하지(下地)막으로서, 예를 들면 SiCO계의 저유전율막(Low?k막(105))이 형성되어 있다. 다음으로, 도 1의 공정 b에서 Low?k막(105)의 위에 어모퍼스 하이드로 카본막(110)을 성막시킨다. 어모퍼스 하이드로 카본막(110)의 성막 방법으로서는, CVD으로 성막 처리하는 것이 바람직하지만, 이에 한정되는 것은 아니다.
이때의 처리 가스로서는, 프로필렌(C3H6), 프로핀(C3H4), 프로판(C3H8), 부탄(C4H10), 부틸렌(C4H8), 부타디엔(C4H6), 아세틸렌(C2H2) 등의 탄화 수소 가스나, 이들 화합물을 주체로 하는 것을 사용할 수 있다. 이러한 처리 가스를 사용하여, 예를 들면, 일본공개특허공보 2002?12972호에 기재되어 있는 방법으로 성막시킬 수 있다. 또한, 처리 가스로서 추가로 산소를 함유시킴으로써, 비교적 저온 성막이라도 강고한 카본 네트워크를 형성할 수 있다.
어모퍼스 하이드로 카본막(110)의 성막 후, 도 1의 공정 c에 나타낸 바와 같이, 어닐링 처리 등의 가열 처리(실란 가스 분위기 중이 아님)를 행한다. 이 처리는 얻으려고 하는 전자 디바이스(반도체 소자)에 따라서 적절한 조건으로 행해져, 전형적으로는 비(非)산화성 분위기(진공 또는 Ar 가스, N2 가스 등의 불활성 가스 분위기)에서 350～400℃ 정도의 온도에서 행해진다.
성막 직후의 어모퍼스 하이드로 카본막(110)은, 표면 상태가 건전하여 대기 중에 취출시켜도 시간 경과에 따른 변화는 발생하지 않지만, 이와 같이 어닐링 처리 등의 가열 처리를 시행한 후는 어모퍼스 하이드로 카본막(110) 표면의 비교적 열에 약한 부분의 결합이 끊어져 막의 일부가 탈리하여, 도 2의 처리 a에 나타낸 바와 같이 어모퍼스 하이드로 카본막(110)의 표층에 미결합수(댕글링 결합)가 발생한다.
이러한 상태에서 어모퍼스 하이드로 카본막(110)이 대기 중에 노출되면, 비교적 단시간에 산소나 수분이 결합이 끊어진 부분과 반응하여, 예를 들면, ?C?C?＋O2→?C?C＝O＋O*, ?C?CH＋O*→?C?C?OH, ?C?C?＋H2O→?C?C?OH＋H 등의 반응을 일으켜 산화된다. 이 결과, 도 2의 처리 b에 나타낸 바와 같이, 막 중에 카보닐기나 수산기와 같은 극성을 갖는 관능기가 생겨, 시간 경과에 따라 이와 같은 관능기가 증가해 버린다. 이러한 관능기는, 수분을 흡착시키거나 유전율 등의 전기 특성이나 기타 특성을 크게 변화시켜 버린다.
예를 들면, 어모퍼스 하이드로 카본막(110)은, 성막된 그대로의 상태에서는 비(比)유전율(k)＝2.8 정도인 것에 대하여, 400℃ 정도의 어닐링을 행한 직후는 k＝2.6～2.7로 일단 특성이 향상되지만, 대기 중에 100시간 정도 이상 방치시킴으로써, k값이 3을 넘어 리크(leak) 특성도 저하되어 버린다. 또한, 이와 같이 대기 중에 장시간 방치시킴으로써 굴절률도 증가한다.
이러한 전기 특성 등의 시간 경과에 따른 변화를 방지하기 위해, 본 실시 형태에서는 실란 가스 분위기 중이 아닌 가열 처리 직후에, 실란 가스 분위기 중의 가열 처리 공정이 실행된다. 이 가열 처리는, 도 2의 처리 c 및 처리 d에 나타낸 바와 같이, 어모퍼스 하이드로 카본막(110)의 표면에 형성된 수산기 등의 극성을 갖는 관능기와 실란 가스를 반응시켜 규소(Si)를 포함하는 기로 치환(환원, Si?C결합)시킨다. 이에 따라, 어모퍼스 하이드로 카본막(110)의 표면이 보호되어, 시간 경과에 따라 수산기 등의 관능기가 증가하여 특성이 변화해 버리는 것을 방지할 수 있다.
이러한 환원 처리의 직후, 유전율(k)의 값은 다소 상승하지만, 그 후 대기 중에 방치해도 그 값은 거의 변화하지 않는다. 굴절률에 대해서도 실릴화 처리 후는 대기 중에 방치해도 그 값은 거의 변화하지 않는다.
또한, 「실란 가스의 분위기 중이 아닌 가열 처리가 실행된 직후」란, 가열 처리 후 어모퍼스 하이드로 카본막의 특성의 열화가 거의 발생하지 않은 기간 내이면 된다.
삭제
삭제
삭제
삭제
삭제
이상에 설명한 어모퍼스 하이드로 카본막(110)의 후처리에 의해, 어모퍼스 하이드로 카본막(110)의 표면을 보호한 상태에서 도 1의 공정 e로 진행하여, 어모퍼스 하이드로 카본막(110)의 위에 캡막이나 하드 마스크로서 기능하는 SiO2막, SiN막, SiCN막, SiCO막 및 메탈막으로서의 Cu, Ti, Ta, W 등의 소정의 막(115)을 성막시킨다. 이 경우, 직전 공정 d의 실란 분위기에 있어서의 가열 처리에 의한 보호 효과에 의해 어모퍼스 하이드로 카본막(110)의 내질성(耐質性)이 좋아져 있기 때문에, 시간 경과에 따라 막 특성이 저하되는 일 없이, 그 후의 일련의 처리에 의해, 양호한 특성을 갖는 전자 디바이스를 제조할 수 있다.
다음으로, 이상의 공정을 포함하는 전자 디바이스의 제조 방법의 일 례에 대해 설명한다. 예를 들면, 듀얼 다마신(dual damascene)법을 이용하여 구리(배선 부분)의 매입을 행하는 경우, 즉, 도 2의 처리 d의 상태로부터 홀 및 트렌치의 에칭 및 Cu막의 매입 등을 행하여 도 3의 적층 구조를 갖는 전자 디바이스를 얻는 경우에 대해서 설명한다.
도 1의 공정 d의 가열 처리(실란 가스 분위기 중)를 실행한 후, 막(115)으로서 하드 마스크를 형성하여 도 1의 공정 e의 상태로 하고, 그리고 나서 Low?k막(105)에 홀(120), 어모퍼스 하이드로 카본막(110)에 트렌치(125)를 에칭으로 형성하고, 그 후 배리어 막(130) 및 Cu막(135)을 성막시킨다(도 3).
다음으로, 도 1에 나타낸 일련의 공정을 실시하기 위한 처리 시스템에 대해서, 도 4를 참조하면서 설명한다. 이 처리 시스템(Sys)은, 클러스터형의 장비군으로서, 어모퍼스 하이드로 카본 성막 처리 장치(PM1), 가열 처리 장치(PM2), 가열 처리 장치(PM3), 성막 처리 장치(PM4) 및 에칭 처리 장치(PM5)를 갖는다.
어모퍼스 하이드로 카본 성막 처리 장치(PM1)는, 반도체 웨이퍼에 형성된 소정의 막, 예를 들면, SiCO계의 저유전율막(Low?k막)의 위에 어모퍼스 하이드로 카본막을 성막시킨다. 가열 처리 장치(PM2)는, 어모퍼스 하이드로 카본막을 성막시킨 반도체 웨이퍼에 대하여 실란 가스 분위기 중이 아닌 가열 처리를 시행한다. 실란 가스 분위기 중이 아닌 가열 처리의 일 례로서는, 어닐링 처리를 들 수 있다.
가열 처리 장치(PM3)는, 상기 가열 처리 후의 어모퍼스 하이드로 카본막에 실란 가스 분위기 중에서 가열 처리를 시행한다. 성막 처리 장치(PM4)는, 실란 가스 분위기 중의 가열 처리 후에 어모퍼스 하이드로 카본막의 위에 소정의 막을 형성한다. 에칭 처리 장치(PM5)는, 에칭 가스로 원하는 부분에 홀이나 트렌치를 형성한다. 또한, 처리 시스템(Sys)은, 반도체 웨이퍼를 원하는 감압 상태에 있는 로드록실(LLM)로부터 반입하여, 반송실(TM)에 배치된 암(Arm)을 이용하여 처리 장치사이를 반송(搬送)시킨다.
이들 각 장치는, 마이크로 프로세서(CPU(200a)), 메모리(ROM(200b) 및 RAM(200c)) 및 인터페이스(내부 인터페이스(200d), 외부 인터페이스(200e))를 구비한 프로세스 컨트롤러(200)에 의해 일괄적으로 제어되도록 되어 있다.
프로세스 컨트롤러(200)에는, 공정 관리자가 각 장치를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 각 장치의 가동 상황을 가시화하여 표시하는 디스플레이가 인터페이스를 통하여 접속되어 있다. 또한, 각 처리 장치에서 실행되는 프로세스를 규정한 제어 프로그램이나 처리 조건 데이터 등이 기록된 레시피가, ROM(200b) 및 RAM(200c) 등의 기억 영역에 격납되어 있다. CPU(200a)는, 오퍼레이터 등으로부터의 지시를 받아 임의의 기억 영역에 기억된 제어 프로그램 및 관련 데이터를 사용하면서, 각 처리 장치에서 실행되는 프로세스를 제어한다. 또한, 상기 레시피는, 예를 들면, CD?ROM, 하드 디스크, 플렉시블 디스크, 불휘발성 메모리 등의 독출 가능한 기억 매체에 격납되어 있거나, 네트워크로 접속된 외부 장치로부터 입수할 수 있도록 할 수 있다.
다음으로, 어모퍼스 하이드로 카본막의 후처리를 행하는 장치의 내부 구성 및 그의 동작에 대해서 설명한다. 실란 가스 분위기 중에서 가열 처리를 행하는 가열 처리 장치(PM3)의 종단면을 도 5에 나타낸다. 또한, 다른 처리 장치에 대해서는 본 명세서에서는 그 설명을 생락하지만, 주지의 장치를 사용할 수 있다.
가열 처리 장치(PM3)는, 용기(300) 및 덮개체(305)를 갖고 있다. 용기(300)의 상부 외주면에는, 내주측 및 외주측에 제1 실드 링(310)이 각각 형성되어 있다. 또한, 덮개체(305)의 하부 외주면에는, 내주측 및 외주측에 제2 실드 링(315)이 각각 형성되어 있다. 덮개체(305)에 의해 상부로부터 용기(300)에 덮개를 하면, 제1 실드 링(310)과 제2 실드 링(315)이 내주측 및 외주측에서 밀착하고, 또한, 제1 실드 링(310)과 제2 실드 링(315) 사이의 공간을 감압시킴으로써 기밀(氣密)하게 보존?유지하는 처리실(U)이 형성된다.
용기(300)에는 핫 플레이트(320)가 형성되어 있다. 핫 플레이트(320)의 내부에는 히터(320a)가 매설되어 있어, 히터(320a)에 의해 처리실(U) 내의 온도가 원하는 온도로 조절된다. 핫 플레이트(320)의 상면에는 유리 기판(G)을 지지하는 핀(320b)이 승강 가능하게 형성되어 있어, 기판의 반송을 용이하게 함과 동시에 기판 이면(裏面)의 오염을 방지하도록 되어 있다.
실란 가스는, 기화기(325)에 의해 기화되어 기화 분자가 되고, 아르곤(Ar) 가스를 캐리어 가스로 하여 가스 유로(330)를 통과하여 핫 플레이트(320) 주위로부터 처리실(U)의 상방에 공급된다. 실란 가스의 공급은 전자(電磁) 밸브(335)의 개폐에 의해 제어된다. 덮개체(305)의 상부 대략 중앙에는 배기구(340)가 형성되어 있어, 처리실(U)에 공급된 실란 가스 및 아르곤 가스를 압력 조정 장치(345) 및 진공 펌프(P)를 사용하여 외부로 배기하도록 되어 있다. 또한, 본 처리 장치의 상하를 반대로 한 상태에서, 아르곤 가스를 캐리어 가스로 하여 실란 가스를 핫 플레이트(320)의 주위로부터 처리실(U) 내의 하방에 공급하여, 장치의 저면(底面)에 형성된 배기구(340)로부터 압력 조정 장치(345) 및 진공 펌프(P)를 사용하여 외부로 배기하도록 할 수 있다.
이와 같이 구성된 가열 처리 장치(PM3)에서는, 프로세스 컨트롤러(200)의 제어에 기초하여, 기화기(325)의 온도가 200～400℃ 범위의 온도가 되도록 핫 플레이트(320)가 소정의 온도로 제어되고, 처리실 내의 압력이 20mTorr 정도가 되도록 가스 유량 및 진공 펌프(P)의 배기량이 제어된다. 이 상태에서, 핫 플레이트(320)의 핀(320b) 상에 반도체 웨이퍼(W)를 올려놓고, 실란 가스의 유량을 예를 들면 50sccm, 아르곤 가스의 유량을 예를 들면 50sccm으로 제어하여 공급하면서, 실란 가스 분위기 중이 아닌 가열 처리 직후의 어모퍼스 하이드로 카본막(110)에 10～30분간 실란 가스 분위기 중에서의 가열 처리를 시행한다.
이에 따라, 도 2의 처리 c에 나타낸 바와 같이 실란 가스 분위기 중의 가열 처리에서는 실란 가스의 증기를 어모퍼스 하이드로 카본막(110)의 표면에 접촉시켜, 실란 가스와 OH기를 화학 반응시킴으로써, 도 2의 처리 d에 나타낸 바와 같이 어모퍼스 하이드로 카본막(110)의 표면에 부착된 OH기 등의 관능기를 환원시켜, 안정된 Si?C결합으로 치환할 수 있다. 또한, 실란 가스 분위기 중의 가열 처리 후, 처리실 내의 잔류 가스는 진공 펌프(P)에 의해 외부로 배기된다.
(실험)
다음으로, 본 실시 형태에 따른 어모퍼스 하이드로 카본막의 후처리 방법의 효과를 실증하기 위해, 실제로 발명자가 행한 실험 및 그 실험 결과에 대해서, 도 6A, 도 6B, 도 7A 및 도 7B을 참조하면서 설명한다.
발명자는, 실험 중 실란 가스와 아르곤 가스를 1대 1의 비율로 50sccm씩 도입했다. 그 조건하에서, 발명자는 다음의 두 패턴의 온도 조건에서 실란 가스 분위기중의 가열 처리(어모퍼스 하이드로 카본막의 후처리)를 실행했다.
(1) 온도 350℃
(2) 온도 400℃
도 6A 및 도 6B는, 상기 (1) 및 (2)의 온도 조건에서, 막의 상태를 확인하기 위해 어모퍼스 하이드로 카본막의 최표층(a1)에서 an(n＝11)까지 서서히 막을 절삭하여, 각 절삭 단계에서 막의 표면에 나타나는 물질의 결합 에너지(횡축)의 강도(종축)를 측정한 결과를 나타내고 있다. 각 그래프에서는, 하방에 그려진 꺾임선일수록 표면에 가까운 막의 상태를 나타내고 있다.
실험 결과, 상기 두 패턴의 온도 조건의 어느 경우에도, 어모퍼스 하이드로 카본막의 최표층(a1)에서는 Si?O결합의 결합 에너지인 102(eV) 부근의 강도가 높아져 있었지만, 그 이외의 깊이의 막(a1 ＋1～an)은 모두 Si?C결합의 결합 에너지인 100(eV) 부근의 강도가 높아져 있었다.
이에 따라, 발명자는 전술한 실란 가스 분위기 중의 가열 처리에 의해, 실란 가스는 상기 온도에서 해리(解離)가 진행되어 어모퍼스 하이드로 카본막의 표면에 존재하는 수산기(OH)와 화학 반응하여, 환원 작용에 의해 OH?C결합이 Si?C결합으로 치환된 것을 밝혀냈다.
또한, 도 6A와 도 6B를 비교하면, 400℃에서 어모퍼스 하이드로 카본막의 형성 또는 후처리를 시행한 쪽이 350℃의 경우보다 강도가 높아져 있었다. 즉, 발명자는, 300～400℃ 정도의 적정 온도의 범위에서는 온도가 높은 쪽이 Si?C결합을 촉진시킬 수 있어, 막 표면을 보다 강고하게 보호할 수 있는 것을 밝혀냈다.
또한, 발명자는, 어모퍼스 하이드로 카본막의 표면층의 상태를 다른 방법으로 확인하기 위해 실리콘 농도를 측정했다. 측정에는, ESCA(Electron Spectroscopy for Chemical Analysis:광전자 분광법)를 이용했다. 상기 (1) 및 (2)의 각 온도 조건의 결과를, 도 7A 및 도 7B에 각각 나타냈다. 각 그래프에서는, 좌방일수록 표면에 가까운 막의 상태를 나타내고 있다.
그 결과, 어모퍼스 하이드로 카본막의 최표층에서는 산소 원자의 흡착이 있지만(O:1s궤도), 실리콘 농도를 나타낸 꺾임선(Si:2p궤도)의 값도 높아 Si?C결합이 충분히 진행되고 있는 것을 증명했다.
또한, 막의 깊이 1nm 정도의 표층에서 실리콘 농도가 큰 것은 도 7B에 나타낸 온도가 400℃로 높은 경우였다. 이에 따라, 발명자는 어모퍼스 하이드로 카본막 표층의 실리콘 농도에 의해서도, 전술한 실란 가스 분위기 중의 가열 처리에 의해 어모퍼스 하이드로 카본막의 표면에 존재하는 수산기(OH)가 실리콘 원자로 치환된 것을 증명했다. 특히, 300～400℃ 정도의 적정 온도의 범위에서는, 온도가 높은 쪽이 실란 가스의 해리가 진행되고 화학 반응이 촉진되어, Si?C결합으로의 치환이 보다 촉진되고 있었던 것을 증명했다.
이상에 설명한 바와 같이, 본 실시 형태에 따른 어모퍼스 하이드로 카본막의 후처리 방법에 의하면, 극성을 갖는 수산기(관능기)를 안정된 Si?C의 공유 결합으로 치환시킴으로써, 그 후의 공정에서 수분의 흡착 등에 의한 막의 열화를 방지하여 제조한 전자 디바이스의 특성을 양호하게 유지할 수 있다.
(제2 실시 형태)
다음으로, 본 발명의 제2 실시 형태에 따른 어모퍼스 하이드로 카본막의 후처리 방법을 포함한 전자 디바이스의 제조 공정에 대해서, 공정 단면도 및 그의 순서를 나타낸 도 8을 참조하면서 설명한다.
본 실시 형태에서는, 제1 실시 형태에서 두 공정으로 나누어져 있던 가열 처리가 도 8의 공정 c에 나타낸 일 공정으로 되어 있다. 도 8의 공정 c에서, 실란 가스를 공급해야 하는 원하는 타이밍은, 가열 처리의 개시와 동시일 수 있고 가열 처리 도중일 수 있다. 가열 처리의 개시와 동시에 실란 가스를 공급하면, 도 9의 처리 a～처리 c에 나타낸 바와 같이, 막 표면을 수산기 등에 의해 산화시키는 일 없이 직접 미결합수와 실리콘 원자를 결합시켜, 막 표면을 Si?C결합으로 보호할 수 있다. 이에 따라, 어모퍼스 하이드로 카본막 표면의 산화를 보다 효과적으로 방지할 수 있다.
이상에 설명한 바와 같이, 각 실시 형태에 의하면, 어모퍼스 하이드로 카본막 표면에 Si?C결합을 형성함으로써 막을 보호하여, 막 표면의 산화를 방지할 수 있다.
또한, 상기 실시 형태에서는, 실란 가스 분위기 중의 가열 처리에 모노실란가스(SiH4)를 사용했지만, 이에 한정되지 않고 실란 가스 분위기 중의 가열 처리는 SixHy계 가스를 사용해도 상기 효과를 충분히 얻을 수 있다. 특히, SixHy계 가스 중, 모노메틸실란(CH3SiH3), 디메틸실란((CH3)2SiH2), 트리메틸실란((CH3)3SiH) 중 어느 하나를 포함하고 있는 것이 바람직하다. 트리메틸실란, 디메틸실란, 모노메틸실란의 순으로 해리되기 쉽기 때문에, 트리메틸실란이나 디메틸실란을 사용하면 프로세스의 온도를 낮게 할 수 있다. 예를 들면, 모노메틸실란에서는, 300～400℃ 정도가 적정 온도가 되지만, 디메틸실란이나 트리메틸실란에서는, 200～300℃ 정도가 적정 온도가 된다.
또한, 실란 가스 분위기 중의 가열 처리는, 10nm 이하의 막두께의 어모퍼스 하이드로 카본막에 대하여 실행되는 것이 바람직하다. 어모퍼스 하이드로 카본막을 10nm 이상의 막두께로 하면, 유전율이 높아져 전자 디바이스의 고속화를 도모할 수 없게 되기 때문이다.
또한, 실란 가스 분위기 중의 가열 처리는 대기압～1Torr의 압력에서 실행해도 상기 효과를 얻을 수 있다. 또한, 실란 가스 분위기 중의 가열 처리는 10분～30분일 수 있다.
또한, 상기 실시 형태에서는, 실란 가스와 아르곤 가스의 유량을 1대 1로 했지만, 이에 한정되지 않고 불활성 가스에 대한 실란 가스의 농도는 10％～100％일 수 있다. 불활성 가스로서는, 아르곤 가스 외에 질소 가스 등을 사용할 수 있다.
또한, 상기 공정은 매엽형(single wafer type) 처리에서도, 배치(batch) 처리에서도 적용 가능하다.
상기 실시 형태에 있어서, 각부의 동작은 서로 관련되어 있어 서로의 관련을 고려하면서, 일련의 동작으로서 치환시킬 수 있다. 그리고, 이와 같이 치환시킴으로써, 상기 어모퍼스 하이드로 카본막의 후처리 방법의 실시 형태를 전자 디바이스의 제조 방법의 실시 형태로 할 수 있다.
또한, 상기 각부의 동작을, 각부의 처리로 치환시킴으로써, 전자 디바이스의 제조 방법의 실시 형태를 전자 디바이스의 제조 방법을 제어하기 위한 제어 프로그램의 실시 형태로 할 수 있다. 또한, 전자 디바이스의 제조 방법을 제어하기 위한 제어 프로그램을 컴퓨터 판독 가능한 기록 매체에 기억시킴으로써, 전자 디바이스의 제조 방법을 제어하기 위한 제어 프로그램의 실시 형태를 제어 프로그램에 기록된 컴퓨터 판독 가능한 기록 매체의 실시 형태로 할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명의 매우 적합한 실시 형태에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 말할 것도 없다. 당업자라면, 특허 청구의 범위에 기재된 범주 내에 있어서 각종 변경예 또는 수정예에 생각이 미칠 수 있는 것은 분명하며, 그것들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예를 들면, 상기 실시 형태에서는 어모퍼스 하이드로 카본막을 층간 절연막으로서 적용한 예에 대해서 나타냈지만, 반사 방지막 등의 다른 용도에도 적용할 수 있다. 여기에서, 반사 방지막은 굴절률이 특정한 값이 되는 것이 중요하다. 한편, 전술한 바와 같이, 실란 가스 분위기 중이 아닌 가열 처리 후, 대기 중에 방치시킴으로써 굴절률이 시간 경과에 따라 증가하는 경향이 있다. 이 때문에, 본 발명의 후처리 방법에 의해 이러한 굴절률의 시간 경과에 따른 변화를 방지할 수 있다. 이 결과, 반사 방지막으로서 안정된 특성을 얻을 수 있다.
또한, 상기 실시 형태에서는, 어모퍼스 카본막에 어닐링 등의 가열 처리를 시행한 후에 대기 중에 방치시키는 경우에 대해서 상정했지만, 대기 중에 한정되지 않고 어느 정도 산소 및 수소를 포함하는 분위기에 방치시키는 경우에 대해 효과를 얻을 수 있다.
추가로, 상기 실시 형태에서는 피(被)처리체로서 반도체 웨이퍼를 예시했지만, 이에 한정되지 않고 액정 표시 장치(Liquid Crystal Display)로 대표되는 플랫 패널 디스플레이(FPD; Flat Panel Display)용 유리 기판 등 다른 기판에도 적용할 수 있다.
105 : Low?k막
110 : 어모퍼스 하이드로 카본막
200 : 프로세스 컨트롤러
200a : CPU
200b : ROM
200c : RAM
PM1 : 어모퍼스 하이드로 카본 성막 처리 장치
PM2 : 가열 처리 장치(실란 가스 분위기 중이 아님)
PM3 : 가열 처리 장치(실란 가스 분위기 중)
PM4 : 성막 처리 장치
Sub : 실리콘 기판
Sys : 처리 시스템

Claims (17)

  1. 어모퍼스 하이드로 카본막의 후처리 방법으로서,
    기판 상에 어모퍼스 하이드로 카본막을 성막시키고,
    원하는 타이밍에 SiXHY계 가스를 공급하면서, 상기 성막된 어모퍼스 하이드로 카본막에 SiXHY계 가스 분위기 중에서 가열 처리를 시행하는 어모퍼스 하이드로 카본막의 후처리 방법.
  2. 제1항에 있어서,
    상기 SiXHY계 가스 분위기 중의 가열 처리는, SiXHY계 가스의 증기를 상기 어모퍼스 하이드로 카본막의 표면에 접촉시키는 것인 어모퍼스 하이드로 카본막의 후처리 방법.
  3. 제1항에 있어서,
    상기 SixHy계 가스는, 모노메틸실란, 디메틸실란, 트리메틸실란 중 어느 것을 포함하는 어모퍼스 하이드로 카본막의 후처리 방법.
  4. 제1항에 있어서,
    상기 SixHy계 가스 분위기 중의 가열 처리는, 200℃～400℃의 온도에서 실행되는 어모퍼스 하이드로 카본막의 후처리 방법.
  5. 제1항에 있어서,
    상기 SixHy계 가스 분위기 중의 가열 처리는, 상기 어모퍼스 하이드로 카본막에 앞서 SixHy계 가스 분위기 중이 아닌 상태에서의 가열 처리가 실행된 직후에 행해지는 어모퍼스 하이드로 카본막의 후처리 방법.
  6. 제1항에 있어서,
    상기 SixHy계 가스 분위기 중의 가열 처리는, 대기압～1Torr의 압력에서 실행되는 어모퍼스 하이드로 카본막의 후처리 방법.
  7. 제1항에 있어서,
    상기 SixHy계 가스 분위기 중의 가열 처리는, 10분～30분간 실행되는 어모퍼스 하이드로 카본막의 후처리 방법.
  8. 제1항에 있어서,
    상기 어모퍼스 하이드로 카본막은, 10nm 이하의 막두께인 어모퍼스 하이드로 카본막의 후처리 방법.
  9. 제5항에 있어서,
    상기 SixHy계 가스 분위기 중이 아닌 상태에서의 가열 처리는, 어닐링 처리인 어모퍼스 하이드로 카본막의 후처리 방법.
  10. 기판 상에 어모퍼스 하이드로 카본막을 성막시키는 공정과,
    원하는 타이밍에 SixHy계 가스를 공급하면서, 상기 성막된 어모퍼스 하이드로 카본막에 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 공정을 포함하는 전자 디바이스의 제조 방법.
  11. 제10항에 있어서,
    상기 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 공정 후, 상기 어모퍼스 하이드로 카본막 상에 소정의 막을 성막시키는 공정을 포함하는 전자 디바이스의 제조 방법.
  12. 제10항에 있어서,
    상기 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 공정은, SixHy계 가스의 증기를 상기 어모퍼스 하이드로 카본막의 표면에 접촉시키는 것인 전자 디바이스의 제조 방법.
  13. 제10항에 있어서,
    상기 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 공정은, 200℃～400℃의 온도에서 실행되는 전자 디바이스의 제조 방법.
  14. 제10항에 있어서,
    어모퍼스 하이드로 카본막은, 층간 절연막인 전자 디바이스의 제조 방법.
  15. 제1항에 기재된 어모퍼스 하이드로 카본막의 후처리 방법을 컴퓨터에 실현시키기 위한 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체.
  16. 제10항에 기재된 전자 디바이스의 제조 방법을 컴퓨터에 실현시키기 위한 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체.
  17. 어모퍼스 하이드로 카본막의 성막 처리 장치와 가열 처리 장치를 포함하며, 전자 디바이스를 제조하는 처리 시스템으로서,
    상기 성막 처리 장치를 사용하여 기판 상에 어모퍼스 하이드로 카본막을 성막시키고,
    원하는 타이밍에 SixHy계 가스를 공급하면서, 상기 가열 처리 장치를 사용하여 상기 어모퍼스 하이드로 카본막에 SixHy계 가스 분위기 중에서 가열 처리를 시행하는 처리 시스템.
KR1020107016154A 2008-01-30 2009-01-19 어모퍼스 하이드로 카본막의 후처리 방법 및 그의 방법을 사용한 전자 디바이스의 제조 방법, 및 관련 기억 매체 및 관련 처리 시스템 KR101130065B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008018858 2008-01-30
JPJP-P-2008-018858 2008-01-30
PCT/JP2009/050634 WO2009096251A1 (ja) 2008-01-30 2009-01-19 アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20100088716A KR20100088716A (ko) 2010-08-10
KR101130065B1 true KR101130065B1 (ko) 2012-03-29

Family

ID=40912604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107016154A KR101130065B1 (ko) 2008-01-30 2009-01-19 어모퍼스 하이드로 카본막의 후처리 방법 및 그의 방법을 사용한 전자 디바이스의 제조 방법, 및 관련 기억 매체 및 관련 처리 시스템

Country Status (6)

Country Link
US (1) US8936829B2 (ko)
JP (1) JP5296714B2 (ko)
KR (1) KR101130065B1 (ko)
CN (1) CN101971322A (ko)
TW (1) TWI464804B (ko)
WO (1) WO2009096251A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101565042B1 (ko) 2014-01-10 2015-11-03 국제엘렉트릭코리아 주식회사 하부막 전처리 방법 및 이를 이용한 박막 형성 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
KR101524063B1 (ko) * 2010-03-03 2015-05-29 다이요 가가쿠 고교 가부시키가이샤 비정질 탄소막으로 이루어지는 층에의 고정화 방법 및 적층체
CN105244254B (zh) * 2014-07-09 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105990237B (zh) * 2015-02-04 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US11694902B2 (en) 2021-02-18 2023-07-04 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297686A (ja) * 1998-04-08 1999-10-29 Nec Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030904A (en) * 1997-08-21 2000-02-29 International Business Machines Corporation Stabilization of low-k carbon-based dielectrics
US6423384B1 (en) * 1999-06-25 2002-07-23 Applied Materials, Inc. HDP-CVD deposition of low dielectric constant amorphous carbon film
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP5121090B2 (ja) * 2000-02-17 2013-01-16 アプライド マテリアルズ インコーポレイテッド アモルファスカーボン層の堆積方法
US6562735B1 (en) * 2001-12-11 2003-05-13 Lsi Logic Corporation Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
US6936551B2 (en) 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US6900002B1 (en) * 2002-11-19 2005-05-31 Advanced Micro Devices, Inc. Antireflective bi-layer hardmask including a densified amorphous carbon layer
JP2006013190A (ja) 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
DE102004057997A1 (de) * 2004-12-01 2006-06-08 Wacker Chemie Ag Metalloxide mit einer in einem weiten pH-Bereich permanenten positiven Oberflächenladung
KR101025821B1 (ko) * 2006-07-05 2011-03-30 도쿄엘렉트론가부시키가이샤 아모퍼스 카본막의 후처리 방법, 이를 이용한 반도체 장치의 제조 방법 및, 제어 프로그램이 기억된 컴퓨터 판독가능한 기억 매체

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297686A (ja) * 1998-04-08 1999-10-29 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101565042B1 (ko) 2014-01-10 2015-11-03 국제엘렉트릭코리아 주식회사 하부막 전처리 방법 및 이를 이용한 박막 형성 방법

Also Published As

Publication number Publication date
JP5296714B2 (ja) 2013-09-25
US8936829B2 (en) 2015-01-20
CN101971322A (zh) 2011-02-09
WO2009096251A1 (ja) 2009-08-06
TWI464804B (zh) 2014-12-11
KR20100088716A (ko) 2010-08-10
JPWO2009096251A1 (ja) 2011-05-26
TW200949940A (en) 2009-12-01
US20100304014A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
US7727880B1 (en) Protective self-aligned buffer layers for damascene interconnects
JP5366235B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
TWI459508B (zh) 用於互連的界面覆蓋層
KR101130065B1 (ko) 어모퍼스 하이드로 카본막의 후처리 방법 및 그의 방법을 사용한 전자 디바이스의 제조 방법, 및 관련 기억 매체 및 관련 처리 시스템
US8021486B1 (en) Protective self-aligned buffer layers for damascene interconnects
US7727881B1 (en) Protective self-aligned buffer layers for damascene interconnects
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
WO2010147140A1 (ja) バリヤ層、成膜方法及び処理システム
US9153481B2 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
US20140084466A1 (en) Manganese silicate film forming method, processing system, semiconductor device manufacturing method and semiconductor device
US20160326646A1 (en) Method for forming manganese-containing film
KR101025821B1 (ko) 아모퍼스 카본막의 후처리 방법, 이를 이용한 반도체 장치의 제조 방법 및, 제어 프로그램이 기억된 컴퓨터 판독가능한 기억 매체
WO2012002282A1 (ja) 成膜方法及び処理システム
JP2014236192A (ja) 酸化マンガン膜の形成方法
US9257330B2 (en) Ultra-thin structure to protect copper and method of preparation
US7300862B2 (en) Method for manufacturing semiconductor device
JP5138291B2 (ja) アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
WO2024044462A1 (en) Systems and methods for depositing low-κ dielectric films
JP2006024667A (ja) 半導体装置の製造方法
Ohto et al. Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO 2 layer
JP2009177023A (ja) 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee