JPWO2009054059A1 - 電源装置および電圧監視方法 - Google Patents

電源装置および電圧監視方法 Download PDF

Info

Publication number
JPWO2009054059A1
JPWO2009054059A1 JP2009537863A JP2009537863A JPWO2009054059A1 JP WO2009054059 A1 JPWO2009054059 A1 JP WO2009054059A1 JP 2009537863 A JP2009537863 A JP 2009537863A JP 2009537863 A JP2009537863 A JP 2009537863A JP WO2009054059 A1 JPWO2009054059 A1 JP WO2009054059A1
Authority
JP
Japan
Prior art keywords
voltage
output voltage
gate
secondary power
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009537863A
Other languages
English (en)
Other versions
JP5206685B2 (ja
Inventor
仁成 小椋
仁成 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2009054059A1 publication Critical patent/JPWO2009054059A1/ja
Application granted granted Critical
Publication of JP5206685B2 publication Critical patent/JP5206685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Sources (AREA)

Abstract

レギュレータＡ、レギュレータＢおよびレギュレータＣの出力電圧は、各負荷素子に供給されるとともに、専用の常駐電源で動作する代表値決定論理回路へと入力される。代表値決定論理回路は、レギュレータＡ、レギュレータＢおよびレギュレータＣの出力電圧から、最も異常であると推定される出力電圧を選択して、選択結果をセレクタに通知する。セレクタは、代表値決定論理回路によって選択された最も異常であると推定される出力電圧を出力するレギュレータからの出力電圧のみを選択して平滑化回路へと出力する。そして、平滑化回路によって平滑化された直流電流は、ＡＤコンバータによって量子化され、システム監視プロセッサへと受け渡される。よって、二次電源をレギュレータに置き換えた場合であっても平滑化回路、ＡＤコンバータ、システム監視プロセッサで構成される電圧監視のための回路は、従来構成と同一のものが使用可能となる。

Description

本発明は、一次電源からの出力電圧を入力とする複数の二次電源から一の二次電源の出力電圧を選択し、選択された出力電圧を監視する電源装置および電圧監視方法に関し、特に、二次電源の電圧監視に関し、二次電源を複数のレギュレータに置き換えた場合であっても、従来構成の電源装置と構成上の互換性を有する電源装置および電圧監視方法に関する。
従来から、電圧変換をおこなうためのＤＣ（Direct Current、直流）−ＤＣコンバータを使用した二次電源を有する電気装置において、コストダウンの観点から、ＤＣ−ＤＣコンバータを、集積回路から複数のレギュレータ（定電圧直流電圧回路）に置き換えることが多い。この場合、複数のレギュレータの出力を突き合わせて接続して電源供給することが困難なため、一般的には、複数の電源領域（例えば、負荷素子としてのＬＳＩ（Large Scale Integration）など）ごとに、それぞれ専用のレギュレータで電源供給することが一般的である。
ここで、レギュレータは安価で障害率が低いため、ＤＣ−ＤＣコンバータを、複数のレギュレータに置き変えた場合は、電源装置の製造コストダウンを図ることができるというメリットが得られる。その反面、複数のレギュレータを用いた場合には、個々のレギュレータの出力電圧のバラツキが大きいため、複数のレギュレータの出力電圧をそれぞれ常時監視することが必要となる。
そこで、例えば、特許文献１に開示されるように、個々のレギュレータの出力電圧をＡＤＣ（Analog Digital Converter）で読み取り、出力電圧が基準値を下回ったり、基準値を超過したりした場合に、警告を発する電源監視装置が提案されている。
また、特許文献２に開示されるように、複数の電源の電圧を監視し、出力電圧の異常が検知された電源に対して電源断の信号を出力して電源供給を停止させる電源供給装置が提案されている。
特開平０８−００５６９３号公報 米国特許第６２８９４６７号明細書
しかしながら、上記特許文献１および２に代表される従来技術では、１個のＤＣ−ＤＣコンバータからの出力電圧を１個のＡＤＣで読み取り、１個のシステム監視プロセッサで出力電圧を監視するという電源監視装置の従来構成を、１個のＤＣ−ＤＣコンバータを複数のレギュレータへ置き換えると、システム監視プロセッサのファームウェアを大幅に変更しなければならず、従来の電源監視装置の構成と互換性がないため、却って電源監視装置を含めた電源装置の製造コストが高くなるという非互換性の問題があった。
本発明は、上記問題点（課題）を解消するためになされたものであって、二次電源の電圧監視に関し、二次電源を複数のレギュレータに置き換えた場合であっても、従来の電源監視装置との互換性を保つ電源装置および電圧監視方法を提供することを目的とする。
上述した問題を解決し、目的を達成するため、本発明は、直流を出力する一次電源と、前記直流をそれぞれ入力する、負荷がそれぞれ接続された複数の二次電源と、前記複数の二次電源の出力電圧をそれぞれ入力し、前記複数の二次電源の出力電圧から一の二次電源の出力電圧を選択する選択器と、前記選択器が選択する出力電圧を量子化された電圧情報に変換する変換器を有することを特徴とする電源装置である。
また、本発明は、電源装置の電圧監視方法において、一次電源が、直流を出力するステップと、負荷がそれぞれ接続された複数の二次電源が、前記直流をそれぞれ入力するステップと、選択器が、前記複数の二次電源の出力電圧をそれぞれ入力し、前記複数の二次電源の出力電圧から一の二次電源の出力電圧を選択するステップと、変換器が、前記選択器が選択する出力電圧を量子化された電圧情報に変換するステップを有することを特徴とする。
これらの発明によれば、複数の二次電源の出力電圧から一の二次電源の出力電圧を選択するので、この選択された一の二次電源の出力電圧のみを量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記選択器は、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧を選択することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器が一の二次電源の出力電圧を選択するステップは、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧を選択することを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源の出力電圧から、最小電圧となる二次電源の出力電圧を選択するので、この選択された一の二次電源の出力電圧のみを量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記選択器は、前記複数の二次電源の出力電圧のうち、最大電圧となる二次電源の出力電圧を選択することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器が一の二次電源の出力電圧を選択するステップは、前記複数の二次電源の出力電圧のうち、最大電圧となる二次電源の出力電圧を選択することを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源の出力電圧から、最大電圧となる二次電源の出力電圧を選択するので、この選択された一の二次電源の出力電圧のみを量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記選択器は、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器が一の二次電源の出力電圧を選択するステップは、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源の出力電圧から、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、最小電圧となる二次電源の出力電圧を選択し、選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、最大電圧となる二次電源の出力電圧を選択するので、該最小電圧または該最大電圧となる二次電源の出力電圧いずれか一方を選択し、特に、極端に低い電圧を出力する二次電源がある場合に、この選択された二次電源の出力電圧を量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記選択器は、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器が一の二次電源の出力電圧を選択するステップは、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源の出力電圧から、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、最小電圧となる二次電源の出力電圧を選択し、選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、最大電圧となる二次電源の出力電圧を選択するので、該最小電圧または該最大電圧となる二次電源の出力電圧いずれか一方を選択し、特に、極端に高い電圧を出力する二次電源がある場合に、この選択された二次電源の出力電圧を量子化された電圧情報に変換することができる。
また、本発明は、直流を出力する一次電源と、前記直流をそれぞれ入力する、負荷がそれぞれ接続された複数の二次電源と、前記複数の二次電源の出力電圧と基準電圧をそれぞれ入力し、前記二次電源の出力電圧と前記基準電圧との差分電圧の絶対値を、前記二次電源毎にそれぞれ出力する複数の差分電圧検出器と、前記複数の差分電圧検出器がそれぞれ出力する差分電圧の絶対値の大小を、互いに比較する複数の比較器と、前記複数の比較器の比較結果に基づいて、前記複数の二次電源の出力電圧のうち、前記基準電圧との絶対値の差分が最大である二次電源の出力電圧を選択する選択器と、前記選択器が選択する出力電圧を量子化された電圧情報に変換する変換器を有することを特徴とする電源装置である。
また、本発明は、電源装置の電圧監視方法において、一次電源が、直流を出力するステップと、負荷がそれぞれ接続された複数の二次電源が、前記直流をそれぞれ入力するステップと、複数の差分電圧検出器が、前記複数の二次電源の出力電圧と基準電圧をそれぞれ入力し、前記二次電源の出力電圧と前記基準電圧との差分電圧の絶対値を、前記二次電源毎にそれぞれ出力するステップと、複数の比較器が、前記複数の差分電圧検出器がそれぞれ出力する差分電圧の絶対値の大小を、互いに比較するステップと、選択器が、前記複数の比較器の比較結果に基づいて、前記複数の二次電源の出力電圧のうち、前記基準電圧との絶対値の差分が最大である二次電源の出力電圧を選択するステップと、変換器が、前記選択器が選択する出力電圧を量子化された電圧情報に変換するステップを有することを特徴とする電圧監視方法である。
また、これらの発明によれば、二次電源の出力電圧と基準電圧との差分電圧の絶対値を、該二次電源毎にそれぞれ出力し、これらの差分電圧の絶対値の大小を、互いに比較し、基準電圧との絶対値の差分が最大である二次電源の出力電圧を選択するので、この選択された一の二次電源の出力電圧のみを量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記電源装置はさらに、前記量子化された電圧情報を入力する監視制御装置に接続されることを特徴とする電源装置である。
また、本発明は、上記発明において、前記電源装置はさらに、前記量子化された電圧情報を入力する監視制御装置に接続されることを特徴とする電圧監視方法である。
また、これらの発明によれば、電源装置はさらに、量子化された電圧情報を入力する監視制御装置に接続されるので、量子化された電圧情報を監視制御装置で監視することが可能になる。
また、本発明は、上記発明において、前記電源装置はさらに、前記選択器が出力した出力電圧を平滑化して前記変換器に入力する平滑化回路を有することを特徴とする電源装置である。
また、本発明は、上記発明において、前記電源装置はさらに、前記選択器が出力した出力電圧を平滑化して前記変換器に入力する平滑化回路を有することを特徴とする電圧監視方法である。
また、これらの発明によれば、平滑化された出力電圧を量子化された電圧情報に変換するので、より正確に量子化された電圧情報を取得することができる。
また、本発明は、上記発明において、前記複数の二次電源は、安定化電源回路により構成されることを特徴とする電源装置である。
また、本発明は、上記発明において、前記複数の二次電源は、安定化電源回路により構成されることを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源が安定化電源回路により構成されるので、安価に二次電源を構成することができる。
また、本発明は、上記発明において、前記選択器と前記変換器は、前記複数の二次電源とは異なる電源が供給する電圧により動作することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器と前記変換器は、前記複数の二次電源とは異なる電源が供給する電圧により動作することを特徴とする電圧監視方法である。
また、これらの発明によれば、選択器と変換器は、複数の二次電源とは異なる電源が供給する電圧により動作するので、選択器および変換器を、より安定的に動作させることができる。
本発明によれば、電源装置の二次電源を複数のレギュレータに置き換えた場合であっても、従来構成の電源装置と構成上の互換性を保って電圧監視をおこなうことができるという効果を奏する。特に、レギュレータの出力電圧を量子化して監視するために必要なＡＤコンバータおよびシステム監視プロセッサを、従来どおり、既存のものを１個ずつとする構成とすることができ、電源監視装置の電源監視にかかる構成の設計変更の負荷を低減し、製造コストを抑えることが可能になるという効果を奏する。
図１は、従来の電源装置および電圧監視回路の概略構成を示すブロック図である。 図２は、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の概略構成を示すブロック図である。 図３は、本実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の概略構成を示すブロック図である。 図４は、第１の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図５は、第２の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図６は、第３の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図７は、第４の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図８は、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図９は、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置に含まれる差分絶対値検出回路の詳細な構成を示すブロック図である。
符号の説明
１０ 一次電源
１１ａ レギュレータＡ
１１ｂ レギュレータＢ
１１ｃ レギュレータＣ
１１ｄ レギュレータＤ
１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１８ コンパレータ
１３、１９ セレクタ
１４ ＡＤコンバータ
１５ システム監視プロセッサ
１６ 汎用入出力インターフェース
１７ａ、１７ｂ、１７ｃ 基準電圧回路
２０ 平滑化回路
２１ａ、２１ｂ 常駐電源
１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ 代表値決定論理回路
１０１ クロック発振器
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ、１０２ｇ、１０２ｈ、１０２ｉ、１０２ｊ、１０２ｋ、１０２ｌ、１０２ｍ、１０２ｎ フリップフロップ
１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０３ｅ、１０３ｆ インバータ
１０４ａ、１０４ｂ ＡＮＤゲート
１０５ａ、１０５ｂ ＡＮＤゲート
１０６ａ、１０６ｂ ＡＮＤゲート
１０７ａ、１０７ｂ ＡＮＤゲート
１０８ａ、１０８ｂ、１０８ｃ ＡＮＤゲート
１０９ デコーダ
１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ、１１０ｆ、１１０ｇ、１１０ｈ ＡＮＤゲート
１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ ＯＲゲート
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆ、１１２ｇ、１１２ｈ ＡＮＤゲート
１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ ＯＲゲート
２００、２００ａ、２００ｂ、２００ｃ、２００ｄ 差分絶対値検出回路
２０１ａ Ｒ１抵抗
２０１ｂ Ｒ２抵抗
２０１ｃ Ｒ３抵抗
２０１ｄ Ｒ４抵抗
２０１ｅ Ｒ５抵抗
２０２、２０５ ＯＰアンプ
２０３、２０４ ダイオード
３００ａ、３００ｂ、３００ｃ、３００ｄ、３００ｅ 電源装置
以下に添付図面を参照し、本発明の電源装置および電圧監視方法にかかる一実施形態を詳細に説明する。
先ず、従来の電源装置および電圧監視回路の構成について説明する。図１は、従来の電源装置および電圧監視回路の概略構成を示すブロック図である。同図に示すように、従来は、入力されたＡＣ（Alternating Current、交流）電流を一次電源でＤＣ（Direct Current、直流）電流へと変換する。一次電源によって変換されたＤＣ電流は、ＤＣ−ＤＣコンバータで構成される二次電源にて電圧変換される。ＤＣ−ＤＣコンバータによって電圧変換された出力電圧の直流電流は、ＬＳＩ（Large Scale Integration）などの負荷素子に供給されるとともに、電圧監視のための電圧監視回路に供給される。なお、図１は、負荷素子が１個接続される例を示している。
電圧監視のための回路は、具体的には、出力に並列接続される接地された抵抗器、出力に並列接続される接地された抵抗器および接地されたコンデンサなどから構成される、整流された電流の中に含まれている脈流が除去された直流にする（平滑化）ための平滑化回路と、平滑化回路によって平滑化された直流電流を量子化（デジタル値化）するＡＤ（Analog Digital）コンバータと、ＡＤコンバータによって量子化された直流電流の電圧値を監視するシステム監視プロセッサとから構成される。なお、ＡＤコンバータおよびシステム監視プロセッサは、それぞれの専用の常駐電源から電源を供給されても、１個の常駐電源からそれぞれ電源を供給されてもよい。
なお、常駐電源とは、本電源装置とは異なる系統の電源であって、本電源装置の制御に関わらず、システム動作中は常に電源が供給される電源である。
このような構成をとることによって、システム監視プロセッサは、負荷素子に供給される電圧の異常を監視することができる。システム監視プロセッサによって負荷素子に供給される電圧の異常が検知された場合には、必要な対処をとりうるようになっていた。
しかし、変圧器（トランス）およびスイッチング回路を有するＤＣ−ＤＣコンバータは高価であるため、コストダウンを目的として、ＤＣ−ＤＣコンバータに代えて、レギュレータ（低電圧直流電源回路）を採用することが一般的である。レギュレータとは、降圧のみ可能な電圧制御素子であり、ＤＣ−ＤＣコンバータに比べて非常に安価である。図２は、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の概略構成を示すブロック図である。なお、図２では、負荷素子が接続されたレギュレータが一次電源に３個接続される例を示しているが、３個に限定されるものではない。
図２に示すように、負荷素子Ａに直流電源を供給するレギュレータＡ、負荷素子Ｂに直流電源を供給するレギュレータＢ、負荷素子Ｃに直流電源を供給するレギュレータＣは、一次電源によって直流変換された直流電流をそれぞれ電圧変換し、それぞれの負荷素子へと直流電流を供給する。
そして、各レギュレータに、該レギュレータの出力電圧を平滑化する平滑化回路と、ＡＤコンバータとがそれぞれ直列に接続されている。具体的には、レギュレータＡに対してはＡＤコンバータＡが、レギュレータＢに対してはＡＤコンバータＢが、レギュレータＣに対してはＡＤコンバータＣが、各平滑化回路とともに直列に接続されている。
ＡＤコンバータＡによって量子化されたレギュレータＡの出力電圧、ＡＤコンバータＢによって量子化されたレギュレータＢの出力電圧、ＡＤコンバータＣによって量子化されたレギュレータＣの出力電圧は、１個のシステム監視プロセッサへと入力される。すなわち、１個のシステム監視プロセッサによって、すべてのレギュレータの出力電圧を監視する。なお、ＡＤコンバータＡ、ＡＤコンバータＢ、ＡＤコンバータＣおよびシステム監視プロセッサは、それぞれの専用の常駐電源から電源を供給されても、１個の常駐電源からそれぞれ電源を供給されてもよい。
ここで、図２の構成であると、レギュレータごとにＡＤコンバータを用意しなければならないことになる。すなわち、電圧監視のための回路を設計変更しなければならない。しかしながら、電圧監視のための回路を設計変更すると、システム監視プロセッサのファームウェアの書き換えなどが必要となり、電圧監視のための回路が従来構成との互換性を失うため、製造コストの観点から好ましくない。
そこで、本実施形態では、ＡＤコンバータおよびシステム監視プロセッサの構成を従来から変更することなく、システム監視プロセッサのファームウェアの書き換えが不要であり、従来構成との互換性を保つことが可能な電源装置を提供する。図３は、本実施形態にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の概略構成を示すブロック図である。なお、図３では、負荷素子が接続されたレギュレータが一次電源に３個接続される例を示しているが、３個に限定されるものではない。
図３では、レギュレータＡ、レギュレータＢおよびレギュレータＣの出力電圧が、各負荷素子に供給されるとともに、専用の常駐電源で動作する代表値決定論理回路へと入力される。代表値決定論理回路は、レギュレータＡ、レギュレータＢおよびレギュレータＣの出力電圧から、最も異常であると推定される出力電圧を選択して、選択結果をセレクタに通知する。
セレクタは、代表値決定論理回路によって選択された最も異常であると推定される出力電圧を出力するレギュレータからの出力電圧のみを選択して平滑化回路へと入力する。そして、平滑化回路によって平滑化された直流電流は、ＡＤコンバータによって量子化され、システム監視プロセッサへと受け渡される。
図３の構成では、セレクタによって一の出力電圧のみが平滑化回路へと入力され、平滑化回路によって平滑化された直流電流が、ＡＤコンバータによって量子化され、システム監視プロセッサへと受け渡される。すなわち、平滑化回路、ＡＤコンバータ、システム監視プロセッサで構成される電圧監視のための回路が、図１の従来構成と同一のものを使用することが可能になる。
図３の構成であると、レギュレータごとにＡＤコンバータを用意する必要がなく、平滑化回路以後の電圧監視のための回路を設計変更する必要がないため、システム監視プロセッサのファームウェアの書き換えなども不必要となり、電圧監視のための回路が従来構成との互換性を保ち、好適である。
次に、第１の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図４は、第１の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図４では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図４では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第１の一実施形態の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、代表値決定論理回路により、最小の電圧値を出力しているレギュレータを選択する。
第１の実施形態の一例にかかる電源装置３００ａは、一次電源１０と、レギュレータＡ１１ａと、レギュレータＢ１１ｂと、レギュレータＣ１１ｃと、レギュレータＤ１１ｄと、６個のコンパレータ１２ａ〜１２ｆと、代表値決定論理回路１００ａと、セレクタ１３と、ＡＤコンバータ１４と、汎用入出力インターフェース１６と、平滑化回路２０と、セレクタ１３に電源を供給する常駐電源２１ａと、ＡＤコンバータ１４に電源を供給する常駐電源２１ｂとを有する。なお、常駐電源２１ａおよび常駐電源２１ｂは、１つに統合されていてもよい。
一次電源１０は、入力されたＡＣ電流をＤＣ電流へと変換し、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄへとＤＣ電流を供給する。レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄは、一次電源１０から供給されたＤＣ電流の電圧を、それぞれ２．５Ｖへと変圧する。この２．５Ｖへと変圧されたＤＣ電流を、出力電圧と呼ぶことにする。
レギュレータＡ１１ａの出力電圧は、コンパレータ１２ａ〜１２ｃの反転入力端子へと入力される。また、レギュレータＢ１１ｂの出力電圧は、コンパレータ１２ａの非反転端子、コンパレータ１２ｄの反転端子、コンパレータ１２ｅの反転端子へと入力される。
レギュレータＣ１１ｃの出力電圧は、コンパレータ１２ｂの非反転端子、コンパレータ１２ｄの非反転端子、コンパレータ１２ｆの反転端子へと入力される。また、レギュレータＤ１１ｄの出力電圧は、コンパレータ１２ｃの非反転端子、コンパレータ１２ｅの非反転端子、コンパレータ１２ｆの非反転端子へと入力される。
なお、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄは、コンパレータ１２ａ〜１２ｆへと出力電圧を供給するとともに、セレクタ１３へもそれぞれ出力電圧を供給する。
コンパレータ１２ａ〜１２ｆは、それぞれ入力された出力電圧のうち高い方の出力電圧を選択し、代表値決定論理回路１００ａへとそれぞれ入力する。
セレクタ１３は、代表値決定論理回路１００ａから入力された最小の出力電圧または最大の出力電圧を出力するレギュレータを選択し、レギュレータから出力される出力電圧のみを選択して、平滑化回路２０へと受け渡す。なお、セレクタ１３は、アナログマルチプレクサまたはアナログスイッチである。
平滑化回路２０によって平滑化された出力電圧は、ＡＤコンバータ１４によって量子化された電圧情報へと変換され、システム監視プロセッサ（ＳＰＶ、Service Processor）１５へと受け渡される。システム監視プロセッサ１５は、量子化された電圧情報に基づき、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄの出力電圧の監視をおこなうことができる。なお、ＡＤコンバータ１４およびシステム監視プロセッサ１５は、従来と同様の構成である。
代表値決定論理回路１００ａは、例えば１００ｋＨｚのクロックを発振するクロック発振器１０１と、フリップフロップ（記憶回路）１０２ａおよびフリップフロップ１０２ｂと、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄと、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆと、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈと、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊと、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌと、６個のインバータ（論理反転回路）１０３ａ〜１０３ｆと、ＡＮＤゲート（論理積回路）１０４ａと、ＡＮＤゲート１０５ａと、ＡＮＤゲート１０６ａと、ＡＮＤゲート１０７ａとを有する。
さらに、代表値決定論理回路１００ａは、ＡＮＤゲート１０８ａと、ＡＮＤゲート１０８ｂと、ＡＮＤゲート１０８ｃと、デコーダ１０９と、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂと、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄと、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆと、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈと、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂに接続されるＯＲゲート（論理和回路）１１１ａと、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄに接続されるＯＲゲート１１１ｂと、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆに接続されるＯＲゲート１１１ｃと、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈに接続されるＯＲゲート１１１ｄとを有する。
なお、１２個のフリップフロップ１０２ａ〜１０２ｌは、クロック発振器１０１によって発振されるクロックによって同期される。
コンパレータ１２ａから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ａおよびフリップフロップ１０２ｂを経由して、ＡＮＤゲート１０４ａへと入力されるとともに、インバータ１０３ａへと入力される。インバータ１０３ａは、入力された出力電圧を反転してＡＮＤゲート１０５ａへと入力する。
コンパレータ１２ｂから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄを経由して、ＡＮＤゲート１０４ａへと入力されるとともに、インバータ１０３ｂへと入力される。インバータ１０３ｂは、入力された出力電圧を反転してＡＮＤゲート１０６ａへと入力する。
コンパレータ１２ｃから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆを経由して、ＡＮＤゲート１０５ａへと入力されるとともに、インバータ１０３ｃへと入力される。インバータ１０３ｃは、入力された出力電圧を反転してＡＮＤゲート１０７ａへと入力する。
コンパレータ１２ｄから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈを経由して、ＡＮＤゲート１０５ａへと入力されるとともに、インバータ１０３ｄへと入力される。インバータ１０３ｄは、入力された出力電圧を反転してＡＮＤゲート１０６ａへと入力する。
コンパレータ１２ｅから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊを経由して、ＡＮＤゲート１０５ａへと入力されるとともに、インバータ１０３ｅへと入力される。インバータ１０３ｅは、入力された出力電圧を反転してＡＮＤゲート１０７ａへと入力する。
コンパレータ１２ｆから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌを経由して、ＡＮＤゲート１０６ａへと入力されるとともに、インバータ１０３ｆへと入力される。インバータ１０３ｆは、入力された出力電圧を反転してＡＮＤゲート１０７ａへと入力する。
ＡＮＤゲート１０４ａは、入力された出力電圧の論理積を取り、レギュレータＡ１１ａの最小の出力電圧を出力する。このレギュレータＡ１１ａの最小の出力電圧は、ＡＮＤゲート１０８ａへと入力される。
また、ＡＮＤゲート１０５ａは、入力された出力電圧の論理積を取り、レギュレータＢ１１ｂの最小の出力電圧を出力する。このレギュレータＢ１１ｂの最小の出力電圧は、ＡＮＤゲート１０８ｂへと入力されるとともに、ＡＮＤゲート１０８ａへ反転入力される。
また、ＡＮＤゲート１０６ａは、入力された出力電圧の論理積を取り、レギュレータＣ１１ｃの最小の出力電圧を出力する。このレギュレータＣ１１ｃの最小の出力電圧は、ＡＮＤゲート１０８ｃへと入力されるとともに、ＡＮＤゲート１０８ａへ反転入力される。
また、ＡＮＤゲート１０７ａは、入力された出力電圧の論理積を取り、レギュレータＤ１１ｄの最小の出力電圧を出力する。このレギュレータＤ１１ｄの最小の出力電圧は、ＡＮＤゲート１０８ａへと反転入力されるとともに、ＡＮＤゲート１１０ｇへと入力される。
ＡＮＤゲート１０８ａは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ａへ入力する。また、ＡＮＤゲート１０８ｂは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ｃへ入力する。また、ＡＮＤゲート１０８ｃは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ｅへ入力する。
一方、汎用入出力インターフェース１６から、代表値決定論理回路１００ａのデコーダ１０９へ、１ビットずつのレジスタ０およびレジスタ２の設定値が入力される。デコーダ１０９は、この設定値をデコードした結果を、ＡＮＤゲート１１０ｂ、ＡＮＤゲート１１０ｄ、ＡＮＤゲート１１０ｆ、ＡＮＤゲート１１０ｈへとそれぞれ入力する。また、汎用入出力インターフェース１６から入力されるイネーブル入力値は、ＡＮＤゲート１１０ａ、ＡＮＤゲート１１０ｃ、ＡＮＤゲート１１０ｅ、ＡＮＤゲート１１０ｇへとそれぞれ反転入力される。
ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂは、それぞれの入力の論理積を取り、ＯＲゲート１１１ａへと入力する。ＯＲゲート１１１ａは、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｂへと入力する。ＯＲゲート１１１ｂは、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｃへと入力する。ＯＲゲート１１１ｃは、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｄへと入力する。ＯＲゲート１１１ｄは、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈからの入力の論理和をとり、セレクタ１３へと出力する。
以上の構成をとることによって、代表値決定論理回路１００ａは、入力された４つの出力電圧のうち、最小の出力電圧を１つだけ選択して出力することができる。そして、選択された出力電圧を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第２の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図５は、第２の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図５では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図５では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第２の一実施形態の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、代表値決定論理回路により、最大の電圧値出力しているレギュレータを選択する。
本発明の第２の実施形態の一例にかかる電源装置３００ｂの代表値決定論理回路１００ｂは、第１の実施形態の一例にかかる電源装置３００ａの代表値決定論理回路１００ａと比べ、ＡＮＤゲート１０４ａ、ＡＮＤゲート１０５ａ、ＡＮＤゲート１０６ａ、ＡＮＤゲート１０７ａそれぞれに代えて、ＡＮＤゲート１０４ｂ、ＡＮＤゲート１０５ｂ、ＡＮＤゲート１０６ｂ、ＡＮＤゲート１０７ｂを有する以外は、電源装置３００ａの代表値決定論理回路１００ａと同一の構成である。すなわち、電源装置３００ｂは、上記代表値決定論理回路１００ｂの構成の差異以外は、電源装置３００ａと同一の構成である。
すなわち、コンパレータ１２ａから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ａおよびフリップフロップ１０２ｂを経由して、ＡＮＤゲート１０５ｂへと入力されるとともに、インバータ１０３ａへと入力される。インバータ１０３ａは、入力された出力電圧を反転してＡＮＤゲート１０４ｂへと入力する。
コンパレータ１２ｂから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄを経由して、ＡＮＤゲート１０６ｂへと入力されるとともに、インバータ１０３ｂへと入力される。インバータ１０３ｂは、入力された出力電圧を反転してＡＮＤゲート１０４ｂへと入力する。
コンパレータ１２ｃから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆを経由して、ＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｃへと入力される。インバータ１０３ｃは、入力された出力電圧を反転してＡＮＤゲート１０４ｂへと入力する。
コンパレータ１２ｄから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈを経由して、ＡＮＤゲート１０６ｂへと入力されるとともに、インバータ１０３ｄへと入力される。インバータ１０３ｄは、入力された出力電圧を反転してＡＮＤゲート１０５ｂへと入力する。
コンパレータ１２ｅから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊを経由して、ＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｅへと入力される。インバータ１０３ｅは、入力された出力電圧を反転してＡＮＤゲート１０５ｂへと入力する。
コンパレータ１２ｆから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌを経由して、ＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｆへと入力される。インバータ１０３ｆは、入力された出力電圧を反転してＡＮＤゲート１０６ｂへと入力する。
そして、ＡＮＤゲート１０４ｂは、入力された出力電圧の論理積を取り、レギュレータＡ１１ａの最大の出力電圧を出力する。このレギュレータＡ１１ａの最大の出力電圧は、ＡＮＤゲート１０８ａへと入力される。
また、ＡＮＤゲート１０５ｂは、入力された出力電圧の論理積を取り、レギュレータＢ１１ｂの最大の出力電圧を出力する。このレギュレータＢ１１ｂの最大の出力電圧は、ＡＮＤゲート１０８ｂへと入力されるとともに、ＡＮＤゲート１０８ａへ反転入力される。
また、ＡＮＤゲート１０６ｂは、入力された出力電圧の論理積を取り、レギュレータＣ１１ｃの最大の出力電圧を出力する。このレギュレータＣ１１ｃの最大の出力電圧は、ＡＮＤゲート１０８ｃへと入力されるとともに、ＡＮＤゲート１０８ａへ反転入力される。
また、ＡＮＤゲート１０７ｂは、入力された出力電圧の論理積を取り、レギュレータＤ１１ｄの最大の出力電圧を出力する。このレギュレータＤ１１ｄの最大の出力電圧は、ＡＮＤゲート１０８ａおよびＡＮＤゲート１０８ｃへと反転入力されるとともに、ＡＮＤゲート１１０ｇへと入力される。
セレクタ１３は、代表値決定論理回路１００ｂから入力された最小の出力電圧または最大の出力電圧を出力するレギュレータを選択し、該レギュレータから出力される出力電圧のみを選択して、平滑化回路２０へと受け渡す。なお、セレクタ１３は、アナログマルチプレクサまたはアナログスイッチである。
このような構成をとることによって、代表値決定論理回路１００ｂは、入力された４つの出力電圧のうち、最大の出力電圧を１つだけ選択して出力することができる。そして、選択された出力電圧を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第３の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図６は、第３の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図６では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図６では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第３の実施形態の一例の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、代表値決定論理回路により、最大の電圧値または最大の電圧値を出力しているレギュレータを選択する。
さらに例えば、最小の電圧値が、規定の最小閾値（例えば、２．３Ｖ）未満であるか否かを判定し、最小の電圧値が、上記規定の閾値未満である場合は、最小の電圧値を出力するレギュレータを選択するようにする。最小の電圧値が、上記規定の閾値以上である場合は、無条件に最大値を示すレギュレータを選択する。これにより、最小電圧のレギュレータを優先的に選択し、規定の電圧範囲内であれば、最大電圧のレギュレータを選定することができる。なお、レギュレータを除く各素子の動作電源は常駐電源であり、２．５Ｖの電源とは異なる。
第３の実施形態の一例にかかる電源装置３００ｃの構成は、第１の実施形態の一例にかかる電源装置３００ａとの差分のみについて説明する。すなわち、電源装置３００ｃは、電源装置３００ａと比べ、基準電圧回路１７ａと、コンパレータ１８とをさらに有し、代表値決定論理回路１００ｃを有する。代表値決定論理回路１００ｃは、代表値決定論理回路１００ａおよび代表値決定論理回路１００ｂとは異なる構成をとる。
レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄは、一次電源１０から供給されたＤＣ電流の電圧を、それぞれ２．５Ｖへと変圧する。この２．５Ｖへと変圧されたＤＣ電流を、出力電圧と呼ぶことにする。
レギュレータＡ１１ａの出力電圧は、コンパレータ１２ａ〜１２ｃの反転入力端子へと入力されるとともに、セレクタ１９へと入力される。また、レギュレータＢ１１ｂの出力電圧は、コンパレータ１２ａの非反転端子、コンパレータ１２ｄの反転端子、コンパレータ１２ｅの反転端子へと入力されるとともに、セレクタ１９へと入力される。
レギュレータＣ１１ｃの出力電圧は、コンパレータ１２ｂの非反転端子、コンパレータ１２ｄの非反転端子、コンパレータ１２ｆの反転端子へと入力されるとともに、セレクタ１９へと入力される。また、レギュレータＤ１１ｄの出力電圧は、コンパレータ１２ｃの非反転端子、コンパレータ１２ｅの非反転端子、コンパレータ１２ｆの非反転端子へと入力されるとともに、セレクタ１９へと入力される。なお、セレクタ１９は、アナログマルチプレクサまたはアナログスイッチである。
なお、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄは、コンパレータ１２ａ〜１２ｆおよびセレクタ１９へと出力電圧を供給するとともに、セレクタ１３へもそれぞれ出力電圧を供給する。
コンパレータ１２ａ〜１２ｆは、それぞれ入力された出力電圧のうち高い方の出力電圧を選択し、代表値決定論理回路１００ｃへとそれぞれ入力する。
代表値決定論理回路１００ｃは、例えば１００ｋＨｚのクロックを発振するクロック発振器１０１と、フリップフロップ１０２ａおよびフリップフロップ１０２ｂと、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄと、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆと、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈと、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊと、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌと、フリップフロップ１０２ｍおよびフリップフロップ１０２ｎと、６個のインバータ１０３ａ〜１０３ｆと、ＡＮＤゲート１０４ａおよびＡＮＤゲート１０４ｂと、ＡＮＤゲート１０５ａおよびＡＮＤゲート１０５ｂと、ＡＮＤゲート１０６ａおよびＡＮＤゲート１０６ｂと、ＡＮＤゲート１０７ａおよびＡＮＤゲート１０７ｂとを有する。
さらに、代表値決定論理回路１００ｃは、ＡＮＤゲート１０８ａと、ＡＮＤゲート１０８ｂと、ＡＮＤゲート１０８ｃと、ＡＮＤゲート１１２ａおよびＡＮＤゲート１１２ｂと、ＡＮＤゲート１１２ｃおよびＡＮＤゲート１１２ｄと、ＡＮＤゲート１１２ｅおよびＡＮＤゲート１１２ｆと、ＡＮＤゲート１１２ｇおよびＡＮＤゲート１１２ｈと、ＡＮＤゲート１１２ａおよびＡＮＤゲート１１２ｂに接続されるＯＲゲート１１３ａと、ＡＮＤゲート１１２ｃおよびＡＮＤゲート１１２ｄに接続されるＯＲゲート１１３ｂと、ＡＮＤゲート１１２ｅおよびＡＮＤゲート１１２ｆに接続されるＯＲゲート１１３ｃと、ＡＮＤゲート１１２ｇおよびＡＮＤゲート１１２ｈに接続されるＯＲゲート１１３ｄとを有する。
また、代表値決定論理回路１００ｃは、デコーダ１０９と、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂと、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄと、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆと、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈと、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂに接続されるＯＲゲート１１１ａと、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄに接続されるＯＲゲート１１１ｂと、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆに接続されるＯＲゲート１１１ｃと、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈに接続されるＯＲゲート１１１ｄとを有する。
なお、１４個のフリップフロップ１０２ａ〜１０２ｎは、クロック発振器１０１によって発振されるクロックによって同期される。
コンパレータ１２ａから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ａおよびフリップフロップ１０２ｂを経由して、ＡＮＤゲート１０４ａおよびＡＮＤゲート１０５ｂへと入力されるとともに、インバータ１０３ａへと入力される。インバータ１０３ａは、入力された出力電圧を反転してＡＮＤゲート１０４ｂへと入力するとともに、該出力電圧を反転してＡＮＤゲート１０５ａへ入力する。
コンパレータ１２ｂから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄを経由して、ＡＮＤゲート１０４ａおよびＡＮＤゲート１０６ｂへと入力されるとともに、インバータ１０３ｂへと入力される。インバータ１０３ｂは、入力された出力電圧を反転してＡＮＤゲート１０４ｂおよびＡＮＤゲート１０６ａへと入力する。
コンパレータ１２ｃから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆを経由して、ＡＮＤゲート１０４ａおよびＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｃへと入力される。インバータ１０３ｃは、入力された出力電圧を反転してＡＮＤゲート１０４ｂおよびＡＮＤゲート１０７ａへと入力する。
コンパレータ１２ｄから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈを経由して、ＡＮＤゲート１０５ａおよびＡＮＤゲート１０６ｂへと入力されるとともに、インバータ１０３ｄへと入力される。インバータ１０３ｄは、入力された出力電圧を反転してＡＮＤゲート１０５ｂおよびＡＮＤゲート１０６ａへと入力する。
コンパレータ１２ｅから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊを経由して、ＡＮＤゲート１０５ａおよびＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｅへと入力される。インバータ１０３ｅは、入力された出力電圧を反転してＡＮＤゲート１０５ｂおよびＡＮＤゲート１０７ａへと入力する。
コンパレータ１２ｆから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌを経由して、ＡＮＤゲート１０６ａおよびＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｆへと入力される。インバータ１０３ｆは、入力された出力電圧を反転してＡＮＤゲート１０６ｂおよびＡＮＤゲート１０７ａへと入力する。
ＡＮＤゲート１０４ａは、入力された出力電圧の論理積を取り、レギュレータＡ１１ａの最小の出力電圧を出力する。このレギュレータＡ１１ａの最小の出力電圧は、ＡＮＤゲート１１２ａへと入力されるとともに、セレクタ１９へ入力される。
ＡＮＤゲート１０４ｂは、入力された出力電圧の論理積を取り、レギュレータＡ１１ａの最大の出力電圧を出力する。このレギュレータＡ１１ａの最大の出力電圧は、ＡＮＤゲート１１２ｂへと入力される。
また、ＡＮＤゲート１０５ａは、入力された出力電圧の論理積を取り、レギュレータＢ１１ｂの最小の出力電圧を出力する。このレギュレータＢ１１ｂの最小の出力電圧は、ＡＮＤゲート１１２ｃへと入力されるとともに、セレクタ１９に入力される。
また、ＡＮＤゲート１０５ｂは、入力された出力電圧の論理積を取り、レギュレータＢ１１ｂの最大の出力電圧を出力する。このレギュレータＢ１１ｂの最大の出力電圧は、ＡＮＤゲート１１２ｄへと入力される。
また、ＡＮＤゲート１０６ａは、入力された出力電圧の論理積を取り、レギュレータＣ１１ｃの最小の出力電圧を出力する。このレギュレータＣ１１ｃの最小の出力電圧は、ＡＮＤゲート１１２ｅへと入力されるとともに、セレクタ１９に入力される。
また、ＡＮＤゲート１０６ｂは、入力された出力電圧の論理積を取り、レギュレータＣ１１ｃの最大の出力電圧を出力する。このレギュレータＣ１１ｃの最大の出力電圧は、ＡＮＤゲート１１２ｆへと入力される。
また、ＡＮＤゲート１０７ａは、入力された出力電圧の論理積を取り、レギュレータＤ１１ｄの最小の出力電圧を出力する。このレギュレータＤ１１ｄの最小の出力電圧は、ＡＮＤゲート１１２ｇへと入力されるとともに、セレクタ１９に入力される。
また、ＡＮＤゲート１０７ｂは、入力された出力電圧の論理積を取り、レギュレータＤ１１ｄの最大の出力電圧を出力する。このレギュレータＤ１１ｄの最大の出力電圧は、ＡＮＤゲート１１２ｈへと入力される。
セレクタ１９は、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄからの入力と、ＡＮＤゲート１０４ａ、ＡＮＤゲート１０５ａ、ＡＮＤゲート１０６ａ、ＡＮＤゲート１０７ａからの入力とに基づいて一の出力電圧を選択し、コンパレータ１８の反転端子へ入力する。また、コンパレータ１８の非反転端子には、基準電圧回路１７ａに基づく２．３Ｖの出力電圧が入力される。コンパレータ１８は、上記一の出力電圧と、２．３Ｖの出力電圧とを比較し、高い出力電圧を出力して、フリップフロップ１０２ｍへと入力する。このコンパレータ１８が出力した出力電圧は、フリップフロップ１０２ｍからフリップフロップ１０２ｎを経て、ＡＮＤゲート１１２ａ、ＡＮＤゲート１１２ｃ、ＡＮＤゲート１１２ｅ、ＡＮＤゲート１１２ｇへ入力されるとともに、ＡＮＤゲート１１２ｂ、ＡＮＤゲート１１２ｄ、ＡＮＤゲート１１２ｆ、ＡＮＤゲート１１２ｈへ反転入力される。
ＡＮＤゲート１１２ａおよびＡＮＤゲート１１２ｂは、それぞれの入力の論理積を取り、ＯＲゲート１１３ａへと入力する。ＯＲゲート１１３ａは、ＡＮＤゲート１１２ａおよびＡＮＤゲート１１２ｂからの入力の論理和をとり、ＡＮＤゲート１０８ａへと入力する。
また、ＡＮＤゲート１１２ｃおよびＡＮＤゲート１１２ｄは、それぞれの入力の論理積を取り、ＯＲゲート１１３ｂへと入力する。ＯＲゲート１１３ｂは、ＡＮＤゲート１１２ｃおよびＡＮＤゲート１１２ｄからの入力の論理和をとり、ＡＮＤゲート１０８ａへと反転入力するとともに、ＡＮＤゲート１０８ｂへと入力する。
また、ＡＮＤゲート１１２ｅおよびＡＮＤゲート１１２ｆは、それぞれの入力の論理積を取り、ＯＲゲート１１３ｃへと入力する。ＯＲゲート１１３ｃは、ＡＮＤゲート１１２ｅおよびＡＮＤゲート１１２ｆからの入力の論理和をとり、ＡＮＤゲート１０８ａおよびＡＮＤゲート１０８ｂへと反転入力するとともに、ＡＮＤゲート１０８ｃへと入力する。
また、ＡＮＤゲート１１２ｇおよびＡＮＤゲート１１２ｈは、それぞれの入力の論理積を取り、ＯＲゲート１１３ｄへと入力する。ＯＲゲート１１３ｄは、ＡＮＤゲート１１２ｇおよびＡＮＤゲート１１２ｈからの入力の論理和をとり、ＡＮＤゲート１０８ａ、ＡＮＤゲート１０８ｂ、ＡＮＤゲート１０８ｃへと反転入力するとともに、ＡＮＤゲート１１０ｇへと入力する。
ＡＮＤゲート１０８ａは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ａへ入力する。また、ＡＮＤゲート１０８ｂは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ｃへ入力する。また、ＡＮＤゲート１０８ｃは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ｅへ入力する。
一方、汎用入出力インターフェース１６から、代表値決定論理回路１００ｃのデコーダ１０９へ、１ビットずつのレジスタ０およびレジスタ２の設定値が入力される。デコーダ１０９は、この設定値をデコードした結果を、ＡＮＤゲート１１０ｂ、ＡＮＤゲート１１０ｄ、ＡＮＤゲート１１０ｆ、ＡＮＤゲート１１０ｈへとそれぞれ入力する。また、汎用入出力インターフェース１６から入力されるイネーブル入力値は、ＡＮＤゲート１１０ａ、ＡＮＤゲート１１０ｃ、ＡＮＤゲート１１０ｅ、ＡＮＤゲート１１０ｇへとそれぞれ反転入力される。
ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂは、それぞれの入力の論理積を取り、ＯＲゲート１１１ａへと入力する。ＯＲゲート１１１ａは、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｂへと入力する。ＯＲゲート１１１ｂは、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｃへと入力する。ＯＲゲート１１１ｃは、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｄへと入力する。ＯＲゲート１１１ｄは、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈからの入力の論理和をとり、セレクタ１３へと出力する。
以上の構成をとることによって、代表値決定論理回路１００ｃは、入力された４つの出力電圧のうち、最小の出力電圧または最大の出力電圧を１つだけ選択して出力することができる。すなわち、最小の出力電圧が規定の最小閾値（例えば、２．３Ｖ）未満であるか否かを判定し、最小の出力電圧が規定の最小閾値以上の場合には、最大の出力電圧を選択して出力し、最小の出力電圧が規定の最小閾値未満の場合には、最小の出力電圧を選択して出力することができる。そして、選択された出力電圧を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第４の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図７は、第４の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図７では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図７では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第４の一実施形態の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、代表値決定論理回路により、最大の電圧値を出力しているレギュレータを選択する。
さらに、最大の電圧が、規定の最大閾値（ここでは２．７Ｖを一例とする）を上回っているか否かを判定し、最大の電圧が上記規定の最大閾値以下の場合は、最小の電圧値を出力するレギュレータを選択する。最大の電圧値が、上記規定の閾値を上回っている場合は、無条件に最大の電圧値を出力するレギュレータを選択する。これにより、最大の電圧値のレギュレータを優先的に選択し、規定の電圧範囲内であれば、最小の電圧値のレギュレータを選定することができる。なお、レギュレータを除く各素子の動作電源は常駐電源であり、２．５Ｖの電源とは異なる。
第４の実施形態の一例にかかる電源装置３００ｄの構成は、第３の実施形態の一例にかかる電源装置３００ｃとほぼ同一であるので、差分のみについて説明する。電源装置３００ｄは、最大電圧を出力するレギュレータを指し示す信号をセレクタ１９へと入力する点と、コンパレータ１８の非反転端子に入力される電圧が基準電圧回路１７ｂによって２．７Ｖとなる点が、電源装置３００ｃと異なるのみである。
このような構成をとることによって、代表値決定論理回路１００ｄは、入力された４つの出力電圧のうち、最小の出力電圧または最大の出力電圧を１つだけ選択して出力することができる。すなわち、最大の出力電圧が規定の最小閾値（例えば、２．７Ｖ）を上回っているか否かを判定し、最大の出力電圧が上記規定の最大閾値以下の場合には、最小の出力電圧を選択して出力し、最大の出力電圧が上記規定の最大閾値を上回っている場合には、最大の出力電圧を選択して出力することができる。そして、選択された出力電圧を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図８は、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図８では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図８では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第５の実施形態の一例の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、基準電圧との差が最小の電圧値および最小の電圧値を出力しているレギュレータを選択する。この比較結果を基に、代表値決定論理回路により、基準電圧との差が最大の電圧値または最小の電圧値を出力しているレギュレータを選択する。
すなわち、各レギュレータの出力電圧の所定の基準電圧からの差分の絶対値をそれぞれ算出し、差分の絶対値の大小比較をして、絶対値が最大となるレギュレータを選択する方法である。
第５の実施形態の一例にかかる電源装置３００ｅは、第２の実施形態の一例にかかる電源装置３００ｂと比較して、基準電圧回路１７ｃと、差分絶対値検出回路２００ａ、２００ｂ、２００ｃ、２００ｄをさらに有する点が異なる。また、電源装置３００ｅの代表値決定論理回路１００ｅは、第２の一実施形態にかかる電源装置３００ｂの代表値決定論理回路１００ｂと同一の構成である。なお、差分絶対値検出回路２００ａ、２００ｂ、２００ｃ、２００ｄを総称して、差分絶対値検出回路２００と呼ぶ。
レギュレータＡ１１ａは、２．５Ｖに変圧した直流電流をＶｉｎ＿Ａとして差分絶対値検出回路２００ａへ入力するとともに、セレクタ１３へ入力する。レギュレータＢ１１ｂは、２．５Ｖに変圧した直流電流をＶｉｎ＿Ａとして差分絶対値検出回路２００ｂへ入力するとともに、セレクタ１３へ入力する。レギュレータＣ１１ｃは、２．５Ｖに変圧した直流電流をＶｉｎ＿Ａとして差分絶対値検出回路２００ｃへ入力するとともに、セレクタ１３へ入力する。レギュレータＤ１１ｄは、２．５Ｖに変圧した直流電流をＶｉｎ＿Ａとして差分絶対値検出回路２００ｄへ入力するとともに、セレクタ１３へ入力する。また、２．５Ｖの基準電圧回路１７ｃは、Ｖｉｎ＿Ｂとして、差分絶対値検出回路２００ａ、２００ｂ、２００ｃ、２００ｄそれぞれへ基準電圧を入力する。
差分絶対値検出回路２００ａは、レギュレータＡ１１ａの出力電圧の、２．５Ｖの基準電圧からの差分の絶対値（Ｖｏｕｔ）を算出する。そして、差分の絶対値をコンパレータ１２ａ、コンパレータ１２ｂおよびコンパレータ１２ｃの反転端子へ入力する。
差分絶対値検出回路２００ｂは、レギュレータＢ１１ｂの出力電圧の、２．５Ｖの基準電圧からの差分の絶対値（Ｖｏｕｔ）を算出する。そして、差分の絶対値をコンパレータ１２ａの非反転端子へ入力するとともに、コンパレータ１２ｄおよびコンパレータ１２ｅの反転端子へ入力する。
差分絶対値検出回路２００ｃは、レギュレータＣ１１ｃの出力電圧の、２．５Ｖの基準電圧からの差分の絶対値（Ｖｏｕｔ）を算出する。そして、差分の絶対値をコンパレータ１２ｂおよびコンパレータ１２ｄの非反転端子へ入力するとともに、コンパレータ１２ｆの反転端子へ入力する。
差分絶対値検出回路２００ｄは、レギュレータＤ１１ｄの出力電圧の、２．５Ｖの基準電圧からの差分の絶対値（Ｖｏｕｔ）を算出する。そして、差分の絶対値をコンパレータ１２ｃ、コンパレータ１２ｅおよびコンパレータ１２ｆの非反転端子へ入力する。
以上のようにしてコンパレータ１２ａ〜１２ｆへ入力された差分の絶対値は、大きい方の出力電圧を出力として、代表値決定論理回路１００ｅへと入力される。以後の処理は、第２の実施形態の一例にかかる代表値決定論理回路１００ｂと同様の処理がおこなわれる。
このような構成をとることによって、代表値決定論理回路１００ｅは、入力された４つの出力電圧の２．５Ｖからの差分の絶対値のうち、最大の差分の絶対値を１つだけ選択して出力することができる。そして、選択された差分の絶対値を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置に含まれる差分絶対値検出回路の詳細な構成を説明する。図９は、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置に含まれる差分絶対値検出回路の詳細な構成を示すブロック図である。
差分絶対値検出回路２００は、所定の出力電圧のＤＣ電流であるＶｉｎ＿Ａおよび基準電圧のＤＣ電流であるＶｉｎ＿Ｂを入力として、直流電流であるＶｏｕｔを出力する回路である。すなわち、レギュレータの出力電圧の所定の基準電圧からの差分の絶対値を算出して出力する回路である。
差分絶対値検出回路２００は、Ｒ１抵抗２０１ａと、Ｒ２抵抗２０１ｂと、Ｒ３抵抗２０１ｃと、Ｒ４抵抗２０１ｄと、Ｒ５抵抗２０１ｅと、ＯＰアンプ（Operational Amplifier）アンプ２０２と、ダイオード２０３と、ダイオード２０４と、ＯＰアンプ２０５とを有する。Ｒ１抵抗２０１ａ、Ｒ２抵抗２０１ｂおよびＲ３抵抗２０１ｃの抵抗値を所定の抵抗値Ｒ［Ω］とすると、Ｒ４抵抗２０１ｄおよびＲ５抵抗２０１ｅの抵抗値は２Ｒ［Ω］となるように設定されている。なお、ＯＰアンプは、アナログ信号のＤＣ電流の増幅器である。
差分絶対値検出回路２００へ入力されたＶｉｎ＿Ａは、Ｒ１抵抗２０１ａへ入力されるとともに、Ｒ４抵抗２０１ｄへも入力される。Ｒ１抵抗２０１ａを通過したＶｉｎ＿Ａは、ＯＰアンプ２０２へ反転端子から入力されるとともに、Ｒ２抵抗２０１ｂへと入力される。また、ＯＰアンプ２０２へは、Ｖｉｎ＿Ｂが非反転端子から入力される。
ＯＰアンプ２０２は、入力されたＤＣ電流を所定量だけ増幅し、増幅した信号をダイオード２０３へと入力する。ダイオード２０３は入力されたＤＣ電流を、Ｒ１抵抗２０１ａから出力されたＤＣ電流と突きあわせる。この付き合わされたＤＣ電流がＲ２抵抗２０１ｂへと入力される。
Ｒ２抵抗２０１ｂからのＤＣ電流は、Ｒ３抵抗２０１ｃへ入力されるとともに、ダイオード２０４へ入力される。ダイオード２０４は、入力されたＤＣ電流を、ＯＰアンプ２０２からのＤＣ電流と突きあわせてダイオード２０３へと入力する。
Ｒ２抵抗２０１ｂは、入力されたＤＣ電流を、ＯＰアンプ２０５の反転端子に入力する。また、ＯＰアンプ２０５へは、Ｖｉｎ＿Ｂが非反転端子から入力される。ＯＰアンプ２０５は、入力されたＤＣ電流を所定量だけ増幅して出力する。
そして、Ｒ４抵抗２０１ｄおよびＲ５抵抗２０１ｅを通過したＤＣ電流は、ＯＰアンプ２０５の出力と突き合わされる。この突き合わされた出力が、直流電流であるＶｏｕｔである。なお、Ｒ４抵抗２０１ｄおよびＲ５抵抗２０１ｅの間の回路線と、Ｒ３抵抗２０１ｃおよびＯＰアンプ２０５の間の回路線とが、所定の回路線にて接続されている。
第１〜第５の実施形態の一例によれば、最小の出力電圧または最大の出力電圧のレギュレータのみの出力電圧のみを監視することによって、すべてのレギュレータの出力電圧の監視と同等の、二次電源の電圧監視効果が期待できる。
さらに、レギュレータごとにＡＤコンバータを用意する必要がなく、また、ＡＤコンバータ１４およびシステム監視プロセッサ１５は従来品を利用することができ、電圧監視のための回路を設計変更する必要がないため、システム監視プロセッサのファームウェアの書き換えなども不必要となり、電圧監視のための回路が従来構成との互換性を保つことができる。
以上、一実施形態の例を説明したが、本発明は、これに限られるものではなく、請求の範囲に記載した技術的思想の範囲内で、更に種々の異なる実施形態で実施されてもよいものである。また、上記一実施形態に記載した効果は、これに限定されるものではない。
上記一実施形態では、二次電源としてレギュレータを使用する場合を示したが、これに限定されず、一般的な変圧可能な素子であれば、いずれでも使用可能である。
また、上記一実施形態において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記一実施形態で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置や各素子の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、各装置や各素子の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成してもよい。
本発明は、二次電源の電圧監視に関し、電源監視装置の電源監視にかかる構成の設計変更の負荷を低減してその製造コストを抑えつつ、二次電源を複数のレギュレータに置き換えたい場合に有用であり、特に、レギュレータの出力電圧を量子化して監視するために必要なＡＤコンバータおよびシステム監視プロセッサを、従来どおり、既存のものを１個ずつとする構成としたい場合に効果的である。
本発明は、一次電源からの出力電圧を入力とする複数の二次電源から一の二次電源の出力電圧を選択し、選択された出力電圧を監視する電源装置および電圧監視方法に関し、特に、二次電源の電圧監視に関し、二次電源を複数のレギュレータに置き換えた場合であっても、従来構成の電源装置と構成上の互換性を有する電源装置および電圧監視方法に関する。
従来から、電圧変換をおこなうためのＤＣ（Direct Current、直流）−ＤＣコンバータを使用した二次電源を有する電気装置において、コストダウンの観点から、ＤＣ−ＤＣコンバータを、集積回路から複数のレギュレータ（定電圧直流電圧回路）に置き換えることが多い。この場合、複数のレギュレータの出力を突き合わせて接続して電源供給することが困難なため、一般的には、複数の電源領域（例えば、負荷素子としてのＬＳＩ（Large Scale Integration）など）ごとに、それぞれ専用のレギュレータで電源供給することが一般的である。
ここで、レギュレータは安価で障害率が低いため、ＤＣ−ＤＣコンバータを、複数のレギュレータに置き変えた場合は、電源装置の製造コストダウンを図ることができるというメリットが得られる。その反面、複数のレギュレータを用いた場合には、個々のレギュレータの出力電圧のバラツキが大きいため、複数のレギュレータの出力電圧をそれぞれ常時監視することが必要となる。
そこで、例えば、特許文献１に開示されるように、個々のレギュレータの出力電圧をＡＤＣ（Analog Digital Converter）で読み取り、出力電圧が基準値を下回ったり、基準値を超過したりした場合に、警告を発する電源監視装置が提案されている。
また、特許文献２に開示されるように、複数の電源の電圧を監視し、出力電圧の異常が検知された電源に対して電源断の信号を出力して電源供給を停止させる電源供給装置が提案されている。
特開平０８−００５６９３号公報 米国特許第６２８９４６７号明細書
しかしながら、上記特許文献１および２に代表される従来技術では、１個のＤＣ−ＤＣコンバータからの出力電圧を１個のＡＤＣで読み取り、１個のシステム監視プロセッサで出力電圧を監視するという電源監視装置の従来構成を、１個のＤＣ−ＤＣコンバータを複数のレギュレータへ置き換えると、システム監視プロセッサのファームウェアを大幅に変更しなければならず、従来の電源監視装置の構成と互換性がないため、却って電源監視装置を含めた電源装置の製造コストが高くなるという非互換性の問題があった。
本発明は、上記問題点（課題）を解消するためになされたものであって、二次電源の電圧監視に関し、二次電源を複数のレギュレータに置き換えた場合であっても、従来の電源監視装置との互換性を保つ電源装置および電圧監視方法を提供することを目的とする。
上述した問題を解決し、目的を達成するため、本発明は、直流を出力する一次電源と、前記直流をそれぞれ入力する、負荷がそれぞれ接続された複数の二次電源と、前記複数の二次電源の出力電圧をそれぞれ入力し、前記複数の二次電源の出力電圧から一の二次電源の出力電圧を選択する選択器と、前記選択器が選択する出力電圧を量子化された電圧情報に変換する変換器を有することを特徴とする電源装置である。
また、本発明は、電源装置の電圧監視方法において、一次電源が、直流を出力するステップと、負荷がそれぞれ接続された複数の二次電源が、前記直流をそれぞれ入力するステップと、選択器が、前記複数の二次電源の出力電圧をそれぞれ入力し、前記複数の二次電源の出力電圧から一の二次電源の出力電圧を選択するステップと、変換器が、前記選択器が選択する出力電圧を量子化された電圧情報に変換するステップを有することを特徴とする。
これらの発明によれば、複数の二次電源の出力電圧から一の二次電源の出力電圧を選択するので、この選択された一の二次電源の出力電圧のみを量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記選択器は、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧を選択することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器が一の二次電源の出力電圧を選択するステップは、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧を選択することを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源の出力電圧から、最小電圧となる二次電源の出力電圧を選択するので、この選択された一の二次電源の出力電圧のみを量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記選択器は、前記複数の二次電源の出力電圧のうち、最大電圧となる二次電源の出力電圧を選択することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器が一の二次電源の出力電圧を選択するステップは、前記複数の二次電源の出力電圧のうち、最大電圧となる二次電源の出力電圧を選択することを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源の出力電圧から、最大電圧となる二次電源の出力電圧を選択するので、この選択された一の二次電源の出力電圧のみを量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記選択器は、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器が一の二次電源の出力電圧を選択するステップは、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源の出力電圧から、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、最小電圧となる二次電源の出力電圧を選択し、選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、最大電圧となる二次電源の出力電圧を選択するので、該最小電圧または該最大電圧となる二次電源の出力電圧いずれか一方を選択し、特に、極端に低い電圧を出力する二次電源がある場合に、この選択された二次電源の出力電圧を量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記選択器は、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器が一の二次電源の出力電圧を選択するステップは、前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源の出力電圧から、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、最小電圧となる二次電源の出力電圧を選択し、選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、最大電圧となる二次電源の出力電圧を選択するので、該最小電圧または該最大電圧となる二次電源の出力電圧いずれか一方を選択し、特に、極端に高い電圧を出力する二次電源がある場合に、この選択された二次電源の出力電圧を量子化された電圧情報に変換することができる。
また、本発明は、直流を出力する一次電源と、前記直流をそれぞれ入力する、負荷がそれぞれ接続された複数の二次電源と、前記複数の二次電源の出力電圧と基準電圧をそれぞれ入力し、前記二次電源の出力電圧と前記基準電圧との差分電圧の絶対値を、前記二次電源毎にそれぞれ出力する複数の差分電圧検出器と、前記複数の差分電圧検出器がそれぞれ出力する差分電圧の絶対値の大小を、互いに比較する複数の比較器と、前記複数の比較器の比較結果に基づいて、前記複数の二次電源の出力電圧のうち、前記基準電圧との絶対値の差分が最大である二次電源の出力電圧を選択する選択器と、前記選択器が選択する出力電圧を量子化された電圧情報に変換する変換器を有することを特徴とする電源装置である。
また、本発明は、電源装置の電圧監視方法において、一次電源が、直流を出力するステップと、負荷がそれぞれ接続された複数の二次電源が、前記直流をそれぞれ入力するステップと、複数の差分電圧検出器が、前記複数の二次電源の出力電圧と基準電圧をそれぞれ入力し、前記二次電源の出力電圧と前記基準電圧との差分電圧の絶対値を、前記二次電源毎にそれぞれ出力するステップと、複数の比較器が、前記複数の差分電圧検出器がそれぞれ出力する差分電圧の絶対値の大小を、互いに比較するステップと、選択器が、前記複数の比較器の比較結果に基づいて、前記複数の二次電源の出力電圧のうち、前記基準電圧との絶対値の差分が最大である二次電源の出力電圧を選択するステップと、変換器が、前記選択器が選択する出力電圧を量子化された電圧情報に変換するステップを有することを特徴とする電圧監視方法である。
また、これらの発明によれば、二次電源の出力電圧と基準電圧との差分電圧の絶対値を、該二次電源毎にそれぞれ出力し、これらの差分電圧の絶対値の大小を、互いに比較し、基準電圧との絶対値の差分が最大である二次電源の出力電圧を選択するので、この選択された一の二次電源の出力電圧のみを量子化された電圧情報に変換することができる。
また、本発明は、上記発明において、前記電源装置はさらに、前記量子化された電圧情報を入力する監視制御装置に接続されることを特徴とする電源装置である。
また、本発明は、上記発明において、前記電源装置はさらに、前記量子化された電圧情報を入力する監視制御装置に接続されることを特徴とする電圧監視方法である。
また、これらの発明によれば、電源装置はさらに、量子化された電圧情報を入力する監視制御装置に接続されるので、量子化された電圧情報を監視制御装置で監視することが可能になる。
また、本発明は、上記発明において、前記電源装置はさらに、前記選択器が出力した出力電圧を平滑化して前記変換器に入力する平滑化回路を有することを特徴とする電源装置である。
また、本発明は、上記発明において、前記電源装置はさらに、前記選択器が出力した出力電圧を平滑化して前記変換器に入力する平滑化回路を有することを特徴とする電圧監視方法である。
また、これらの発明によれば、平滑化された出力電圧を量子化された電圧情報に変換するので、より正確に量子化された電圧情報を取得することができる。
また、本発明は、上記発明において、前記複数の二次電源は、安定化電源回路により構成されることを特徴とする電源装置である。
また、本発明は、上記発明において、前記複数の二次電源は、安定化電源回路により構成されることを特徴とする電圧監視方法である。
また、これらの発明によれば、複数の二次電源が安定化電源回路により構成されるので、安価に二次電源を構成することができる。
また、本発明は、上記発明において、前記選択器と前記変換器は、前記複数の二次電源とは異なる電源が供給する電圧により動作することを特徴とする電源装置である。
また、本発明は、上記発明において、前記選択器と前記変換器は、前記複数の二次電源とは異なる電源が供給する電圧により動作することを特徴とする電圧監視方法である。
また、これらの発明によれば、選択器と変換器は、複数の二次電源とは異なる電源が供給する電圧により動作するので、選択器および変換器を、より安定的に動作させることができる。
本発明によれば、電源装置の二次電源を複数のレギュレータに置き換えた場合であっても、従来構成の電源装置と構成上の互換性を保って電圧監視をおこなうことができるという効果を奏する。特に、レギュレータの出力電圧を量子化して監視するために必要なＡＤコンバータおよびシステム監視プロセッサを、従来どおり、既存のものを１個ずつとする構成とすることができ、電源監視装置の電源監視にかかる構成の設計変更の負荷を低減し、製造コストを抑えることが可能になるという効果を奏する。
以下に添付図面を参照し、本発明の電源装置および電圧監視方法にかかる一実施形態を詳細に説明する。
先ず、従来の電源装置および電圧監視回路の構成について説明する。図１は、従来の電源装置および電圧監視回路の概略構成を示すブロック図である。同図に示すように、従来は、入力されたＡＣ（Alternating Current、交流）電流を一次電源でＤＣ（Direct Current、直流）電流へと変換する。一次電源によって変換されたＤＣ電流は、ＤＣ−ＤＣコンバータで構成される二次電源にて電圧変換される。ＤＣ−ＤＣコンバータによって電圧変換された出力電圧の直流電流は、ＬＳＩ（Large Scale Integration）などの負荷素子に供給されるとともに、電圧監視のための電圧監視回路に供給される。なお、図１は、負荷素子が１個接続される例を示している。
電圧監視のための回路は、具体的には、出力に並列接続される接地された抵抗器、出力に並列接続される接地された抵抗器および接地されたコンデンサなどから構成される、整流された電流の中に含まれている脈流が除去された直流にする（平滑化）ための平滑化回路と、平滑化回路によって平滑化された直流電流を量子化（デジタル値化）するＡＤ（Analog Digital）コンバータと、ＡＤコンバータによって量子化された直流電流の電圧値を監視するシステム監視プロセッサとから構成される。なお、ＡＤコンバータおよびシステム監視プロセッサは、それぞれの専用の常駐電源から電源を供給されても、１個の常駐電源からそれぞれ電源を供給されてもよい。
なお、常駐電源とは、本電源装置とは異なる系統の電源であって、本電源装置の制御に関わらず、システム動作中は常に電源が供給される電源である。
このような構成をとることによって、システム監視プロセッサは、負荷素子に供給される電圧の異常を監視することができる。システム監視プロセッサによって負荷素子に供給される電圧の異常が検知された場合には、必要な対処をとりうるようになっていた。
しかし、変圧器（トランス）およびスイッチング回路を有するＤＣ−ＤＣコンバータは高価であるため、コストダウンを目的として、ＤＣ−ＤＣコンバータに代えて、レギュレータ（低電圧直流電源回路）を採用することが一般的である。レギュレータとは、降圧のみ可能な電圧制御素子であり、ＤＣ−ＤＣコンバータに比べて非常に安価である。図２は、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の概略構成を示すブロック図である。なお、図２では、負荷素子が接続されたレギュレータが一次電源に３個接続される例を示しているが、３個に限定されるものではない。
図２に示すように、負荷素子Ａに直流電源を供給するレギュレータＡ、負荷素子Ｂに直流電源を供給するレギュレータＢ、負荷素子Ｃに直流電源を供給するレギュレータＣは、一次電源によって直流変換された直流電流をそれぞれ電圧変換し、それぞれの負荷素子へと直流電流を供給する。
そして、各レギュレータに、該レギュレータの出力電圧を平滑化する平滑化回路と、ＡＤコンバータとがそれぞれ直列に接続されている。具体的には、レギュレータＡに対してはＡＤコンバータＡが、レギュレータＢに対してはＡＤコンバータＢが、レギュレータＣに対してはＡＤコンバータＣが、各平滑化回路とともに直列に接続されている。
ＡＤコンバータＡによって量子化されたレギュレータＡの出力電圧、ＡＤコンバータＢによって量子化されたレギュレータＢの出力電圧、ＡＤコンバータＣによって量子化されたレギュレータＣの出力電圧は、１個のシステム監視プロセッサへと入力される。すなわち、１個のシステム監視プロセッサによって、すべてのレギュレータの出力電圧を監視する。なお、ＡＤコンバータＡ、ＡＤコンバータＢ、ＡＤコンバータＣおよびシステム監視プロセッサは、それぞれの専用の常駐電源から電源を供給されても、１個の常駐電源からそれぞれ電源を供給されてもよい。
ここで、図２の構成であると、レギュレータごとにＡＤコンバータを用意しなければならないことになる。すなわち、電圧監視のための回路を設計変更しなければならない。しかしながら、電圧監視のための回路を設計変更すると、システム監視プロセッサのファームウェアの書き換えなどが必要となり、電圧監視のための回路が従来構成との互換性を失うため、製造コストの観点から好ましくない。
そこで、本実施形態では、ＡＤコンバータおよびシステム監視プロセッサの構成を従来から変更することなく、システム監視プロセッサのファームウェアの書き換えが不要であり、従来構成との互換性を保つことが可能な電源装置を提供する。図３は、本実施形態にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の概略構成を示すブロック図である。なお、図３では、負荷素子が接続されたレギュレータが一次電源に３個接続される例を示しているが、３個に限定されるものではない。
図３では、レギュレータＡ、レギュレータＢおよびレギュレータＣの出力電圧が、各負荷素子に供給されるとともに、専用の常駐電源で動作する代表値決定論理回路へと入力される。代表値決定論理回路は、レギュレータＡ、レギュレータＢおよびレギュレータＣの出力電圧から、最も異常であると推定される出力電圧を選択して、選択結果をセレクタに通知する。
セレクタは、代表値決定論理回路によって選択された最も異常であると推定される出力電圧を出力するレギュレータからの出力電圧のみを選択して平滑化回路へと入力する。そして、平滑化回路によって平滑化された直流電流は、ＡＤコンバータによって量子化され、システム監視プロセッサへと受け渡される。
図３の構成では、セレクタによって一の出力電圧のみが平滑化回路へと入力され、平滑化回路によって平滑化された直流電流が、ＡＤコンバータによって量子化され、システム監視プロセッサへと受け渡される。すなわち、平滑化回路、ＡＤコンバータ、システム監視プロセッサで構成される電圧監視のための回路が、図１の従来構成と同一のものを使用することが可能になる。
図３の構成であると、レギュレータごとにＡＤコンバータを用意する必要がなく、平滑化回路以後の電圧監視のための回路を設計変更する必要がないため、システム監視プロセッサのファームウェアの書き換えなども不必要となり、電圧監視のための回路が従来構成との互換性を保ち、好適である。
次に、第１の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図４は、第１の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図４では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図４では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第１の一実施形態の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、代表値決定論理回路により、最小の電圧値を出力しているレギュレータを選択する。
第１の実施形態の一例にかかる電源装置３００ａは、一次電源１０と、レギュレータＡ１１ａと、レギュレータＢ１１ｂと、レギュレータＣ１１ｃと、レギュレータＤ１１ｄと、６個のコンパレータ１２ａ〜１２ｆと、代表値決定論理回路１００ａと、セレクタ１３と、ＡＤコンバータ１４と、汎用入出力インターフェース１６と、平滑化回路２０と、セレクタ１３に電源を供給する常駐電源２１ａと、ＡＤコンバータ１４に電源を供給する常駐電源２１ｂとを有する。なお、常駐電源２１ａおよび常駐電源２１ｂは、１つに統合されていてもよい。
一次電源１０は、入力されたＡＣ電流をＤＣ電流へと変換し、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄへとＤＣ電流を供給する。レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄは、一次電源１０から供給されたＤＣ電流の電圧を、それぞれ２．５Ｖへと変圧する。この２．５Ｖへと変圧されたＤＣ電流を、出力電圧と呼ぶことにする。
レギュレータＡ１１ａの出力電圧は、コンパレータ１２ａ〜１２ｃの反転入力端子へと入力される。また、レギュレータＢ１１ｂの出力電圧は、コンパレータ１２ａの非反転端子、コンパレータ１２ｄの反転端子、コンパレータ１２ｅの反転端子へと入力される。
レギュレータＣ１１ｃの出力電圧は、コンパレータ１２ｂの非反転端子、コンパレータ１２ｄの非反転端子、コンパレータ１２ｆの反転端子へと入力される。また、レギュレータＤ１１ｄの出力電圧は、コンパレータ１２ｃの非反転端子、コンパレータ１２ｅの非反転端子、コンパレータ１２ｆの非反転端子へと入力される。
なお、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄは、コンパレータ１２ａ〜１２ｆへと出力電圧を供給するとともに、セレクタ１３へもそれぞれ出力電圧を供給する。
コンパレータ１２ａ〜１２ｆは、それぞれ入力された出力電圧のうち高い方の出力電圧を選択し、代表値決定論理回路１００ａへとそれぞれ入力する。
セレクタ１３は、代表値決定論理回路１００ａから入力された最小の出力電圧または最大の出力電圧を出力するレギュレータを選択し、レギュレータから出力される出力電圧のみを選択して、平滑化回路２０へと受け渡す。なお、セレクタ１３は、アナログマルチプレクサまたはアナログスイッチである。
平滑化回路２０によって平滑化された出力電圧は、ＡＤコンバータ１４によって量子化された電圧情報へと変換され、システム監視プロセッサ（ＳＰＶ、Service Processor）１５へと受け渡される。システム監視プロセッサ１５は、量子化された電圧情報に基づき、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄの出力電圧の監視をおこなうことができる。なお、ＡＤコンバータ１４およびシステム監視プロセッサ１５は、従来と同様の構成である。
代表値決定論理回路１００ａは、例えば１００ｋＨｚのクロックを発振するクロック発振器１０１と、フリップフロップ（記憶回路）１０２ａおよびフリップフロップ１０２ｂと、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄと、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆと、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈと、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊと、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌと、６個のインバータ（論理反転回路）１０３ａ〜１０３ｆと、ＡＮＤゲート（論理積回路）１０４ａと、ＡＮＤゲート１０５ａと、ＡＮＤゲート１０６ａと、ＡＮＤゲート１０７ａとを有する。
さらに、代表値決定論理回路１００ａは、ＡＮＤゲート１０８ａと、ＡＮＤゲート１０８ｂと、ＡＮＤゲート１０８ｃと、デコーダ１０９と、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂと、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄと、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆと、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈと、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂに接続されるＯＲゲート（論理和回路）１１１ａと、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄに接続されるＯＲゲート１１１ｂと、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆに接続されるＯＲゲート１１１ｃと、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈに接続されるＯＲゲート１１１ｄとを有する。
なお、１２個のフリップフロップ１０２ａ〜１０２ｌは、クロック発振器１０１によって発振されるクロックによって同期される。
コンパレータ１２ａから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ａおよびフリップフロップ１０２ｂを経由して、ＡＮＤゲート１０４ａへと入力されるとともに、インバータ１０３ａへと入力される。インバータ１０３ａは、入力された出力電圧を反転してＡＮＤゲート１０５ａへと入力する。
コンパレータ１２ｂから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄを経由して、ＡＮＤゲート１０４ａへと入力されるとともに、インバータ１０３ｂへと入力される。インバータ１０３ｂは、入力された出力電圧を反転してＡＮＤゲート１０６ａへと入力する。
コンパレータ１２ｃから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆを経由して、ＡＮＤゲート１０５ａへと入力されるとともに、インバータ１０３ｃへと入力される。インバータ１０３ｃは、入力された出力電圧を反転してＡＮＤゲート１０７ａへと入力する。
コンパレータ１２ｄから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈを経由して、ＡＮＤゲート１０５ａへと入力されるとともに、インバータ１０３ｄへと入力される。インバータ１０３ｄは、入力された出力電圧を反転してＡＮＤゲート１０６ａへと入力する。
コンパレータ１２ｅから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊを経由して、ＡＮＤゲート１０５ａへと入力されるとともに、インバータ１０３ｅへと入力される。インバータ１０３ｅは、入力された出力電圧を反転してＡＮＤゲート１０７ａへと入力する。
コンパレータ１２ｆから代表値決定論理回路１００ａへ入力された出力電圧は、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌを経由して、ＡＮＤゲート１０６ａへと入力されるとともに、インバータ１０３ｆへと入力される。インバータ１０３ｆは、入力された出力電圧を反転してＡＮＤゲート１０７ａへと入力する。
ＡＮＤゲート１０４ａは、入力された出力電圧の論理積を取り、レギュレータＡ１１ａの最小の出力電圧を出力する。このレギュレータＡ１１ａの最小の出力電圧は、ＡＮＤゲート１０８ａへと入力される。
また、ＡＮＤゲート１０５ａは、入力された出力電圧の論理積を取り、レギュレータＢ１１ｂの最小の出力電圧を出力する。このレギュレータＢ１１ｂの最小の出力電圧は、ＡＮＤゲート１０８ｂへと入力されるとともに、ＡＮＤゲート１０８ａへ反転入力される。
また、ＡＮＤゲート１０６ａは、入力された出力電圧の論理積を取り、レギュレータＣ１１ｃの最小の出力電圧を出力する。このレギュレータＣ１１ｃの最小の出力電圧は、ＡＮＤゲート１０８ｃへと入力されるとともに、ＡＮＤゲート１０８ａへ反転入力される。
また、ＡＮＤゲート１０７ａは、入力された出力電圧の論理積を取り、レギュレータＤ１１ｄの最小の出力電圧を出力する。このレギュレータＤ１１ｄの最小の出力電圧は、ＡＮＤゲート１０８ａへと反転入力されるとともに、ＡＮＤゲート１１０ｇへと入力される。
ＡＮＤゲート１０８ａは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ａへ入力する。また、ＡＮＤゲート１０８ｂは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ｃへ入力する。また、ＡＮＤゲート１０８ｃは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ｅへ入力する。
一方、汎用入出力インターフェース１６から、代表値決定論理回路１００ａのデコーダ１０９へ、１ビットずつのレジスタ０およびレジスタ２の設定値が入力される。デコーダ１０９は、この設定値をデコードした結果を、ＡＮＤゲート１１０ｂ、ＡＮＤゲート１１０ｄ、ＡＮＤゲート１１０ｆ、ＡＮＤゲート１１０ｈへとそれぞれ入力する。また、汎用入出力インターフェース１６から入力されるイネーブル入力値は、ＡＮＤゲート１１０ａ、ＡＮＤゲート１１０ｃ、ＡＮＤゲート１１０ｅ、ＡＮＤゲート１１０ｇへとそれぞれ反転入力される。
ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂは、それぞれの入力の論理積を取り、ＯＲゲート１１１ａへと入力する。ＯＲゲート１１１ａは、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｂへと入力する。ＯＲゲート１１１ｂは、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｃへと入力する。ＯＲゲート１１１ｃは、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｄへと入力する。ＯＲゲート１１１ｄは、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈからの入力の論理和をとり、セレクタ１３へと出力する。
以上の構成をとることによって、代表値決定論理回路１００ａは、入力された４つの出力電圧のうち、最小の出力電圧を１つだけ選択して出力することができる。そして、選択された出力電圧を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第２の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図５は、第２の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図５では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図５では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第２の一実施形態の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、代表値決定論理回路により、最大の電圧値出力しているレギュレータを選択する。
本発明の第２の実施形態の一例にかかる電源装置３００ｂの代表値決定論理回路１００ｂは、第１の実施形態の一例にかかる電源装置３００ａの代表値決定論理回路１００ａと比べ、ＡＮＤゲート１０４ａ、ＡＮＤゲート１０５ａ、ＡＮＤゲート１０６ａ、ＡＮＤゲート１０７ａそれぞれに代えて、ＡＮＤゲート１０４ｂ、ＡＮＤゲート１０５ｂ、ＡＮＤゲート１０６ｂ、ＡＮＤゲート１０７ｂを有する以外は、電源装置３００ａの代表値決定論理回路１００ａと同一の構成である。すなわち、電源装置３００ｂは、上記代表値決定論理回路１００ｂの構成の差異以外は、電源装置３００ａと同一の構成である。
すなわち、コンパレータ１２ａから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ａおよびフリップフロップ１０２ｂを経由して、ＡＮＤゲート１０５ｂへと入力されるとともに、インバータ１０３ａへと入力される。インバータ１０３ａは、入力された出力電圧を反転してＡＮＤゲート１０４ｂへと入力する。
コンパレータ１２ｂから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄを経由して、ＡＮＤゲート１０６ｂへと入力されるとともに、インバータ１０３ｂへと入力される。インバータ１０３ｂは、入力された出力電圧を反転してＡＮＤゲート１０４ｂへと入力する。
コンパレータ１２ｃから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆを経由して、ＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｃへと入力される。インバータ１０３ｃは、入力された出力電圧を反転してＡＮＤゲート１０４ｂへと入力する。
コンパレータ１２ｄから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈを経由して、ＡＮＤゲート１０６ｂへと入力されるとともに、インバータ１０３ｄへと入力される。インバータ１０３ｄは、入力された出力電圧を反転してＡＮＤゲート１０５ｂへと入力する。
コンパレータ１２ｅから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊを経由して、ＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｅへと入力される。インバータ１０３ｅは、入力された出力電圧を反転してＡＮＤゲート１０５ｂへと入力する。
コンパレータ１２ｆから代表値決定論理回路１００ｂへ入力された出力電圧は、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌを経由して、ＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｆへと入力される。インバータ１０３ｆは、入力された出力電圧を反転してＡＮＤゲート１０６ｂへと入力する。
そして、ＡＮＤゲート１０４ｂは、入力された出力電圧の論理積を取り、レギュレータＡ１１ａの最大の出力電圧を出力する。このレギュレータＡ１１ａの最大の出力電圧は、ＡＮＤゲート１０８ａへと入力される。
また、ＡＮＤゲート１０５ｂは、入力された出力電圧の論理積を取り、レギュレータＢ１１ｂの最大の出力電圧を出力する。このレギュレータＢ１１ｂの最大の出力電圧は、ＡＮＤゲート１０８ｂへと入力されるとともに、ＡＮＤゲート１０８ａへ反転入力される。
また、ＡＮＤゲート１０６ｂは、入力された出力電圧の論理積を取り、レギュレータＣ１１ｃの最大の出力電圧を出力する。このレギュレータＣ１１ｃの最大の出力電圧は、ＡＮＤゲート１０８ｃへと入力されるとともに、ＡＮＤゲート１０８ａへ反転入力される。
また、ＡＮＤゲート１０７ｂは、入力された出力電圧の論理積を取り、レギュレータＤ１１ｄの最大の出力電圧を出力する。このレギュレータＤ１１ｄの最大の出力電圧は、ＡＮＤゲート１０８ａおよびＡＮＤゲート１０８ｃへと反転入力されるとともに、ＡＮＤゲート１１０ｇへと入力される。
セレクタ１３は、代表値決定論理回路１００ｂから入力された最小の出力電圧または最大の出力電圧を出力するレギュレータを選択し、該レギュレータから出力される出力電圧のみを選択して、平滑化回路２０へと受け渡す。なお、セレクタ１３は、アナログマルチプレクサまたはアナログスイッチである。
このような構成をとることによって、代表値決定論理回路１００ｂは、入力された４つの出力電圧のうち、最大の出力電圧を１つだけ選択して出力することができる。そして、選択された出力電圧を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第３の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図６は、第３の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図６では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図６では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第３の実施形態の一例の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、代表値決定論理回路により、最大の電圧値または最大の電圧値を出力しているレギュレータを選択する。
さらに例えば、最小の電圧値が、規定の最小閾値（例えば、２．３Ｖ）未満であるか否かを判定し、最小の電圧値が、上記規定の閾値未満である場合は、最小の電圧値を出力するレギュレータを選択するようにする。最小の電圧値が、上記規定の閾値以上である場合は、無条件に最大値を示すレギュレータを選択する。これにより、最小電圧のレギュレータを優先的に選択し、規定の電圧範囲内であれば、最大電圧のレギュレータを選定することができる。なお、レギュレータを除く各素子の動作電源は常駐電源であり、２．５Ｖの電源とは異なる。
第３の実施形態の一例にかかる電源装置３００ｃの構成は、第１の実施形態の一例にかかる電源装置３００ａとの差分のみについて説明する。すなわち、電源装置３００ｃは、電源装置３００ａと比べ、基準電圧回路１７ａと、コンパレータ１８とをさらに有し、代表値決定論理回路１００ｃを有する。代表値決定論理回路１００ｃは、代表値決定論理回路１００ａおよび代表値決定論理回路１００ｂとは異なる構成をとる。
レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄは、一次電源１０から供給されたＤＣ電流の電圧を、それぞれ２．５Ｖへと変圧する。この２．５Ｖへと変圧されたＤＣ電流を、出力電圧と呼ぶことにする。
レギュレータＡ１１ａの出力電圧は、コンパレータ１２ａ〜１２ｃの反転入力端子へと入力されるとともに、セレクタ１９へと入力される。また、レギュレータＢ１１ｂの出力電圧は、コンパレータ１２ａの非反転端子、コンパレータ１２ｄの反転端子、コンパレータ１２ｅの反転端子へと入力されるとともに、セレクタ１９へと入力される。
レギュレータＣ１１ｃの出力電圧は、コンパレータ１２ｂの非反転端子、コンパレータ１２ｄの非反転端子、コンパレータ１２ｆの反転端子へと入力されるとともに、セレクタ１９へと入力される。また、レギュレータＤ１１ｄの出力電圧は、コンパレータ１２ｃの非反転端子、コンパレータ１２ｅの非反転端子、コンパレータ１２ｆの非反転端子へと入力されるとともに、セレクタ１９へと入力される。なお、セレクタ１９は、アナログマルチプレクサまたはアナログスイッチである。
なお、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄは、コンパレータ１２ａ〜１２ｆおよびセレクタ１９へと出力電圧を供給するとともに、セレクタ１３へもそれぞれ出力電圧を供給する。
コンパレータ１２ａ〜１２ｆは、それぞれ入力された出力電圧のうち高い方の出力電圧を選択し、代表値決定論理回路１００ｃへとそれぞれ入力する。
代表値決定論理回路１００ｃは、例えば１００ｋＨｚのクロックを発振するクロック発振器１０１と、フリップフロップ１０２ａおよびフリップフロップ１０２ｂと、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄと、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆと、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈと、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊと、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌと、フリップフロップ１０２ｍおよびフリップフロップ１０２ｎと、６個のインバータ１０３ａ〜１０３ｆと、ＡＮＤゲート１０４ａおよびＡＮＤゲート１０４ｂと、ＡＮＤゲート１０５ａおよびＡＮＤゲート１０５ｂと、ＡＮＤゲート１０６ａおよびＡＮＤゲート１０６ｂと、ＡＮＤゲート１０７ａおよびＡＮＤゲート１０７ｂとを有する。
さらに、代表値決定論理回路１００ｃは、ＡＮＤゲート１０８ａと、ＡＮＤゲート１０８ｂと、ＡＮＤゲート１０８ｃと、ＡＮＤゲート１１２ａおよびＡＮＤゲート１１２ｂと、ＡＮＤゲート１１２ｃおよびＡＮＤゲート１１２ｄと、ＡＮＤゲート１１２ｅおよびＡＮＤゲート１１２ｆと、ＡＮＤゲート１１２ｇおよびＡＮＤゲート１１２ｈと、ＡＮＤゲート１１２ａおよびＡＮＤゲート１１２ｂに接続されるＯＲゲート１１３ａと、ＡＮＤゲート１１２ｃおよびＡＮＤゲート１１２ｄに接続されるＯＲゲート１１３ｂと、ＡＮＤゲート１１２ｅおよびＡＮＤゲート１１２ｆに接続されるＯＲゲート１１３ｃと、ＡＮＤゲート１１２ｇおよびＡＮＤゲート１１２ｈに接続されるＯＲゲート１１３ｄとを有する。
また、代表値決定論理回路１００ｃは、デコーダ１０９と、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂと、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄと、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆと、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈと、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂに接続されるＯＲゲート１１１ａと、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄに接続されるＯＲゲート１１１ｂと、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆに接続されるＯＲゲート１１１ｃと、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈに接続されるＯＲゲート１１１ｄとを有する。
なお、１４個のフリップフロップ１０２ａ〜１０２ｎは、クロック発振器１０１によって発振されるクロックによって同期される。
コンパレータ１２ａから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ａおよびフリップフロップ１０２ｂを経由して、ＡＮＤゲート１０４ａおよびＡＮＤゲート１０５ｂへと入力されるとともに、インバータ１０３ａへと入力される。インバータ１０３ａは、入力された出力電圧を反転してＡＮＤゲート１０４ｂへと入力するとともに、該出力電圧を反転してＡＮＤゲート１０５ａへ入力する。
コンパレータ１２ｂから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｃおよびフリップフロップ１０２ｄを経由して、ＡＮＤゲート１０４ａおよびＡＮＤゲート１０６ｂへと入力されるとともに、インバータ１０３ｂへと入力される。インバータ１０３ｂは、入力された出力電圧を反転してＡＮＤゲート１０４ｂおよびＡＮＤゲート１０６ａへと入力する。
コンパレータ１２ｃから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｅおよびフリップフロップ１０２ｆを経由して、ＡＮＤゲート１０４ａおよびＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｃへと入力される。インバータ１０３ｃは、入力された出力電圧を反転してＡＮＤゲート１０４ｂおよびＡＮＤゲート１０７ａへと入力する。
コンパレータ１２ｄから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｇおよびフリップフロップ１０２ｈを経由して、ＡＮＤゲート１０５ａおよびＡＮＤゲート１０６ｂへと入力されるとともに、インバータ１０３ｄへと入力される。インバータ１０３ｄは、入力された出力電圧を反転してＡＮＤゲート１０５ｂおよびＡＮＤゲート１０６ａへと入力する。
コンパレータ１２ｅから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｉおよびフリップフロップ１０２ｊを経由して、ＡＮＤゲート１０５ａおよびＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｅへと入力される。インバータ１０３ｅは、入力された出力電圧を反転してＡＮＤゲート１０５ｂおよびＡＮＤゲート１０７ａへと入力する。
コンパレータ１２ｆから代表値決定論理回路１００ｃへ入力された出力電圧は、フリップフロップ１０２ｋおよびフリップフロップ１０２ｌを経由して、ＡＮＤゲート１０６ａおよびＡＮＤゲート１０７ｂへと入力されるとともに、インバータ１０３ｆへと入力される。インバータ１０３ｆは、入力された出力電圧を反転してＡＮＤゲート１０６ｂおよびＡＮＤゲート１０７ａへと入力する。
ＡＮＤゲート１０４ａは、入力された出力電圧の論理積を取り、レギュレータＡ１１ａの最小の出力電圧を出力する。このレギュレータＡ１１ａの最小の出力電圧は、ＡＮＤゲート１１２ａへと入力されるとともに、セレクタ１９へ入力される。
ＡＮＤゲート１０４ｂは、入力された出力電圧の論理積を取り、レギュレータＡ１１ａの最大の出力電圧を出力する。このレギュレータＡ１１ａの最大の出力電圧は、ＡＮＤゲート１１２ｂへと入力される。
また、ＡＮＤゲート１０５ａは、入力された出力電圧の論理積を取り、レギュレータＢ１１ｂの最小の出力電圧を出力する。このレギュレータＢ１１ｂの最小の出力電圧は、ＡＮＤゲート１１２ｃへと入力されるとともに、セレクタ１９に入力される。
また、ＡＮＤゲート１０５ｂは、入力された出力電圧の論理積を取り、レギュレータＢ１１ｂの最大の出力電圧を出力する。このレギュレータＢ１１ｂの最大の出力電圧は、ＡＮＤゲート１１２ｄへと入力される。
また、ＡＮＤゲート１０６ａは、入力された出力電圧の論理積を取り、レギュレータＣ１１ｃの最小の出力電圧を出力する。このレギュレータＣ１１ｃの最小の出力電圧は、ＡＮＤゲート１１２ｅへと入力されるとともに、セレクタ１９に入力される。
また、ＡＮＤゲート１０６ｂは、入力された出力電圧の論理積を取り、レギュレータＣ１１ｃの最大の出力電圧を出力する。このレギュレータＣ１１ｃの最大の出力電圧は、ＡＮＤゲート１１２ｆへと入力される。
また、ＡＮＤゲート１０７ａは、入力された出力電圧の論理積を取り、レギュレータＤ１１ｄの最小の出力電圧を出力する。このレギュレータＤ１１ｄの最小の出力電圧は、ＡＮＤゲート１１２ｇへと入力されるとともに、セレクタ１９に入力される。
また、ＡＮＤゲート１０７ｂは、入力された出力電圧の論理積を取り、レギュレータＤ１１ｄの最大の出力電圧を出力する。このレギュレータＤ１１ｄの最大の出力電圧は、ＡＮＤゲート１１２ｈへと入力される。
セレクタ１９は、レギュレータＡ１１ａ、レギュレータＢ１１ｂ、レギュレータＣ１１ｃ、レギュレータＤ１１ｄからの入力と、ＡＮＤゲート１０４ａ、ＡＮＤゲート１０５ａ、ＡＮＤゲート１０６ａ、ＡＮＤゲート１０７ａからの入力とに基づいて一の出力電圧を選択し、コンパレータ１８の反転端子へ入力する。また、コンパレータ１８の非反転端子には、基準電圧回路１７ａに基づく２．３Ｖの出力電圧が入力される。コンパレータ１８は、上記一の出力電圧と、２．３Ｖの出力電圧とを比較し、高い出力電圧を出力して、フリップフロップ１０２ｍへと入力する。このコンパレータ１８が出力した出力電圧は、フリップフロップ１０２ｍからフリップフロップ１０２ｎを経て、ＡＮＤゲート１１２ａ、ＡＮＤゲート１１２ｃ、ＡＮＤゲート１１２ｅ、ＡＮＤゲート１１２ｇへ入力されるとともに、ＡＮＤゲート１１２ｂ、ＡＮＤゲート１１２ｄ、ＡＮＤゲート１１２ｆ、ＡＮＤゲート１１２ｈへ反転入力される。
ＡＮＤゲート１１２ａおよびＡＮＤゲート１１２ｂは、それぞれの入力の論理積を取り、ＯＲゲート１１３ａへと入力する。ＯＲゲート１１３ａは、ＡＮＤゲート１１２ａおよびＡＮＤゲート１１２ｂからの入力の論理和をとり、ＡＮＤゲート１０８ａへと入力する。
また、ＡＮＤゲート１１２ｃおよびＡＮＤゲート１１２ｄは、それぞれの入力の論理積を取り、ＯＲゲート１１３ｂへと入力する。ＯＲゲート１１３ｂは、ＡＮＤゲート１１２ｃおよびＡＮＤゲート１１２ｄからの入力の論理和をとり、ＡＮＤゲート１０８ａへと反転入力するとともに、ＡＮＤゲート１０８ｂへと入力する。
また、ＡＮＤゲート１１２ｅおよびＡＮＤゲート１１２ｆは、それぞれの入力の論理積を取り、ＯＲゲート１１３ｃへと入力する。ＯＲゲート１１３ｃは、ＡＮＤゲート１１２ｅおよびＡＮＤゲート１１２ｆからの入力の論理和をとり、ＡＮＤゲート１０８ａおよびＡＮＤゲート１０８ｂへと反転入力するとともに、ＡＮＤゲート１０８ｃへと入力する。
また、ＡＮＤゲート１１２ｇおよびＡＮＤゲート１１２ｈは、それぞれの入力の論理積を取り、ＯＲゲート１１３ｄへと入力する。ＯＲゲート１１３ｄは、ＡＮＤゲート１１２ｇおよびＡＮＤゲート１１２ｈからの入力の論理和をとり、ＡＮＤゲート１０８ａ、ＡＮＤゲート１０８ｂ、ＡＮＤゲート１０８ｃへと反転入力するとともに、ＡＮＤゲート１１０ｇへと入力する。
ＡＮＤゲート１０８ａは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ａへ入力する。また、ＡＮＤゲート１０８ｂは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ｃへ入力する。また、ＡＮＤゲート１０８ｃは、入力された出力電圧の論理積を取り、この論理積に基づく出力電圧をＡＮＤゲート１１０ｅへ入力する。
一方、汎用入出力インターフェース１６から、代表値決定論理回路１００ｃのデコーダ１０９へ、１ビットずつのレジスタ０およびレジスタ２の設定値が入力される。デコーダ１０９は、この設定値をデコードした結果を、ＡＮＤゲート１１０ｂ、ＡＮＤゲート１１０ｄ、ＡＮＤゲート１１０ｆ、ＡＮＤゲート１１０ｈへとそれぞれ入力する。また、汎用入出力インターフェース１６から入力されるイネーブル入力値は、ＡＮＤゲート１１０ａ、ＡＮＤゲート１１０ｃ、ＡＮＤゲート１１０ｅ、ＡＮＤゲート１１０ｇへとそれぞれ反転入力される。
ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂは、それぞれの入力の論理積を取り、ＯＲゲート１１１ａへと入力する。ＯＲゲート１１１ａは、ＡＮＤゲート１１０ａおよびＡＮＤゲート１１０ｂからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｂへと入力する。ＯＲゲート１１１ｂは、ＡＮＤゲート１１０ｃおよびＡＮＤゲート１１０ｄからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｃへと入力する。ＯＲゲート１１１ｃは、ＡＮＤゲート１１０ｅおよびＡＮＤゲート１１０ｆからの入力の論理和をとり、セレクタ１３へと出力する。
また、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈは、それぞれの入力の論理積を取り、ＯＲゲート１１１ｄへと入力する。ＯＲゲート１１１ｄは、ＡＮＤゲート１１０ｇおよびＡＮＤゲート１１０ｈからの入力の論理和をとり、セレクタ１３へと出力する。
以上の構成をとることによって、代表値決定論理回路１００ｃは、入力された４つの出力電圧のうち、最小の出力電圧または最大の出力電圧を１つだけ選択して出力することができる。すなわち、最小の出力電圧が規定の最小閾値（例えば、２．３Ｖ）未満であるか否かを判定し、最小の出力電圧が規定の最小閾値以上の場合には、最大の出力電圧を選択して出力し、最小の出力電圧が規定の最小閾値未満の場合には、最小の出力電圧を選択して出力することができる。そして、選択された出力電圧を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第４の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図７は、第４の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図７では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図７では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第４の一実施形態の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、代表値決定論理回路により、最大の電圧値を出力しているレギュレータを選択する。
さらに、最大の電圧が、規定の最大閾値（ここでは２．７Ｖを一例とする）を上回っているか否かを判定し、最大の電圧が上記規定の最大閾値以下の場合は、最小の電圧値を出力するレギュレータを選択する。最大の電圧値が、上記規定の閾値を上回っている場合は、無条件に最大の電圧値を出力するレギュレータを選択する。これにより、最大の電圧値のレギュレータを優先的に選択し、規定の電圧範囲内であれば、最小の電圧値のレギュレータを選定することができる。なお、レギュレータを除く各素子の動作電源は常駐電源であり、２．５Ｖの電源とは異なる。
第４の実施形態の一例にかかる電源装置３００ｄの構成は、第３の実施形態の一例にかかる電源装置３００ｃとほぼ同一であるので、差分のみについて説明する。電源装置３００ｄは、最大電圧を出力するレギュレータを指し示す信号をセレクタ１９へと入力する点と、コンパレータ１８の非反転端子に入力される電圧が基準電圧回路１７ｂによって２．７Ｖとなる点が、電源装置３００ｃと異なるのみである。
このような構成をとることによって、代表値決定論理回路１００ｄは、入力された４つの出力電圧のうち、最小の出力電圧または最大の出力電圧を１つだけ選択して出力することができる。すなわち、最大の出力電圧が規定の最小閾値（例えば、２．７Ｖ）を上回っているか否かを判定し、最大の出力電圧が上記規定の最大閾値以下の場合には、最小の出力電圧を選択して出力し、最大の出力電圧が上記規定の最大閾値を上回っている場合には、最大の出力電圧を選択して出力することができる。そして、選択された出力電圧を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を説明する。図８は、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。なお、図８では、レギュレータが４個接続される例を示しているが、４個に限定されるものではない。また、図８では、レギュレータにそれぞれ接続される負荷素子の図示を省略している。
第５の実施形態の一例の概要は、次の通りである。すなわち、電源装置において２．５Ｖ電源の二次電源を４つのレギュレータで構成し、４つのレギュレータは、図示しない入力電圧および電源投入指示信号により、２．５Ｖの電圧を出力する。４つのレギュレータの出力は、コンパレータ回路で電圧の大小比較をされる。この比較結果を基に、基準電圧との差が最小の電圧値および最小の電圧値を出力しているレギュレータを選択する。この比較結果を基に、代表値決定論理回路により、基準電圧との差が最大の電圧値または最小の電圧値を出力しているレギュレータを選択する。
すなわち、各レギュレータの出力電圧の所定の基準電圧からの差分の絶対値をそれぞれ算出し、差分の絶対値の大小比較をして、絶対値が最大となるレギュレータを選択する方法である。
第５の実施形態の一例にかかる電源装置３００ｅは、第２の実施形態の一例にかかる電源装置３００ｂと比較して、基準電圧回路１７ｃと、差分絶対値検出回路２００ａ、２００ｂ、２００ｃ、２００ｄをさらに有する点が異なる。また、電源装置３００ｅの代表値決定論理回路１００ｅは、第２の一実施形態にかかる電源装置３００ｂの代表値決定論理回路１００ｂと同一の構成である。なお、差分絶対値検出回路２００ａ、２００ｂ、２００ｃ、２００ｄを総称して、差分絶対値検出回路２００と呼ぶ。
レギュレータＡ１１ａは、２．５Ｖに変圧した直流電流をＶｉｎ＿Ａとして差分絶対値検出回路２００ａへ入力するとともに、セレクタ１３へ入力する。レギュレータＢ１１ｂは、２．５Ｖに変圧した直流電流をＶｉｎ＿Ａとして差分絶対値検出回路２００ｂへ入力するとともに、セレクタ１３へ入力する。レギュレータＣ１１ｃは、２．５Ｖに変圧した直流電流をＶｉｎ＿Ａとして差分絶対値検出回路２００ｃへ入力するとともに、セレクタ１３へ入力する。レギュレータＤ１１ｄは、２．５Ｖに変圧した直流電流をＶｉｎ＿Ａとして差分絶対値検出回路２００ｄへ入力するとともに、セレクタ１３へ入力する。また、２．５Ｖの基準電圧回路１７ｃは、Ｖｉｎ＿Ｂとして、差分絶対値検出回路２００ａ、２００ｂ、２００ｃ、２００ｄそれぞれへ基準電圧を入力する。
差分絶対値検出回路２００ａは、レギュレータＡ１１ａの出力電圧の、２．５Ｖの基準電圧からの差分の絶対値（Ｖｏｕｔ）を算出する。そして、差分の絶対値をコンパレータ１２ａ、コンパレータ１２ｂおよびコンパレータ１２ｃの反転端子へ入力する。
差分絶対値検出回路２００ｂは、レギュレータＢ１１ｂの出力電圧の、２．５Ｖの基準電圧からの差分の絶対値（Ｖｏｕｔ）を算出する。そして、差分の絶対値をコンパレータ１２ａの非反転端子へ入力するとともに、コンパレータ１２ｄおよびコンパレータ１２ｅの反転端子へ入力する。
差分絶対値検出回路２００ｃは、レギュレータＣ１１ｃの出力電圧の、２．５Ｖの基準電圧からの差分の絶対値（Ｖｏｕｔ）を算出する。そして、差分の絶対値をコンパレータ１２ｂおよびコンパレータ１２ｄの非反転端子へ入力するとともに、コンパレータ１２ｆの反転端子へ入力する。
差分絶対値検出回路２００ｄは、レギュレータＤ１１ｄの出力電圧の、２．５Ｖの基準電圧からの差分の絶対値（Ｖｏｕｔ）を算出する。そして、差分の絶対値をコンパレータ１２ｃ、コンパレータ１２ｅおよびコンパレータ１２ｆの非反転端子へ入力する。
以上のようにしてコンパレータ１２ａ〜１２ｆへ入力された差分の絶対値は、大きい方の出力電圧を出力として、代表値決定論理回路１００ｅへと入力される。以後の処理は、第２の実施形態の一例にかかる代表値決定論理回路１００ｂと同様の処理がおこなわれる。
このような構成をとることによって、代表値決定論理回路１００ｅは、入力された４つの出力電圧の２．５Ｖからの差分の絶対値のうち、最大の差分の絶対値を１つだけ選択して出力することができる。そして、選択された差分の絶対値を出力するレギュレータのみの出力電圧を監視することが可能になる。
次に、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置に含まれる差分絶対値検出回路の詳細な構成を説明する。図９は、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置に含まれる差分絶対値検出回路の詳細な構成を示すブロック図である。
差分絶対値検出回路２００は、所定の出力電圧のＤＣ電流であるＶｉｎ＿Ａおよび基準電圧のＤＣ電流であるＶｉｎ＿Ｂを入力として、直流電流であるＶｏｕｔを出力する回路である。すなわち、レギュレータの出力電圧の所定の基準電圧からの差分の絶対値を算出して出力する回路である。
差分絶対値検出回路２００は、Ｒ１抵抗２０１ａと、Ｒ２抵抗２０１ｂと、Ｒ３抵抗２０１ｃと、Ｒ４抵抗２０１ｄと、Ｒ５抵抗２０１ｅと、ＯＰアンプ（Operational Amplifier）アンプ２０２と、ダイオード２０３と、ダイオード２０４と、ＯＰアンプ２０５とを有する。Ｒ１抵抗２０１ａ、Ｒ２抵抗２０１ｂおよびＲ３抵抗２０１ｃの抵抗値を所定の抵抗値Ｒ［Ω］とすると、Ｒ４抵抗２０１ｄおよびＲ５抵抗２０１ｅの抵抗値は２Ｒ［Ω］となるように設定されている。なお、ＯＰアンプは、アナログ信号のＤＣ電流の増幅器である。
差分絶対値検出回路２００へ入力されたＶｉｎ＿Ａは、Ｒ１抵抗２０１ａへ入力されるとともに、Ｒ４抵抗２０１ｄへも入力される。Ｒ１抵抗２０１ａを通過したＶｉｎ＿Ａは、ＯＰアンプ２０２へ反転端子から入力されるとともに、Ｒ２抵抗２０１ｂへと入力される。また、ＯＰアンプ２０２へは、Ｖｉｎ＿Ｂが非反転端子から入力される。
ＯＰアンプ２０２は、入力されたＤＣ電流を所定量だけ増幅し、増幅した信号をダイオード２０３へと入力する。ダイオード２０３は入力されたＤＣ電流を、Ｒ１抵抗２０１ａから出力されたＤＣ電流と突きあわせる。この付き合わされたＤＣ電流がＲ２抵抗２０１ｂへと入力される。
Ｒ２抵抗２０１ｂからのＤＣ電流は、Ｒ３抵抗２０１ｃへ入力されるとともに、ダイオード２０４へ入力される。ダイオード２０４は、入力されたＤＣ電流を、ＯＰアンプ２０２からのＤＣ電流と突きあわせてダイオード２０３へと入力する。
Ｒ２抵抗２０１ｂは、入力されたＤＣ電流を、ＯＰアンプ２０５の反転端子に入力する。また、ＯＰアンプ２０５へは、Ｖｉｎ＿Ｂが非反転端子から入力される。ＯＰアンプ２０５は、入力されたＤＣ電流を所定量だけ増幅して出力する。
そして、Ｒ４抵抗２０１ｄおよびＲ５抵抗２０１ｅを通過したＤＣ電流は、ＯＰアンプ２０５の出力と突き合わされる。この突き合わされた出力が、直流電流であるＶｏｕｔである。なお、Ｒ４抵抗２０１ｄおよびＲ５抵抗２０１ｅの間の回路線と、Ｒ３抵抗２０１ｃおよびＯＰアンプ２０５の間の回路線とが、所定の回路線にて接続されている。
第１〜第５の実施形態の一例によれば、最小の出力電圧または最大の出力電圧のレギュレータのみの出力電圧のみを監視することによって、すべてのレギュレータの出力電圧の監視と同等の、二次電源の電圧監視効果が期待できる。
さらに、レギュレータごとにＡＤコンバータを用意する必要がなく、また、ＡＤコンバータ１４およびシステム監視プロセッサ１５は従来品を利用することができ、電圧監視のための回路を設計変更する必要がないため、システム監視プロセッサのファームウェアの書き換えなども不必要となり、電圧監視のための回路が従来構成との互換性を保つことができる。
以上、一実施形態の例を説明したが、本発明は、これに限られるものではなく、請求の範囲に記載した技術的思想の範囲内で、更に種々の異なる実施形態で実施されてもよいものである。また、上記一実施形態に記載した効果は、これに限定されるものではない。
上記一実施形態では、二次電源としてレギュレータを使用する場合を示したが、これに限定されず、一般的な変圧可能な素子であれば、いずれでも使用可能である。
また、上記一実施形態において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記一実施形態で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置や各素子の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、各装置や各素子の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成してもよい。
本発明は、二次電源の電圧監視に関し、電源監視装置の電源監視にかかる構成の設計変更の負荷を低減してその製造コストを抑えつつ、二次電源を複数のレギュレータに置き換えたい場合に有用であり、特に、レギュレータの出力電圧を量子化して監視するために必要なＡＤコンバータおよびシステム監視プロセッサを、従来どおり、既存のものを１個ずつとする構成としたい場合に効果的である。
図１は、従来の電源装置および電圧監視回路の概略構成を示すブロック図である。 図２は、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の概略構成を示すブロック図である。 図３は、本実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の概略構成を示すブロック図である。 図４は、第１の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図５は、第２の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図６は、第３の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図７は、第４の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図８は、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置および電圧監視回路の詳細な構成を示すブロック図である。 図９は、第５の実施形態の一例にかかる、二次電源を複数のレギュレータに置き換えた場合の電源装置に含まれる差分絶対値検出回路の詳細な構成を示すブロック図である。
１０ 一次電源
１１ａ レギュレータＡ
１１ｂ レギュレータＢ
１１ｃ レギュレータＣ
１１ｄ レギュレータＤ
１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１８ コンパレータ
１３、１９ セレクタ
１４ ＡＤコンバータ
１５ システム監視プロセッサ
１６ 汎用入出力インターフェース
１７ａ、１７ｂ、１７ｃ 基準電圧回路
２０ 平滑化回路
２１ａ、２１ｂ 常駐電源
１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ 代表値決定論理回路
１０１ クロック発振器
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ、１０２ｇ、１０２ｈ、１０２ｉ、１０２ｊ、１０２ｋ、１０２ｌ、１０２ｍ、１０２ｎ フリップフロップ
１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０３ｅ、１０３ｆ インバータ
１０４ａ、１０４ｂ ＡＮＤゲート
１０５ａ、１０５ｂ ＡＮＤゲート
１０６ａ、１０６ｂ ＡＮＤゲート
１０７ａ、１０７ｂ ＡＮＤゲート
１０８ａ、１０８ｂ、１０８ｃ ＡＮＤゲート
１０９ デコーダ
１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ、１１０ｆ、１１０ｇ、１１０ｈ ＡＮＤゲート
１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ ＯＲゲート
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆ、１１２ｇ、１１２ｈ ＡＮＤゲート
１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ ＯＲゲート
２００、２００ａ、２００ｂ、２００ｃ、２００ｄ 差分絶対値検出回路
２０１ａ Ｒ１抵抗
２０１ｂ Ｒ２抵抗
２０１ｃ Ｒ３抵抗
２０１ｄ Ｒ４抵抗
２０１ｅ Ｒ５抵抗
２０２、２０５ ＯＰアンプ
２０３、２０４ ダイオード
３００ａ、３００ｂ、３００ｃ、３００ｄ、３００ｅ 電源装置

Claims (20)

  1. 直流を出力する一次電源と、
    前記直流をそれぞれ入力する、負荷がそれぞれ接続された複数の二次電源と、
    前記複数の二次電源の出力電圧をそれぞれ入力し、前記複数の二次電源の出力電圧から一の二次電源の出力電圧を選択する選択器と、
    前記選択器が選択する出力電圧を量子化された電圧情報に変換する変換器を有することを特徴とする電源装置。
  2. 前記選択器は、
    前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧を選択することを特徴とする請求項１記載の電源装置。
  3. 前記選択器は、
    前記複数の二次電源の出力電圧のうち、最大電圧となる二次電源の出力電圧を選択することを特徴とする請求項１記載の電源装置。
  4. 前記選択器は、
    前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、
    前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、
    前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする請求項１記載の電源装置。
  5. 前記選択器は、
    前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、
    前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、
    前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする請求項１記載の電源装置。
  6. 直流を出力する一次電源と、
    前記直流をそれぞれ入力する、負荷がそれぞれ接続された複数の二次電源と、
    前記複数の二次電源の出力電圧と基準電圧をそれぞれ入力し、前記二次電源の出力電圧と前記基準電圧との差分電圧の絶対値を、前記二次電源毎にそれぞれ出力する複数の差分電圧検出器と、
    前記複数の差分電圧検出器がそれぞれ出力する差分電圧の絶対値の大小を、互いに比較する複数の比較器と、
    前記複数の比較器の比較結果に基づいて、前記複数の二次電源の出力電圧のうち、前記基準電圧との絶対値の差分が最大である二次電源の出力電圧を選択する選択器と、
    前記選択器が選択する出力電圧を量子化された電圧情報に変換する変換器を有することを特徴とする電源装置。
  7. 前記電源装置はさらに、
    前記量子化された電圧情報を入力する監視制御装置に接続されることを特徴とする請求項１記載の電源装置。
  8. 前記電源装置はさらに、
    前記選択器が出力した出力電圧を平滑化して前記変換器に入力する平滑化回路を有することを特徴とする請求項１記載の電源装置。
  9. 前記複数の二次電源は、
    安定化電源回路により構成されることを特徴とする請求項１記載の電源装置。
  10. 前記選択器と前記変換器は、前記複数の二次電源とは異なる電源が供給する電圧により動作することを特徴とする請求項１記載の電源装置。
  11. 電源装置の電圧監視方法において、
    一次電源が、直流を出力するステップと、
    負荷がそれぞれ接続された複数の二次電源が、前記直流をそれぞれ入力するステップと、
    選択器が、前記複数の二次電源の出力電圧をそれぞれ入力し、前記複数の二次電源の出力電圧から一の二次電源の出力電圧を選択するステップと、
    変換器が、前記選択器が選択する出力電圧を量子化された電圧情報に変換するステップを有することを特徴とする電圧監視方法。
  12. 前記選択器が一の二次電源の出力電圧を選択するステップは、
    前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧を選択することを特徴とする請求項１１記載の電圧監視方法。
  13. 前記選択器が一の二次電源の出力電圧を選択するステップは、
    前記複数の二次電源の出力電圧のうち、最大電圧となる二次電源の出力電圧を選択することを特徴とする請求項１１記載の電圧監視方法。
  14. 前記選択器が一の二次電源の出力電圧を選択するステップは、
    前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、
    前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、
    前記選択した最小電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする請求項１１記載の電圧監視方法。
  15. 前記選択器が一の二次電源の出力電圧を選択するステップは、
    前記複数の二次電源の出力電圧のうち、最小電圧となる二次電源の出力電圧と、最大電圧となる二次電源の出力電圧を選択し、
    前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも低い場合には、前記最小電圧となる二次電源の出力電圧を出力するとともに、
    前記選択した最大電圧となる二次電源の出力電圧が所定の閾値電圧よりも高い場合には、前記最大電圧となる二次電源の出力電圧を選択することを特徴とする請求項１１記載の電圧監視方法。
  16. 電源装置の電圧監視方法において、
    一次電源が、直流を出力するステップと、
    負荷がそれぞれ接続された複数の二次電源が、前記直流をそれぞれ入力するステップと、
    複数の差分電圧検出器が、前記複数の二次電源の出力電圧と基準電圧をそれぞれ入力し、前記二次電源の出力電圧と前記基準電圧との差分電圧の絶対値を、前記二次電源毎にそれぞれ出力するステップと、
    複数の比較器が、前記複数の差分電圧検出器がそれぞれ出力する差分電圧の絶対値の大小を、互いに比較するステップと、
    選択器が、前記複数の比較器の比較結果に基づいて、前記複数の二次電源の出力電圧のうち、前記基準電圧との絶対値の差分が最大である二次電源の出力電圧を選択するステップと、
    変換器が、前記選択器が選択する出力電圧を量子化された電圧情報に変換するステップを有することを特徴とする電圧監視方法。
  17. 前記電源装置はさらに、
    前記量子化された電圧情報を入力する監視制御装置に接続されることを特徴とする請求項１１記載の電圧監視方法。
  18. 前記電源装置はさらに、
    前記選択器が出力した出力電圧を平滑化して前記変換器に入力する平滑化回路を有することを特徴とする請求項１１記載の電圧監視方法。
  19. 前記複数の二次電源は、
    安定化電源回路により構成されることを特徴とする請求項１１記載の電圧監視方法。
  20. 前記選択器と前記変換器は、前記複数の二次電源とは異なる電源が供給する電圧により動作することを特徴とする請求項１１記載の電圧監視方法。
JP2009537863A 2007-10-25 2007-10-25 電源装置および電圧監視方法 Expired - Fee Related JP5206685B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/070817 WO2009054059A1 (ja) 2007-10-25 2007-10-25 電源装置および電圧監視方法

Publications (2)

Publication Number Publication Date
JPWO2009054059A1 true JPWO2009054059A1 (ja) 2011-03-03
JP5206685B2 JP5206685B2 (ja) 2013-06-12

Family

ID=40579169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009537863A Expired - Fee Related JP5206685B2 (ja) 2007-10-25 2007-10-25 電源装置および電圧監視方法

Country Status (6)

Country Link
US (1) US8072097B2 (ja)
EP (1) EP2214072B1 (ja)
JP (1) JP5206685B2 (ja)
KR (1) KR101116787B1 (ja)
CN (1) CN101836174B (ja)
WO (1) WO2009054059A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10044402B2 (en) 2010-06-25 2018-08-07 Enmodus Limited Timing synchronization for wired communications
GB2481579B (en) 2010-06-25 2014-11-26 Enmodus Ltd Monitoring of power-consumption
US8489909B2 (en) * 2010-09-24 2013-07-16 International Business Machines Corporation Displaying the operating efficiency of a processor
CN107436615B (zh) * 2016-05-26 2019-01-22 中芯国际集成电路制造(上海)有限公司 用于检测电源电压的系统
KR20180012529A (ko) 2016-07-27 2018-02-06 삼성전자주식회사 전력 관리 장치 및 이를 포함하는 전자 장치
CN112835407B (zh) * 2021-04-22 2021-07-20 浙江地芯引力科技有限公司 基于单电源的多电压域产生电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116067A (ja) * 1981-12-28 1983-07-11 Fujitsu Ltd スイツチング電源装置
FR2634899B1 (fr) * 1988-07-28 1990-11-30 Merlin Gerin Circuit d'entree, du type tout ou rien, d'un automate programmable
JPH085693A (ja) 1994-06-17 1996-01-12 Nippon Steel Corp 電源監視装置
JPH08328673A (ja) * 1995-03-30 1996-12-13 Sharp Corp マルチ出力電源装置
JP3618472B2 (ja) * 1996-07-01 2005-02-09 富士通株式会社 電池ユニット及び電池ユニットを使用する装置
JP3398304B2 (ja) * 1997-07-31 2003-04-21 東芝電池株式会社 二次電池の電圧測定回路およびこれを用いた保護回路
US6289467B1 (en) 1998-05-08 2001-09-11 Sun Microsystems, Inc. Installation of processor and power supply modules in a multiprocessor system
US6031362A (en) 1999-05-13 2000-02-29 Bradley; Larry D. Method and apparatus for feedback control of switch mode power supply output to linear regulators
JP4135366B2 (ja) * 2002-01-25 2008-08-20 三菱マテリアル株式会社 二次電池
US7394445B2 (en) * 2002-11-12 2008-07-01 Power-One, Inc. Digital power manager for controlling and monitoring an array of point-of-load regulators
KR100459440B1 (ko) * 2002-11-29 2004-12-03 엘지전자 주식회사 충전지 및 충전지의 충전방법과 전원공급방법
US7836322B2 (en) * 2002-12-21 2010-11-16 Power-One, Inc. System for controlling an array of point-of-load regulators and auxiliary devices
AU2003206744A1 (en) * 2003-01-17 2004-08-13 Freescale Semiconductor, Inc. Power management system
US7498693B2 (en) * 2004-02-18 2009-03-03 Diversified Technologies, Inc. More compact and higher reliability power source system
US7466038B2 (en) * 2004-02-18 2008-12-16 Diversified Technologies, Inc. More compact and higher reliability power supply module
JP4072775B2 (ja) * 2005-01-28 2008-04-09 横河電機株式会社 電源電圧監視システム

Also Published As

Publication number Publication date
KR20100059988A (ko) 2010-06-04
JP5206685B2 (ja) 2013-06-12
KR101116787B1 (ko) 2012-04-16
EP2214072A1 (en) 2010-08-04
CN101836174A (zh) 2010-09-15
WO2009054059A1 (ja) 2009-04-30
US20100201193A1 (en) 2010-08-12
CN101836174B (zh) 2012-11-14
EP2214072A4 (en) 2013-02-13
US8072097B2 (en) 2011-12-06
EP2214072B1 (en) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5206685B2 (ja) 電源装置および電圧監視方法
US10908662B2 (en) Power receiving apparatus, method of controlling power receiving apparatus, and storage medium
US10656189B2 (en) Microcontroller including power supply monitoring
US20140359331A1 (en) Rack and power controlling method thereof
CN113013979B (zh) 用于从电源向负载提供直接电流及交换电流的系统及方法
CN112117825B (zh) 不间断电源系统及非暂态计算机可读介质
US10069309B2 (en) Controlling redundant power supplies in an information handling system
US20070075690A1 (en) Thermal dissipation improved power supply arrangement and control method thereof
JP2013150415A (ja) 無停電電源装置
JP2008204231A (ja) 電源システム、その電源ユニットおよび電源効率化方法
US9354695B2 (en) Power supply apparatus, processing apparatus, and information processing system
JP5253073B2 (ja) Ｄｃ／ｄｃコンバータ及び電源システム
JPWO2018150726A1 (ja) 無停電電源装置
JP6345479B2 (ja) 電源検査装置および電源検査方法
JP2013114456A (ja) 電圧監視装置および電圧監視方法
KR20020063130A (ko) 전원 전압 검출 회로 및 전원 전압 검출 방법
JP2020150639A (ja) 電源システム
EP3451111A1 (en) Semiconductor device, signal processing system, and signal processing method
JP2007282384A (ja) 回生型リアクトル評価装置
JP2008151693A (ja) 半導体試験装置
KR20160063873A (ko) 고장진단이 가능한 전력변환장치
KR102476366B1 (ko) 트래커 전압 모니터링 장치 및 방법
WO2015030815A1 (en) Identification of a unique attribute of a power adapter based on an adjust pin
JP4826445B2 (ja) Ｄｃ−ｄｃコンバータの出力制御装置、ｄｃ−ｄｃコンバータおよびその制御方法
JP2014039442A (ja) レギュレータ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5206685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees