JP5253073B2 - Ｄｃ／ｄｃコンバータ及び電源システム - Google Patents

Description

本発明は、ＤＣ／ＤＣコンバータの出力電圧が定格電圧を下回った際に電源ユニット故障と判断する電源不正常運転判断回路を備えたＤＣ／ＤＣコンバータ及び電源システムに関する。

従来、出力電圧を検出して基準電圧との差分に対応してトランスの一次巻線に接続したスイッチング素子のオン幅を制御する電圧安定化手段と、前記トランスの一次巻線を流れる電流を検出した電流検出電圧が垂下基準電圧を超えた時に過電流状態として前記スイッチング素子のオン幅を狭くして前記出力電圧を垂下させる垂下制御手段とを有する電源回路が存在する（例えば、特許文献１参照）。この電源回路を１台の電源ユニットとし、これらを複数台設けて、並列冗長運転方式の電源システムを構成しているものがある。この方式の電源システムは電源ユニットが１台故障しても、予備の電源ユニットがあるため、ユーザーシステムに影響を殆ど与えず、完全に出力がでない故障においては、電源ユニットに低電圧検知回路が動作して、電源ユニットの故障が認識できる。
特開２００１−２６８９０３号公報

しかしながら、従来の電圧安定化手段と垂下制御手段とを有する電源ユニットを複数台備えた電源システムは、出力電圧が定格電圧以下でありながら、定格電圧より閾値が低い基準電圧より上回っている場合は不正常でありながら、（Ｎ＋１）以上の並列冗長運転方式の場合に、故障との認識が困難であり、正常として運転していたため、ユーザーシステムが突然ダウンするおそれがある。

本発明は、上記問題に鑑みてなされたものであり、垂下の場合を除いて、ＤＣ／ＤＣコンバータの出力電圧が定格電圧を下回った際には電源ユニット故障と判断する電源不正常運転判断回路を備えたＤＣ／ＤＣコンバータ及び電源システムを提供することを目的とする。

上記課題を解決するために、本発明に係るＤＣ／ＤＣコンバータは、出力電圧を検出して基準電圧との差分に対応してスイッチング素子のオン幅を制御するＤＣ／ＤＣコンバータであって、出力電圧と定格電圧より閾値が低い基準電圧とを比較して、出力電圧が前記基準電圧より低い電圧であるか否かを検出する出力低電圧検出回路と、出力電圧と前記定格電圧とを比較して制御する出力定電圧制御回路と、出力電流を検出した電流検出電圧が垂下基準電圧を超えた時に過電流状態として前記スイッチング素子のオン幅を狭くして前記出力電圧を垂下させる垂下制御回路と、前記出力定電圧制御回路で前記定格電圧より下回るが、前記垂下制御回路で垂下であると判断した場合には、正常とする出力電圧低下検知回路と、前記出力低電圧検出回路の基準電圧を下回っている場合、若しくは、前記出力電圧低下検知回路で正常でないと判断した場合は、故障と判断して、前記スイッチング素子を停止させるように構成してあるラッチ停止回路と、を備えてあることを特徴とする。

前記出力電圧低下検知回路は、出力電流検知回路と接続する第一のエラーアンプと出力低電圧検出回路と接続する第二のエラーアンプを設け、これらエラーアンプの出力端子を、監視部を介して、前記スイッチング素子の制御端子に接続してあるとともに、前記第一のエラーアンプの負側に基準電流部を接続し、同じく正側に前記トランスの一次巻線を流れる電流を検知する部分を接続してあり、前記第二のエラーアンプの正側に前記出力電圧の基準電圧部を接続し、同じく負側に前記出力電圧検出部を接続してあることを特徴とする。

本発明に係る電源システムは、上記ＤＣ／ＤＣコンバータでユニットを構成し、これらを複数台設けて、それぞれを並列に接続して、並列冗長運転方式で構成してあることを特徴とする。

本発明によれば、上記構成により、垂下の場合を除いて、ＤＣ／ＤＣコンバータの出力電圧が定格電圧を下回った際に電源ユニット故障と判断するため、垂下でないにもかかわらず、出力電圧が定格電圧と低電圧との間である場合のように不正常でありながら、従来は故障と認識が困難な場合であっても、故障として認識し、ユーザーシステムが突然ダウンすることを防ぐことができる。

図１は本発明に係るＤＣ／ＤＣコンバータの第１の実施の形態の説明図であり、Ｔ１はトランス、Ｑ１はスイッチング素子、Ｅは直流電源、ＲＬは負荷、Ｒ１１〜Ｒ３２は抵抗、ＥＡ１〜ＥＡ４はエラーアンプ（なお、ＥＡ３及びＥＡ４はコンバレータでもよい。）、ＣＭＰ１，ＣＭＰ２は比較器、Ｖrefは定格電圧の基準電圧，Ｖref１は低電圧の基準電圧、Ｉrefは垂下電流の基準、ＰＣ１，ＰＣ２はフォトカプラを示す。

本実施形態における主回路はフォワードコンバータで構成してある。なお、本発明においては、フォワードコンバータで構成する必要はなく、種々のＤＣ／ＤＣコンバータにおいて構成することが可能である。この回路は、出力電圧を検出して基準電圧との差分に対応してスイッチング素子Ｑ１のオン幅を制御する出力定電圧制御回路１０を備えてある。この出力定電圧制御回路１０は抵抗Ｒ１１，Ｒ１２で構成した出力電圧検出部とエラーアンプＥＡ１を備えてあり、出力電圧検出部はエラーアンプＥＡ１の正側の入力端子に接続してある。

この回路は、出力電流を検出した電流検出電圧が垂下電流の基準Ｉrefを超えた時に過電流状態としてスイッチング素子Ｑ１のオン幅を狭くして出力電圧を垂下させる垂下制御回路２０を備えてある。この垂下制御回路２０は出力電流検知回路２１とエラーアンプＥＡ２を備えてあり、出力電流検知回路２１はエラーアンプＥＡ２の負側の入力端子に接続してある。

この回路は、定格電圧より低い閾値設定にしてある基準電圧と、出力電圧とを比較して、出力電圧が基準電圧より低い電圧であるか否かを検出する出力低電圧検出回路３０を備えてある。この出力低電圧検出回路３０は抵抗Ｒ３１，Ｒ３２で構成した出力電圧検出部と比較器ＣＭＰ１を備えてあり、出力電圧検出部は比較器ＣＭＰ１の正側の入力端子に接続し、基準電圧より低い電圧の場合に、ハイ信号を出力するように構成してある。さらに、この比較器ＣＭＰ１の出力にはフォトダイオードＰＣ１Ａを接続してある。

この回路は、出力定電圧制御回路１０で定格電圧を下回っても、垂下制御回路２０で垂下であると判断される場合に、正常とする出力電圧低下検知回路４０を備えてある。この出力電圧低下検知回路４０は２つのエラーアンプＥＡ３，ＥＡ４と監視マイコン部４１とフォトダイオードＰＣ２Ａとを備えてある。一方のエラーアンプＥＡ３は垂下制御回路２０の出力電流検知回路２１と基準電流部Ｉrefとを接続してあり、垂下を検出する。他方のエラーアンプＥＡ４は出力定電圧制御回路１０の出力電圧検出部Ｒ１１，Ｒ１２と出力定電圧制御回路１０の基準電圧部Ｖrefと接続してあり、出力電圧が定格電圧より下回っているかを検知する。これらエラーアンプＥＡ３，ＥＡ４の出力端子は監視マイコン部４１に接続し、出力電圧が定格電圧より下回っていても、垂下している場合には、ロー信号を出力するように構成してある。また、監視マイコン部４１の出力端子にはフォトダイオードＰＣ２Ａを接続してある。

この回路は、出力低電圧検出回路３０の基準電圧Ｖref1を下回っている場合、若しくは、出力電圧低下検知回路４０で正常でないと判断した場合は、故障と判断して、スイッチング素子Ｑ１を停止させるラッチ停止回路５０とを備えてある。このラッチ停止回路５０は２つのフォトトランジスタＰＣ１Ｂ，ＰＣ２Ｂを備え、一方のフォトトランジスタＰＣ１Ｂは出力電圧と基準電圧Ｖref1とを比較して、基準電圧Ｖref1より高い電圧である場合（絶対値）にロー信号（オン信号）を入力し、他方のフォトトランジスタＰＣ２Ｂは、出力電圧が定格電圧Ｖrefより下回っていても、垂下している場合は、オンのままにする。また、異常ではないので、ＤＣ／ＤＣコンバータを停止させないようにする。

本発明に係る電源システムは、前記ＤＣ／ＤＣコンバータでユニットを構成し、これらを複数台設けて、それぞれを並列に接続して、並列冗長運転方式で構成してある。これの一例について図２及び図３に示してある。図２では、電源システムを構成する電源ユニットのブロック図を示す。この電源ユニットはＵ相、Ｖ相、及びＷ相の三相で構成してある。なお、本実施例は三相で構成してあるが、単相であっても本発明を構成することができる。

各相の入力側に力率改善回路１２１，１２２，１２３を備え、その出力にＤＣ／ＤＣコンバータ１１１，１１２，１１３を接続してある。即ち、力率改善回路１２１，１２２，１２３が図１図示ＤＣ／ＤＣコンバータの直流電源Ｅの役割をする。また、本実施例には、これとは別途にＤＣ／ＤＣ制御監視回路１１４を備えてある。このＤＣ／ＤＣ制御監視回路１１４は、図１図示ＤＣ／ＤＣコンバータを構成する出力定電圧制御回路１０、垂下制御回路２０、出力低電圧検出回路３０、出力電圧低下検知回路４０及びラッチ停止回路５０を備えた回路である。このＤＣ／ＤＣ制御監視回路１１４は各ＤＣ／ＤＣコンバータ１１１，１１２，１１３に接続してある。

続いて、図３には電源システムのブロック図を示してある。図２図示電源ユニットを（Ｎ＋１）台設けて、それぞれを並列に接続して、並列冗長運転方式で構成してある。なお、電源ユニットの（Ｎ＋１）台のうち、１台は予備の電源ユニットである。

以上のように構成してあるＤＣ／ＤＣコンバータは以下のように作用する。なお、動作波形図を図４及び図５に示す。先ず、起動時においては、出力電圧が出力低電圧検出回路３０の比較器ＣＭＰ１の基準電圧Ｖref1を超えた段階で、比較器ＣＭＰ１からロー信号が出力される。これがフォトカプラＰＣ１に出力される。また、起動時に監視マイコン部４１による出力低電圧回路動作をマスクする。

続いて、運転中においては、出力電圧が出力低電圧検出回路３０の比較器ＣＭＰ１の基準電圧Ｖref1を超えるため、比較器ＣＭＰ１からは引き続きロー信号が出力される。これがフォトカプラＰＣ１に出力される。一方、出力電圧は定格電圧Ｖrefを超えるため、エラーアンプＥＡ３からはロー信号が出力される。これがフォトカプラＰＣ２に出力される。この結果、ラッチ停止回路５０にはロー信号が入力され、この場合は正常と判断され、図４に示すように、出力定電圧制御回路１０から比較器ＣＭＰ２へ信号が出力され、スイッチング素子Ｑ１は通常のオン・オフ動作を行う。

続いて、運転を停止すると、出力電圧が出力低電圧検出回路３０の比較器ＣＭＰ１の基準電圧Ｖref1を下回るため、比較器ＣＭＰ１からハイ信号が出力される。これがフォトカプラＰＣ１に出力されるが、停止時においても、起動時と同様に、監視マイコン部４１による出力低電圧回路動作をマスクする。

故障が発生した場合、出力電圧が出力低電圧検出回路３０の比較器ＣＭＰ１の基準電圧Ｖref1を下回る。そのため、比較器ＣＭＰ１からハイ信号が出力される。これがフォトカプラＰＣ１に出力される。一方、出力電圧は定格電圧Ｖrefを下回り、エラーアンプＥＡ４からはハイ信号が出力され、垂下制御回路２０からは垂下が検出されないため、これと同期するエラーアンプＥＡ３からはハイ信号が出力される。監視マイコン部４１ではエラーアンプＥＡ４でハイ信号が出力された場合は、エラーアンプＥＡ３の信号と反対の信号を出力するように設定してあるため、フォトカプラＰＣ２にはハイ信号が出力される。この結果、ラッチ停止回路５０にはともにハイ信号が入力され、この場合故障と判断される。図４に示すように、比較器ＣＭＰ２にローの電源故障信号が出力され、スイッチング素子Ｑ１は停止動作を行う。

続いて、垂下制御回路２０で垂下であると判断され、出力電圧が定格電圧Ｖrefと出力低電圧検出回路３０の比較器ＣＭＰ１の基準電圧Ｖref1との間にある場合、出力電圧が出力低電圧検出回路３０の比較器ＣＭＰ１の電圧Ｖref1を超えるため、比較器ＣＭＰ１からはロー信号が出力される。これがフォトカプラＰＣ１に出力される。一方、出力電圧は定格電圧Ｖrefを下回るため、エラーアンプＥＡ４からはハイ信号が出力される。しかし、垂下制御回路２０からは垂下が検出されるため、これと同期するエラーアンプＥＡ３からはロー信号が出力される。言い換えれば、図５に示すＭ点電圧が正常を意味する。なお、このＭ点とは、図１に示す出力電圧低下検知回路４０の２つのエラーアンプＥＡ３，ＥＡ４の出力部の接続点を意味する。監視マイコン部４１ではエラーアンプＥＡ３でロー信号が出力された場合は、エラーアンプＥＡ３の信号と同じの信号を出力するように設定してあるため、フォトカプラＰＣ２がオンのままになる。この結果、ラッチ停止回路５０にはロー信号が入力され、この場合も正常と判断される。この場合、出力定電圧制御回路１０から比較器ＣＭＰ２へ信号が出力され、スイッチング素子Ｑ１は通常のオン・オフ動作を行う。なお、垂下の場合であっても、出力電圧が出力低電圧検出回路３０の比較器ＣＭＰ１の基準電圧Ｖref1を下回ると、比較器ＣＭＰ１からはハイ信号が出力され、ラッチ停止回路５０にはハイ信号が入力され、この場合は故障と判断される。

以上の作用は、ＤＣ／ＤＣコンバータで構成したユニットのＤＣ／ＤＣ制御監視回路１１４で行われ、このＤＣ／ＤＣ制御監視回路１０４は各ＤＣ／ＤＣコンバータ１１１，１１２，１１３に接続してあり、ＤＣ／ＤＣ制御監視回路１０４から出力される電源故障信号は各ＤＣ／ＤＣコンバータ１１１，１１２，１１３の各スイッチング素子Ｑ１に出力される。

また、電源システムは、図２図示電源ユニットを（Ｎ＋１）台設けて、それぞれを並列に接続して、並列冗長運転方式で構成してあり、電源ユニットのうち１台に異常が発生した場合は、Ｎ台の電源ユニットが正常に運転しているため、電源システムとして維持することができる。

本発明に係るＤＣ／ＤＣコンバータの実施例を示す回路図である。 本発明に係る電源システムを構成する電源ユニットの実施例を示す回路図である。 本発明に係る電源システムの実施例を示す回路図である。 本発明に係るＤＣ／ＤＣコンバータの出力電圧が閾値を下回った際の動作シーケンスを示した図である。 本発明に係るＤＣ／ＤＣコンバータの出力電圧が閾値を上回った際の動作シーケンスを示した図である。

符号の説明

１０ 出力定電圧制御回路
２０ 垂下制御回路
２１ 出力電流検知回路
３０ 出力低電圧検出回路
４０ 出力電圧低下検知回路
４１ 監視マイコン部
５０ ラッチ停止回路
１１１，１１２，１１３ ＤＣ／ＤＣコンバータ
１１４ ＤＣ／ＤＣ制御監視回路
１２１，１２２，１２３ 力率改善回路
Ｔ１ トランス
Ｑ１ スイッチング素子
Ｅ 直流電源
ＲＬ 負荷
Ｒ１１〜Ｒ２２ 抵抗
ＥＡ１〜ＥＡ４ エラーアンプ
ＣＭＰ１，ＣＭＰ２ 比較器
Ｖref，Ｖref１ 基準電圧
Ｉref 基準電流
ＰＣ１，ＰＣ２ フォトカプラ

Claims (3)

1. 出力電圧を検出して基準電圧との差分に対応してスイッチング素子のオン幅を制御するＤＣ／ＤＣコンバータであって、
   出力電圧と定格電圧より閾値が低い基準電圧とを比較して、出力電圧が前記基準電圧より低い電圧であるか否かを検出する出力低電圧検出回路と、出力電圧と前記定格電圧とを比較して制御する出力定電圧制御回路と、出力電流を検出した電流検出電圧が垂下基準電圧を超えた時に過電流状態として前記スイッチング素子のオン幅を狭くして前記出力電圧を垂下させる垂下制御回路と、前記出力定電圧制御回路で前記定格電圧より下回るが、前記垂下制御回路で垂下であると判断した場合には、正常とする出力電圧低下検知回路と、前記出力低電圧検出回路の基準電圧を下回っている場合、若しくは、前記出力電圧低下検知回路で正常でないと判断した場合は、故障と判断して、前記スイッチング素子を停止させるように構成してあるラッチ停止回路と、を備えてあることを特徴とするＤＣ／ＤＣコンバータ。
2. 前記出力電圧低下検知回路は、出力電流検知回路と接続する第一のエラーアンプと出力低電圧検出回路と接続する第二のエラーアンプを設け、これらエラーアンプの出力端子を、監視部を介して、前記スイッチング素子の制御端子に接続してあるとともに、前記第一のエラーアンプの負側に基準電流部を接続し、同じく正側に前記トランスの一次巻線を流れる電流を検知する部分を接続してあり、前記第二のエラーアンプの正側に前記出力電圧の基準電圧部を接続し、同じく負側に前記出力電圧検出部を接続してあることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
3. 請求項１又は２記載のＤＣ／ＤＣコンバータでユニットを構成し、これらを複数台設けて、それぞれを並列に接続して、並列冗長運転方式で構成してあることを特徴とする電源システム。

Images