KR101116787B1 - 전원 장치 및 전압 감시 방법 - Google Patents

전원 장치 및 전압 감시 방법 Download PDF

Info

Publication number
KR101116787B1
KR101116787B1 KR1020107008437A KR20107008437A KR101116787B1 KR 101116787 B1 KR101116787 B1 KR 101116787B1 KR 1020107008437 A KR1020107008437 A KR 1020107008437A KR 20107008437 A KR20107008437 A KR 20107008437A KR 101116787 B1 KR101116787 B1 KR 101116787B1
Authority
KR
South Korea
Prior art keywords
voltage
secondary power
output
output voltage
gate
Prior art date
Application number
KR1020107008437A
Other languages
English (en)
Other versions
KR20100059988A (ko
Inventor
요시나리 오구라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100059988A publication Critical patent/KR20100059988A/ko
Application granted granted Critical
Publication of KR101116787B1 publication Critical patent/KR101116787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Abstract

레귤레이터 Ａ, 레귤레이터 Ｂ 및 레귤레이터 Ｃ의 출력 전압은, 각 부하 소자에 공급되는 동시에, 전용의 상주 전원으로 동작하는 대표값 결정 논리 회로에 입력된다. 대표값 결정 논리 회로는, 레귤레이터 Ａ, 레귤레이터 Ｂ 및 레귤레이터 Ｃ의 출력 전압으로부터, 가장 이상(異常)이라고 추정되는 출력 전압을 선택하고, 선택 결과를 실렉터에 통지한다. 실렉터는, 대표값 결정 논리 회로에 의해 선택된 가장 이상이라고 추정되는 출력 전압을 출력하는 레귤레이터로부터의 출력 전압만을 선택해서 평활화 회로에 출력한다. 그리고, 평활화 회로에 의해 평활화된 직류 전류는, ＡＤ 컨버터에 의해 양자화되어, 시스템 감시 프로세서와 주고받게 된다. 따라서, 이차 전원을 레귤레이터로 치환했을 경우여도 평활화 회로, ＡＤ 컨버터, 시스템 감시 프로세서로 구성되는 전압 감시를 위한 회로는, 종래 구성과 동일한 것이 사용 가능해진다.

Description

전원 장치 및 전압 감시 방법{POWER SUPPLY SYSTEM AND VOLTAGE MONITORING METHOD}
본 발명은, 일차 전원으로부터의 출력 전압을 입력으로 하는 복수의 이차 전원으로부터 하나의 이차 전원의 출력 전압을 선택하고, 선택된 출력 전압을 감시하는 전원 장치 및 전압 감시 방법에 관한 것으로, 특히, 이차 전원의 전압 감시에 관하여, 이차 전원을 복수의 레귤레이터로 치환한 경우여도, 종래 구성의 전원 장치와 구성상의 호환성을 갖는 전원 장치 및 전압 감시 방법에 관한 것이다.
종래부터, 전압 변환을 행하기 위한 ＤＣ(Direct Current, 직류)-ＤＣ 컨버터를 사용한 이차 전원을 갖는 전기 장치에 있어서, 비용 절감의 관점에서, ＤＣ-ＤＣ 컨버터를, 집적 회로로부터 복수의 레귤레이터(정전압 직류 전압 회로)로 치환하는 경우가 많다. 이 경우, 복수의 레귤레이터의 출력을 대조하여 접속해서 전원 공급하는 것이 곤란하기 때문에, 일반적으로는, 복수의 전원 영역(예를 들면, 부하 소자로서의 ＬＳＩ(Large Scale Integration) 등)마다, 각각 전용의 레귤레이터로 전원 공급하는 것이 일반적이다.
여기서, 레귤레이터는 저렴하고 장해율이 낮기 때문에, ＤＣ-ＤＣ 컨버터를, 복수의 레귤레이터로 치환했을 경우에는, 전원 장치의 제조 비용 절감을 도모할 수 있다는 메리트를 얻을 수 있다. 그 반면, 복수의 레귤레이터를 이용했을 경우에는, 각각의 레귤레이터의 출력 전압의 편차가 크기 때문에, 복수의 레귤레이터의 출력 전압을 각각 상시 감시하는 것이 필요해진다.
그래서, 예를 들면, 특허문헌1에 개시되는 바와 같이, 각각의 레귤레이터의 출력 전압을 ＡＤＣ(Analog Digital Converter)로 읽어내고, 출력 전압이 기준값을 하회(下回)하거나, 기준값을 초과하거나 했을 경우에, 경고를 발하는 전원 감시 장치가 제안되어 있다.
또한, 특허문헌2에 개시되는 바와 같이, 복수의 전원의 전압을 감시하고, 출력 전압의 이상이 검지된 전원에 대하여 전원단(電源斷)의 신호를 출력해서 전원 공급을 정지시키는 전원 공급 장치가 제안되어 있다.
일본국 특개평08-005693호 공보 미국 특허 제6289467호 명세서
그러나, 상기 특허문헌1 및 2로 대표되는 종래 기술에서는, 1개의 ＤＣ-ＤＣ 컨버터로부터의 출력 전압을 1개의 ＡＤＣ로 읽어내고, 1개의 시스템 감시 프로세서로 출력 전압을 감시한다는 전원 감시 장치의 종래 구성을, 1개의 ＤＣ-ＤＣ 컨버터를 복수의 레귤레이터로 치환하면, 시스템 감시 프로세서의 펌웨어(firmware)를 대폭 변경해야만 하고, 종래의 전원 감시 장치의 구성과 호환성이 없기 때문에, 오히려 전원 감시 장치를 포함한 전원 장치의 제조 비용이 높아진다는 비(非)호환성의 문제가 있었다.
본 발명은, 상기 문제점(과제)을 해소하기 위해서 이루어진 것이며, 이차 전원의 전압 감시에 관하여, 이차 전원을 복수의 레귤레이터로 치환한 경우여도, 종래의 전원 감시 장치와의 호환성을 유지하는 전원 장치 및 전압 감시 방법을 제공하는 것을 목적으로 한다.
상술한 문제를 해결하고, 목적을 달성하기 위해서, 본 발명은, 직류를 출력하는 일차 전원과, 상기 직류를 각각 입력하는, 부하가 각각 접속된 복수의 이차 전원과, 상기 복수의 이차 전원의 출력 전압을 각각 입력하고, 상기 복수의 이차 전원의 출력 전압으로부터 하나의 이차 전원의 출력 전압을 선택하는 선택기와, 상기 선택기가 선택하는 출력 전압을 양자화된 전압 정보로 변환하는 변환기를 갖는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 전원 장치의 전압 감시 방법에 있어서, 일차 전원이, 직류를 출력하는 스텝과, 부하가 각각 접속된 복수의 이차 전원이, 상기 직류를 각각 입력하는 스텝과, 선택기가, 상기 복수의 이차 전원의 출력 전압을 각각 입력하고, 상기 복수의 이차 전원의 출력 전압으로부터 하나의 이차 전원의 출력 전압을 선택하는 스텝과, 변환기가, 상기 선택기가 선택하는 출력 전압을 양자화된 전압 정보로 변환하는 스텝을 갖는 것을 특징으로 한다.
이들 발명에 따르면, 복수의 이차 전원의 출력 전압으로부터 하나의 이차 전원의 출력 전압을 선택하므로, 이 선택된 하나의 이차 전원의 출력 전압만을 양자화된 전압 정보로 변환할 수 있다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기는, 상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기가 하나의 이차 전원의 출력 전압을 선택하는 스텝은, 상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 복수의 이차 전원의 출력 전압으로부터, 최소 전압으로 되는 이차 전원의 출력 전압을 선택하므로, 이 선택된 하나의 이차 전원의 출력 전압만을 양자화된 전압 정보로 변환할 수 있다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기는, 상기 복수의 이차 전원의 출력 전압 중, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기가 하나의 이차 전원의 출력 전압을 선택하는 스텝은, 상기 복수의 이차 전원의 출력 전압 중, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 복수의 이차 전원의 출력 전압으로부터, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하므로, 이 선택된 하나의 이차 전원의 출력 전압만을 양자화된 전압 정보로 변환할 수 있다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기는, 상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고, 상기 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 상기 최소 전압으로 되는 이차 전원의 출력 전압을 출력하는 동시에, 상기 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 상기 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기가 하나의 이차 전원의 출력 전압을 선택하는 스텝은, 상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고, 상기 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 상기 최소 전압으로 되는 이차 전원의 출력 전압을 출력하는 동시에, 상기 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 상기 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 복수의 이차 전원의 출력 전압으로부터, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고, 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 최소 전압으로 되는 이차 전원의 출력 전압을 선택하고, 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하므로, 상기 최소 전압 또는 상기 최대 전압으로 되는 이차 전원의 출력 전압의 어느 한쪽을 선택하고, 특히, 극단적으로 낮은 전압을 출력하는 이차 전원이 있을 경우에, 이 선택된 이차 전원의 출력 전압을 양자화된 전압 정보로 변환할 수 있다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기는, 상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고, 상기 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 상기 최소 전압으로 되는 이차 전원의 출력 전압을 출력하는 동시에, 상기 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 상기 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기가 하나의 이차 전원의 출력 전압을 선택하는 스텝은, 상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고, 상기 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 상기 최소 전압으로 되는 이차 전원의 출력 전압을 출력하는 동시에, 상기 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 상기 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 복수의 이차 전원의 출력 전압으로부터, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고, 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 최소 전압으로 되는 이차 전원의 출력 전압을 선택하고, 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하므로, 상기 최소 전압 또는 상기 최대 전압으로 되는 이차 전원의 출력 전압의 어느 한쪽을 선택하고, 특히, 극단적으로 높은 전압을 출력하는 이차 전원이 있을 경우에, 이 선택된 이차 전원의 출력 전압을 양자화된 전압 정보로 변환할 수 있다.
또한, 본 발명은, 직류를 출력하는 일차 전원과, 상기 직류를 각각 입력하는, 부하가 각각 접속된 복수의 이차 전원과, 상기 복수의 이차 전원의 출력 전압과 기준 전압을 각각 입력하고, 상기 이차 전원의 출력 전압과 상기 기준 전압과의 차분 전압의 절대값을, 상기 이차 전원마다에 각각 출력하는 복수의 차분 전압 검출기와, 상기 복수의 차분 전압 검출기가 각각 출력하는 차분 전압의 절대값의 대소(大小)를, 서로 비교하는 복수의 비교기와, 상기 복수의 비교기의 비교 결과에 의거하여, 상기 복수의 이차 전원의 출력 전압 중, 상기 기준 전압과의 절대값의 차분이 최대인 이차 전원의 출력 전압을 선택하는 선택기와, 상기 선택기가 선택하는 출력 전압을 양자화된 전압 정보로 변환하는 변환기를 갖는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 전원 장치의 전압 감시 방법에 있어서, 일차 전원이, 직류를 출력하는 스텝과, 부하가 각각 접속된 복수의 이차 전원이, 상기 직류를 각각 입력하는 스텝과, 복수의 차분 전압 검출기가, 상기 복수의 이차 전원의 출력 전압과 기준 전압을 각각 입력하고, 상기 이차 전원의 출력 전압과 상기 기준 전압과의 차분 전압의 절대값을, 상기 이차 전원마다에 각각 출력하는 스텝과, 복수의 비교기가, 상기 복수의 차분 전압 검출기가 각각 출력하는 차분 전압의 절대값의 대소를, 서로 비교하는 스텝과, 선택기가, 상기 복수의 비교기의 비교 결과에 의거하여, 상기 복수의 이차 전원의 출력 전압 중, 상기 기준 전압과의 절대값의 차분이 최대인 이차 전원의 출력 전압을 선택하는 스텝과, 변환기가, 상기 선택기가 선택하는 출력 전압을 양자화된 전압 정보로 변환하는 스텝을 갖는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 이차 전원의 출력 전압과 기준 전압과의 차분 전압의 절대값을, 상기 이차 전원마다에 각각 출력하고, 이들 차분 전압의 절대값의 대소를, 서로 비교하여, 기준 전압과의 절대값의 차분이 최대인 이차 전원의 출력 전압을 선택하므로, 이 선택된 하나의 이차 전원의 출력 전압만을 양자화된 전압 정보로 변환할 수 있다.
또한, 본 발명은, 상기 발명에 있어서, 상기 전원 장치는 또한, 상기 양자화된 전압 정보를 입력하는 감시 제어 장치에 접속되는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 상기 발명에 있어서, 상기 전원 장치는 또한, 상기 양자화된 전압 정보를 입력하는 감시 제어 장치에 접속되는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 전원 장치는 또한, 양자화된 전압 정보를 입력하는 감시 제어 장치에 접속되므로, 양자화된 전압 정보를 감시 제어 장치로 감시하는 것이 가능해진다.
또한, 본 발명은, 상기 발명에 있어서, 상기 전원 장치는 상기 선택기가 출력한 출력 전압을 평활화해서 상기 변환기에 입력하는 평활화 회로를 더 갖는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 상기 발명에 있어서, 상기 전원 장치는 상기 선택기가 출력한 출력 전압을 평활화해서 상기 변환기에 입력하는 평활화 회로를 더 갖는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 평활화된 출력 전압을 양자화된 전압 정보로 변환하므로, 보다 정확하게 양자화된 전압 정보를 취득할 수 있다.
또한, 본 발명은, 상기 발명에 있어서, 상기 복수의 이차 전원은, 안정화 전원 회로에 의해 구성되는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 상기 발명에 있어서, 상기 복수의 이차 전원은, 안정화 전원 회로에 의해 구성되는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 복수의 이차 전원이 안정화 전원 회로에 의해 구성되므로, 염가로 이차 전원을 구성할 수 있다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기와 상기 변환기는, 상기 복수의 이차 전원과는 다른 전원이 공급하는 전압에 의해 동작하는 것을 특징으로 하는 전원 장치이다.
또한, 본 발명은, 상기 발명에 있어서, 상기 선택기와 상기 변환기는, 상기 복수의 이차 전원과는 다른 전원이 공급하는 전압에 의해 동작하는 것을 특징으로 하는 전압 감시 방법이다.
또한, 이들 발명에 따르면, 선택기와 변환기는, 복수의 이차 전원과는 다른 전원이 공급하는 전압에 의해 동작하므로, 선택기 및 변환기를, 보다 안정적으로 동작시킬 수 있다.
본 발명에 따르면, 전원 장치의 이차 전원을 복수의 레귤레이터로 치환한 경우여도, 종래 구성의 전원 장치와 구성상의 호환성을 유지해서 전압 감시를 행할 수 있다는 효과를 나타낸다. 특히, 레귤레이터의 출력 전압을 양자화해서 감시하기 위해 필요한 ＡＤ 컨버터 및 시스템 감시 프로세서를, 종래대로, 기존의 것을 1개씩으로 하는 구성으로 할 수 있고, 전원 감시 장치의 전원 감시에 관한 구성의 설계 변경의 부하를 저감하고, 제조 비용을 억제하는 것이 가능해진다는 효과를 나타낸다.
도 1은 종래의 전원 장치 및 전압 감시 회로의 개략 구성을 나타내는 블럭도.
도 2는 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 개략 구성을 나타내는 블럭도.
도 3은 본 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 개략 구성을 나타내는 블럭도.
도 4는 제 1 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도.
도 5는 제 2 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도.
도 6은 제 3 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도.
도 7은 제 4 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도.
도 8은 제 5 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도.
도 9는 제 5 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치에 포함되는 차분 절대값 검출 회로의 상세한 구성을 나타내는 블럭도.
이하에 첨부 도면을 참조하여, 본 발명의 전원 장치 및 전압 감시 방법에 관련된 일 실시 형태를 상세하게 설명한다.
우선, 종래의 전원 장치 및 전압 감시 회로의 구성에 대해서 설명한다. 도 1은 종래의 전원 장치 및 전압 감시 회로의 개략 구성을 나타내는 블럭도이다. 동(同) 도면에 나타낸 바와 같이, 종래는, 입력된 ＡＣ(Alternating Current, 교류) 전류를 일차 전원에 의해 ＤＣ(Direct Current, 직류) 전류로 변환한다. 일차 전원에 의해 변환된 ＤＣ 전류는, ＤＣ-ＤＣ 컨버터로 구성되는 이차 전원에서 전압 변환된다. ＤＣ-ＤＣ 컨버터에 의해 전압 변환된 출력 전압의 직류 전류는, ＬＳＩ(Large Scale Integration) 등의 부하 소자에 공급되는 동시에, 전압 감시를 위한 전압 감시 회로에 공급된다. 한편, 도 1은 부하 소자가 1개 접속되는 예를 나타내고 있다.
전압 감시를 위한 회로는, 구체적으로는, 출력에 병렬 접속되는 접지된 저항기, 출력에 병렬 접속되는 접지된 저항기 및 접지된 콘덴서 등으로 구성되는, 정류된 전류 중에 포함되어 있는 맥류(脈流)가 제거된 직류로 하기(평활화) 위한 평활화 회로와, 평활화 회로에 의해 평활화된 직류 전류를 양자화(디지털값화)하는 ＡＤ(Analog Digital) 컨버터와, ＡＤ 컨버터에 의해 양자화된 직류 전류의 전압값을 감시하는 시스템 감시 프로세서로 구성된다. 한편, ＡＤ 컨버터 및 시스템 감시 프로세서는, 각각의 전용의 상주(常駐) 전원으로부터 전원이 공급되어도 되고, 1개의 상주 전원으로부터 각각 전원이 공급되어도 된다.
한편, 상주 전원이란, 본 전원 장치와는 다른 계통의 전원이며, 본 전원 장치의 제어에 관계없이, 시스템 동작 중에는 항상 전원이 공급되는 전원이다.
이러한 구성을 취함으로써, 시스템 감시 프로세서는, 부하 소자에 공급되는 전압의 이상을 감시할 수 있다. 시스템 감시 프로세서에 의해 부하 소자에 공급되는 전압의 이상이 검지되었을 경우에는, 필요한 대처를 도입하게 되어 있었다.
그러나, 변압기(트랜스(transformer)) 및 스위칭 회로를 갖는 ＤＣ-ＤＣ 컨버터는 고가이기 때문에, 비용 절감을 목적으로 하여, ＤＣ-ＤＣ 컨버터 대신에, 레귤레이터(저전압 직류 전원 회로)를 채용하는 것이 일반적이다. 레귤레이터란, 강압(降壓)만이 가능한 전압 제어 소자이며, ＤＣ-ＤＣ 컨버터에 비해 매우 저렴하다. 도 2는 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 개략 구성을 나타내는 블럭도이다. 한편, 도 2에서는, 부하 소자가 접속된 레귤레이터가 일차 전원에 3개 접속되는 예를 나타내고 있지만, 3개에 한정되는 것은 아니다.
도 2에 나타낸 바와 같이, 부하 소자 A에 직류 전원을 공급하는 레귤레이터 Ａ, 부하 소자 B에 직류 전원을 공급하는 레귤레이터 Ｂ, 부하 소자 C에 직류 전원을 공급하는 레귤레이터 Ｃ는, 일차 전원에 의해 직류 변환된 직류 전류를 각각 전압 변환하고, 각각의 부하 소자에 직류 전류를 공급한다.
그리고, 각 레귤레이터에, 상기 레귤레이터의 출력 전압을 평활화하는 평활화 회로와, ＡＤ 컨버터가 각각 직렬로 접속되어 있다. 구체적으로는, 레귤레이터 Ａ에 대하여는 ＡＤ 컨버터 Ａ가, 레귤레이터 Ｂ에 대하여는 ＡＤ 컨버터 Ｂ가, 레귤레이터 Ｃ에 대하여는 ＡＤ 컨버터 Ｃ가, 각 평활화 회로와 함께 직렬로 접속되어 있다.
ＡＤ 컨버터 Ａ에 의해 양자화된 레귤레이터 Ａ의 출력 전압, ＡＤ 컨버터 Ｂ에 의해 양자화된 레귤레이터 Ｂ의 출력 전압, ＡＤ 컨버터 Ｃ에 의해 양자화된 레귤레이터 Ｃ의 출력 전압은, 1개의 시스템 감시 프로세서에 입력된다. 즉, 1개의 시스템 감시 프로세서에 의해, 모든 레귤레이터의 출력 전압을 감시한다. 한편, ＡＤ 컨버터 Ａ, ＡＤ 컨버터 Ｂ, ＡＤ 컨버터 Ｃ 및 시스템 감시 프로세서는, 각각의 전용의 상주 전원으로부터 전원이 공급되어도 되고, 1개의 상주 전원으로부터 각각 전원이 공급되어도 된다.
여기서, 도 2의 구성이면, 레귤레이터마다 ＡＤ 컨버터를 준비하지 않으면 안되게 된다. 즉, 전압 감시를 위한 회로를 설계 변경해야만 한다. 그렇지만, 전압 감시를 위한 회로를 설계 변경하면, 시스템 감시 프로세서의 펌웨어의 재기입 등이 필요해지고, 전압 감시를 위한 회로가 종래 구성과의 호환성을 잃어버리기 때문에, 제조 비용의 관점에서 바람직하지 못하다.
그래서, 본 실시 형태에서는, ＡＤ 컨버터 및 시스템 감시 프로세서의 구성을 종래의 것으로부터 변경하지 않고, 시스템 감시 프로세서의 펌웨어의 재기입이 불필요하며, 종래 구성과의 호환성을 유지하는 것이 가능한 전원 장치를 제공한다. 도 3은 본 실시 형태에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 개략 구성을 나타내는 블럭도이다. 한편, 도 3에서는, 부하 소자가 접속된 레귤레이터가 일차 전원에 3개 접속되는 예를 나타내고 있지만, 3개에 한정되는 것은 아니다.
도 3에서는, 레귤레이터 Ａ, 레귤레이터 Ｂ 및 레귤레이터 Ｃ의 출력 전압이, 각 부하 소자에 공급되는 동시에, 전용의 상주 전원에 의해 동작하는 대표값 결정 논리 회로에 입력된다. 대표값 결정 논리 회로는, 레귤레이터 Ａ, 레귤레이터 Ｂ 및 레귤레이터 Ｃ의 출력 전압으로부터, 가장 이상(異常)이라고 추정되는 출력 전압을 선택하고, 선택 결과를 실렉터(selector)에 통지한다.
실렉터는, 대표값 결정 논리 회로에 의해 선택된 가장 이상이라고 추정되는 출력 전압을 출력하는 레귤레이터로부터의 출력 전압만을 선택해서 평활화 회로에 입력한다. 그리고, 평활화 회로에 의해 평활화된 직류 전류는, ＡＤ 컨버터에 의해 양자화되며, 시스템 감시 프로세서로 주고받게 된다.
도 3의 구성에서는, 실렉터에 의해 하나의 출력 전압만이 평활화 회로에 입력되고, 평활화 회로에 의해 평활화된 직류 전류가, ＡＤ 컨버터에 의해 양자화되며, 시스템 감시 프로세서로 주고받게 된다. 즉, 평활화 회로, ＡＤ 컨버터, 시스템 감시 프로세서로 구성되는 전압 감시를 위한 회로가, 도 1의 종래 구성과 동일한 것을 사용하는 것이 가능해진다.
도 3의 구성이면, 레귤레이터마다에 ＡＤ 컨버터를 준비할 필요가 없고, 평활화 회로 이후의 전압 감시를 위한 회로를 설계 변경할 필요가 없기 때문에, 시스템 감시 프로세서의 펌웨어의 재기입 등도 불필요해지며, 전압 감시를 위한 회로가 종래 구성과의 호환성을 유지하여, 바람직하다.
다음으로, 제 1 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 설명한다. 도 4는 제 1 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도이다. 한편, 도 4에서는, 레귤레이터가 4개 접속되는 예를 나타내고 있지만, 4개에 한정되는 것은 아니다. 또한, 도 4에서는, 레귤레이터에 각각 접속되는 부하 소자의 도시를 생략하고 있다.
제 1 실시 형태의 일례의 개요는, 다음과 같다. 즉, 전원 장치에 있어서 2.5V 전원의 이차 전원을 4개의 레귤레이터로 구성하고, 4개의 레귤레이터는, 도시하지 않는 입력 전압 및 전원 투입 지시 신호에 의해, 2.5V의 전압을 출력한다. 4개의 레귤레이터의 출력은, 컴퍼레이터(comparator) 회로에서 전압의 대소 비교가 된다. 이 비교 결과를 기초로, 대표값 결정 논리 회로에 의해, 최소의 전압값을 출력하고 있는 레귤레이터를 선택한다.
제 1 실시 형태의 일례에 관련되는 전원 장치(300a)는, 일차 전원(10)과, 레귤레이터 Ａ(11a)와, 레귤레이터 Ｂ(11b)와, 레귤레이터 Ｃ(11c)와, 레귤레이터 Ｄ(11d)와, 6개의 컴퍼레이터(12a～12f)와, 대표값 결정 논리 회로(100a)와, 실렉터(13)와, ＡＤ 컨버터(14)와, 범용 입출력 인터페이스(16)와, 평활화 회로(20)와, 실렉터(13)에 전원을 공급하는 상주 전원(21a)과, ＡＤ 컨버터(14)에 전원을 공급하는 상주 전원(21b)을 갖는다. 한편, 상주 전원(21a) 및 상주 전원(21b)은, 1개로 통합되어 있어도 된다.
일차 전원(10)은, 입력된 ＡＣ 전류를 ＤＣ 전류로 변환하고, 레귤레이터 Ａ(11a), 레귤레이터 Ｂ(11b), 레귤레이터 Ｃ(11c), 레귤레이터 Ｄ(11d)에 ＤＣ 전류를 공급한다. 레귤레이터 Ａ(11a), 레귤레이터 Ｂ(11b), 레귤레이터 Ｃ(11c), 레귤레이터 Ｄ(11d)는, 일차 전원(10)으로부터 공급된 ＤＣ 전류의 전압을, 각각 2.5V로 변압한다. 이 2.5V로 변압된 ＤＣ 전류를, 출력 전압이라고 부르기로 한다.
레귤레이터 Ａ(11a)의 출력 전압은, 컴퍼레이터(12a～12c)의 반전 입력 단자에 입력된다. 또한, 레귤레이터 Ｂ(11b)의 출력 전압은, 컴퍼레이터(12a)의 비반전 단자, 컴퍼레이터(12d)의 반전 단자, 컴퍼레이터(12e)의 반전 단자에 입력된다.
레귤레이터 Ｃ(11c)의 출력 전압은, 컴퍼레이터(12b)의 비반전 단자, 컴퍼레이터(12d)의 비반전 단자, 컴퍼레이터(12f)의 반전 단자에 입력된다. 또한, 레귤레이터 Ｄ(11d)의 출력 전압은, 컴퍼레이터(12c)의 비반전 단자, 컴퍼레이터(12e)의 비반전 단자, 컴퍼레이터(12f)의 비반전 단자에 입력된다.
한편, 레귤레이터 Ａ(11a), 레귤레이터 Ｂ(11b), 레귤레이터 Ｃ(11c), 레귤레이터 Ｄ(11d)는, 컴퍼레이터(12a～12f)에 출력 전압을 공급하는 동시에, 실렉터(13)에도 각각 출력 전압을 공급한다.
컴퍼레이터(12a～12f)는, 각각 입력된 출력 전압 중 높은 쪽의 출력 전압을 선택하고, 대표값 결정 논리 회로(100a)에 각각 입력한다.
실렉터(13)는, 대표값 결정 논리 회로(100a)로부터 입력된 최소의 출력 전압 또는 최대의 출력 전압을 출력하는 레귤레이터를 선택하고, 레귤레이터로부터 출력되는 출력 전압만을 선택하여, 평활화 회로(20)와 주고받는다. 한편, 실렉터(13)는, 아날로그 멀티플렉서 또는 아날로그 스위치이다.
평활화 회로(20)에 의해 평활화된 출력 전압은, ＡＤ 컨버터(14)에 의해 양자화된 전압 정보로 변환되어, 시스템 감시 프로세서(ＳＰＶ, Service Processor)(15)로 주고받게 된다. 시스템 감시 프로세서(15)는, 양자화된 전압 정보에 의거하여, 레귤레이터 Ａ(11a), 레귤레이터 Ｂ(11b), 레귤레이터 Ｃ(11c), 레귤레이터 Ｄ(11d)의 출력 전압의 감시를 행할 수 있다. 한편, ＡＤ 컨버터(14) 및 시스템 감시 프로세서(15)는, 종래와 동일한 구성이다.
대표값 결정 논리 회로(100a)는, 예를 들면 100㎑의 클록(clock)을 발진하는 클록 발진기(101)와, 플립플롭(flip-flop)(기억 회로)(102a) 및 플립플롭(102b)과, 플립플롭(102c) 및 플립플롭(102d)과, 플립플롭(102e) 및 플립플롭(102f)과, 플립플롭(102g) 및 플립플롭(102h)과, 플립플롭(102i) 및 플립플롭(102j)과, 플립플롭(102k) 및 플립플롭(102l)과, 6개의 인버터(논리 반전 회로)(103a～103f)와, ＡＮＤ 게이트(논리곱 회로)(104a)와, ＡＮＤ 게이트(105a)와, ＡＮＤ 게이트(106a)와, ＡＮＤ 게이트(107a)를 갖는다.
또한, 대표값 결정 논리 회로(100a)는, ＡＮＤ 게이트(108a)와, ＡＮＤ 게이트(108b)와, ＡＮＤ 게이트(108c)와, 디코더(109)와, ＡＮＤ 게이트(110a) 및 ＡＮＤ 게이트(110b)와, ＡＮＤ 게이트(110c) 및 ＡＮＤ 게이트(110d)와, ＡＮＤ 게이트(110e) 및 ＡＮＤ 게이트(110f)와, ＡＮＤ 게이트(110g) 및 ＡＮＤ 게이트(110h)와, ＡＮＤ 게이트(110a) 및 ＡＮＤ 게이트(110b)에 접속되는 ＯＲ 게이트(논리합 회로)(111a)와, ＡＮＤ 게이트(110c) 및 ＡＮＤ 게이트(110d)에 접속되는 ＯＲ 게이트(111b)와, ＡＮＤ 게이트(110e) 및 ＡＮＤ 게이트(110f)에 접속되는 ＯＲ 게이트(111c)와, ＡＮＤ 게이트(110g) 및 ＡＮＤ 게이트(110h)에 접속되는 ＯＲ 게이트(111d)를 갖는다.
한편, 12개의 플립플롭(102a～102l)은, 클록 발진기(101)에 의해 발진되는 클록에 의해 동기된다.
컴퍼레이터(12a)로부터 대표값 결정 논리 회로(100a)에 입력된 출력 전압은, 플립플롭(102a) 및 플립플롭(102b)을 경유해서, ＡＮＤ 게이트(104a)에 입력되는 동시에, 인버터(103a)에 입력된다. 인버터(103a)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(105a)에 입력한다.
컴퍼레이터(12b)로부터 대표값 결정 논리 회로(100a)에 입력된 출력 전압은, 플립플롭(102c) 및 플립플롭(102d)을 경유해서, ＡＮＤ 게이트(104a)에 입력되는 동시에, 인버터(103b)에 입력된다. 인버터(103b)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(106a)에 입력한다.
컴퍼레이터(12c)로부터 대표값 결정 논리 회로(100a)에 입력된 출력 전압은, 플립플롭(102e) 및 플립플롭(102f)을 경유해서, ＡＮＤ 게이트(105a)에 입력되는 동시에, 인버터(103c)에 입력된다. 인버터(103c)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(107a)에 입력한다.
컴퍼레이터(12d)로부터 대표값 결정 논리 회로(100a)에 입력된 출력 전압은, 플립플롭(102g) 및 플립플롭(102h)을 경유해서, ＡＮＤ 게이트(105a)에 입력되는 동시에, 인버터(103d)에 입력된다. 인버터(103d)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(106a)에 입력한다.
컴퍼레이터(12e)로부터 대표값 결정 논리 회로(100a)에 입력된 출력 전압은, 플립플롭(102i) 및 플립플롭(102j)을 경유해서, ＡＮＤ 게이트(105a)에 입력되는 동시에, 인버터(103e)에 입력된다. 인버터(103e)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(107a)에 입력한다.
컴퍼레이터(12f)로부터 대표값 결정 논리 회로(100a)에 입력된 출력 전압은, 플립플롭(102k) 및 플립플롭(102l)을 경유해서, ＡＮＤ 게이트(106a)에 입력되는 동시에, 인버터(103f)에 입력된다. 인버터(103f)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(107a)에 입력한다.
ＡＮＤ 게이트(104a)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ａ(11a)의 최소의 출력 전압을 출력한다. 이 레귤레이터 Ａ(11a)의 최소의 출력 전압은, ＡＮＤ 게이트(108a)에 입력된다.
또한, ＡＮＤ 게이트(105a)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｂ(11b)의 최소의 출력 전압을 출력한다. 이 레귤레이터 Ｂ(11b)의 최소의 출력 전압은, ＡＮＤ 게이트(108b)에 입력되는 동시에, ＡＮＤ 게이트(108a)에 반전 입력된다.
또한, ＡＮＤ 게이트(106a)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｃ(11c)의 최소의 출력 전압을 출력한다. 이 레귤레이터 Ｃ(11c)의 최소의 출력 전압은, ＡＮＤ 게이트(108c)에 입력되는 동시에, ＡＮＤ 게이트(108a)에 반전 입력된다.
또한, ＡＮＤ 게이트(107a)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｄ(11d)의 최소의 출력 전압을 출력한다. 이 레귤레이터 Ｄ(11d)의 최소의 출력 전압은, ＡＮＤ 게이트(108a)에 반전 입력되는 동시에, ＡＮＤ 게이트(110g)에 입력된다.
ＡＮＤ 게이트(108a)는, 입력된 출력 전압의 논리곱을 취하고, 이 논리곱에 근거하는 출력 전압을 ＡＮＤ 게이트(110a)에 입력한다. 또한, ＡＮＤ 게이트(108b)는, 입력된 출력 전압의 논리곱을 취하고, 이 논리곱에 근거하는 출력 전압을 ＡＮＤ 게이트(110c)에 입력한다. 또한, ＡＮＤ 게이트(108c)는, 입력된 출력 전압의 논리곱을 취하고, 이 논리곱에 근거하는 출력 전압을 ＡＮＤ 게이트(110e)에 입력한다.
한편, 범용 입출력 인터페이스(16)로부터, 대표값 결정 논리 회로(100a)의 디코더(109)에, 1비트씩의 레지스터0 및 레지스터2의 설정값이 입력된다. 디코더(109)는, 이 설정값을 디코딩한 결과를, ＡＮＤ 게이트(110b), ＡＮＤ 게이트(110d), ＡＮＤ 게이트(110f), ＡＮＤ 게이트(110h)에 각각 입력한다. 또한, 범용 입출력 인터페이스(16)로부터 입력되는 이네이블(enable) 입력값은, ＡＮＤ 게이트(110a), ＡＮＤ 게이트(110c), ＡＮＤ 게이트(110e), ＡＮＤ 게이트(110g)에 각각 반전 입력된다.
ＡＮＤ 게이트(110a) 및 ＡＮＤ 게이트(110b)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(111a)에 입력한다. ＯＲ 게이트(111a)는, ＡＮＤ 게이트(110a) 및 ＡＮＤ 게이트(110b)로부터의 입력의 논리합을 취하고, 실렉터(13)에 출력한다.
또한, ＡＮＤ 게이트(110c) 및 ＡＮＤ 게이트(110d)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(111b)에 입력한다. ＯＲ 게이트(111b)는, ＡＮＤ 게이트(110c) 및 ＡＮＤ 게이트(110d)로부터의 입력의 논리합을 취하고, 실렉터(13)에 출력한다.
또한, ＡＮＤ 게이트(110e) 및 ＡＮＤ 게이트(110f)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(111c)에 입력한다. ＯＲ 게이트(111c)는, ＡＮＤ 게이트(110e) 및 ＡＮＤ 게이트(110f)로부터의 입력의 논리합을 취하고, 실렉터(13)에 출력한다.
또한, ＡＮＤ 게이트(110g) 및 ＡＮＤ 게이트(110h)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(111d)에 입력한다. ＯＲ 게이트(111d)는, ＡＮＤ 게이트(110g) 및 ＡＮＤ 게이트(110h)로부터의 입력의 논리합을 취하고, 실렉터(13)에 출력한다.
이상의 구성을 취함으로써, 대표값 결정 논리 회로(100a)는, 입력된 4개의 출력 전압 중, 최소의 출력 전압을 1개만 선택해서 출력할 수 있다. 그리고, 선택된 출력 전압을 출력하는 레귤레이터만의 출력 전압을 감시하는 것이 가능해진다.
다음으로, 제 2 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 설명한다. 도 5는, 제 2 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도이다. 한편, 도 5에서는, 레귤레이터가 4개 접속되는 예를 나타내고 있지만, 4개에 한정되는 것은 아니다. 또한, 도 5에서는, 레귤레이터에 각각 접속되는 부하 소자의 도시를 생략하고 있다.
제 2 실시 형태의 일례의 개요는, 다음과 같다. 즉, 전원 장치에 있어서 2.5V 전원의 이차 전원을 4개의 레귤레이터로 구성하고, 4개의 레귤레이터는, 도시하지 않는 입력 전압 및 전원 투입 지시 신호에 의해, 2.5V의 전압을 출력한다. 4개의 레귤레이터의 출력은, 컴퍼레이터 회로에서 전압의 대소 비교가 된다. 이 비교 결과를 기초로, 대표값 결정 논리 회로에 의해, 최대의 전압값을 출력하고 있는 레귤레이터를 선택한다.
본 발명의 제 2 실시 형태의 일례에 관련되는 전원 장치(300b)의 대표값 결정 논리 회로(100b)는, 제 1 실시 형태의 일례에 관련되는 전원 장치(300a)의 대표값 결정 논리 회로(100a)와 비교하여, ＡＮＤ 게이트(104a), ＡＮＤ 게이트(105a), ＡＮＤ 게이트(106a), ＡＮＤ 게이트(107a) 각각에 대신하여, ＡＮＤ 게이트(104b), ＡＮＤ 게이트(105b), ＡＮＤ 게이트(106b), ＡＮＤ 게이트(107b)를 갖는 것 외에는, 전원 장치(300a)의 대표값 결정 논리 회로(100a)와 동일한 구성이다. 즉, 전원 장치(300b)는, 상기 대표값 결정 논리 회로(100b)의 구성의 차이 외에는, 전원 장치(300a)와 동일한 구성이다.
즉, 컴퍼레이터(12a)로부터 대표값 결정 논리 회로(100b)에 입력된 출력 전압은, 플립플롭(102a) 및 플립플롭(102b)을 경유해서, ＡＮＤ 게이트(105b)에 입력되는 동시에, 인버터(103a)에 입력된다. 인버터(103a)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(104b)에 입력한다.
컴퍼레이터(12b)로부터 대표값 결정 논리 회로(100b)에 입력된 출력 전압은, 플립플롭(102c) 및 플립플롭(102d)을 경유해서, ＡＮＤ 게이트(106b)에 입력되는 동시에, 인버터(103b)에 입력된다. 인버터(103b)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(104b)에 입력한다.
컴퍼레이터(12c)로부터 대표값 결정 논리 회로(100b)에 입력된 출력 전압은, 플립플롭(102e) 및 플립플롭(102f)을 경유해서, ＡＮＤ 게이트(107b)에 입력되는 동시에, 인버터(103c)에 입력된다. 인버터(103c)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(104b)에 입력한다.
컴퍼레이터(12d)로부터 대표값 결정 논리 회로(100b)에 입력된 출력 전압은, 플립플롭(102g) 및 플립플롭(102h)을 경유해서, ＡＮＤ 게이트(106b)에 입력되는 동시에, 인버터(103d)에 입력된다. 인버터(103d)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(105b)에 입력한다.
컴퍼레이터(12e)로부터 대표값 결정 논리 회로(100b)에 입력된 출력 전압은, 플립플롭(102i) 및 플립플롭(102j)을 경유해서, ＡＮＤ 게이트(107b)에 입력되는 동시에, 인버터(103e)에 입력된다. 인버터(103e)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(105b)에 입력한다.
컴퍼레이터(12f)로부터 대표값 결정 논리 회로(100b)에 입력된 출력 전압은, 플립플롭(102k) 및 플립플롭(102l)을 경유해서, ＡＮＤ 게이트(107b)에 입력되는 동시에, 인버터(103f)에 입력된다. 인버터(103f)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(106b)에 입력한다.
그리고, ＡＮＤ 게이트(104b)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ａ(11a)의 최대의 출력 전압을 출력한다. 이 레귤레이터 Ａ(11a)의 최대의 출력 전압은, ＡＮＤ 게이트(108a)에 입력된다.
또한, ＡＮＤ 게이트(105b)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｂ(11b)의 최대의 출력 전압을 출력한다. 이 레귤레이터 Ｂ(11b)의 최대의 출력 전압은, ＡＮＤ 게이트(108b)에 입력되는 동시에, ＡＮＤ 게이트(108a)에 반전 입력된다.
또한, ＡＮＤ 게이트(106b)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｃ(11c)의 최대의 출력 전압을 출력한다. 이 레귤레이터 Ｃ(11c)의 최대의 출력 전압은, ＡＮＤ 게이트(108c)에 입력되는 동시에, ＡＮＤ 게이트(108a)에 반전 입력된다.
또한, ＡＮＤ 게이트(107b)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｄ(11d)의 최대의 출력 전압을 출력한다. 이 레귤레이터 Ｄ(11d)의 최대의 출력 전압은, ＡＮＤ 게이트(108a) 및 ＡＮＤ 게이트(108c)에 반전 입력되는 동시에, ＡＮＤ 게이트(110g)에 입력된다.
실렉터(13)는, 대표값 결정 논리 회로(100b)로부터 입력된 최소의 출력 전압 또는 최대의 출력 전압을 출력하는 레귤레이터를 선택하고, 상기 레귤레이터로부터 출력되는 출력 전압만을 선택하고, 평활화 회로(20)와 주고받는다. 한편, 실렉터(13)는, 아날로그 멀티플렉서 또는 아날로그 스위치이다.
이러한 구성을 취함으로써, 대표값 결정 논리 회로(100b)는, 입력된 4개의 출력 전압 중, 최대의 출력 전압을 1개만 선택해서 출력할 수 있다. 그리고, 선택된 출력 전압을 출력하는 레귤레이터만의 출력 전압을 감시하는 것이 가능해진다.
다음으로, 제 3 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 설명한다. 도 6은, 제 3 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도이다. 한편, 도 6에서는, 레귤레이터가 4개 접속되는 예를 나타내고 있지만, 4개에 한정되는 것은 아니다. 또한, 도 6에서는, 레귤레이터에 각각 접속되는 부하 소자의 도시를 생략하고 있다.
제 3 실시 형태의 일례의 개요는, 다음과 같다. 즉, 전원 장치에 있어서 2.5V 전원의 이차 전원을 4개의 레귤레이터로 구성하고, 4개의 레귤레이터는, 도시하지 않는 입력 전압 및 전원 투입 지시 신호에 의해, 2.5V의 전압을 출력한다. 4개의 레귤레이터의 출력은, 컴퍼레이터 회로에서 전압의 대소 비교가 된다. 이 비교 결과를 기초로, 대표값 결정 논리 회로에 의해, 최대의 전압값 또는 최대의 전압값을 출력하고 있는 레귤레이터를 선택한다.
또한, 예를 들면, 최소의 전압값이, 규정된 최소 문턱값(예를 들면, 2.3V) 미만인지의 여부를 판정하고, 최소의 전압값이, 상기 규정된 문턱값 미만일 경우에는, 최소의 전압값을 출력하는 레귤레이터를 선택하도록 한다. 최소의 전압값이, 상기 규정된 문턱값 이상일 경우에는, 무조건 최대치를 나타내는 레귤레이터를 선택한다. 이에 따라, 최소 전압의 레귤레이터를 우선적으로 선택하고, 규정된 전압 범위 내이면, 최대 전압의 레귤레이터를 선정할 수 있다. 한편, 레귤레이터를 제외한 각 소자의 동작 전원은 상주 전원이며, 2.5V의 전원과는 다르다.
제 3 실시 형태의 일례에 관련되는 전원 장치(300c)의 구성은, 제 1 실시 형태의 일례에 관련되는 전원 장치(300a)와의 차이점에 대해서만 설명한다. 즉, 전원 장치(300c)는, 전원 장치(300a)와 비교해서, 기준 전압 회로(17a)와, 컴퍼레이터(18)를 더 갖고, 대표값 결정 논리 회로(100c)를 갖는다. 대표값 결정 논리 회로(100c)는, 대표값 결정 논리 회로(100a) 및 대표값 결정 논리 회로(100b)와는 다른 구성을 취한다.
레귤레이터 Ａ(11a), 레귤레이터 Ｂ(11b), 레귤레이터 Ｃ(11c), 레귤레이터 Ｄ(11d)는, 일차 전원(10)으로부터 공급된 ＤＣ 전류의 전압을, 각각 2.5V로 변압한다. 이 2.5V로 변압된 ＤＣ 전류를, 출력 전압이라고 부르기로 한다.
레귤레이터 Ａ(11a)의 출력 전압은, 컴퍼레이터(12a～12c)의 반전 입력 단자에 입력되는 동시에, 실렉터(19)에 입력된다. 또한, 레귤레이터 Ｂ(11b)의 출력 전압은, 컴퍼레이터(12a)의 비반전 단자, 컴퍼레이터(12d)의 반전 단자, 컴퍼레이터(12e)의 반전 단자에 입력되는 동시에, 실렉터(19)에 입력된다.
레귤레이터 Ｃ(11c)의 출력 전압은, 컴퍼레이터(12b)의 비반전 단자, 컴퍼레이터(12d)의 비반전 단자, 컴퍼레이터(12f)의 반전 단자에 입력되는 동시에, 실렉터(19)에 입력된다. 또한, 레귤레이터 Ｄ(11d)의 출력 전압은, 컴퍼레이터(12c)의 비반전 단자, 컴퍼레이터(12e)의 비반전 단자, 컴퍼레이터(12f)의 비반전 단자에 입력되는 동시에, 실렉터(19)에 입력된다. 한편, 실렉터(19)는, 아날로그 멀티플렉서 또는 아날로그 스위치이다.
한편, 레귤레이터 Ａ(11a), 레귤레이터 Ｂ(11b), 레귤레이터 Ｃ(11c), 레귤레이터 Ｄ(11d)는, 컴퍼레이터(12a～12f) 및 실렉터(19)에 출력 전압을 공급하는 동시에, 실렉터(13)에도 각각 출력 전압을 공급한다.
컴퍼레이터(12a～12f)는, 각각 입력된 출력 전압 중 높은 쪽의 출력 전압을 선택하고, 대표값 결정 논리 회로(100c)에 각각 입력한다.
대표값 결정 논리 회로(100c)는, 예를 들면 100㎑의 클록을 발진하는 클록 발진기(101)와, 플립플롭(102a) 및 플립플롭(102b)과, 플립플롭(102c) 및 플립플롭(102d)과, 플립플롭(102e) 및 플립플롭(102f)과, 플립플롭(102g) 및 플립플롭(102h)과, 플립플롭(102i) 및 플립플롭(102j)과, 플립플롭(102k) 및 플립플롭(102l)과, 플립플롭(102m) 및 플립플롭(102n)과, 6개의 인버터(103a～103f)와, ＡＮＤ 게이트(104a) 및 ＡＮＤ 게이트(104b)와, ＡＮＤ 게이트(105a) 및 ＡＮＤ 게이트(105b)와, ＡＮＤ 게이트(106a) 및 ＡＮＤ 게이트(106b)와, ＡＮＤ 게이트(107a) 및 ＡＮＤ 게이트(107b)를 갖는다.
또한, 대표값 결정 논리 회로(100c)는, ＡＮＤ 게이트(108a)와, ＡＮＤ 게이트(108b)와, ＡＮＤ 게이트(108c)와, ＡＮＤ 게이트(112a) 및 ＡＮＤ 게이트(112b)와, ＡＮＤ 게이트(112c) 및 ＡＮＤ 게이트(112d)와, ＡＮＤ 게이트(112e) 및 ＡＮＤ 게이트(112f)와, ＡＮＤ 게이트(112g) 및 ＡＮＤ 게이트(112h)와, ＡＮＤ 게이트(112a) 및 ＡＮＤ 게이트(112b)에 접속되는 ＯＲ 게이트(113a)와, ＡＮＤ 게이트(112c) 및 ＡＮＤ 게이트(112d)에 접속되는 ＯＲ 게이트(113b)와, ＡＮＤ 게이트(112e) 및 ＡＮＤ 게이트(112f)에 접속되는 ＯＲ 게이트(113c)와, ＡＮＤ 게이트(112g) 및 ＡＮＤ 게이트(112h)에 접속되는 ＯＲ 게이트(113d)를 갖는다.
또한, 대표값 결정 논리 회로(100c)는, 디코더(109)와, ＡＮＤ 게이트(110a) 및 ＡＮＤ 게이트(110b)와, ＡＮＤ 게이트(110c) 및 ＡＮＤ 게이트(110d)와, ＡＮＤ 게이트(110e) 및 ＡＮＤ 게이트(110f)와, ＡＮＤ 게이트(110g) 및 ＡＮＤ 게이트(110h)와, ＡＮＤ 게이트(110a) 및 ＡＮＤ 게이트(110b)에 접속되는 ＯＲ 게이트(111a)와, ＡＮＤ 게이트(110c) 및 ＡＮＤ 게이트(110d)에 접속되는 ＯＲ 게이트(111b)와, ＡＮＤ 게이트(110e) 및 ＡＮＤ 게이트(110f)에 접속되는 ＯＲ 게이트(111c)와, ＡＮＤ 게이트(110g) 및 ＡＮＤ 게이트(110h)에 접속되는 ＯＲ 게이트(111d)를 갖는다.
한편, 14개의 플립플롭(102a～102n)은, 클록 발진기(101)에 의해 발진되는 클록에 의해 동기된다.
컴퍼레이터(12a)로부터 대표값 결정 논리 회로(100c)에 입력된 출력 전압은, 플립플롭(102a) 및 플립플롭(102b)을 경유해서, ＡＮＤ 게이트(104a) 및 ＡＮＤ 게이트(105b)에 입력되는 동시에, 인버터(103a)에 입력된다. 인버터(103a)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(104b)에 입력하는 동시에, 상기 출력 전압을 반전해서 ＡＮＤ 게이트(105a)에 입력한다.
컴퍼레이터(12b)로부터 대표값 결정 논리 회로(100c)에 입력된 출력 전압은, 플립플롭(102c) 및 플립플롭(102d)을 경유해서, ＡＮＤ 게이트(104a) 및 ＡＮＤ 게이트(106b)에 입력되는 동시에, 인버터(103b)에 입력된다. 인버터(103b)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(104b) 및 ＡＮＤ 게이트(106a)에 입력한다.
컴퍼레이터(12c)로부터 대표값 결정 논리 회로(100c)에 입력된 출력 전압은, 플립플롭(102e) 및 플립플롭(102f)을 경유해서, ＡＮＤ 게이트(104a) 및 ＡＮＤ 게이트(107b)에 입력되는 동시에, 인버터(103c)에 입력된다. 인버터(103c)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(104b) 및 ＡＮＤ 게이트(107a)에 입력한다.
컴퍼레이터(12d)로부터 대표값 결정 논리 회로(100c)에 입력된 출력 전압은, 플립플롭(102g) 및 플립플롭(102h)을 경유해서, ＡＮＤ 게이트(105a) 및 ＡＮＤ 게이트(106b)에 입력되는 동시에, 인버터(103d)에 입력된다. 인버터(103d)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(105b) 및 ＡＮＤ 게이트(106a)에 입력한다.
컴퍼레이터(12e)로부터 대표값 결정 논리 회로(100c)에 입력된 출력 전압은, 플립플롭(102i) 및 플립플롭(102j)을 경유해서, ＡＮＤ 게이트(105a) 및 ＡＮＤ 게이트(107b)에 입력되는 동시에, 인버터(103e)에 입력된다. 인버터(103e)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(105b) 및 ＡＮＤ 게이트(107a)에 입력한다.
컴퍼레이터(12f)로부터 대표값 결정 논리 회로(100c)에 입력된 출력 전압은, 플립플롭(102k) 및 플립플롭(102l)을 경유해서, ＡＮＤ 게이트(106a) 및 ＡＮＤ 게이트(107b)에 입력되는 동시에, 인버터(103f)에 입력된다. 인버터(103f)는, 입력된 출력 전압을 반전해서 ＡＮＤ 게이트(106b) 및 ＡＮＤ 게이트(107a)에 입력한다.
ＡＮＤ 게이트(104a)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ａ(11a)의 최소의 출력 전압을 출력한다. 이 레귤레이터 Ａ(11a)의 최소의 출력 전압은, ＡＮＤ 게이트(112a)에 입력되는 동시에, 실렉터(19)에 입력된다.
ＡＮＤ 게이트(104b)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ａ(11a)의 최대의 출력 전압을 출력한다. 이 레귤레이터 Ａ(11a)의 최대의 출력 전압은, ＡＮＤ 게이트(112b)에 입력된다.
또한, ＡＮＤ 게이트(105a)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｂ(11b)의 최소의 출력 전압을 출력한다. 이 레귤레이터 Ｂ(11b)의 최소의 출력 전압은, ＡＮＤ 게이트(112c)에 입력되는 동시에, 실렉터(19)에 입력된다.
또한, ＡＮＤ 게이트(105b)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｂ(11b)의 최대의 출력 전압을 출력한다. 이 레귤레이터 Ｂ(11b)의 최대의 출력 전압은, ＡＮＤ 게이트(112d)에 입력된다.
또한, ＡＮＤ 게이트(106a)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｃ(11c)의 최소의 출력 전압을 출력한다. 이 레귤레이터 Ｃ(11c)의 최소의 출력 전압은, ＡＮＤ 게이트(112e)에 입력되는 동시에, 실렉터(19)에 입력된다.
또한, ＡＮＤ 게이트(106b)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｃ(11c)의 최대의 출력 전압을 출력한다. 이 레귤레이터 Ｃ(11c)의 최대의 출력 전압은, ＡＮＤ 게이트(112f)에 입력된다.
또한, ＡＮＤ 게이트(107a)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｄ(11d)의 최소의 출력 전압을 출력한다. 이 레귤레이터 Ｄ(11d)의 최소의 출력 전압은, ＡＮＤ 게이트(112g)에 입력되는 동시에, 실렉터(19)에 입력된다.
또한, ＡＮＤ 게이트(107b)는, 입력된 출력 전압의 논리곱을 취하고, 레귤레이터 Ｄ(11d)의 최대의 출력 전압을 출력한다. 이 레귤레이터 Ｄ(11d)의 최대의 출력 전압은, ＡＮＤ 게이트(112h)에 입력된다.
실렉터(19)는, 레귤레이터 Ａ(11a), 레귤레이터 Ｂ(11b), 레귤레이터 Ｃ(11c), 레귤레이터 Ｄ(11d)로부터의 입력과, ＡＮＤ 게이트(104a), ＡＮＤ 게이트(105a), ＡＮＤ 게이트(106a), ＡＮＤ 게이트(107a)로부터의 입력에 근거해서 하나의 출력 전압을 선택하고, 컴퍼레이터(18)의 반전 단자에 입력한다. 또한, 컴퍼레이터(18)의 비반전 단자에는, 기준 전압 회로(17a)에 근거하는 2.3V의 출력 전압이 입력된다. 컴퍼레이터(18)는, 상기 하나의 출력 전압과, 2.3V의 출력 전압을 비교하여, 높은 출력 전압을 출력해서, 플립플롭(102m)에 입력한다. 이 컴퍼레이터(18)가 출력한 출력 전압은, 플립플롭(102m)으로부터 플립플롭(102n)을 거쳐서, ＡＮＤ 게이트(112a), ＡＮＤ 게이트(112c), ＡＮＤ 게이트(112e), ＡＮＤ 게이트(112g)에 입력되는 동시에, ＡＮＤ 게이트(112b), ＡＮＤ 게이트(112d), ＡＮＤ 게이트(112f), ＡＮＤ 게이트(112h)에 반전 입력된다.
ＡＮＤ 게이트(112a) 및 ＡＮＤ 게이트(112b)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(113a)에 입력한다. ＯＲ 게이트(113a)는, ＡＮＤ 게이트(112a) 및 ＡＮＤ 게이트(112b)로부터의 입력의 논리합을 취하고, ＡＮＤ 게이트(108a)에 입력한다.
또한, ＡＮＤ 게이트(112c) 및 ＡＮＤ 게이트(112d)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(113b)에 입력한다. ＯＲ 게이트(113b)는, ＡＮＤ 게이트(112c) 및 ＡＮＤ 게이트(112d)로부터의 입력의 논리합을 취하고, ＡＮＤ 게이트(108a)에 반전 입력하는 동시에, ＡＮＤ 게이트(108b)에 입력한다.
또한, ＡＮＤ 게이트(112e) 및 ＡＮＤ 게이트(112f)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(113c)에 입력한다. ＯＲ 게이트(113c)는, ＡＮＤ 게이트(112e) 및 ＡＮＤ 게이트(112f)로부터의 입력의 논리합을 취하고, ＡＮＤ 게이트(108a) 및 ＡＮＤ 게이트(108b)에 반전 입력하는 동시에, ＡＮＤ 게이트(108c)에 입력한다.
또한, ＡＮＤ 게이트(112g) 및 ＡＮＤ 게이트(112h)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(113d)에 입력한다. ＯＲ 게이트(113d)는, ＡＮＤ 게이트(112g) 및 ＡＮＤ 게이트(112h)로부터의 입력의 논리합을 취하고, ＡＮＤ 게이트(108a), ＡＮＤ 게이트(108b), ＡＮＤ 게이트(108c)에 반전 입력하는 동시에, ＡＮＤ 게이트(110g)에 입력한다.
ＡＮＤ 게이트(108a)는, 입력된 출력 전압의 논리곱을 취하고, 이 논리곱에 근거하는 출력 전압을 ＡＮＤ 게이트(110a)에 입력한다. 또한, ＡＮＤ 게이트(108b)는, 입력된 출력 전압의 논리곱을 취하고, 이 논리곱에 근거하는 출력 전압을 ＡＮＤ 게이트(110c)에 입력한다. 또한, ＡＮＤ 게이트(108c)는, 입력된 출력 전압의 논리곱을 취하고, 이 논리곱에 근거하는 출력 전압을 ＡＮＤ 게이트(110e)에 입력한다.
한편, 범용 입출력 인터페이스(16)로부터, 대표값 결정 논리 회로(100c)의 디코더(109)에, 1비트씩의 레지스터0 및 레지스터2의 설정값이 입력된다. 디코더(109)는, 이 설정값을 디코딩한 결과를, ＡＮＤ 게이트(110b), ＡＮＤ 게이트(110d), ＡＮＤ 게이트(110f), ＡＮＤ 게이트(110h)에 각각 입력한다. 또한, 범용 입출력 인터페이스(16)로부터 입력되는 이네이블 입력값은, ＡＮＤ 게이트(110a), ＡＮＤ 게이트(110c), ＡＮＤ 게이트(110e), ＡＮＤ 게이트(110g)에 각각 반전 입력된다.
ＡＮＤ 게이트(110a) 및 ＡＮＤ 게이트(110b)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(111a)에 입력한다. ＯＲ 게이트(111a)는, ＡＮＤ 게이트(110a) 및 ＡＮＤ 게이트(110b)로부터의 입력의 논리합을 취하고, 실렉터(13)에 출력한다.
또한, ＡＮＤ 게이트(110c) 및 ＡＮＤ 게이트(110d)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(111b)에 입력한다. ＯＲ 게이트(111b)는, ＡＮＤ 게이트(110c) 및 ＡＮＤ 게이트(110d)로부터의 입력의 논리합을 취하고, 실렉터(13)에 출력한다.
또한, ＡＮＤ 게이트(110e) 및 ＡＮＤ 게이트(110f)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(111c)에 입력한다. ＯＲ 게이트(111c)는, ＡＮＤ 게이트(110e) 및 ＡＮＤ 게이트(110f)로부터의 입력의 논리합을 취하고, 실렉터(13)에 출력한다.
또한, ＡＮＤ 게이트(110g) 및 ＡＮＤ 게이트(110h)는, 각각의 입력의 논리곱을 취하고, ＯＲ 게이트(111d)에 입력한다. ＯＲ 게이트(111d)는, ＡＮＤ 게이트(110g) 및 ＡＮＤ 게이트(110h)로부터의 입력의 논리합을 취하고, 실렉터(13)에 출력한다.
이상의 구성을 취함으로써, 대표값 결정 논리 회로(100c)는, 입력된 4개의 출력 전압 중, 최소의 출력 전압 또는 최대의 출력 전압을 1개만 선택해서 출력할 수 있다. 즉, 최소의 출력 전압이, 규정된 최소 문턱값(예를 들면, 2.3V) 미만인지의 여부를 판정하고, 최소의 출력 전압이, 규정된 최소 문턱값 이상일 경우에는, 최대의 출력 전압을 선택해서 출력하고, 최소의 출력 전압이 규정된 최소 문턱값 미만일 경우에는, 최소의 출력 전압을 선택해서 출력할 수 있다. 그리고, 선택된 출력 전압을 출력하는 레귤레이터만의 출력 전압을 감시하는 것이 가능해진다.
다음으로, 제 4 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 설명한다. 도 7은, 제 4 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도이다. 한편, 도 7에서는, 레귤레이터가 4개 접속되는 예를 나타내고 있지만, 4개에 한정되는 것은 아니다. 또한, 도 7에서는, 레귤레이터에 각각 접속되는 부하 소자의 도시를 생략하고 있다.
제 4 실시 형태의 일례의 개요는, 다음과 같다. 즉, 전원 장치에 있어서 2.5V 전원의 이차 전원을 4개의 레귤레이터로 구성하고, 4개의 레귤레이터는, 도시하지 않는 입력 전압 및 전원 투입 지시 신호에 의해, 2.5V의 전압을 출력한다. 4개의 레귤레이터의 출력은, 컴퍼레이터 회로에서 전압의 대소 비교가 된다. 이 비교 결과를 기초로, 대표값 결정 논리 회로에 의해, 최대의 전압값을 출력하고 있는 레귤레이터를 선택한다.
또한, 최대의 전압이, 규정된 최대 문턱값(여기서는 2.7V를 일례로 한다)을 상회(上回)하고 있는지의 여부를 판정하고, 최대의 전압이 상기 규정된 최대 문턱값 이하일 경우에는, 최소의 전압값을 출력하는 레귤레이터를 선택한다. 최대의 전압값이, 상기 규정된 문턱값을 상회하고 있을 경우에는, 무조건 최대의 전압값을 출력하는 레귤레이터를 선택한다. 이에 따라, 최대의 전압값의 레귤레이터를 우선적으로 선택하고, 규정된 전압 범위 내이면, 최소의 전압값의 레귤레이터를 선정할 수 있다. 한편, 레귤레이터를 제외한 각 소자의 동작 전원은 상주 전원이며, 2.5V의 전원과는 다르다.
제 4 실시 형태의 일례에 관련되는 전원 장치(300d)의 구성은, 제 3 실시 형태의 일례에 관련되는 전원 장치(300c)와 거의 동일하므로, 차이점에 대해서만 설명한다. 전원 장치(300d)는, 최대 전압을 출력하는 레귤레이터를 지시하는 신호를 실렉터(19)에 입력하는 점과, 컴퍼레이터(18)의 비반전 단자에 입력되는 전압이 기준 전압 회로(17b)에 의해 2.7V로 되는 점이, 전원 장치(300c)와 다를뿐이다.
이러한 구성을 취함으로써, 대표값 결정 논리 회로(100d)는, 입력된 4개의 출력 전압 중, 최소의 출력 전압 또는 최대의 출력 전압을 1개만 선택해서 출력할 수 있다. 즉, 최대의 출력 전압이, 규정된 최소 문턱값(예를 들면, 2.7V)을 상회하고 있는지의 여부를 판정하고, 최대의 출력 전압이 상기 규정된 최대 문턱값 이하일 경우에는, 최소의 출력 전압을 선택해서 출력하고, 최대의 출력 전압이 상기규정된 최대 문턱값을 상회하고 있을 경우에는, 최대의 출력 전압을 선택해서 출력할 수 있다. 그리고, 선택된 출력 전압을 출력하는 레귤레이터만의 출력 전압을 감시하는 것이 가능해진다.
다음으로, 제 5 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 설명한다. 도 8은, 제 5 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치 및 전압 감시 회로의 상세한 구성을 나타내는 블럭도이다. 한편, 도 8에서는, 레귤레이터가 4개 접속되는 예를 나타내고 있지만, 4개에 한정되는 것은 아니다. 또한, 도 8에서는, 레귤레이터에 각각 접속되는 부하 소자의 도시를 생략하고 있다.
제 5 실시 형태의 일례의 개요는, 다음과 같다. 즉, 전원 장치에 있어서 2.5V 전원의 이차 전원을 4개의 레귤레이터로 구성하고, 4개의 레귤레이터는, 도시하지 않는 입력 전압 및 전원 투입 지시 신호에 의해, 2.5V의 전압을 출력한다. 4개의 레귤레이터의 출력은, 컴퍼레이터 회로에서 전압의 대소 비교가 된다. 이 비교 결과를 기초로, 기준 전압과의 차이가 최소인 전압값 및 최소의 전압값을 출력하고 있는 레귤레이터를 선택한다. 이 비교 결과를 기초로, 대표값 결정 논리 회로에 의해, 기준 전압과의 차이가 최대인 전압값 또는 최소인 전압값을 출력하고 있는 레귤레이터를 선택한다.
즉, 각 레귤레이터의 출력 전압의 소정의 기준 전압으로부터의 차분의 절대값을 각각 산출하고, 차분의 절대값의 대소 비교를 하고, 절대값이 최대로 되는 레귤레이터를 선택하는 방법이다.
제 5 실시 형태의 일례에 관련되는 전원 장치(300e)는, 제 2 실시 형태의 일례에 관련되는 전원 장치(300b)와 비교해서, 기준 전압 회로(17c)와, 차분 절대값 검출 회로(200a, 200b, 200c, 200d)를 더 갖는 점이 다르다. 또한, 전원 장치(300e)의 대표값 결정 논리 회로(100e)는, 제 2 실시 형태의 일례에 관련되는 전원 장치(300b)의 대표값 결정 논리 회로(100b)와 동일한 구성이다. 한편, 차분 절대값 검출 회로(200a, 200b, 200c, 200d)를 총칭해서, 차분 절대값 검출 회로(200)라고 부른다.
레귤레이터 Ａ(11a)는, 2.5V로 변압된 직류 전류를 Ｖｉｎ_Ａ로서 차분 절대값 검출 회로(200a)에 입력하는 동시에, 실렉터(13)에 입력한다. 레귤레이터 Ｂ(11b)는, 2.5V로 변압된 직류 전류를 Ｖｉｎ_Ａ로서 차분 절대값 검출 회로(200b)에 입력하는 동시에, 실렉터(13)에 입력한다. 레귤레이터 Ｃ(11c)는, 2.5V로 변압된 직류 전류를 Ｖｉｎ_Ａ로서 차분 절대값 검출 회로(200c)에 입력하는 동시에, 실렉터(13)에 입력한다. 레귤레이터 Ｄ(11d)는, 2.5V로 변압된 직류 전류를 Ｖｉｎ_Ａ로서 차분 절대값 검출 회로(200d)에 입력하는 동시에, 실렉터(13)에 입력한다. 또한, 2.5V의 기준 전압 회로(17c)는, Ｖｉｎ_Ｂ로서, 차분 절대값 검출 회로(200a, 200b, 200c, 200d) 각각에 기준 전압을 입력한다.
차분 절대값 검출 회로(200a)는, 레귤레이터 Ａ(11a)의 출력 전압의, 2.5V의 기준 전압으로부터의 차분의 절대값(Ｖｏｕｔ)을 산출한다. 그리고, 차분의 절대값을 컴퍼레이터(12a), 컴퍼레이터(12b) 및 컴퍼레이터(12c)의 반전 단자에 입력한다.
차분 절대값 검출 회로(200b)는, 레귤레이터 Ｂ(11b)의 출력 전압의, 2.5V의 기준 전압으로부터의 차분의 절대값(Ｖｏｕｔ)을 산출한다. 그리고, 차분의 절대값을 컴퍼레이터(12a)의 비반전 단자에 입력하는 동시에, 컴퍼레이터(12d) 및 컴퍼레이터(12e)의 반전 단자에 입력한다.
차분 절대값 검출 회로(200c)는, 레귤레이터 Ｃ(11c)의 출력 전압의, 2.5V의 기준 전압으로부터의 차분의 절대값(Ｖｏｕｔ)을 산출한다. 그리고, 차분의 절대값을 컴퍼레이터(12b) 및 컴퍼레이터(12d)의 비반전 단자에 입력하는 동시에, 컴퍼레이터(12f)의 반전 단자에 입력한다.
차분 절대값 검출 회로(200d)는, 레귤레이터 Ｄ(11d)의 출력 전압의, 2.5V의 기준 전압으로부터의 차분의 절대값(Ｖｏｕｔ)을 산출한다. 그리고, 차분의 절대값을 컴퍼레이터(12c), 컴퍼레이터(12e) 및 컴퍼레이터(12f)의 비반전 단자에 입력한다.
이상과 같이 해서 컴퍼레이터(12a～12f)에 입력된 차분의 절대값은, 큰 쪽의 출력 전압을 출력으로 하여, 대표값 결정 논리 회로(100e)에 입력된다. 이후의 처리는, 제 2 실시 형태의 일례에 관련되는 대표값 결정 논리 회로(100b)와 동일한 처리가 행해진다.
이러한 구성을 취함으로써, 대표값 결정 논리 회로(100e)는, 입력된 4개의 출력 전압의 2.5V로부터의 차분의 절대값 중, 최대의 차분의 절대값을 1개만 선택해서 출력할 수 있다. 그리고, 선택된 차분의 절대값을 출력하는 레귤레이터만의 출력 전압을 감시하는 것이 가능해진다.
다음으로, 제 5 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치에 포함되는 차분 절대값 검출 회로의 상세한 구성을 설명한다. 도 9는, 제 5 실시 형태의 일례에 관련되는, 이차 전원을 복수의 레귤레이터로 치환했을 경우의 전원 장치에 포함되는 차분 절대값 검출 회로의 상세한 구성을 나타내는 블럭도이다.
차분 절대값 검출 회로(200)는, 소정의 출력 전압의 ＤＣ 전류인 Ｖｉｎ_Ａ 및 기준 전압의 ＤＣ 전류인 Ｖｉｎ_Ｂ를 입력으로 하고, 직류 전류인 Ｖｏｕｔ을 출력하는 회로이다. 즉, 레귤레이터의 출력 전압의 소정의 기준 전압으로부터의 차분의 절대값을 산출해서 출력하는 회로이다.
차분 절대값 검출 회로(200)는, Ｒ1 저항(201a)과, Ｒ2 저항(201b)과, Ｒ3 저항(201c)과, Ｒ4 저항(201d)과, Ｒ5 저항(201e)과, ＯＰ 앰프(Operational Amplifier)(202)와, 다이오드(203)와, 다이오드(204)와, ＯＰ 앰프(205)를 갖는다. Ｒ1 저항(201a), Ｒ2 저항(201b) 및 Ｒ3 저항(201c)의 저항값을 소정의 저항값 Ｒ[Ω]로 하면, Ｒ4 저항(201d) 및 Ｒ5 저항(201e)의 저항값은 2Ｒ[Ω]로 되도록 설정되어 있다. 한편, ＯＰ 앰프는, 아날로그 신호의 ＤＣ 전류의 증폭기이다.
차분 절대값 검출 회로(200)에 입력된 Ｖｉｎ_Ａ는, Ｒ1 저항(201a)에 입력되는 동시에, Ｒ4 저항(201d)에도 입력된다. Ｒ1 저항(201a)을 통과한 Ｖｉｎ_Ａ는, ＯＰ 앰프(202)에 반전 단자로부터 입력되는 동시에, Ｒ2 저항(201b)에 입력된다. 또한, ＯＰ 앰프(202)에는, Ｖｉｎ_Ｂ가 비반전 단자로부터 입력된다.
ＯＰ 앰프(202)는, 입력된 ＤＣ 전류를 소정량만 증폭하고, 증폭한 신호를 다이오드(203)에 입력한다. 다이오드(203)는 입력된 ＤＣ 전류를, Ｒ1 저항(201a)으로부터 출력된 ＤＣ 전류와 대조한다. 이 대조된 ＤＣ 전류가 Ｒ2 저항(201b)에 입력된다.
Ｒ2 저항(201b)으로부터의 ＤＣ 전류는, Ｒ3 저항(201c)에 입력되는 동시에, 다이오드(204)에 입력된다. 다이오드(204)는, 입력된 ＤＣ 전류를, ＯＰ 앰프(202)로부터의 ＤＣ 전류와 대조해서 다이오드(203)에 입력한다.
Ｒ2 저항(201b)은, 입력된 ＤＣ 전류를, ＯＰ 앰프(205)의 반전 단자에 입력한다. 또한, ＯＰ 앰프(205)에는, Ｖｉｎ_Ｂ가 비반전 단자로부터 입력된다. ＯＰ 앰프(205)는, 입력된 ＤＣ 전류를 소정량만 증폭해서 출력한다.
그리고, Ｒ4 저항(201d) 및 Ｒ5 저항(201e)을 통과한 ＤＣ 전류는, ＯＰ 앰프(205)의 출력과 대조된다. 이 대조된 출력이, 직류 전류인 Ｖｏｕｔ이다. 한편, Ｒ4 저항(201d) 및 Ｒ5 저항(201e) 사이의 회로선과, Ｒ3 저항(201c) 및 ＯＰ 앰프(205) 사이의 회로선이, 소정의 회로선에 의해 접속되어 있다.
제 1 내지 제 5 실시 형태의 일례에 따르면, 최소의 출력 전압 또는 최대의 출력 전압의 레귤레이터만의 출력 전압만을 감시함으로써, 모든 레귤레이터의 출력 전압의 감시와 동등한, 이차 전원의 전압 감시 효과를 기대할 수 있다.
또한, 레귤레이터마다 ＡＤ 컨버터를 준비할 필요가 없고, 또한, ＡＤ 컨버터(14) 및 시스템 감시 프로세서(15)는 종래 제품을 이용할 수 있고, 전압 감시를 위한 회로를 설계 변경할 필요가 없기 때문에, 시스템 감시 프로세서의 펌웨어의 재기입 등도 불필요해져서, 전압 감시를 위한 회로가 종래 구성과의 호환성을 유지할 수 있다.
이상, 일 실시 형태의 예를 설명했지만, 본 발명은, 이것에 한정되는 것이 아니고, 청구의 범위에 기재한 기술적 사상의 범위 내에서, 더욱 다양한 다른 실시 형태로 실시되어도 되는 것이다. 또한, 상기 일 실시 형태에 기재한 효과는, 이것에 한정되는 것은 아니다.
상기 일 실시 형태에서는, 이차 전원으로서 레귤레이터를 사용하는 경우를 나타냈지만, 이것에 한정되지 않고, 일반적인 변압 가능한 소자이면, 어느 것이라도 사용가능하다.
또한, 상기 일 실시 형태에서 설명한 각 처리 중, 자동적으로 행해지는 것으로서 설명한 처리의 전부 또는 일부를 수동적으로 행할 수도 있고, 또는, 수동적으로 행해지는 것으로서 설명한 처리의 전부 또는 일부를 공지의 방법으로 자동적으로 행할 수도 있다. 이밖에, 상기 일 실시 형태에서 나타낸 처리 순서, 제어 순서, 구체적 명칭, 각종의 데이터나 파라미터를 포함하는 정보에 대해서는, 특기할 경우를 제외하고 임의로 변경할 수 있다.
또한, 도시한 각 장치나 각 소자의 각 구성 요소는 기능 개념적인 것이며, 반드시 물리적으로 도시하도록 구성되어 있을 것을 요구하지 않는다. 즉, 각 장치나 각 소자의 분산?통합의 구체적 형태는 도시한 것에 한정되지 않고, 그 전부 또는 일부를, 각종의 부하나 사용 상황 등에 따라, 임의의 단위로 기능적 또는 물리적으로 분산?통합해서 구성해도 된다.
본 발명은, 이차 전원의 전압 감시에 관한 것으로, 전원 감시 장치의 전원 감시에 관련되는 구성의 설계 변경의 부하를 저감해서 그 제조 비용을 억제하면서, 이차 전원을 복수의 레귤레이터로 치환하려는 경우에 유용하며, 특히, 레귤레이터의 출력 전압을 양자화해서 감시하기 위해 필요한 ＡＤ 컨버터 및 시스템 감시 프로세서를, 종래대로, 기존의 것을 1개씩으로 하는 구성으로 하려는 경우에 효과적이다.
10 : 일차 전원
11a : 레귤레이터 Ａ
11b : 레귤레이터 Ｂ
11c : 레귤레이터 Ｃ
11d : 레귤레이터 Ｄ
12a, 12b, 12c, 12d, 12e, 12f, 18 : 컴퍼레이터
13, 19 : 실렉터
14 : ＡＤ 컨버터
15 : 시스템 감시 프로세서
16 : 범용 입출력 인터페이스
17a, 17b, 17c : 기준 전압 회로
20 : 평활화 회로
21a, 2lb : 상주 전원
100a, 100b, 100c, 100d, 100e : 대표값 결정 논리 회로
101 : 클록 발진기
102a, 102b, 102c, 102d, 102e, 102f, 102g, 102h, 102i, 102j, 102k, 102l, 102m, 102n : 플립플롭
103a, 103b, 103c, 103d, 103e, 103f : 인버터
104a, 104b : ＡＮＤ 게이트
105a, 105b : ＡＮＤ 게이트
106a, 106b : ＡＮＤ 게이트
107a, 107b : ＡＮＤ 게이트
108a, 108b, 108c : ＡＮＤ 게이트
109 : 디코더
110a, 110b, 110c, 110d, 110e, 110f, 110g, 110h : ＡＮＤ 게이트
111a, 111b, 111c, 111d : ＯＲ 게이트
112a, 112b, 112c, 112d, 112e, 112f, 112g, 112h : ＡＮＤ 게이트
113a, 113b, 113c, 113d : ＯＲ 게이트
200, 200a, 200b, 200c, 200d : 차분 절대값 검출 회로
201a : Ｒ1 저항
20lb : Ｒ2 저항
201c : Ｒ3 저항
201d : Ｒ4 저항
201e : Ｒ5 저항
202, 205 : ＯＰ 앰프
203, 204 : 다이오드
300a, 300b, 300c, 300d, 300e : 전원 장치

Claims (20)

  1. 직류를 출력하는 일차 전원과,
    상기 직류를 각각 입력하는, 부하가 각각 접속된 복수의 이차 전원과,
    상기 복수의 이차 전원의 출력 전압의 대소 비교를 행하고, 비교 결과에 의거하여, 상기 복수의 이차 전원의 출력 전압으로부터 하나의 이차 전원의 출력 전압을 선택하는 선택기와,
    상기 선택기가 선택하는 출력 전압을 양자화된 전압 정보로 변환하는 변환기를 갖고,
    상기 복수의 이차 전원의 출력 전압 중, 상기 선택기가 선택하여 상기 변환기에 의해 전압 정보로 변환된 상기 하나의 이차 전원의 출력 전압만을 감시하는 것을 특징으로 하는 전원 장치.
  2. 제 1 항에 있어서,
    상기 선택기는,
    상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전원 장치.
  3. 제 1 항에 있어서,
    상기 선택기는,
    상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고,
    상기 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 상기 최소 전압으로 되는 이차 전원의 출력 전압을 출력하는 동시에,
    상기 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 상기 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전원 장치.
  4. 제 1 항에 있어서,
    상기 선택기는,
    상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고,
    상기 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 상기 최소 전압으로 되는 이차 전원의 출력 전압을 출력하는 동시에,
    상기 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 상기 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전원 장치.
  5. 제 1 항에 있어서,
    상기 선택기는, 상기 복수의 이차 전원의 출력 전압과 기준 전압의 차분 전압의 절대값에 의거하여 상기 복수의 이차 전원의 출력 전압의 대소 비교를 행하고,
    상기 전원 장치는,
    상기 복수의 이차 전원의 출력 전압과 기준 전압을 각각 입력하고, 상기 이차 전원의 출력 전압과 상기 기준 전압의 차분 전압의 절대값을, 상기 이차 전원마다에 각각 출력하는 복수의 차분 전압 검출기와,
    상기 복수의 차분 전압 검출기가 각각 출력하는 차분 전압의 절대값의 대소를, 서로 비교하는 복수의 비교기를 더 갖고,
    상기 선택기는, 상기 복수의 비교기의 비교 결과에 의거하여, 상기 복수의 이차 전원의 출력 전압 중, 상기 기준 전압과의 절대값의 차분이 최대인 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전원 장치.
  6. 전원 장치의 전압 감시 방법에 있어서,
    일차 전원이, 직류를 출력하는 스텝과,
    부하가 각각 접속된 복수의 이차 전원이, 상기 직류를 각각 입력하는 스텝과,
    선택기가, 상기 복수의 이차 전원의 출력 전압의 대소 비교를 행하고, 비교 결과에 의거하여, 상기 복수의 이차 전원의 출력 전압으로부터 하나의 이차 전원의 출력 전압을 선택하는 스텝과,
    변환기가, 상기 선택기가 선택하는 출력 전압을 양자화된 전압 정보로 변환하는 스텝과,
    상기 양자화된 전압 정보에 의거하여 전압을 감시하는 스텝을 갖고,
    상기 복수의 이차 전원의 출력 전압 중, 상기 선택기가 선택하여, 상기 변환기에 의해 전압 정보로 변환된 상기 하나의 이차 전원의 출력 전압만을 감시하는 것을 특징으로 하는 전압 감시 방법.
  7. 제 6 항에 있어서,
    상기 선택기가 하나의 이차 전원의 출력 전압을 선택하는 스텝은,
    상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전압 감시 방법.
  8. 제 6 항에 있어서,
    상기 선택기가 하나의 이차 전원의 출력 전압을 선택하는 스텝은,
    상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고,
    상기 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 상기 최소 전압으로 되는 이차 전원의 출력 전압을 출력하는 동시에,
    상기 선택한 최소 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 상기 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전압 감시 방법.
  9. 제 6 항에 있어서,
    상기 선택기가 하나의 이차 전원의 출력 전압을 선택하는 스텝은,
    상기 복수의 이차 전원의 출력 전압 중, 최소 전압으로 되는 이차 전원의 출력 전압과, 최대 전압으로 되는 이차 전원의 출력 전압을 선택하고,
    상기 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 낮을 경우에는, 상기 최소 전압으로 되는 이차 전원의 출력 전압을 출력하는 동시에,
    상기 선택한 최대 전압으로 되는 이차 전원의 출력 전압이 소정의 문턱값 전압보다 높을 경우에는, 상기 최대 전압으로 되는 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전압 감시 방법.
  10. 제 6 항에 있어서,
    상기 이차 전원의 출력 전압을 선택하는 스텝에서, 상기 선택기가, 상기 복수의 이차 전원의 출력 전압과 기준 전압의 차분 전압의 절대값에 의거하여 상기 복수의 이차 전원의 출력 전압의 대소 비교를 행하고,
    상기 전압 감시 방법은,
    복수의 차분 전압 검출기가, 상기 복수의 이차 전원의 출력 전압과 기준 전압을 각각 입력하고, 상기 이차 전원의 출력 전압과 상기 기준 전압의 차분 전압의 절대값을, 상기 이차 전원마다에 각각 출력하는 스텝과,
    복수의 비교기가, 상기 복수의 차분 전압 검출기가 각각 출력하는 차분 전압의 절대값의 대소를, 서로 비교하는 스텝을 더 갖고,
    상기 이차 전원의 출력 전압을 선택하는 스텝에서, 상기 선택기는, 상기 복수의 비교기의 비교 결과에 의거하여, 상기 복수의 이차 전원의 출력 전압 중, 상기 기준 전압과의 절대값의 차분이 최대인 이차 전원의 출력 전압을 선택하는 것을 특징으로 하는 전압 감시 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020107008437A 2007-10-25 2007-10-25 전원 장치 및 전압 감시 방법 KR101116787B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/070817 WO2009054059A1 (ja) 2007-10-25 2007-10-25 電源装置および電圧監視方法

Publications (2)

Publication Number Publication Date
KR20100059988A KR20100059988A (ko) 2010-06-04
KR101116787B1 true KR101116787B1 (ko) 2012-04-16

Family

ID=40579169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008437A KR101116787B1 (ko) 2007-10-25 2007-10-25 전원 장치 및 전압 감시 방법

Country Status (6)

Country Link
US (1) US8072097B2 (ko)
EP (1) EP2214072B1 (ko)
JP (1) JP5206685B2 (ko)
KR (1) KR101116787B1 (ko)
CN (1) CN101836174B (ko)
WO (1) WO2009054059A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10044402B2 (en) 2010-06-25 2018-08-07 Enmodus Limited Timing synchronization for wired communications
GB2481579B (en) 2010-06-25 2014-11-26 Enmodus Ltd Monitoring of power-consumption
US8489909B2 (en) * 2010-09-24 2013-07-16 International Business Machines Corporation Displaying the operating efficiency of a processor
CN107436615B (zh) * 2016-05-26 2019-01-22 中芯国际集成电路制造(上海)有限公司 用于检测电源电压的系统
KR102695929B1 (ko) 2016-07-27 2024-08-16 삼성전자주식회사 전력 관리 장치 및 이를 포함하는 전자 장치
CN112835407B (zh) * 2021-04-22 2021-07-20 浙江地芯引力科技有限公司 基于单电源的多电压域产生电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328673A (ja) * 1995-03-30 1996-12-13 Sharp Corp マルチ出力電源装置
JP2006209486A (ja) * 2005-01-28 2006-08-10 Yokogawa Electric Corp 電源電圧監視システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116067A (ja) * 1981-12-28 1983-07-11 Fujitsu Ltd スイツチング電源装置
FR2634899B1 (fr) * 1988-07-28 1990-11-30 Merlin Gerin Circuit d'entree, du type tout ou rien, d'un automate programmable
JPH085693A (ja) 1994-06-17 1996-01-12 Nippon Steel Corp 電源監視装置
JP3618472B2 (ja) * 1996-07-01 2005-02-09 富士通株式会社 電池ユニット及び電池ユニットを使用する装置
JP3398304B2 (ja) * 1997-07-31 2003-04-21 東芝電池株式会社 二次電池の電圧測定回路およびこれを用いた保護回路
US6289467B1 (en) * 1998-05-08 2001-09-11 Sun Microsystems, Inc. Installation of processor and power supply modules in a multiprocessor system
US6031362A (en) * 1999-05-13 2000-02-29 Bradley; Larry D. Method and apparatus for feedback control of switch mode power supply output to linear regulators
JP4135366B2 (ja) * 2002-01-25 2008-08-20 三菱マテリアル株式会社 二次電池
US7394445B2 (en) * 2002-11-12 2008-07-01 Power-One, Inc. Digital power manager for controlling and monitoring an array of point-of-load regulators
KR100459440B1 (ko) * 2002-11-29 2004-12-03 엘지전자 주식회사 충전지 및 충전지의 충전방법과 전원공급방법
US7836322B2 (en) * 2002-12-21 2010-11-16 Power-One, Inc. System for controlling an array of point-of-load regulators and auxiliary devices
CN100576130C (zh) * 2003-01-17 2009-12-30 飞思卡尔半导体公司 电源管理系统
US7498693B2 (en) * 2004-02-18 2009-03-03 Diversified Technologies, Inc. More compact and higher reliability power source system
US7466038B2 (en) * 2004-02-18 2008-12-16 Diversified Technologies, Inc. More compact and higher reliability power supply module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328673A (ja) * 1995-03-30 1996-12-13 Sharp Corp マルチ出力電源装置
JP2006209486A (ja) * 2005-01-28 2006-08-10 Yokogawa Electric Corp 電源電圧監視システム

Also Published As

Publication number Publication date
JPWO2009054059A1 (ja) 2011-03-03
EP2214072B1 (en) 2014-04-02
US20100201193A1 (en) 2010-08-12
EP2214072A1 (en) 2010-08-04
WO2009054059A1 (ja) 2009-04-30
JP5206685B2 (ja) 2013-06-12
KR20100059988A (ko) 2010-06-04
EP2214072A4 (en) 2013-02-13
CN101836174A (zh) 2010-09-15
US8072097B2 (en) 2011-12-06
CN101836174B (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
KR101116787B1 (ko) 전원 장치 및 전압 감시 방법
Gutiérrez et al. Improvement sets and vector optimization
CN108603919B (zh) 纹波监测电路
CN105573394B (zh) 具有高负载电流能力的低静默电流电压调节器
CN108665239B (zh) 工作流处理方法、装置、计算机设备及存储介质
JP6232935B2 (ja) 電源装置及び電源装置の異常判定方法
US10069309B2 (en) Controlling redundant power supplies in an information handling system
JP2007104834A (ja) 電源装置及び電源装置の制御方法
CN106463957A (zh) 直流电源装置的控制方法以及控制装置
WO2016007223A1 (en) Dynamic power supply selection based on system requirements
CN113013979B (zh) 用于从电源向负载提供直接电流及交换电流的系统及方法
CN109917268A (zh) 稳压器的测试系统和测试方法
JP2018529939A (ja) オンチップレギュレータのｉｏピンレス較正又はトリミングのための装置及びスキーム
JP2014075871A (ja) Ａｃ−ｄｃコンバータ
CN106471692A (zh) 直流电源装置的输出电压控制方法以及输出电压控制装置
CN108880279A (zh) 电力转换装置以及电力转换装置的诊断方法
CN116345614A (zh) 异常检测方法、储能设备和存储介质
JP2013027289A (ja) 電源装置およびこれを用いた２重化電源装置
US20100292861A1 (en) Networked power control system
JP2007282384A (ja) 回生型リアクトル評価装置
CN113641235A (zh) 供电装置、方法、计算机设备和存储介质
EP3451111A1 (en) Semiconductor device, signal processing system, and signal processing method
JP7055030B2 (ja) 電流検出装置、及びスイッチング電源装置
KR20020063130A (ko) 전원 전압 검출 회로 및 전원 전압 검출 방법
JP6715077B2 (ja) Ａ／ｄ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee