JPWO2008152817A1 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JPWO2008152817A1 JPWO2008152817A1 JP2008556593A JP2008556593A JPWO2008152817A1 JP WO2008152817 A1 JPWO2008152817 A1 JP WO2008152817A1 JP 2008556593 A JP2008556593 A JP 2008556593A JP 2008556593 A JP2008556593 A JP 2008556593A JP WO2008152817 A1 JPWO2008152817 A1 JP WO2008152817A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- driver transistor
- transistor
- organic
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
電流発光素子（Ｄ１）と、電流発光素子（Ｄ１）に電流を流すドライバトランジスタ（Ｑ１）と、ドライバトランジスタ（Ｑ１）の流す電流量を決める電圧を保持する保持コンデンサ（Ｃ１）と、画像信号に応じた電圧を保持コンデンサ（Ｃ１）に書込む書込みスイッチ（Ｑ２）とを有する画素回路（１０）を複数配列した画像表示装置である。各画素回路（１０）を構成するトランジスタはＮチャンネル型トランジスタである。各画素回路（１０）はドライバトランジスタ（Ｑ１）のソース電圧を変化させるための電圧を供給する検出トリガ線（２３）および検出トリガコンデンサ（Ｃ２）をさらに備える。ドライバトランジスタ（Ｑ１）のソースに検出トリガコンデンサ（Ｃ２）の一方の端子を接続し、検出トリガコンデンサ（Ｃ２）の他方の端子に検出トリガ線（２３）を接続する。
Description
この発明は、電流発光素子を用いたアクティブマトリクス型の画像表示装置に関する。
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として期待されている。
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリクス方式とアクティブマトリクス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、電流発光素子を駆動するドライバトランジスタを有機ＥＬ素子毎に備えた画素回路を配列したアクティブマトリクス型の有機ＥＬ表示装置の開発が盛んに行われている。
ドライバトランジスタおよびその周辺回路は、一般に薄膜トランジスタを用いて形成される。また、薄膜トランジスタにはポリシリコンを用いたものとアモルファスシリコンを用いたものとがある。アモルファスシリコン薄膜トランジスタは移動度が小さくしきい値電圧の経時変化が大きいという弱点があるものの、移動度の均一性がよく、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、アモルファスシリコン薄膜トランジスタの弱点であるしきい値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、薄膜トランジスタのしきい値電圧が変化した場合であっても、発光素子に流す電流量はしきい値電圧の影響を受けず、安定した画像表示が可能な画素回路を備えた有機ＥＬ表示装置が開示されている。
しかしながら、特許文献１に記載の画素回路によれば、多数の有機ＥＬ素子のカソードが接続されているコモン線をパルス駆動する必要がある。多数の有機ＥＬ素子は大きな静電容量成分を持つため、コモン線をパルス駆動すると瞬間的に大電流が流れる。そのため、コモン線を駆動する回路の負担が大きく、大型の画像表示装置には適さないという課題があった。
また、特許文献１に記載の画素回路は、しきい値電圧が正であるエンハンスメント型トランジスタをドライバトランジスタとして用いることを前提とした駆動回路である。このため、しきい値電圧が負であるデプレション型トランジスタをドライバトランジスタとして用いることができなかった。しかしながら薄膜トランジスタの製造上の自由度を広げ、またしきい値電圧の経時変化にも対応するためには、エンハンスメント型およびデプレション型のいずれのトランジスタであっても動作することが望ましい。
また、大型の画像表示装置用のアモルファスシリコン薄膜トランジスタとしてはＮチャンネル型トランジスタのみが実用化されていることから、Ｎチャンネル型トランジスタのみを用いた画像回路を構成することが必要である。さらに、有機ＥＬ素子を容易に製造するために、ドライバトランジスタのソースに有機ＥＬ素子のアノードを接続し、各画像回路の有機ＥＬ素子のカソードを共通電極に接続できる回路構成が望ましい。
特開２００４−２９５１３１号公報
本発明は、電流発光素子と、電流発光素子に電流を流すドライバトランジスタと、ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列した画像表示装置である。各画素回路を構成するトランジスタはＮチャンネル型トランジスタであり、各画素回路はドライバトランジスタのソース電圧を変化させるための電圧を供給する検出トリガ線および検出トリガコンデンサをさらに備える。ドライバトランジスタのソースに検出トリガコンデンサの一方の端子を接続し、検出トリガコンデンサの他方の端子に検出トリガ線を接続する。この構成により、ドライバトランジスタのソースに電流発光素子を接続した画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することができる。
また本発明の画像表示装置の各画素回路は、ドライバトランジスタのソースと低電圧側電源線との間に電流発光素子が接続され、ドライバトランジスタのドレインと高電圧側電源線との間に接続されたイネーブルスイッチを備えてもよい。この構成により、イネーブルスイッチを利用して書込み動作時における電圧変化を抑制でき、保持コンデンサの電圧を確実に制御することができる。
また本発明の画像表示装置の各画素回路は、検出トリガコンデンサに接続された分離スイッチをさらに備え、ドライバトランジスタのソースに分離スイッチを介して検出トリガコンデンサの一方の端子を接続した構成であってもよい。この構成により、有機ＥＬ素子に直列に接続される素子はドライバトランジスタのみとできるため、電力の損失を低減できるとともに、保持コンデンサの電圧を確実に制御することができる。
また本発明の画像表示装置の各画素回路は、ドライバトランジスタのソースと低電圧側電源線との間に電流発光素子が接続され、ドライバトランジスタのドレインを高電圧側電源線に接続した構成である。この構成により、有機ＥＬ素子に直列に接続される素子はドライバトランジスタのみであるため、電力の損失が少なく、効率のよい画像表示装置を提供することができる。
さらに本発明の画像表示装置の各画素回路は、参照スイッチをさらに備え、ドライバトランジスタのゲートに参照スイッチの一方の端子を接続し、参照スイッチの他方の端子に参照電圧を印加するための参照電圧線を接続した構成であってもよい。この構成により、発光期間の時間を長く設定することができる。
１０，３０，４０ 画素回路
１１，４１ 走査線駆動回路
１２ データ線駆動回路
１３，３３ 制御線駆動回路
１４，４４ 電源線駆動回路
２０ データ線
２１，５１ 走査線
２２，３４ イネーブル線
２３，３５，５４ 検出トリガ線
２４ 高電圧側電源線
２５ 低電圧側電源線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 検出トリガコンデンサ
Ｑ１ ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
１１，４１ 走査線駆動回路
１２ データ線駆動回路
１３，３３ 制御線駆動回路
１４，４４ 電源線駆動回路
２０ データ線
２１，５１ 走査線
２２，３４ イネーブル線
２３，３５，５４ 検出トリガ線
２４ 高電圧側電源線
２５ 低電圧側電源線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 検出トリガコンデンサ
Ｑ１ ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
以下、本発明の実施の形態におけるアクティブマトリクス型の画像表示装置について、図面を用いて説明する。なおここでは画像表示装置として、薄膜トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明するが、本発明は、流す電流量によって輝度を制御する発光素子を用いたアクティブマトリクス型の画像表示装置全般に適用可能である。
（実施の形態１）
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
本実施の形態における有機ＥＬ表示装置は、マトリクス状に配列された複数の画素回路１０と、走査線駆動回路１１と、データ線駆動回路１２と、制御線駆動回路１３と、電源線駆動回路１４とを備えている。走査線駆動回路１１は、画素回路１０に走査信号Ｓｃｎを供給する。データ線駆動回路１２は、画素回路１０に画像信号に対応したデータ信号Ｄａｔａを供給する。制御線駆動回路１３は、画素回路１０に検出トリガ信号Ｔｒｇを供給する。そして、電源線駆動回路１４は、画素回路１０に電力を供給する。また、本実施の形態においては、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
走査線駆動回路１１は、図１において行方向に配列された画素回路１０に共通に接続された走査線２１にそれぞれ独立に走査信号Ｓｃｎを供給する。またデータ線駆動回路１２は、図１において列方向に配列された画素回路１０に共通に接続されたデータ線２０にそれぞれ独立にデータ信号Ｄａｔａを供給する。本実施の形態においては、走査線２１の数はｎ本、データ線２０の数はｍ本である。
制御線駆動回路１３は、すべての画素回路１０に共通に接続された検出トリガ線２３に検出トリガ信号Ｔｒｇをそれぞれ供給する。電源線駆動回路１４は、すべての画素回路１０に共通に接続された高電圧側電源線２４と低電圧側電源線２５とに電力を供給する。
図２は、本実施の形態における画素回路１０の回路図である。
画素回路１０は、電流発光素子である有機ＥＬ素子Ｄ１と、ドライバトランジスタＱ１と、保持コンデンサＣ１と、トランジスタＱ２とを備えている。ドライバトランジスタＱ１は、有機ＥＬ素子Ｄ１に電流を流すことで有機ＥＬ素子Ｄ１を発光させる。保持コンデンサＣ１は、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する。また、トランジスタＱ２は、画像信号に応じた電圧を保持コンデンサＣ１に書込むための書込みスイッチである。
また、画素回路１０は、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するために、ドライバトランジスタＱ１のソース電圧Ｖｓを低下させるための電圧、すなわち検出トリガ信号Ｔｒｇを供給する検出トリガ線２３および検出トリガコンデンサＣ２をさらに備えている。
ここで、画素回路１０を構成するドライバトランジスタＱ１およびトランジスタＱ２はいずれもＮチャンネル薄膜トランジスタである。そしてこれらのドライバトランジスタＱ１、トランジスタＱ２はエンハンスメント型トランジスタであるものとして説明するが、デプレション型トランジスタであってもよい。
ドライバトランジスタＱ１のソースと低電圧側電源線２５との間に有機ＥＬ素子Ｄ１が接続され、ドライバトランジスタＱ１のドレインには高電圧側電源線２４が接続されている。ドライバトランジスタＱ１のソースは有機ＥＬ素子Ｄ１のアノードに接続され、有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば２０（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば０（Ｖ）である。
ドライバトランジスタＱ１のゲートとソースとの間には保持コンデンサＣ１が接続されている。トランジスタＱ２のドレインまたはソースはドライバトランジスタＱ１のゲートに接続され、トランジスタＱ２のソースまたはドレインはデータ線２０に接続され、トランジスタＱ２のゲートは走査線２１に接続されている。ドライバトランジスタＱ１のソースに検出トリガコンデンサＣ２の一方の端子が接続され、検出トリガコンデンサＣ２の他方の端子は検出トリガ線２３に接続されている。
次に、本実施の形態における画素回路１０の動作について説明する。図３は、本発明の実施の形態における画素回路１０の動作を示すタイミングチャートである。本実施の形態においては、便宜上しきい値検出期間Ｔ１と書込み発光期間Ｔ２とする２つの期間に分割してそれぞれの有機ＥＬ素子Ｄ１を駆動する。しきい値検出期間Ｔ１では、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する。書込み発光期間Ｔ２では、画像信号に応じた電圧を保持コンデンサＣ１に書込むとともに、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる。以下、それぞれの期間における画素回路１０の動作を詳細に説明する。
（しきい値検出期間Ｔ１）
図４は、本実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２をスイッチＳＷ２で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
図４は、本実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２をスイッチＳＷ２で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
しきい値検出期間Ｔ１の最初の時刻ｔ１１では、走査信号ＳｃｎがハイレベルになりスイッチＳＷ２がオン状態となる。このとき、ドライバトランジスタＱ１のゲートにはデータ信号Ｄａｔａとして０（Ｖ）が印加されている。このため、ドライバトランジスタＱ１はオフ状態となる。従って有機ＥＬ素子Ｄ１には電流は流れず、有機ＥＬ素子Ｄ１はコンデンサＣＥとして働く。またドライバトランジスタＱ１のソース電圧Ｖｓは有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆとなる。
次に、時刻ｔ１２において、検出トリガ信号Ｔｒｇを電圧ΔＶだけ低下させる。すると、ドライバトランジスタＱ１のソース電圧Ｖｓは、検出トリガコンデンサＣ２の容量と保持コンデンサＣ１およびコンデンサＣＥの合成容量とにより電圧ΔＶを容量分割した電圧だけ低下する。すなわち、ドライバトランジスタＱ１のソース電圧Ｖｓは、
となる。例えば、有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆ＝２（Ｖ）、コンデンサの容量比が、Ｃ１：Ｃ２：ＣＥ＝１：１：２、電圧ΔＶ＝３０（Ｖ）と仮定すると、ドライバトランジスタＱ１のソース電圧Ｖｓ＝−５．５（Ｖ）となる。
その結果、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈ以上となるので、ドライバトランジスタＱ１がオン状態となる。すると、保持コンデンサＣ１およびコンデンサＣＥの電荷が放電されるとともに、検出トリガコンデンサＣ２が充電され、ソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、ドライバトランジスタＱ１のソース電圧Ｖｓは、
となる。すなわち、保持コンデンサＣ１の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。このようにして保持コンデンサＣ１、検出トリガコンデンサＣ２、コンデンサＣＥには電圧Ｖｔｈが保持される。
ここで、ドライバトランジスタＱ１がデプレション型のトランジスタである場合を考える。しきい値電圧Ｖｔｈが負である場合、電圧−Ｖｔｈが高電圧側電源線の電位以下であり、かつ、
であれば、デプレション型トランジスタのしきい値を検出できることがわかる。例えば、有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆ＝２（Ｖ）で、高電圧側電源線の電位が２０（Ｖ）であると仮定すると、−２（Ｖ）のしきい値電圧Ｖｔｈを検出することが可能である。さらに低いしきい値電圧を検出する場合には、しきい値検出期間Ｔ１におけるデータ線２０の電圧を低くすればよい。
そしてしきい値検出期間Ｔ１の終了前の時刻ｔ１３において走査信号ＳｃｎをローレベルとしてスイッチＳＷ２をオフ状態とする。
（書込み発光期間Ｔ２）
書込み発光期間Ｔ２では、時刻ｔ２１において、画素回路１０の対応する走査信号ＳｃｎがハイレベルとなりスイッチＳＷ２がオン状態となる。するとこのときデータ線２０に供給されている画像信号に対応した電圧ＶｄａｔａがドライバトランジスタＱ１のゲートに印加される。そのため、保持コンデンサＣ１の容量と検出トリガコンデンサＣ２およびコンデンサＣＥの合成容量とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
書込み発光期間Ｔ２では、時刻ｔ２１において、画素回路１０の対応する走査信号ＳｃｎがハイレベルとなりスイッチＳＷ２がオン状態となる。するとこのときデータ線２０に供給されている画像信号に対応した電圧ＶｄａｔａがドライバトランジスタＱ１のゲートに印加される。そのため、保持コンデンサＣ１の容量と検出トリガコンデンサＣ２およびコンデンサＣＥの合成容量とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
となる。このようにして保持コンデンサＣ１への書込み動作が行われる。
画素回路１０の書込み動作が終了した時刻ｔ２２において、対応する走査信号Ｓｃｎをローレベルに戻し、スイッチＳＷ２をオフ状態とする。
この後、保持コンデンサＣ１の電圧ＶＣ１、すなわちドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓはしきい値電圧Ｖｔｈ以上の電圧に設定されているため、ドライバトランジスタＱ１には電圧Ｖｄａｔａに応じた電流が流れ、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させる。
このような書込み動作を行った後、書込み発光期間Ｔ２の終了前の時刻ｔ２３において、検出トリガ信号Ｔｒｇを元の電圧に戻しておく。
ところで、以上のような動作において、有機ＥＬ素子Ｄ１を発光させるとき、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、
となる。なお、βはドライバトランジスタＱ１の移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、
で表わされる。
このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。
以上に説明したように、本実施の形態によれば、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適である。もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。また、本実施の形態は、しきい値電圧Ｖｔｈの変動による影響を抑制するために検出トリガ信号を利用した手法であるため、例えば電源電圧を変化させるような手法に比べて簡易な制御で実現でき、また検出トリガ信号のように小電流で制御できるため電圧変動による影響も受けることがない。
（実施の形態２）
図５は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。また、図６は、本発明の実施の形態における画素回路３０の回路図である。実施の形態１との比較において、本実施の形態の有機ＥＬ表示装置は、画素回路３０に、検出トリガ信号Ｔｒｇに加えてイネーブル信号Ｅｎｂｌを供給する制御線駆動回路３３を備えている。また、本実施の形態では、各画素回路３０が、保持コンデンサＣ１に電圧を書込む書込み期間において有機ＥＬ素子Ｄ１に電流を流す電流経路を切断するためのイネーブルスイッチであるトランジスタＱ４を備えている。なお、実施の形態１と同一の構成要素は同一の符号を付しており詳細な説明は省略する。また本実施の形態においても、画素回路３０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
図５は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。また、図６は、本発明の実施の形態における画素回路３０の回路図である。実施の形態１との比較において、本実施の形態の有機ＥＬ表示装置は、画素回路３０に、検出トリガ信号Ｔｒｇに加えてイネーブル信号Ｅｎｂｌを供給する制御線駆動回路３３を備えている。また、本実施の形態では、各画素回路３０が、保持コンデンサＣ１に電圧を書込む書込み期間において有機ＥＬ素子Ｄ１に電流を流す電流経路を切断するためのイネーブルスイッチであるトランジスタＱ４を備えている。なお、実施の形態１と同一の構成要素は同一の符号を付しており詳細な説明は省略する。また本実施の形態においても、画素回路３０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
制御線駆動回路３３は、図５に示すように、すべての画素回路３０に共通に接続されたイネーブル線２２および検出トリガ線２３にイネーブル信号Ｅｎｂｌおよび検出トリガ信号Ｔｒｇをそれぞれ供給する。
また、図６に示すように、本実施の形態における画素回路３０は、ドライバトランジスタＱ１のドレインと高電圧側電源線２４との間にイネーブルスイッチであるトランジスタＱ４が接続されている。そして、トランジスタＱ４のゲートはイネーブル線２２に接続されている。すなわち、トランジスタＱ４のドレインは高電圧側電源線２４に接続され、トランジスタＱ４のソースはドライバトランジスタＱ１のドレインに接続されている。ドライバトランジスタＱ１のソースは有機ＥＬ素子Ｄ１のアノードに接続されている。有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば２０（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば０（Ｖ）である。
また、実施の形態１と同様に、画素回路３０は、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する保持コンデンサＣ１と、画像信号に応じた電圧を保持コンデンサＣ１に書込むためのトランジスタＱ２と、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するための検出トリガコンデンサＣ２とを備えている。
ここで、画素回路３０を構成するドライバトランジスタＱ１、トランジスタＱ２、Ｑ４はすべてＮチャンネル薄膜トランジスタである。そしてこれらのドライバトランジスタＱ１、トランジスタＱ２、Ｑ４はエンハンスメント型トランジスタであるものとして説明するが、デプレション型トランジスタであってもよい。
次に、本実施の形態における画素回路３０の動作について説明する。図７は、本発明の実施の形態における画素回路３０の動作を示すタイミングチャートである。
本実施の形態においては、１フィールド期間を、便宜上しきい値検出期間Ｔ１１、書込み期間Ｔ１２および発光期間Ｔ１３を含む３つの期間に分割してそれぞれの有機ＥＬ素子Ｄ１を駆動する。しきい値検出期間Ｔ１１では、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する。書込み期間Ｔ１２では、画像信号に応じた電圧を保持コンデンサＣ１に書込む。そして発光期間Ｔ１３では、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる。以下、それぞれの期間における画素回路３０の動作を詳細に説明する。
（しきい値検出期間Ｔ１１）
図８は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１１における動作を説明するための図である。なお図８には、説明のために、図６のトランジスタＱ２をスイッチＳＷ２で置き換え、トランジスタＱ４をスイッチＳＷ４で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
図８は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１１における動作を説明するための図である。なお図８には、説明のために、図６のトランジスタＱ２をスイッチＳＷ２で置き換え、トランジスタＱ４をスイッチＳＷ４で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
しきい値検出期間Ｔ１１の最初の時刻ｔ３１では、イネーブル信号ＥｎｂｌがハイレベルであるのでスイッチＳＷ４はオン状態である。また走査信号ＳｃｎがハイレベルになりスイッチＳＷ２もオン状態になりドライバトランジスタＱ１のゲートにはデータ信号Ｄａｔａとして０（Ｖ）が印加される。このため、ドライバトランジスタＱ１はオフ状態となる。従って有機ＥＬ素子Ｄ１には電流は流れず、有機ＥＬ素子Ｄ１はコンデンサＣＥとして働く。またドライバトランジスタＱ１のソース電圧Ｖｓは有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆとなる。
次に、時刻ｔ３２において、検出トリガ信号Ｔｒｇを電圧ΔＶだけ低下させる。すると、検出トリガコンデンサＣ２の容量と保持コンデンサＣ１およびコンデンサＣＥの合成容量とにより電圧ΔＶを容量分割した電圧だけドライバトランジスタＱ１のソース電圧Ｖｓが低下する。そして実施の形態１と同様にソース電圧Ｖｓは（式１）となる。
その結果、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈ以上となるので、ドライバトランジスタＱ１がオン状態となる。すると、保持コンデンサＣ１およびコンデンサＣＥの電荷が放電されるとともに、検出トリガコンデンサＣ２が充電され、ソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、ドライバトランジスタＱ１のソース電圧Ｖｓは（式２）となり、保持コンデンサＣ１の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。このようにして保持コンデンサＣ１、検出トリガコンデンサＣ２、コンデンサＣＥには電圧Ｖｔｈが保持される。
ここで、ドライバトランジスタＱ１がデプレション型のトランジスタである場合でも、実施の形態１で説明したように、デプレション型トランジスタのしきい値を検出できる。
そしてしきい値検出期間Ｔ１１の終了前の時刻ｔ３３において、イネーブル信号ＥｎｂｌをローレベルとしてスイッチＳＷ４をオフ状態とし、時刻ｔ３４において走査信号ＳｃｎをローレベルとしてスイッチＳＷ２をオフ状態とする。
（書込み期間Ｔ１２）
図９は、本発明の実施の形態における画像表示装置の書込み期間Ｔ１２における動作を説明するための図である。
図９は、本発明の実施の形態における画像表示装置の書込み期間Ｔ１２における動作を説明するための図である。
書込み期間Ｔ１２の時刻ｔ４１において、画素回路３０の対応する走査信号ＳｃｎがハイレベルとなりスイッチＳＷ２がオン状態となる。なお、図９には、画素回路３０が画像表示装置の１行目に配列されているものとして時刻ｔ４１を示している。するとこのときデータ線２０に供給されている画像信号に対応した電圧ＶｄａｔａがドライバトランジスタＱ１のゲートに印加される。そのため、保持コンデンサＣ１の容量と検出トリガコンデンサＣ２およびコンデンサＣＥの合成容量とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、電圧ＶＣ１は（式４）となる。
画素回路３０の書込み動作が終了した時刻ｔ４２において、対応する走査信号Ｓｃｎをローレベルに戻し、スイッチＳＷ２をオフ状態とする。また書込み期間の終了前の時刻ｔ４３において、検出トリガ信号Ｔｒｇを元の電圧に戻しておく。
（発光期間Ｔ１３）
図１０は、本発明の実施の形態における画像表示装置の発光期間Ｔ１３における動作を説明するための図である。
図１０は、本発明の実施の形態における画像表示装置の発光期間Ｔ１３における動作を説明するための図である。
発光期間Ｔ１３の最初の時刻ｔ４４において、イネーブル信号ＥｎｂｌをハイレベルとしスイッチＳＷ４をオン状態とする。保持コンデンサＣ１の電圧ＶＣ１、すなわちドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓは書込み期間においてしきい値電圧Ｖｔｈ以上の電圧に設定されている。このため、ドライバトランジスタＱ１には電圧Ｖｄａｔａに応じた電流が流れ、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させる。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、（式５）となる。
このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。
また、保持コンデンサＣ１の電圧によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の電圧が想定外の変動を起こさないように駆動する必要がある。そのために、本実施の形態では、図７に示したシーケンスにもとづき各トランジスタを制御することで、書込み動作時における各部の電圧変化を抑制でき、保持コンデンサＣ１の電圧を確実に制御することができる。
以上に説明したように、本実施の形態によっても、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適である。もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。
なお、本実施の形態においては、１フィールド期間を、しきい値検出期間Ｔ１１、書込み期間Ｔ１２、発光期間Ｔ１３を含む３つの期間に分割し、すべての画素回路３０を同期させて駆動する構成について説明した。しかし本発明はこれに限定されるものではない。図１１は、本実施の形態の変形例における画素回路の回路図である。図１１に示した画素回路は図６に示した画素回路と次のように異なる。すなわち、イネーブル線３４を行方向に配列された画素回路毎に独立に設け、検出トリガ線３５を行方向に配列された画素回路毎に独立に設けている。さらに、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するときにドライバトランジスタＱ１のゲートに参照電圧を与えるためのスイッチであるトランジスタＱ３および参照電圧線３６をさらに設けている。またトランジスタＱ３を制御する制御線２７も行方向に配列された画素回路毎に独立に設けている。このように構成することで、行方向に配列された画素回路３０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路３０に対してはそれぞれの書込み期間Ｔ１２の期間が重ならないように上記３つの期間の位相をずらして駆動することが可能となる。このように位相をずらして駆動することにより発光期間Ｔ１３の時間を長く設定することができる。
（実施の形態３）
図１２は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
図１２は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
本実施の形態における有機ＥＬ表示装置は、マトリクス状に配列された複数の画素回路４０と、走査線駆動回路４１と、データ線駆動回路１２と、電源線駆動回路４４とを備えている。走査線駆動回路４１は、画素回路４０に走査信号Ｓｃｎ、リセット信号Ｒｓｔ、マージ信号Ｍｒｇ、検出トリガ信号Ｔｒｇのそれぞれを供給する。データ線駆動回路１２は、画素回路４０に画像信号に対応したデータ信号Ｄａｔａを供給する。電源線駆動回路４４は、画素回路４０に電力を供給する。また、本実施の形態においても、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
走査線駆動回路４１は、図１２において行方向に配列された画素回路４０に対して、共通に接続された走査線５１にそれぞれ独立に走査信号Ｓｃｎを供給する。同じく行方向に配列された画素回路４０に対して、共通に接続されたリセット線５２にそれぞれ独立にリセット信号Ｒｓｔを供給する。同じく行方向に配列された画素回路４０に対して、共通に接続されたマージ線５３にそれぞれ独立にマージ信号Ｍｒｇを供給する。同じく行方向に配列された画素回路４０に対して、共通に接続された検出トリガ線５４にそれぞれ独立に検出トリガ信号Ｔｒｇを供給する。またデータ線駆動回路１２は、図１２において列方向に配列された画素回路４０に対して、共通に接続されたデータ線２０にそれぞれ独立にデータ信号Ｄａｔａを供給する。本実施の形態においては、走査線５１、リセット線５２、マージ線５３、検出トリガ線５４の数はそれぞれｎ本、データ線２０の数はｍ本である。
電源線駆動回路４４は、すべての画素回路４０に共通に接続された高電圧側電源線２４と低電圧側電源線２５に電力を供給する。また、すべての画素回路４０に共通に接続された参照電圧線５６に参照電圧を供給する。本実施の形態においては説明を簡単にするために参照電圧が０（Ｖ）であるとして説明するが、本発明はこれに限定されるものではない。
図１３は、本発明の実施の形態における画素回路４０の回路図である。なお、図１３において実施の形態１と同一の構成要素は同一の符号を付しており詳細な説明は省略する。
本実施の形態における画素回路４０は、有機ＥＬ素子Ｄ１、ドライバトランジスタＱ１、保持コンデンサＣ１および書込みスイッチであるトランジスタＱ２に加えて、トランジスタＱ３とトランジスタＱ５とを備えている。トランジスタＱ３は、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するときにドライバトランジスタＱ１のゲートに参照電圧を与えるための参照スイッチである。また、トランジスタＱ５は、保持コンデンサＣ１に電圧を書込む書込み期間において保持コンデンサＣ１とドライバトランジスタＱ１のソースとを切り離すための分離スイッチである。そして、実施の形態１と同様に、画素回路４０はドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するために、ドライバトランジスタＱ１のソース電圧Ｖｓを低下させるための電圧を供給する検出トリガ線５４および検出トリガコンデンサＣ２をさらに備えている。ここで、画素回路４０を構成するドライバトランジスタＱ１、トランジスタＱ２、Ｑ３、Ｑ５はすべてＮチャンネル薄膜トランジスタである。そしてこれらのドライバトランジスタＱ１、トランジスタＱ２、Ｑ３、Ｑ５はエンハンスメント型トランジスタであるものとして説明するが、本実施の形態においてもデプレション型トランジスタであってもよい。
本実施の形態における画素回路４０は、ドライバトランジスタＱ１のソースと低電圧側電源線２５との間に有機ＥＬ素子Ｄ１が接続され、ドライバトランジスタＱ１のドレインを高電圧側電源線２４に接続している。すなわち、ドライバトランジスタＱ１のドレインは高電圧側電源線２４に接続され、ドライバトランジスタＱ１のソースは有機ＥＬ素子Ｄ１のアノードに接続されている。有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば２０（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば０（Ｖ）である。
ドライバトランジスタＱ１のソースには、分離スイッチであるトランジスタＱ５を介して検出トリガコンデンサＣ２の一方の端子が接続されている。また検出トリガコンデンサＣ２の他方の端子には、ドライバトランジスタＱ１のソース電圧を変化させるための電圧を供給する検出トリガ線５４が接続されている。またドライバトランジスタＱ１のゲートには保持コンデンサＣ１の一方の端子が接続されている。そして保持コンデンサＣ１のもう一方の端子は、検出トリガコンデンサＣ２を介して検出トリガ線５４に接続されている。
ドライバトランジスタＱ１のゲートはトランジスタＱ２を介してデータ線２０に接続されている。ドライバトランジスタＱ１のゲートは参照スイッチであるトランジスタＱ３のドレインまたはソースを接続している。トランジスタＱ３のソースまたはドレインは参照電圧を印加するための参照電圧線５６に接続されている。そして、トランジスタＱ２のゲートは走査線５１に接続され、トランジスタＱ３のゲートはリセット線５２に接続され、トランジスタＱ５のゲートはマージ線５３に接続されている。
次に、本実施の形態における画素回路４０の動作について説明する。図１４は、本発明の実施の形態における画素回路４０の動作を示すタイミングチャートである。
本実施の形態においては、画素回路４０のそれぞれは１フィールド期間内に、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する動作、画像信号に対応したデータ信号Ｄａｔａを保持コンデンサＣ１に書込む動作、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる動作を行う。しきい値電圧Ｖｔｈを検出する期間をしきい値検出期間Ｔ２１、データ信号Ｄａｔａを書込む期間を書込み期間Ｔ２２、有機ＥＬ素子Ｄ１を発光させる期間を発光期間Ｔ２３として、以下に動作の詳細を説明する。なお、しきい値検出期間Ｔ２１、書込み期間Ｔ２２、発光期間Ｔ２３は画素回路４０のそれぞれに対して定義されるものであり、すべての画素回路４０に対して上記３つの期間の位相を一致させる必要はない。本実施の形態においては、行方向に配列された画素回路４０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路４０に対してはそれぞれの書込み期間Ｔ２２が重ならないように上記３つの期間の位相をずらして駆動している。このように位相をずらして駆動することにより発光期間Ｔ２３の時間を長く設定できるので、画像表示輝度を向上する上で望ましい。
（しきい値検出期間Ｔ２１）
図１５は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ２１における動作を説明するための図である。なお図１５には、説明のために、図１３のトランジスタＱ２をスイッチＳＷ２で置き換え、トランジスタＱ３をスイッチＳＷ３で置き換え、トランジスタＱ５をスイッチＳＷ５で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
図１５は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ２１における動作を説明するための図である。なお図１５には、説明のために、図１３のトランジスタＱ２をスイッチＳＷ２で置き換え、トランジスタＱ３をスイッチＳＷ３で置き換え、トランジスタＱ５をスイッチＳＷ５で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
しきい値検出期間Ｔ２１の最初の時刻ｔ５１では、マージ信号ＭｒｇをハイレベルとしてスイッチＳＷ５をオン状態にし、時刻ｔ５２において、リセット信号ＲｓｔをハイレベルにしてスイッチＳＷ３をオン状態とする。するとドライバトランジスタＱ１のゲートには参照電圧０（Ｖ）が印加されるのでドライバトランジスタＱ１はオフ状態となる。従って有機ＥＬ素子Ｄ１には電流は流れず、有機ＥＬ素子Ｄ１はコンデンサＣＥとして働く。またドライバトランジスタＱ１のソース電圧Ｖｓは有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆとなる。そして時刻ｔ５３において、検出トリガ信号Ｔｒｇを電圧ΔＶだけ低下させる。すると、検出トリガコンデンサＣ２の容量と保持コンデンサＣ１およびコンデンサＣＥの合成容量とにより電圧ΔＶを容量分割した電圧だけドライバトランジスタＱ１のソース電圧Ｖｓが低下する。そして実施の形態１と同様にソース電圧Ｖｓは（式１）となる。
その結果、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈ以上となるので、ドライバトランジスタＱ１がオン状態となる。すると、保持コンデンサＣ１およびコンデンサＣＥの電荷が放電されるとともに、検出トリガコンデンサＣ２が充電され、ソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、ドライバトランジスタＱ１のソース電圧Ｖｓは、（式２）となり、保持コンデンサＣ１の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。このようにして保持コンデンサＣ１、検出トリガコンデンサＣ２、コンデンサＣＥには電圧Ｖｔｈが保持される。
ここで、ドライバトランジスタＱ１がデプレション型のトランジスタである場合でも、実施の形態１で説明したように、デプレション型トランジスタのしきい値を検出できる。
そして時刻ｔ５４においてマージ信号ＭｒｇをローレベルとしてスイッチＳＷ５をオフ状態とし、時刻ｔ５５においてリセット信号ＲｓｔをローレベルとしてスイッチＳＷ３をオフ状態とする。
（書込み期間Ｔ２２）
図１６は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２２における動作を説明するための図である。
図１６は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２２における動作を説明するための図である。
書込み期間Ｔ２２の時刻ｔ６１において、走査信号ＳｃｎがハイレベルとなりスイッチＳＷ２がオン状態となる。するとこのときデータ線２０に供給されている画像信号に対応した電圧ＶｄａｔａがドライバトランジスタＱ１のゲートに印加される。そのため、保持コンデンサＣ１と検出トリガコンデンサＣ２とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
となる。
画素回路４０の書込み動作が終了した時刻ｔ６２において走査信号Ｓｃｎをローレベルに戻しスイッチＳＷ２をオフ状態とする。その後の時刻ｔ６３において、検出トリガ信号Ｔｒｇを元の電圧に戻しておく。
（発光期間Ｔ２３）
図１７は、本発明の実施の形態における画像表示装置の発光期間Ｔ２３における動作を説明するための図である。
図１７は、本発明の実施の形態における画像表示装置の発光期間Ｔ２３における動作を説明するための図である。
時刻ｔ７１において、マージ信号ＭｒｇをハイレベルとしスイッチＳＷ５をオン状態とする。すると保持コンデンサＣ１の電圧ＶＣ１がドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとなる。電圧ＶＣ１は書込み期間においてしきい値電圧Ｖｔｈ以上の電圧に設定されているため、ドライバトランジスタＱ１には画像信号に対応した電圧Ｖｄａｔａに応じた電流が流れ、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させる。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、
となり、しきい値電圧Ｖｔｈの影響を受けない。なお、βは（式６）で決まる係数である。
なお、発光期間Ｔ２３において、スイッチＳＷ５、すなわちトランジスタＱ５をオン状態としておくとトランジスタＱ５のしきい値電圧が変化してオン特性が悪化する。このため、ドライバトランジスタＱ１のソース電位が、保持コンデンサＣ１と検出トリガコンデンサＣ２の接続ノードに十分充電された時刻ｔ７２において、マージ信号ＭｒｇをローレベルとしスイッチＳＷ５をオフ状態としておくことが望ましい。なお、スイッチＳＷ５をオフ状態としても各部の電圧は変化せず、有機ＥＬ素子Ｄ１の発光に影響を与えることはない。
このように、本実施の形態においても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。
また、本実施の形態における画素回路は、有機ＥＬ素子Ｄ１に直列に接続される素子はドライバトランジスタＱ１のみであるため電力の損失が少なく、効率のよい画像表示装置を提供することができる。
また、保持コンデンサＣ１の電圧によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の電圧が想定外の変動を起こさないように駆動する必要がある。そのために、図１４に示したシーケンスにもとづき各トランジスタを制御することで保持コンデンサＣ１の電圧を確実に制御することができる。
以上に説明したように、本実施の形態によっても、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路４０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適である。もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。
なお、本実施の形態においては、行方向に配列された画素回路４０に対してはしきい値検出期間Ｔ２１、書込み期間Ｔ２２、発光期間Ｔ２３の３つの期間の位相を一致させ、列方向に配列された画素回路４０に対してはそれぞれの書込み期間Ｔ２２の期間が重ならないように上記３つの期間の位相をずらして駆動する構成について説明した。このように位相をずらして駆動することにより発光期間Ｔ２３の時間を長く設定することができる。しかし本発明はこれに限定されるものではない。図１８は、本実施の形態の変形例における画素回路の回路図である。図１８に示した画素回路では、１フィールド期間を、しきい値検出期間Ｔ２１、書込み期間Ｔ２２、発光期間Ｔ２３を含む３つの期間に分割し、すべての画素回路４０を同期させて駆動することになる。
図１８に示した画素回路は図１３に示した画素回路と次の点が異なる。すなわち、検出トリガ線５４をすべての画素回路に共通とし、マージ線５３をすべての画素回路に共通としている。さらに、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するときにデータ線２０の電圧を参照電圧とし、ドライバトランジスタＱ１のゲートに参照電圧を与えるための参照スイッチであるトランジスタＱ３および参照電圧線を省略している。このように構成することにより画素回路の構成が簡略化されるので、高精細度の画像表示装置を作成する上で有利である。
なお、上述した各実施の形態において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
本発明の画像表示装置によれば、ドライバトランジスタのソースに電流発光素子を接続した画素回路を、Ｎチャンネル型トランジスタのみを用いて画素回路を構成することが可能となり、電流発光素子を用いたアクティブマトリクス型の画像表示装置として有用である。
この発明は、電流発光素子を用いたアクティブマトリクス型の画像表示装置に関する。
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として期待されている。
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリクス方式とアクティブマトリクス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、電流発光素子を駆動するドライバトランジスタを有機ＥＬ素子毎に備えた画素回路を配列したアクティブマトリクス型の有機ＥＬ表示装置の開発が盛んに行われている。
ドライバトランジスタおよびその周辺回路は、一般に薄膜トランジスタを用いて形成される。また、薄膜トランジスタにはポリシリコンを用いたものとアモルファスシリコンを用いたものとがある。アモルファスシリコン薄膜トランジスタは移動度が小さくしきい値電圧の経時変化が大きいという弱点があるものの、移動度の均一性がよく、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、アモルファスシリコン薄膜トランジスタの弱点であるしきい値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、薄膜トランジスタのしきい値電圧が変化した場合であっても、発光素子に流す電流量はしきい値電圧の影響を受けず、安定した画像表示が可能な画素回路を備えた有機ＥＬ表示装置が開示されている。
しかしながら、特許文献１に記載の画素回路によれば、多数の有機ＥＬ素子のカソードが接続されているコモン線をパルス駆動する必要がある。多数の有機ＥＬ素子は大きな静電容量成分を持つため、コモン線をパルス駆動すると瞬間的に大電流が流れる。そのため、コモン線を駆動する回路の負担が大きく、大型の画像表示装置には適さないという課題があった。
また、特許文献１に記載の画素回路は、しきい値電圧が正であるエンハンスメント型トランジスタをドライバトランジスタとして用いることを前提とした駆動回路である。このため、しきい値電圧が負であるデプレション型トランジスタをドライバトランジスタとして用いることができなかった。しかしながら薄膜トランジスタの製造上の自由度を広げ、またしきい値電圧の経時変化にも対応するためには、エンハンスメント型およびデプレション型のいずれのトランジスタであっても動作することが望ましい。
また、大型の画像表示装置用のアモルファスシリコン薄膜トランジスタとしてはＮチャンネル型トランジスタのみが実用化されていることから、Ｎチャンネル型トランジスタのみを用いた画像回路を構成することが必要である。さらに、有機ＥＬ素子を容易に製造するために、ドライバトランジスタのソースに有機ＥＬ素子のアノードを接続し、各画像回路の有機ＥＬ素子のカソードを共通電極に接続できる回路構成が望ましい。
特開２００４−２９５１３１号公報
本発明は、電流発光素子と、電流発光素子に電流を流すドライバトランジスタと、ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列した画像表示装置である。各画素回路を構成するトランジスタはＮチャンネル型トランジスタであり、各画素回路はドライバトランジスタのソース電圧を変化させるための電圧を供給する検出トリガ線および検出トリガコンデンサをさらに備える。ドライバトランジスタのソースに検出トリガコンデンサの一方の端子を接続し、検出トリガコンデンサの他方の端子に検出トリガ線を接続する。この構成により、ドライバトランジスタのソースに電流発光素子を接続した画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することができる。
また本発明の画像表示装置の各画素回路は、ドライバトランジスタのソースと低電圧側電源線との間に電流発光素子が接続され、ドライバトランジスタのドレインと高電圧側電源線との間に接続されたイネーブルスイッチを備えてもよい。この構成により、イネーブルスイッチを利用して書込み動作時における電圧変化を抑制でき、保持コンデンサの電圧を確実に制御することができる。
また本発明の画像表示装置の各画素回路は、検出トリガコンデンサに接続された分離スイッチをさらに備え、ドライバトランジスタのソースに分離スイッチを介して検出トリガコンデンサの一方の端子を接続した構成であってもよい。この構成により、有機ＥＬ素子に直列に接続される素子はドライバトランジスタのみとできるため、電力の損失を低減できるとともに、保持コンデンサの電圧を確実に制御することができる。
また本発明の画像表示装置の各画素回路は、ドライバトランジスタのソースと低電圧側電源線との間に電流発光素子が接続され、ドライバトランジスタのドレインを高電圧側電源線に接続した構成である。この構成により、有機ＥＬ素子に直列に接続される素子はドライバトランジスタのみであるため、電力の損失が少なく、効率のよい画像表示装置を提供することができる。
さらに本発明の画像表示装置の各画素回路は、参照スイッチをさらに備え、ドライバトランジスタのゲートに参照スイッチの一方の端子を接続し、参照スイッチの他方の端子に参照電圧を印加するための参照電圧線を接続した構成であってもよい。この構成により、発光期間の時間を長く設定することができる。
以下、本発明の実施の形態におけるアクティブマトリクス型の画像表示装置について、図面を用いて説明する。なおここでは画像表示装置として、薄膜トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明するが、本発明は、流す電流量によって輝度を制御する発光素子を用いたアクティブマトリクス型の画像表示装置全般に適用可能である。
（実施の形態１）
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
本実施の形態における有機ＥＬ表示装置は、マトリクス状に配列された複数の画素回路１０と、走査線駆動回路１１と、データ線駆動回路１２と、制御線駆動回路１３と、電源線駆動回路１４とを備えている。走査線駆動回路１１は、画素回路１０に走査信号Ｓｃｎを供給する。データ線駆動回路１２は、画素回路１０に画像信号に対応したデータ信号Ｄａｔａを供給する。制御線駆動回路１３は、画素回路１０に検出トリガ信号Ｔｒｇを供給する。そして、電源線駆動回路１４は、画素回路１０に電力を供給する。また、本実施の形態においては、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
走査線駆動回路１１は、図１において行方向に配列された画素回路１０に共通に接続された走査線２１にそれぞれ独立に走査信号Ｓｃｎを供給する。またデータ線駆動回路１２は、図１において列方向に配列された画素回路１０に共通に接続されたデータ線２０にそれぞれ独立にデータ信号Ｄａｔａを供給する。本実施の形態においては、走査線２１の数はｎ本、データ線２０の数はｍ本である。
制御線駆動回路１３は、すべての画素回路１０に共通に接続された検出トリガ線２３に検出トリガ信号Ｔｒｇをそれぞれ供給する。電源線駆動回路１４は、すべての画素回路１０に共通に接続された高電圧側電源線２４と低電圧側電源線２５とに電力を供給する。
図２は、本実施の形態における画素回路１０の回路図である。
画素回路１０は、電流発光素子である有機ＥＬ素子Ｄ１と、ドライバトランジスタＱ１と、保持コンデンサＣ１と、トランジスタＱ２とを備えている。ドライバトランジスタＱ１は、有機ＥＬ素子Ｄ１に電流を流すことで有機ＥＬ素子Ｄ１を発光させる。保持コンデンサＣ１は、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する。また、トランジスタＱ２は、画像信号に応じた電圧を保持コンデンサＣ１に書込むための書込みスイッチである。
また、画素回路１０は、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するために、ドライバトランジスタＱ１のソース電圧Ｖｓを低下させるための電圧、すなわち検出トリガ信号Ｔｒｇを供給する検出トリガ線２３および検出トリガコンデンサＣ２をさらに備えている。
ここで、画素回路１０を構成するドライバトランジスタＱ１およびトランジスタＱ２はいずれもＮチャンネル薄膜トランジスタである。そしてこれらのドライバトランジスタＱ１、トランジスタＱ２はエンハンスメント型トランジスタであるものとして説明するが、デプレション型トランジスタであってもよい。
ドライバトランジスタＱ１のソースと低電圧側電源線２５との間に有機ＥＬ素子Ｄ１が接続され、ドライバトランジスタＱ１のドレインには高電圧側電源線２４が接続されている。ドライバトランジスタＱ１のソースは有機ＥＬ素子Ｄ１のアノードに接続され、有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば２０（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば０（Ｖ）である。
ドライバトランジスタＱ１のゲートとソースとの間には保持コンデンサＣ１が接続されている。トランジスタＱ２のドレインまたはソースはドライバトランジスタＱ１のゲートに接続され、トランジスタＱ２のソースまたはドレインはデータ線２０に接続され、トランジスタＱ２のゲートは走査線２１に接続されている。ドライバトランジスタＱ１のソースに検出トリガコンデンサＣ２の一方の端子が接続され、検出トリガコンデンサＣ２の他方の端子は検出トリガ線２３に接続されている。
次に、本実施の形態における画素回路１０の動作について説明する。図３は、本発明の実施の形態における画素回路１０の動作を示すタイミングチャートである。本実施の形態においては、便宜上しきい値検出期間Ｔ１と書込み発光期間Ｔ２とする２つの期間に分割してそれぞれの有機ＥＬ素子Ｄ１を駆動する。しきい値検出期間Ｔ１では、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する。書込み発光期間Ｔ２では、画像信号に応じた電圧を保持コンデンサＣ１に書込むとともに、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる。以下、それぞれの期間における画素回路１０の動作を詳細に説明する。
（しきい値検出期間Ｔ１）
図４は、本実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２をスイッチＳＷ２で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
図４は、本実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２をスイッチＳＷ２で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
しきい値検出期間Ｔ１の最初の時刻ｔ１１では、走査信号ＳｃｎがハイレベルになりスイッチＳＷ２がオン状態となる。このとき、ドライバトランジスタＱ１のゲートにはデータ信号Ｄａｔａとして０（Ｖ）が印加されている。このため、ドライバトランジスタＱ１はオフ状態となる。従って有機ＥＬ素子Ｄ１には電流は流れず、有機ＥＬ素子Ｄ１はコンデンサＣＥとして働く。またドライバトランジスタＱ１のソース電圧Ｖｓは有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆとなる。
次に、時刻ｔ１２において、検出トリガ信号Ｔｒｇを電圧ΔＶだけ低下させる。すると、ドライバトランジスタＱ１のソース電圧Ｖｓは、検出トリガコンデンサＣ２の容量と保持コンデンサＣ１およびコンデンサＣＥの合成容量とにより電圧ΔＶを容量分割した電圧だけ低下する。すなわち、ドライバトランジスタＱ１のソース電圧Ｖｓは、
となる。例えば、有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆ＝２（Ｖ）、コンデンサの容量比が、Ｃ１：Ｃ２：ＣＥ＝１：１：２、電圧ΔＶ＝３０（Ｖ）と仮定すると、ドライバトランジスタＱ１のソース電圧Ｖｓ＝−５．５（Ｖ）となる。
その結果、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈ以上となるので、ドライバトランジスタＱ１がオン状態となる。すると、保持コンデンサＣ１およびコンデンサＣＥの電荷が放電されるとともに、検出トリガコンデンサＣ２が充電され、ソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、ドライバトランジスタＱ１のソース電圧Ｖｓは、
となる。すなわち、保持コンデンサＣ１の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。このようにして保持コンデンサＣ１、検出トリガコンデンサＣ２、コンデンサＣＥには電圧Ｖｔｈが保持される。
ここで、ドライバトランジスタＱ１がデプレション型のトランジスタである場合を考える。しきい値電圧Ｖｔｈが負である場合、電圧−Ｖｔｈが高電圧側電源線の電位以下であり、かつ、
であれば、デプレション型トランジスタのしきい値を検出できることがわかる。例えば、有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆ＝２（Ｖ）で、高電圧側電源線の電位が２０（Ｖ）であると仮定すると、−２（Ｖ）のしきい値電圧Ｖｔｈを検出することが可能である。さらに低いしきい値電圧を検出する場合には、しきい値検出期間Ｔ１におけるデータ線２０の電圧を低くすればよい。
そしてしきい値検出期間Ｔ１の終了前の時刻ｔ１３において走査信号ＳｃｎをローレベルとしてスイッチＳＷ２をオフ状態とする。
（書込み発光期間Ｔ２）
書込み発光期間Ｔ２では、時刻ｔ２１において、画素回路１０の対応する走査信号ＳｃｎがハイレベルとなりスイッチＳＷ２がオン状態となる。するとこのときデータ線２０に供給されている画像信号に対応した電圧ＶｄａｔａがドライバトランジスタＱ１のゲートに印加される。そのため、保持コンデンサＣ１の容量と検出トリガコンデンサＣ２およびコンデンサＣＥの合成容量とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
書込み発光期間Ｔ２では、時刻ｔ２１において、画素回路１０の対応する走査信号ＳｃｎがハイレベルとなりスイッチＳＷ２がオン状態となる。するとこのときデータ線２０に供給されている画像信号に対応した電圧ＶｄａｔａがドライバトランジスタＱ１のゲートに印加される。そのため、保持コンデンサＣ１の容量と検出トリガコンデンサＣ２およびコンデンサＣＥの合成容量とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
となる。このようにして保持コンデンサＣ１への書込み動作が行われる。
画素回路１０の書込み動作が終了した時刻ｔ２２において、対応する走査信号Ｓｃｎをローレベルに戻し、スイッチＳＷ２をオフ状態とする。
この後、保持コンデンサＣ１の電圧ＶＣ１、すなわちドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓはしきい値電圧Ｖｔｈ以上の電圧に設定されているため、ドライバトランジスタＱ１には電圧Ｖｄａｔａに応じた電流が流れ、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させる。
このような書込み動作を行った後、書込み発光期間Ｔ２の終了前の時刻ｔ２３において、検出トリガ信号Ｔｒｇを元の電圧に戻しておく。
ところで、以上のような動作において、有機ＥＬ素子Ｄ１を発光させるとき、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、
となる。なお、βはドライバトランジスタＱ１の移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、
で表わされる。
このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。
以上に説明したように、本実施の形態によれば、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適である。もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。また、本実施の形態は、しきい値電圧Ｖｔｈの変動による影響を抑制するために検出トリガ信号を利用した手法であるため、例えば電源電圧を変化させるような手法に比べて簡易な制御で実現でき、また検出トリガ信号のように小電流で制御できるため電圧変動による影響も受けることがない。
（実施の形態２）
図５は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。また、図６は、本発明の実施の形態における画素回路３０の回路図である。実施の形態１との比較において、本実施の形態の有機ＥＬ表示装置は、画素回路３０に、検出トリガ信号Ｔｒｇに加えてイネーブル信号Ｅｎｂｌを供給する制御線駆動回路３３を備えている。また、本実施の形態では、各画素回路３０が、保持コンデンサＣ１に電圧を書込む書込み期間において有機ＥＬ素子Ｄ１に電流を流す電流経路を切断するためのイネーブルスイッチであるトランジスタＱ４を備えている。なお、実施の形態１と同一の構成要素は同一の符号を付しており詳細な説明は省略する。また本実施の形態においても、画素回路３０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
図５は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。また、図６は、本発明の実施の形態における画素回路３０の回路図である。実施の形態１との比較において、本実施の形態の有機ＥＬ表示装置は、画素回路３０に、検出トリガ信号Ｔｒｇに加えてイネーブル信号Ｅｎｂｌを供給する制御線駆動回路３３を備えている。また、本実施の形態では、各画素回路３０が、保持コンデンサＣ１に電圧を書込む書込み期間において有機ＥＬ素子Ｄ１に電流を流す電流経路を切断するためのイネーブルスイッチであるトランジスタＱ４を備えている。なお、実施の形態１と同一の構成要素は同一の符号を付しており詳細な説明は省略する。また本実施の形態においても、画素回路３０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
制御線駆動回路３３は、図５に示すように、すべての画素回路３０に共通に接続されたイネーブル線２２および検出トリガ線２３にイネーブル信号Ｅｎｂｌおよび検出トリガ信号Ｔｒｇをそれぞれ供給する。
また、図６に示すように、本実施の形態における画素回路３０は、ドライバトランジスタＱ１のドレインと高電圧側電源線２４との間にイネーブルスイッチであるトランジスタＱ４が接続されている。そして、トランジスタＱ４のゲートはイネーブル線２２に接続されている。すなわち、トランジスタＱ４のドレインは高電圧側電源線２４に接続され、トランジスタＱ４のソースはドライバトランジスタＱ１のドレインに接続されている。ドライバトランジスタＱ１のソースは有機ＥＬ素子Ｄ１のアノードに接続されている。有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば２０（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば０（Ｖ）である。
また、実施の形態１と同様に、画素回路３０は、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する保持コンデンサＣ１と、画像信号に応じた電圧を保持コンデンサＣ１に書込むためのトランジスタＱ２と、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するための検出トリガコンデンサＣ２とを備えている。
ここで、画素回路３０を構成するドライバトランジスタＱ１、トランジスタＱ２、Ｑ４はすべてＮチャンネル薄膜トランジスタである。そしてこれらのドライバトランジスタＱ１、トランジスタＱ２、Ｑ４はエンハンスメント型トランジスタであるものとして説明するが、デプレション型トランジスタであってもよい。
次に、本実施の形態における画素回路３０の動作について説明する。図７は、本発明の実施の形態における画素回路３０の動作を示すタイミングチャートである。
本実施の形態においては、１フィールド期間を、便宜上しきい値検出期間Ｔ１１、書込み期間Ｔ１２および発光期間Ｔ１３を含む３つの期間に分割してそれぞれの有機ＥＬ素子Ｄ１を駆動する。しきい値検出期間Ｔ１１では、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する。書込み期間Ｔ１２では、画像信号に応じた電圧を保持コンデンサＣ１に書込む。そして発光期間Ｔ１３では、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる。以下、それぞれの期間における画素回路３０の動作を詳細に説明する。
（しきい値検出期間Ｔ１１）
図８は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１１における動作を説明するための図である。なお図８には、説明のために、図６のトランジスタＱ２をスイッチＳＷ２で置き換え、トランジスタＱ４をスイッチＳＷ４で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
図８は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１１における動作を説明するための図である。なお図８には、説明のために、図６のトランジスタＱ２をスイッチＳＷ２で置き換え、トランジスタＱ４をスイッチＳＷ４で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
しきい値検出期間Ｔ１１の最初の時刻ｔ３１では、イネーブル信号ＥｎｂｌがハイレベルであるのでスイッチＳＷ４はオン状態である。また走査信号ＳｃｎがハイレベルになりスイッチＳＷ２もオン状態になりドライバトランジスタＱ１のゲートにはデータ信号Ｄａｔａとして０（Ｖ）が印加される。このため、ドライバトランジスタＱ１はオフ状態となる。従って有機ＥＬ素子Ｄ１には電流は流れず、有機ＥＬ素子Ｄ１はコンデンサＣＥとして働く。またドライバトランジスタＱ１のソース電圧Ｖｓは有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆとなる。
次に、時刻ｔ３２において、検出トリガ信号Ｔｒｇを電圧ΔＶだけ低下させる。すると、検出トリガコンデンサＣ２の容量と保持コンデンサＣ１およびコンデンサＣＥの合成容量とにより電圧ΔＶを容量分割した電圧だけドライバトランジスタＱ１のソース電圧Ｖｓが低下する。そして実施の形態１と同様にソース電圧Ｖｓは（式１）となる。
その結果、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈ以上となるので、ドライバトランジスタＱ１がオン状態となる。すると、保持コンデンサＣ１およびコンデンサＣＥの電荷が放電されるとともに、検出トリガコンデンサＣ２が充電され、ソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、ドライバトランジスタＱ１のソース電圧Ｖｓは（式２）となり、保持コンデンサＣ１の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。このようにして保持コンデンサＣ１、検出トリガコンデンサＣ２、コンデンサＣＥには電圧Ｖｔｈが保持される。
ここで、ドライバトランジスタＱ１がデプレション型のトランジスタである場合でも、実施の形態１で説明したように、デプレション型トランジスタのしきい値を検出できる。
そしてしきい値検出期間Ｔ１１の終了前の時刻ｔ３３において、イネーブル信号ＥｎｂｌをローレベルとしてスイッチＳＷ４をオフ状態とし、時刻ｔ３４において走査信号ＳｃｎをローレベルとしてスイッチＳＷ２をオフ状態とする。
（書込み期間Ｔ１２）
図９は、本発明の実施の形態における画像表示装置の書込み期間Ｔ１２における動作を説明するための図である。
図９は、本発明の実施の形態における画像表示装置の書込み期間Ｔ１２における動作を説明するための図である。
書込み期間Ｔ１２の時刻ｔ４１において、画素回路３０の対応する走査信号ＳｃｎがハイレベルとなりスイッチＳＷ２がオン状態となる。なお、図９には、画素回路３０が画像表示装置の１行目に配列されているものとして時刻ｔ４１を示している。するとこのときデータ線２０に供給されている画像信号に対応した電圧ＶｄａｔａがドライバトランジスタＱ１のゲートに印加される。そのため、保持コンデンサＣ１の容量と検出トリガコンデンサＣ２およびコンデンサＣＥの合成容量とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、電圧ＶＣ１は（式４）となる。
画素回路３０の書込み動作が終了した時刻ｔ４２において、対応する走査信号Ｓｃｎをローレベルに戻し、スイッチＳＷ２をオフ状態とする。また書込み期間の終了前の時刻ｔ４３において、検出トリガ信号Ｔｒｇを元の電圧に戻しておく。
（発光期間Ｔ１３）
図１０は、本発明の実施の形態における画像表示装置の発光期間Ｔ１３における動作を説明するための図である。
図１０は、本発明の実施の形態における画像表示装置の発光期間Ｔ１３における動作を説明するための図である。
発光期間Ｔ１３の最初の時刻ｔ４４において、イネーブル信号ＥｎｂｌをハイレベルとしスイッチＳＷ４をオン状態とする。保持コンデンサＣ１の電圧ＶＣ１、すなわちドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓは書込み期間においてしきい値電圧Ｖｔｈ以上の電圧に設定されている。このため、ドライバトランジスタＱ１には電圧Ｖｄａｔａに応じた電流が流れ、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させる。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、（式５）となる。
このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。
また、保持コンデンサＣ１の電圧によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の電圧が想定外の変動を起こさないように駆動する必要がある。そのために、本実施の形態では、図７に示したシーケンスにもとづき各トランジスタを制御することで、書込み動作時における各部の電圧変化を抑制でき、保持コンデンサＣ１の電圧を確実に制御することができる。
以上に説明したように、本実施の形態によっても、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適である。もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。
なお、本実施の形態においては、１フィールド期間を、しきい値検出期間Ｔ１１、書込み期間Ｔ１２、発光期間Ｔ１３を含む３つの期間に分割し、すべての画素回路３０を同期させて駆動する構成について説明した。しかし本発明はこれに限定されるものではない。図１１は、本実施の形態の変形例における画素回路の回路図である。図１１に示した画素回路は図６に示した画素回路と次のように異なる。すなわち、イネーブル線３４を行方向に配列された画素回路毎に独立に設け、検出トリガ線３５を行方向に配列された画素回路毎に独立に設けている。さらに、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するときにドライバトランジスタＱ１のゲートに参照電圧を与えるためのスイッチであるトランジスタＱ３および参照電圧線３６をさらに設けている。またトランジスタＱ３を制御する制御線２７も行方向に配列された画素回路毎に独立に設けている。このように構成することで、行方向に配列された画素回路３０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路３０に対してはそれぞれの書込み期間Ｔ１２の期間が重ならないように上記３つの期間の位相をずらして駆動することが可能となる。このように位相をずらして駆動することにより発光期間Ｔ１３の時間を長く設定することができる。
（実施の形態３）
図１２は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
図１２は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
本実施の形態における有機ＥＬ表示装置は、マトリクス状に配列された複数の画素回路４０と、走査線駆動回路４１と、データ線駆動回路１２と、電源線駆動回路４４とを備えている。走査線駆動回路４１は、画素回路４０に走査信号Ｓｃｎ、リセット信号Ｒｓｔ、マージ信号Ｍｒｇ、検出トリガ信号Ｔｒｇのそれぞれを供給する。データ線駆動回路１２は、画素回路４０に画像信号に対応したデータ信号Ｄａｔａを供給する。電源線駆動回路４４は、画素回路４０に電力を供給する。また、本実施の形態においても、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
走査線駆動回路４１は、図１２において行方向に配列された画素回路４０に対して、共通に接続された走査線５１にそれぞれ独立に走査信号Ｓｃｎを供給する。同じく行方向に配列された画素回路４０に対して、共通に接続されたリセット線５２にそれぞれ独立にリセット信号Ｒｓｔを供給する。同じく行方向に配列された画素回路４０に対して、共通に接続されたマージ線５３にそれぞれ独立にマージ信号Ｍｒｇを供給する。同じく行方向に配列された画素回路４０に対して、共通に接続された検出トリガ線５４にそれぞれ独立に検出トリガ信号Ｔｒｇを供給する。またデータ線駆動回路１２は、図１２において列方向に配列された画素回路４０に対して、共通に接続されたデータ線２０にそれぞれ独立にデータ信号Ｄａｔａを供給する。本実施の形態においては、走査線５１、リセット線５２、マージ線５３、検出トリガ線５４の数はそれぞれｎ本、データ線２０の数はｍ本である。
電源線駆動回路４４は、すべての画素回路４０に共通に接続された高電圧側電源線２４と低電圧側電源線２５に電力を供給する。また、すべての画素回路４０に共通に接続された参照電圧線５６に参照電圧を供給する。本実施の形態においては説明を簡単にするために参照電圧が０（Ｖ）であるとして説明するが、本発明はこれに限定されるものではない。
図１３は、本発明の実施の形態における画素回路４０の回路図である。なお、図１３において実施の形態１と同一の構成要素は同一の符号を付しており詳細な説明は省略する。
本実施の形態における画素回路４０は、有機ＥＬ素子Ｄ１、ドライバトランジスタＱ１、保持コンデンサＣ１および書込みスイッチであるトランジスタＱ２に加えて、トランジスタＱ３とトランジスタＱ５とを備えている。トランジスタＱ３は、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するときにドライバトランジスタＱ１のゲートに参照電圧を与えるための参照スイッチである。また、トランジスタＱ５は、保持コンデンサＣ１に電圧を書込む書込み期間において保持コンデンサＣ１とドライバトランジスタＱ１のソースとを切り離すための分離スイッチである。そして、実施の形態１と同様に、画素回路４０はドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するために、ドライバトランジスタＱ１のソース電圧Ｖｓを低下させるための電圧を供給する検出トリガ線５４および検出トリガコンデンサＣ２をさらに備えている。ここで、画素回路４０を構成するドライバトランジスタＱ１、トランジスタＱ２、Ｑ３、Ｑ５はすべてＮチャンネル薄膜トランジスタである。そしてこれらのドライバトランジスタＱ１、トランジスタＱ２、Ｑ３、Ｑ５はエンハンスメント型トランジスタであるものとして説明するが、本実施の形態においてもデプレション型トランジスタであってもよい。
本実施の形態における画素回路４０は、ドライバトランジスタＱ１のソースと低電圧側電源線２５との間に有機ＥＬ素子Ｄ１が接続され、ドライバトランジスタＱ１のドレインを高電圧側電源線２４に接続している。すなわち、ドライバトランジスタＱ１のドレインは高電圧側電源線２４に接続され、ドライバトランジスタＱ１のソースは有機ＥＬ素子Ｄ１のアノードに接続されている。有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば２０（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば０（Ｖ）である。
ドライバトランジスタＱ１のソースには、分離スイッチであるトランジスタＱ５を介して検出トリガコンデンサＣ２の一方の端子が接続されている。また検出トリガコンデンサＣ２の他方の端子には、ドライバトランジスタＱ１のソース電圧を変化させるための電圧を供給する検出トリガ線５４が接続されている。またドライバトランジスタＱ１のゲートには保持コンデンサＣ１の一方の端子が接続されている。そして保持コンデンサＣ１のもう一方の端子は、検出トリガコンデンサＣ２を介して検出トリガ線５４に接続されている。
ドライバトランジスタＱ１のゲートはトランジスタＱ２を介してデータ線２０に接続されている。ドライバトランジスタＱ１のゲートは参照スイッチであるトランジスタＱ３のドレインまたはソースを接続している。トランジスタＱ３のソースまたはドレインは参照電圧を印加するための参照電圧線５６に接続されている。そして、トランジスタＱ２のゲートは走査線５１に接続され、トランジスタＱ３のゲートはリセット線５２に接続され、トランジスタＱ５のゲートはマージ線５３に接続されている。
次に、本実施の形態における画素回路４０の動作について説明する。図１４は、本発明の実施の形態における画素回路４０の動作を示すタイミングチャートである。
本実施の形態においては、画素回路４０のそれぞれは１フィールド期間内に、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する動作、画像信号に対応したデータ信号Ｄａｔａを保持コンデンサＣ１に書込む動作、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる動作を行う。しきい値電圧Ｖｔｈを検出する期間をしきい値検出期間Ｔ２１、データ信号Ｄａｔａを書込む期間を書込み期間Ｔ２２、有機ＥＬ素子Ｄ１を発光させる期間を発光期間Ｔ２３として、以下に動作の詳細を説明する。なお、しきい値検出期間Ｔ２１、書込み期間Ｔ２２、発光期間Ｔ２３は画素回路４０のそれぞれに対して定義されるものであり、すべての画素回路４０に対して上記３つの期間の位相を一致させる必要はない。本実施の形態においては、行方向に配列された画素回路４０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路４０に対してはそれぞれの書込み期間Ｔ２２が重ならないように上記３つの期間の位相をずらして駆動している。このように位相をずらして駆動することにより発光期間Ｔ２３の時間を長く設定できるので、画像表示輝度を向上する上で望ましい。
（しきい値検出期間Ｔ２１）
図１５は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ２１における動作を説明するための図である。なお図１５には、説明のために、図１３のトランジスタＱ２をスイッチＳＷ２で置き換え、トランジスタＱ３をスイッチＳＷ３で置き換え、トランジスタＱ５をスイッチＳＷ５で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
図１５は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ２１における動作を説明するための図である。なお図１５には、説明のために、図１３のトランジスタＱ２をスイッチＳＷ２で置き換え、トランジスタＱ３をスイッチＳＷ３で置き換え、トランジスタＱ５をスイッチＳＷ５で置き換えている。また、有機ＥＬ素子Ｄ１をコンデンサＣＥに置き換えている。
しきい値検出期間Ｔ２１の最初の時刻ｔ５１では、マージ信号ＭｒｇをハイレベルとしてスイッチＳＷ５をオン状態にし、時刻ｔ５２において、リセット信号ＲｓｔをハイレベルにしてスイッチＳＷ３をオン状態とする。するとドライバトランジスタＱ１のゲートには参照電圧０（Ｖ）が印加されるのでドライバトランジスタＱ１はオフ状態となる。従って有機ＥＬ素子Ｄ１には電流は流れず、有機ＥＬ素子Ｄ１はコンデンサＣＥとして働く。またドライバトランジスタＱ１のソース電圧Ｖｓは有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆとなる。そして時刻ｔ５３において、検出トリガ信号Ｔｒｇを電圧ΔＶだけ低下させる。すると、検出トリガコンデンサＣ２の容量と保持コンデンサＣ１およびコンデンサＣＥの合成容量とにより電圧ΔＶを容量分割した電圧だけドライバトランジスタＱ１のソース電圧Ｖｓが低下する。そして実施の形態１と同様にソース電圧Ｖｓは（式１）となる。
その結果、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈ以上となるので、ドライバトランジスタＱ１がオン状態となる。すると、保持コンデンサＣ１およびコンデンサＣＥの電荷が放電されるとともに、検出トリガコンデンサＣ２が充電され、ソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、ドライバトランジスタＱ１のソース電圧Ｖｓは、（式２）となり、保持コンデンサＣ１の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。このようにして保持コンデンサＣ１、検出トリガコンデンサＣ２、コンデンサＣＥには電圧Ｖｔｈが保持される。
ここで、ドライバトランジスタＱ１がデプレション型のトランジスタである場合でも、実施の形態１で説明したように、デプレション型トランジスタのしきい値を検出できる。
そして時刻ｔ５４においてマージ信号ＭｒｇをローレベルとしてスイッチＳＷ５をオフ状態とし、時刻ｔ５５においてリセット信号ＲｓｔをローレベルとしてスイッチＳＷ３をオフ状態とする。
（書込み期間Ｔ２２）
図１６は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２２における動作を説明するための図である。
図１６は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２２における動作を説明するための図である。
書込み期間Ｔ２２の時刻ｔ６１において、走査信号ＳｃｎがハイレベルとなりスイッチＳＷ２がオン状態となる。するとこのときデータ線２０に供給されている画像信号に対応した電圧ＶｄａｔａがドライバトランジスタＱ１のゲートに印加される。そのため、保持コンデンサＣ１と検出トリガコンデンサＣ２とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
となる。
画素回路４０の書込み動作が終了した時刻ｔ６２において走査信号Ｓｃｎをローレベルに戻しスイッチＳＷ２をオフ状態とする。その後の時刻ｔ６３において、検出トリガ信号Ｔｒｇを元の電圧に戻しておく。
（発光期間Ｔ２３）
図１７は、本発明の実施の形態における画像表示装置の発光期間Ｔ２３における動作を説明するための図である。
図１７は、本発明の実施の形態における画像表示装置の発光期間Ｔ２３における動作を説明するための図である。
時刻ｔ７１において、マージ信号ＭｒｇをハイレベルとしスイッチＳＷ５をオン状態とする。すると保持コンデンサＣ１の電圧ＶＣ１がドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとなる。電圧ＶＣ１は書込み期間においてしきい値電圧Ｖｔｈ以上の電圧に設定されているため、ドライバトランジスタＱ１には画像信号に対応した電圧Ｖｄａｔａに応じた電流が流れ、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させる。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、
となり、しきい値電圧Ｖｔｈの影響を受けない。なお、βは（式６）で決まる係数である。
なお、発光期間Ｔ２３において、スイッチＳＷ５、すなわちトランジスタＱ５をオン状態としておくとトランジスタＱ５のしきい値電圧が変化してオン特性が悪化する。このため、ドライバトランジスタＱ１のソース電位が、保持コンデンサＣ１と検出トリガコンデンサＣ２の接続ノードに十分充電された時刻ｔ７２において、マージ信号ＭｒｇをローレベルとしスイッチＳＷ５をオフ状態としておくことが望ましい。なお、スイッチＳＷ５をオフ状態としても各部の電圧は変化せず、有機ＥＬ素子Ｄ１の発光に影響を与えることはない。
このように、本実施の形態においても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。
また、本実施の形態における画素回路は、有機ＥＬ素子Ｄ１に直列に接続される素子はドライバトランジスタＱ１のみであるため電力の損失が少なく、効率のよい画像表示装置を提供することができる。
また、保持コンデンサＣ１の電圧によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の電圧が想定外の変動を起こさないように駆動する必要がある。そのために、図１４に示したシーケンスにもとづき各トランジスタを制御することで保持コンデンサＣ１の電圧を確実に制御することができる。
以上に説明したように、本実施の形態によっても、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路４０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適である。もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。
なお、本実施の形態においては、行方向に配列された画素回路４０に対してはしきい値検出期間Ｔ２１、書込み期間Ｔ２２、発光期間Ｔ２３の３つの期間の位相を一致させ、列方向に配列された画素回路４０に対してはそれぞれの書込み期間Ｔ２２の期間が重ならないように上記３つの期間の位相をずらして駆動する構成について説明した。このように位相をずらして駆動することにより発光期間Ｔ２３の時間を長く設定することができる。しかし本発明はこれに限定されるものではない。図１８は、本実施の形態の変形例における画素回路の回路図である。図１８に示した画素回路では、１フィールド期間を、しきい値検出期間Ｔ２１、書込み期間Ｔ２２、発光期間Ｔ２３を含む３つの期間に分割し、すべての画素回路４０を同期させて駆動することになる。
図１８に示した画素回路は図１３に示した画素回路と次の点が異なる。すなわち、検出トリガ線５４をすべての画素回路に共通とし、マージ線５３をすべての画素回路に共通としている。さらに、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するときにデータ線２０の電圧を参照電圧とし、ドライバトランジスタＱ１のゲートに参照電圧を与えるための参照スイッチであるトランジスタＱ３および参照電圧線を省略している。このように構成することにより画素回路の構成が簡略化されるので、高精細度の画像表示装置を作成する上で有利である。
なお、上述した各実施の形態において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
本発明の画像表示装置によれば、ドライバトランジスタのソースに電流発光素子を接続した画素回路を、Ｎチャンネル型トランジスタのみを用いて画素回路を構成することが可能となり、電流発光素子を用いたアクティブマトリクス型の画像表示装置として有用である。
１０，３０，４０ 画素回路
１１，４１ 走査線駆動回路
１２ データ線駆動回路
１３，３３ 制御線駆動回路
１４，４４ 電源線駆動回路
２０ データ線
２１，５１ 走査線
２２，３４ イネーブル線
２３，３５，５４ 検出トリガ線
２４ 高電圧側電源線
２５ 低電圧側電源線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 検出トリガコンデンサ
Ｑ１ ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
１１，４１ 走査線駆動回路
１２ データ線駆動回路
１３，３３ 制御線駆動回路
１４，４４ 電源線駆動回路
２０ データ線
２１，５１ 走査線
２２，３４ イネーブル線
２３，３５，５４ 検出トリガ線
２４ 高電圧側電源線
２５ 低電圧側電源線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 検出トリガコンデンサ
Ｑ１ ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
Claims (5)
- 電流発光素子と、前記電流発光素子に電流を流すドライバトランジスタと、前記ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を前記保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列した画像表示装置であって、
前記画素回路のそれぞれを構成するトランジスタはＮチャンネル型トランジスタであり、前記画素回路のそれぞれは前記ドライバトランジスタのソース電圧を変化させるための電圧を供給する検出トリガ線および検出トリガコンデンサをさらに備え、
前記ドライバトランジスタのソースに前記検出トリガコンデンサの一方の端子を接続し、前記検出トリガコンデンサの他方の端子に前記検出トリガ線を接続したことを特徴とする画像表示装置。 - 前記画素回路のそれぞれは前記ドライバトランジスタのソースと低電圧側電源線との間に前記電流発光素子が接続され、前記ドライバトランジスタのドレインと高電圧側電源線との間に接続されたイネーブルスイッチを備えたことを特徴とする請求項１に記載の画像表示装置。
- 前記画素回路のそれぞれは前記検出トリガコンデンサに接続された分離スイッチをさらに備え、前記ドライバトランジスタのソースに前記分離スイッチを介して前記検出トリガコンデンサの一方の端子を接続したことを特徴とする請求項１に記載の画像表示装置。
- 前記画素回路のそれぞれは、前記ドライバトランジスタのソースと低電圧側電源線との間に前記電流発光素子が接続され、前記ドライバトランジスタのドレインを高電圧側電源線に接続したことを特徴とする請求項３に記載の画像表示装置。
- 前記画素回路のそれぞれは参照スイッチをさらに備え、前記ドライバトランジスタのゲートに前記参照スイッチの一方の端子を接続し、前記参照スイッチの他方の端子に参照電圧を印加するための参照電圧線を接続したことを特徴とする請求項３、または請求項４に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008556593A JP5640314B2 (ja) | 2007-06-15 | 2008-06-13 | 画像表示装置 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007158251 | 2007-06-15 | ||
| JP2007158252 | 2007-06-15 | ||
| JP2007158252 | 2007-06-15 | ||
| JP2007158251 | 2007-06-15 | ||
| PCT/JP2008/001522 WO2008152817A1 (ja) | 2007-06-15 | 2008-06-13 | 画像表示装置 |
| JP2008556593A JP5640314B2 (ja) | 2007-06-15 | 2008-06-13 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008152817A1 true JPWO2008152817A1 (ja) | 2010-08-26 |
| JP5640314B2 JP5640314B2 (ja) | 2014-12-17 |
Family
ID=40129431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008556593A Expired - Fee Related JP5640314B2 (ja) | 2007-06-15 | 2008-06-13 | 画像表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8432338B2 (ja) |
| JP (1) | JP5640314B2 (ja) |
| KR (1) | KR101461689B1 (ja) |
| CN (2) | CN101548310B (ja) |
| TW (1) | TWI444967B (ja) |
| WO (1) | WO2008152817A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5186950B2 (ja) * | 2008-02-28 | 2013-04-24 | ソニー株式会社 | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 |
| EP2405418B1 (en) * | 2009-03-06 | 2015-08-12 | Joled Inc. | Image display apparatus and driving method therefor |
| KR101056281B1 (ko) | 2009-08-03 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 및 그의 구동방법 |
| KR101699089B1 (ko) * | 2010-04-05 | 2017-01-23 | 가부시키가이샤 제이올레드 | 유기 ｅｌ 표시 장치의 표시 방법 및 유기 ｅｌ 표시 장치 |
| JP5555689B2 (ja) * | 2010-04-05 | 2014-07-23 | パナソニック株式会社 | 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法 |
| JP5554411B2 (ja) | 2010-07-12 | 2014-07-23 | シャープ株式会社 | 表示装置およびその駆動方法 |
| WO2012032568A1 (ja) * | 2010-09-06 | 2012-03-15 | パナソニック株式会社 | 表示装置およびその制御方法 |
| KR101291444B1 (ko) * | 2010-09-06 | 2013-07-30 | 파나소닉 주식회사 | 표시 장치 및 그 구동 방법 |
| WO2012032567A1 (ja) * | 2010-09-06 | 2012-03-15 | パナソニック株式会社 | 表示装置及びその制御方法 |
| KR101319702B1 (ko) | 2010-09-06 | 2013-10-29 | 파나소닉 주식회사 | 표시 장치 및 그 제어 방법 |
| CN102549646B (zh) | 2010-09-06 | 2014-07-16 | 松下电器产业株式会社 | 显示装置及其驱动方法 |
| FR2965440B1 (fr) * | 2010-09-29 | 2013-08-23 | Commissariat Energie Atomique | Dispositif d'imagerie a chute ohmique nulle dans un bus de donnee |
| US8933865B2 (en) | 2010-10-21 | 2015-01-13 | Sharp Kabushiki Kaisha | Display device and drive method therefor |
| WO2012128073A1 (ja) * | 2011-03-18 | 2012-09-27 | シャープ株式会社 | 表示装置およびその駆動方法 |
| KR101868640B1 (ko) * | 2011-07-25 | 2018-06-18 | 가부시키가이샤 제이올레드 | 표시 장치 및 표시 장치의 구동 방법 |
| CN103069477B (zh) * | 2011-08-09 | 2016-03-09 | 株式会社日本有机雷特显示器 | 图像显示装置 |
| CN103038811B (zh) * | 2011-08-09 | 2016-03-09 | 株式会社日本有机雷特显示器 | 显示装置 |
| KR101549284B1 (ko) * | 2011-11-08 | 2015-09-02 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| WO2013076773A1 (ja) * | 2011-11-24 | 2013-05-30 | パナソニック株式会社 | 表示装置及びその制御方法 |
| CN103946912B (zh) * | 2011-11-24 | 2016-09-21 | 株式会社日本有机雷特显示器 | 显示装置及其控制方法 |
| CN102857450B (zh) * | 2012-05-30 | 2015-07-22 | 华为技术有限公司 | 线路驱动器及其防护方法 |
| KR101935955B1 (ko) * | 2012-07-31 | 2019-04-04 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| CN102930822B (zh) * | 2012-11-12 | 2014-12-24 | 京东方科技集团股份有限公司 | 像素电路、显示装置和像素电路的驱动方法 |
| CN107016962B (zh) * | 2013-03-28 | 2020-03-17 | 群创光电股份有限公司 | 像素电路及其驱动方法与显示面板 |
| JP2015043008A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置 |
| KR102478675B1 (ko) * | 2016-05-31 | 2022-12-19 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그 구동방법 |
| JP6774325B2 (ja) * | 2016-12-15 | 2020-10-21 | 株式会社Ｊｏｌｅｄ | 画素回路および表示装置 |
| JP6781115B2 (ja) | 2017-07-24 | 2020-11-04 | 株式会社Ｊｏｌｅｄ | 信号処理回路、表示装置およびプログラム |
| CN112037716B (zh) | 2020-09-21 | 2022-01-21 | 京东方科技集团股份有限公司 | 像素电路、显示面板和显示设备 |
| CN113160728B (zh) * | 2021-02-19 | 2024-02-20 | 厦门天马微电子有限公司 | 显示面板、检测显示面板的高压漏检方法及显示装置 |
| CN114299867B (zh) * | 2021-12-31 | 2023-06-06 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及其驱动方法和显示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4251377B2 (ja) | 1997-04-23 | 2009-04-08 | 宇東科技股▲ふん▼有限公司 | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| JP2003228324A (ja) * | 2002-01-31 | 2003-08-15 | Sanyo Electric Co Ltd | 表示装置 |
| JP2004151194A (ja) * | 2002-10-29 | 2004-05-27 | Tohoku Pioneer Corp | アクティブ型発光表示パネルの駆動装置 |
| JP3901105B2 (ja) * | 2003-02-14 | 2007-04-04 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
| JP4734529B2 (ja) | 2003-02-24 | 2011-07-27 | 奇美電子股▲ふん▼有限公司 | 表示装置 |
| US7612749B2 (en) | 2003-03-04 | 2009-11-03 | Chi Mei Optoelectronics Corporation | Driving circuits for displays |
| JP4484451B2 (ja) * | 2003-05-16 | 2010-06-16 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
| JP2005099715A (ja) * | 2003-08-29 | 2005-04-14 | Seiko Epson Corp | 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法 |
| US7573444B2 (en) * | 2004-12-24 | 2009-08-11 | Samsung Mobile Display Co., Ltd. | Light emitting display |
| CA2495726A1 (en) * | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| JP2006215275A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 表示装置 |
| WO2006090560A1 (ja) * | 2005-02-25 | 2006-08-31 | Kyocera Corporation | 画像表示装置 |
| JP5245195B2 (ja) | 2005-11-14 | 2013-07-24 | ソニー株式会社 | 画素回路 |
| JP4203770B2 (ja) * | 2006-05-29 | 2009-01-07 | ソニー株式会社 | 画像表示装置 |
| JP2008026468A (ja) | 2006-07-19 | 2008-02-07 | Sony Corp | 画像表示装置 |
| JP4203773B2 (ja) * | 2006-08-01 | 2009-01-07 | ソニー株式会社 | 表示装置 |
| JP4600780B2 (ja) * | 2007-01-15 | 2010-12-15 | ソニー株式会社 | 表示装置及びその駆動方法 |
| JP5224729B2 (ja) * | 2007-06-14 | 2013-07-03 | 株式会社ジャパンディスプレイウェスト | 表示装置、画素駆動方法 |
-
2008
- 2008-06-12 TW TW097121884A patent/TWI444967B/zh active
- 2008-06-13 KR KR1020097005546A patent/KR101461689B1/ko active IP Right Grant
- 2008-06-13 US US12/439,542 patent/US8432338B2/en active Active
- 2008-06-13 WO PCT/JP2008/001522 patent/WO2008152817A1/ja active Application Filing
- 2008-06-13 CN CN2008800007713A patent/CN101548310B/zh active Active
- 2008-06-13 CN CN201210136021.7A patent/CN102637409B/zh active Active
- 2008-06-13 JP JP2008556593A patent/JP5640314B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI444967B (zh) | 2014-07-11 |
| CN101548310A (zh) | 2009-09-30 |
| KR20100021399A (ko) | 2010-02-24 |
| TW200910300A (en) | 2009-03-01 |
| JP5640314B2 (ja) | 2014-12-17 |
| US20100007645A1 (en) | 2010-01-14 |
| CN102637409B (zh) | 2014-09-17 |
| CN101548310B (zh) | 2012-07-04 |
| US8432338B2 (en) | 2013-04-30 |
| KR101461689B1 (ko) | 2014-11-13 |
| WO2008152817A1 (ja) | 2008-12-18 |
| CN102637409A (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5640314B2 (ja) | 画像表示装置 | |
| JP5163646B2 (ja) | 画像表示装置 | |
| KR102030632B1 (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
| US9852687B2 (en) | Display device and driving method | |
| JP5767707B2 (ja) | 画像表示装置 | |
| KR102293982B1 (ko) | 표시 회로 및 표시 장치 | |
| US9870735B2 (en) | Display device including double-gate transistors with reduced deterioration | |
| US9881551B2 (en) | Drive circuit, display device, and drive method | |
| JP5627175B2 (ja) | 画像表示装置 | |
| US20150029079A1 (en) | Drive circuit, display device, and drive method | |
| US20180357962A1 (en) | Pixel circuit, driving method thereof, display panel and display apparatus | |
| KR101507259B1 (ko) | 화상 표시 장치 | |
| JP2011164641A (ja) | 画像表示装置およびその制御方法 | |
| KR20140075591A (ko) | 화소 회로 및 표시 장치 | |
| JP5685700B2 (ja) | 画像表示装置の駆動方法 | |
| JP2014215425A (ja) | 表示装置および表示装置の駆動方法 | |
| JP5257075B2 (ja) | 画像表示装置 | |
| JP5028207B2 (ja) | 画像表示装置および画像表示装置の駆動方法 | |
| JP5034208B2 (ja) | 表示装置および表示装置の駆動方法 | |
| JP2008310075A (ja) | 画像表示装置 | |
| KR100536237B1 (ko) | 발광 표시 장치 및 그 구동 방법 | |
| JP2009058621A (ja) | 画像表示装置、および画像表示装置の駆動方法 | |
| JP2015004841A (ja) | 画素回路及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101209 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |