KR20100021399A - 화상 표시 장치 - Google Patents

화상 표시 장치 Download PDF

Info

Publication number
KR20100021399A
KR20100021399A KR1020097005546A KR20097005546A KR20100021399A KR 20100021399 A KR20100021399 A KR 20100021399A KR 1020097005546 A KR1020097005546 A KR 1020097005546A KR 20097005546 A KR20097005546 A KR 20097005546A KR 20100021399 A KR20100021399 A KR 20100021399A
Authority
KR
South Korea
Prior art keywords
voltage
driver transistor
transistor
capacitor
detection trigger
Prior art date
Application number
KR1020097005546A
Other languages
English (en)
Other versions
KR101461689B1 (ko
Inventor
신야 오노
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20100021399A publication Critical patent/KR20100021399A/ko
Application granted granted Critical
Publication of KR101461689B1 publication Critical patent/KR101461689B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

전류 발광소자(D1)와, 전류 발광소자(D1)에 전류를 흐르게 하는 드라이버 트랜지스터(Q1)와, 드라이버 트랜지스터(Q1)가 흐르게 하는 전류량을 결정하는 전압을 유지하는 유지 콘덴서(C1)와, 화상 신호에 따른 전압을 유지 콘덴서(C1)에 기록하는 기록 스위치(Q2)를 가지는 화소 회로(10)를 복수 배열한 화상 표시 장치이다. 각 화소 회로(10)를 구성하는 트랜지스터는 N채널형 트랜지스터이다. 각 화소 회로(10)는 드라이버 트랜지스터(Q1)의 소스 전압을 변화시키기 위한 전압을 공급하는 검출 트리거선(23) 및 검출 트리거 콘덴서(C2)를 더 구비한다. 드라이버 트랜지스터(Q1)의 소스에 검출 트리거 콘덴서(C2)의 한쪽의 단자를 접속하고, 검출 트리거 콘덴서(C2)의 다른쪽의 단자에 검출 트리거선(23)을 접속한다.

Description

화상 표시 장치{IMAGE DISPLAY DEVICE}
이 발명은, 전류 발광소자를 사용한 액티브 매트릭스형의 화상 표시 장치에 관한 것이다.
스스로 발광하는 유기 전계 발광(EL) 소자를 다수 배열한 유기 EL 표시 장치는, 백 라이트가 불필요하고 시야각에도 제한이 없기 때문에, 차세대의 화상 표시 장치로서 기대되고 있다.
유기 EL 소자는, 흐르게 하는 전류량에 의해 휘도를 제어하는 전류 발광 소자이다. 유기 EL 소자를 구동하는 방식으로서는, 단순 매트릭스 방식과 액티브 매트릭스 방식이 있다. 전자는 화소 회로가 단순하지만 대형이면서 고정밀인 디스플레이의 실현이 곤란하다. 이 때문에, 근래는, 전류 발광소자를 구동하는 드라이버 트랜지스터를 유기 EL 소자마다 구비한 화소 회로를 배열한 액티브 매트릭스형의 유기 EL 표시 장치의 개발이 활발히 행해지고 있다.
드라이버 트랜지스터 및 그 주변 회로는, 일반적으로 박막 트랜지스터를 이용해 형성된다. 또, 박막 트랜지스터에는 폴리 실리콘을 이용한 것과 아몰퍼스 실리콘을 이용한 것이 있다. 아몰퍼스 실리콘 박막 트랜지스터는 이동도가 작고 임계치 전압의 경시 변화가 크다는 약점이 있지만, 이동도의 균일성이 좋고, 대형화 가 용이하고 염가이기 때문에 대형의 유기 EL 표시 장치에 적절하다. 또, 아몰퍼스 실리콘 박막 트랜지스터의 약점인 임계치 전압의 경시 변화를 화소 회로의 연구에 의해 극복하는 방법에 대해서도 검토되고 있다. 예를 들면 특허 문헌 1에는, 박막 트랜지스터의 임계치 전압이 변화한 경우라도, 발광소자에 흐르게 하는 전류량은 임계치 전압의 영향을 받지 않고, 안정된 화상 표시가 가능한 화소 회로를 구비한 유기 EL 표시 장치가 개시되어 있다.
그러나, 특허 문헌 1에 기재된 화소 회로에 의하면, 다수의 유기 EL 소자의 캐소드가 접속되어 있는 공통선을 펄스 구동할 필요가 있다. 다수의 유기 EL 소자는 큰 정전 용량 성분을 가지기 때문에, 공통선을 펄스 구동하면 순간적으로 대전류가 흐른다. 그 때문에, 공통선을 구동하는 회로의 부담이 크고, 대형의 화상 표시 장치에는 적합하지 않다는 과제가 있었다.
또, 특허 문헌 1에 기재된 화소 회로는, 임계치 전압이 양인 인핸스먼트형 트랜지스터를 드라이버 트랜지스터로서 이용하는 것을 전제로 한 구동 회로이다. 이 때문에, 임계치 전압이 음인 디플리션형 트랜지스터를 드라이버 트랜지스터로서 이용할 수 없었다. 그러나 박막 트랜지스터의 제조상의 자유도를 넓히고, 또 임계치 전압의 경시 변화에도 대응하기 위해서는, 인핸스먼트형 및 디플리션형 중 어느 트랜지스터라도 동작하는 것이 바람직하다.
또, 대형의 화상 표시 장치용의 아몰퍼스 실리콘 박막 트랜지스터로서는 N채널형 트랜지스터만이 실용화되고 있으므로, N채널형 트랜지스터만을 이용한 화상 회로를 구성하는 것이 필요하다. 또한, 유기 EL 소자를 용이하게 제조하기 위해 서, 드라이버 트랜지스터의 소스에 유기 EL 소자의 애노드를 접속하고, 각 화상 회로의 유기 EL 소자의 캐소드를 공통 전극에 접속할 수 있는 회로 구성이 바람직하다.
[특허 문헌 1:일본국 특허공개 2004-295131호 공보]
본 발명은, 전류 발광 소자와, 전류 발광 소자에 전류를 흐르게 하는 드라이버 트랜지스터와, 드라이버 트랜지스터가 흐르게 하는 전류량을 결정하는 전압을 유지하는 유지 콘덴서와, 화상 신호에 따른 전압을 유지 콘덴서에 기록하는 기록 스위치를 가지는 화소 회로를 복수 배열한 화상 표시 장치이다. 각 화소 회로를 구성하는 트랜지스터는 N채널형 트랜지스터이며, 각 화소 회로는 드라이버 트랜지스터의 소스 전압을 변화시키기 위한 전압을 공급하는 검출 트리거선 및 검출 트리거 콘덴서를 더 구비한다. 드라이버 트랜지스터의 소스에 검출 트리거 콘덴서의 한쪽의 단자를 접속하고, 검출 트리거 콘덴서의 다른쪽의 단자에 검출 트리거선을 접속한다. 이 구성에 의해, 드라이버 트랜지스터의 소스에 전류 발광 소자를 접속한 화소 회로를 N채널형 트랜지스터만을 이용해 구성한 화상 표시 장치를 제공할 수 있다.
또 본 발명의 화상 표시 장치의 각 화소 회로는, 드라이버 트랜지스터의 소스와 저전압측 전원선과의 사이에 전류 발광소자가 접속되고, 드라이버 트랜지스터의 드레인과 고전압측 전원선의 사이에 접속된 인에이블 스위치를 구비해도 된다. 이 구성에 의해, 인에이블 스위치를 이용해 기록 동작시에 있어서의 전압 변화를 억제할 수 있고, 유지 콘덴서의 전압을 확실히 제어할 수 있다.
또 본 발명의 화상 표시 장치의 각 화소 회로는, 검출 트리거 콘덴서에 접속된 분리 스위치를 더 구비하고, 드라이버 트랜지스터의 소스에 분리 스위치를 통해 검출 트리거 콘덴서의 한쪽의 단자를 접속한 구성이어도 된다. 이 구성에 의해, 유기 EL 소자에 직렬로 접속되는 소자는 드라이버 트랜지스터만으로 가능하기 때문에, 전력의 손실을 저감할 수 있음과 더불어, 유지 콘덴서의 전압을 확실히 제어할 수 있다.
또 본 발명의 화상 표시 장치의 각 화소 회로는, 드라이버 트랜지스터의 소스와 저전압측 전원선의 사이에 전류 발광 소자가 접속되고, 드라이버 트랜지스터의 드레인을 고전압측 전원선에 접속한 구성이다. 이 구성에 의해, 유기 EL 소자에 직렬로 접속되는 소자는 드라이버 트랜지스터뿐이기 때문에, 전력의 손실이 적고, 효율이 좋은 화상 표시 장치를 제공할 수 있다.
또한 본 발명의 화상 표시 장치의 각 화소 회로는, 참조 스위치를 더 구비하고, 드라이버 트랜지스터의 게이트에 참조 스위치의 한쪽의 단자를 접속하고, 참조 스위치의 다른쪽의 단자에 참조 전압을 인가하기 위한 참조 전압선을 접속한 구성이어도 된다. 이 구성에 의해, 발광 기간의 시간을 길게 설정할 수 있다.
도 1은, 본 발명의 실시의 형태 1에 있어서의 유기 EL 표시 장치의 구성을 나타내는 모식도이다.
도 2는, 본 발명의 실시의 형태 1에 있어서의 화소 회로의 회로도이다.
도 3은, 본 발명의 실시의 형태 1에 있어서의 화소 회로의 동작을 나타내는 타이밍 차트이다.
도 4는, 본 발명의 실시의 형태 1에 있어서의 화상 표시 장치의 임계치 검출 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 5는, 본 발명의 실시의 형태 2에 있어서의 유기 EL 표시 장치의 구성을 나타내는 모식도이다.
도 6은, 본 발명의 실시의 형태 2에 있어서의 화소 회로의 회로도이다.
도 7은, 본 발명의 실시의 형태 2에 있어서의 화소 회로의 동작을 나타내는 타이밍 차트이다.
도 8은, 본 발명의 실시의 형태 2에 있어서의 화상 표시 장치의 임계치 검출 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 9는, 본 발명의 실시의 형태 2에 있어서의 화상 표시 장치의 기록 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 10은, 본 발명의 실시의 형태 2에 있어서의 화상 표시 장치의 발광 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 11은, 본 발명의 실시의 형태 2의 변형예에 있어서의 화소 회로의 회로도이다.
도 12는, 본 발명의 실시의 형태 3에 있어서의 유기 EL 표시 장치의 구성을 나타내는 모식도이다.
도 13은, 본 발명의 실시의 형태 3에 있어서의 화소 회로의 회로도이다.
도 14는, 본 발명의 실시의 형태 3에 있어서의 화소 회로의 동작을 나타내는 타이밍 차트이다.
도 15는, 본 발명의 실시의 형태 3에 있어서의 화상 표시 장치의 임계치 검출 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 16은, 본 발명의 실시의 형태 3에 있어서의 화상 표시 장치의 기록 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 17은, 본 발명의 실시의 형태 3에 있어서의 화상 표시 장치의 발광 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 18은, 본 발명의 실시의 형태 3의 변형예에 있어서의 화소 회로의 회로도이다.
＜도면의 주요 부분에 대한 부호의 설명＞
10, 30, 40:화소 회로 11, 41:주사선 구동 회로
12:데이터선 구동 회로 13, 33:제어선 구동 회로
14, 44:전원선 구동 회로 20:데이터선
21, 51:주사선 22, 34:인에이블선
23, 35, 54:검출 트리거선 24:고전압측 전원선
25:저전압측 전원선 D1:유기 EL 소자
C1:유지 콘덴서 C2:검출 트리거 콘덴서
Q1:드라이버 트랜지스터 Q2, Q3, Q4, Q5:트랜지스터
SW2, SW3, SW4, SW5:스위치
이하, 본 발명의 실시의 형태에 있어서의 액티브 매트릭스형의 화상 표시 장치에 대해서, 도면을 이용해 설명한다. 또한 여기에서는 화상 표시 장치로서, 박막 트랜지스터를 이용해 유기 EL 소자를 발광시키는 액티브 매트릭스형의 유기 EL 표시 장치에 대해 설명하지만, 본 발명은, 흐르게 하는 전류량에 의해 휘도를 제어하는 발광 소자를 이용한 액티브 매트릭스형의 화상 표시 장치 전반에 적용 가능하다.
(실시의 형태 1)
도 1은, 본 발명의 실시의 형태에 있어서의 유기 EL 표시 장치의 구성을 나타내는 모식도이다.
본 실시의 형태에 있어서의 유기 EL 표시 장치는, 매트릭스 형상으로 배열된 복수의 화소 회로(10)와, 주사선 구동 회로(11)와, 데이터선 구동 회로(12)와, 제어선 구동 회로(13)와, 전원선 구동 회로(14)를 구비하고 있다. 주사선 구동 회로(11)는, 화소 회로(10)에 주사 신호(Scn)를 공급한다. 데이터선 구동 회로(12)는, 화소 회로(10)에 화상 신호에 대응한 데이터 신호(Data)를 공급한다. 제어선 구동 회로(13)는, 화소 회로(10)에 검출 트리거 신호(Trg)를 공급한다. 그리고, 전원선 구동 회로(14)는, 화소 회로(10)에 전력을 공급한다. 또, 본 실시의 형태에 있어서는, 화소 회로(10)가 n행 m열인 매트릭스 형상으로 배열되어 있는 것으로서 설명한다.
주사선 구동 회로(11)는, 도 1에 있어서 행방향으로 배열된 화소 회로(10)에 공통으로 접속된 주사선(21)에 각각 독립적으로 주사 신호(Scn)를 공급한다. 또 데이터선 구동 회로(12)는, 도 1에 있어서 열방향으로 배열된 화소 회로(10)에 공통으로 접속된 데이터선(20)에 각각 독립적으로 데이터 신호(Data)를 공급한다. 본 실시의 형태에 있어서는, 주사선(21)의 수는 n개, 데이터선(20)의 수는 m개이다.
제어선 구동 회로(13)는, 모든 화소 회로(10)에 공통으로 접속된 검출 트리거선(23)에 검출 트리거 신호(Trg)를 각각 공급한다. 전원선 구동 회로(14)는, 모든 화소 회로(10)에 공통으로 접속된 고전압측 전원선(24)과 저전압측 전원선(25)에 전력을 공급한다.
도 2는, 본 실시의 형태에 있어서의 화소 회로(10)의 회로도이다.
화소 회로(10)는, 전류 발광 소자인 유기 EL 소자(D1)와, 드라이버 트랜지스터(Q1)와, 유지 콘덴서(C1)와, 트랜지스터(Q2)를 구비하고 있다. 드라이버 트랜지스터(Q1)는, 유기 EL 소자(D1)에 전류를 흐르게 함으로써 유기 EL 소자(D1)를 발광시킨다. 유지 콘덴서(C1)는, 드라이버 트랜지스터(Q1)가 흐르게 하는 전류량을 결정하는 전압을 유지한다. 또, 트랜지스터(Q2)는, 화상 신호에 따른 전압을 유지 콘덴서(C1)에 기록하기 위한 기록 스위치이다.
또, 화소 회로(10)는, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출하기 위해서, 드라이버 트랜지스터(Q1)의 소스 전압(Vs)을 저하시키기 위한 전압, 즉 검출 트리거 신호(Trg)를 공급하는 검출 트리거선(23) 및 검출 트리거 콘덴서(C2)를 더 구비하고 있다.
여기서, 화소 회로(10)를 구성하는 드라이버 트랜지스터(Q1) 및 트랜지스터(Q2)는 모두 N채널 박막 트랜지스터이다. 그리고 이들 드라이버 트랜지스터(Q1), 트랜지스터(Q2)는 인핸스먼트형 트랜지스터인 것으로서 설명하지만, 디플리션형 트랜지스터여도 된다.
드라이버 트랜지스터(Q1)의 소스와 저전압측 전원선(25)의 사이에 유기 EL 소자(D1)가 접속되고, 드라이버 트랜지스터(Q1)의 드레인에는 고전압측 전원선(24)이 접속되어 있다. 드라이버 트랜지스터(Q1)의 소스는 유기 EL 소자(D1)의 애노드에 접속되고, 유기 EL 소자(D1)의 캐소드는 저전압측 전원선(25)에 접속되어 있다. 여기서 고전압측 전원선(24)에 공급되고 있는 전압은, 예를 들면 20(V)이며, 저전압측 전원선(25)에 공급되고 있는 전압은, 예를 들면 0(V)이다.
드라이버 트랜지스터(Q1)의 게이트와 소스의 사이에는 유지 콘덴서(C1)가 접속되어 있다. 트랜지스터(Q2)의 드레인 또는 소스는 드라이버 트랜지스터(Q1)의 게이트에 접속되고, 트랜지스터(Q2)의 소스 또는 드레인은 데이터선(20)에 접속되고, 트랜지스터(Q2)의 게이트는 주사선(21)에 접속되어 있다. 드라이버 트랜지스터(Q1)의 소스에 검출 트리거 콘덴서(C2)의 한쪽의 단자가 접속되고, 검출 트리거 콘덴서(C2)의 다른쪽의 단자는 검출 트리거선(23)에 접속되어 있다.
다음에, 본 실시의 형태에 있어서의 화소 회로(10)의 동작에 대해 설명한다. 도 3은, 본 발명의 실시의 형태에 있어서의 화소 회로(10)의 동작을 나타내는 타이밍 차트이다. 본 실시의 형태에 있어서는, 편의상 임계치 검출 기간(T1)과 기록 발광 기간(T2)으로 하는 2개의 기간으로 분할하여 각각의 유기 EL 소자(D1)를 구동한 다. 임계치 검출 기간(T1)에서는, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출한다. 기록 발광 기간(T2)에서는, 화상 신호에 따른 전압을 유지 콘덴서(C1)에 기록함과 더불어, 유지 콘덴서(C1)에 기록된 전압에 의거해 유기 EL 소자(D1)를 발광시킨다. 이하, 각각의 기간에 있어서의 화소 회로(10)의 동작을 상세하게 설명한다.
(임계치 검출 기간(T1))
도 4는, 본 실시의 형태에 있어서의 화상 표시 장치의 임계치 검출 기간(T1)에 있어서의 동작을 설명하기 위한 도면이다. 또한 도 4에는, 설명을 위해서, 도 2의 트랜지스터(Q2)를 스위치(SW2)로 바꿔놓고 있다. 또, 유기 EL 소자(D1)를 콘덴서(CE)로 바꿔놓고 있다.
임계치 검출 기간(T1)의 최초의 시각(t11)에서는, 주사 신호(Scn)가 하이 레벨이 되고 스위치(SW2)가 온 상태가 된다. 이 때, 드라이버 트랜지스터(Q1)의 게이트에는 데이터 신호(Data)로서 0(V)가 인가되고 있다. 이 때문에, 드라이버 트랜지스터(Q1)는 오프 상태가 된다. 따라서 유기 EL 소자(D1)에는 전류는 흐르지 않고, 유기 EL 소자(D1)는 콘덴서(CE)로서 동작한다. 또 드라이버 트랜지스터(Q1)의 소스 전압(Vs)은 유기 EL 소자(D1)의 오프 전압(VEoff)이 된다.
다음에, 시각(t12)에 있어서, 검출 트리거 신호(Trg)를 전압(ΔV)만큼 저하시킨다. 그러면, 드라이버 트랜지스터(Q1)의 소스 전압(Vs)은, 검출 트리거 콘덴서(C2)의 용량과 유지 콘덴서(C1) 및 콘덴서(CE)의 합성 용량에 의해 전압 ΔV를 용량 분할한 전압만큼 저하한다. 즉, 드라이버 트랜지스터(Q1)의 소스 전압(Vs) 은,
Figure 112009016336305-PCT00001
이 된다. 예를 들면, 유기 EL 소자(D1)의 오프 전압(VEoff)=2(V), 콘덴서의 용량비가, C1：C2：CE=1：1：2, 전압(ΔV)=30(V)으로 가정하면, 드라이버 트랜지스터(Q1)의 소스 전압(Vs)=-5.5(V)가 된다.
그 결과, 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)이 임계치 전압(Vth) 이상이 되므로, 드라이버 트랜지스터(Q1)가 온 상태가 된다. 그러면, 유지 콘덴서(C1) 및 콘덴서(CE)의 전하가 방전됨과 더불어, 검출 트리거 콘덴서(C2)가 충전되고, 소스 전압(Vs)이 상승을 시작한다. 그리고, 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)과 임계치 전압(Vth)이 동일해진 시점에서 드라이버 트랜지스터(Q1)가 오프 상태가 된다. 따라서, 드라이버 트랜지스터(Q1)의 소스 전압(Vs)은,
Figure 112009016336305-PCT00002
가 된다. 즉, 유지 콘덴서(C1)의 전압(VC1)은 임계치 전압(Vth)과 같아진다. 이와 같이 하여 유지 콘덴서(C1), 검출 트리거 콘덴서(C2), 콘덴서(CE)에는 전압(Vth)이 유지된다.
여기서, 드라이버 트랜지스터(Q1)가 디플리션형의 트랜지스터인 경우를 생각 한다. 임계치 전압(Vth)이 음인 경우, 전압(-Vth)이 고전압측 전원선의 전위 이하이며, 또한,
Figure 112009016336305-PCT00003
이면, 디플리션형 트랜지스터의 임계치를 검출할 수 있는 것을 알 수 있다. 예를 들면, 유기 EL 소자(D1)의 오프 전압(VEoff)=2(V)이고, 고전압측 전원선의 전위가 20(V)라고 가정하면, -2(V)의 임계치 전압(Vth)을 검출하는 것이 가능하다. 또한 낮은 임계치 전압을 검출하는 경우에는, 임계치 검출 기간(T1)에 있어서의 데이터선(20)의 전압을 낮게 하면 된다.
그리고 임계치 검출 기간(T1)의 종료 전의 시각(t13)에 있어서 주사 신호(Scn)를 로우 레벨로 하여 스위치(SW2)를 오프 상태로 한다.
(기록 발광 기간(T2))
기록 발광 기간(T2)에서는, 시각(t21)에 있어서, 화소 회로(10)가 대응하는 주사 신호(Scn)가 하이 레벨이 되고 스위치(SW2)가 온 상태가 된다. 그러면 이 때 데이터선(20)에 공급되고 있는 화상 신호에 대응한 전압(Vdata)이 드라이버 트랜지스터(Q1)의 게이트에 인가된다. 그 때문에, 유지 콘덴서(C1)의 용량과 검출 트리거 콘덴서(C2) 및 콘덴서(CE)의 합성 용량에 의해 전압(Vdata)을 용량 분할한 전압만큼 유지 콘덴서(C1)의 전압(VC1)이 증가하여,
Figure 112009016336305-PCT00004
이 된다. 이와 같이 하여 유지 콘덴서(C1)에의 기록 동작이 행해진다.
화소 회로(10)의 기록 동작이 종료한 시각(t22)에 있어서, 대응하는 주사 신호(Scn)를 로우 레벨로 되돌리고, 스위치(SW2)를 오프 상태로 한다.
이 후, 유지 콘덴서(C1)의 전압(VC1), 즉 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)은 임계치 전압(Vth) 이상의 전압으로 설정되어 있기 때문에, 드라이버 트랜지스터(Q1)에는 전압(Vdata)에 따른 전류가 흐르고, 화상 신호에 대응한 휘도로 유기 EL 소자(D1)를 발광시킨다.
이러한 기록 동작을 행한 후, 기록 발광 기간(T2)의 종료전의 시각(t23)에 있어서, 검출 트리거 신호(Trg)를 원래의 전압으로 되돌려 둔다.
그런데, 이상과 같은 동작에 있어서, 유기 EL 소자(D1)를 발광시킬 때, 유기 EL 소자(D1)에 흐르는 전류(Ipxl)는,
Figure 112009016336305-PCT00005
이 된다. 또한, β는 드라이버 트랜지스터(Q1)의 이동도(μ), 게이트 절연막 용량(Cox), 채널 길이(L), 채널 폭(W)에 의존하여 정해지는 계수이며,
Figure 112009016336305-PCT00006
으로 나타내진다.
이와 같이, 유기 EL 소자(D1)에 흐르는 전류(Ipxl)에는 임계치 전압(Vth)의 항이 포함되지 않는다. 따라서, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)이 경시 변화에 따라 변동한 경우라도 유기 EL 소자(D1)에 흐르는 전류(Ipxl)는 그 영향을 받지 않고, 화상 신호에 대응한 휘도로 유기 EL 소자(D1)를 발광시킬 수 있다.
이상으로 설명한 바와 같이, 본 실시의 형태에 의하면, 드라이버 트랜지스터(Q1)의 소스에 유기 EL 소자(D1)를 접속하고, 유기 EL 소자(D1)의 캐소드를 저전압측 전원선에 공통으로 접속하는 화소 회로(10)를, N채널형 트랜지스터만을 이용하여 구성할 수 있다. 이와 같이, 본 실시의 형태에 있어서의 화소 회로는 아몰퍼스 실리콘 박막 트랜지스터를 이용해 대형의 표시 장치를 구성하는 경우에 최적이다. 물론 폴리 실리콘 박막 트랜지스터를 이용하는 경우라도 바람직할 것이다. 또, 본 실시의 형태는, 임계치 전압(Vth)의 변동에 의한 영향을 억제하기 위해서 검출 트리거 신호를 이용한 방법이기 때문에, 예를 들면 전원 전압을 변화시키는 방법에 비해 간이한 제어로 실현할 수 있고, 또 검출 트리거 신호와 같이 소전류로 제어할 수 있기 때문에 전압 변동에 의한 영향도 받지 않는다.
(실시의 형태 2)
도 5는, 본 발명의 실시의 형태에 있어서의 유기 EL 표시 장치의 구성을 나타내는 모식도이다. 또, 도 6은, 본 발명의 실시의 형태에 있어서의 화소 회로(30)의 회로도이다. 실시의 형태 1과의 비교에 있어서, 본 실시의 형태의 유기 EL 표시 장치는, 화소 회로(30)에, 검출 트리거 신호(Trg)에 더하여 인에이블 신호(Enbl)를 공급하는 제어선 구동 회로(33)를 구비하고 있다. 또, 본 실시의 형태에서는, 각 화소 회로(30)가, 유지 콘덴서(C1)에 전압을 기록하는 기록 기간에 있어 유기 EL 소자(D1)에 전류를 흐르게 하는 전류 경로를 절단하기 위한 인에이블 스위치인 트랜지스터(Q4)를 구비하고 있다. 또한, 실시의 형태 1과 동일한 구성 요소는 동일한 부호를 붙이고 있고 상세한 설명은 생략한다. 또 본 실시의 형태에 있어서도, 화소 회로(30)가 n행 m열인 매트릭스 형상으로 배열되어 있는 것으로서 설명한다.
제어선 구동 회로(33)는, 도 5에 나타내는 바와 같이, 모든 화소 회로(30)에 공통으로 접속된 인에이블선(22) 및 검출 트리거선(23)에 인에이블 신호(Enbl) 및 검출 트리거 신호(Trg)를 각각 공급한다.
또, 도 6에 나타내는 바와 같이, 본 실시의 형태에 있어서의 화소 회로(30)는, 드라이버 트랜지스터(Q1)의 드레인과 고전압측 전원선(24)의 사이에 인에이블 스위치인 트랜지스터(Q4)가 접속되어 있다. 그리고, 트랜지스터(Q4)의 게이트는 인에이블선(22)에 접속되어 있다. 즉, 트랜지스터(Q4)의 드레인은 고전압측 전원선(24)에 접속되고, 트랜지스터(Q4)의 소스는 드라이버 트랜지스터(Q1)의 드레인에 접속되어 있다. 드라이버 트랜지스터(Q1)의 소스는 유기 EL 소자(D1)의 애노드에 접속되어 있다. 유기 EL 소자(D1)의 캐소드는 저전압측 전원선(25)에 접속되어 있다. 여기서 고전압측 전원선(24)에 공급되고 있는 전압은, 예를 들면 20(V)이며, 저전압측 전원선(25)에 공급되고 있는 전압은, 예를 들면 0(V)이다.
또, 실시의 형태 1과 마찬가지로, 화소 회로(30)는, 드라이버 트랜지스터(Q1)가 흐르게 하는 전류량을 결정하는 전압을 유지하는 유지 콘덴서(C1)와, 화상 신호에 따른 전압을 유지 콘덴서(C1)에 기록하기 위한 트랜지스터(Q2)와, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출하기 위한 검출 트리거 콘덴서(C2)를 구비하고 있다.
여기서, 화소 회로(30)를 구성하는 드라이버 트랜지스터(Q1), 트랜지스터(Q2, Q4)는 모두 N채널 박막 트랜지스터이다. 그리고 이러한 드라이버 트랜지스터(Q1), 트랜지스터(Q2, Q4)는 인핸스먼트형 트랜지스터인 것으로서 설명하지만, 디플리션형 트랜지스터라도 된다.
다음에, 본 실시의 형태에 있어서의 화소 회로(30)의 동작에 대해 설명한다. 도 7은, 본 발명의 실시의 형태에 있어서의 화소 회로(30)의 동작을 나타내는 타이밍 차트이다.
본 실시의 형태에 있어서는, 1필드 기간을, 편의상 임계치 검출 기간(T11), 기록 기간(T12) 및 발광 기간(T13)을 포함하는 3개의 기간으로 분할하여 각각의 유기 EL 소자(D1)를 구동한다. 임계치 검출 기간(T11)에서는, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출한다. 기록 기간(T12)에서는, 화상 신호에 따른 전압을 유지 콘덴서(C1)에 기록한다. 그리고 발광 기간(T13)에서는, 유지 콘덴 서(C1)에 기록된 전압에 의거하여 유기 EL 소자(D1)를 발광시킨다. 이하, 각각의 기간에 있어서의 화소 회로(30)의 동작을 상세하게 설명한다.
(임계치 검출 기간(T11))
도 8은, 본 발명의 실시의 형태에 있어서의 화상 표시 장치의 임계치 검출 기간(T11)에 있어서의 동작을 설명하기 위한 도면이다. 또한 도 8에는, 설명을 위해서, 도 6의 트랜지스터(Q2)를 스위치(SW2)로 바꿔놓고, 트랜지스터(Q4)를 스위치(SW4)로 바꿔놓고 있다. 또, 유기 EL 소자(D1)를 콘덴서(CE)로 바꿔놓고 있다.
임계치 검출 기간(T11)의 최초의 시각(t31)에서는, 인에이블 신호(Enbl)가 하이 레벨이므로 스위치(SW4)는 온 상태이다. 또 주사 신호(Scn)가 하이 레벨이 되고, 스위치(SW2)도 온 상태가 되어 드라이버 트랜지스터(Q1)의 게이트에는 데이터 신호(Data)로서 0(V)가 인가된다. 이 때문에, 드라이버 트랜지스터(Q1)는 오프 상태가 된다. 따라서 유기 EL 소자(D1)에는 전류는 흐르지 않고, 유기 EL 소자(D1)는 콘덴서(CE)로서 동작한다. 또 드라이버 트랜지스터(Q1)의 소스 전압(Vs)은 유기 EL 소자(D1)의 오프 전압(VEoff)이 된다.
다음에, 시각(t32)에 있어서, 검출 트리거 신호(Trg)를 전압(ΔV)만큼 저하시킨다. 그러면, 검출 트리거 콘덴서(C2)의 용량과 유지 콘덴서(C1) 및 콘덴서(CE)의 합성 용량에 의해 전압(ΔV)을 용량 분할한 전압만큼 드라이버 트랜지스터(Q1)의 소스 전압(Vs)이 저하한다. 그리고 실시의 형태 1과 마찬가지로 소스 전압(Vs)은 (수학식 1)이 된다.
그 결과, 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)이 임계치 전 압(Vth) 이상이 되므로, 드라이버 트랜지스터(Q1)가 온 상태가 된다. 그러면, 유지 콘덴서(C1) 및 콘덴서(CE)의 전하가 방전됨과 더불어, 검출 트리거 콘덴서(C2)가 충전되고, 소스 전압(Vs)이 상승을 시작한다. 그리고, 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)과 임계치 전압(Vth)이 동일해진 시점에서 드라이버 트랜지스터(Q1)가 오프 상태가 된다. 따라서, 드라이버 트랜지스터(Q1)의 소스 전압(Vs)은 (수학식 2)가 되고, 유지 콘덴서(C1)의 전압(VC1)은 임계치 전압(Vth)과 동일해진다. 이와 같이 하여 유지 콘덴서(C1), 검출 트리거 콘덴서(C2), 콘덴서(CE)에는 전압(Vth)이 유지된다.
여기서, 드라이버 트랜지스터(Q1)가 디플리션형의 트랜지스터인 경우에도, 실시의 형태 1에서 설명한 바와 같이, 디플리션형 트랜지스터의 임계치를 검출할 수 있다.
그리고 임계치 검출 기간(T11)의 종료 전의 시각(t33)에 있어서, 인에이블 신호(Enbl)를 로우 레벨로 하여 스위치(SW4)를 오프 상태로 하고, 시각(t34)에 있어서 주사 신호(Scn)를 로우 레벨로 하여 스위치(SW2)를 오프 상태로 한다.
(기록 기간(T12))
도 9는, 본 발명의 실시의 형태에 있어서의 화상 표시 장치의 기록 기간(T12)에 있어서의 동작을 설명하기 위한 도면이다.
기록 기간(T12)의 시각(t41)에 있어서, 화소 회로(30)의 대응하는 주사 신호(Scn)가 하이 레벨이 되고 스위치(SW2)가 온 상태가 된다. 또한, 도 9에는, 화소 회로(30)가 화상 표시 장치의 1행째에 배열되어 있는 것으로서 시각(t41)을 나 타내고 있다. 그러면 이 때 데이터선(20)에 공급되고 있는 화상 신호에 대응한 전압(Vdata)이 드라이버 트랜지스터(Q1)의 게이트에 인가된다. 그 때문에, 유지 콘덴서(C1)의 용량과 검출 트리거 콘덴서(C2) 및 콘덴서(CE)의 합성 용량에 의해 전압(Vdata)을 용량 분할한 전압만큼 유지 콘덴서(C1)의 전압(VC1)이 증가하여, 전압(VC1)은 (수학식 4)가 된다.
화소 회로(30)의 기록 동작이 종료한 시각(t42)에 있어서, 대응하는 주사 신호(Scn)를 로우 레벨로 되돌리고, 스위치(SW2)를 오프 상태로 한다. 또 기록 기간의 종료 전의 시각(t43)에 있어서, 검출 트리거 신호(Trg)를 원래의 전압으로 되돌려 둔다.
(발광 기간(T13))
도 10은, 본 발명의 실시의 형태에 있어서의 화상 표시 장치의 발광 기간(T13)에 있어서의 동작을 설명하기 위한 도면이다.
발광 기간(T13)의 최초의 시각(t44)에 있어서, 인에이블 신호(Enbl)를 하이 레벨로 하고 스위치(SW4)를 온 상태로 한다. 유지 콘덴서(C1)의 전압(VC1), 즉 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)은 기록 기간에 있어서 임계치 전압(Vth) 이상의 전압으로 설정되어 있다. 이 때문에, 드라이버 트랜지스터(Q1)에는 전압(Vdata)에 따른 전류가 흐르고, 화상 신호에 대응한 휘도로 유기 EL 소자(D1)를 발광시킨다. 이 때 유기 EL 소자(D1)에 흐르는 전류(Ipxl)는, (수학식 5)가 된다.
이와 같이, 유기 EL 소자(D1)에 흐르는 전류(Ipxl)에는 임계치 전압(Vth)의 항이 포함되지 않는다. 따라서, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)이 경시 변화에 따라 변동한 경우라도 유기 EL 소자(D1)에 흐르는 전류(Ipxl)는 그 영향을 받지 않고, 화상 신호에 대응한 휘도로 유기 EL 소자(D1)를 발광시킬 수 있다.
또, 유지 콘덴서(C1)의 전압에 의해 유기 EL 소자(D1)의 휘도가 정해지기 때문에, 유지 콘덴서(C1)의 전압이 상정 외의 변동을 일으키지 않도록 구동할 필요가 있다. 그 때문에, 본 실시의 형태에서는, 도 7에 나타낸 시퀀스에 의거하여 각 트랜지스터를 제어함으로써, 기록 동작시에 있어서의 각부의 전압 변화를 억제할 수 있고, 유지 콘덴서(C1)의 전압을 확실히 제어할 수 있다.
이상으로 설명한 바와 같이, 본 실시의 형태에 의해서도, 드라이버 트랜지스터(Q1)의 소스에 유기 EL 소자(D1)를 접속하고, 유기 EL 소자(D1)의 캐소드를 저전압측 전원선에 공통으로 접속하는 화소 회로(10)를, N채널형 트랜지스터만을 이용하여 구성할 수 있다. 이와 같이, 본 실시의 형태에 있어서의 화소 회로는 아몰퍼스 실리콘 박막 트랜지스터를 이용하여 대형의 표시 장치를 구성하는 경우에 최적이다. 물론 폴리 실리콘 박막 트랜지스터를 이용하는 경우라도 바람직한 것이다.
또한, 본 실시의 형태에 있어서는, 1필드 기간을, 임계치 검출 기간(T11), 기록 기간(T12), 발광 기간(T13)을 포함하는 3개의 기간으로 분할하고, 모든 화소 회로(30)를 동기시켜 구동하는 구성에 대해 설명했다. 그러나 본 발명은 이것에 한정되는 것은 아니다. 도 11은, 본 실시의 형태의 변형예에 있어서의 화소 회로의 회로도이다. 도 11에 나타낸 화소 회로는 도 6에 나타낸 화소 회로와 다음과 같이 다르다. 즉, 인에이블선(34)을 행방향으로 배열된 화소 회로마다 독립적으로 설치하고, 검출 트리거선(35)을 행방향으로 배열된 화소 회로마다 독립적으로 설치하고 있다. 또한, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출할 때에 드라이버 트랜지스터(Q1)의 게이트에 참조 전압을 주기 위한 스위치인 트랜지스터(Q3) 및 참조 전압선(36)을 더 설치하고 있다. 또 트랜지스터(Q3)를 제어하는 제어선(27)도 행방향으로 배열된 화소 회로마다 독립적으로 설치하고 있다. 이와 같이 구성함으로써, 행방향으로 배열된 화소 회로(30)에 대해서는 상기 3개의 기간의 위상을 일치시키고, 열방향으로 배열된 화소 회로(30)에 대해서는 각각의 기록 기간(T12)의 기간이 겹치지 않도록 상기 3개의 기간의 위상을 어긋나게 구동하는 것이 가능해진다. 이와 같이 위상을 어긋나게 구동함으로써 발광 기간(T13)의 시간을 길게 설정할 수 있다.
(실시의 형태 3)
도 12는, 본 발명의 실시의 형태에 있어서의 유기 EL 표시 장치의 구성을 나타내는 모식도이다.
본 실시의 형태에 있어서의 유기 EL 표시 장치는, 매트릭스 형상으로 배열된 복수의 화소 회로(40)와, 주사선 구동 회로(41)와, 데이터선 구동 회로(12)와, 전원선 구동 회로(44)를 구비하고 있다. 주사선 구동 회로(41)는, 화소 회로(40)에 주사 신호(Scn), 리셋 신호(Rst), 머지 신호(Mrg), 검출 트리거 신호(Trg)의 각각을 공급한다. 데이터선 구동 회로(12)는, 화소 회로(40)에 화상 신호에 대응한 데이터 신호(Data)를 공급한다. 전원선 구동 회로(44)는, 화소 회로(40)에 전력을 공급한다. 또, 본 실시의 형태에 있어서도, 화소 회로(10)가 n행 m열인 매트릭스 형상으로 배열되어 있는 것으로서 설명한다.
주사선 구동 회로(41)는, 도 12에 있어서 행방향으로 배열된 화소 회로(40)에 대해서, 공통으로 접속된 주사선(51)에 각각 독립적으로 주사 신호(Scn)를 공급한다. 같은 행방향으로 배열된 화소 회로(40)에 대해서, 공통으로 접속된 리셋선(52)에 각각 독립적으로 리셋 신호(Rst)를 공급한다. 같은 행방향으로 배열된 화소 회로(40)에 대해서, 공통으로 접속된 머지선(53)에 각각 독립적으로 머지 신호(Mrg)를 공급한다. 같은 행방향으로 배열된 화소 회로(40)에 대해서, 공통으로 접속된 검출 트리거선(54)에 각각 독립적으로 검출 트리거 신호(Trg)를 공급한다. 또 데이터선 구동 회로(12)는, 도 12에 있어서 열방향으로 배열된 화소 회로(40)에 대해서, 공통으로 접속된 데이터선(20)에 각각 독립적으로 데이터 신호(Data)를 공급한다. 본 실시의 형태에 있어서는, 주사선(51), 리셋선(52), 머지선(53), 검출 트리거선(54)의 수는 각각 n개, 데이터선(20)의 수는 m개이다.
전원선 구동 회로(44)는, 모든 화소 회로(40)에 공통으로 접속된 고전압측 전원선(24)과 저전압측 전원선(25)에 전력을 공급한다. 또, 모든 화소 회로(40)에 공통으로 접속된 참조 전압선(56)에 참조 전압을 공급한다. 본 실시의 형태에 있어서는 설명을 간단히 하기 위해서 참조 전압이 0(V)라고 하여 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
　도 13은, 본 발명의 실시의 형태에 있어서의 화소 회로(40)의 회로도이다. 또한, 도 13에 있어서 실시의 형태 1과 동일한 구성 요소는 동일한 부호를 붙이고 있고 상세한 설명은 생략한다.
본 실시의 형태에 있어서의 화소 회로(40)는, 유기 EL 소자(D1), 드라이버 트랜지스터(Q1), 유지 콘덴서(C1) 및 기록 스위치인 트랜지스터(Q2)에 더하여, 트랜지스터(Q3)와 트랜지스터(Q5)를 구비하고 있다. 트랜지스터(Q3)는, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출할 때에 드라이버 트랜지스터(Q1)의 게이트에 참조 전압을 주기 위한 참조 스위치이다. 또, 트랜지스터(Q5)는, 유지 콘덴서(C1)에 전압을 기록하는 기록 기간에 있어서 유지 콘덴서(C1)와 드라이버 트랜지스터(Q1)의 소스를 떼어내기 위한 분리 스위치이다. 그리고, 실시의 형태 1과 마찬가지로, 화소 회로(40)는 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출하기 위해서, 드라이버 트랜지스터(Q1)의 소스 전압(Vs)을 저하시키기 위한 전압을 공급하는 검출 트리거선(54) 및 검출 트리거 콘덴서(C2)를 더 구비하고 있다. 여기서, 화소 회로(40)를 구성하는 드라이버 트랜지스터(Q1), 트랜지스터(Q2, Q3, Q5)는 모두 N채널 박막 트랜지스터이다. 그리고 이들 드라이버 트랜지스터(Q1), 트랜지스터(Q2, Q3, Q5)는 인핸스먼트형 트랜지스터인 것으로서 설명하지만, 본 실시의 형태에 있어서도 디플리션형 트랜지스터여도 된다.
본 실시의 형태에 있어서의 화소 회로(40)는, 드라이버 트랜지스터(Q1)의 소스와 저전압측 전원선(25)의 사이에 유기 EL 소자(D1)가 접속되고, 드라이버 트랜지스터(Q1)의 드레인을 고전압측 전원선(24)에 접속하고 있다. 즉, 드라이버 트랜지스터(Q1)의 드레인은 고전압측 전원선(24)에 접속되고, 드라이버 트랜지스터(Q1)의 소스는 유기 EL 소자(D1)의 애노드에 접속되어 있다. 유기 EL 소자(D1)의 캐소 드는 저전압측 전원선(25)에 접속되어 있다. 여기서 고전압측 전원선(24)에 공급되고 있는 전압은, 예를 들면 20(V)이며, 저전압측 전원선(25)에 공급되고 있는 전압은, 예를 들면 0(V)이다.
드라이버 트랜지스터(Q1)의 소스에는, 분리 스위치인 트랜지스터(Q5)를 통해 검출 트리거 콘덴서(C2)의 한쪽의 단자가 접속되어 있다. 또 검출 트리거 콘덴서(C2)의 다른쪽의 단자에는, 드라이버 트랜지스터(Q1)의 소스 전압을 변화시키기 위한 전압을 공급하는 검출 트리거선(54)이 접속되어 있다. 또 드라이버 트랜지스터(Q1)의 게이트에는 유지 콘덴서(C1)의 한쪽의 단자가 접속되어 있다. 그리고 유지 콘덴서(C1)의 또 한쪽의 단자는, 검출 트리거 콘덴서(C2)를 통해 검출 트리거선(54)에 접속되어 있다.
드라이버 트랜지스터(Q1)의 게이트는 트랜지스터(Q2)를 통해 데이터선(20)에 접속되어 있다. 드라이버 트랜지스터(Q1)의 게이트는 참조 스위치인 트랜지스터(Q3)의 드레인 또는 소스를 접속하고 있다. 트랜지스터(Q3)의 소스 또는 드레인은 참조 전압을 인가하기 위한 참조 전압선(56)에 접속되어 있다. 그리고, 트랜지스터(Q2)의 게이트는 주사선(51)에 접속되고, 트랜지스터(Q3)의 게이트는 리셋선(52)에 접속되고, 트랜지스터(Q5)의 게이트는 머지선(53)에 접속되어 있다.
다음에, 본 실시의 형태에 있어서의 화소 회로(40)의 동작에 대해 설명한다. 도 14는, 본 발명의 실시의 형태에 있어서의 화소 회로(40)의 동작을 나타내는 타이밍 차트이다.
본 실시의 형태에 있어서는, 화소 회로(40)의 각각은 1필드 기간내에, 드라 이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출하는 동작, 화상 신호에 대응한 데이터 신호(Data)를 유지 콘덴서(C1)에 기록하는 동작, 유지 콘덴서(C1)에 기록된 전압에 의거하여 유기 EL 소자(D1)를 발광시키는 동작을 행한다. 임계치 전압(Vth)을 검출하는 기간을 임계치 검출 기간(T21), 데이터 신호(Data)를 기록하는 기간을 기록 기간(T22), 유기 EL 소자(D1)를 발광시키는 기간을 발광 기간(T23)으로 하여, 이하에 동작의 상세를 설명한다. 또한, 임계치 검출 기간(T21), 기록 기간(T22), 발광 기간(T23)은 화소 회로(40)의 각각에 대해 정의되는 것이며, 모든 화소 회로(40)에 대해서 상기 3개의 기간의 위상을 일치시킬 필요는 없다. 본 실시의 형태에 있어서는, 행방향으로 배열된 화소 회로(40)에 대해서는 상기 3개의 기간의 위상을 일치시키고, 열방향으로 배열된 화소 회로(40)에 대해서는 각각의 기록 기간(T22)이 겹치지 않도록 상기 3개의 기간의 위상을 어긋나게 구동하고 있다. 이와 같이 위상을 어긋나게 구동함으로써 발광 기간(T23)의 시간을 길게 설정할 수 있으므로, 화상 표시 휘도를 향상하는데 있어서 바람직하다.
(임계치 검출 기간(T21))
도 15는, 본 발명의 실시의 형태에 있어서의 화상 표시 장치의 임계치 검출 기간(T21)에 있어서의 동작을 설명하기 위한 도면이다. 또한 도 15에는, 설명을 위해서, 도 13의 트랜지스터(Q2)를 스위치(SW2)로 바꿔놓고, 트랜지스터(Q3)를 스위치(SW3)로 바꿔놓고, 트랜지스터(Q5)를 스위치(SW5)로 바꿔놓고 있다. 또, 유기 EL 소자(D1)를 콘덴서(CE)로 바꿔놓고 있다.
임계치 검출 기간(T21)의 최초의 시각(t51)에서는, 머지 신호(Mrg)를 하이 레벨로 하여 스위치(SW5)를 온 상태로 하고, 시각(t52)에 있어서, 리셋 신호(Rst)를 하이 레벨로 하여 스위치(SW3)를 온 상태로 한다. 그러면 드라이버 트랜지스터(Q1)의 게이트에는 참조 전압 0(V)가 인가되므로 드라이버 트랜지스터(Q1)는 오프 상태가 된다. 따라서 유기 EL 소자(D1)에는 전류는 흐르지 않고, 유기 EL 소자(D1)는 콘덴서(CE)로서 동작한다. 또 드라이버 트랜지스터(Q1)의 소스 전압(Vs)은 유기 EL 소자(D1)의 오프 전압(VEoff)이 된다. 그리고 시각(t53)에 있어서, 검출 트리거 신호(Trg)를 전압(ΔV)만큼 저하시킨다. 그러면, 검출 트리거 콘덴서(C2)의 용량과 유지 콘덴서(C1) 및 콘덴서(CE)의 합성 용량에 의해 전압(ΔV)을 용량 분할한 전압만큼 드라이버 트랜지스터(Q1)의 소스 전압(Vs)이 저하한다. 그 리고 실시의 형태 1과 마찬가지로 소스 전압(Vs)은 (수학식 1)이 된다.
그 결과, 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)이 임계치 전압(Vth) 이상이 되므로, 드라이버 트랜지스터(Q1)가 온 상태가 된다. 그러면, 유지 콘덴서(C1) 및 콘덴서(CE)의 전하가 방전됨과 더불어, 검출 트리거 콘덴서(C2)가 충전되고, 소스 전압(Vs)이 상승을 시작한다. 그리고, 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)과 임계치 전압(Vth)이 동일해진 시점에서 드라이버 트랜지스터(Q1)가 오프 상태가 된다. 따라서, 드라이버 트랜지스터(Q1)의 소스 전압(Vs)은, (수학식 2)가 되고, 유지 콘덴서(C1)의 전압(VC1)은 임계치 전압(Vth)과 같아진다. 이와 같이 하여 유지 콘덴서(C1), 검출 트리거 콘덴서(C2), 콘덴서(CE)에는 전압(Vth)이 유지된다.
여기서, 드라이버 트랜지스터(Q1)가 디플리션형의 트랜지스터인 경우에도, 실시의 형태 1에서 설명한 바와 같이, 디플리션형 트랜지스터의 임계치를 검출할 수 있다.
그리고 시각(t54)에 있어서 머지 신호(Mrg)를 로우 레벨로 하여 스위치(SW5)를 오프 상태로 하고, 시각(t55)에 있어서 리셋 신호(Rst)를 로우 레벨로 하여 스위치(SW3)를 오프 상태로 한다.
(기록 기간(T22))
도 16은, 본 발명의 실시의 형태에 있어서의 화상 표시 장치의 기록 기간(T22)에 있어서의 동작을 설명하기 위한 도면이다.
기록 기간(T22)의 시각(t61)에 있어서, 주사 신호(Scn)가 하이 레벨이 되고 스위치(SW2)가 온 상태가 된다. 그러면 이 때 데이터선(20)에 공급되고 있는 화상 신호에 대응한 전압(Vdata)이 드라이버 트랜지스터(Q1)의 게이트에 인가된다. 그 때문에, 유지 콘덴서(C1)와 검출 트리거 콘덴서(C2)에 의해 전압(Vdata)을 용량 분할한 전압만큼 유지 콘덴서(C1)의 전압(VC1)이 증가하여,
Figure 112009016336305-PCT00007
이 된다.
화소 회로(40)의 기록 동작이 종료한 시각(t62)에 있어서 주사 신호(Scn)를 로우 레벨로 되돌리고 스위치(SW2)를 오프 상태로 한다. 그 후의 시각(t63)에 있어서, 검출 트리거 신호(Trg)를 원래의 전압으로 되돌려 둔다.
(발광 기간(T23))
도 17은, 본 발명의 실시의 형태에 있어서의 화상 표시 장치의 발광 기간(T23)에 있어서의 동작을 설명하기 위한 도면이다.
시각(t71)에 있어서, 머지 신호(Mrg)를 하이 레벨로 하여 스위치(SW5)를 온 상태로 한다. 그러면 유지 콘덴서(C1)의 전압(VC1)이 드라이버 트랜지스터(Q1)의 게이트·소스간 전압(Vgs)이 된다. 전압(VC1)은 기록 기간에 있어서 임계치 전압(Vth) 이상의 전압으로 설정되어 있기 때문에, 드라이버 트랜지스터(Q1)에는 화상 신호에 대응한 전압(Vdata)에 따른 전류가 흐르고, 화상 신호에 대응한 휘도로 유기 EL 소자(D1)를 발광시킨다. 이 때 유기 EL 소자(D1)에 흐르는 전류(Ipxl)는,
Figure 112009016336305-PCT00008
이 되고, 임계치 전압(Vth)의 영향을 받지 않는다. 또한, β은 (수학식 6)에서 정해지는 계수이다.
또한, 발광 기간(T23)에 있어서, 스위치(SW5), 즉 트랜지스터(Q5)를 온 상태로 해두면 트랜지스터(Q5)의 임계치 전압이 변화하여 온 특성이 악화된다. 이 때문에, 드라이버 트랜지스터(Q1)의 소스 전위가, 유지 콘덴서(C1)와 검출 트리거 콘덴서(C2)의 접속 노드에 충분히 충전된 시각(t72)에 있어서, 머지 신호(Mrg)를 로우 레벨로 하고 스위치(SW5)를 오프 상태로 해두는 것이 바람직하다. 또한, 스위 치(SW5)를 오프 상태로 해도 각부의 전압은 변화하지 않고, 유기 EL 소자(D1)의 발광에 영향을 주는 일은 없다.
이와 같이, 본 실시의 형태에 있어서도 유기 EL 소자(D1)에 흐르는 전류(Ipxl)에는 임계치 전압(Vth)의 항이 포함되지 않는다. 따라서, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)이 경시 변화에 따라 변동한 경우라도 유기 EL 소자(D1)에 흐르는 전류(Ipxl)는 그 영향을 받지 않고, 화상 신호에 대응한 휘도로 유기 EL 소자(D1)를 발광시킬 수 있다.
또, 본 실시의 형태에 있어서의 화소 회로는, 유기 EL 소자(D1)에 직렬로 접속되는 소자는 드라이버 트랜지스터(Q1)뿐이기 때문에 전력의 손실이 적고, 효율이 좋은 화상 표시 장치를 제공할 수 있다.
또, 유지 콘덴서(C1)의 전압에 의해 유기 EL 소자(D1)의 휘도가 정해지기 때문에, 유지 콘덴서(C1)의 전압이 상정 외의 변동을 일으키지 않도록 구동할 필요가 있다. 그 때문에, 도 14에 나타낸 시퀀스에 의거하여 각 트랜지스터를 제어함으로써 유지 콘덴서(C1)의 전압을 확실히 제어할 수 있다.
이상으로 설명한 바와 같이, 본 실시의 형태에 의해도, 드라이버 트랜지스터(Q1)의 소스에 유기 EL 소자(D1)를 접속하고, 유기 EL 소자(D1)의 캐소드를 저전압측 전원선에 공통으로 접속하는 화소 회로(40)를, N채널형 트랜지스터만을 이용해 구성할 수 있다. 이와 같이, 본 실시의 형태에 있어서의 화소 회로는 아몰퍼스 실리콘 박막 트랜지스터를 이용하여 대형의 표시 장치를 구성하는 경우에 최적이다. 물론 폴리 실리콘 박막 트랜지스터를 이용하는 경우라도 바람직한 것이다.
또한, 본 실시의 형태에 있어서는, 행방향으로 배열된 화소 회로(40)에 대해서는 임계치 검출 기간(T21), 기록 기간(T22), 발광 기간(T23)의 3개의 기간의 위상을 일치시키고, 열방향으로 배열된 화소 회로(40)에 대해서는 각각의 기록 기간(T22)의 기간이 겹치지 않도록 상기 3개의 기간의 위상을 어긋나게 구동하는 구성에 대해 설명했다. 이와 같이 위상을 어긋나게 구동함으로써 발광 기간(T23)의 시간을 길게 설정할 수 있다. 그러나 본 발명은 이것에 한정되는 것은 아니다. 도 18은, 본 실시의 형태의 변형예에 있어서의 화소 회로의 회로도이다. 도 18에 나타낸 화소 회로에서는, 1필드 기간을, 임계치 검출 기간(T21), 기록 기간(T22), 발광 기간(T23)을 포함하는 3개의 기간으로 분할하고, 모든 화소 회로(40)를 동기시켜 구동하게 된다.
도 18에 나타낸 화소 회로는 도 13에 나타낸 화소 회로와 다음의 점이 다르다. 즉, 검출 트리거선(54)을 모든 화소 회로에 공통으로 하고, 머지선(53)을 모든 화소 회로에 공통으로 하고 있다. 또한, 드라이버 트랜지스터(Q1)의 임계치 전압(Vth)을 검출할 때에 데이터선(20)의 전압을 참조 전압으로 하고, 드라이버 트랜지스터(Q1)의 게이트에 참조 전압을 주기 위한 참조 스위치인 트랜지스터(Q3) 및 참조 전압선을 생략하고 있다. 이와 같이 구성함으로써 화소 회로의 구성이 간략화되므로, 고정밀도의 화상 표시 장치를 만드는데 있어서 유리하다.
또한, 상술한 각 실시의 형태에 있어서 나타낸 전압치 등의 각 수치는 어디까지나 일례를 나타낸 것이며, 이러한 수치는 유기 EL 소자의 특성이나 화상 표시 장치의 사양 등에 의해 적절히 최적으로 설정하는 것이 바람직하다.
본 발명의 화상 표시 장치에 의하면, 드라이버 트랜지스터의 소스에 전류 발광소자를 접속한 화소 회로를, N채널형 트랜지스터만을 이용하여 화소 회로를 구성하는 것이 가능해지고, 전류 발광소자를 이용한 액티브 매트릭스형의 화상 표시 장치로서 유용하다.

Claims (5)

  1. 전류 발광소자와, 상기 전류 발광소자에 전류를 흐르게 하는 드라이버 트랜지스터와, 상기 드라이버 트랜지스터가 흐르게 하는 전류량을 결정하는 전압을 유지하는 유지 콘덴서와, 화상 신호에 따른 전압을 상기 유지 콘덴서에 기록하는 기록 스위치를 가지는 화소 회로를 복수 배열한 화상 표시 장치로서,
    상기 화소 회로의 각각을 구성하는 트랜지스터는 N채널형 트랜지스터이며, 상기 화소 회로의 각각은 상기 드라이버 트랜지스터의 소스 전압을 변화시키기 위한 전압을 공급하는 검출 트리거선 및 검출 트리거 콘덴서를 더 구비하고,
    상기 드라이버 트랜지스터의 소스에 상기 검출 트리거 콘덴서의 한쪽의 단자를 접속하고, 상기 검출 트리거 콘덴서의 다른쪽의 단자에 상기 검출 트리거선을 접속한 것을 특징으로 하는 화상 표시 장치.
  2. 청구항 1에 있어서,
    상기 화소 회로의 각각은 상기 드라이버 트랜지스터의 소스와 저전압측 전원선의 사이에 상기 전류 발광 소자가 접속되고, 상기 드라이버 트랜지스터의 드레인과 고전압측 전원선의 사이에 접속된 인에이블 스위치를 구비한 것을 특징으로 하는 화상 표시 장치.
  3. 청구항 1에 있어서,
    상기 화소 회로의 각각은 상기 검출 트리거 콘덴서에 접속된 분리 스위치를 더 구비하고, 상기 드라이버 트랜지스터의 소스에 상기 분리 스위치를 통해 상기 검출 트리거 콘덴서의 한쪽의 단자를 접속한 것을 특징으로 하는 화상 표시 장치.
  4. 청구항 3에 있어서,
    상기 화소 회로의 각각은, 상기 드라이버 트랜지스터의 소스와 저전압측 전원선의 사이에 상기 전류 발광 소자가 접속되고, 상기 드라이버 트랜지스터의 드레인을 고전압측 전원선에 접속한 것을 특징으로 하는 화상 표시 장치.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 화소 회로의 각각은 참조 스위치를 더 구비하고, 상기 드라이버 트랜지스터의 게이트에 상기 참조 스위치의 한쪽의 단자를 접속하고, 상기 참조 스위치의 다른쪽의 단자에 참조 전압을 인가하기 위한 참조 전압선을 접속한 것을 특징으로 하는 화상 표시 장치.
KR1020097005546A 2007-06-15 2008-06-13 화상 표시 장치 KR101461689B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007158252 2007-06-15
JP2007158251 2007-06-15
JPJP-P-2007-158251 2007-06-15
JPJP-P-2007-158252 2007-06-15
PCT/JP2008/001522 WO2008152817A1 (ja) 2007-06-15 2008-06-13 画像表示装置

Publications (2)

Publication Number Publication Date
KR20100021399A true KR20100021399A (ko) 2010-02-24
KR101461689B1 KR101461689B1 (ko) 2014-11-13

Family

ID=40129431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005546A KR101461689B1 (ko) 2007-06-15 2008-06-13 화상 표시 장치

Country Status (6)

Country Link
US (1) US8432338B2 (ko)
JP (1) JP5640314B2 (ko)
KR (1) KR101461689B1 (ko)
CN (2) CN102637409B (ko)
TW (1) TWI444967B (ko)
WO (1) WO2008152817A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101533219B1 (ko) * 2008-02-28 2015-07-02 소니 주식회사 Ｅｌ표시 패널, 전자기기 및 ｅｌ표시 패널의 구동방법
KR20170136154A (ko) * 2016-05-31 2017-12-11 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100938A1 (ja) * 2009-03-06 2010-09-10 パナソニック株式会社 画像表示装置およびその駆動方法
KR101056281B1 (ko) 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101615404B1 (ko) 2010-04-05 2016-04-25 가부시키가이샤 제이올레드 유기 ｅｌ 표시 장치 및 유기 ｅｌ 표시 장치의 제조 방법
CN102272818B (zh) * 2010-04-05 2015-01-21 松下电器产业株式会社 有机el显示装置的显示方法和有机el显示装置
WO2012008232A1 (ja) 2010-07-12 2012-01-19 シャープ株式会社 表示装置およびその駆動方法
KR101291444B1 (ko) * 2010-09-06 2013-07-30 파나소닉 주식회사 표시 장치 및 그 구동 방법
CN102576513B (zh) 2010-09-06 2014-11-12 松下电器产业株式会社 显示装置及其控制方法
CN102959609B (zh) * 2010-09-06 2015-05-27 株式会社日本有机雷特显示器 显示装置及其制造方法
KR101291433B1 (ko) 2010-09-06 2013-07-30 파나소닉 주식회사 표시 장치 및 그 구동 방법
JP5284492B2 (ja) * 2010-09-06 2013-09-11 パナソニック株式会社 表示装置及びその制御方法
FR2965440B1 (fr) * 2010-09-29 2013-08-23 Commissariat Energie Atomique Dispositif d'imagerie a chute ohmique nulle dans un bus de donnee
CN103168324B (zh) * 2010-10-21 2015-08-05 夏普株式会社 显示装置及其驱动方法
WO2012128073A1 (ja) * 2011-03-18 2012-09-27 シャープ株式会社 表示装置およびその駆動方法
KR101868640B1 (ko) * 2011-07-25 2018-06-18 가부시키가이샤 제이올레드 표시 장치 및 표시 장치의 구동 방법
CN103038811B (zh) * 2011-08-09 2016-03-09 株式会社日本有机雷特显示器 显示装置
CN103069477B (zh) * 2011-08-09 2016-03-09 株式会社日本有机雷特显示器 图像显示装置
KR101549284B1 (ko) * 2011-11-08 2015-09-02 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9454932B2 (en) 2011-11-24 2016-09-27 Joled Inc. Display device and method of controlling the same
WO2013076773A1 (ja) * 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
CN102857450B (zh) * 2012-05-30 2015-07-22 华为技术有限公司 线路驱动器及其防护方法
KR101935955B1 (ko) * 2012-07-31 2019-04-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN102930822B (zh) * 2012-11-12 2014-12-24 京东方科技集团股份有限公司 像素电路、显示装置和像素电路的驱动方法
CN107016962B (zh) * 2013-03-28 2020-03-17 群创光电股份有限公司 像素电路及其驱动方法与显示面板
JP2015043008A (ja) * 2013-08-26 2015-03-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP6774325B2 (ja) * 2016-12-15 2020-10-21 株式会社Ｊｏｌｅｄ 画素回路および表示装置
JP6781115B2 (ja) 2017-07-24 2020-11-04 株式会社Ｊｏｌｅｄ 信号処理回路、表示装置およびプログラム
CN112037716B (zh) 2020-09-21 2022-01-21 京东方科技集团股份有限公司 像素电路、显示面板和显示设备
CN113160728B (zh) * 2021-02-19 2024-02-20 厦门天马微电子有限公司 显示面板、检测显示面板的高压漏检方法及显示装置
CN114299867B (zh) * 2021-12-31 2023-06-06 湖北长江新型显示产业创新中心有限公司 一种显示面板及其驱动方法和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084509A (ko) 1997-04-23 2005-08-26 사르노프 코포레이션 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법
JP2003228324A (ja) * 2002-01-31 2003-08-15 Sanyo Electric Co Ltd 表示装置
JP2004151194A (ja) 2002-10-29 2004-05-27 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動装置
JP3901105B2 (ja) 2003-02-14 2007-04-04 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4734529B2 (ja) 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
US7573444B2 (en) * 2004-12-24 2009-08-11 Samsung Mobile Display Co., Ltd. Light emitting display
CA2495726A1 (en) * 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
JP2006215275A (ja) * 2005-02-03 2006-08-17 Sony Corp 表示装置
JP4782103B2 (ja) 2005-02-25 2011-09-28 京セラ株式会社 画像表示装置
JP5245195B2 (ja) 2005-11-14 2013-07-24 ソニー株式会社 画素回路
JP4203770B2 (ja) * 2006-05-29 2009-01-07 ソニー株式会社 画像表示装置
JP2008026468A (ja) 2006-07-19 2008-02-07 Sony Corp 画像表示装置
JP4203773B2 (ja) 2006-08-01 2009-01-07 ソニー株式会社 表示装置
JP4600780B2 (ja) 2007-01-15 2010-12-15 ソニー株式会社 表示装置及びその駆動方法
JP5224729B2 (ja) 2007-06-14 2013-07-03 株式会社ジャパンディスプレイウェスト 表示装置、画素駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101533219B1 (ko) * 2008-02-28 2015-07-02 소니 주식회사 Ｅｌ표시 패널, 전자기기 및 ｅｌ표시 패널의 구동방법
KR20170136154A (ko) * 2016-05-31 2017-12-11 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법

Also Published As

Publication number Publication date
KR101461689B1 (ko) 2014-11-13
CN102637409A (zh) 2012-08-15
TWI444967B (zh) 2014-07-11
CN101548310A (zh) 2009-09-30
TW200910300A (en) 2009-03-01
US8432338B2 (en) 2013-04-30
CN101548310B (zh) 2012-07-04
WO2008152817A1 (ja) 2008-12-18
JPWO2008152817A1 (ja) 2010-08-26
CN102637409B (zh) 2014-09-17
JP5640314B2 (ja) 2014-12-17
US20100007645A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
KR101461689B1 (ko) 화상 표시 장치
KR101377798B1 (ko) 화상 표시 장치
KR101091439B1 (ko) 화상 표시 장치 및 그 제어 방법
KR101071443B1 (ko) 표시 패널 장치 및 그 제어 방법
KR101685713B1 (ko) 화상 표시 장치 및 그 구동 방법
JP5627175B2 (ja) 画像表示装置
JP2006516745A (ja) アクティブマトリクス表示装置
KR20140126110A (ko) 유기전계발광 표시장치 및 그의 구동방법
JP2004295131A (ja) ディスプレイ用駆動回路
KR101507259B1 (ko) 화상 표시 장치
JPWO2011061800A1 (ja) 表示パネル装置、表示装置及びその制御方法
US9852690B2 (en) Drive method and display device
KR20140075591A (ko) 화소 회로 및 표시 장치
KR20130119324A (ko) 표시 장치 및 그 제어 방법
JP2005316380A (ja) 電流駆動型の能動行列の有機電界発光ディスプレー装置
KR101515375B1 (ko) 화상 표시 장치의 구동 방법
JP5257075B2 (ja) 画像表示装置
KR20120049909A (ko) 표시 장치 및 그 구동 방법
JP5034208B2 (ja) 表示装置および表示装置の駆動方法
JP2008310075A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 5