JPWO2008126141A1 - 表示装置 - Google Patents

Abstract

表示装置は，複数の第１の電極が並行に設けられた第１の基板と，第１の電極と交差して画素を形成する複数の第２の電極が並行に設けられた第２の基板と，第１及び第２の基板間に形成され書き込み状態に応じて所定の波長の光を反射または透過もしくは吸収する材料層とを有する表示パネルと，第１，第２の電極をそれぞれ駆動する第１，第２の駆動回路と，第１，第２の駆動回路の駆動制御を行う駆動制御回路を有する。第１または第２の駆動回路が，表示画像の書き換え時において，第１または第２の電極の隣接する複数本の電極群にリセットパルスを印加しながら，当該複数本の電極群を走査して当該電極群の画素をリセットし，さらに，駆動制御回路は，第１または第２の駆動回路による複数本の電極群の走査方向を変更制御する。

Description

本発明は，表示装置に関し，特に，電子ペーパとしての実用化が期待されている表示装置に関する。

電子ペーパは，電子ブック，モバイル端末機器のサブディスプレイ，ＩＣカードの表示部等，多くの携帯機器への適用が提案されている。電子ペーパの有力な表示装置の一つに，コレステリック相が形成される液晶組成物（コレステリック液晶，あるいはカイラルネマティク液晶と称される。本明細書においてはコレステリック液晶に統一する。）を用いた表示装置がある。コレステリック液晶は，半永久的な表示保持特性（メモリ性），鮮やかなカラー表示特性，高コントラスト特性，および高解像度特性等の優れた特徴を有している。

図１は，コレステリック液晶を用いたフルカラー表示可能な液晶表示装置の断面構成を示す図である。液晶表示装置１は，ユーザ３側の表示面から順に，青色表示部１０と，緑色表示部１１と，赤色表示部１２とが積層された構造を有している。図中，上方の基板側が表示面であり，外光２は基板上方から表示面に向かって入射するようになっている。

青色表示部１０は，一対の上下基板１０Ａ，１０Ｂ間に封入された青色用液晶１０ＬＣと，青用液晶層１０ＬＣに所定のパルス電圧を印加するパルス電圧源１０Ｐとを有している。緑色表示部１１は，一対の上下基板１１Ａ，１１Ｂ間に封入された緑色用液晶１１ＬＣと，緑色用液晶層１１ＬＣに所定のパルス電圧を印加するパルス電圧源１１Ｐとを有している。赤色表示部１２は，一対の上下基板間１２Ａ，１２Ｂに封入された赤色用液晶１２ＬＣと，赤色用液晶層１２ＬＣに所定のパルス電圧を印加するパルス電圧源１２Ｐとを有している。そして，赤色表示部１２の下基板１２Ｂの裏面には光吸収層１３が配置されている。

各青，緑，赤用液晶層１０ＬＣ，１１ＬＣ，１２ＬＣに用いられているコレステリック液晶は，ネマティック液晶にキラル性の添加剤（カイラル材ともいう）を数十ｗｔ％の含有率で比較的大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に含有させると，ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。このためコレステリック液晶はカイラルネマティック液晶とも称される。

コレステリック液晶は双安定性（メモリ性）を備えており，液晶に印加する電界強度の調節によりプレーナ状態（反射状態），フォーカルコニック状態（透過状態），またはそれらの混合による中間的な状態のいずれかの状態をとることができる。そして，コレステリック液晶は，一旦プレーナ状態，フォーカルコニック状態，またはそれらの中間的な状態になると，その後電界がなくなっても安定してその状態を保持する。

プレーナ状態は，例えば，上下基板間に所定の高電圧を印加して液晶層に強電界を与え，液晶をホメオトロピック状態にした後，急激に電界をゼロにすることにより得られる。また，フォーカルコニック状態は，例えば，上記高電圧より低い所定電圧を上下基板間に印加して液晶層に電界を与えた後，急激に電界をゼロにすることにより得られる。あるいは，フォーカルコニック状態は，プレーナ状態から徐々に電圧を加えることでも得ることができる。そして，プレーナ状態とフォーカルコニック状態の中間的な状態は，例えば，フォーカルコニック状態が得られる電圧よりも低い電圧を上下基板間に印加して液晶層に電界を与えた後，急激に電界をゼロにすることにより得られる。

図２は，コレステリック液晶を用いた液晶表示装置の表示原理を示す図である。図２では，青色表示部を例に説明する。図２（ａ）は，青色表示部１０の青色用液晶層１０ＬＣがプレーナ状態でのコレステリック液晶の液晶分子ＬＣの配向状態を示している。図２（ａ）に示すように，プレーナ状態での液晶分子ＬＣは，基板厚方向に順次回転して螺旋構造を形成し，螺旋構造の螺旋軸は基板面にほぼ垂直になる。

プレーナ状態では，液晶分子の螺旋ピッチに応じた所定波長の光が選択的に液晶層で反射される。液晶層の平均屈折率をｎとし，螺旋ピッチをｐとすると，反射が最大となる波長λは，λ＝ｎ・ｐで示される。従って，例えばλ＝４８０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決めと，青色表示部１０の青色用液晶層１０ＬＣは，プレーナ状態時に青色の光を選択的に反射させる。平均屈折率ｎは液晶材料及びカイラル材を選択することで調整でき，螺旋ピッチｐはカイラル材の含有率を調整することにより調節することができる。

図２（ｂ）は，青色表示部１０の青色用液晶層ＬＣがフォーカルコニック状態におけるコレステリック液晶の液晶分子の配向状態を示している。図２（ｂ）に示すように，フォーカルコニック状態での液晶分子は，基板面内方向に順次回転して螺旋構造を形成し，螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態では，青色用液晶層１０ＬＣに反射波長の選択性は失われ入射光２の殆どが透過する。そして，透過光は赤色表示部１２の下基板１２Ｂの裏面に配置された光吸収層１３で吸収されるので，暗色（黒色）表示になる。

プレーナ状態とフォーカルコニック状態の中間の状態では，その状態に応じて反射光と透過光の割合を調整できるので，反射光の強度を可変できる。このように，コレステリック液晶では，螺旋状に捻られた液晶分子の配向状態で光の反射量を制御することができる。

上記の青色用液晶層と同様に，緑色用液晶層及び赤色用液晶層に，プレーナ状態時に緑または赤の光を選択的に反射させるコレステリック液晶をそれぞれ封入すると，フルカラー表示の液晶表示装置が実現できる。

以上のようにコレステリック液晶を用い，赤，緑，青の光を選択的に反射する液晶表示パネルを積層することで，メモリ性のあるフルカラーの表示装置が可能となり，画面書換え時以外は，消費電力＝０でカラー表示が可能となる。

しかしながら，コレステリック液晶の選択反射を利用した表示装置は，表示画像を変更する時に，一旦，高い電圧で液晶をホメオトロピック状態へリセットする必要がある。このため，リセット時に多くの電力を必要とする問題がある。このリセット時の多くの電力は，バッテリの瞬間容量に制限のある携帯機器において大きな課題である。

この課題を解決するための表示書き換え方法が，以下の特許文献１に記載されている。この特許文献１の表示書き換え方法によれば，複数のスキャン電極を同時選択してリセット駆動を行い且つ選択中の複数のスキャン電極群を走査する。これにより，リセット駆動が画面の一部のスキャン電極群に限定されるので，瞬間的な電力を抑制することができる。また，複数のスキャン電極を同時にリセット駆動するので，１つの画面をリセットする時間を短くすることができる。
ＷＯ０６／１０３７３８（２００６．１０．０５国際公開）

図３は，従来の表示書き換え方法による問題点を示す図である。図３には，表示画面が英語表示「ＡＢＣＤ．．．」２０が，日本語表示「あいうえお．．．」２１，２２，２３に徐々に変更される表示状態を示している。特許文献１による表示書き換え方法によれば，複数のスキャン電極を同時に選択してリセット駆動しその選択スキャン電極群を走査するので，リセット（またはリセット及び書き込み）されている帯状領域２４が走査方向に移動する様子が利用者に認識される。

この帯状領域２４はホメオトロピック状態にされており，ホメオトロピック状態は透明状態であるため，光吸収層１３の色，一般には黒色の帯となって利用者に認識される。帯状領域２４が認識される時間は，スキャン電極の本数に依存するが，全画素をリセットするのに要する時間となり，おおよそ数秒〜数十秒である。よって，この帯状領域２４の表示は，利用者に不快感を与えるので，その不快感の低減が求められている。

また，リセットを含む表示画像の書換えに数秒〜数十秒を要するので，画像データの縦書き，横書きに関わらず，常に同じ走査方向で画像の書換えが行われることも，利用者に不快感を与える。

そこで，本発明の目的は，表示画像を書き換える時の利用者に与える不快感を軽減した液晶表示装置を提供することにある。

上記の目的を達成するために，本発明の第１の側面によれば，
複数の第１の電極が並行に設けられた第１の基板と，前記第１の電極と交差して画素を形成する複数の第２の電極が並行に設けられた第２の基板と，前記第１及び第２の基板間に形成され書き込み状態に応じて所定の波長の光を反射または透過もしくは吸収する材料層とを有する表示パネルと，
前記第１，第２の電極をそれぞれ駆動する第１，第２の駆動回路と，
前記第１，第２の駆動回路の駆動制御を行う駆動制御回路とを有し，
前記第１または第２の駆動回路が，表示画像の書き換え時において，前記第１または第２の電極の隣接する複数本の電極群にリセットパルスを印加しながら，当該複数本の電極群を走査して当該電極群の画素をリセットし，
さらに，前記駆動制御回路は，前記第１または第２の駆動回路による前記複数本の電極群の走査方向を変更制御することを特徴とする表示装置である。

上記の目的を達成するために，本発明の第２の側面によれば，
複数の第１の電極が並行に設けられた第１の基板と，前記第１の電極と交差して画素を形成する複数の第２の電極が並行に設けられた第２の基板と，前記第１及び第２の基板間に形成され書き込み状態に応じて所定の波長の光を反射または透過する材料層とを有する表示パネルと，
前記第１，第２の電極をそれぞれ駆動する第１，第２の駆動回路と，
前記第１，第２の駆動回路の駆動制御を行う駆動制御回路とを有し，
前記第１または第２の駆動回路が，表示画像の書き換え時において，前記第１または第２の電極の隣接する複数本の電極群にリセットパルスを印加しながら，当該複数本の電極群を走査して当該電極群の画素をリセットし，
さらに，前記所定の波長の光がそれぞれ異なる複数の前記表示パネルが互いに積層され，前記反射層が前記複数の表示パネルの最下パネルの第２の基板側に設けられ，
前記複数の表示パネルの駆動制御回路は，第１の表示パネルにおける前記複数本の電極群の走査方向と，第２の表示パネルにおける前記複数本の電極群の走査方向とが異なるように前記第１または第２の駆動回路を制御することを特徴とする表示装置である。

上記の目的を達成するために，本発明の第３の側面によれば，
複数の第１の電極が並行に設けられた第１の基板と，前記第１の電極と交差して画素を形成する複数の第２の電極が並行に設けられた第２の基板と，前記第１及び第２の基板間に形成され書き込み状態に応じて所定の波長の光を反射または透過する材料層とを有する表示パネルと，
前記第１，第２の電極をそれぞれ駆動する第１，第２の駆動回路と，
前記第１，第２の駆動回路の駆動制御を行う駆動制御回路とを有し，
前記第１または第２の駆動回路が，表示画像の書き換え時において，前記第１または第２の電極の隣接する複数本の電極群にリセットパルスを印加しながら，当該複数本の電極群を走査して当該電極群の画素をリセットし，
さらに，前記所定の波長の光がそれぞれ異なる複数の前記表示パネルが互いに積層され，前記反射層が前記複数の表示パネルの最下パネルの第２の基板側に設けられ，
前記複数の表示パネルの駆動制御回路は，第１の表示パネルにおける前記複数本の電極群の走査のタイミングと，第２の表示パネルにおける前記複数本の電極群の走査のタイミングとが異なるように前記第１または第２の駆動回路を制御することを特徴とする表示装置である。

本発明によれば，表示画像の書き換え時におけるリセットのための複数本の電極群の走査方向または走査タイミングが適宜変更されるので，ユーザによる不快感を軽減することができる。

コレステリック液晶を用いたフルカラー表示可能な液晶表示装置の断面構成を示す図である。 コレステリック液晶を用いた液晶表示装置の表示原理を示す図である。 従来の表示書き換え方法による問題点を示す図である。 本実施の形態における液晶表示装置の概略構成図である。 本実施の形態における液晶表示装置の断面図である。 赤，緑，青の反射スペクトルを示す図である。 本実施の形態における液晶表示装置の駆動波形の一例を示す図である。 本実施の形態におけるコレステリック液晶の電圧−反射率特性の一例を示す図である。 本実施の形態における表示装置の構成図である。 本実施の形態における電圧レギレータと駆動回路との関係を示す図である。 スキャンモードとデータモードとにおける駆動回路３０，３１の入力電圧端子と入力電圧との関係を示す図である。 スキャンモードとデータモードとにおける駆動回路３０，３１のパルス信号の電圧値を示す図である。 本実施の形態における書き換え方法の一例を示す図である。 本実施の形態における書き換え方法の一例を示す図である。 本実施の形態における書き換え方法の一例を示す図である。 ハーフトーン画像を形成する画像書き換え方法を示す図である。 ハーフトーン画像を形成する別の画像書き換え方法を示す図である。 本実施の形態における書き込み方法の走査モード例を示す図である。 本実施の形態における書き込み方法の別の走査モード例を示す図である。 本実施の形態における書き込み方法の別の走査モード例を示す図である。

符号の説明

１０，１１，１２：Ｂ，Ｇ，Ｒ表示パネル
１０ＬＣ，１１ＬＣ，１２ＬＣ：液晶層（材料層）
１０Ｓ，１１Ｓ，１２Ｓ：走査電極駆動回路
１０Ｄ，１１Ｄ，１２Ｄ：データ電極駆動回路

以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

本発明は，コレステリック液晶材料以外に，電子粉流体や電気泳動などを利用した同様の表示装置に適用可能である。以下，表示装置の一例として，青（Ｂ），緑（Ｇ），および赤（Ｒ）用コレステリック液晶を用いた液晶表示装置および電子ペーパについて説明する。

図４は，本実施の形態における液晶表示装置の概略構成図である。また，図５は，本実施の形態における液晶表示素子の断面図である。図４，図５に示すように，液晶表示装置１は，プレーナ状態で青色（Ｂ）の光を反射するＢ用液晶層１０ＬＣを備えたＢ表示パネル１０と，プレーナ状態で緑色（Ｇ）の光を反射するＧ用液晶層１１ＬＣを備えたＧ表示パネル１１と，プレーナ状態で赤色（Ｒ）の光を反射するＲ用液晶層１２ＬＣを備えたＲ表示パネル１２とを有している。各Ｂ，Ｇ，Ｒ表示パネル１０，１１，１２は，この順に光入射面（表示面）側から積層されている。

Ｂ表示パネル１０は，対向配置された一対の上下基板１０Ａ，１０Ｂと，両基板間に封入されたＢ用液晶層１０ＬＣとを有している。Ｂ用液晶層１０ＬＣは，青色を選択的に反射するように調整されたＢ用コレステリック液晶を有している。

同様に，Ｇ表示パネル１１，Ｒ表示パネル１２は，それぞれ，対向配置された一対の上下基板１１Ａ，１１Ｂ，１２Ａ，１２Ｂと，両基板間に封入されたＧ用液晶層１１ＬＣ，Ｒ用液晶層１２ＬＣとを有している。Ｇ用液晶層，Ｒ用液晶層は，それぞれ，緑色，赤色を選択的に反射するように調整されたＧ用コレステリック液晶，Ｒ用コレステリック液晶を有している。

液晶層を構成する液晶組成物は，ネマティック液晶混合物にカイラル材を１０〜４０ｗｔ％添加したコレステリック液晶である。このカイラル材の添加量は，ネマティック液晶成分とカイラル材の合計量を１００ｗｔ％としたときの値である。ネマティック液晶は，公知の各種材料を用いることができる。屈折率異方性（Δｎ）は，０．１８〜０．２４であることが好ましい。この範囲より小さいとプレーナ状態の反射率が低くなり，この範囲より大きいとフォーカルコニック状態での散乱反射が大きくなる他，粘度も高くなり，応答速度が低下する。また，この液晶の厚みは３〜６μｍが好ましく，これより小さいとプレーナ状態の反射率が低くなり，これより大きいと駆動電圧が高くなりすぎる。

次に各表示パネルの旋光性について述べる。図６は，赤，緑，青の反射スペクトルを示す図である。積層されたＢ，Ｇ，Ｒ表示パネル１０，１１，１２において，プレーナ状態（反射状態）におけるＧ用液晶層での旋光性と，Ｂ用及びＲ用液晶層での旋光性とを異ならせているので，図６に示す青（Ｂ）と緑（Ｇ），および緑（Ｇ）と赤（Ｒ）の反射スペクトルが重なる領域では，例えば，Ｂ用液晶層とＲ用液晶層で右円偏光の光を反射させ，Ｇ用液晶層で左円偏光の光を反射させることができる。これにより，反射光の損失を低減させて，液晶表示装置の表示画面の明るさを向上させることができる。

上基板１０Ａ，１１Ａ，１２Ａ，および下基板１０Ｂ，１１Ｂ，１２Ｂは，透光性を有することが必要である。本実施の形態では，縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のポリカーボネート（ＰＣ）フィルム基板を用いている。また，ＰＣフィルム基板に代えてガラス基板やポリエチレンテレフタレート（ＰＥＴ）等のフィルム基板を使用することもできる。本実施の形態では，上基板および下基板はいずれも透光性を有しているが，最下層に配置されるＲ表示パネルの下基板１２Ｂは不透光性であってもよい。

図４に示されるとおり，Ｂ表示パネル１０の下基板１０ＢのＢ用液晶層側には，上下方向に延びる複数の帯状のデータ電極Ｄ１，Ｄ２が並列して形成されている。また，上基板１０ＡのＢ用液晶層側には，左右方向に延びる複数の帯状の走査電極Ｓ１，Ｓ２が並列して形成されている。本実施の形態では，透明電極をパターニングして０．２４ｍｍピッチのストライプ状の複数の走査電極，および複数のデータ電極を形成し，３２０×２４０ドットのＱＶＧＡ表示を実現している。

図４に示すように，上下基板の電極形成面をその法線方向に見て，両電極Ｄ，Ｓは互いに交差して対向配置されている。両電極の各交差領域がそれぞれピクセル（画素）となる。複数のピクセルがマトリクス状に配列されて表示画面を形成している。

両電極の形成材料は，例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）が代表的であるが，その他インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｃ Ｏｘｉｄｅ；ＩＺＯ）等の透明導電膜，アルミニウムあるいはシリコン等の金属電極，又はアモルファスシリコンや珪酸ビスマス（Ｂｉｓｍｕｔｈ Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ；ＢＳＯ）等の光導電性膜等でもよい。

両電極上には機能膜として，それぞれ絶縁膜や液晶分子の配列を制御するための配向膜（いずれも図示せず）がコーティングされていることが好ましい。絶縁膜は，電極間の短絡を防止したり，ガスバリア層として液晶表示装置の信頼性を向上させたりする機能を有している。また，配向膜には，ポリイミド樹脂，ポリアミドイミド樹脂，ポリエーテルイミド樹脂，ポリビニルブチラール樹脂およびアクリル樹脂等の有機膜や，酸化シリコン，酸化アルミニウム等の無機材料を用いることができる。本実施の形態では，例えば電極上の基板全面に配向膜が塗布（コーティング）されている。配向膜は絶縁性薄膜と兼用されてもよい。

図５に示されるとおり，上下基板の外周囲に塗布されたシール材３３により，Ｂ用液晶層１０ＬＣは両基板間に封入されている。また，Ｂ用液晶層の厚さ（セルギャップ）は均一に保持する必要がある。所定のセルギャップを維持するには，樹脂製又は無機酸化物製の球状スペーサをＢ用液晶層内に散布したり，柱状スペーサをＢ用液晶層内に複数形成したりする。本実施の形態の液晶表示装置においても，Ｂ用液晶層内にスペーサ（図示せず）が挿入されてセルギャップの均一性が保持されている。Ｂ用液晶層のセルギャップは，３μｍ≦ｄ≦６μｍの範囲であることが好ましい。

Ｇ表示パネル１１およびＲ表示パネル１２は，Ｂ表示パネル１０と同様の構造である。最下層のＲ表示パネル１２の下基板１２Ｂの外面（裏面）には，可視光吸収層１３が設けられている。このため，Ｂ，Ｇ，Ｒ液晶層１０ＬＣ，１１ＬＣ，１２ＬＣの全てがフォーカルコニック状態の時に，液晶表示装置の表示画面には黒色が表示される。なお，可視光吸収層１３は必要に応じて設ければよい。可視光吸収層１３が設けられていない場合は透明パネルに各色の反射光の画像が形成されることになる。

上基板には，複数の走査電極を駆動する走査電極用ドライバＩＣが実装された走査電極駆動回路３１（１０Ｓ，１１Ｓ，１２Ｓ）が設けられている。また，下基板には，複数のデータ電極を駆動するデータ電極用ドライバＩＣが実装されたデータ電極駆動回路３０（１０Ｄ，１１Ｄ，１２Ｄ）が設けられている。これらの駆動回路３０，３１は，駆動制御回路３２から出力された所定の信号に基づいて，走査信号，データ信号を走査電極Ｓ１，Ｓ２またはデータ電極Ｄ１，Ｄ２に出力する。

図７は，本実施の形態における液晶表示装置の駆動波形の一例を示す図である。図８は，コレステリック液晶の電圧−反射率特性の一例を示す図である。これらを参照して，液晶表示装置の駆動方法の一例について説明する。

図７（ａ）は，コレステリック液晶をプレーナ状態にするための駆動波形であり，図７（ｂ）は，コレステリック液晶をフォーカルコニック状態にするための駆動波形である。図７（ａ）および図７（ｂ）において，データ電極駆動回路３０から出力されるデータ信号の電圧波形Ｖｄと，走査電極駆動回路３１から出力される走査信号の電圧波形Ｖｓと，両電圧Ｖｄ，Ｖｓの印加により各ピクセルに印加される印加電圧波形Ｖｌｃとを示している。また，図の左から右は時間経過に，図の上下方向は電圧に対応している。

図８の横軸はコレステリック液晶に印加される電圧値に対応し，縦軸はコレステリック液晶の反射率（％）に対応する。図８に示す実線の曲線Ｐは，初期状態がプレーナ状態におけるコレステリック液晶の電圧−反射率特性を示し，破線の曲線ＦＣは，初期状態がフォーカルコニック状態におけるコレステリック液晶の電圧−反射率特性を示している。

ここでは，図４に示すＢ表示パネル１０の第１列目のデータ電極Ｄ１と第１行目の走査電極Ｓ１との交差部の青（Ｂ）ピクセル（１，１）に上記データ信号Ｖｄと走査信号Ｖｓによる印加電圧Ｖｌｃを印加する場合を例にして説明する。

第１に，プレーナ状態への書き込みについて説明する。図７（ａ）に示すように，第１行目の走査電極Ｓ１が選択される選択期間Ｔ１の前半の約１／２の期間では，データ信号電圧Ｖｄが＋３２Ｖとなるのに対し走査信号電圧Ｖｓが０Ｖとなり，後半の約１／２の期間では，データ信号電圧Ｖｄが０Ｖとなるのに対し走査信号電圧Ｖｓが＋３２Ｖとなる。このため，Ｂピクセル（１，１）のＢ用液晶層には，印加電圧Ｖｌｃに示すとおり，選択期間Ｔ１の間に±３２Ｖのパルス電圧が印加される。

上記のように，ピクセルの液晶層への印加電圧Ｖｌｃ，±３２Ｖは，図８に示す高電圧ＶＰ１００に対応する。図８に示すように，コレステリック液晶に所定の高電圧ＶＰ１００（例えば，３２Ｖ）が印加されて強い電界が生じると，液晶分子の螺旋構造は完全にほどけ，全ての液晶分子が電界の向きに従うホメオトロピック状態になる。従って，Ｂピクセル（１，１）のＢ用液晶層の液晶分子は選択期間Ｔ１では，ホメオトロピック状態になる。これがリセット状態である。

次に，図７（ａ）において，選択期間Ｔ１が終了して非選択期間Ｔ２になると，第１行目の走査電極Ｓ１には，例えば＋２８Ｖおよび＋４Ｖの走査信号電圧Ｖｓが非選択期間Ｔ２の前半と後半の１／２の周期でそれぞれ印加される。一方，１列目のデータ電極Ｄ１には，所定のデータ信号電圧Ｖｄが印加される。このデータ信号電圧Ｖｄは，２列目のデータ電極Ｄ２への書き込み電圧であるが，それに対応する走査電極Ｓ１の走査信号電圧Ｖｓはデータ信号電圧Ｖｄと同相になっている。その結果，Ｂピクセル（１，１）のＢ用液晶層には，非選択期間Ｔ２の間に±４Ｖのパルス電圧Ｖｌｃが印加される。これにより，非選択期間Ｔ２の間では，Ｂピクセル（１，１）のＢ用液晶層に生じる電界はほぼゼロになる。

図８において，液晶印加電圧Ｖｌｃが高電圧ＶＰ１００（±３２Ｖ）で液晶分子がホメオトロピック状態から，当該液晶印加電圧が低電圧ＶＦ０（±４Ｖ）に急激に変化して電界がほぼゼロになると，液晶分子は螺旋軸が両電極に対してほぼ垂直な方向に向く螺旋状態になり，螺旋ピッチに応じた光を選択的に反射するプレーナ状態になる。従って，Ｂピクセル（１，１）のＢ用液晶層は光を反射して，Ｂピクセル（１，１）は青を表示する。

第２に，フォーカルコニック状態への書き込みについて説明する。図７（ｂ）に示すように，選択期間Ｔ１の前半の約１／２の期間及び後半の約１／２の期間で，データ信号電圧Ｖｄが２４Ｖ／８Ｖとなるのに対し，走査信号電圧Ｖｓが０Ｖ／＋３２Ｖとなる。つまり，走査信号電圧Ｖｓは図７（ａ）と同じであるが，データ信号電圧Ｖｄが小さい。この結果，Ｂピクセル（１，１）のＢ用液晶層には，±２４Ｖのパルス電圧Ｖｌｃが印加される。この±２４Ｖが図８の低電圧ＶＦ１００ｂに対応する。

図８に示すように，コレステリック液晶に所定の低電圧ＶＦ１００ｂ（例えば，２４Ｖ）が印加されて弱い電界が生じると，液晶分子の螺旋構造が完全には解けない状態になる。

次に，非選択期間Ｔ２になると，第１行目の走査電極Ｓ１には，例えば＋２８Ｖ／＋４Ｖの走査信号電圧Ｖｓが選択期間Ｔ１の１／２の周期で印加され，データ電極Ｄ１には，所定のデータ信号電圧（例えば＋２４Ｖ／８Ｖ）Ｖｄが選択期間Ｔ１の前半と後半の１／２の周期で印加される。このデータ信号電圧Ｖｄは，例えば２列目の走査電極Ｄ２に書き込みをするための電圧である。上記走査信号電圧Ｖｓとデータ信号電圧Ｖｄの印加により，Ｂピクセル（１，１）のＢ用液晶層には，非選択期間Ｔ２の間に，−４Ｖ／＋４Ｖのパルス電圧Ｖｌｃが印加される。これにより，非選択期間Ｔ２の間では，Ｂピクセル（１，１）のＢ用液晶層に生じる電界はほぼゼロになる。

図８において，液晶印加電圧Ｖｌｃが低電圧ＶＦ１００ｂ（±２４Ｖ）で液晶分子の螺旋構造が完全には解けない状態から，印加電圧ＶｌｃがＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると，液晶分子は螺旋軸が両電極に対してほぼ平行な方向に向く螺旋状態になり，入射光を透過するフォーカルコニック状態になる。従って，Ｂピクセル（１，１）のＢ用液晶層は光を透過する。

なお，図８に示すように，ＶＰ１００（Ｖ）の電圧を印加して，液晶層に強い電界を生じさせた後に，緩やかに電界を除去しても，コレステリック液晶はフォーカルコニック状態にすることができる。

図７において，各選択期間Ｔ１と非選択期間Ｔ２とでそれぞれ逆相パルスを印加する理由は，液晶層の劣化を防止するためであり，液晶層の駆動方式としては一般的である。また，図７（ａ）において，非選択期間Ｔ２でデータ信号電圧Ｖｄが＋２４Ｖ／８Ｖになったとしても，印加電圧Ｖｌｃは＋４Ｖ／−４Ｖになり，ピクセルは同様に実質的に電界ゼロになる。同様に，図７（ｂ）において，非選択期間Ｔ２でデータ信号電圧Ｖｄが＋３２Ｖ／０Ｖになったとしても，印加電圧Ｖｌｃは−４Ｖ／＋４Ｖになり，ピクセルは同様に実質的に電界ゼロになる。つまり，非選択期間Ｔ２では，走査信号電圧Ｖｓをデータ信号電圧Ｖｄと同相にし且つその電圧値を＋２８Ｖ／４Ｖにして，データ信号電圧Ｖｄがとりうる２種類の電圧（＋３２Ｖ／０Ｖ，＋２４Ｖ／８Ｖ）のいずれになっても，ピクセルへの印加電圧Ｖｌｃが±４Ｖとなるようにしている。

さらに，コレステリック液晶は，プレーナ状態またはフォーカルコニック状態からホメオトロピック状態（図８のＶＰ１００の状態）にするためには，一定の期間にわたり高電圧ＶＰ１００を印加することが必要である。したがって，図７（ａ）の選択期間Ｔ１の印加電圧Ｖｌｃ＝±３２Ｖの状態を一定期間継続した後に，表示データに応じて，図７（ａ）の選択期間Ｔ１のデータ信号電圧Ｖｄ＝＋３２Ｖ／０Ｖか，図７（ｂ）の選択期間Ｔ１のデータ信号電圧Ｖｄ＝＋２４Ｖ／８Ｖかにし，その直後に非選択期間Ｔ２の印加電圧Ｖｌｃ＝±４Ｖにしている。この駆動方法については，後に詳述する。

上記駆動電圧と駆動方法は一例であり，室温で，両電極間に３０〜３５Ｖのパルス状電圧を実効時間２０〜１００ｍｓ印加すると，Ｂ用液晶層のコレステリック液晶は選択反射状態（プレーナ状態）となり，１５〜２２Ｖのパルス状の電圧を実効時間２０〜１００ｍｓ印加すると，良好な透過状態（フォーカルコニック状態）となる。

上述のＢピクセル（１，１）の駆動と同様にして緑（Ｇ）ピクセル（１，１）及び赤（Ｒ）ピクセル（１，１）を駆動することにより，３つのＢ，Ｇ，Ｒピクセル（１，１）を積層したピクセル（１，１）にカラー表示をすることができる。また，第１行から第ｎ行までの走査電極を線順次で駆動して，１行毎に各データ電極からデータ信号電圧を印加するデータ走査により，ピクセル（１，１）からピクセル（ｎ，ｍ）までの全てのピクセルに表示データによる電圧を印加して１フレーム（表示画面）分のカラー表示をすることができる。

さらに，コレステリック液晶に中間的な強さの電界を与え，急激に当該電界を除去すると，プレーナ状態とフォーカルコニック状態とが混在した中間的な状態となる。これを利用することで，各ピクセルをハーフトーン状態にすることができ，３枚の液晶表示パネルによりフルカラーの表示が可能となる。

図９は，本実施の形態における表示装置の構成図である。表示パネル１は，前述のとおりＲＧＢの表示パネルを積層したものであり，それらの表示パネルの走査電極群を駆動する駆動回路３１と，データ電極群を駆動する駆動回路３０とが設けられている。これらの駆動回路３０，３１は，３つのＲＧＢ表示パネルそれぞれに設けられている。あるいは，これらの駆動回路３０，３１が３つの表示パネルに共通に設けられても良い。

さらに，表示装置は，電源電圧を昇圧する昇圧部４０と，昇圧部４０からの昇圧電圧を抵抗分割などにより複数の電圧を生成するドライブ電圧発生回路４２と，ドライブ電圧発生回路４２が生成した電圧を一定値に制御する電圧レギレータ４４とを有し，電圧レギレータ４４が生成した複数の電圧，前述の例では，３２Ｖ，２８Ｖ，２４Ｖ，８Ｖ，４Ｖ，０Ｖ，が駆動回路３０，３１に供給される。

駆動回路３０，３１は，スキャンタイミングに同期して走査パルス信号Ｖｓを生成する走査電極駆動回路として動作するスキャンモードと，書き込みデータに応じてデータパルス信号Ｖｄを生成するデータ電極駆動回路として動作するデータモードとに切換可能である。

そこで，これらの駆動回路３０，３１を制御する駆動制御回路５０は，駆動回路３１，３０にスキャン／データモード信号６１Ａ，６１Ｂ（インバータ５４で反転）を供給して，横方向スキャンか縦方向スキャンかの切り換えを行う。すなわち，走査電極駆動回路３１がスキャンモード，データ電極駆動回路３０がデータモードに制御されると縦方向スキャンになり，走査電極駆動回路３１がデータモード，データ電極駆動回路３０がスキャンモードに制御されると横方向スキャンになる。そして，ドライバ制御回路５０は，上記のモード信号６１に対応して，電圧レギレータ４４の出力電圧を切換制御する電圧切換信号６０を電圧レギレータ４４に供給する。この電圧切換信号については後に詳述する。

ドライバ制御回路５０は，上記モード信号６１以外に，書き込みデータの取り込みタイミングを示すデータ取り込みクロック６２と，駆動パルスの反転，非反転を指示するパルス極性制御信号６３と，書き換え制御の開始を示すフレーム開始信号６４と，スキャンのシフトタイミングを制御するデータラッチ／スキャンシフト信号６５と，ドライバ出力をオフにするドライバ出力オフ信号６６とを，駆動回路３０，３１に供給する。また，ドライバ制御回路５０は，スキャン方向，順方向若しくは逆方向，または中央から順方向若しくは逆方向などを制御するスキャン切換信号６７Ａ，６７Ｂを，駆動回路３１，３０にそれぞれ供給する。このスキャン切換信号によりリセット駆動による帯状領域の走査形態を所望のモードに制御する。

画像データメモリ４６には，例えば，１フレーム分の画像データが格納される。そして，ドライバ制御回路５０内のデータ変換回路５２は，画像データメモリ４６から画素毎の画像データを読み出し，データモードに制御された駆動回路３０または３１に供給する駆動画像データに変換する。データモードの駆動回路３０，３１は，この駆動画像データに応じて電極を駆動する。

走査モードレジスタ４８は，ユーザによる外部からの設定信号に応じて走査モード信号を格納し，その走査モード信号４８Ｓをドライバ制御回路５０に供給する。ドライバ制御回路５０は，この走査モード信号４８Ｓに応じて，電圧切換信号６０，スキャン／データモード信号６１Ａ，６１Ｂ，フレーム開始信号６４，スキャン切換信号６７Ａ，６７Ｂを生成する。

上記の走査モードには，（１）横方向スキャン，（２）縦方向スキャン，（３）表示パネル毎に異なるスキャン方向，（４）表示パネル毎に異なるスキャンタイミング（開始タイミング），（５）中央から順方向スキャン，（６）中央から逆方向スキャンなど様々なモードが含まれる。

図１０は，本実施の形態における電圧レギレータと駆動回路との関係を示す図である。図９で説明したとおり，ドライバ制御回路５０は，電圧レギレータ４４に電圧切換信号６０を供給して，電圧レギレータ４４の出力電圧を切り換える。図１０に示されるとおり，電圧レギレータ４４は，６種類の電圧３２Ｖ，３８Ｖ，２４Ｖ，８Ｖ，４Ｖ，０Ｖを生成する。それに対して，駆動回路３０，３１は入力電圧端子Ｖ０，Ｖ２１，Ｖ３４，Ｖ５，ＧＮＤを有し，これらの入力電圧端子群には，データモードまたはスキャンモードに応じて，３２Ｖ，２８Ｖ，８Ｖ，０Ｖ，０Ｖの組み合わせか，３２Ｖ，２６Ｖ，４Ｖ，０Ｖ，０Ｖの組み合わせのいずれかが入力される必要がある。したがって，駆動回路３０，３１がデータモードまたはスキャンモードかに応じて，電圧切換信号６０によりスイッチＳＷ１，ＳＷ２が切り替わる。

図１１は，スキャンモードとデータモードとにおける駆動回路３０，３１の入力電圧端子と入力電圧との関係を示す図である。スキャンモード（ａ）とデータモード（ｂ）とは，入力電圧端子Ｖ２１，Ｖ３４に入力される電圧値が異なる。つまり，スキャンモード側の駆動回路には，入力電圧端子Ｖ２１には２８Ｖが，Ｖ３４には４Ｖが入力され，データモード側の駆動回路には，入力電圧端子Ｖ２１には２４Ｖが，Ｖ３４には８Ｖが入力されるように，スイッチＳＷ１，ＳＷ２が電圧切換信号６０により切り換えられる。

図１２は，スキャンモードとデータモードとにおける駆動回路３０，３１のパルス信号の電圧値を示す図である。図１２には，図７に示したデータパルス信号Ｖｄとスキャンパルス信号Ｖｓの電圧の組み合わせが，データモードとスキャンモードとに対応して示されている。すなわち，駆動回路３０，３１は，図１２のドライバ出力の列に示した入力電圧端子の入力電圧のパルス信号を生成するように構成されている。したがって，データモードとスキャンモードとに対応して図１１のような入力電圧を入力電圧端子群に供給するようにすれば，駆動回路３０，３１をデータモードまたはスキャンモードで動作させることができる。

図１３，１４，１５は，本実施の形態における書き換え方法の一例を示す図である。前述の図８，図９の基本的なパルス信号を組み合わせて，表示パネルの画像が書き換えられる。

図１３では，一例として，表示パネル１は走査電極Ｓ０〜Ｓ５とデータ電極Ｄ０，Ｄ１を有し，それぞれの電極が駆動回路３１，３０で駆動される。そして，図１０（ａ）の表示画像から，図１０（ｂ）の表示画像に書き換えられる場合について説明する。ここで，各画素の黒丸はフォーカルコニック状態，白丸はプレーナ状態を示し，ハーフトーンを含まない白と黒の画像への書き換えについて説明する。

図１４は，データパルス信号Ｖｄ０，Ｖｄ１と，走査パルス信号Ｖｓ０〜Ｖｓ５の例が示されている。図中走査サイクルＴ０〜Ｔ５のパルス信号が示されている。データパルス信号Ｖｄ０，Ｖｄ１は，書き込み画像に応じて３２Ｖ／０Ｖ（プレーナ状態）または２４Ｖ／０Ｖ（フォーカルコニック状態）のデータパルス信号を有する。また，走査パルス信号Ｖｓ０〜Ｖｓ５は，図８の選択期間に印加された０Ｖ／３２Ｖのリセットまたは書き込みのための選択パルスと，図８の非選択期間に印加された２８Ｖ／４Ｖの非選択パルスとを有する。

各走査パルス信号Ｖｓ０〜Ｖｓ５において，図中一点鎖線の矢印の期間が，４走査サイクルからなるリセット及び書き込み走査期間である。例えば，走査電極Ｓ３を例に説明すると，走査パルス信号Ｖｓ３は，走査サイクルＴ０，Ｔ１で選択パルス（０Ｖ／３２Ｖ）になり，走査サイクルＴ２で非選択パルス（２８Ｖ／４Ｖ）になり，最後の走査サイクルＴ３で選択パルス（０Ｖ／３２Ｖ）になる。また，最後の走査サイクルＴ３で，データパルス信号Ｖｄ１，Ｖｄ２は，書き込み画像に対応してそれぞれ２４Ｖ／０Ｖ（フォーカルコニック状態）と３２Ｖ／０Ｖ（プレーナ状態）になる。なお，走査サイクルＴ０，Ｔ１，Ｔ２におけるデータパルス信号Ｖｄ１，Ｖｄ２は，それぞれ走査電極Ｓ０，Ｓ１，Ｓ２の書き込み画像に対応したパルスになっている。

一点鎖線の矢印で示した４走査サイクルにわたる走査期間のうち，走査電極Ｓ３の２つの画素には，最初の２つの走査サイクルＴ０，Ｔ１で図８の高電圧ＶＰ１００または低電圧ＶＦ１００ｂが印加され，ホメオトロピック状態またはそれに近い状態にされ，次の走査サイクルＴ２で実質的に電圧ゼロが印加され２つの画素は過渡状態になり，次の最終走査サイクルＴ３で２つの画素には書き込み画像データに対応した高電圧ＶＰ１００または低電圧ＶＦ１００ｂが印加され，走査サイクルＴ４で実質的に電圧ゼロになって高電圧ＶＰ１００が印加された画素はプレーナ状態（白）に，低電圧ＶＦ１００ｂが印加された画素はフォーカルコニック状態（黒）になる。この一点鎖線の矢印の４走査サイクルの間，その画素は黒帯表示になる。

図１５には，図１４のパルス信号を印加した場合の走査サイクルＴ１，Ｔ２，Ｔ３，Ｔ４における表示パネルの状態が示されている。走査サイクルＴ１では，走査電極Ｓ１〜Ｓ４がリセット及び書き込み走査期間中であり，次の走査サイクルＴ２では，走査電極Ｓ１の書き込みが完了し，走査電極Ｓ２〜Ｓ５がリセット及び書き込み走査期間になる。つまり，リセット及び書き込み走査期間中の４つの隣接する走査電極群が，順次下にシフトしていく。同様に，走査サイクルＴ３では，走査電極Ｓ２の書き込みが完了し，走査電極Ｓ３〜Ｓ６がリセット及び書き込み走査期間になり，走査サイクルＴ４では，走査電極Ｓ３の書き込みが完了し，走査電極Ｓ４〜Ｓ７がリセット及び書き込み走査期間になる。図１５に示されるとおり，各走査サイクルＴ１〜Ｔ４で黒帯領域２４が順次下に移動していく。

図１４に示した画像書き換え方法によれば，隣接する複数の走査電極からなる電極群についてリセット駆動と白黒の書き込み駆動とが行われ，その電極群が順次シフトされていく。これにより，表示パネル全ての画素をリセット駆動するよりも瞬間的な電流値を低減することができると共に，リセット駆動と書き込み駆動とを組み合わせることで，１回の走査で画像の書き換えが可能になり，書き換え速度を高めることができる。

ただし，図１４において，リセット駆動のみを電極群に対して行いながらシフトするようにしても，瞬間的な電流値を低減してリセット駆動することができる。その場合は，リセット駆動した後に再度書き込み駆動のために走査することが必要になる。

図１６は，ハーフトーン画像を形成する画像書き換え方法を示す図である。この例では，横軸時間ｔに対して，図１４，図１５で示したリセット及び書き込み走査７０を行った後に，ハーフトーン書き込み走査７２を行う。前述したとおり，リセット及び書き込み走査７０では，走査電極群の画素をリセットしながら白黒の書き込み駆動を行うので，画像２１は，帯状領域２４が通過すると「ＡＢＣＤ」画像が「あいうえお」画像に書き換えられる。さらに，ハーフトーン書き込み走査７２では，走査電極を走査しながら，図８の印加電圧ＶＦ０とＶＦ１００ａとの間の階調値に対応する電圧を画素に印加して，プレーナ状態（白）の画素を所望のハーフトーン状態に書き換える。図１６の例では，画像２５のグレー領域２６が書き込まれている。

図１７は，ハーフトーン画像を形成する別の画像書き換え方法を示す図である。この例では，横軸時間ｔに対して，図１４で示したリセット駆動の走査７４を行った後に，ハーフトーン及び黒書き込み走査７６を行う。リセット走査７４では，図１４の走査電極Ｓ３における走査サイクルＴ０，Ｔ１のリセット駆動のみを順次行う。よって，リセット駆動中の画素は帯状領域２４として観察され，帯状領域２４が通過すると表示画像２７は全て白になる。このリセット方法によれば，瞬時電流値を低減できる。その後，ハーフトーン書き込み走査７２では，走査電極を走査しながら，図８の印加電圧ＶＦ０とＶＦ１００ａとの間の階調値に対応する電圧を画素に印加して，プレーナ状態（白）の画素を所望のハーフトーン状態または黒状態（フォーカルコニック状態）に書き換える。図１７の例では，画像２５の黒の文字とグレー領域２６とが書き込まれている。

上記の図１６，図１７のいずれの書き込み方式であっても，リセット及び白黒書き込み走査またはリセット走査により，黒い帯状領域２４が画面内を移動することがユーザに認識される。この帯状領域２４が走査することがユーザに不快感を与えることになるので，本実施の形態では，帯状領域２４の走査方向，走査タイミングなどの走査モードを所望のモードに変更可能にする。

図１８は，本実施の形態における書き込み方法の走査モード例を示す図である。この書き込み方法は，図１４で示した複数の走査電極に対してリセット及び書き換え走査を行う例である。図１８（ａ）は，横書きの「ＡＢＣＤ」画像を縦書きの「あいうえお」画像に書き換える例である。書き換え後の画像が縦書きであるので，リセット及び書き換え走査方向は，横方向であり且つ右側から左側である。つまり，縦長の帯状領域２４が右端から左端に移動するので，縦書き画像への書き換えを最適化できる。よって，この場合は，図９のドライバ制御回路５０が，駆動回路３１をデータモードに，駆動回路３０をスキャンモードに設定し，駆動回路３０へのスキャン切換信号６７Ｂを右側から左側の態様に設定する。

一方，図１８（ｂ）は，縦書きの「あいうえお」画像を横書きの「ＡＢＣＤ」画像に書き換える例である。書き換え後の画像が横書きであるので，リセット及び書き換え走査方向は，縦方向であり且つ上側から下側である。つまり，縦長の帯状領域２４が上端から下端に移動するので，横書き画像への書き換えを最適化できる。この場合は，図９のドライバ制御回路５０が，駆動回路３０をデータモードに，駆動回路３１をスキャンモードに設定し，駆動回路３１へのスキャン切換信号６７Ａを上側から下側の態様に設定する。

図１９は，本実施の形態における書き込み方法の別の走査モード例を示す図である。この図には，リセット及び書き換え走査７０の方向，またはリセット走査７４の方向について，４種類を示している。図１９（ａ）では，走査方向は右端から左端であり帯状領域２４が右から左に移動する。また，図１９（ｂ）では，走査方向は左端から右端であり帯状領域２４が左から右に移動する。図１９（ｃ）では，走査方向は上端から下端であり帯状領域２４が上から下に移動する。図１９（ｄ）では，走査方向は下端から上端であり帯状領域２４が下から上に移動する。上記の場合も，図９のドライバ制御回路５０が，駆動回路３０，３１をデータモードまたはスキャンモードに設定し，スキャンモードの駆動回路へのスキャン切換信号６７Ａ，６７Ｂを対応するスキャンモードに設定する。

上記以外にも，帯状領域２４が中央から左側に移動し右端から中央に戻る走査，中央から右側に移動し左端から中央に戻る走査，中央から左端に移動し再度中央から右端に移動する走査，中央から右端に移動し再度中央から左端に移動する走査などでも良い。これらの走査モードのいずれかに設定可能である。

図２０は，本実施の形態における書き込み方法の別の走査モード例を示す図である。この例は，３つのＲ，Ｇ，Ｂの表示パネルそれぞれの走査方向，走査タイミングが同じ例と異なる例である。図２０（ａ）は，Ｒ，Ｇ，Ｂの表示パネルにおける帯状領域２４Ｒ，２４Ｇ，２４Ｂが全て左端から右端に移動する例である。図２０（ｂ）は，Ｒの表示パネルの帯状領域２４Ｒは上端から下端に移動し，Ｂの表示パネルの帯状領域２４Ｂは左端から右端に移動し，Ｇの表示パネルの帯状領域２４Ｇは途中から右端に移動する例である。図２０（ｃ）は，Ｒの表示パネルの帯状領域２４Ｒは上端から下端に移動し，Ｂの表示パネルの帯状領域２４Ｂは左端から右端に移動し，Ｇの表示パネルの帯状領域２４Ｇは下端から上端に移動する例である。

いずれのスキャンモードも，ドライバ制御回路５０が前述の制御信号を変更して，駆動回路３０，３１による駆動モードを可変制御することで実現可能である。

以上説明したとおり，上記の実施の形態の液晶表示装置では，画像の書き換え時において黒い帯状領域の走査状態が画面に表示されるが，その走査モード（走査方向，走査タイミング）を種々変更可能にしたので，画像書き換え時のユーザの不快感を低減することができる。

また，本発明はコレステリック液晶を利用した液晶表示装置以外の，電子粉末体や電気泳動の表示材料を利用した表示装置にも適用できる。電子粉末体や電気泳動の表示材料を用いた場合，所定の波長の光を反射（散乱）または吸収する。よって，通常は表示パネルは１層のみで構成され，光吸収層は必要ない。このような表示装置にも本発明は適用できる。

Claims (10)

1. 複数の第１の電極が並行に設けられた第１の基板と，前記第１の電極と交差して画素を形成する複数の第２の電極が並行に設けられた第２の基板と，前記第１及び第２の基板間に形成され書き込み状態に応じて所定の波長の光を反射または透過もしくは吸収する材料層とを有する表示パネルと，
   前記第１，第２の電極をそれぞれ駆動する第１，第２の駆動回路と，
   前記第１，第２の駆動回路の駆動制御を行う駆動制御回路とを有し，
   前記第１または第２の駆動回路が，表示画像の書き換え時において，前記第１または第２の電極の隣接する複数本の電極群にリセットパルスを印加しながら，当該複数本の電極群を走査して当該電極群の画素をリセットし，
   さらに，前記駆動制御回路は，前記第１または第２の駆動回路による前記複数本の電極群の走査方向を変更制御することを特徴とする表示装置。
2. 複数の第１の電極が並行に設けられた第１の基板と，前記第１の電極と交差して画素を形成する複数の第２の電極が並行に設けられた第２の基板と，前記第１及び第２の基板間に形成され書き込み状態に応じて所定の波長の光を反射または透過する材料層とを有する表示パネルと，
   前記第１，第２の電極をそれぞれ駆動する第１，第２の駆動回路と，
   前記第１，第２の駆動回路の駆動制御を行う駆動制御回路とを有し，
   前記第１または第２の駆動回路が，表示画像の書き換え時において，前記第１または第２の電極の隣接する複数本の電極群にリセットパルスを印加しながら，当該複数本の電極群を走査して当該電極群の画素をリセットし，
   さらに，前記所定の波長の光がそれぞれ異なる複数の前記表示パネルが互いに積層され，前記反射層が前記複数の表示パネルの最下パネルの第２の基板側に設けられ，
   前記複数の表示パネルの駆動制御回路は，第１の表示パネルにおける前記複数本の電極群の走査方向と，第２の表示パネルにおける前記複数本の電極群の走査方向とが異なるように前記第１または第２の駆動回路を制御することを特徴とする表示装置。
3. 複数の第１の電極が並行に設けられた第１の基板と，前記第１の電極と交差して画素を形成する複数の第２の電極が並行に設けられた第２の基板と，前記第１及び第２の基板間に形成され書き込み状態に応じて所定の波長の光を反射または透過する材料層とを有する表示パネルと，
   前記第１，第２の電極をそれぞれ駆動する第１，第２の駆動回路と，
   前記第１，第２の駆動回路の駆動制御を行う駆動制御回路とを有し，
   前記第１または第２の駆動回路が，表示画像の書き換え時において，前記第１または第２の電極の隣接する複数本の電極群にリセットパルスを印加しながら，当該複数本の電極群を走査して当該電極群の画素をリセットし，
   さらに，前記所定の波長の光がそれぞれ異なる複数の前記表示パネルが互いに積層され，前記反射層が前記複数の表示パネルの最下パネルの第２の基板側に設けられ，
   前記複数の表示パネルの駆動制御回路は，第１の表示パネルにおける前記複数本の電極群の走査のタイミングと，第２の表示パネルにおける前記複数本の電極群の走査のタイミングとが異なるように前記第１または第２の駆動回路を制御することを特徴とする表示装置。
4. 請求項１または２のいずれかにおいて，
   前記駆動制御回路は，前記第１または第２の駆動回路による前記複数本の電極群の走査方向を，表示画像の属性に応じて切り換えることを特徴とする表示装置。
5. 請求項４において，
   前記駆動制御回路は，表示画像の書き換え後の文字が縦書きの場合は，前記複数本の電極群の走査方向を横方向に制御し，表示画像の書き換え後の文字が横書きの場合は，前記複数本の電極群の走査方向を縦方向に制御することを特徴とする表示装置。
6. 請求項１〜３のいずれかにおいて，
   前記駆動制御回路は，前記第１または第２の駆動回路による前記複数本の電極群の走査方向または走査のタイミングを，ユーザによる設定値に応じて切り換えることを特徴とする表示装置。
7. 請求項１〜３のいずれかにおいて，
   前記駆動制御回路は，前記第１または第２の駆動回路による前記複数本の電極群の走査方向または走査のタイミングをランダムに切り換えることを特徴とする表示装置。
8. 請求項１〜３のいずれかにおいて，
   前記駆動制御回路は，画素毎の表示画像データを，前記走査方向に応じた駆動画像データに変換するデータ変換回路を有することを特徴とする表示装置。
9. 請求項２または３において，
   前記複数の表示パネルと，第１の原色用表示パネルと，第２の原色用表示パネルと，第３の原色用表示パネルとを有する表示装置。
10. 請求項１〜３のいずれかにおいて，
    前記材料層が，コレステリック液晶，カイラルネマティック液晶，電子粉流体表示材料，電気泳動表示材料のいずれかであることを特徴とする表示装置。

Images