JP2006243336A

JP2006243336A - 液晶表示装置

Info

Publication number: JP2006243336A
Application number: JP2005058653A
Authority: JP
Inventors: Mitsuyoshi Miyai; 三嘉宮井; Masakazu Okada; 真和岡田
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2005-03-03
Filing date: 2005-03-03
Publication date: 2006-09-14
Also published as: US20060197728A1

Abstract

【課題】誘電率に制限されることなく液晶材料を選択することができ、低い電圧で液晶層を初期化することができる液晶表示装置を提供する。
【解決手段】マトリクス状に配置された画素電極、画素電極に対向する補助電極およびコモン電極、画素電極とコモン電極との間に挟持されたメモリー性液晶材料を含む液晶層、画素電極への電圧の印加と遮断を制御する制御手段を有し、コモン電極と補助電極の電位が常に一致するように駆動され、画像の消去動作、画像の書き込み動作、画像の表示動作の順に液晶の状態を更新する液晶表示装置。
【選択図】図３

Description

本発明は液晶表示装置、特にメモリー性液晶を用いたアクティブマトリクス型の液晶表示装置に関する。

液晶表示装置は、低消費電力、薄型、軽量等の特長を有し、携帯電話・携帯型パーソナルコンピュータ等、携帯型の装置に好適に応用されている。これらの装置は、内蔵バッテリーで動作するため、それに用いる液晶表示装置に対してはできるだけ省電力であることが要求されている。液晶表示装置の中でもバックライトの不要な反射型液晶表示装置はバックライトが不要であるため省電力であること、および明るい環境下でも視認性の良いことなどの特徴があり、携帯型の装置の表示装置として期待されている。

現在、反射型液晶表示装置としては、ＴＮ、ＳＴＮ等に代表されるネマチック液晶を用いたものが、駆動が容易でかつ応答性が良いのため一般的に用いられている。しかし、これらの液晶表示装置にはメモリー性がないため、表示期間中は常に液晶に電圧を印加しておく必要があり、そのための電力消費が避けられない。

最近、メモリー性を有する液晶（以降、「メモリー性液晶」と呼ぶ）を用いた液晶表示装置が提案されて来ている。この液晶表示装置は、一旦書き込んだ画像を、電界の印加が無くなった後も半永久的に表示し続けるといった特徴（メモリー性）がある。すなわち、電力を消費するのは画像を書き換える時だけであり、その画像の表示を続けるためには電力を消費することがない。したがって、静止画像や文字などを表示する目的の表示装置としては、非常に低消費電力の表示装置として期待されている。

メモリー性液晶としては、コレステリック液晶や強誘電液晶等が知られている。メモリー性液晶は、消費電力において非常に優れているが、一方、消去動作が必要であることなどの理由で駆動が複雑になったり、駆動に高電圧が必要、書き換え速度が遅いなどの課題を有している。

コレステリック液晶の駆動の説明をする。コレステリック液晶は、ホメオトロピック（ネマチック）状態、プレーナ状態およびフォーカルコニック状態の３つの液晶相を示す。ホメオトロピック状態は液晶に電圧を印加しているときにのみ示す液晶相で、液晶分子の長軸（以降「液晶軸」と呼ぶ）が電界の方向にそろっており、液晶層は透明になる。プレーナ状態は電圧を印加されてホメオトロピック状態を示している状態から、印加している電界を急に取り去った時に示す相で、液晶分子は螺旋状に配向して、螺旋の中心軸（以降、「螺旋軸」と呼ぶ）が基板に垂直の状態にある。このとき、螺旋軸に対して平行な方向から光が入射した場合、λ＝ｎ・ｐで示される波長の光を選択反射し、それより短い波長の光は透過する。ここで、λは波長、ｎは液晶分子の平均屈折率、ｐは液晶分子が３６０°ねじれている距離（螺旋ピッチ）である。このプレーナ状態の時、液晶層に適当な電圧を印加すると、液晶層は螺旋軸を基板に平行な方向へ向けて配向した状態、すなわちフォーカルコニック状態を示す。このとき、螺旋軸に垂直、つまり基板に垂直な方向から入射した光は、波長が螺旋ピッチｐに近い光は反射または散乱することなく透過するが、それより短い光は散乱する。

したがって、選択反射波長を可視光域に設定し、素子の観察側と反対側に光吸収層を設けることにより、プレーナ状態では選択反射色の表示、フォーカルコニック状態では黒色の表示が可能になる。また、選択反射波長を赤外光域に設定し、素子の観察側と反対側に光吸収層を設けることにより、プレーナ状態では赤外光域の波長の光を反射するが可視光域の波長の光は透過するので黒色の表示、フォーカルコニック状態では可視光の散乱による白の表示が可能になる。

図１に基本的な液晶セル１０の構成図、図２に、その液晶セル１０に電圧を印加したときの反射率の変化を示す。

図１において、符号１および符号２はガラス基板、符号３はコレステリック液晶の液晶層、符号４および符号５はＩＴＯなどによる透明電極、６は黒色の塗装などによる光吸収層である。透明電極４および５は、それぞれ導線７および８によって電源９に接続されている。

図２は、液晶セル１０に電圧を印加したときの、液晶セルの観察面（光吸収層６とは反対側の面）から測定したときの液晶セル１０の反射率を示している。図２において、横軸は液晶セル１０への印加電圧で、縦軸はその電圧を取り去った後の液晶の反射率を示す。実線１１はプレーナ状態の液晶セル１０に電圧を印加し、それを取り去った後液晶が安定したときに測定した液晶セル１０の反射率を示す。破線１２はフォーカルコニック状態の液晶セルに電圧を印加し、それを取り去った後液晶が安定したときに測定した液晶セル１０の反射率を示す。破線１２は電圧がＶ３とＶ２の間およびＶ１以上で、実線１１と重なっている。

コレステリック液晶はヒステリシス特性を有しており、上述のように同じ電圧を印加しても、電圧印加前の状態に依存して異なる状態になる。したがって、コレステリック液晶のようにヒステリシス特性を有する液晶に書き込みを行う場合、初期化を行って一旦ある状態にする必要がある。

まず、実線１１について説明する。実線１１では、電圧印加前の液晶はプレーナ状態であり、反射率はＲ_Pを示している。この液晶セル１０に電源９から幅が例えば５ｍｓのパルス電圧を印加する。印加する電圧がＶ４以下であれば、パルス電圧印加後の液晶セル１０の反射率はほとんど変化しない。電圧がＶ４からＶ３の間は電圧が増加するほど反射率が低下する、この範囲では液晶層３はプレーナ状態とフォーカルコニック状態が混在した状態になっており、電圧Ｖ３で液晶層３のほとんどがフォーカルコニック状態になる。電圧Ｖ３をフォーカルコニック電圧と呼ぶ。電圧がＶ３からＶ２の範囲では、反射率はほとんど変化しない。電圧がＶ２からＶ１の範囲では、電圧が増加するほど反射率が増加する。この範囲では、液晶層３はプレーナ状態とフォーカルコニック状態が混在している。電圧Ｖ１では、液晶層３のほとんどがプレーナ状態になる。電圧Ｖ１以上では、電圧を増加しても反射率は変化しない。この範囲では電圧が印加された状態で、液晶層はホメオトロピック状態になっており、電圧Ｖ１をホメオトロピック電圧と呼ぶ。この特性を利用し、液晶層３にＶ１以上の電圧を印加して、液晶層３を一旦プレーナ層に初期化した後、Ｖ４からＶ２の電圧またはＶ２からＶ１の電圧を液晶層３に印加すると、任意の濃度の画像を液晶層３に表示させることができる。

つぎに、破線１２について説明する。破線１２では、電圧印加前の液晶はフォーカルコニック状態であり、反射率はＲ_Fを示している。この液晶セル１０に電源９から幅が例えば５ｍｓのパルス電圧を印加する。印加する電圧がＶ５以下であれば、パルス電圧印加後の液晶セル１０の反射率はほとんど変化しない。液晶層３はフォーカルコニック状態のままである。電圧がＶ５からＶ１の範囲では、電圧が増加するほど反射率が増加する。この範囲では、液晶層３はプレーナ状態とフォーカルコニック状態が混在している。電圧Ｖ１では、液晶層３のほとんどがプレーナ状態になる。電圧Ｖ１以上では、電圧を増加しても反射率は変化しない。この範囲では電圧が印加された状態で、液晶層はホメオトロピック状態になっている。この特性を利用し、液晶層３にＶ３からＶ２の電圧を印加して、液晶層を一旦フォーカルコニック状態に初期化した後、Ｖ５からＶ１の電圧を液晶層３に印加すると、任意の濃度の画像を液晶層３に表示させることができる。

液晶のマトリクス駆動の説明をする。コレステリック液晶の駆動方法には、単純マトリクス駆動およびアクティブマトリクス駆動の駆動方法が知られている。単純マトリクス駆動の方法としては、例えば非特許文献１に開示されている駆動方法がある。

単純マトリクス駆動の課題は、書き込み速度が遅いことである。コレステリック液晶では、ＳＴＮ液晶のように液晶に印加された電圧の実効値で駆動することはできず、液晶マトリクスの選択されたライン毎に液晶の状態を確定してゆく必要がある。したがって、液晶の状態を確定するために、例えば５ｍｓの電圧を印加する必要がある場合、１０００ラインを有する液晶パネルを走査するのに５秒（＝５ｍｓ×１０００ライン）の時間が必要である。これに対し、アクティブマトリクス駆動では、選択が終わったラインの画素にも液晶層あるいは補助容量に充電された電圧が液晶層に印加され続けるため、ラインを選択する時間は、液晶層および補助容量を充電するだけの時間で十分であるから、高速の走査が可能になる。

特許文献１にはアクティブマトリクス駆動によりコレステリック液晶を駆動する技術が開示されている。図８は特許文献１に開示された液晶表示装置の構成図である。符号４１はコレステリック相を呈する液晶材料を用いた液晶層、符号４２は蓄積容量、符号４３はＴＦＴを用いたスイッチング素子、符号４４は行方向に配列された各ＴＦＴ４３の各ゲートを接続する走査線、符号４５ａ，４５ｂは列方向に配列された各ＴＦＴ４３の各ソースを接続する信号線、符号４６は液晶層４１にコモン信号Ｖ_COM（通常は接地電位）を供給するコモン線、符号４７は走査線４４に走査信号を供給するＹドライバー（走査線ドライバー）、符号４８ａ，４８ｂは信号線４５ａ，４５ｂに表示信号を供給するＸＵドライバーおよびＸＤドライバー（信号線ドライバー）、符号４９は蓄積容量４２に電荷保持用電位を供給する信号線であり、信号線４９に消去信号を印加することにより表示画面を初期化することができる。
特開平１０−１０５０８５号公報ＳＩＤ ‘９８橋本：ミノルタ（ＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍＤｉｇｅｓｔｏｆＴｅｃｈｎｉｃａｌＰａｐｅｒｖｏｌｕｍｅ２９８９７ページ１９９８年）

特許文献１に開示された技術では、信号線４９に電圧を印加して表示画面を初期化する場合、信号線４９に印加する電圧をＶ_CS、コモン信号電圧をＶ_COM、液晶層４１の容量をＣ_LCD、蓄積容量をＣ_CSとすると、液晶層４１に印加される電圧Ｖ_LCDは、下記式１で表される。
（式１）；Ｖ_LCD＝Ｃ_CS／（Ｃ_LCD＋Ｃ_CS）・（Ｖ_CS−Ｖ_COM）
したがって、液晶層４１の初期化のためにコモン線４６および信号線４９間に印加した電圧（Ｖ_CS−Ｖ_COM）の内、Ｃ_CS／（Ｃ_LCD＋Ｃ_CS）だけが有効に液晶層４１に印加されて、残りの電圧は蓄積容量４２に印加される。

コレステリック液晶の誘電率はＴＮ液晶やＳＴＮ液晶に比べて高く、したがって液晶層４１の容量Ｃ_LCDが大きいため、コモン線４６および信号線４９間に印加した電圧の内、液晶層４１の初期化に有効に利用される電圧の割合は小さいものとなる。また、コレステリック液晶を初期化する電圧（図１で示したＶ４）は、ＴＮ液晶やＳＴＮ液晶の駆動電圧に比較して一般的にはかなり高く、たとえば数十Ｖから１００Ｖ程度である。したがって、コモン線４６および信号線４９間には相当高い電圧を印加しなければならないことになる。しかし、電源の効率、高電圧をオン／オフするときに発生するノイズ、回路の信頼性などを考慮すると、コモン線４６および信号線４９間にあまり高い電圧を印加することは好ましくない。

したがって、コモン線４６および信号線４９間に印加した電圧が有効に液晶層４１に印加されるようにする必要がある。そのためには二つの手段がある。一方は蓄積容量４２の容量Ｃ_CSを大きくすることであり、他方は液晶層４１の容量Ｃ_LCDを小さくすることである。しかし、蓄積容量４２の容量Ｃ_CSを大きくするためには、蓄積容量４２の面積を大きくしなければならないが、そうすると液晶表示装置の開口率が小さくなってしまい表示品質が低下してしまう。したがって、蓄積容量４２の容量Ｃ_CSを大きく手段には制限があり、液晶層４１の容量Ｃ_LCDを小さくする手段をとる必要がある。

液晶層４１の容量Ｃ_LCDを小さくするためには、液晶層４１の面積を小さくする手段と誘電率の低い液晶材料を用いる手段とがある。しかし、液晶層４１の面積を小さくしては液晶表示装置の開口率が小さくなってしまい表示品質が低下してしまう。したがって、用いられる液晶材料としては誘電率の低いものを選ぶ必要がある。しかし、誘電率の低い液晶材料の場合、誘電率の高い液晶よりも一般的に駆動電圧が高くなってしまう。そのため、あまり低い誘電率の液晶材料を液晶層４１に用いた場合、コモン線４６および信号線４９に印加すべき電圧が逆に高くなってしまうことになる。すなわち、使用する液晶材料の誘電率の範囲を制限する必要が生じる。

液晶層４１の液晶材料としては、表示コントラスト、応答性、温度係数などを考慮して液晶表示装置として最も適切な材料が選ばれるべきである。しかしながら、特許文献１に開示された技術では、これらの特性以外に誘電率の範囲の制限が入るため液晶材料の選択範囲が狭められてしまい、液晶表示装置として最適な材料を選ぶことができなくなってしまう。

したがって本発明の課題とするところは、誘電率に制限されることなく液晶材料を選択することができ、低い電圧で液晶層を初期化することができる液晶表示装置を提供することにある。

（請求項１）
マトリクス状に配置された画素電極、前記画素電極に対向する補助電極およびコモン電極、前記画素電極と前記コモン電極との間に挟持されたメモリー性液晶材料を含む液晶層、ならびに前記画素電極への電圧の印加と遮断を制御する制御手段を有し、前記コモン電極は前記補助電極と電気的に接続され、画像の消去動作、画像の書き込み動作、画像の表示動作の順に液晶の状態を更新することを特徴とする液晶表示装置。

（請求項２）
前記画像の消去動作においては、画像の消去を行うすべての画素に対応する前記画素電極に接続された前記制御手段を、電圧の印加の状態にすることを特徴とする請求項１に記載の液晶表示装置。

（請求項３）
前記画像の消去動作においては、前記補助電極および前記コモン電極の電圧を変動させることを特徴とする請求項１または２に記載の液晶表示装置。

（請求項４）
前記メモリー性液晶材料がコレステリック液晶材料であることを特徴とする請求項１乃至３の何れか１項に記載の液晶表示装置。

（請求項５）
前記画像の消去動作により、前記液晶層はホメオトロピック状態を経過してプレーナ状態になることを特徴とする請求項４に記載の液晶表示装置。

（請求項６）
前記画像の消去動作により、前記液晶層はフォーカルコニック状態になることを特徴とする請求項４に記載の液晶表示装置。

（請求項７）
前記画像の消去動作には、前記液晶層への電圧の印加の工程を含み、前記電圧の印加の工程が終了した後１ｍｓ以上の時間が経過してから、前記画像の書き込み動作を行うことを特徴とする請求項５に記載の液晶表示装置。

（請求項８）
前記画像の書き込み動作においては、前記液晶層に印加される電圧はホメオトロピック電圧以下であることを特徴とする請求項４乃至７の何れか１項に記載の液晶表示装置。

（請求項９）
前記画像の書き込み動作においては、前記液晶層に印加される電圧はフォーカルコニック電圧以下であることを特徴とする請求項４、５および７の何れか１項に記載の液晶表示装置。

請求項１に係る発明によれば、画像の消去のために印加された電圧が、液晶層の容量および補助容量で分割されることがなくすべて液晶層に印加される。したがって、液晶層に用いる液晶材料の選択に誘電率の範囲の制限がかかることなく、自由に液晶材料を選択することができる。また、コモン電極と補助電極を１つの電源で駆動することができるので、回路が簡単になりコストも低くなる。

請求項２に係る発明によれば、画像の消去を行うすべての画素を同時に消去するので、走査を行って消去する方法に比べて短時間に、消去が必要な画素すべての消去を行うことができ、したがって短時間で表示画像を書き換えることができる。

請求項３に係る発明によれば、画像の消去にあたっては、電気的に接続された補助電極およびコモン電極の電圧を変動させることにより行うので、画素電極側に接続される回路に耐圧の低い回路を用いることができ、したがってコストの低い液晶表示装置を提供することができる。

請求項４に係る発明によれば、メモリー性液晶材料としてコレステリック液晶を用いるので、反射型の表示を行うことができる。

請求項５に係る発明によれば、画像の消去において液晶層はホメオトロピック状態を経過してからプレーナ状態に初期化されるので、表示されていた画像の履歴が残ることなく液晶層を初期化することができる。

請求項６に係る発明によれば、画像の消去において液晶層はフォーカルコニック状態に初期化されるので、表示されていた画像の履歴が残ることなく液晶層を初期化することができる。

請求項７に係る発明においては、前記画像の消去動作において、液晶層への電圧の印加が終了してから書き込み操作を行うまでに１ｍｓ以上の時間を空けるので、液晶層の液晶分子は十分にプレーナ状態に初期化され、表示動作においては高いコントラストの画像を表示させることができる。

請求項８に係る発明においては、液晶層にホメオトロピック電圧以下の電圧を印加して書き込み動作を行うので、液晶層は中間調の画像を高いコントラストで表示することができる。

請求項９に係る発明においては、液晶層にフォーカルコニック電圧以下の電圧を印加して書き込み動作を行うので、液晶層は中間調の画像を高いコントラストで表示することができる。また、ソース駆動回路には、低電圧の回路を使用することができるので、低コストの液晶表示装置を提供することができる。

図を用いて、本発明の実施形態の説明をする。

（第１の実施形態）
図３は本発明の第１の実施形態に係る液晶表示装置の構成を示す図である。図では説明の簡単のため３行×３列の画素を有する液晶表示装置の構成を示したが。本発明はこの画素数に限定されるものではない。図３において、符号２１は画素電極２２への電圧の印加と遮断を制御するＴＦＴ（制御手段）、画素電極２２はコモン電極２３との間に液晶層２４を挟持している。符号２５は補助容量で、ＴＦＴ２１に近い方の電極は画素電極２２の一部で構成され、他方の電極（補助電極）はコモン電極２３へ接続され、ＴＦＴ２１が遮断状態になったときに、画素電極２２に印加されていた電圧を保持するように動作する。ＴＦＴ２１、画素電極２２、コモン電極２３、液晶層２４および補助容量２５で１つの画素を構成している。符号２６はゲート線で、行方向に並んだ画素それぞれのＴＦＴ２１のゲートを互いに接続し、ゲート駆動回路２８に接続されている。符号２７はソース線で列方向に並んだ画素それぞれのＴＦＴ２１のソースを互いに接続し、ソース駆動回路２９に接続されている。ゲート駆動回路２８にはゲート線Ｇ１，Ｇ２，Ｇ３が接続されており、これらのゲート線に電圧を出力することにより、ＴＦＴ２１のオン／オフの制御を行い、電圧を印加する行を選択する。ソース駆動回路２９にはソース線Ｓ１，Ｓ２，Ｓ３が接続されており、選択された行の画素電極２２に印加すべき電圧をこれらのソース線に出力する。符号３０はコモン電極電源であり、コモン電極２３および補助容量２５の一方の電極（補助電極）に必要な電圧を印加する。

図４は、本実施形態の液晶表示装置の消去動作、書き込み動作および表示操作のときの各部の電圧の変化を示すグラフである。図４を用いて、液晶表示装置の動作を説明する。図４においてＧ１，Ｇ２，Ｇ３は、それぞれゲート線Ｇ１，Ｇ２，Ｇ３の電圧、Ｓ１，Ｓ２，Ｓ３は、それぞれソース線Ｓ１，Ｓ２，Ｓ３の電圧、コモン電極はコモン電極の電圧を示す。タイミングＴ１，Ｔ２，Ｔ３およびＴ４はゲート線Ｇ１の電圧の立ち上がりのタイミングであり、タイミングＴ１は消去動作の開始時刻、タイミングＴ３は書き込み動作の開始時刻、タイミングＴ４は表示動作の開始時刻である。

（消去動作）図４において、まずタイミングＴ１で、ゲート線Ｇ１，Ｇ２，Ｇ３に例えば５０Ｖの電圧が出力されてＴＦＴ２１がオンしソース線Ｓ１，Ｓ２，Ｓ３の電圧が画素電極２２に印加され、その後−５Ｖの電圧が出力されてＴＦＴ２１がオフする。ゲート線に５０Ｖの電圧が出力されるのと同時にコモン電極には絶対値がホメオトロピック電圧Ｖ１より大きい電圧−４５Ｖが出力される。ソース線は０Ｖのままである。ゲート線Ｇ１，Ｇ２，Ｇ３に５０Ｖを出力してＴＦＴ２１をオンしている期間は、ＴＦＴ２１を通して液晶層２４および補助容量２５が充電されるのに十分な時間であれば良く、例えば数十μｓあれば十分である。これにより、液晶層２４には４５Ｖの電圧が印加され、液晶層２４はホメオトロピック状態になる。図４では３０ｍｓの間、この電圧を保持し液晶層を十分にホメオトロピック状態に保つ。

その後、タイミングＴ２でゲート線Ｇ１，Ｇ２，Ｇ３に一旦５０Ｖを出力してゲート線Ｇ１，Ｇ２，Ｇ３に接続されているＴＦＴ２１をオンにし、その後−５Ｖを出力してＴＦＴ２１をオフにする。ゲート線に５０Ｖを出力されるのと同時に、コモン電極２３には０Ｖが出力される。ゲート線Ｇ１，Ｇ２，Ｇ３に５０Ｖを出力してＴＦＴ１をオンにしている期間はＴＦＴ２１を通して液晶層２４および補助電極２２が放電するのに十分な時間であれば良く、例えば数十μｓあれば十分である。これにより、液晶層２４は４５Ｖの電圧が印加された状態から、急激に印加電圧が０の状態にされ、したがって液晶層２４はホメオトロピック状態からプレーナ状態へと変化して初期化される。このとき、液晶層２４は瞬時にプレーナ状態になるのではなく、一旦トランジェントプレーナと呼ばれる、本来の２倍の螺旋ピッチを有するプレーナ状態を取った後プレーナ状態に変化して行くのである。このホメオトロピック状態からプレーナ状態への変化に１ｍｓ程度の時間を要する。したがって、液晶層の印加電圧が０Ｖになってから１ｍｓ後に書き込み動作を開始しても良いが、本実施例では１００ｍｓ後に書き込み動作を開始している。ここで、液晶層がプレーナ状態になった後すぐに書き込み動作を開始していない理由については後述する。

（書き込み動作）タイミングＴ３でゲート線Ｇ１の電圧を５０Ｖにして書き込み動作を開始する。このとき、ソース線Ｓ１，Ｓ２，Ｓ３には画素への書き込み濃度に対応した、図２で説明したＶ４からＶ３の電圧が出力される。ゲート線Ｇ１に５０Ｖを印加しＴＦＴ２１をオンにしている期間は、ＴＦＴ２１を通して液晶層２４および補助容量２５が充電されるのに十分な時間であれば良く、本実施形態の場合例えば３０μｓとしている。その後、ゲート線Ｇ１には−５Ｖが出力され、ＴＦＴ２１はオフ状態になる。このようにして液晶層２４に印加された電圧は次にゲート線Ｇ１が５０Ｖになる３０ｍｓ後まで保持され、液晶層２４は液晶分子の一部がフォーカルコニック状態に変化し、印加された電圧に応じた濃度が書き込まれる。タイミングＴ３からＴ４までの期間は、印加された電圧が液晶層２４の両端に保持されている時間であり、液晶を所望の状態に変化させるためには少なくとも数ｍｓは必要であり、１０ｍｓ以上であることが好ましい。

書き込み動作におけるゲート線Ｇ１，Ｇ２，Ｇ３の電圧は５０Ｖのパルス電圧がＧ１，Ｇ２，Ｇ３の順に出力されてゲート線Ｇ１，Ｇ２，Ｇ３が走査され、５０Ｖのパルスが印加された行の画素への書き込みが行われる。

液晶層２４がプレーナ状態に初期化された後すぐに書き込み動作を開始していない理由について説明する。タイミングＴ２からＴ３までの期間は、液晶層２４が安定するための時間である。液晶層２４がプレーナ状態にされてから短時間の間は、まだ液晶分子の配向は安定していない。本実施形態のように、初期化すべき画素を同時に初期化した後、行毎に走査して書き込み動作を行うと、初期化されてから書き込み動作が行われるまでの時間が、画素によって異なってくる。したがって、プレーナ状態への初期化後短時間に書き込み動作を開始すると、初期化から書き込み動作までの時間が画素によって異なるので表示にムラがでる可能性がある。そのため、初期化後液晶分子の配向が十分安定するまで待ってから書き込み動作を行うのが好ましい。この待ち時間は５０ｍｓ以上とするのが好ましい。

（表示動作）タイミングＴ３から３０ｍｓ後のタイミングＴ４からゲート線Ｇ１，Ｇ２，Ｇ３に順次５０Ｖのパルス電圧が印加され、ゲート線Ｇ１，Ｇ２，Ｇ３に接続されているＴＦＴ２１は順次オンする。このときソース線Ｓ１，Ｓ２，Ｓ３およびコモン電極は０Ｖの電圧が印加されており、液晶層２４の印加電圧は順次０Ｖになる。５０Ｖのパルス電圧の期間はＴＦＴ２１を通じて液晶層２４および補助容量２５の電圧が放電するだけの時間があれば十分で、本実施例では例えば３０μｓとしている。このようにして液晶２４に印加されている電圧は０Ｖにされ、液晶表示装置は表示動作に入る。

本実施形態では液晶層２４と補助容量２５とは並列接続されている、したがって本実施形態では、液晶層２４と補助容量２５が直列につながっている従来の液晶表示装置のように、コモン電極電源３０の電圧が液晶層２４と補助容量２５で分圧されることなく、すべて液晶層２４に印加される。したがって、従来の技術のように、電圧が効率良く印加されるように液晶層２４に用いられる液晶材料の誘電率に制限が加わることがなく、自由に液晶材料を選択できる。また、ソース線２７およびコモン電極２３に印加された電圧がすべて液晶層２４に印加されるので、コモン電極電源３０の耐圧も従来ほど高いものが必要でなく、消費電力、ノイズおよび回路の信頼性において従来の技術に比べて有利になる。また、コモン電極２３と補助容量２５を１つのコモン電極電源３０で駆動するので、従来技術のように２つの電源で駆動する必要がなく、回路が簡単になりコストも低くなる。

本実施形態では、消去動作において液晶層２４にホメオトロピック電圧Ｖ１を印加するのに、これをソース駆動回路２９から供給するのではなく、コモン電極電源３０から供給している。また、ソース駆動回路から出力する電圧は、高くても書き込み動作に用いるＶ３である。したがって、本実施形態ではソース駆動回路に高耐圧の回路を使用する必要がない。ソース駆動回路には、一般的に集積回路を用いるので、ソース駆動回路としては低耐圧で低コストの集積回路を用いることができ、液晶表示装置を低コストで提供することができる。

本実施形態では、書き込み動作でゲート線Ｇ１，Ｇ２，Ｇ３に印加するパルス電圧の幅を３０μｓとしている、したがって例えば液晶表示装置の画素の行数を１０００ラインと仮定した場合でも、消去動作の１３０ｍｓに加え、書き込み動作の走査が３０ｍｓおよび表示操作の走査が３０ｍｓであるから、合計１９０ｍｓで画像を書き換えることが可能である。これに比べ、おなじ行数の液晶表示装置をパッシブマトリクスを用いて書き換えたとすると、１行あたりの電圧印加時間を５ｍｓとしても５ｓの時間を要してしまう。

本実施液体では、ゲート線に出力する電圧を例えば５０Ｖおよび−５Ｖとしたが、これはＴＦＴ２１を実質的にオン状態およびオフ状態にできる電圧であればこの電圧に限定するものではない。

（第２の実施形態）
図５は、本発明の第２の実施形態に係る液晶表示装置の各部の電圧の変化を示すグラフである。図５では、図４と同じ部分の電圧の変化を示している。図５を用いて、第２の実施形態に係る液晶表示装置の動作を説明する。本実施形態では、液晶表示装置の構成は第１の実施形態と同じで、書き換えの動作のみ異なる。第１の実施形態では、消去動作は液晶表示装置の全画素に渡って同時に行われ、全画素に渡って書き込み動作が行われた。しかし、本実施形態では消去動作はゲート線Ｇ１，Ｇ２に接続された画素のみについて行われ、書き込み動作もそれらの画素のみについて行われる。つまり、部分書き換えが行われるのである。これは、表示画像の一部のみに変更が必要な場合、全画素を書き換えるのではなく変更が必要な部分のみ書き換えるのである。

図５のグラフの見方は図４と同様である。消去動作では、タイミングＴ１およびＴ２ではゲート線Ｇ１およびＧ２のみにパルス電圧が印加され、これに接続されている画素のみ消去動作が行われる。ゲート線Ｇ３の電圧は０Ｖのままであるので、これに接続されたＴＦＴ２１はオフのままであり、コモン電極の電圧が−４５Ｖになっても、ゲート線Ｇ３に関連した液晶層２４に電圧が印加されることはない。Ｔ３から始まる書き込み動作および、Ｔ４から始まる表示動作の走査においても、ゲート線Ｇ１およびＧ２のみが走査され書き込みおよび表示動作が行われる。

上記により本実施形態では、ゲート線Ｇ３に関連した画素は表示動作を続け、ゲート線Ｇ１およびＧ２に関連した画素のみ表示の書き換えがおこなわれる。

本実施形態では、液晶表示装置の一部分のみ駆動するので、書き替えの動作で消費される消費電力は、全画素を書き換えるのに比べて少なくて済むし、書き替えに要する時間も短縮することができる。また、表示内容に変化のある部分だけが書き換えられ、表示内容に変化の無い部分は表示を続けるという動作をすることが可能であるため、自然な書き換え動作をすることが可能である。

（第３の実施形態）
図６は、本発明の第３の実施形態に係る液晶表示装置の各部の電圧の変化を示すグラフである。図６では、図４と同じ部分の電圧の変化を示している。図６を用いて、第３の実施液体に係る液晶表示装置の動作を説明する。本実施形態は、液晶表示装置の構成および動作のタイミングは第１の実施形態と同じで、ソース線Ｓ１，Ｓ２，Ｓ３の電圧のみ異なる。第１の実施形態ではソース駆動回路２９から出力される電圧は０ＶおよびＶ４からＶ３の間の電圧だけであったが、本実施形態ではソース駆動回路２９から出力される電圧は、０ＶおよびＶ２からＶ１の電圧である。これにより、液晶層２４は図２に示すＶ２からＶ１の範囲の電圧で書き込みが行われる。

本実施形態によると、プレーナ状態に初期化された液晶をフォーカルコニック状態に書き換えることでコントラストの高い表示を行うことができる。

本実施形態によると、ソース駆動回路２９から出力する電圧は０ＶおよびＶ２からＶ１の電圧だけであるので、ソース駆動回路は高耐圧の回路を使用する必要がなく低コストの液晶表示装置を提供することができる。

（第４の実施形態）
図７は、本発明の第４の実施形態に係る液晶表示装置の各部の電圧の変化を示すグラフである。図７では、図６と同じ部分の電圧の変化を示している。図７を用いて、第４の実施液体に係る液晶表示装置の動作を説明する。本実施形態は、液晶表示装置の構成においては第３の実施例と同じである。書き替えの動作においては、第３の実施例では消去動作において液晶層２４をプレーナ状態にしていたが、本実施例では一旦プレーナ状態にした後フォーカルコニック状態にしている。また、書き込み動作においては第３の実施形態ではソース駆動回路２９から出力される電圧は０ＶおよびＶ２からＶ１の電圧であったが、本実施形態では０ＶおよびＶ５からＶ１の電圧である。これは、本実施形態ではフォーカルコニック状態にある液晶層２４に対して書き込みを行うため、図２で示したＶ５からＶ１の電圧で書き込みを行うためである。

タイミングＴ−１からＴ０においては他の実施例と同様、液晶層２４をプレーナ状態にしている。タイミングＴ０においてはゲート線Ｇ１，Ｇ２，Ｇ３を５０Ｖにするのと同時に、コモン電極２３には−Ｖ３’の電圧を印加している。電圧Ｖ３’は電圧Ｖ３とＶ２の間の電圧であり、この電圧を液晶層２４に印加することにより、液晶層２４を十分なフォーカルコニック状態に設定することができる。タイミングＴ２ではゲート線Ｇ１，Ｇ２，Ｇ３に５０Ｖを印加すると同時にソース線Ｓ１，Ｓ２，Ｓ３を０Ｖにして、液晶層２４の印加電圧を０Ｖにし、タイミングＴ２からＴ３の間の１００ｍｓ待つことによって、液晶層２４は十分なフォーカルコニック状態になる。タイミングＴ３以降の動作は、ソース駆動回路から出力される電圧が０ＶおよびＶ５からＶ１である点を除いて、第３の実施形態と同じである。

本実施形態においては、タイミングＴ２において、コモン電極電源３０から電圧−Ｖ３’を出力して液晶層２４にＶ３’の電圧を印加している。しかし、この方法以外にも、コモン電極電源３０からは０Ｖ、ソース駆動回路２９からはＶ３’を出力して液晶層２４にＶ３’の電圧を印加することもできる。

また、消去動作の前半（タイミングＴ−１からＴ１の間）に液晶層２４を一旦プレーナ状態にしているが、この工程は液晶層２４をホメオトロピック状態を経過させることにより前画像の履歴をより低減するために入れているものであり、この工程は省くことも可能である。

本実施形態によると、フォーカルコニック状態に初期化された液晶をプレーナ状態に書き換えることで、コントラストの高い表示を行うことができる。

本実施形態によると、ソース駆動回路２９から出力する電圧は０ＶおよびＶ５からＶ１の電圧だけであるので、ソース駆動回路は高耐圧の回路を使用する必要がなく低コストの液晶表示装置を提供することができる。

上述したように、本発明の実施形態に係る液晶表示装置では、使用する液晶材料の誘電率に制限がなく、低コストで、パッシブマトリクス駆動に比べ高速の書き換えが可能な液晶表示装置を提供することができる。

コレステリック液晶の動作を説明するための、液晶セルの構成を示す図である。コレステリック液晶の動作を説明するための、液晶セルに電圧を印加したときの反射率の変化を示す図である。本発明の第１の実施形態に係る液晶表示装置の、構成を示す図である。本発明の第１の実施形態に係る液晶表示装置の、各部の電圧の変化を示すグラフである。本発明の第２の実施形態に係る液晶表示装置の、各部の電圧の変化を示すグラフである。本発明の第３の実施形態に係る液晶表示装置の、各部の電圧の変化を示すグラフである。本発明の第４の実施形態に係る液晶表示装置の、各部の電圧の変化を示すグラフである。従来技術による液晶表示装置の構成を示す図である。

符号の説明

１、２ガラス基板
３コレステリック液晶層
４、５透明電極
６光吸収層
７、８導線
９電源
２１ＴＦＴ
２２画素電極
２３コモン電極
２４液晶層
２５補助容量
２６ゲート線
２７ソース線
２８ゲート駆動回路
２９ソース駆動回路
３０コモン電極電源

Claims

マトリクス状に配置された画素電極、前記画素電極に対向する補助電極およびコモン電極、前記画素電極と前記コモン電極との間に挟持されたメモリー性液晶材料を含む液晶層、ならびに前記画素電極への電圧の印加と遮断を制御する制御手段を有し、前記コモン電極は前記補助電極と電気的に接続され、画像の消去動作、画像の書き込み動作、画像の表示動作の順に液晶の状態を更新することを特徴とする液晶表示装置。
前記画像の消去動作においては、画像の消去を行うすべての画素に対応する前記画素電極に接続された前記制御手段を、電圧の印加の状態にすることを特徴とする請求項１に記載の液晶表示装置。
前記画像の消去動作においては、前記補助電極および前記コモン電極の電圧を変動させることを特徴とする請求項１または２に記載の液晶表示装置。
前記メモリー性液晶材料がコレステリック液晶材料であることを特徴とする請求項１乃至３の何れか１項に記載の液晶表示装置。
前記画像の消去動作により、前記液晶層はホメオトロピック状態を経過してプレーナ状態になることを特徴とする請求項４に記載の液晶表示装置。
前記画像の消去動作により、前記液晶層はフォーカルコニック状態になることを特徴とする請求項４に記載の液晶表示装置。
前記画像の消去動作には、前記液晶層への電圧の印加の工程を含み、前記電圧の印加の工程が終了した後１ｍｓ以上の時間が経過してから、前記画像の書き込み動作を行うことを特徴とする請求項５に記載の液晶表示装置。
前記画像の書き込み動作においては、前記液晶層に印加される電圧はホメオトロピック電圧以下であることを特徴とする請求項４乃至７の何れか１項に記載の液晶表示装置。
前記画像の書き込み動作においては、前記液晶層に印加される電圧はフォーカルコニック電圧以下であることを特徴とする請求項４、５および７の何れか１項に記載の液晶表示装置。