JP2001235766A

JP2001235766A - 液晶素子とその駆動方法

Info

Publication number: JP2001235766A
Application number: JP2000046674A
Authority: JP
Inventors: Mineto Yagyu; 峰人柳生
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-02-24
Filing date: 2000-02-24
Publication date: 2001-08-31

Abstract

(57)【要約】【課題】自発分極を有する液晶や誘電異方性を有する
液晶を用い、アクティブマトリクス駆動により、高速応
答で、視野角特性及び階調再現性に優れたカラー表示を
実現する。【解決手段】画素毎に、第１ＴＦＴ１と該第１ＴＦＴ
１を介して情報信号を保持するコンデンサ３と、第１Ｔ
ＦＴ１とコンデンサ３とにゲートを接続された第２ＴＦ
Ｔ２を配置し、コンデンサ３に情報信号を保持した状態
で第２ＴＦＴ２のみをオンして保持容量４及び液晶容量
５をリセットし、次いでコンデンサ３に保持した情報信
号によって第２ＴＦＴ２の動作を制御しながら該第２Ｔ
ＦＴ２を介して保持容量４及び液晶容量５に電荷を注入
し、表示を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フラットパネルデ
ィスプレイ、プロジェクションディスプレイ、プリンタ
等に用いられるライトバルブに使用される液晶素子及び
該液晶素子の駆動方法に関する。

【０００２】

【従来の技術】近年、最も広範に用いられてきているフ
ラットパネルディスプレイとしては、例えばＭ．シャッ
ト（Ｍ．Ｓｃｈａｄｔ）とＷ．ヘルフリッヒ（Ｗ．Ｈｅ
ｌｆｒｉｃｈ）著、アプライド・フィジックス・レター
ズ（ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒ
ｓ）第１８巻、第４号（１９７１年２月１５日発行）第
１２７頁〜１２８頁において示されたツイステッドネマ
チック（ｔｗｉｓｔｅｄｎｅｍａｔｉｃ；ＴＮ）液晶を
用いたものが知られている。

【０００３】近年、このＴＮ液晶を用いて薄膜トランジ
スタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ；Ｔ
ＦＴ）などのアクティブスイッチと組み合わせたアクテ
ィブマトリクス型の液晶素子の開発、製品化が行われて
いる。このタイプの液晶素子では、一つ一つの画素にト
ランジスタを作製するものであり、クロストークの問題
がなく、また、近年の急速な生産技術の進歩によって、
１０〜１７インチクラスのディスプレも良い生産性で作
られつつある。しかしながら、動画を切れよく表現する
という点ではＴＮ液晶自体の応答速度が先ず問題であ
り、また視野角が狭いという点に主たる問題が存在して
いる。この両者の問題を同時に解決することが一つの大
きな課題である。

【０００４】こうした背景に鑑み、最近では新しいモー
ドを利用した液晶素子が開発されている。例えば、イン
プレインスイッチング（Ｉｎ−ＰｌａｉｎＳｗｉｔｃ
ｈｉｎｇ）モードやＭＶＡ(Ｍｕｌｔｉ−ｄｏｍａｉｎ
ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ)配向技術な
どは視野角を、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐ
ｅｎｓａｔｅｄＢｅｎｄ）モードなどは応答速度を改
善しようとする手段である。

【０００５】一方、双安定性を有する液晶素子として
は、クラーク（Ｃｌａｒｋ）及びラガウェル（Ｌａｇｅ
ｒｗａｌｌ）により提案されているカイラルスメクチッ
ク液晶素子がある（特開昭５６−１０７２１６号公報、
米国特許第４３６７９２４号明細書）。この双安定性を
示す液晶としては、一般にカイラルスメクチックＣ相ま
たはカイラルスメクチックＨ相を呈する強誘電性液晶
（ＦＬＣ）が用いられている。強誘電性液晶は、自発分
極（Ｐｓ）により反転スイッチングを行うため、非常に
早い応答速度からなる上に、メモリー性のある双安定状
態を発現させることができる。さらに視野角特性も優れ
ていることから、高速、高精細、大面積の単純マトリク
ス表示素子或いはライトバルブとして製品化が行われて
いる。

【０００６】また、最近では、チャンダニ、竹添らによ
り３つの安定性を有するカイラルスメクチック反強誘電
性液晶素子も提案されている〔ＪａｐａｎｅｓｅＪｏ
ｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｓｉｃｓ，２
７（１９９８）ｐ．Ｌ７２９〕。そして、最近この反強
誘電性液晶（ＡＦＬＣ）のうち、ヒステリシスが小さ
く、階調表示に有利な特性を有するＶ字型応答特性が発
見された〔ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆ
ＡｐｐｌｉｅｄＰｈｓｉｃｓ，３６（１９９７）ｐ．
３５８６〕。この液晶素子をアクティブマトリクスタイ
プとし、高速のディスプレイを実現しようという提案も
なされている（特開平９−５００４９号公報）。

【０００７】このように、視野角がよく、応答が速く、
階調が可能な、ディスプレイとして究極の目標に向けて
液晶ディスプレイではＯＣＢモードや反強誘電性液晶を
高速化の有力候補として研究開発が以前にもまして盛ん
に行われている。

【０００８】また、液晶の応答が高速化するに伴い、新
たなカラー表示方式も提案されている。一般に、従来の
カラー液晶素子は、基板上に併設されたＲ（赤）、Ｇ
（緑）、Ｂ（青）などのカラーフィルタ（ＣＦ）と液晶
パネルとを積層した構成を有し、１画素は独立に透過率
を制御できるＲＧＢ絵素からなる。各絵素毎に液晶部分
或いは偏光板などとの組み合わせで透過率を制御し、Ｒ
ＧＢの加法混色で色を表現するのが一般的である。光源
に白色光バックライトを用いる透過型、或いは外光を利
用する反射型があるが、色空間を表現する原理は同じで
ある。こうしたカラー液晶素子の欠点は、一つに光の利
用効率が悪いことである。空間的に１／３の面積のＲフ
ィルターに入射した光のうち波長域として１／３のＲの
光と、同様に（１／３）×（１／３）＝１／９のＧの光
と、同様に１／９のＢの光の加法混色で白を表現する。
即ち、液晶部位の透過率以前に光の利用効率は最大でも
１／３しかない。これは、液晶の消費電力の多くを占め
るバックライトの消費電力を無駄に必要とすることを意
味する。また、１画素毎に独立に３絵素を駆動しなけれ
ばならず、高精細になればなるほど画素設計が苦しくな
り、開口率が低下してますます光の利用効率が低下す
る。さらに、駆動ＩＣも１画素ラインにつき３ライン
（端子）必要であり、特に高精細になればなるほど、実
相の負担が重くなる。コストの面から考えても、現在液
晶パネルのコスト圧迫要因であるビット数の多い駆動Ｉ
Ｃ、カラーフィルタを必要とする構成であり、不利であ
る。

【０００９】昨今、こうした問題点の認識のもと、新た
なカラー液晶表示素子の提案、開発が活発になってきて
いる。中でも、最も活発に研究開発されているのが、バ
ックライト色切り替え方式である（特開昭５６−２７１
９８号公報）。この方式では、フリッカ周波数以下の時
間で照明光の色を切り替え、それと同期してパネルの透
過状態を制御し、時間的な加法混色で色再現を実現す
る。ＲＧＢ順次表示方式（フィールドシーケンシャルカ
ラー方式）とも呼ばれている。

【００１０】

【発明が解決しようとする課題】本発明が解決すべき第
１の課題は、上記ＡＦＬＣやＦＬＣを用いてアクティブ
マトリクスタイプの液晶素子を構成する場合の自発分極
の反転（Ｐｓ反転）による電圧降下に関わるものであ
る。

【００１１】図１２に、ＡＦＬＣの電圧透過率特性（Ｖ
Ｔ特性）の一例を示す。このＶＴ特性は、三角波の電圧
を与えて透過率を測定した結果であり、ＡＦＬＣは過渡
的なスイッチング途中を別にすれば、このＶＴカーブに
従って透過率の変化を発現する。ところが、ＴＦＴのよ
うなアクティブスイッチを使って駆動すると、Ｐｓ反転
による電圧降下という問題が生じてしまう。以下に詳細
に説明する。

【００１２】図５に通常用いられるアクティブマトリク
スタイプの液晶素子の等価回路図を示す。図１１はその
１画素の等価回路図である。図中、１１は走査信号線ド
ライバ、１２は情報信号線ドライバ、１３は走査信号線
（ゲート線）、１４は情報信号線（ソース線）、５１は
画素毎に配置したＴＦＴ、４は保持容量、５は液晶容量
である。

【００１３】図５の回路において、フリッカを考慮して
６０Ｈｚのフレーム周波数でＮ＝１０００本の走査信号
線１３を順次駆動しようとすると、走査信号線１本あた
りに割り当てられる走査選択時間（ゲートオン時間）は
およそ１６μｓである。ＡＦＬＣはＦ（フェロ）相への
スイッチングは速いが、それでも１６μｓで応答が終了
するとは限らない。また、ＡＦ（アンチフェロ）相への
スイッチングは遅く、数１００μｓ〜ｍｓオーダーが通
常である。すなわち、ＡＦＬＣ（或いはＦＬＣ）をＴＦ
Ｔなどのアクティブスイッチを用いて駆動すると、スイ
ッチをオンして所定の電位Ｖ₀を与えるとＡＦＣＬ（或
いはＦＬＣ）のスイッチングが始まり、スイッチをオフ
した後も該スイッチングが続行されるのである。この一
連の動作を図１５を用いて説明する。図中、１４１、１
４２は電極、１４４は電源、１４５はＴＦＴ等のアクテ
ィブスイッチを示す。

【００１４】図１５（ａ）は自発分極Ｐｓ［Ｃ／ｃ
ｍ²］を有するＡＦＬＣをセルに入れて配向させ、一方
のＦ状態にリセットした前状態である。液晶のＰｓはマ
クロにはバルクのＰｓは近傍のＰｓで相殺され、両端の
＋Ｐｓ、−Ｐｓだけが電気的に存在するように扱うこと
ができる。このセルの両側の電極１４１、１４２の面積
をそれぞれＳ［ｃｍ²］、液晶コンデンサの容量をＣ
［Ｆ］とすると、この液晶コンデンサの電極近傍に存在
する自発分極による電荷量は、±Ｐｓ［Ｃ／ｃｍ²］×
Ｓ［ｃｍ²］である。

【００１５】次に、図１５（ｂ）に示すように、スイッ
チ１４５をオンして液晶に電圧Ｖ₀を印加したが、まだ
液晶のスイッチングは始まっていないとする。このと
き、電極そのもの、或いは、電極近傍に存在する電荷は
スイッチ１４５越しに電源１４４から供給されたｑと上
記のＰｓ×Ｓの和、Ｑ＝ｑ＋Ｐｓ×Ｓである。電極の電
位はそれぞれの電荷をその存在する場所の容量で除した
値の積分であるから、ｑ＋Ｐｓ×Ｓ＝ＣＶ₀である。

【００１６】次に、与えられた電界によって液晶がスイ
ッチングし終わり、もう一方の一様なフェロ状態に落ち
着いたとする。このときの状態を図１５（ｃ）に示す。
電極近傍に存在する自発分極による電荷量は、ｑ−Ｐｓ
×Ｓである。そしてこのときの電極の電位をＶ₁とする
と、ｑ−Ｐｓ×Ｓ＝ＣＶ₁である。液晶のスイッチング
に伴い、電極の電位はＶ₀→Ｖ₁と変化したことになる。

【００１７】すなわち、電極の電位の変化ΔＶは、 ΔＶ＝Ｖ₀−Ｖ₁ ＝［（ｑ＋Ｐｓ×Ｓ）−（ｑ−Ｐｓ×Ｓ）］／Ｃ＝２×Ｐｓ×Ｓ／Ｃとなる。標準的なＡＦＬＣは現在、Ｐｓ＝１００［ｎＣ
／ｃｍ²］程度であり、リタデーション等を考慮した最
適液晶セルギャップは２μｍ程度であり、比誘電率を含
めてセルの容量は２［ｎＦ／ｃｍ²］である。すなわ
ち、 ΔＶ＝２×１００［ｎＣ／ｃｍ²］／２［ｎＦ／ｃｍ²］＝１００Ｖとなってしまう。つまり、±５ＶのＶＴ特性を持つ液晶
を−５Ｖの前状態から＋５Ｖの次状態に駆動するのに、
一旦１０５Ｖの電圧を印加しなければならないと言うお
よそ非現実的な問題点が存在することになる。駆動ＩＣ
側の現実論からすれば、与える電圧は±１０Ｖ程度に抑
えなければならない。尚、図１３は一連の動作の電圧を
示すものであり、図１４は液晶分子の動きのイメージ図
である。図１３において、Ｖ_gはＴＦＴ等スイッチに与
えられる電位で、ｔ期間においてオン電位が与えられて
いる。Ｖ_dataは液晶を駆動するための所定の電圧、Ｖ_lc
は実際に液晶にかかる電圧を示す。また、図１４中、１
４３は液晶分子である。

【００１８】上記問題点の解決のためには、以下のアプ
ローチが考えられる。液晶の自発分極自体を低減する。液晶のスイッチングスピードを上げ、アクティブスイ
ッチのオン時間内でスイッチングする割合を上げる。液晶の容量を大きくする、或いは、実効的に大きくす
るために保持容量を設ける。液晶のスイッチングに必要な電荷を数回に分けてアク
ティブスイッチから供給する。

【００１９】しかしながら、上記は一般論として液晶
のスイッチングスピードとトレードオフの関係にあり、
また、ＡＦ相の発現自体を妨げるという報告もある。
はまだ十分な実現レベルにはなく、またオン時間にアク
ティブスイッチに流れる電流が大きくなることになり、
アクティブスイッチとして例えばポリシリコンＴＦＴな
どより能力の高いＴＦＴを必要とすることになり、特に
大型直視タイプの液晶ディスプレイではコスト上大変不
利となってしまう。は問題点の大きさをおよそ１／１
０にしないといけないことを考えれば、液晶容量の９倍
の保持容量を用意しなければならないことになり、開口
率上非現実的なことと、容量負荷が１０倍になったもの
をＴＦＴのオン時間内で充電するためにＴＦＴのオン抵
抗を１／１０にする必要があり、能力の高いＴＦＴが必
要となってしまう。は動画の切れがよく、高速応答の
ディスプレイを実現するという目的からはずれる、或い
は、フレーム周波数を数倍に上げないといけないと言う
新たな問題点を招来させてしまう。以上、いずれのアプ
ローチも、或いはその組み合わせも上記問題点を解決す
るには至っていない。

【００２０】本発明が解決すべき第２の課題は、ヒステ
リシスの問題である。

【００２１】従来のＴＦＴとＴＮ液晶との組み合わせ
は、ＴＮ液晶の応答速度自体が遅いこともあって、数フ
レームにわたってＴＦＴで電荷を与えることによって光
学応答を行っていた。ところが、液晶応答を高速化し、
１フレームで応答させようとすると、前フレーム状態に
よって、次フレームの階調状態がシフトする、いわゆる
ヒステリシス現象が顕在化する。

【００２２】単純マトリクス駆動にはなく、ＴＦＴ駆動
の場合に現れるヒステリシスとして、自発分極を有する
液晶の場合と、誘電異方性を有するネマチック液晶の場
合に分けて簡単に説明する。

【００２３】先ず、自発分極を有する液晶の場合、ＴＦ
Ｔがオンして電位を与えた後、ＴＦＴがオフして液晶の
スイッチングが始まるとする。ＦＬＣはスイッチングと
共にＰｓ反転電流が流れるので、前状態が違うと反転量
も変わり、Ｐｓ反転電流が異なってしまう。保持容量を
含む画素容量をＣ_pix［Ｆ］、画素（電極）面積をＳ
［ｃｍ²］、実効的Ｐｓ反転割合をα（０≦α≦１）と
すると、反転電荷量は、２α×Ｐｓ（Ｃ／ｃｍ²）×Ｓ
［ｃｍ²］であり、ＴＦＴがオンして与えた電位をＶ₀と
すると、液晶応答終了後の電位Ｖ_finalは、Ｖ_final＝Ｖ₀−２α×Ｐｓ×Ｓ／Ｃ_pix となる。αは前状態によるので、そのため、スイッチン
グが終了した後の電位が前状態依存を持ってしまう。こ
れがＶ字のヒステリシスである。

【００２４】また、ＡＦＣＬの場合、保持容量を含む画
素容量をＣ_pix［Ｆ］、画素（電極）面積をＳ［ｃ
ｍ²］、実効的Ｐｓ反転割合をα（０≦α≦１）とする
と、反転電荷量は、２α×Ｐｓ（Ｃ／ｃｍ²）×Ｓ［ｃ
ｍ²］であり、ＴＦＴがオンして与えた電位をＶ₀とする
と、液晶応答終了後の電位Ｖ_finalは、Ｖ_final＝Ｖ₀−２α×Ｐｓ×Ｓ／Ｃ_pix となる。そのため、スイッチングが終了した後の電位が
前状態依存を持ってしまう。これがＡＦＬＣ液晶のヒス
テリシスである。

【００２５】次に、誘電異方性を有する液晶の場合につ
いて説明する。液晶分子が誘電異方性を有すると、液晶
コンデンサの容量値が異なることになる。保持容量を含
む画素容量をＣ_pix［Ｆ］とすると、ＴＦＴがオンして
画素電極にＶ₀の電位を充電すると、ｑ＝Ｃ_pix×Ｖ₀の
電荷がたまる。ＴＦＴがオフして液晶が与えられた電位
に応じて動き出すと、上記ｑは保存されたまま、Ｃ_pix
×Ｖ₀→Ｃ’_pix×Ｖ_finalと変化していく。ＴＦＴがオ
ンして電位Ｖ₀を与えたときの画素容量Ｃ_pixが前階調状
態によって異なるわけであるから、たまった電荷も異な
り、それによって次フレームで落ち着く電位も異なって
しまう。これが誘電異方性を有する液晶におけるヒステ
リシスである。

【００２６】ＯＣＢモードにおいても、液晶は誘電異方
性を有するので、このヒステリシスが存在する。このよ
うに、ネマチック系液晶や、自発分極を有する液晶にお
いてヒステリシス問題が解決すべき課題として存在す
る。

【００２７】本発明が解決すべきの第３の課題は、前記
したフィールドシーケンシャルカラー方式に関するもの
である。

【００２８】図５に示す１画素に１ＴＦＴの標準的なＴ
ＦＴアレイを備えた液晶素子をフィールドシーケンシャ
ルカラー方式で駆動する時の駆動シーケンスを図６に示
す。図中、Ｖ_g1…Ｖ_gnはｎ本の走査信号線１３の第１ラ
イン…第ｎラインの電位を、Ｖ_dataはｍ本の情報信号線
１４の任意のラインの電位を、Ｔ₁…Ｔ_nは該情報信号線
に接続された１…ｎ番目の画素の透過率を、ＬはＲ、
Ｇ、Ｂの各バックライトの点灯タイミングを示す。

【００２９】図６のＶ_g1…Ｖ_gnに示すように、走査信号
線１３に順次オン信号を与えると同時に、これに同期さ
せて情報信号線１４にＲ（赤）情報信号を印加して、選
択された各画素の画素電極に該Ｒ情報を書き込んでゆ
く。Ｔ₁…Ｔ_nに示されるように、各画素では書き込まれ
たＲ情報に応じて液晶が応答していく。最終の第ｎライ
ンの画素の液晶応答が終了した時点で、パネル全体がＲ
情報に基づく表示状態になっているので、Ｒバックライ
トを点灯する。第１ラインの走査信号線の選択が始まっ
て、５．５ｍｓほど経過した時点でＲバックライトを消
灯し、Ｒサブフレームを終了する。このサブシーケンス
を同様にＧ、Ｂについて繰り返し、この３つのサブシー
ケンスで一つの表示フィールド（フレーム、図中のＦ
_odd及びＦ_eve _n）を構成する。この表示フィールドが１
／６０ｓ以下であれば、人間の目にはフリッカが感知さ
れず、時間的加法混色が成立する。上述の５．５ｍｓ＝
（１／３）×（１／６０）ｓである。ＲＧＢを順次個別
に応答よく点灯できるバックライトとしては、ＬＥＤ、
有機ＥＬ、無機ＥＬ、ＲＧＢ３管構成の蛍光管、白色光
源＋ＲＧＢ色回転板などがある。

【００３０】以上が１画素に１ＴＦＴを備えた系での基
本的なフィールドシーケンシャルカラー方式であるが、
当該方式ではＴＦＴアレイにおける従来のカラーフィル
タ（ＣＦ）方式にはない課題が出現した。

【００３１】図１６にＣＦ方式の駆動シーケンス（ａ）
とフィールドシーケンシャルカラー方式の駆動シーケン
ス（ｂ）を示す。走査信号線ｎ本を一通り選択するため
に割り当てられた時間が、（ｂ）では１フレームの１／
６になっている。例えば、Ｇサブフィールドで説明する
と、走査信号線１３を順次オンさせて画素の情報を書き
換え、液晶が応答するまで当該画素の液晶は前のＲサブ
フィールドの表示状態のままである。このため、走査信
号線１３を順次選択して書き換えている期間は、バック
ライトを点灯できない。すなわち、サブフィールド期間
を書き込み期間（走査信号線選択期間及び液晶応答時
間）と点灯期間にさらに分割しなければならない。走査
信号線選択期間をなるべく確保しようとすると点灯期間
がとれず、暗くなってしまう上に、バックライトの応答
時間とのジレンマが生じてしまう。図６や図１６（ｂ）
では書き込み期間と点灯期間を１：１として図示したの
で走査信号線選択期間が１フレームの１／６となったの
であり、走査信号選択期間は最良でも１／３に近く、現
実的には１／４〜１／６以下となってしまう。

【００３２】走査信号線選択期間を制約しているのは、
走査信号線１３の遅延問題（ゲート遅延問題）である。
走査信号線１３の配線抵抗と寄生容量によって、ゲート
ＩＣから遠い側でオン信号がなまり、所定時間内に画素
電極に情報を書き込み切れなくなるのである。この寄生
容量は走査信号線１３と情報信号線１４との交差部の容
量とＴＦＴ５１のＣ_gs容量が２大要因である。前者はフ
ィールドシーケンシャルカラー方式では信号線本数がＣ
Ｆ方式の１／３となるので交差部寄生容量も１／３にな
るが、後者はＣＦ方式でＲＧＢと分割していた画素を合
わせて画素面積が３倍になることと、ＴＦＴのオン時間
が短くなることでＴＦＴの能力がＣＦ方式の数倍必要と
なり、それによってＣ_gs容量が大きくなってしまう。そ
のため、例えば、１７インチクラスのＳＸＧＡなどをフ
ィールドシーケンシャルカラー方式で仮想設計してみる
と、設計が破綻してしまう。

【００３３】この問題を解決するために、走査信号線選
択期間を１／３に近づけるべく、特開平８−９５５２６
号公報のような２ＴＦＴ転送型アレイが提案されてい
る。図７にその素子の等価回路図を、図８に駆動シーケ
ンスを示す。図７中、３は信号保持手段としてのコンデ
ンサ、５２は転送ＴＦＴである。また、図５と同じ部材
には同じ符号を付した。また、図８中のＶ_tはパネル全
体の転送ＴＦＴ５２のゲートに共通に印加される電圧を
示し、他の符号は図６と同様である。

【００３４】図８に示すＶ_g1…Ｖ_gnのように、走査信号
線１３に順次走査選択信号を印加し、選択された走査信
号線１３に接続されたＴＦＴ５１を順次オンし、これと
同期して情報信号線１４にＲ情報信号を印加して、選択
された各画素のコンデンサ３に該Ｒ情報を書き込んでゆ
く。最終の第ｎラインの画素の液晶応答が終了した時点
で、転送ＴＦＴ５２のゲートに一斉にオン信号を印加し
て、パネル全体でコンデンサ３の情報を画素電極に転送
し、液晶容量５に書き込む。各画素では液晶が転送され
た情報に応じた透過率を示し、該転送と同時に、Ｒバッ
クライトを点灯して、Ｒ表示を行う。このＲ表示と同時
に、次のＧフィールドの書き込みをコンデンサ３に対し
て行う。この方式では、走査信号線１３を順次選択して
書き換えている期間にもバックライトを点灯できるた
め、書き込み期間をＣＦ方式の１／３まで上げることが
できる。

【００３５】しかしながら、当該方式においては、前サ
ブフィールド情報が与えられている液晶容量５と次サブ
フィールド情報が与えられているコンデンサ３とを転送
ＴＦＴ５２でつないで電荷を再配分するだけなので、前
状態によって次の階調表示状態が影響を受け、ヒステリ
シスが発生する問題は避けられない。また、コンデンサ
３から液晶容量５の情報を転送し終わった後でも、コン
デンサ３には電位が残るので、情報信号線から与えた電
荷の使用効率が悪く、例えば液晶容量５とコンデンサ３
の容量が１：１の場合、情報信号電圧は従来の２倍必要
になってしまう。

【００３６】これに対し、ヒステリシスの問題を解決す
べく、特開平９−２８８２６１号公報に開示されている
如く、液晶容量にさらにリセットＴＦＴを付加する提案
もある。図９にこの構成のパネルの等価回路図を、図１
０に駆動シーケンスを示す。図９中、５３はリセットＴ
ＦＴであり、図７と同じ部材には同じ符号を付した。ま
た、図１０中、Ｖ_Rはパネル全体のリセットＴＦＴ５３
のゲート電位を示し、他の符号は図８と同様である。

【００３７】当該方式では、図７、図８の方式と同様に
コンデンサ３に情報を蓄積し、該情報を液晶容量５に転
送する前に、リセットＴＦＴを一斉にオンして液晶容量
５の前情報を消去するものである。しかしながら、この
方式においても、情報信号に高電圧を必要とする問題は
解決しない。

【００３８】さらに、特開平９−８０３８６号公報に
は、アンプ型の２ＴＦＴ或いは３ＴＦＴ構成と駆動方法
が提案されている。この方式では、上記第１の課題、す
なわち高負荷液晶の駆動問題は解決できるが、アンプ型
でいかに階調制御を行うかについての記述はなく、ま
た、パネル全面での表示を切り替えるのに３ＴＦＴを必
要としている。

【００３９】本発明は、上記従来技術の課題に鑑みてな
されたものであり、その課題とするところは、高速応答
性と視野角特性、階調性を同時に満足させたアクティブ
マトリクスタイプの液晶素子を実現することにある。具
体的には、第１の課題として、ＡＦＣＬやＦＬＣを用
い、Ｐｓ反転による電圧降下の問題を低減して、低駆動
電圧でも液晶のスイッチングを良好に行い、明るく階調
再現性の良い表示を実現することにある。第２の課題
は、上記ＡＦＬＣやＦＬＣなどの自発分極を有する液晶
や誘電異方性を有するネマチック液晶を、ヒステリシス
現象を低減させて階調再現性よい表示を実現することに
ある。さらに、第３の課題として、フィールドシーケン
シャルカラー方式において、フリッカが生じない駆動周
波数範囲でのアクティブスイッチの駆動を可能にし、同
時にバックライトの時間開口率を高めて、明るい表示を
実現することにある。

【００４０】

【課題を解決するための手段】本発明においては、画素
毎にスイッチ手段を２つずつ配置し、第１のスイッチ手
段を介して一旦信号保持手段に情報信号を保持した後、
該情報信号によって第２のスイッチ手段の動作を制御す
ることによって、画素電極に情報信号を転送するために
必要な十分な期間を付与すると同時に、十分な表示期間
を確保することができ、自発分極の高い液晶や、ヒステ
リシス現象を呈する液晶においても、良好に駆動し、さ
らには、時間開口率の高いフィールドシーケンシャルカ
ラー方式によるカラー表示を可能にしたものである。

【００４１】本発明の第１は、一対の基板と、該基板間
に狭持された液晶と、互いに直交する複数行の走査信号
線と複数列の情報信号線と、該走査信号線と情報信号線
の交差部に配置した画素毎に配した画素電極と、を備
え、画素毎に当該画素の液晶をマトリクス駆動するアク
ティブマトリクス型の液晶素子であって、各画素毎に、
対応する走査信号線に走査選択信号が印加された時に動
作する第１のスイッチ手段と、上記第１のスイッチ手段
を介して情報信号を保持する信号保持手段と、上記第１
のスイッチ手段の出力端子及び上記信号保持手段に接続
された制御端子と、全画素共通に第１の共通電源線に接
続された入力端子と、画素電極に接続された出力端子を
備えた第２のスイッチ手段と、を備えたことを特徴とす
る液晶素子である。

【００４２】上記第１の発明においては、第１のスイッ
チ手段及び第２のスイッチ手段が薄膜トランジスタであ
ること、上記液晶が自発分極或いは誘電異方性を有する
こと、を好ましい態様として含むものである。

【００４３】本発明の第２は、上記第１の発明の液晶素
子の駆動方法であって、走査信号線に順次走査選択信号
を印加して各行の画素の第１のスイッチ手段を順次オン
し、第２のスイッチ手段はオフとして、第１のスイッチ
手段を介して情報信号線に印加された情報信号を信号保
持手段に書き込む書き込み走査期間と、全画素において
同時に、上記信号保持手段に情報信号を保持したまま、
第２のスイッチ手段をオンして画素電極の電位をリセッ
トするリセット期間と、全画素において同時に、上記信
号保持手段に保持された情報信号により制御された第２
のスイッチ手段が第１の共通電源線より画素電極に電荷
を注入する画素書き込み期間と、各画素が情報信号に応
じた情報を表示する表示期間と、を有することを特徴と
する液晶素子の駆動方法である。

【００４４】上記第２の発明においては、ｎフレームの
表示期間がｎ＋１フレームの書き込み走査期間と重複し
ていること、リセット期間において、第１の共通電源線
に書き込み走査期間とは異なる電位を与えること、上記
信号保持手段がコンデンサであって、第１の情報信号が
印加される側とは対向する電極が全画素共通に第２の共
通電源線に接続されており、リセット期間において該対
向電極に書き込み走査期間とは異なる電位を与えるこ
と、画素書き込み期間において、第１の共通電源線にリ
セット期間とは異なる電位を与えること、上記信号保持
手段がコンデンサであって、第１の情報信号が印加され
る側とは対向する電極が全画素共通に第２の共通電源線
に接続されており、画素書き込み期間において該対向電
極に書き込み走査期間とは異なる電位を与えること、複
数色のバックライトを備え、その色を切り替えることで
カラー表示を行うこと、をそれぞれ好ましい態様として
含むものである。

【００４５】

【発明の実施の形態】図１は、本発明の液晶素子の一実
施形態の１画素の等価回路図であり、図２はその駆動方
法を示す駆動シーケンスである。本実施形態では、第１
のスイッチ手段及び第２のスイッチ手段としてＴＦＴを
用い、信号保持手段としてコンデンサを用いた例を挙げ
る。図１において、１は第１のスイッチ手段である第１
ＴＦＴ、２は第２のスイッチ手段である第２ＴＦＴ、３
は信号保持手段であるコンデンサ（Ｃ₁）、４は保持容
量（Ｃ_s）、５は液晶容量（Ｃ_lc）である。Ｖ_gは第１Ｔ
ＦＴ１のゲート、Ｖ_c1はコンデンサ３の対向電極、Ｖ_cc
は第２ＴＦＴ２の入力端子、Ｖ_dataは第１ＴＦＴ１の入
力端子、ＮｏｄｅＡは第１ＴＦＴの出力端子、Ｎｏｄｅ
Ｂは第２ＴＦＴ２の出力端子に接続された画素電極、の
それぞれの電位を示している。Ｖ_csは保持容量電極、Ｖ
_comは画素電極に対向する電極の電位を示す。また、図
中のｔに付した「ｏｄｄ」は奇数フレーム中であること
を、「ｅｖｅｎ」は偶数フレーム中であることを意味す
る。

【００４６】図２に示すように、ｔ_1oddにおいて第１Ｔ
ＦＴ１のゲートにオン信号を与え、第１ＴＦＴ１が階調
情報を有する情報信号をＶ_dataよりコンデンサ３のＮｏ
ｄｅＡに書き込む。ＮｏｄｅＡは第２ＴＦＴ２の制御端
子であるゲートに接続されているが、このＮｏｄｅＡに
与えた電位は、ＮｏｄｅＢ及びＶ_ccのいずれの電位から
見ても低い電圧領域とし、よって、第２ＴＦＴ２はオン
しない。これがコンデンサ３の書き込み走査期間であ
る。この状態は、第１ＴＦＴ１のゲートがオフしても保
持されることは言うまでもない。

【００４７】次に、ｔ_2oddにおいて、Ｖ_ccに負電位のパ
ルス電圧（例えば−２０Ｖ）を与える。Ｖ_ccの電位が下
がることによって第２ＴＦＴ２がオンし、ＮｏｄｅＢを
Ｖ_ccの電位まで引っ張ることになる。この期間が画素電
極の電位をリセットするリセット期間である。また、第
２ＴＦＴ２が十分にオンするために、コンデンサ３の対
向電極の電位Ｖ_c1に正のパルス電圧を与えてもよく（こ
の場合を図１８に示す）、その場合は、ＮｏｄｅＡの電
位は先のｔ_1oddで与えられた情報信号電位とＶ _c1のパル
ス電位（Ｖ_data＋Ｖ_c1）となる。このリセット期間の主
たる意味は、次の階調書き込みのために、ＮｏｄｅＢの
電位を一旦ＮｏｄｅＡ以下にしておくことである。

【００４８】続くｔ_3oddにおいて、Ｖ_ccをプラス電位
（例えば２０Ｖ）に戻し、コンデンサ３のＮｏｄｅＡに
対向する電位であるＶ_c1に正のパルス電圧を与える（図
１８に示したように、リセット期間ｔ_2oddにＶ_c1の正の
パルス電圧を与えていた場合はそのままの電位を保持す
る）。ＮｏｄｅＡはＶ_data＋Ｖ_c1となり、信号保持手段
の書き込み走査期間にはオンしなかった第２ＴＦＴ２が
オンしてＶ_ccより電荷を画素電極に供給し始める。該電
荷の供給に従ってＮｏｄｅＢが上昇するとともに、第２
ＴＦＴ２のＶ_gs動作点は下がり、充電電流量は低下す
る。ＮｏｄｅＢがＮｏｄｅＡよりもＶ_th（第２ＴＦＴ２
がオンするために必要なＮｏｄｅＡとＮｏｄｅＢとの電
位差）低い電位まで充電された時に、充電電流が実質的
に停止し、ＮｏｄｅＢの電位が確定する。これが画素書
き込み期間である。

【００４９】ＡＦＬＣやＦＬＣのように液晶がスイッチ
ングすると共に画素電極に供給された電荷を消費したと
しても、上記確定電位になるまでは第２ＴＦＴ２がオン
しているので、また、第２ＴＦＴ２のオン電流はＰｓ反
転電流に対して十分大きいので、自発分極の大きな液晶
であっても十分に問題なくスイッチングが完了する。

【００５０】本発明者の詳細な検討によれば、自発分極
が１６０ｎＣ／ｃｍ²のＡＦＬＣ液晶を通常のアモルフ
ァスＳｉＴＦＴで１回の情報書き込みであらゆる階調状
態をヒステリシスなく書き込み表示できることを確認し
た。また、誘電異方性を有するネマチック液晶の場合
も、最終電位が直接保証されるので、ヒステリシスは生
じない。本発明者は、誘電異方性Δε＝７のＯＣＢ液晶
でもヒステリシスが生じないことを確認した。

【００５１】上記画素の書き込みは、液晶が容量性負荷
であって、電荷を与えるに従って電位が上昇すること
と、ＴＦＴの動作点がシフトすることによって充電が終
了することとを組み合わせた巧妙な方式である。該画素
書き込み期間が終了すると共に、表示期間となる。図２
においては、画素書き込み期間における液晶の応答も含
めて、表示期間ｔ_4oddとした。第２ＴＦＴ２がオフした
時点でＶ_c1を基の電位に戻し、再び次のフレームの情報
書き込みをコンデンサ３に対して行う。このとき、第２
ＴＦＴ２はオフのままであるため、当該画素は先のフレ
ームの階調表示を続けることになる。

【００５２】以上が１画素の動作の説明である。液晶容
量（Ｃ_lc）を構成する画素電極に対向する対向電極電位
であるＶ_comに関しては、液晶が奇数フレーム、偶数フ
レームを通じてＡＣ対称となるように調整すればよく、
一定電位であっても、Ｖ_ccやＶ_c1に与えるパルス変化の
影響を取り除くべく寄生容量比などに合わせて正逆位相
のパルス波形を印加しても良い。また、保持容量Ｃ_sの
対向電位Ｖ_cs（通常保持容量は画素電極と別途設けた保
持容量電極とで構成されるため、対向電位とは保持容量
電極電位を示す）に関しても同様であり、スタティック
な一定電位でもよいし、Ｖ_cc、Ｖ_c1、Ｖ_comに与えるパ
ルス変化の影響を取り除くべく寄生容量比などに合わせ
て正逆位相のパルス波形を印加しても良い。

【００５３】次に、上記画素を２次元配置した本発明の
液晶素子の駆動方法について説明する。図３がその一実
施形態の等価回路図であり、図４が駆動シーケンスであ
る。図３中、１１は走査信号線駆動回路、１２は情報信
号線駆動回路、１３は走査信号線、１４は情報信号線、
１５は第１の共通電源線、１６は第２の共通電源線、他
の符号は図１と同じである。図４中、Ｖ_g1…Ｖ_gnは１…
ｎ本目の走査信号線の電位、Ｖ_dataは任意の情報信号線
の電位、ＮｏｄｅＡ₁…ＮｏｄｅＡ_nは該情報信号線に第
１ＴＦＴ１を接続された１…ｎ番目の画素の第１ＴＦＴ
１の出力端子の電位、ＮｏｄｅＢ₁は上記情報信号線に
第１ＴＦＴ１を接続された１番目の画素の画素電極の電
位である。他の符号は図２と同様である。尚、便宜上図
３において保持容量（Ｃ_s）とＶ_csを省略した。

【００５４】図４に示されるように、書き込み走査期間
ｔ_1oddにおいて、ｎ本の走査信号線に順次オン信号を与
えると共に、それに同期させてｍ本の情報信号線にそれ
ぞれ所定の階調情報を有する情報信号を印加し、各画素
のコンデンサ３に書き込んでゆく。最終のｎ本目のコン
デンサ３への書き込みが終了するまでが書き込み走査期
間ｔ_1oddである。後のシーケンスは１画素の動作で説明
したのと同様であり、リセット期間ｔ_2oddにおいて、全
画素において同時に、第２ＴＦＴ２をオンして全画素の
画素電極の電位をリセットし、画素書き込み期間ｔ_3odd
において、全画素同時に、コンデンサ３に書き込まれた
情報に応じた電荷量を第２ＴＦＴ２を介して画素電極に
書き込み、表示期間ｔ_4oddにおいて表示を行う。

【００５５】さらに、本発明の液晶素子を用いてフィー
ルドシーケンシャルカラー方式を実現する駆動方法につ
いて説明する。図１７は、上記図１〜図４で説明した駆
動方法に、ＲＧＢのバックライトを組み合わせてカラー
表示する場合の駆動シーケンスである。フィールドシー
ケンシャルカラー方式において本発明が従来よりも有利
である点を、図１の回路構成で説明すると、従来の１画
素に１ＴＦＴの構成では該ＴＦＴを介して情報を直接液
晶容量に書き込んでいたのに対し、本発明では第１ＴＦ
Ｔ１が一旦、コンデンサ３に情報を書き込むため、該コ
ンデンサ３が液晶容量並の容量を必要としない。コンデ
ンサ３は第２ＴＦＴ２のゲートに電位を与えてその動作
を制御することにあり、液晶容量の１／１０程度の容量
が有れば十分である。これにより、第１ＴＦＴ１のサイ
ズをかなり小さくすることができ、また、それに伴っ
て、第１ＴＦＴ１のＣ_gsも小さくなるため、走査信号線
１３と情報信号線１４との交差部の容量がＣＦ方式の１
／３であることと相俟って、ゲート遅延問題が大幅に低
減される。本発明では表示期間と書き込み走査期間とを
重複させることができることと、ゲート遅延問題がかな
り解消することで、ＴＦＴアレイを３倍速で駆動するこ
とに十分な設計マージンを持つことができるようにな
る。

【００５６】

【発明の効果】本発明においては、下記のような効果を
得ることができる。（１）必要な電荷が画素電極に供給されるまで第２スイ
ッチ手段がオンしているため、自発分極の大きなＡＦＬ
ＣやＦＬＣであっても十分に液晶のスイッチングを行う
ことができ、所定の階調表示を可能な限り最も高い透過
率で表示することができ、より明るい表示が実現する。
また、誘電異方性を有するネマチック液晶であっても、
最終的な電位が保証されるため、ヒステリシス現象が発
生せず、再現性のよい階調表示が実現する。（２）全画素が同時に一旦リセットされるため、前情報
による次情報の変動がなく、再現性の良い階調表示が実
現する。（３）表示期間と走査書き込み期間とが重複されるた
め、バックライトの時間開口率を十分に大きくとること
ができ、さらに、第１のスイッチ手段として小さいサイ
ズを用いることができ、ゲート遅延問題が大幅に低減さ
れることから、フリッカが生じない高い駆動周波数の範
囲で駆動して、明るい表示を行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の液晶素子の一実施形態の１画素の等価
回路図である。

【図２】図１の画素の駆動シーケンスである。

【図３】図１の画素を二次元配置した本発明の液晶素子
の一実施形態の等価回路図である。

【図４】図３の液晶素子の駆動シーケンスである。

【図５】従来のアクティブマトリクスタイプの液晶素子
の等価回路図である。

【図６】従来のアクティブマトリクスタイプの液晶素子
をフィールドシーケンシャルカラー方式で駆動する時の
駆動シーケンスである。

【図７】従来の、２ＴＦＴ転送型アレイを備えたアクテ
ィブマトリクスタイプの液晶素子の等価回路図である。

【図８】図７の液晶素子のフィールドシーケンシャルカ
ラー方式での駆動シーケンスである。

【図９】図７の構成の液晶容量にさらにリセットＴＦＴ
を付加した液晶素子の等価回路図である。

【図１０】図９の液晶素子のフィールドシーケンシャル
カラー方式での駆動シーケンスである。

【図１１】図５の液晶素子の駆動シーケンスである。

【図１２】ＡＦＬＣの電圧透過率特性（ＶＴ特性）の一
例を示す図である。

【図１３】ＡＦＬＣのスイッチング動作にかかる電圧を
示す図である。

【図１４】ＡＦＬＣの液晶分子の動作のイメージ図であ
る。

【図１５】ＡＦＬＣの自発分極による電圧降下の説明図
である。

【図１６】カラーフィルタ方式とフィールドシーケンシ
ャルカラー方式の駆動シーケンスを示す図である。

【図１７】本発明の液晶素子をフィールドシーケンシャ
ルカラー方式で駆動する際の駆動シーケンスである。

【図１８】図３の液晶素子の他の駆動シーケンスであ
る。

【符号の説明】

１第１ＴＦＴ２第２ＴＦＴ３コンデンサ４保持容量５液晶容量１１走査信号印加回路１２情報信号印加回路１３走査信号線１４情報信号線１５第１の共通電源線１６第２の共通電源線５１ＴＦＴ５２転送ＴＦＴ５３リセットＴＦＴ１４１，１４２電極１４３液晶分子１４４電源１４５アクティブスイッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２４Ｇ０９Ｇ 3/20 ６２４Ｅ６４２Ｊ６４２ 3/36 3/36 Ｇ０２Ｆ 1/136 ５００Ｆターム(参考） 2H088 EA03 EA15 GA02 JA17 JA20 KA15 KA19 KA28 KA29 2H092 JA24 JB42 NA25 QA13 2H093 NA16 NA26 NA36 NA42 NA53 NA65 NA80 NC13 NC22 NC23 NC26 NC34 NC43 ND05 ND08 ND10 ND12 ND17 ND33 ND58 ND60 NE06 NF17 5C006 AA21 AC25 BA12 BA13 BB16 BC06 BF37 EA01 FA23 FA25 5C080 AA10 BB05 CC03 DD05 DD06 DD08 EE30 FF11 FF12 JJ02 JJ03 JJ04 JJ05

Claims

【特許請求の範囲】

【請求項１】一対の基板と、該基板間に狭持された液
晶と、互いに直交する複数行の走査信号線と複数列の情
報信号線と、該走査信号線と情報信号線の交差部に配置
した画素毎に配した画素電極と、を備え、画素毎に当該
画素の液晶をマトリクス駆動するアクティブマトリクス
型の液晶素子であって、各画素毎に、対応する走査信号
線に走査選択信号が印加された時に動作する第１のスイ
ッチ手段と、上記第１のスイッチ手段を介して情報信号
を保持する信号保持手段と、上記第１のスイッチ手段の
出力端子及び上記信号保持手段に接続された制御端子
と、全画素共通に第１の共通電源線に接続された入力端
子と、画素電極に接続された出力端子を備えた第２のス
イッチ手段と、を備えたことを特徴とする液晶素子。
【請求項２】上記第１のスイッチ手段及び第２のスイ
ッチ手段が薄膜トランジスタである請求項１に記載の液
晶素子。
【請求項３】上記液晶が自発分極或いは誘電異方性を
有する請求項１または２に記載の液晶素子。
【請求項４】請求項１〜３のいずれかに記載の液晶素
子の駆動方法であって、走査信号線に順次走査選択信号
を印加して各行の画素の第１のスイッチ手段を順次オン
し、第２のスイッチ手段はオフとして、第１のスイッチ
手段を介して情報信号線に印加された情報信号を信号保
持手段に書き込む書き込み走査期間と、全画素において
同時に、上記信号保持手段に情報信号を保持したまま、
第２のスイッチ手段をオンして画素電極の電位をリセッ
トするリセット期間と、全画素において同時に、上記信
号保持手段に保持された情報信号により制御された第２
のスイッチ手段が第１の共通電源線より画素電極に電荷
を注入する画素書き込み期間と、各画素が情報信号に応
じた情報を表示する表示期間と、を有することを特徴と
する液晶素子の駆動方法。
【請求項５】ｎフレームの表示期間がｎ＋１フレーム
の書き込み走査期間と重複している請求項４に記載の液
晶素子の駆動方法。
【請求項６】リセット期間において、第１の共通電源
線に書き込み走査期間とは異なる電位を与える請求項４
または５に記載の液晶素子の駆動方法。
【請求項７】上記信号保持手段がコンデンサであっ
て、第１の情報信号が印加される側とは対向する電極が
全画素共通に第２の共通電源線に接続されており、リセ
ット期間において該対向電極に書き込み走査期間とは異
なる電位を与える請求項４〜６のいずれかに記載の液晶
素子の駆動方法。
【請求項８】画素書き込み期間において、第１の共通
電源線にリセット期間とは異なる電位を与える請求項４
〜７のいずれかに記載の液晶素子の駆動方法。
【請求項９】上記信号保持手段がコンデンサであっ
て、第１の情報信号が印加される側とは対向する電極が
全画素共通に第２の共通電源線に接続されており、画素
書き込み期間において該対向電極に書き込み走査期間と
は異なる電位を与える請求項４〜８のいずれかに記載の
液晶素子の駆動方法。
【請求項１０】複数色のバックライトを備え、その色
を切り替えることでカラー表示を行う請求項４〜９のい
ずれかに記載の液晶素子の駆動方法。