JPWO2008123213A1 - 半導体装置及び半導体製造方法 - Google Patents

半導体装置及び半導体製造方法 Download PDF

Info

Publication number
JPWO2008123213A1
JPWO2008123213A1 JP2009509104A JP2009509104A JPWO2008123213A1 JP WO2008123213 A1 JPWO2008123213 A1 JP WO2008123213A1 JP 2009509104 A JP2009509104 A JP 2009509104A JP 2009509104 A JP2009509104 A JP 2009509104A JP WO2008123213 A1 JPWO2008123213 A1 JP WO2008123213A1
Authority
JP
Japan
Prior art keywords
sic
layer
polarity
plane
polar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009509104A
Other languages
English (en)
Inventor
須田　淳
淳 須田
木本　恒暢
恒暢 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
Original Assignee
Kyoto University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University filed Critical Kyoto University
Publication of JPWO2008123213A1 publication Critical patent/JPWO2008123213A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G02F1/3556—Semiconductor materials, e.g. quantum wells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G02F1/3558—Poled materials, e.g. with periodic poling; Fabrication of domain inverted structures, e.g. for quasi-phase-matching [QPM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ｓｉ極性面のＳｉで終端されたＳｉＣ表面１ａにＳｉ原子３を１原子層成長し、さらにＣ原子５を１原子層だけ成長する。その後は、ＳｉとＣとを供給しＳｉＣ層を形成する。この際に成長したＳｉＣ層の表面は、Ｓｉ極性面とは反対のＣ極性面となる。すなわち、上記の工程によれば、Ｓｉ極性のＳｉＣ層１上に１原子層のＳｉ中間層ｂを挟んで極性が反転したＣ極性のＳｉＣ層１ｘを成長することができる。これによりＳｉＣの極性を表面において反転させる技術を提供することが可能になる。

Description

本発明は、半導体装置に関し、より詳細には、ＳｉＣ層上に形成された半導体装置の極性制御技術に関する。
ＳｉＣは極めて高い熱伝導率を有しており、また、導電性基板及び絶縁性基板が入手可能である。加えて、ＳｉＣは、ＡｌＮ、ＧａＮ系のＩＩＩ族窒化物に格子定数と熱膨張係数とが近く、さらにＩＩＩ族窒化物と同様に極性を持つという特徴を有している。ＳｉＣ基板上に高品質ＡｌＮ、ＧａＮ系ＩＩＩ族窒化物を成長させて、ＩＩＩ族窒化物、ＳｉＣの一方又は両方を利用した高性能な発光ダイオード、レーザーダイオード、トランジスタ、光電子集積デバイスなどを実現させる研究が盛んに行われている。また、ＳｉＣとＩＩ族酸化物のＺｎＯ系材料も比較的格子定数が近く、ＩＩ族酸化物基板としての応用も研究されている。
ＳｉＣとＩＩＩ族窒化物の間では、Ｓｉ−Ｎの結合とＣ―ＩＩＩ族金属（ＡｌやＧａ）の結合とが強いという特徴があり、これによりＳｉＣ基板上に成長したＩＩＩ族窒化物の極性制御が可能であるという性質を有している。すなわち、Ｓｉの結合手が表面に対して垂直に突き出たＳｉＣ（０００１）Ｓｉ極性面では、ＳｉとＮとが結合し、結果として、成長したＩＩＩ族窒化物はＩＩＩ族原子の結合が垂直に突き出た構造、すなわちＩＩＩ族極性面を持つ。逆に、Ｃの結合手が表面に対して垂直に突き出たＳｉＣ（０００−１）Ｃ極性面では、ＣとＩＩＩ族金属とが結合し、結果として、成長したＩＩＩ族窒化物は窒素原子の結合が垂直に突き出た構造、すなわちＮ（窒素）極性面を持つ。これと同様のことがＩＩ族酸化物についても言える。すなわち、Ｓｉ−Ｏの結合が強いため、Ｓｉ極性面上にはＩＩ族極性面が、Ｃ極性面上にはＯ極性面のＩＩ族酸化物が成長する。
通常のデバイスでは、基板全面にわたって結晶の極性（もしくは方位）が一方に統一されている方が望ましいが、ある種のデバイス、例えば、非線形光学素子の一つである第二次高調波発生素子では、光の進行方向に極性を周期的に反転させた領域を人為的に導入することにより、疑似位相整合を達成し、極めて優れた特性を実現するようになる。また、表面の極性によりデバイスの特性、例えば電界効果トランジスタのしきい値電圧が制御可能な場合は、反対の極性を表面に混在させることができれば、しきい値電圧の大きく異なる２種類のトランジスタを利用可能であり、集積回路設計の自由度が大きく向上する。これらのデバイス・集積回路は、基板面内で極性が一方に統一されてしまうと作製することができない。
Chowdhury A, Ng HM, Bhardwaj M, et al."Second-harmonic generation in periodically poled GaN"APPLIED PHYSICS LETTERS 83 (6): 1077-1079 AUG 11 (2003).
ＳｉＣとは異なり、極性を持たないサファイア基板上では、成長条件や基板表面処理条件により得られるＩＩＩ族窒化物の極性が異なることを利用して、極性反転構造が作製されている。すなわち、最初にＧａ極性となる成長条件でＩＩＩ族窒化物を成長し、その後、不必要な部分をエッチングによりＧａ極性のＩＩＩ族窒化物を除去して、サファイア基板を露出させる。次に、反対のＮ極性が形成される成長条件でＩＩＩ族窒化物を成長することで、サファイア基板が露出した部分に反対のＮ極性のＩＩＩ族窒化物を成長することができる（既にＧａ極性のＩＩＩ族窒化物が形成された部分には、下地のＩＩＩ族窒化物の極性を引き継ぎＧａ極性のＩＩＩ族窒化物が成長する。）。その結果、基板表面に正反対の極性を持つＩＩＩ族窒化物が混在した構造を人為的に形成できるのである。上記のような人為的極性反転構造は、基板自体が無極性であり、成長条件によりその上に成長するＩＩＩ族窒化物の極性を選択できるサファイア基板上においては実現できるが、ＳｉＣでは、上述のように基板の極性で上に成長するＩＩＩ族窒化物の極性が固定されてしまうため、この方法を取ることは不可能である。
本発明は、ＳｉＣ基板の極性と反対の極性を持つＳｉＣ層、ＩＩＩ族窒化物層もしくはＩＩ族酸化物をＳｉＣ基板表面に形成することで、正反対の極性を持つＳｉＣ層、ＩＩＩ族窒化物層、ＩＩ族酸化物層をＳｉＣ基板上に混在させる技術を提供することを目的とする。
４Ｈ、６Ｈ、１５Ｒ−ＳｉＣ（０００１）Ｓｉ極性面（３Ｃ−ＳｉＣにおいては（１１１）Ｓｉ極性面）においては、Ｓｉの結合手は表面に垂直に突き出ている。このＳｉＣのＳｉ極性面に１原子層のＳｉを成長すると（これを「中間層」と称する。）、Ｓｉ-Ｓｉ結合が形成され、結果としてＳｉの結合が表面から斜めに出た表面構造を実現することができる。この表面構造に、炭素を結合させることで、炭素は３つのＳｉと結合し、炭素の結合手が垂直に出た、ＳｉＣのＣ極性面と同等な表面となる。この表面にＳｉＣの成長を継続することで、ＳｉＣのＳｉ極性面上に中間層を介して反対の極性Ｃ極性面ＳｉＣ層を形成することができる。さらにこのＣ極性面ＳｉＣ上にＩＩＩ族窒化物やＩＩ族酸化物を通常の方法で成長することでＮ極性面のＩＩＩ族窒化物やＯ極性面のＩＩ族酸化物を成長することができる。
また、Ｓｉ−Ｓｉ結合が形成され、結果としてＳｉの結合が表面から斜めに出た表面構造に、窒素を結合させることで、窒素は３つのＳｉと結合し、窒素の結合手が垂直に出た、ＩＩＩ族窒化物のＮ極性面と同等な表面となる。この表面上にＩＩＩ族窒化物を成長するとＮ極性面を持って成長することになり、通常のＳｉ極性面ＳｉＣ上の成長で期待される極性と反対の極性のＮ極性面ＩＩＩ族窒化物を得ることができる。
また、Ｓｉ−Ｓｉ結合が形成され、結果としてＳｉの結合が表面から斜めに出た表面構造に、酸素を結合させることで、酸素は３つのＳｉと結合し、酸素の結合手が垂直に出た、ＩＩ族酸化物のＯ極性面と同等な表面となる。この表面上にＩＩ族酸化物を成長すると、Ｏ極性面を持って成長することになる、通常のＳｉ極性面ＳｉＣ上の成長で期待される極性と反対の極性のＯ極性面ＩＩ族酸化物を得ることができる。
原理的には、Ｓｉの挿入層が奇数であれば極性が反転することになり、任意の奇数層Ｓｉ中間層を利用することができるが、ＳｉとＳｉＣとの大きな格子不整合のため、必要以上に厚いＳｉ中間層を導入すると格子不整合に起因する欠陥が発生し、その上に成長する極性反転層の結晶性が低下する。また、成長条件によっては、Ｓｉ中間層の厚みが増えるとＳｉが層状に成長せずに島状に成長し、Ｓｉの層数を基板全体に対して制御できなくなる（層状の部分に比べて島状の部分で厚さが増えてしまう、つまり面内で厚さ、つまり極性を統一できない）という問題が生じるので注意が必要である。
また、別の方法として、中間層のＳｉをあえて厚く成長し、ＳｉＣの持っている極性の情報を表面付近で消失させ、あたかも極性を持たないＳｉの（１１１）面と等価な状態にし、Ｓｉ（１１１）面上でＳｉＣやＩＩＩ族窒化物、ＩＩ族酸化物の成長条件を制御することで任意の極性の層を成長する方法を取ることができる。この場合、Ｓｉの層数を厳密に制御する必要が無くなるので、中間層の形成プロセスは簡易化できる。但し、ＳｉＣやＩＩＩ族窒化物、ＩＩ族酸化物の成長条件により極性を制御することになるので、目的とする極性とは反対の極性の領域が若干混入する可能性がある。また、上述のようにＳｉＣ上に厚く成長したＳｉの結晶性は格子不整合のために良好とは言えず、この厚いＳｉ上に成長した結晶の品質は犠牲になる。非線形光学素子のような結晶性に鈍感なデバイスの作製には問題なく使用できるが、発光ダイオードなどの結晶性が性能に顕著な影響をもたらすデバイスにはやや不向きである。
中間層としては、ＩＶ−ＩＶ族化合物であるＳｉＣと親和性が良く、かつ、無極性である、ＩＶ族元素を主体とした材料、すなわち、Ｓｉ、Ｇｅ、Ｃなどを主体とする材料を用いることができる。純粋なＳｉを使用するのが製膜装置の簡素化の点で望ましいが、中間層の層状成長を促進するためにＧｅなどを混ぜたＳｉｘＧｅ１−ｘなどの混晶を使用することも可能である。中間層の結晶性が良いほど、上部の極性反転層の品質を良くできるので、製膜法に応じてもっとも良い結晶性が得られる組成や厚さを選択すればよい。また、中間層に導電性をもたらすためにｎ型、ｐ型ドーピングなどを行うことも可能である。また、上記ではＳｉ中間層によるＳｉ極性面からＣ極性面(もしくはＮ極性面、Ｏ極性面)への反転を例に説明したが、まったく同様の議論をＣ中間層、Ｃ極性面についても適用でき、全部で４通りのバリエーションが得られる。
本発明によれば、ＳｉＣ極性面上に極性が反転した領域を面内に含むＳｉＣ、ＩＩＩ族窒化物、ＩＩ族酸化物からなる構造を用意かつ精度良く作製することができる。特に、ＩＩＩ族窒化物、ＩＩ族酸化物による疑似位相整合非線形光学デバイス、電界効果トランジスタ集積回路などの様々な分野に応用することができる。
図１（Ａ）〜（Ｃ）までは、ＳｉＣの極性に関する図である。 本発明の第１の実施の形態によるＳｉＣ半導体結晶の成長方法を示す図であり、合わせてそれぞれの成長過程における表面近傍の結晶構造を示す図である。 本実施の形態によるＳｉＣ半導体結晶の表面近傍の結晶構造を示す図である。 Ｓｉが過剰に吸着した状態に関連する結晶構造を示す図である。 本発明の第１の実施の形態の第１変形例による半導体成長方法を示す図である。 図６（Ａ）から（Ｃ）までは、本発明の第２の実施の形態によるＳｉＣ半導体結晶の成長方法を示す図である。 本発明の第１および第２の実施の形態の変形例による半導体成長方法を示す図である。 本発明の第３の実施の形態による半導体装置及びその製造方法を示す簡略化された工程図である。 本発明の第４の実施の形態による半導体装置の製造方法を示す簡略化された工程図である。 本発明の第５の実施の形態による半導体装置及びその製造方法を示す簡略化された工程図である。 図１１（Ａ）は、第３の実施の形態で作製したＳｉＣ分極反転構造であり、図１１（Ｂ）は、図１１（Ａ）の構造にＡｌＮなどの任意のＩＩＩ族窒化物、ＩＩ族酸化物を成長することにより形成された、ＩＩＩ族窒化物やＩＩ族酸化物の分極反転構造である。 本発明の第６の実施の形態による技術として、上記第４の実施の形態の応用により作製した波長変換機能を持つ半導体装置であって、図１２（Ａ）から（Ｄ）までは、周期空間反転構造を有する疑似位相整合型波長変換素子を作成する工程の例を示す図である。 図１３（Ａ）は図１２（Ｃ）の斜視図であり、図１３（Ｂ）は図１２（Ｄ）の断面図である。 本発明の第７の実施の形態であり、図１４（Ａ）から（Ｄ）までは、本実施の形態によるＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）集積回路の作製手順を示す図である。 図１４の工程により作成された２種類のＨＥＭＴのモノリシック化された構造を示す断面図である。 本発明の第７の実施例の変形例を示す図であり、非反転領域にＳｉＣデバイス（ｎＭＯＳＦＥＴ）を配置し、反転領域にＩＩＩ族窒化物デバイス（ＨＥＭＴ）を配置した図である。 図１６に示すＨＥＭＴの代わりに中間層を介した反転ＳｉＣを有するＳｉＣＭＯＳＦＥＴが、図１６に示すＳｉＣＭＯＳＦＥＴとともに形成されている構造を示す図である。
符号の説明
１…ＳｉＣ基板、１ｂ…中間層、１ｃ…Ｃ原子層、１ｘ…ＳｉＣ層、３…Ｓｉ原子、５…Ｃ原子、２３ｂ…極性反転層、２３ａ…非反転層。
以下に、本発明の実施の形態による半導体技術について図面を参照しながら説明を行う。
まず、本発明の第１の実施の形態による半導体装置及び半導体製造方法について説明する。図１（Ａ）及び図１（Ｂ）は、ＳｉＣの極性に関する図である。図１（Ａ）に示すように、Ｓｉ原子（白抜きの丸印で示す。）とＣ原子（黒塗りの丸印で示す。）とのうちのいずれの原子の結合手（実線で示す。）が結晶表面からその表面（破線で示す。）に垂直な方向に延びているかにより、結晶の極性が定義される。図１（Ａ）に示す構造では、破線で示す表面からＳｉの結合手が垂直に伸びており、これをＳｉ極性面もしくは（０００１）面と称する。一方、図１（Ｂ）に示す構造では、破線で示す表面からＣの結合手が垂直に伸びており、これをＣ極性面もしくは（０００−１）面と称する。但し、Ｓｉ極性面であっても、例えばＳｉＣの成長をＣの堆積で終了していれば、図１（Ｃ）に示すように破線で示す最表面はＣ原子で終端されているが、その一原子層下のＳｉ原子を見れば表面方向にＳｉへの結合手が延びており、この場合にはＳｉ極性面である。
また、極性面とは、厳密に言えば（０００１）面と（０００−１）面のみであるが、例えば、（０００１）面から数度ほど傾いた面はＳｉ極性面と見なすことができる。また、（０３−３８）面や（０−３３−８）面など、（０００１）面もしくは（０００−１）面から数十度傾いた面であっても、前者はＳｉ極性面である（０００１）面により近く、後者はＣ極性面である（０００−１）により近いので、本明細書では広い意味の極性面としてこれらの面も極性面に含めることとする。（０００１）面の反対極性の面は（０００−１）面であり、（０００１）面から、ある角度だけ傾いた面の反対極性の面は（０００−１）面からある角度傾いた面とする。
一方、（１１−２０）や（１−１００）などの、（０００１）面に完全に垂直な面は極性が定義できない無極性面であり、本明細書においては言及していない。
上述の通り、ＳｉとＮとの結合及びＣとＩＩＩ族金属との結合が強いため、ＳｉＣ上にＩＩＩ族窒化物を成長すると、Ｓｉ極性面ではＳｉとＮが結合し、成長するＩＩＩ族窒化物は結果としてＩＩＩ族原子の結合が垂直に突き出た構造、すなわちＩＩＩ族極性面を持つようになる。本明細書では、Ｓｉ極性面に対してＩＩＩ族極性面を同一の極性と呼び、Ｎ極性面を反対の極性と呼ぶ。同様に、ＩＩ族酸化物については、Ｓｉ極性面に対してＩＩ族極性面を同一の極性と呼び、Ｏ極性面を反対の極性と呼ぶ。
図２（Ａ）から（Ｉ）までは、本実施の形態によるＳｉＣ半導体結晶の成長方法を示す図である。
まず、（０００１）Ｓｉ極性面を持つＳｉＣ基板１を準備し、清浄表面にするための表面処理を行う。図２（Ａ）に示すように、ＳｉＣ基板１の表面１ａは、図２（Ｂ）に示すようにＳｉ原子から垂直に結合手が出た状態になっている。この状態において、Ｓｉ原子３を奇数原子層（図では例として１層）積層させる。これにより、図２（Ｄ）、図２（Ｅ）に示すように、表面１ａ上にＳｉ−Ｓｉ結合（中間層）１ｂが形成される。このＳｉ−Ｓｉ結合は表面では不安定な結合であるが、非平衡状態であれば維持することができる。尚、正確に奇数原子層だけ積層させることが欠陥等を導入させないという観点からは好ましいが、例えば０．１原子層程度のＳｉ原料を余分に供給してしまった場合でも、Ｓｉ原子が偶数原子層となる部分は面内全体の１０％程度であり、その後の横方向成長などで覆い隠されることにより、極性の反転という目的は達せられる。
次いで、図２（Ｅ）、（Ｆ）に示すように、中間層１ｂが形成されたＳｉＣ基板１上にＣ原子５を１原子層だけ成長する。図２（Ｇ）に示すように、最表面には、Ｃ原子層１ｃが形成される。その後は、図２（Ｇ）、（Ｈ）に示すように、通常のＳｉＣ成長と同様にＳｉとＣとを供給しＳｉＣ層１ｘを形成する。この際に、成長したＳｉＣ層１ｘの最表面は、Ｓｉ極性面とは異なるＣ極性面となる。さらに継続して成長すると、Ｃ極性面を有するＳｉＣ層が成長していく。上記の工程によれば、図２（Ｉ）に示すように、Ｓｉ極性のＳｉＣ層１上に１原子層Ｓｉ中間層１ｂを挟んで極性が反転したＣ極性のＳｉＣ層１ｘを成長することができる。尚、１ｃで示される炭素１原子層は上部のＣ極性ＳｉＣ層１ｘを構成する１層と見なすことができる。
以上に示した成長工程において、ＳｉＣ表面１ａ上のＳｉ中間層１ｂの厚さを奇数層に正確に制御することが重要である。従って、電子線回折やＸ線光電子分光、オージェ電子分光などの表面敏感な測定手段を用い、中間層１ｂの堆積中にリアルタイムに表面被覆率などを観測しながら成長を行うのが好ましい。尚、一旦条件を確定しさえすれば、これら手段によるリアルタイム観測を行わずなくても、供給速度と供給時間とを制御することにより奇数原子層分の中間層を正確に堆積することが可能である。
また、中間層１ｂおよびその後のＳｉＣの成長の初期においては熱力学的に不安定であるので、熱平衡から離れた状態で行う必要がある。分子線エピタキシー（ＭＢＥ）法が、非平衡状態の実現と上記のリアルタイム観察が可能という意味で最も適した方法の一つであるが、量産性などを考えると、リアルタイム観察は行えないが、気相エピタキシー（ＶＰＥ）法も有力な方法となる。また、中間層１ｂ上への成長においては、一般的なＳｉＣの成長温度よりも温度を下げ、表面付近での原子の交換、拡散などが生じないようにすることが重要である。例えば、Ｓｉ−Ｓｉ上にＣを供給する工程の温度が高いと、表面においてＳｉとＣが入れ替わり、すなわちＳｉ中間層１ｂは炭化され、下地のＳｉＣ１と同一極性を持つＳｉＣが形成され、つまり中間層は消失し、単なる同一極性のＳｉＣホモエピタキシャル成長となってしまう。
中間層１ｂの厚さとしては、結晶構造から示されるように１層以上の奇数層を用いることができる。しかしながら、ＳｉとＳｉＣとの大きな格子不整合のため、必要以上に厚いＳｉ層を導入すると格子不整合に起因する欠陥が発生し、その上に成長させるＳｉＣ極性反転層の結晶性が低下する。また、成長条件によっては、Ｓｉが層状に成長せずに島状に成長し、Ｓｉの層数を基板全体に対して制御できなくなる（島状になった部分が他の部分に比べて厚くなる）という問題が生じるので、可能な限り薄くすることが望ましく、望ましくは１層もしくは３層、５層程度とするのが好ましい。 本実施の形態による半導体製造方法によれば、以上において説明した図３（Ａ）の構造の他に、図３（Ｂ）に示すように、Ｓｉ極性のＳｉＣ層上に奇数層（ここでは例として１層）のＣ中間層によるＣ−Ｃ結合を介してＣ極性のＳｉＣ層（極性反転層）を精度良く堆積することもできる。また、図３（Ｃ）、（Ｄ）に示すように、Ｃ極性ＳｉＣ上に奇数層のＣ中間層を介してＳｉ極性ＳｉＣを形成する、Ｃ極性ＳｉＣ上に奇数層のＳｉ中間層を介してＳｉ極性ＳｉＣを形成する、ということも可能である。しかしながら、ＳｉＣ上へのＣの堆積において、四配位Ｃ−Ｃ結合を持つＣ中間層（ダイヤモンドに相当する）の形成は難しく、三配位のグラファイト構造を取りやすい。グラファイト層が形成されると極性反転は出来なくなってしまうので、中間層にはＳｉを使用する方が好ましい。
また、本実施の形態においては、完全なＳｉ終端面から結晶成長を開始する例について説明したが、Ｓｉ終端面にＳｉが部分的に吸着した状態から結晶成長を開始させることもできる。ＭＢＥ法では、ＳｉＣのＳｉ極性面の清浄化はＳｉ照射しながらの高温加熱により酸化物などの不純物を除去する方法が用いられるが、この方法で得られる清浄ＳｉＣ表面は、図４（Ａ）に示すように、Ｓｉ終端面に１／３原子層Ｓｉが過剰に吸着した状態となる。この場合には、この表面に２／３原子層Ｓｉを供給すれば、図４（Ｂ）のように１原子層Ｓｉを形成することができる。また、２と２／３原子層分だけＳｉを供給すれば、図４（Ｃ）のように３原子層Ｓｉを形成することができる。
以上に説明した、奇数原子層の中間層を用いる極性反転技術における重要な点は、中間層の原子が、４配位構造を取ることである。例えば、Ｃ中間層を用いた場合、それが３配位、すなわちグラファイト構造になってしまうと、極性反転はおろか、その上に良好なＳｉＣ、ＩＩＩ族窒化物、ＩＩ族酸化物を成長することが困難になってしまう。
次に、上記第１の実施の形態の第１変形例による半導体成長方法について図５を参照しつつ説明を行う。本変形例による半導体成長方法は、ＳｉＣ中間層１ｂの堆積工程までは、第１の実施の形態によるＳｉＣ半導体成長方法と同様である。但し、中間層１ｂを成長した図５（Ａ）における構造において、第１の実施の形態のようにＳｉＣを成長するのではなく、Ｎ（もしくはＯ）を基板に供給し、窒素（もしくは酸素）の１原子層１ｄを形成し、引き続いて、ＮとＩＩＩ族元素（もしくはＯとＩＩ族元素）とを供給してＩＩＩ族窒化物（もしくはＩＩ族酸化物）を成長し、図５（Ｃ）に示すようにＳｉＣ１と反対の極性をもつＡｌＮ層７（或いはＧａＮ層、ＺｎＯ層など）を成長することを特徴とする。尚、図５では例としてＡｌＮ層７を成長する場合を示している。中間層１ｂを用いない場合は、Ｓｉ極性ＳｉＣ面１上には、通常ＩＩＩ族極性ＩＩＩ族窒化物（ＩＩ族極性ＩＩ族酸化物）が成長する。第１の実施の形態による中間層１ｂを形成した後のＳｉ結合手の出方の違い（Ｓｉ極性面は垂直に出るのに対して、Ｓｉ極性面上の中間層のＳｉの結合は斜めに出る）を利用して、図５（Ｄ）に示すように、反転した極性、つまりＮ極性を持つＩＩＩ族窒化物（Ｏ極性を持つＩＩ族酸化物）を成長させることができる。ＳｉＣの反転成長と同様に、Ｃ極性面上の反転した成長、つまりＩＩＩ族極性面（ＩＩ族極性面）の成長も可能である。また、中間層１ｂに４配位構造が要請される点も第１の実施の形態と共通である。
次に、本発明の第２の実施の形態による半導体装置及びその製造方法について説明する。第１の実施の形態では、奇数原子層（可能なだけ薄くし、望ましくは、１、３層程度）の中間層１ｂによる極性の反転を行ったが、別の方法として、中間層のＳｉをあえて厚く成長し、ＳｉＣの持っている極性の影響を消失させ、表面を、擬似的に極性を持たないＳｉ（１１１）面と等価な状態にし、この表面上に成長するＳｉＣの成長条件を調整することにより反対の極性の層を成長する点に特徴がある。図６（Ａ）から（Ｃ）までは、本実施の形態によるＳｉＣ半導体結晶の成長方法を示す図である。
まず、（０００１）Ｓｉ極性面を持つＳｉＣ基板１１を準備し、清浄表面にするための表面処理を行う。次にこの基板１１上にＳｉを供給し、図６（Ｂ）に示すように、例えば厚さ２０ｎｍのＳｉ中間層１１ｂをヘテロエピタキシャル成長させる。ＳｉＣのＳｉ極性面上にはＳｉの（１１１）面が成長する（Ｓｉ（１１１）には極性はない）。続いて、このＳｉ中間層１１ｂ上に、ＳｉＣを成長させる。極性を持たないＳｉ（１１１）上には、ＳｉＣはＳｉ極性面、Ｃ極性面いずれでも成長することが可能であり、ＳｉＣ成長直前のＳｉ（１１１）面の処理方法、炭化プロセス条件、ＳｉＣ自体の成長条件等で、いずれを成長させるかに関する制御が可能である。例えば、ＳｉＣのＣ極性面が成長する処理、炭化プロセス、成長条件を採用すると、このＳｉ中間層１１ｂ上に、Ｃ極性面を持つＳｉＣ層１１ｃが成長し、極性の反転という目的が達せられる。
この場合、第１の実施の形態とは異なり、Ｓｉの層数を厳密に制御する必要が無くなるため、中間層１１ｂの形成プロセスに関する制約を少なくすることができ、工程を大幅に簡易化できるという利点がある。但し、無極性であるＳｉ（１１１）上はＳｉＣの両方の極性が成長しうるので、目的とする極性とは反対の極性が若干混入する可能性がある。また、格子定数の大きく異なるＳｉの厚い層が入るために、極薄の中間層を用いる第１の実施の形態ほど反対極性のＳｉＣ層１１ｃを高品質化することは難しい。但し、プロセスが簡単であるので、反対極性の層の品質に対する要求が厳しくないデバイスへの応用、例えば非線形光学素子などへの応用には、この厚いＳｉを中間層を利用できる点で極めて有効な方法である。中間層１１ｂの薄さの下限は、中間層１１ｂ上へのＳｉＣ成長後に、中間層１１ｂが残留できる厚さがどの程度であるかによって決まる。すなわち、Ｓｉ上へのＳｉＣ成長前には、一般にＳｉの炭化（ＳｉＣ化）プロセスが使用されるが、Ｓｉ中間層１１ｂが薄すぎると、全ての中間層が炭化され、炭化領域はＳｉＣ基板１１に達し、炭化された層は、ＳｉＣ基板１１の極性を引き継いでしまうため、極性の反転しない単なるホモエピタキシャル成長になってしまう。
一方、中間層の厚さの上限は、その後のデバイス作製のリソグラフィーの細かさにより決まる。すなわち、Ｓｉ中間層１１ｂが厚すぎると、Ｓｉ中間層１１ｂの部分領域除去のため、より深いエッチングが必要になり、エッチング処理におけるアスペクト比の制約と関連する面内の最小加工寸法精度が低下するという問題がある。例えば、０．５μｍの最小加工寸法を想定すると、Ｓｉ中間層１１ｂの厚さは０．１μｍ、すなわち１００ｎｍ以下とするのが望ましい。尚、厚い中間層を使う場合には、中間層の組成は、Ｓｉ、Ｃ、Ｇｅのいずれか１つを含む任意の組成とすることができる。ここで説明した厚い中間層による極性反転に関しては、必ずしも４配位構造になる必要はないが、極性反転した層の結晶性を良好に保つために、最低でも中間層に何らかの配向性を持たせることが望ましく、さらには、ＳｉＣに対してエピタキシャル成長していることが望ましい。より望ましいのは、ダイヤモンド構造、閃亜鉛鉱構造、ウルツ鉱構造のいずれかの構造でエピタキシャル成長している場合である。以上のような背景から、ダイヤモンド構造のＳｉもしくはＳｉ１−ｘＧｅｘのエピタキシャル成長層が厚い中間層として最も適していると言える。
次に、第２の実施の形態の第１変形例による半導体成長方法について説明を行う。本変形例による半導体成長方法は、中間層１１ｂの堆積工程までは第２の実施の形態によるＳｉＣ半導体成長方法と同様である。但し、中間層成長後（図６（Ｂ））にＳｉＣを成長するのではなく、ＩＩＩ族窒化物（もしくはＩＩ族酸化物）を成長する。Ｓｉ（１１１）上には、ＩＩＩ族窒化物（ＩＩ族酸化物）はＩＩＩ族極性面（ＩＩ族極性面）、Ｎ極性面（Ｏ極性面）どちらでも成長条件の選定で成長可能である。ここではＳｉＣ基板がＳｉ極性なので、反対極性に相当する、Ｎ極性（Ｏ極性）で成長するように、Ｓｉ中間層の表面を処理し、成長初期条件を選定し、成長を行う。するとこのＳｉ中間層上に、Ｎ極性（Ｏ極性）を持つＩＩＩ族窒化物（ＩＩ族酸化物）が得られ、極性の反転という目的は達せられる。ＳｉＣの反転と同様に、Ｃ極性面上の反転した成長、つまりＩＩＩ族極性面（ＩＩ族極性面）の成長も可能である。また、中間層への要請（ＳｉＣ基板に対するエピタキシャル成長）も同様である。
次に、第１および第２の実施の形態の変形例による半導体成長方法について図７を参照しつつ説明を行う。本変形例による半導体成長方法は、第１もしくは第２の実施の形態による成長を完了した後、すなわち、図７（Ａ）に示すように、ＳｉＣ１上に中間層１ｂを用いて反対極性のＳｉＣ層７を形成した後に、通常の方法でＩＩＩ族窒化物もしくはＩＩ族酸化物１５を成長する。ＩＩＩ族窒化物もしくはＩＩ族酸化物１５は、成長時の表面におけるＳｉＣの極性を引き継いで成長するため、結果として図７（Ｂ）に示すようにＳｉＣ基板１とは反対の極性のＩＩＩ族窒化物１５を成長することができる。
次に、本発明の第３の実施の形態による半導体装置及びその製造方法について説明する。図８は、本実施の形態による半導体装置の製造方法を示す簡略化された工程図である。図８（Ａ）に示すように、まず、第１もしくは第２の実施の形態と同様にＳｉ極性面を有するＳｉＣ基板２１上に中間層２１ｂを形成し、次いで、Ｃ極性面を有するＳｉＣ２１ｘを成長する。次いで、図８（Ｂ）に示すように、Ｃ極性面を有するＳｉＣ２１ｘを、例えばリソグラフィー法により加工し、ＳｉＣ２１ｘを残した領域２１ｘ’と、ＳｉＣ２１ｘと中間層２１ｂとを除去しＳｉＣ２１表面を露出させた領域２１’と、を有する構造を形成する。ＳｉＣ２１ｘおよび中間層２１ｂとの除去には、具体的には反応性イオンエッチングなどの手法を用いる。除去においては、ＳｉＣ２１ｘと中間層２１ｂのみを除去することが望ましいが、ＳｉＣ基板２１の表面が露出した後に多少ＳｉＣ基板２１の表面を除去したとても、その後の工程で埋め込まれるので問題ない。図８（Ｂ）に示す構造の全面にＳｉとＣとを供給しＳｉＣを堆積すると、ＳｉＣ２１ｘを残した領域２１ｘ’上には反転した極性、つまりＣ極性面を有するＳｉＣ層２３ｂが、ＳｉＣ２１ｘと中間層２１ｂを除去した領域にはＳｉＣ基板２１と同じＳｉ極性面を有するＳｉＣ層２３ａが堆積する。すなわち、図８（Ｃ）に示すように、異なる極性を有するＳｉＣ層２３ａとＳｉＣ層２３ｂとが、例えば、ストライプ状に、かつ、面内の一方向に対して交互に配置されるように形成することもできる。尚、図８中における極性を矢印で模式的に表している。このように、本実施の形態による半導体装置及びその製造方法によれば、極性面の異なるＳｉＣを、周期的に形成した構造など、任意の構造を実現することができる。尚、もともと、図８（Ｂ）の時点で存在する段差や、極性により成長速度が異なること等から、図８（Ｃ）のように表面には凹凸が生じる。もし必要であれば、表面研磨（ＣＭＰ法など）などの方法により凹凸を除去し、図８（Ｄ）のように最表面を平坦化した構造にするとも可能である。
次に、本発明の第４の実施の形態による半導体装置及びその製造方法について説明する。図９は、本実施の形態による半導体装置の製造方法を示す簡略化された工程図である。図９（Ａ）に示すように、まず、第１もしくは第２の実施の形態と同様にＳｉ極性面を有するＳｉＣ基板３１上に中間層３１ｂを形成し、次いで、Ｃ極性面を有するＳｉＣ３１ｘを成長する。次いで、図９（Ｂ）に示すように、Ｃ極性面を有するＳｉＣ３１ｘと中間層３１ｂとを、例えばリソグラフィー法により加工し、ＳｉＣ３１ｘを残した領域３１ｘ’と、ＳｉＣ３１ｘと中間層３１ｂとを除去した領域３１’と、を形成する。図９（Ｂ）に示す構造を形成した状態において、この全面にＡｌとＮとを供給しＡｌＮを堆積すると、ＳｉＣ３１ｘを残した領域３１ｘ’上には反転した極性、つまりＮ極性面を有するＡｌＮ層３５ｂが、ＳｉＣ３１ｘと中間層３１ｂとを除去した領域にはＳｉＣ基板３１のＳｉ極性に対応したＩＩＩ族極性面（この場合、Ａｌ極性面）を有するＡｌＮ層３５ａが堆積する。すなわち、図９（Ｃ）に示すように、異なる極性を有するＡｌＮ層３５ａと３５ｂとが、例えば、ストライプ状にかつ面内の一方向に対して交互に配置されるように形成することができる（図中において極性を矢印で模式的に表した。）。
このように、本実施の形態による半導体装置及びその製造方法によれば、極性面の異なるＡｌＮ層を、基板面内のある方向に周期的に形成した構造など、任意の構造を実現することができる。もともと、図９（Ｂ）の時点で存在する段差や、極性により成長速度が異なることから図９（Ｃ）のように表面には凹凸が生じる。このような段差は、必要であれば、研磨などの方法で除去し、図９（Ｄ）のように最表面を平坦化することができる。成長する薄膜は、ＡｌＮ層に限らず、ＡｌｘＧａ１−ｘＮ層、ＧａＮ層、ＺｎＯ層など任意のＩＩＩ族窒化物、ＩＩ族酸化物およびそれらの多層膜とすることができる。この方法のメリットは、ＩＩＩ族窒化物、ＩＩ族酸化物の極性は、表面に現れたＳｉＣの極性により規定されるので、窒化物・酸化物の成長条件には特に制約はなく、ＳｉＣ上に高品質で成長できる通常の成長条件を使用すれば良いことが挙げられる。
次に、本発明の第５の実施の形態による半導体装置及びその製造方法について説明する。図１０は、本実施の形態による半導体装置の製造方法を示す簡略化された工程図である。図１０（Ａ）に示すように、まず、第１もしくは第２の実施の形態と同様にＳｉ極性面を有するＳｉＣ基板３１上に中間層３１ｂを形成する。次いで、図１０（Ｂ）に示すように、中間層３１ｂを、例えばリソグラフィー法により加工し、中間層３１ｂを残した領域３１ｂ’と、中間層３１ｂを除去した領域３１’と、を形成する。除去には、具体的には化学エッチングなどを用いる。除去は、中間層３１ｂだけを除去できることが望ましいが、ＳｉＣ基板３１を多少除去してもその後の工程で埋め込まれるので問題ない。この全面に中間層３１ｂ上でＮ極性になるような条件で、ＡｌＮを堆積すると、中間層３１ｂを残した領域３１ｂ’上には反転した極性を有するＮ極性面を有するＡｌＮ層３７ｂが、中間層３１ｂを除去した領域にはＳｉＣの極性によりＡｌＮの極性が決まる、つまり、ＳｉＣ基板１のＳｉ極性面に対応する、Ａｌ極性面を有するＡｌＮ層３７ａが堆積する。すなわち、図１０（Ｃ）に示すように、異なる極性を有するＡｌＮ層３７ａとＡｌＮ層３７ｂとが、例えば、ストライプ状にかつ面内の一方向に対して交互に配置されるように形成することができる（図中極性を矢印で模式的に表した。）。このように、本実施の形態による半導体装置及びその製造方法によれば、極性面の異なるＡｌＮを、周期的に形成した構造など、任意の構造を実現することができる。もともと図１０（Ｂ）の時点で存在する段差や、極性により成長速度が異なることから図１０（Ｃ）のように表面には凹凸が生じる。これは必要であれば、研磨などの方法で除去し、図１０（Ｄ）のように最表面を平坦化することができる。尚、成長する薄膜は、ＡｌＮに限らず、ＩＩＩ族窒化物、ＩＩ族酸化物およびそれらの多層膜とすることができる。この方法のメリットは、中間層３１ｂはＳｉやＳｉ１−ｘＧｅｘなどであり、ＳｉＣに比べると化学エッチングにより容易に除去できることである。また、中間層３１ｂは極めて薄いために、図９（Ｃ）における表面の凹凸を小さくすることができ、多くの場合、研磨による平坦化工程を省略できる点が挙げられる。一方、ＡｌＮなどの成長条件を中間層３１ｂ’上とＳｉＣ３１’上で反対の極性となるように選定する必要があり、このような条件は、一般に高品質結晶の成長条件とは大きく異なっている。従って、ある程度の膜厚の成長を行った後は、高品質結晶成長条件に切り替えて、結晶性を向上させる工夫が必要である。
また、第４、第５の実施の形態以外にも、第３の実施の形態で作製したＳｉＣ分極反転構造（図１１（Ａ））にＡｌＮなどの任意のＩＩＩ族窒化物、ＩＩ族酸化物を成長することで、図１１（Ｂ）のように、ＩＩＩ族窒化物やＩＩ族酸化物の分極反転構造を作製することも可能である。図１１（Ａ）は、図８（Ｄ）に対応する図面であり、ＳｉＣ２１の上の最表面には、Ａｌ極性面を有するＩＩＩ族窒化物（例えばＡｌＮ）層２３ａ’と、Ｎ極性面を有するＩＩＩ族窒化物（例えばＡｌＮ）層２３ｂ’とが交互に並んでいる。ＩＩＩ族窒化物に代えてＩＩ族酸化物でも良い。また、図１１（Ｂ）は、図１１（Ａ）の構造のようにＳｉＣ２３ａ’・２３ｂ’上に、ＩＩＩ族窒化物３９ａ・３９ｂやＩＩ族酸化物の分極反転構造を作製することも可能である。
次に、本発明の第６の実施の形態による技術として、上記第４の実施の形態の応用により作製した波長変換機能を持つ半導体装置について説明する。図１２（Ａ）から（Ｄ）までに周期空間反転構造を有する疑似位相整合型波長変換素子を作成する工程の例を示す。
図１２（Ａ）に示すように、まず、ＳｉＣ基板４１上にＭＢＥ法により厚さ１０ｎｍのＳｉ中間層４３を形成し、引き続き同一ＭＢＥ装置で厚さ４０ｎｍのＳｉＣ反転層４４ａを形成する。次いで、図１２（Ｂ）に示すように、フォトリソグラフィー法と反応性イオンエッチングを用いて５００ｎｍ/５００ｎｍのラインアンドスペースでストライプ状にＳｉＣ反転層４４ａと中間層４３とを除去しＳｉ極性のＳｉＣ面を表面に露出させる。
次に、図１２（Ｃ）に示すように表面にＭＢＥ法、ＶＰＥ法などの方法でＡｌＧａＮを成長させ、一度成長装置から取り出し、表面を化学機械研磨により平坦化し、薬品を用いて洗浄する。再び、成長装置に導入し、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮの光導波路構造を成長する。この際、Ｓｉ極性の開口領域にはＩＩＩ族極性の窒化物層４５ｂ／４６ｂ／４７ｂが、Ｃ極性のＳｉＣ反転層４４ｂ上にはＮ極性のＩＩＩ族窒化物層４５ａ／４６ａ／４７ａが成長する。これにより、図１２（Ｃ）の断面図、図１２（Ｄ）の斜視図に示すように、ＳｉＣ基板４１上に、ＡｌＧａＮ層に挟まれたＧａＮ層４６ｂとＧａＮ反転層４６ａとがストライプ状に周期的に配置された周期構造を形成することができる。また、図１３（Ａ）、（Ｂ）に示すように、ＳｉＣ基板４１の表面４４１に形成された周期構造において、周期的に配置される方向に向けて側端面から光（ω）を導入すると、ＧａＮの非線形光学効果と、周期的分極反転による疑似位相整合効果により高効率の２次高調波発生デバイス（２ω）を実現することができる。図１２におけるＧａＮ層（光ガイド層）、ＡｌＧａＮ層（クラッド層）は、必要に応じてＡｌｘＧａｙＩｎ１−ｘ−ｙＮなどの他のＩＩＩ族窒化物層、もしくはその多層構造に置き換えることができる。また、ここではＩＩＩ族窒化物による素子を示したが、同様にＩＩ族酸化物による素子も作製可能である。また、ストライプのラインアンドスペースは、屈折率の波長分散から、疑似位相整合が達せられるように適切に設定することは言うまでもない。
次に、本発明の第７の実施の形態として、第４の実施の形態の応用により作製した半導体装置について図面を参照しつつ説明を行う。図１４（Ａ）から（Ｄ）までは、本実施の形態によるＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）集積回路の作製手順を示す図である。図１４（Ａ）に示すように、上記第６の実施の形態における手順と同様にして、Ｓｉ極性面のＳｉＣ基板４１上にＳｉＣ極性反転層４４ａを形成する。次に、集積回路レイアウトを元に、図１４（Ｂ）に示すように、小さなしきい値電圧を持たせたいＨＥＭＴを配置したい領域でＳｉＣ極性反転層４４ａと中間層４３とを除去する。この表面に対して、必要に応じて、ガスエッチング、化学洗浄等の処理を行った後、ＭＢＥ法、ＶＰＥ法などにより、ＨＥＭＴ構造となるようにＡｌＮ層４５、ＧａＮ層４６、ＡｌＧａＮ層４７を形成する。この構造は、ＡｌＧａＮ／ＧａＮヘテロ接合ＨＥＭＴとして働く。上述の非線形光学デバイスでは、極性の反転していない領域（上向き矢印が続く層）と反転した領域（上向き矢印の上に下向き矢印が続く層）を接続することが光導波路として機能させるために極めて重要であるため、必要に応じて化学機械研磨を行い、両者の面の高さを揃える必要があったが、ＨＥＭＴ集積回路の場合、それぞれの領域が独立してトランジスタとして機能するので、配線工程などで支障がなければ、研磨により高さを揃える工程は省略しても良い。
図１４（Ｄ）、図１５に示すようにＳｉ極性面上に形成されたＩＩＩ族極性面を持つＨＥＭＴは、ＩＩＩ族窒化物の分極効果により小さなしきい値電圧Ｖｔｈ１（大きな負の値、ノーマリオン）となり、ＳｉＣ極性反転層、つまりＣ極性面上に形成されたＮ極性面を持つＨＥＭＴは分極効果により２次元電子ガスが形成されにくく、大きなしきい値電圧Ｖｔｈ２（０Ｖ付近もしくは正の値、ノーマリオフもしくはそれに近い特性）を持つようになる。このように、同じ基板上に、大きく異なるしきい値電圧Ｖｔｈを有するＨＥＭＴを同時に作製可能であるため、本実施の形態による技術を用いると、製造プロセス及び回路設計の自由度を大きくすることができるという利点がある。
次に、本発明の第７の実施例の変形例としては、先ほど説明した、極性の非反転領域、反転領域の両方にＩＩＩ族窒化物デバイス（ＨＥＭＴ）を配置した図１５に示すようなデバイス、非反転領域にＳｉＣデバイス（ｎＭＯＳＦＥＴ）を配置し、反転領域にＩＩＩ族窒化物デバイス（ＨＥＭＴ）を配置した図１６に示すようなデバイス、非反転領域、反転領域の両方にＳｉＣデバイス（ｎＭＯＳＦＥＴ）を配置した図１７に示すようなデバイスを作製することができる。
図１６は、ＳｉＣ基板１０１と、その上に形成された第１の積層構造１３０ａ及び第２の積層構造１３０ｂと、を有している。第２の積層構造１３０ｂは、中間層１０３を介して形成されたＳｉＣ基板１０１に対して極性が反転した構造であり、ＡｌＮバッファ層１０５ｂ、ＧａＮ層１０７ｂ、ＡｌＧａＮ電子供給層１２１ｂの順に成長されている。一方、第１の積層構造１３０ａは、ＳｉＣ基板１０１と同じ極性を有するｐ−ＳｉＣ層１０７ａが形成されている。第１の積層構造１３０ａには、ＳｉＯ２からなるゲート絶縁膜１０８を介してゲート電極Ｇ１３１が形成され、その両側であってｐ−ＳｉＣ１０７ａの表面近傍には高濃度のｎ型不純物領域（ソース）１２１ａ、ドレイン１２１ｂが形成され、それぞれに対してソース及びドレイン電極１３５・１３７が形成されて、ｎチャネルＳｉＣＭＯＳＦＥＴが構成されている。第１の積層構造１３０ａには、上述のように、２次元電子ガス層１１１ｂであってゲート電極１４１により変調されたチャネル層を有するＨＥＭＴ構造が形成され、それぞれ、ソース及びドレイン電極１４５・１４７が形成されている。矢印は極性を示す。このような構造によれば、同じＳｉＣ基板上に、ＳｉＣによる高耐圧ＭＯＳＦＥＴと、ＧａＮ／ＡｌＧａＮへテロ接合を利用した高周波ＨＥＭＴとを形成することが可能となる。
図１７は、図１６に示すＨＥＭＴの代わりに中間層１０３を介して極性を反転させたＳｉＣを有するＳｉＣＭＯＳＦＥＴが、図１６に示すＳｉＣＭＯＳＦＥＴとともに形成されている。ＳｉＣＭＯＳＦＥＴは作製する極性面によりしきい値などの特性が大きく変わる。このようにすることで、同一ＳｉＣ基板上に、しきい値電圧の異なるＳｉＣＭＯＳＦＥＴを集積することができる。
もちろん、ＩＩＩ族窒化物をＩＩ族酸化物に置き換えたデバイスも作製可能であり、また、素子もＭＯＳＦＥＴ、ＨＥＭＴに限らず、ダイオード、発光ダイオード、レーザーダイオード、バイポーラトランジスタなど任意の素子とすることができる。ＳｉＣ、ＩＩＩ族窒化物、ＩＩ族酸化物は強い極性を持ち、デバイスの種類により最適な極性が異なるため、本実施の形態で説明したように、両方の極性を１枚の基板に集積する技術は非常に有用である。反転領域の作製に関しては、上記第１〜第５の実施の形態およびその変形例を自由に組み合わせることができる。また、ＳｉＣデバイス作製は、（０００１）面、（０００−１）面から２〜９度傾けた面で作製することが一般的であるので、例えば図１７のデバイスでは、ＳｉＣ基板として４Ｈ−ＳｉＣの（０００１）面から４度＜１１−２０＞方向に傾いた面を利用することができる。尚、ここで、中間層は基板に対してエピタキシャル関係を持つように堆積されているため、中間層上の極性反転層は（０００−１）面から４度＜１１−２０＞方向に傾いた面となる。
本発明に係る半導体技術は、非線形光学デバイス、集積回路以外にも、ＩＩＩ族窒化物やＩＩ族酸化物による光デバイスとＳｉＣ電子デバイスを集積化した光集積回路や、ＩＩＩ族窒化物、ＩＩ族酸化物、ＳｉＣマイクロマシン（ＭＥＭＳ）の作成などにも利用することができる。また、ＩＩＩ族窒化物、ＩＩ族酸化物に限らず、ＳｉＣの極性を引き継いで成長可能な任意の半導体、誘電体についても、同様の手法で反転・非反転領域を混在させた構造が作製できる。
本発明によれば、ＳｉＣ系の極性反転層を容易かつ精度良く作成することができる。特に、疑似位相整合非線形光学デバイス、ＨＥＭＴ集積回路などの様々な分野に応用することができる。

Claims (17)

  1. 第１の極性面を有する第１のＳｉＣ層と、
    該第１のＳｉＣ層上に堆積することにより形成されたＳｉ又はＧｅ、Ｃのうちの少なくとも何れか１つを含む中間層と、
    該中間層の上に堆積することにより形成された前記第１の極性面とは反対の第２の極性面を有する第２のＳｉＣ層と
    を有する半導体装置。
  2. 第１の極性面を有する第１のＳｉＣ層と、
    該第１のＳｉＣ層上に堆積することにより形成されたＳｉ又はＧｅ、Ｃのうちの少なくとも何れか１つを含む中間層と、
    該中間層の上に堆積することにより形成された前記第１の極性面とは反対の第２の極性面を有する第１のＩＩＩ族窒化物層またはＩＩ族酸化物層と
    を有する半導体装置。
  3. 第１の極性面を有する第１のＳｉＣ層と、
    該第１のＳｉＣ層上に堆積することにより形成されたＳｉ又はＧｅ、Ｃのうちの少なくとも何れか１つを含む中間層と、
    該中間層の上に堆積することにより形成された前記第１の極性面とは反対の第２の極性面を有する第２のＳｉＣ層と、
    該第２のＳｉＣ層上に堆積された前記第２の極性面と同一の極性面を有する第１のＩＩＩ族窒化物層またはＩＩ族酸化物層と
    を有する半導体装置。
  4. 前記第１のＳｉＣ層上に前記中間層が存在しない領域があり、該領域に前記第１の極性面と同一の極性面を有する第３のＳｉＣ層が形成されている請求項１から３までのいずれか１項に記載の半導体装置。
  5. 前記第１のＳｉＣ層上に前記中間層が存在しない領域があり、該領域に前記第１の極性面と同一の極性面を有する第２のＩＩＩ族窒化物層またはＩＩ族酸化物層が形成されている請求項１から３までのいずれか１項に記載の半導体装置。
  6. 前記第１のＳｉＣ層上に前記中間層が存在しない領域があり、該領域に前記第１の極性面と同一の極性面を有する第３のＳｉＣ層が形成され、さらに該第３のＳｉＣ層上に前記第１の極性面と同一の極性面を有する第２のＩＩＩ族窒化物層またはＩＩ族酸化物層が形成されている請求項１から３までのいずれか１項に記載の半導体装置。
  7. 前記中間層がＳｉ層であることを特徴とする請求項１から６までのいずれか１項に記載の半導体装置。
  8. 前記中間層がＣ層であることを特徴とする請求項１から６までのいずれか１項に記載の半導体装置。
  9. 前記中間層が奇数原子層であることを特徴とする請求項１から８までのいずれか１項に記載の半導体装置。
  10. 前記中間層が１原子層であることを特徴とする請求項１から８までのいずれか１項に記載の半導体装置。
  11. 前記中間層が１００ｎｍ以下の厚さを有することを特徴とする請求項１から８までのいずれか１項に記載の半導体装置。
  12. 前記第１の極性面は、４Ｈ−、６Ｈ−、１５Ｒ−ＳｉＣの（０００１）Ｓｉ極性面、又は、３Ｃ−ＳｉＣの（１１１）Ｓｉ極性面、又は、前記（０００１）Ｓｉ極性面、（１１１）Ｓｉ極性面から面方向のずれが１０度以内の面であることを特徴とする請求項１から１１までのいずれか１項に記載の半導体装置。
  13. 前記第１の極性面は、４Ｈ−、６Ｈ−、１５Ｒ−ＳｉＣの（０００−１）Ｃ（炭素）極性面、又は、３Ｃ−ＳｉＣの（-１-１-１）Ｃ極性面、又は、前記（０００-１）Ｃ極性面、（-１-１-１）Ｃ極性面から面方向のずれが１０度以内の面であることを特徴とする請求項１から１１までのいずれか１項に記載の半導体装置。
  14. 前記第１の極性面は、４Ｈ−、６Ｈ−、１５Ｒ−ＳｉＣの（０００１）Ｓｉ極性面、又は、３Ｃ−ＳｉＣの（１１１）Ｓｉ極性面、又は、前記（０００１）Ｓｉ極性面、（１１１）Ｓｉ極性面から面方向のずれが１０度以内の面であり、また、前記第２の極性面はＩＩＩ族窒化物層またはＩＩ族酸化物層の（０００−１）窒素もしくはＯ（酸素）極性面、又は、前記（０００−１）面から面方向のずれが１０度以内の面であることを特徴とする請求項２から１１までのいずれか１項に記載の半導体装置。
  15. 前記第１の極性面は、４Ｈ−、６Ｈ−、１５Ｒ−ＳｉＣの（０００−１）Ｃ極性面、又は、３Ｃ−ＳｉＣの（−１−１−１）Ｓｉ極性面、又は、前記（０００−１）Ｃ極性面、前記（−１−１−１）Ｓｉ極性面から面方向のずれが１０度以内の面であり、また、前記第２の極性面はＩＩＩ族窒化物層またはＩＩ族酸化物の（０００１）ＩＩＩ族もしくはＩＩ族極性面、又は、前記（０００１）面から面方向のずれが１０度以内の面であることを特徴とする請求項２から１１までのいずれか１項に記載の半導体装置。
  16. 第１の極性面を有する第１のＳｉＣ層上に形成された該第１の極性面と同一の極性面を持つ第１のＩＩＩ族窒化物もしくはＩＩ族酸化物からなる第１の光導波路構造と、
    該第１のＳｉＣ層上に堆積することにより形成されたＳｉ又はＧｅ、Ｃのうちの少なくとも何れか一つを含む中間層を介して、該中間層上に堆積することにより形成された、該第１の極性面と反対の極性面を持つ第２のＩＩＩ族窒化物もしくはＩＩ族酸化物からなる第２の光導波路構造とを有し、
    第１の光導波路構造と、第２の光導波路構造が空間的に配置され、かつ、両者の光導波路が相互に接続された導波路型疑似位相整合型波長変換素子。
  17. 第１の極性面を有する第１のＳｉＣ層上に形成された該第１の極性面と同一の極性面を持つＳｉＣ、ＩＩＩ族窒化物もしくはＩＩ族酸化物からなる第１の半導体装置と、
    前記第１のＳｉＣ層上に堆積により形成されたＳｉ又はＧｅ、Ｃのうちの少なくとも何れか一つを含む中間層を介して、該中間層上に堆積することにより形成された、該第１の極性面と反対の極性面を持つＳｉＣ、ＩＩＩ族窒化物もしくはＩＩ族酸化物からなる第２の半導体装置とを有する集積回路。
JP2009509104A 2007-03-26 2008-03-25 半導体装置及び半導体製造方法 Pending JPWO2008123213A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007080243 2007-03-26
JP2007080243 2007-03-26
PCT/JP2008/055488 WO2008123213A1 (ja) 2007-03-26 2008-03-25 半導体装置及び半導体製造方法

Publications (1)

Publication Number Publication Date
JPWO2008123213A1 true JPWO2008123213A1 (ja) 2010-07-15

Family

ID=39830708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009509104A Pending JPWO2008123213A1 (ja) 2007-03-26 2008-03-25 半導体装置及び半導体製造方法

Country Status (3)

Country Link
US (1) US20100072485A1 (ja)
JP (1) JPWO2008123213A1 (ja)
WO (1) WO2008123213A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991575B2 (en) 2018-11-06 2021-04-27 Kabushiki Kaisha Toshiba Semiconductor device with partial regions having impunity concentrations selected to obtain a high threshold voltage
US11276774B2 (en) 2019-01-04 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640325B2 (ja) * 2009-04-30 2014-12-17 富士通株式会社 化合物半導体装置
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
JP5720140B2 (ja) * 2010-08-13 2015-05-20 セイコーエプソン株式会社 立方晶炭化ケイ素膜の製造方法及び立方晶炭化ケイ素膜付き基板の製造方法
JP5672868B2 (ja) * 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
WO2013038980A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
KR20130031598A (ko) * 2011-09-21 2013-03-29 한국전자통신연구원 광 도파로
JP5139567B1 (ja) * 2011-09-22 2013-02-06 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
KR20130076314A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 파워소자 및 이의 제조방법
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
US9166068B2 (en) * 2012-05-03 2015-10-20 The United States Of America As Represented By The Secretary Of The Army Semiconductor heterobarrier electron device and method of making
US8665013B2 (en) * 2012-07-25 2014-03-04 Raytheon Company Monolithic integrated circuit chip integrating multiple devices
JP6149931B2 (ja) * 2013-07-09 2017-06-21 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2015126024A (ja) * 2013-12-25 2015-07-06 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
JP6447166B2 (ja) * 2015-01-22 2019-01-09 富士通株式会社 化合物半導体装置及びその製造方法
JP6072122B2 (ja) * 2015-04-03 2017-02-01 株式会社東芝 半導体素子
JP6478862B2 (ja) 2015-07-29 2019-03-06 株式会社東芝 半導体装置
US10928329B2 (en) * 2017-10-11 2021-02-23 Board Of Regents, The University Of Texas System Method and system for optically detecting and characterizing defects in semiconductors
JP6989537B2 (ja) 2019-01-04 2022-01-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7269190B2 (ja) * 2020-02-27 2023-05-08 株式会社東芝 窒化物結晶、光学装置、半導体装置、窒化物結晶の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802232A (en) * 1996-02-16 1998-09-01 Bell Communications Research, Inc. Bonded structure with portions of differing crystallographic orientations, particularly useful as a non linear optical waveguide
CN1237272A (zh) * 1997-08-27 1999-12-01 松下电器产业株式会社 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
US6488771B1 (en) * 2001-09-25 2002-12-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low-defect single crystal heteroepitaxial films
JP2004140339A (ja) * 2002-09-25 2004-05-13 Univ Chiba 窒化物系ヘテロ構造を有するデバイス及びその製造方法
JP3993830B2 (ja) * 2003-02-24 2007-10-17 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法およびそれを含む半導体装置
JP2005011915A (ja) * 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
JPWO2006114999A1 (ja) * 2005-04-18 2008-12-18 国立大学法人京都大学 化合物半導体装置及び化合物半導体製造方法
JP4762772B2 (ja) * 2006-03-31 2011-08-31 古河電気工業株式会社 波長変換素の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991575B2 (en) 2018-11-06 2021-04-27 Kabushiki Kaisha Toshiba Semiconductor device with partial regions having impunity concentrations selected to obtain a high threshold voltage
US11276774B2 (en) 2019-01-04 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator

Also Published As

Publication number Publication date
WO2008123213A1 (ja) 2008-10-16
US20100072485A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
JPWO2008123213A1 (ja) 半導体装置及び半導体製造方法
JPWO2006114999A1 (ja) 化合物半導体装置及び化合物半導体製造方法
JP5207598B2 (ja) 窒化物半導体材料、半導体素子およびその製造方法
US9209023B2 (en) Growing III-V compound semiconductors from trenches filled with intermediate layers
TWI280662B (en) Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
KR100934039B1 (ko) 반도체 헤테로구조
US20050161663A1 (en) Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US20020031851A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20040029365A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US7273657B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
WO2011136052A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
DE60116381D1 (de) Elektro-optische struktur und verfahren zu ihrer herstellung
JP2007324573A (ja) 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ
JP5616443B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US20050163692A1 (en) Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
JPWO2011136051A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
JP2018035051A (ja) ＳｉＣ構造体およびその製造方法並びに半導体装置
JP6525554B2 (ja) 基板構造体を含むｃｍｏｓ素子
US7173286B2 (en) Semiconductor devices formed of III-nitride compounds, lithium-niobate-tantalate, and silicon carbide
US20220244583A1 (en) Electro-Optical Device Fabricated on a Substrate and Comprising Ferroelectric Layer Epitaxially Grown on the Substrate
CN105280775A (zh) 氮化物半导体层、氮化物半导体装置和用于制造氮化物半导体层的方法
CN105518868A (zh) InGaAlN基半导体元件
CN102437042A (zh) 一种制作结晶态高k栅介质材料的方法
KR101587430B1 (ko) 실리콘(001) 기판 상에 반도체 에피층 성장방법