JPWO2008018419A1 - 半導体製造装置及び半導体製造方法 - Google Patents

半導体製造装置及び半導体製造方法 Download PDF

Info

Publication number
JPWO2008018419A1
JPWO2008018419A1 JP2007549757A JP2007549757A JPWO2008018419A1 JP WO2008018419 A1 JPWO2008018419 A1 JP WO2008018419A1 JP 2007549757 A JP2007549757 A JP 2007549757A JP 2007549757 A JP2007549757 A JP 2007549757A JP WO2008018419 A1 JPWO2008018419 A1 JP WO2008018419A1
Authority
JP
Japan
Prior art keywords
film
lamp
chamber
wafer
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007549757A
Other languages
English (en)
Inventor
塩谷　喜美
喜美 塩谷
Original Assignee
塩谷　喜美
喜美 塩谷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 塩谷　喜美, 喜美 塩谷 filed Critical 塩谷　喜美
Publication of JPWO2008018419A1 publication Critical patent/JPWO2008018419A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】Ｌｏｗ−ｋ膜の誘電率上昇を防止する。【解決手段】紫外線を照射することによって低誘電率膜をアニールする工程と、前記アニール後の低誘電率膜を水分に触れさせることなく少なくとも当該低誘電率膜の改質処理を行う工程とを含む半導体製造方法、前記半導体製造方法を実施するための半導体製造装置、前記半導体製造方法により製造された半導体デバイスを備える電子機器を提供する。【選択図】図１

Description

本発明は、照射装置及び照射装置を用いた半導体製造装置に関し、特に、互いに異なる二波長の紫外線等を照射可能な照射装置及び照射装置を用いた半導体製造装置に関する。
Ｌｏｗ−ｋ膜は、低誘電率及び高機械的強度であることが要求されている。低誘電率を実現するための一法は、Ｌｏｗ−ｋ膜に対して熱アニール処理を行うことである。高機械的強度を実現するための一法は、特許文献１に記載されているように、紫外光照射処理を行うことである。
具体的には、上記熱アニール処理は、４００℃以上の温度で、３０分以上アニールすることが必要とされている。また、上記紫外光照射処理は、２００ｎｍ以下の波長の紫外光を照射することが必要とされている。
また、バリア絶縁膜は、均一で高蜜度であることが要求されているが、薄膜化の要請もある。
さらに、Ｈｉｇｈ−ｋ膜（ＨｆＯ２膜）は、緻密なことと、リーク電流を流れにくくすることとが要求されている。このために、Ｈｉｇｈ−ｋ膜形成後に行うアニール処理が重要になっている。従来、Ｈｉｇｈ−ｋ膜は、有機金属化学気相蒸着法 (Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ)などで形成されていた。具体的には、Ｈｉｇｈ−ｋ膜の形成に先立って、シリコン上にＯ２ガスを供給しながら、４２５℃の温度で加熱することで境界層を形成する。その後、４５０℃〜５５０℃の温度下で有機金属化学気相蒸着により、Ｈｉｇｈ−ｋ膜を形成する。その後７００℃から９００℃の温度下でＮ２、Ｎ２／Ｏ２ガスまたはＮＨ３ガスを供給することにより、Ｈｉｇｈ−ｋ膜中のＳｉ−Ｏ結合のシリコンを窒素化（Ｎ化）を行いＳｉＮ結合を形成する。さらにアルゴン（Ａｒ）中でアニール処理を行う（非特許文献１，２）。
特開２００４−３５６５０８号公報 IEEE Electron Devices 52, p1839 (2005). The Electrochemical Society Interface, Summer 2005, p30 (2005). 特開２００４−３５６５０８号公報
本発明者は、上記の技術背景に鑑みて、本願出願時に未公開である、絶縁膜に対して第１の波長の紫外光を照射する第１照射手段と、前記第１照射手段に近傍配置されており前記絶縁膜に対して第１の波長とは異なる第２の波長の紫外光または可視光を照射する第２照射手段とを備える半導体製造装置に関する発明の特許出願を行っている。この特許出願に係る発明によると、絶縁膜の改質を行うことができる。
しかし、上記発明によると、既述の課題については解決することができるものの、新たに以下のような課題が生じる。すなわち、Ｌｏｗ−ｋ膜に対して紫外光を照射することで、Ｌｏｗ−ｋ膜表面のＣＨ３量が低下する。ＣＨ３量が低下すると、その分、Ｌｏｗ−ｋ膜表面の空孔が開放状態となり、典型的には、Ｌｏｗ−ｋ膜の親水性が高まり、Ｌｏｗ−ｋ膜内に水分が浸入することになる。同様に、水分以外にも、Ｌｏｗ−ｋ膜に対して、その誘電率以上の物質が浸入することもある。したがって、上記処理の後に、Ｌｏｗ−ｋ膜を大気中で放置しておくと、Ｌｏｗ−ｋ膜に大気中の水分が取り込まれ、折角低下させたＬｏｗ−ｋ膜の誘電率が上昇してしまうので、何らかの対策が必要である。
ここで、ＯＭＣＴＳガスなどのＣＨ３基を有するガスを、上記空孔の内部に吸着させることで、ＣＨ３量の低下を補填することも考えられるが、この場合、ガスによって形成される吸着層の厚みがないため、十分な水分浸入を防止できない。
また、Ｈｉｇｈ−ｋ膜の場合には、Ｈｉｇｈ−ｋ膜をゲート絶縁膜として利用したときに、その周辺に水素が存在していると、Ｈｉｇｈ−ｋ膜内に水素が取り込まれてしまう可能性がある。Ｈｉｇｈ−ｋ膜内に水素が取り込まれると、Ｈｉｇｈ−ｋ膜にリーク電流が流れるような欠陥が生じてしまう。
上記課題を解決するために、本発明は、
紫外線を照射することによって低誘電率膜をアニールする手段と、
前記アニール後の低誘電率膜を水分に触れさせることなく少なくとも当該低誘電率膜の改質処理を行う手段とを備える。
ここで、改質処理は、前記低誘電率膜を非親水性とする処理である。この改質処理は、プラズマ、電子ビーム、イオンビーム照射を行うこととすることができる。さらに、改質処理を、ＣＨ３、ＳｉＯ２又はＣＦを有するガス雰囲気下、及び／又は、低誘電率膜に対してバイアス電圧を印加して行うとよい。
本発明の半導体製造方法は、
紫外線を照射することによって低誘電率膜をアニールする工程と、
前記アニール後の低誘電率膜を水分に触れさせることなく少なくとも当該低誘電率膜の改質処理を行う工程とを含む。
 発明の実施の形態
以下、本発明の実施形態について、図面を参照して説明する。なお、各図において、同様の部分には、同一の符号を付している。
（実施形態１）
図１は、本発明の実施形態１の半導体製造装置の模式的な構成図である。本実施形態では、主として、Ｌｏｗ−ｋ膜を改質する装置について説明する。
図１には、ウェハが収容されるフープ４１と、フープ４１から取り出されたウェハの位置決めを行うウェハアライメント４２と、ロードロック機構を有する減圧チャンバーであるロードロックチャンバー４３と、ウェハに対して相対的に長波長の光を照射する第一チャンバー１と、ウェハに対して相対的に短波長の光を照射する第二チャンバー２と、ロードロックチャンバー４３と第一チャンバー１と第二チャンバー２との間でウェハを搬送するロボットアームを有するトランスファーチャンバー４４とを示している。
図２は、図１の第一チャンバー１の模式的な構成図である。図２には、Ｌｏｗ−ｋ膜の材料によって決定される高圧水銀ランプのように３００ｎｍ以上の波長の光を照射する又はハロゲンランプのように４００ｎｍ以上７７０ｎｍ以下の波長の光を照射する複数（例えば４つ）のランプ３と、減圧時にかかる応力から各ランプ３を保護するとともに各ランプ３への酸素の接触を防止する石英パイプ４と、石英パイプ４内に供給される窒素（Ｎ２）ガスなどの不活性ガス５と、絶縁物で覆われており半導体デバイスとなるウェハ７と、昇降ステージ上に位置しておりウェハ７を加熱する絶縁物（ＡｌＮ）から成るヒーター６と、トランスファーチャンバー４４によって搬送されてきたウェハ７を受けるピン８と、連続的・定期的・間歇的にランプ３からの照射光の照度を測定する石英パイプ４内或いは第一チャンバー１の内壁に取り付けられている受光センサー９と、第一チャンバー１内に窒素ガスを供給するための配管１１と、ウェハ７を処理した後に第一チャンバー１内をクリーニングするための酸素（Ｏ２）ガスを供給するための配管１２と、各配管１１，１２とガスタンクとの間に設けられたバルブ１４と、各配管１１，１２を通るガス流量を計測するとともに計測結果に応じてバルブ１４の開閉を制御するマスフロー１３とを示している。なお、必要に応じて、窒素以外の不活性ガスを第一チャンバー１内に供給できるようにしてもよい。
また、第二チャンバー２の構成も、第一チャンバー１と同様であるが、各ランプ３に代えて、低圧水銀ランプまたはＸｅ、Ｋｒ、Ｉ、ＫｒＢｒなどのエキシマランプを用いている。低圧水銀ランプは、ランプのベース部温度が６０℃付近で１８６ｎｍの波長の光が相対的に強くなり、ランプのベース部温度が４０℃付近で２５４ｎｍの波長の光が相対的に強くなるものである。
なお、第一チャンバー１と第二チャンバー２との双方に、同じ波長の光を照射するランプを設けてもよい。この場合には、図１に示す半導体製造装置で処理されたウェハ７は、加熱時間が従来に比して２倍に増加するので、絶縁膜の機械的強度が高まるという点で改質効果が得られるためである。
また、第一チャンバー１のランプ３には、可視光ランプ、キセノンランプ、アルゴンレーザ、炭酸ガスレーザを用いることもできる。さらに、第二チャンバー２のランプには、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザを用いることもできる。なお、絶縁膜内の安定状態にない結合基を切断するためには、ランプ３は、波長が７７０ｎｍ以下の光、つまり可視光を照射できるものとする必要がある。換言すると、ランプ３として、赤外領域の波長範囲の光を照射するランプを用いた場合には、絶縁膜内の安定状態にない結合基の大半に振動は生じるものの、これらが限定的な時間内では切断されない。なお、７７０ｎｍ以下の可視光であれば、Ｓｉ−Ｈ結合及びＣ−Ｈ結合の結合基の大半が好適に切断でき、５００ｎｍ以下の可視光であれば更に好適に切断できることを実験により確認した。
図３は、照射光の波長と物質の結合エネルギーとの関係を示す図である。図３の横軸が波長（ｎｍ）、縦軸が結合エネルギー（ｅＶ）である。例えば、Ｌｏｗ−ｋ膜の材料には、ＳｉＯＣＨ、ＳｉＣＦなどを、またＣｕのバリア膜にはＳｉＮ、ＳｉＯＣＨ、ＳｉＯＮ、ＳｉＯＣＮＨ、ＳｉＣＮＨ膜などを用いることが考えられる。
例えば、ＳｉＯＣＨ膜には、Ｃ−Ｈ結合とＳｉ−ＣＨ３結合とが存在する。これらは、３００ｎｍ強の波長の光が照射されると結合基が切断される。したがって、ＳｉＯＣＨ膜を絶縁膜に採用した場合には、３５０ｎｍ以下の波長の光を照射することで、上記結合基を切断することが可能となる。
同様に、ＳｉＮ膜には、Ｎ−Ｈ結合とＳｉ−Ｈ結合とが存在する。これらは、それぞれ３００ｎｍ，４００ｎｍ程度の波長の光が照射されると結合基が切断される。したがって、ＳｉＮ膜を絶縁膜に採用した場合には、４００ｎｍ以下の波長の光を照射することで、上記結合基を切断することが可能となる。
ここで、本発明者は、Ｌｏｗ−ｋ膜内の不安定な結合状態にある水素成分、フッ素成分などを低減することで、Ｌｏｗ−ｋ膜の誘電率を低くできることを見出した。
したがって、ランプ３からの３５０ｎｍ以下の波長の光を照射することによって、ＳｉＯＣＨ膜内のＣ−Ｈ結合とＳｉ−ＣＨ３結合とを除去できる。この結果、ＳｉＯＣＨ膜内の水素成分等が低減され、ＳｉＯＣＨ膜の誘電率が低くなる。
また、本発明者は、配線間絶縁膜又はバリア絶縁膜の水素成分の結合基を切断することで、配線間絶縁膜等を均一で高密度とすることができることを見出した。さらに、本発明者は、Ｈｉｇｈ−ｋ膜に、遷移金属の酸化に必要な波長或いはＣ−Ｈ結合を切断するのに必要な波長以下の光を照射すること、Ｈｉｇｈ−ｋ膜を不活性ガス又はＯ２ガスを１〜２％程度、好ましくは１％以下含む不活性ガス雰囲気でＵＶアニールすることで、Ｈｉｇｈ−ｋ膜を緻密とすることができ、かつ、リーク電流が流れにくくなることを見出した。
したがって、上記各絶縁膜の材料に応じて波長を選択したランプを用いれば、絶縁膜を、その要求条件をクリアした状態に改質することができる。
図４は、照射光の波長と吸収端と結合エネルギーとの関係を示す図である。図４の横軸が波長（ｎｍ）、左縦軸が吸収端（ｅＶ）、右縦軸が結合エネルギー（ｅＶ）である。例えば、ＳｉＯ２膜の吸収端に対応する波長は１５６ｎｍである。したがって、ＳｉＯＮ膜に１５６ｎｍ以上の波長の光を照射すると、光が膜内に進入して、その結果、光が膜内の構造（結合の骨格）に吸収され、ＳｉＯ２膜またはＳｉＯＮ膜の密度が向上し、機械的強度が高くなる。同様に、ＳｉＮの吸収端吸収端に対応する波長は２７５．６ｎｍであるので、ＳｉＮ膜に２７５．６ｎｍ以上の波長の光を照射すると、ＳｉＮ膜の密度が向上する、又は、水素成分等が除去される。
図５は、図２に示すウェハ７の一部の模式的な断面図である。図５には、半導体デバイス内の信号を伝送する配線層３１と、配線層３１上に形成されていて配線層３１の成分の漏れをバリアするバリア絶縁膜３２と、バリア絶縁膜３２上に形成されていて後の工程でＬｏｗ−ｋ膜自体の上に形成される層とを絶縁するＬｏｗ−ｋ膜３３とを示している。
配線層３１は、Ｃｕなどが材料として選択され、厚さは２００〜３００ｎｍ程度である。バリア絶縁膜３２は、ＳｉＯＣ、ＳｉＣＨ、ＳｉＯＣＨ、ＳｉＯＣＮＨなどが材料として選択され、厚さは２０〜３０ｎｍ程度である。Ｌｏｗ−ｋ膜３３は、ＳｉＯＣＨなどが材料として選択され、厚さは２００〜３００ｎｍ程度である。
つぎに、ＳｉＯＣＨ膜がＬｏｗ−ｋ膜３３として選択されたウェハ７を例に、Ｌｏｗ−ｋ膜３３の改質処理の手順について説明する。本実施形態では、まず、図示しないクリーンルーム内のＣＶＤ装置からフープ４１に収容された状態で搬送されてくる。その後、ウェハは、フープ４１から取り出され、ウェハアライメント４２側へ搬送される。
ウェハアライメント４２では、そのウェハの位置決めが行われる。その後、ウェハ７は、第一チャンバー１に搬送されるのに先立って、ロードロックチャンバー４３に搬送される。
つぎに、ロードロックチャンバー４３内が減圧される。そして、ロードロックチャンバー４３内が所望の圧力になると、ロードロックチャンバー４３とトランスファーチャンバー４４との間を仕切っているゲートバルブが開かれる。
その後、ウェハ７は、トランスファーチャンバー４４内に搬送される。つづいて、トランスファーチャンバー４４内のロボットアームによって、ロードロックチャンバー４３内から第一チャンバー１内へ、ウェハ７が搬送されていく。
第一チャンバー１では、ウェハ７を加熱するために、ヒーター６が２００〜４００℃の範囲（例えば、３５０℃）に加熱される。つぎに、固定式のヒーター６に対して予め上方に位置するピン８の上にウェハ７を載置させてから、ピン８を下降させて、ウェハ７をヒーター６上に載置させる。或いは、可動式のヒーター６を予め下降させておき、ピン８の上にウェハ７を載置させてから、ヒーター６を上昇させて、ウェハ７をヒーター６上に載置させる。それから、ウェハ７は、ランプ３からの光の照射に先立って、ヒーター６によって、例えば、約９０秒間、３５０〜４００℃で加熱される。
また、この加熱と共に、図示しない排気手段によって第一チャンバー１内が排気され、かつ、マスフロー１３によって窒素ガス側のバルブ１４が開かれ、第一チャンバー１内が窒素雰囲気となる。上記加熱は、第一チャンバー１内が例えば１Ｔｏｒｒとなる条件で行われ、バルブ１４の開閉制御は、第一チャンバー１への窒素ガスの供給量が、例えば１００ｃｃ／分となる条件で行われる。
なお、第一チャンバー１内は、減圧状態でなく、常圧状態であってもよい。また、必要に応じて、Ｎ２ガスに代えて他の不活性ガスを、第一チャンバー１内に供給してもよいし、Ｎ２ガスと他の不活性ガスとの混合ガスを用いてもよい。
ヒーター６の上昇は、ランプ３から照射される光がウェハ７に強度ムラがなく到達するように、ウェハ７とランプ３との距離が例えば１００〜２００ｍｍとなる範囲で行うようにしている。
つぎに、ランプ３からウェハ７に対して光を照射する。この際、光の照度を受光センサー９で測定し、その照度が高圧水銀ランプの場合は例えば８ｍＷ／ｃｍ２、ハロゲンランプの場合は例えば１５ｍＷ／ｃｍ２となるように、ランプ３を制御する。
この際、ウェハ７に対して上記照度で光を照射すると、ウェハ７内の絶縁膜に、脱離ガスによるクラックが生じたり、当該絶縁膜の剥離が生じたりする場合がある。そこで、受光センサー９の測定結果に基づいて、５〜１０秒程度の時間で、連続的に、或いは、階段状に、ランプ３の照度を上昇させている。照度の上昇は、例えば、線形的であってもよいし、指数関数的であっても、さらには別の形態でもよい。なお、受光センサー９は、ランプ３の使用時間が増すことで当初の電圧によって十分な照度が得られなくなったときには、電圧を上昇させる、又は照射時間を増加させるなどの指針にも用いることができる。
その後、照射開始から所定時間（例えば１〜２分）が経過したら、照射を完了するとともに、窒素ガス側のバルブ１４を閉じる。こうして、バリア絶縁膜３２及びＬｏｗ−ｋ膜３３内の不安定なＣ−Ｈ結合、Ｓｉ−ＣＨ３結合およびＨ−ＣＨ２Ｓｉ（ＣＨ３）３結合等を除去し、Ｌｏｗ−ｋ膜３３の誘電率を低下させる。
引き続き、例えば１Ｔｏｒｒの減圧下を維持しながら、酸素ガス側のバルブ１４を開けて、Ｏ２ガスを１００ｃｃ／分の割合で第一チャンバー１内に約１分間供給することで第一チャンバー１内をクリーニングする。
つぎに、トランスファーチャンバー４４によって、第一チャンバー１内から第二チャンバー２内へ、ウェハ７が搬送される。ウェハ７は、第二チャンバー２においても、第一チャンバー１での処理の場合と同様に処理されるが、低圧水銀ランプからウェハ７に対して光を照射する条件は、その照度を３ｍＷ／ｃｍ２とする。また、照射時間は、例えば１〜４分とする。この照射によって、Ｌｏｗ−ｋ膜３３の誘電率の上昇を抑えることができ、機械的強度が高めることができる。
第二チャンバー２から取り出したウェハ７は、例えば、Ｌｏｗ−ｋ膜３３のヤング率は約５ＧＰａ以上、誘電率は２．５以下となる。また、バリア絶縁膜３２のヤング率は約６０ＧＰａ、誘電率は約４．０、密度は約２．５ｇ／ｃｍ３となる。
（実施形態２）
図６は、本発明の実施形態２の半導体製造装置の模式的な構成図である。図７は、図６のチャンバー１５の模式的な構成図である。本実施形態では、図１に示した第一チャンバー１と第二チャンバー２とを一つのチャンバー１５で実現している。
チャンバー１５は、複数（例えば５つ）のランプ３と、複数（例えば４つ）のランプ２１とを備えている。ここでは、ランプ２１とウェハ７との距離は、チャンバー１５の使用時に、約１００ｍｍとなるようにしてある。一方、ランプ３とウェハ７との距離は、約１２０ｍｍとなるようにしてある。ランプ３と低圧水銀ランプ２１との数は同じであってもよいし、ランプ３とランプ２１とは２次元に並べてもよい。
ウェハ７に対しては、ランプ３とランプ２１とのいずれから先に、紫外線を照射してもよい。ただし、同時に照射しても、Ｌｏｗ−ｋ膜３３の誘電率を低下させ、かつ、機械的強度を向上させることはできないので留意されたい。
半導体デバイスの製造プロセスは、実施形態１と同様である。ランプ３とランプ２１との各照射時間も、実施形態１と同様とすればよい。この条件であれば、照射前のウェハ７の加熱時間は１分、照射時間の総計は５分、クリーニング時間は１分であるので、他の工程も７分であれば、製造スループットが低下することはない。
（実施形態３）
実施形態１，２では、主として、Ｌｏｗ−ｋ膜３３の処理について説明した。本実施形態では、歪シリコンデバイスのＳｉＮ膜のストレスを大きくする処理について説明する。
半導体デバイスにおける絶縁膜を用いる技術に歪みシリコン技術がある。歪みシリコン技術とは、ソース−ドレインにシリコンゲルマニウム（ＳｉＧｅ）層を設けて電子の密度を高め、ゲート下のチャネル領域におけるシリコン原子の格子が互いに整列しようとする性質を利用してシリコン原子の間隔を広げ、ソースドレイン電流の担い手である電子とシリコン原子の衝突を少なくし、電子の移動度を大きくする技術のことである。
この技術によると、電子が流れる際の抵抗が少なくなるので、電子を高速移動させることが可能となる。したがって、歪みシリコン技術をトランジスタに用いると、高速動作が可能なトランジスタを実現できる。歪みシリコン技術をトランジスタに用いるためには、Ｎチャネルトランジスタ上に例えばＳｉＮ膜を形成し、次いで、例えば熱アニールまたはハロゲン光を照射して、シリコン基板に歪を加えるという手法が採用されている。
本実施形態においても、図１或いは図６に示す半導体製造装置を用いることができる。ただし、ランプ３に代えて例えば３４１ｎｍの波長の光を照射するＩ２ランプを用い、ランプ２１に代えて例えば２８２ｎｍの波長の光を照射するＸｅＢｒランプ或いは例えば３０８ｎｍの波長の光を照射するＸｅＣｌランプを用いる。
本実施形態では、Ｉ２ランプからの照射光によってＳｉＮ膜から水素を脱離させ、その後、ＸｅＢｒランプからの照射光によってＳｉＮ膜のストレスを増加させる。
図８は、図２に示すウェハ７の一部の模式的な断面図である。図８には、Ｐ型シリコン層５１と、Ｐ型シリコン層５１内に作成されたＮ型ウェル領域５２と、Ｎ型ウェル領域５２内に形成されたＳｉＧｅなどのソース領域５３及びドレイン領域５４と、Ｎ型ウェル領域５２上に形成されたゲート絶縁膜６２と、ゲート絶縁膜６２に形成されたゲート電極５５と、Ｐ型シリコン層５１内に形成されたＳｉＧｅなどのソース領域５８及びドレイン領域５９と、シリコン層５１上に形成されたゲート絶縁膜６３と、ゲート絶縁膜６３に形成されたゲート電極６０と、ゲート電極５５，６０上に形成されたＳｉＯ２膜５６，６１と、ＳｉＯ２膜５６，６１上に形成されたサイドウォールとなるＳｉＮ膜５７とを示している。
ソース領域５３及びドレイン領域５４側のトランジスタはＰチャネルトランジスタであり、ソース領域５８及びドレイン領域５９側のトランジスタはＮチャネルトランジスタである。このようなウェハ７は、拡散炉、イオン注入装置、さらに化学的気相蒸着（Chemical Vapor Deposition System：ＣＶＤ）装置によって形成される。
このウェハ７は、上記Ｉ２ランプからの照射光によって、ＳｉＮ膜５７内の水素成分等が７０％程度低減し、ＸｅＢｒランプからの照射光によって、更にＳｉＮ膜５７内の残りの水素が除去され、ＳｉＮ膜５７内には、ほぼ完全に水素がない状態となる。この結果、ＳｉＮ膜５７の機械的強度が高まる。
図９は、図８に示すウェハ７のＳｉＮ膜５７の一部除去後の模式的な断面図である。上記光照射処理の後に、ＳｉＮ膜５７のうちＰチャネルトランジスタ側を除去する。こうして、歪シリコンデバイスを作成する。
なお、本実施形態の場合と同じ条件で、半導体製造装置を用いて処理を行うと、ＳｉＮカバー絶縁膜の水素濃度も低減でき、ＤＲＡＭのカバー膜中の水素に起因するゲート−ドレインリーク電流を低減でき、リテンション不良を減少させることができる。
（実施形態４）
図１０は、本発明の実施形態４の第一チャンバー１の模式的な構成図である。この第一チャンバー１は、波長が４００ｎｍ以上のハロゲンランプを用いた場合に好適なものである。
図１０に示すように、本実施形態では、ハロゲンランプ３を冷却するために、冷却水２２を用いている。ここで、ハロゲンランプ３は、ランプの光により、短時間にＳｉウェハ上の絶縁膜を加熱して水素を除去する。
その後、第二のチャンバー２で３０８ｎｍのＸｅＣｌランプからＵＶ光を照射して、ストレスを大きくする。
（実施形態５）
図１１は、本発明の実施形態５の半導体製造装置の模式的な構成図である。ここでは、Ｌｏｗ−ｋ膜を、ＳＯＤ膜で作成する場合の例について説明する。
まず、ＳＯＤ膜を回転塗布するコーターを備えるチャンバー１０１内で、例えば３００ｎｍの厚さのウェハに形成された配線上に、ＳＯＤ膜を例えば５００ｎｍ塗布する。
次に、このウェハを、ＳＯＤ膜の溶剤を飛ばすためのべークステージを備えるチャンバー１０２に移して、約２００℃の温度でべークを行うことによって溶剤を飛ばす。
次に、このウェハを、溶剤およびポロジェンを飛ばす又は膜を強固にするためのキュアーステージを備えるチャンバー１０３に移して、約４００℃の温度で、５分間の時間ベークを行う。こうして、ＳＯＤ膜中の溶剤またはポロジェンを飛ばすなどして、膜を緻密化する。その後は、実施形態１等と同様の処理を行う。この場合、Ｌｏｗ−ｋ膜は、誘電率が２．３以下であって、ヤング率が６ＧＰａ以上となる。
（実施形態６）
図１２は、本発明の実施形態６の半導体デバイスとなるウェハ７の一部の模式的な断面図である。ここでは、ウェハ７内のＨｉｇｈ−ｋ膜７３を、ＵＶアニール処理する例について説明する。
このウェハ７は、シリコンウェハ７１上に、例えば１ｎｍの厚さのＳｉＯ２リッチの境界層７２が形成されている。境界層７２上には、ＨｆＯ２などからなるＨｉｇｈ−ｋ膜７３が例えば５ｎｍの厚さで形成されている。Ｈｉｇｈ−ｋ膜７３上には、ポリシリコンなどからなる電極７４が形成されている。なお、Ｈｉｇｈ−ｋ膜７３は、例えば８００℃の温度下で、約１０分間Ｎ２ガス／Ｏ２ガスを供給することによって形成される。
第一チャンバー１では、ウェハから１００〜２００ｍｍ離した、波長が約３０８ｎｍのＸｅＣｌランプ４灯から、約５〜１５ｍＷ／ｃｍ２の照度で、２〜４分程度の時間、光を照射する。
つぎに、第二チャンバー２では、ウェハから１００〜２００ｍｍ離した、波長が約１７２ｎｍのＸｅランプ４灯から、約４〜８ｍＷ／ｃｍ２の照度で、１〜３分程度の時間、光を照射する。
第一チャンバー１及び第二チャンバー２は、圧力が約１Ｔｏｒｒの減圧状態、温度が約５００℃、窒素ガスを含む種々の不活性ガス雰囲気である。
さらに、クリーニングは、約１Ｔｏｒｒの減圧下において、酸素ガス供給量を例えば１００ｃｃ／分の割合で供給し、ＵＶランプを点灯させることによって処理する。その後、例えば、４２５℃でフォーミングガス（Ｎ２ガス／Ｈ２ガス）処理を３０分程度の時間行う。
その結果、境界層７２中のチャージ密度を、１×１０１２／ｃｍ３に減少させることができ、またＨｆＯ２膜のリーク電流も低減できる。
（実施形態７）
ところで、上記各実施形態では、２種類の波長の光を照射するランプを用いた半導体製造装置等について説明したが、図３，図４を用いて説明したように、ランプの波長を規定することで、絶縁膜の改質を行うことは可能である。
ＳｉＮ膜の場合、Ｈ−Ｎ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ、３５３ｎｍ、３９９ｎｍである。また、約２４０ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＮ膜に対して、１８０ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＣＨ膜の場合、Ｈ−Ｎ、Ｃ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ３５３ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約２６５ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＣＨ膜に対して、１８０ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＣＮＨ膜の場合には、Ｈ−Ｎ、Ｃ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ、２７４ｎｍ、３５３ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約２６５ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＣＮＨ膜に対して、２７４ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＯＣＮＨ膜の場合には、Ｈ−Ｏ、Ｈ−Ｎ、Ｃ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ、２８０ｎｍ、３５３ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約１５６から２６３ｎｍが吸収端に対応する波長であるが、ＣやＮの濃度がある数パーセント以上あることを考えて吸収端に対応する波長は１８０ｎｍ程度と考えられる。したがって、ＳｉＯＣＮＨ膜に対して、１８０ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＯＣＨ膜の場合には、Ｈ−Ｏ、Ｈ−Ｎ、Ｃ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ、２８０ｎｍ、３５３ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約１５６ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＯＣＨ膜に対して、１５６ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＯＮ膜の場合には、Ｈ−Ｏ、Ｎ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。この結合基を切断するために必要な波長は、２８０ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約２６３ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＯＮ膜に対して、２６３ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
（実施形態８）
図１７は、第一チャンバー１及び第二チャンバー２内に設けたウェハ７の位置ズレを防止する防止リング８Ａの模式的な構成図である。なお、図１７には、既述のウェハ７及びヒーター６も示している。
本発明の実施形態８に係る第一チャンバー１及び第二チャンバー２は、ウェハ７が静電気を帯びて位置ズレしようとすることを防止するものである。なお、静電気自体を除去するために防止リング８Ａを、除電リングとしてもよい。防止リング８Ａは、ヒーター６上であって、ウェハ７の周辺を囲う態様で使用される。
ここで、ランプ３から紫外光などをウェハ７に対して照射すると、これに起因してウェハ７とヒーター６との間に正負の電荷、すなわち静電気が発生する。この結果、ウェハ７とヒーター６とが相互に引き合うことになる。この状態で、所定の処理後にウェハ７をヒーター６から離すために昇降ステージを降下させると、当該静電気によってウェハ７がヒーター６に対して位置ズレする場合がある。
通常、チャンバーには、この位置ズレを検知するセンサーが設けられている。したがって、上記位置ズレが所定量以上となると、このセンサーが反応して、製造工程がストップする。これでは、継続的な処理ができなくなり、製造スループットが低下する。
そこで、上記のように、第一チャンバー１及び第二チャンバー２内に、ウェハ７がずれても上記センサーが反応しないように防止リング８Ａを設け、ウェハ７を防止リング８Ａの内壁で止められるようにしている。なお、除電リング８Ａとする場合には、少なくとも表面をポリシリコン、単結晶シリコン又はアルミニウムなどとすればよい。
なお、除電リング８Ａの形状は、図１７に示す態様に限定されず、例えば直方体、立方体などの形状としてもよい。この種の除電体は、ヒーター６上であってウェハ７の搬入／搬出に邪魔にならない位置に載置すればよい。ただし、例えば、図１８に示すように、略虹状の複数の除電リング片８Ｂとすると、除電リング片８Ｂで囲まれた位置にウェハ７が搬入されやすくなるため、ウェハ７の位置ズレが生じにくい。直方体等の除電体、除電リング片８Ｂのいずれの場合であっても、除電リング８Ａに比して、作成は容易である。
さらに、発生した静電気を除去することができれば、除電リング８Ａ等を備えることは必須ではない。たとえば、除電リング８Ａ等を備えることに代え又はこれと共に、ピン８を除電ピンとすることもできる。除電ピンは、少なくとも表面がポリシリコン、単結晶シリコン又はアルミニウムなどとすればよい。
同様に、ヒーター６等の表面に、ポリシリコン薄膜、アモーファスシリコン薄膜、ＳｉＮ薄膜、ＳｉＣ膜又はＳｉＯＣ膜を形成することもできる。薄膜の厚さは、限定的ではないが、一例としては、５００〜１００００オングストローム程度とすることができる。
例えば、ポリシリコン薄膜は、プラズマＣＶＤ法、スパッタ法又は減圧ＣＶＤ法により、例えば、３８０ＫＨｚの高周波５６２Ｗをヒーター６に印加して、基板温度表面３５０℃、圧力０．６Ｔｏｒｒ環境下で、ＳｉＨ４を１００ｃｃ／ｍｉｎ流すことで、約５０００〜１００００オングストロームの厚さのものを形成可能である。ＳｉＮ薄膜は、プラズマＣＶＤ法、スパッタ法又は減圧ＣＶＤ法により、例えば、３８０ＫＨｚの高周波５６２Ｗをヒーター６に印加して、基板温度表面３５０℃、圧力０．６Ｔｏｒｒ環境下で、ＳｉＨ４を１００ｃｃ／ｍｉｎ、ＮＨ３を５０００ｃｃ／ｍｉｎの割合で流すことで、３０００〜５０００オングストロームの厚さのものを形成可能である。
ヒーター６等の表面にＳｉＮ薄膜を形成した場合には、シリコンリッチなものを用いると、電流が流れやすくなるため、ウェハ７がヒーター６へ吸着しにくく望ましい。特に、ヒーター６等の表面にＳｉＣ膜やＳｉＯＣ膜を形成した場合には、ヒーター６又は除電リング８Ａのアルミニウム成分などがウェハ７を汚染しないようにすることができるという副次的効果を得ることもできる。
（実施形態９）
図１９〜図２１は、図８，図９に示したウェハ７の製造工程の変形例を示す図である。ここでは、Ｐチャネルトランジスタをコンプレッシブ膜とし、かつ、Ｎチャネルトランジスタにテンスル膜とする手法について説明する。
本実施形態では、まず、ウェハ７のソース領域５３及びドレイン領域５４側のトランジスタ、つまり、Ｐチャネルトランジスタに、紫外光吸収材であるところの約１００ｎｍの厚さのポリシリコン薄膜６４を形成する。この状態で、Ｐチャネルトランジスタ及びＮチャネルトランジスタに、低圧水銀のＵＶ光を、例えば、４００℃で照度１４ｍＷ／ｃｍ２で５分間照射する（図１９）。
これにより、Ｎチャネルトランジスタ側のＳｉＮ膜５７は、約１．５ＧＰａのテンスルストレスとなる。なお、紫外光吸収材の条件は、当該吸収を実現するためのバンドギャップを有していて、約４００℃という加熱に耐えられるものであれば、ポリシリコンに限定されるものではない。
つづいて、Ｐチャネルトランジスタに形成したポリシリコン薄膜６４を除去する（図２０）。これにより、Ｎチャネルトランジスタ側のＳｉＮ膜５７だけがテンスルストレスとなる。
その後、Ｎチャネルトランジスタを、厚いレジスト膜６５で覆い、イオン注入機を用いて、例えば、５×１０１５ドーズでＮ＋イオンをＰチャネルトランジスタ側のＳｉＮ膜５７の中心に打ち込む（図２１）。このとき、Ｎチャネルトランジスタ側のＳｉＮ膜５７は、レジスト膜６５によって保護されているためにストレスの変化は生じない。一方、Ｐチャネルトランジスタ側のＳｉＮ膜５７は、ストレスがコンプレッシブとなり約１ＧＰａの大きさとなる。
それから、Ｎチャネルトランジスタを覆っているレジスト膜６５を除去することで、図８に示すウェハ７となる。
（実施形態１０）
図２２は、それぞれ、図７に示す２種類のランプ３，２１を備えたランプ装置の説明図である。図７では、例えば５つのランプ３と、例えば４つのランプ２１とを取り付けた例を示した。しかし、チャンバーが小型である場合には、そこに多数のランプの取り付け位置を用意することは困難である。
そこで、チャンバーの規模等に限定されることなく、所望の絶縁膜を有する半導体デバイスを提供できるように、形状・構造を工夫した、いわばランプ３，２１を備えるランプ装置を製造した。
図２２には、ランプ装置におけるランプ３部分（以下、「ランプ３」と称する。）の短手方向の側面図とランプ３の長手方向の側面図とを示している。ランプ３は、概形が筒状の石英ガラス管２’を備えている。ランプ３の外径は６０ｍｍ程度、長手方向の長さは４５０〜５００ｍｍ程度としている。石英ガラス管２’内には、高圧Ｈｇが封入されている。また、石英ガラス管２’の外壁にはタングステンコイルなどから成る網目状の外部電極１’が巻きつけられており、石英ガラス管２’の内壁には網目状の内部電極４’が巻きつけられている。外部電極１’及び内部電極４’が網目状であるので、ランプ３の発光部からの光が外部電極１’及び内部電極４’によって遮られることなく絶縁膜まで到達する。
図２３は、図２２の示すランプ３の石英ガラス管２’の製造工程の説明図である。図２３に示すように、石英ガラス管２’は、その内壁部分となるパーツＡと、その外壁部分となるパーツＢと、パーツＡとパーツＢとの上端部をつなぐパーツＣ１と、パーツＡとパーツＢとの下端部をつなぐパーツＣ２とを用いて製造される。
パーツＣ２には、石英ガラス管２’内を真空引きし、かつ、石英ガラス管２’内に高圧Ｈｇを封入するための管Ｄが一体形成で設けられている。また、パーツＣ１，Ｃ２は、端部にアールを設けていて、上記真空引きによって生じる応力によって、石英ガラスが破損することを防止している。
石英ガラス管２’は、パーツＡをパーツＢ内に収容し、これらの上端部とパーツＣ１との境界を、ガスバーナなどを用いて溶着する。その後、パーツＡ及びパーツＢの下端部とパーツＣ２との境界を、ガスバーナなどを用いて溶着する。そして、管Ｄを通じて、石英ガラス管２’内を真空引きし、かつ、石英ガラス管２’内に高圧Ｈｇを封入する。その後、管ＤとパーツＣとの境界を、ガスバーナなどを用いて加熱して封じる。これにより、図２２に示した石英ガラス管２’が完成する。もっとも、上記製造工程は一例であり、溶着の順番等は上記内容に限定されない。
図２４は、図２３の変形例である。図２４には、パーツＡとパーツＣ１とが一体形成されているパーツＥと、パーツＢとパーツＣ２とが一体形成されているパーツＦとを示している。パーツＥ，Ｆを用いると、溶着箇所が少なくなるため、製造時間の短縮化が実現できる。
図２５には、図２２に示すランプ３の筒内に収容されるランプ２１部分（以下、「ランプ２１」と称する。）の短手方向の側面図とランプ２１の長手方向の側面図とを示している。ランプ２１は、概形が円柱状の石英ガラス管７’を備えている。ランプ２１の外径は４０ｍｍ程度、長手方向の長さは５００〜５５０ｍｍ程度としている。石英ガラス管７’内には、Ｘｅ及びＣｌ２、さらには選択的にＨｇが封入されている。石英ガラス管７’の外壁には網目状の外部電極５’が巻きつけられており、石英ガラス管７’の内壁には棒状の直径５〜７ｍｍ程度の内部電極８’が位置する。外部電極５’が網目状であるので、ランプ２１の発光部からの光が外部電極５’によって遮られることなく絶縁膜まで到達する。
図２６は、図２５に示すランプ２１の変形例を示す図である。図２６には、外部電極５’に代えて、一対の電極板３１’，３２’と、電極板３１’，３２’の配線３５’を設けている。このような構成のランプ２１も、その発光部からの光が電極板３１’，３２’によって遮られることなく絶縁膜まで到達する。
図２７は、図２２に示すランプ３の筒内に図２５に示すランプ２１を収容した状態のランプ装置を示す図である。ランプ３の外部電極１’と内部電極４’との間、及び、ランプ２１の外部電極５’と内部電極８’との間に、それぞれ、例えば１ＭＨｚの高周波をかけて放電させる。この結果、石英ガラス管７’内にＸｅ及びＣｌ２が封入されている場合には、３０８ｎｍまたは３６５ｎｍ以上の波長の紫外光が照射される。石英ガラス管７’内にＸｅ、Ｃｌ２及びＨｇが封入されている場合には、１７２ｎｍさらに３０８ｎｍ又は１８５ｎｍ及び２５６ｎｍの波長の光が照射される。もっとも、ランプ２１は、図２６に示したものを用いてもよい。
図２８（ａ）は、ランプ装置の長手方向の端部に位置するキャップｏ付近の模式的な斜視図である。図２８（ｂ）は、図２８（ａ）に示すキャップｏを受ける受け口ｅの断面図である。図２８（ｃ）は、図２８（ｂ）の下方向から見た図である。
キャップｏの外側面には、ランプ３の外部電極１’ に電気的に接続されている薄膜状の端子ｊと、ランプ２１の外部電極５’ に電気的に接続されている薄膜状の端子ｍとが取り付けられている。キャップｏの内底面には、ランプ３の内部電極４’に電気的に接続されている棒状の端子ｋと、ランプ２１の内部電極８’に電気的に接続されている棒状の端子ｌとが取り付けられている。
一方、受け口ｅの内壁面には、キャップｏが挿入されたときに端子ｊに対して接触する薄膜状の端子ａと、端子ｍに対して接触する薄膜状の端子ｄとが取り付けられている。受け口ｅの内底面には、端子ｋが挿入される端子ｂと、端子ｌが挿入される端子ｃとが取り付けられている。
端子ｂ，ｃは、スイッチｆを介して電源手段ｉに接続されている。端子ａ，ｄは、スイッチｇを介して電源手段ｉに接続されている。スイッチｆは、端子ｂ，ｃのいずれか一方が、電源手段ｉに対して選択的に電気的接続されるようにするものである。スイッチｇは、端子ａ，ｄのいずれか一方が、電源手段ｉに対して選択的に電気的接続されるようにするものである。
スイッチｆ，ｇのスイッチ制御は、制御手段ｈによってなされる。制御手段ｈは、例えば、先にランプ３から紫外線が照射されるようにするために、ランプ３に係る端子ｊ，ｋと電源手段ｉとを電気的に接続する切替信号をスイッチｆ，ｇに対して出力する。その後、所要の照射時間が経過したら、ランプ２１から紫外線が照射されるようにするために、ランプ２１に係る端子ｌ，ｍと電源手段ｉとを電気的に接続する切替信号をスイッチｆ，ｇに対して出力する。
なお、ランプ３用の電源手段とランプ２１用の電源手段とをそれぞれ用意し、各電源手段のオン／オフのタイミングを制御することで、スイッチｆ，ｇを割愛することも可能である。係る場合には、制御手段ｈからの切替信号に対応するオン／オフ制御信号を、各電源手段に出力すればよい。具体的には、まず、制御手段ｈからランプ３用の電源手段に対してオン制御信号を出力すると共に、制御手段ｈからランプ２１用の電源手段に対してオフ制御信号を出力する。その後、所要の照射時間が経過したら、制御手段ｈからランプ３用の電源手段に対してオフ制御信号を出力すると共に、制御手段ｈからランプ２１用の電源手段に対してオン制御信号を出力する。
なお、ランプ装置は、図２２等に示した態様に限定されるのでなく、例えば、図２９に示すようにランプ３とランプ２１とを長手方向に並べて配置したもの、或いは、図３０に示すように長手方向に直交する断面が半円状のものを用いてもよい。
（実施形態１１）
図３１は、本発明の実施形態１１に係るプラズマ処理装置の模式的な構成図である。図３１には、ＨＭＤＳＯガスの供給管１０２１と、Ｓｉ（ＣＨ３）３ＯＣＨ３ガスの供給管１０２２と、ＣＨ３ＯＨガスの供給管１０２３と、ＮＦ３ガスの供給管１０２４と、Ｎ２ガスの供給管１０２５と、Ｈｅガスの供給管１０２６と、Ａｒガスの供給管１０２７と、Ｏ２ガスの供給管１０２８と、Ｎ２Ｏガスの供給管１０２９とを示している。これらの各供給管１０２１〜１０２９は、バルブ１０３２及びマスフロー１０３１を介してプラズマ処理室に接続されている。
プラズマ処理室には、一対の上部電極６１及び下部電極１０６２と、各電極１０６１，１０６２に接続されている１３．５６ＭＨｚの発振器１０６３及び３８０ＫＨｚの発振器１０６４と、プラズマ処理室上部に設けられているアルミニウム板１０６５と、上部電極１０６１近傍に設けられているアルミナ絶縁体１０６６と、プラズマ処理室内のガスを排気する排気バルブ１０１４と、排気バルブ１０１４に接続されている排気ポンプ１０１５とを示している。
なお、図３１に示すプラズマ処理装置を含む、半導体製造システムは、以下のような構成とすることができる。すなわち、
（１）図１の第一チャンバー１として図２，図７，図１０のいずれかに示すチャンバーとし、第二チャンバー２として図３１に示すプラズマ処理装置とする、
（２）図６のチャンバー１５として、図２，図７，図１０のいずれかに示すチャンバーに図３１に示す特徴部分を付加的に設けたもの、換言すると、図３１に示すプラズマ処理装置に、ランプ３等を設けたものとすることができる。
つぎに、図３１に示すプラズマ処理装置による、半導体ウェハの表面処理の動作について説明する。
まず、例えばランプを備えた図３１に示すプラズマ処理装置でウェハにＳＯＤ膜を塗布し、その後、ポロジェンを飛ばす。つぎに、ウェハを加熱するために、サセプターを３５０℃程度の温度まで上昇させる。
この状態で、マスフロー１０３１制御によって、バルブ１０３２を開き、プラズマ処理室内に、ＨＭＤＳＯガスを例えば５０ｃｃ／ｍの流量で供給する。この際、プラズマ処理室内の圧力を約１．０ Ｔｏｒｒとし、かつ、発振器１０６３をオンして、上部電極１０６１に対して１３．５６ＭＨｚのパワーを５６２Ｗ印加するというプラズマ処理を実行する。プラズマ処理後には、排気ポンプ１０１５をオンし、かつ、排気バルブ１０１４を開くことで、プラズマ処理室内を排気する。
この結果、ウェハの表面には、数ｎｍの厚みのコート膜が付着される。実際に上記手法によってコート膜を形成し、大気中でこのウェハを数ヶ月放置しても、誘電率は２．３であった。このように、プラズマ処理を行うことで、ウェハの長期保管等が可能となる。
なお、上部電極１０６１に対して１３．５６ＭＨｚのパワーを５６２Ｗ印加することに代えて又はこれとともに、下部電極１０６２に対して３８０ＭＨｚのパワーを２００Ｗ印加しても、コート膜を形成することが可能である。
また、ＨＭＤＳＯガスに代えて、ＯＭＣＴＳガス、ＣＨ３ＯＨガス又は（ＣＨ３）３ＯＣＨ３Ｓｉ（トリメチルモノメトキシシラン）ガスを供給しても、コート膜を形成することが可能である。つまり、例えば、供給対象のガスは、ＣＨ３、ＳｉＯ２又はＣＦを有するガスとすることが可能である。
ここで、Ｌｏｗ−ｋ膜に水分が浸入とすることを防止できるのであれば、そのための処理はプラズマ処理に限定されるものではない。すなわち、例えば、Ｏ２イオン、Ｈ２イオン、ＣＨ３イオンなどのイオンビーム又は電子ビームを照射すれば、コート膜が形成されることはないが、コート膜と同様の効果が得られるように、Ｌｏｗ−ｋ膜の表面部分を改質できる。この種の改質処理は、ＣＭＰ後のＬｏｗ−ｋ膜に対して行うことも有効である。
また、Ｈｉｇｈ−ｋ膜の場合には、Ｏ２ガス又はＮ２Ｏガスなどを供給して、コート膜を形成すればよい。
（実施例１）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＬｏｗ−ｋ膜３３の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１のランプ３：波長が約３００ｎｍ以上７７０ｎｍ以下となる高圧水銀ランプを４灯、照度が約８ｍＷ／ｃｍ２、照射時間約４分、
第二チャンバー２の低圧水銀ランプ：波長が約１８６ｎｍ及び約２５４ｎｍとなるもの４灯、照度が約３ｍＷ／ｃｍ２、照射時間約１分、
第一チャンバー１及び第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍで、厚さが約３００ｎｍのＳｉＯＣＨ膜が形成されている。
この結果、ウェハ７の機械的強度を示すヤング率は８ＧＰａになった。誘電率は２．４になった。
（実施例２）
図６又は図１７などに示す半導体製造装置を用いて、以下の条件でＬｏｗ−ｋ膜３３の処理を経て、実際に半導体デバイスを製造した。
ランプ３：波長が約３００ｎｍ以上７７０ｎｍ以下となる高圧水銀ランプ４灯、照度が約４ｍＷ／ｃｍ２、照射時間約４分、
ランプ２１：波長が約１８６ｎｍ及び約２５４ｎｍとなる低圧水銀ランプ４灯、照度が約３ｍＷ／ｃｍ２、照射時間約１分、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約２５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍで、厚さが約３００ｎｍのＳｉＯＣＨ膜が形成されている。
この結果、ウェハ７の機械的強度を示すヤング率は８ＧＰａになった。誘電率は２．４になった。
（実施例３）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＳｉＮ膜５７の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１内のランプ３：波長が約３４１ｎｍのＩ２ランプ４灯、照度が約１３ｍＷ／ｃｍ２、照射時間約２分、
第二チャンバー２内のランプ：波長が約２８２ｎｍのＸｅＢｒランプ４灯、照度が約１３ｍＷ／ｃｍ２、照射時間約２分、
第一チャンバー１：１Ｔｏｒｒの減圧状態、温度が約４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、ＤＲＡＭが形成されていて、カバーＳｉＯ２膜上には、カバーＳｉＮ膜が約３００ｎｍの厚さで形成されている。
その結果、カバーＳｉＮ膜５７の水素濃度を低減することができ、ＤＲＡＭのゲート−ドレイン領域のリーク電流を低減でき、データリテンションタイムを長くすることができ、不良率を低減できた。
（実施例４）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＳｉＮ膜５７の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１内のランプ３：波長が約３４１ｎｍのＩ２ランプ４灯、照度が約１３ｍＷ／ｃｍ２、照射時間約２分、
第二チャンバー２内のランプ：波長が約３０８ｎｍのＸｅＣｌランプ４灯、照度が約１３ｍＷ／ｃｍ２、照射時間約２分、
第一チャンバー１：１Ｔｏｒｒの減圧状態、温度が約２５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約３５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、ＤＲＡＭが形成されていて、トランジスタにサイドウォールＳｉＮ膜が約３００ｎｍの厚さで形成されている。
半導体製造装置の処理前後の機械的強度を測定した結果、処理前には２×１０９ｄｙｎｅ／ｃｍ２の引っ張り応力であったのに対して、処理後には２×１０１０ｄｙｎｅ／ｃｍ２の引っ張り応力であった。この結果、ソース−ドレイン電流が増大した。
（実施例５）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＬｏｗ−ｋ膜３３の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１のハロゲンランプ：波長が約４００以上７７０ｎｍ以下となるもの４灯、照度が約１５ｍＷ／ｃｍ２、照射時間約２分、
第二チャンバー２の低圧水銀ランプ：波長が約１８６ｎｍ及び約２５４ｎｍとなるもの４灯、照度が約３ｍＷ／ｃｍ２、照射時間約２分、
第一チャンバー１及び第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、ＳｉＯＣＨ膜が約３００ｎｍの厚さで形成されている。
この結果、ウェハ７の機械的強度を示すヤング率は８ＧＰａになった。誘電率は２．４になった。
（実施例６）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＳＯＤ膜３３の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１内のランプ３：波長が約３０８ｎｍのＸｅＣｌランプ４灯、
照度が約１０ｍＷ／ｃｍ２、照射時間約４分、
第二チャンバー２内のランプ：波長が約１７２ｎｍのＸｅランプ４灯、照度が約４ｍＷ／ｃｍ２、照射時間約１分、
第一チャンバー１及び第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約３５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、ＳＯＤ膜３３が約３００ｎｍの厚さで形成されている。
この結果、ウェハ７の機械的強度を示すヤング率は８ＧＰａになった。誘電率は２．３になった。
（実施例７）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＨｆＯ２膜３３の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１内のランプ３：波長が約３０８ｎｍのＸｅＣｌランプ４灯、照度が約１０ｍＷ／ｃｍ２、照射時間約４分、
第二チャンバー２内のランプ：波長が約１７２ｎｍのＸｅランプ４灯、照度が約４ｍＷ／ｃｍ２、照射時間約１分、
第一チャンバー１及び第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約５００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍであり、厚さ約１ｎｍのＳｉＯ２リッチの境界層と、境界層上に形成された約５ｎｍの厚さのＨｆＯ２膜とが形成されている。
その結果、境界層中のチャージ密度を、１×１０１２／ｃｍ３に減少させることができ、またＨｆＯ２膜のリーク電流も低減できた。
（実施例８）
図６又は図１７などに示す半導体製造装置を用いて、実際に半導体デバイスを製造した。本実施例では、図１３に示すＣｕ配線層２１上に形成されたバリア絶縁膜（ＳｉＯＣ膜）２２を高密度にする例について説明する。
ランプ：波長が約２２２ｎｍであるＫｒＣｌ２ランプ４灯、照度が約４〜１５ｍＷ／ｃｍ２、照射時間約１〜２分、ウェハ７までの距離が約１０〜２０ｃｍ、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約３００〜４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍであり、図１３に示すように、Ｃｕ配線層２１上に、厚さが約３０ｎｍのバリア膜であるところのＳｉＯＣ膜２２が形成されている。
こうして改質したＳｉＯＣ膜２２に対して、約４００℃の温度で、３時間の加熱処理を行っても、ＳｉＯＣ膜２２が高密度であるので、ＳｉＯＣ膜２２からほとんどリーク電流が流れなかった。
（実施例９）
図６又は図１７などに示す半導体製造装置を用いて、実際に半導体デバイスを製造した。本実施例では、図１４に示すＣｕ配線層２１上にＬｏｗ−ｋ膜（ＳｉＯＣ膜）２２を介して形成されたバリア絶縁膜２３を開口してから堆積したＰＥ−ＣＶＤＳｉＮ膜２４を、高密度にする例について説明する。
ランプ：波長が約３０８ｎｍであるＸｅＣｌランプ４灯、照度が約４〜１５ｍＷ／ｃｍ２、照射時間約１〜２分、ウェハ７までの距離が約１０〜２０ｃｍ、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約３００〜４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍであり、図１４に示すように、基板側からＣｕ配線層２１、厚さが約３０ｎｍのＬｏｗ−ｋ膜であるところのＳｉＯＣ膜２２、バリア絶縁膜２３、ＰＥ−ＣＶＤＳｉＮ膜２４が形成されている。
こうして改質したＰＥ−ＣＶＤＳｉＮ膜２４に対して、図１５に示すように、拡散防止メタル２５，２６であるタンタル／窒化タンタル（Ｔａ／ＴａＮ）膜を形成し、ビア内にＣｕ配線層２７を形成したウェハ７に対して、約４００℃の温度で、３時間の加熱処理を行っても、ビアホールの側面を形成するＰＥ−ＣＶＤＳｉＮ２４が高密度であるので、ＳｉＯＣ膜２２に対して拡散防止メタル２５，２６内のＴａが拡散しなかった。
（実施例１０）
ところで、シャロートレンチ構造の素子分離（Shallow Trench Isolation：ＳＴＩ）領域を有するＤＲＡＭでは、ワードラインにネガティブバイアスをかけると、ゲート−ドレイン間のリーク電流が大きくなるため、データのリテンション不良が発生している。また、２５０℃のパッケージ処理を行ったときにも、これらの現象が起きることが知られている。
このような現象の原因は、カバーＳｉＮ膜中の水素が起因していることがわかってきた。この水素がゲートとドレインとの重なりあう領域のチャネル領域の禁制帯中にトラップを発生させるものと思われる。
本実施例では、図６又は図１７などに示す半導体製造装置を用いて、実際に半導体デバイスを製造した。ここでは、図１６に示すシリコンウェハ８１に形成したトランジスタ８２上のカバーＳｉＯ２膜８３を覆うカバーＰＥ−ＣＶＤＳｉＮ膜８４を、高密度にする例について説明する。
ランプ：波長が約３０８ｎｍであるＸｅＣｌランプ４灯、照度が約４〜１５ｍＷ／ｃｍ２、照射時間約１〜２分、ウェハ７までの距離が約１０〜２０ｃｍ、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約３００〜４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍであり、図１５に示すように、トランジスタ８２等が形成されている。
こうして改質した、カバーＰＥ−ＣＶＤＳｉＮ膜８４内の水素濃度を測定した結果、改質前には約３０％あったのに対して、改質後には約１０％になった。ちなみに、カバーＰＥ−ＣＶＤＳｉＮ膜８４のＣＶＤ工程での圧力を変更することによって、カバーＬＰ−ＣＶＤＳｉＮ膜に代えると、改質前には約２５％あったのに対して、改質後には約１％になった。
（実施例１１）
本実施例では、実施例４の変形例について説明する。図６又は図１７などに示す半導体製造装置を用いて、以下の条件でＨｆＯ２膜３３の処理を経て、実際に半導体デバイスを製造した。
ランプ：波長が約２８２ｎｍのＸｅＢｒランプ４灯、照度が約５〜１３ｍＷ／ｃｍ２、照射時間約３分、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約２５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、サイドウォールとなるＬＰ−ＳｉＮ膜が約３００ｎｍの厚さで形成されている。
半導体製造装置の処理前後の機械的強度を測定した結果、実施例４と同様に、処理前には２×１０９ｄｙｎｅ／ｃｍ２の引っ張り応力であったのに対して、処理後には２×１０１０ｄｙｎｅ／ｃｍ２の引っ張り応力であった。この結果、ソース−ドレイン電流が増大した。
以上、各実施形態及び実施例で説明した半導体製造装置を用いて製造した半導体デバイスは、絶縁物バリア膜の表面の空孔が密閉されていて、十分にバリア効果が高い。このため、この半導体デバイスは、小型・薄型である。このことから、この半導体デバイスは、以下のような電子機器に好適に用いることができる。
（１）液晶・プラズマ・ＥＬ（electroluminescence）などの表示装置
テレビジョン、パーソナルコンピュータなどに付帯する、液晶・プラズマ・有機ＥＬ（electroluminescence）などの表示装置には、各画素を独立的に駆動するための半導体デバイスが備えられている。
半導体デバイスには、走査信号を伝達する走査信号配線と、画像信号を伝達する画像信号線と、走査信号配線及び画像信号線に連結されていて層間絶縁膜を含む薄膜トランジスタと、薄膜トランジスタに連結されている画素電極と、走査信号配線を絶縁する絶縁膜と、薄膜トランジスタ及び画像信号線を絶縁する絶縁膜とを備えている。
薄膜トランジスタは、走査信号配線を通じて伝達される走査信号に従って、画素電極に対する、画像信号線を通じて伝達される画像信号のオン／オフを切り替えるスイッチング素子である。
表示装置は、薄型化の需要が高い。薄型液晶テレビジョン、薄型プラズマテレビジョン、薄型液晶ディスプレイなどが、その典型である。したがって、表示装置に、本発明の実施形態又は実施例の半導体デバイスを採用すると、表示装置の薄型化が可能となる。
（２）ディジタルカメラ・ディジタルスチルカメラなどの撮像装置
ディジタルカメラ・ディジタルスチルカメラなどにも、表示装置の場合と同様に、小型化・薄型化の需要が高い。特に、ディジタルカメラ等は、通常、携帯されることが多いので、本発明の実施形態又は実施例の半導体デバイスを採用して、小型化を実現するとよい。したがって、撮像装置に、本発明の実施形態又は実施例の半導体デバイスを採用すると、撮像装置の小型化が可能となる。
（３）ファクシミリ、プリンタ、スキャナなどの画像形成装置
ファクシミリ等の画像形成装置は、近年、電話などとともに、複合型のものが多い。したがって、画像形成装置はもとより、この種の複合機は、小型化が要求される。したがって、画像形成装置及びこれを含む複合機に、本発明の実施形態又は実施例の半導体デバイスを採用すると、これら画像形成装置等の小型化が可能となる。
（４）ＣＬＣ素子、発光型レーザ装置等の光学装置
例えば、ＣＤ・ＭＤ・ＤＶＤを含む光磁気記録媒体に対する情報読取等を行う光ピックアップ部には、光磁気記録媒体からの光を電気信号に光電変換素子と、光電変換素子によって変換された光信号を転送するための薄膜トランジスタとを備える半導体デバイスが備えられている。したがって、光学装置に、本発明の実施形態又は実施例の半導体デバイスを採用すると、これら光学装置の小型化が可能となる。
以上、種々の電子機器装置について例示したが、半導体デバイスを有する電子機器装置であれば、上記例示したものに限定されるものではない。したがって、例えば、携帯電話機などの通信装置、パーソナルコンピュータなどの情報処理装置に内蔵されている或いは着脱可能なメモリも、本発明の実施形態又は実施例の電子機器装置に含まれる。
本発明の実施形態１の半導体製造装置の模式的な構成図である。 図１の第一チャンバー１の模式的な構成図である。 照射光の波長と物質の結合エネルギーとの関係を示す図である。 照射光の波長と吸収端と結合エネルギーとの関係を示す図である。 図２に示すウェハ７の一部の模式的な断面図である。 本発明の実施形態２の半導体製造装置の模式的な構成図である。 図６のチャンバー１５の模式的な構成図である。 図２に示すウェハ７の一部の模式的な断面図である。 図８に示すウェハ７のＳｉＮ膜５７の一部除去後の模式的な断面図である。 本発明の実施形態４の第一チャンバー１の模式的な構成図である。 本発明の実施形態５の半導体製造装置の模式的な構成図である。 本発明の実施形態６の半導体デバイスとなるウェハ７の一部の模式的な断面図である。 本発明の実施例の半導体デバイスの一部の断面図である。 本発明の実施例の半導体デバイスの一部の断面図である。 本発明の実施例の半導体デバイスの一部の断面図である。 本発明の実施例の半導体デバイスの一部の断面図である。 第一チャンバー１及び第二チャンバー２内に設けたウェハ７の位置ズレを防止する防止リング８Ａの模式的な構成図である。 図１７の変形例を示す図である。 図８，図９に示したウェハ７の製造工程の変形例を示す図である。 図８，図９に示したウェハ７の製造工程の変形例を示す図である。 図８，図９に示したウェハ７の製造工程の変形例を示す図である。 図７に示す２種類のランプ３，２１を備えたランプ装置の説明図である。 図２２の示すランプ３の石英ガラス管２’の製造工程の説明図である。 図２３の変形例である。 図２２に示すランプ３の筒内に収容されるランプ２１の短手方向の側面図とランプ２１の長手方向の側面図とである。 図２５に示すランプ２１の変形例を示す図である。 図２２に示すランプ３の筒内に図２５に示すランプ２１を収容した状態のランプ装置を示す図である。 ランプ装置の長手方向の端部に位置するキャップｏ付近の模式的な斜視図及び底面図、キャップｏを受ける受け口ｅの断面図である。 図２２の変形例を示す図である。 図２２の変形例を示す図である。 本発明の実施形態１１に係るプラズマ処理装置の模式的な構成図である。
符号の説明
１ 第一チャンバー
２ 第二チャンバー
３ ランプ
４ 石英パイプ
５ 不活性ガス
７ ウェハ
６ ヒーター
８ ピン
９ 受光センサー
１１ 配管
１２ 配管
１３ マスフロー
１４ バルブ
４１ フープ
４２ ウェハアライメント
４３ ロードロックチャンバー
４４ トランスファーチャンバー

Claims (7)

  1. 紫外線を照射することによって低誘電率膜をアニールする手段と、
    前記アニール後の低誘電率膜の誘電率以上の物質に触れさせることなく当該低誘電率膜の改質処理を行う手段とを備える半導体製造装置。
  2. 前記改質処理は、前記低誘電率膜を非親水性とする処理である、請求項１記載の半導体製造装置。
  3. 前記改質処理は、プラズマ照射、電子ビーム照射、イオンビーム照射のいずれかを含む、請求項１又は２記載の半導体製造装置。
  4. 前記改質処理を、ＣＨ３、ＳｉＯ２又はＣＦを有するガス雰囲気下で行う請求項１から３のいずれか記載の半導体製造装置。
  5. 前記改質処理は、前記低誘電率膜に対してバイアス電圧を印加する処理を含む、請求項１から４のいずれか記載の半導体製造装置。
  6. 紫外線を照射することによって低誘電率膜をアニールする工程と、
    前記アニール後の低誘電率膜を水分に触れさせることなく少なくとも当該低誘電率膜の改質処理を行う工程とを含む半導体製造方法。
  7. 請求項６に示す半導体製造方法によって製造された半導体デバイスを備える電子機器。
JP2007549757A 2006-08-11 2007-08-06 半導体製造装置及び半導体製造方法 Withdrawn JPWO2008018419A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006220459 2006-08-11
JP2006220459 2006-08-11
PCT/JP2007/065388 WO2008018419A1 (en) 2006-08-11 2007-08-06 Semiconductor manufacturing apparatus and semiconductor manufacturing method

Publications (1)

Publication Number Publication Date
JPWO2008018419A1 true JPWO2008018419A1 (ja) 2009-12-24

Family

ID=39032949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007549757A Withdrawn JPWO2008018419A1 (ja) 2006-08-11 2007-08-06 半導体製造装置及び半導体製造方法

Country Status (3)

Country Link
JP (1) JPWO2008018419A1 (ja)
TW (1) TW200809968A (ja)
WO (1) WO2008018419A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053132A1 (ja) * 2010-10-22 2012-04-26 パナソニック株式会社 半導体製造装置、膜の製造方法及び半導体装置の製造方法
JP6711673B2 (ja) * 2016-04-06 2020-06-17 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064839A (ja) * 1996-08-23 1998-03-06 Sony Corp 酸化物の処理方法
JP3990920B2 (ja) * 2001-03-13 2007-10-17 東京エレクトロン株式会社 膜形成方法及び膜形成装置
US6756085B2 (en) * 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials

Also Published As

Publication number Publication date
TW200809968A (en) 2008-02-16
WO2008018419A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
KR101060825B1 (ko) 반도체 제조 장치 및 제조 방법
TWI221645B (en) Method of manufacturing a semiconductor device
JP2009016672A (ja) 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。
WO2002059956A1 (fr) Procede de fabrication d'un materiau de dispositif electronique
KR100825778B1 (ko) 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법
JP2009513000A (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
KR102305536B1 (ko) 배선 구조를 위한 패시베이션 보호물을 형성하기 위한 방법들
TW201543572A (zh) 用於在薄膜堆疊中精確置入氮的氨環境中之毫秒退火
KR102141670B1 (ko) 저온 경화 모듈러스 강화
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
JPWO2009054232A1 (ja) 半導体製造装置、半導体製造方法及び電子機器
JPWO2008018419A1 (ja) 半導体製造装置及び半導体製造方法
JP2007324170A (ja) 照射装置及び照射装置を用いた半導体製造装置
JP5508701B2 (ja) 半導体処理装置及び処理方法
JPWO2007043205A1 (ja) 照射装置、照射方法及び半導体デバイス
TWI839600B (zh) 低溫無蒸汽氧化物間隙填充
JP2007214156A (ja) 半導体デバイス
JP2009033028A (ja) 半導体製造装置、半導体製造方法及び電子機器
JP2001127280A (ja) 半導体装置の製造方法及びｐチャネル型半導体装置の製造方法
JP2008091469A (ja) 半導体製造装置、半導体製造方法及び電子機器
CN112397372B (zh) 半导体器件的制作方法、半导体器件及其处理装置
JP4964736B2 (ja) プラズマ処理装置
JPH11233508A (ja) 絶縁膜の形成方法
JP5427280B2 (ja) 撮像装置の製造方法
JP2009224527A (ja) 半導体デバイス、半導体製造装置及び半導体製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101102