WO2012053132A1 - 半導体製造装置、膜の製造方法及び半導体装置の製造方法 - Google Patents

半導体製造装置、膜の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2012053132A1
WO2012053132A1 PCT/JP2011/003273 JP2011003273W WO2012053132A1 WO 2012053132 A1 WO2012053132 A1 WO 2012053132A1 JP 2011003273 W JP2011003273 W JP 2011003273W WO 2012053132 A1 WO2012053132 A1 WO 2012053132A1
Authority
WO
WIPO (PCT)
Prior art keywords
illuminance
wavelength
wavelength region
ultraviolet
lamp
Prior art date
Application number
PCT/JP2011/003273
Other languages
English (en)
French (fr)
Inventor
晃太郎 野村
筒江　誠
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012053132A1 publication Critical patent/WO2012053132A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Abstract

　半導体製造装置は、基板（１０２）を保持する支持台（１０３）と、支持台（１０３）に保持された基板（１０２）に紫外線を照射する紫外線ランプ部（１０６）と、紫外線の照度を測定する紫外線照度測定器（１１０）と、紫外線ランプ部（１０６）の照度を調整する紫外線ランプ電力調整ユニット（１１２）とを備える。紫外線は、第１波長域の紫外線及び第１波長域とは異なる第２波長域の紫外線を含む。紫外線照度測定器（１１０）は、第１波長域の紫外線及び第２波長域の紫外線の照度をそれぞれ測定し、紫外線ランプ電力調整ユニット（１１２）は、第１波長域の紫外線及び第２波長域の紫外線の照度をそれぞれ制御する。

Description

半導体製造装置、膜の製造方法及び半導体装置の製造方法
　本開示は、銅等からなる金属配線及び低誘電率の層間絶縁膜を備えた半導体装置の製造装置、膜の形成方法及び半導体装置の製造方法に関する。
　近年、半導体集積回路の高集積化に伴って配線パターンが高密度化し、配線間に生じる寄生容量が増大してきている。寄生容量が増大すると信号の配線遅延が生じるので、高速動作が必要な半導体集積回路においては、配線間の寄生容量の低減が重要課題となっている。現在、配線間の寄生容量を低減させるためには、配線間及び層間絶縁膜の比誘電率を低減することが行なわれている。
　従来、配線間の絶縁膜には、シリコン酸化膜（ＳｉＯ2 ）（比誘電率３．９～４．２）、フッ素（Ｆ）を含有するＳｉＯ2 膜（比誘電率３．５～３．８）が多用されてきた。また、一部の半導体集積回路においては、従来のＳｉＯ2 膜に比べて比誘電率を低減できる配線間の絶縁膜として、比誘電率が３以下の炭素含有シリコン酸化膜（ＳｉＯＣ）が用いられている。
　更に、現在では、ポロジェンを利用したＳｉＯＣ膜の多孔質化により、比誘電率が２．６以下と極めて低誘電率である絶縁膜の形成が可能となっている（特許文献１）。このような多孔質膜の形成には、一般的に、ポロジェンを含む膜を堆積した後、当該膜に対する紫外線照射（ＵＶキュア）処理により膜中のポロジェンを脱離させる。これによって膜を多孔質化し、比誘電率が２．６以下の極低誘電率な膜を実現する（特許文献２）。ＵＶキュア手法には、一般的に波長λ１００～４００ｎｍのＵＶ光が有効である。また、ＵＶキュアランプとしては、波長λ＝１８５ｎｍ，２５４ｎｍ，３６５ｎｍの光を発光できる水銀ランプ、エキシマレーザーランプ等を用いる。
　尚、比誘電率低下のための膜の多孔質化は機械的強度を低下させるが、ＵＶキュアは膜の機械的強度を向上させる効果を有する。従って、ＵＶキュア処理により膜の低誘電率化と高強度化との両立が可能となる。
　現在、以上のような低誘電率膜を配線間の絶縁膜として用いた半導体装置が提案されている。但し、このような低誘電率膜について、ＵＶキュア起因の膜質異常が生じる場合がある。具体的には、ＵＶキュア後のＳｉＯＣ膜中に―Ｓｉ－Ｈ基及び－Ｓｉ－ＯＨ基が形成され、ＳｉＯＣ膜が吸湿・酸化して、比誘電率の上昇が起こる。これに対しては、酸素を含む雰囲気（２５ｐｐｍ～１００００ｐｐｍ）下においてＳｉＯＣ膜をＵＶキュアする方法が提案されている（特許文献２）。
　図９は、一般的なＳｉＯＣ膜を配線間の絶縁膜として用いた半導体装置について、配線構造を例示する図である。
　このような構造を形成するためには、まず、シリコンからなる基板（図示省略）上に、膜厚１２５ｎｍでありポロジェンを含むＳｉＯＣ膜を形成する。次に、当該膜をＵＶキュア処理することにより、膜中からポロジェンを脱離させて膜中に空孔を形成し、空孔を含む第１の絶縁膜１１とする。この際、酸素を含む雰囲気（２５ｐｐｍ～１００００ｐｐｍ）下でＵＶキュア処理を行なうことにより、第１の絶縁膜１１の吸湿・酸化を抑制している。次に、第１の絶縁膜１１上に、空孔を含まないＳｉＯＣ－ｃａｐ膜からなる第２の絶縁膜１２を膜厚８５ｎｍに形成する。
　その後、第１の絶縁膜１１及び第２の絶縁膜１２に、配線溝１３を形成する。次に、配線溝１３の側壁及び底面を覆う窒化タンタル（ＴａＮ）からなるバリアメタル１４ａ及びその内側を埋め込む銅（Ｃｕ）からなる導電膜１４ｂを堆積した後、配線溝１３からはみ出す部分をＣＭＰ（Chemical Mechanical Polishing ）により除去して第１の金属配線１４を形成する。
　次に、第１の金属配線１４上及び第２の絶縁膜１２上を覆う第３の絶縁膜１５を膜厚４０ｎｍに形成する。第３の絶縁膜１５は、炭化シリコン（ＳｉＣ）からなり、金属拡散防止膜としての機能を果たす。その更に上に、空孔を含むＳｉＯＣ膜からなる膜厚１２５ｎｍの第４の絶縁膜１６と、空孔を含まないＳｉＯＣ－ｃａｐ膜からなる膜厚８５ｎｍの第５の絶縁膜１７を順次形成する。これらの形成は、第１の絶縁膜１１及び第２の絶縁膜１２と同様に行なう。
　次に、マスクの形成及びドライエッチングにより、第３の絶縁膜１５、第４の絶縁膜１６及び第５の絶縁膜１７を貫通して第１の金属配線１４に達するスルーホール１８ａと、当該スルーホールに接続した配線溝１８ｂを形成する。
　次に、スルーホール１８ａ及び配線溝１８ｂの側壁及び底面を覆い且つＴａＮからなるバリアメタル１９ａ及びその内側を埋め込むＣｕからなる導電膜１９ｂを堆積した後、余分な部分をＣＭＰ法により除去して第２の金属配線１９を形成する。以上により、一般的なＳｉＯＣ膜を配線間の絶縁膜として用いた半導体装置の配線構造が形成される。
特開２００７－２０４８５０号公報 特開２００９－９４５０３号公報
　しかしながら、ＵＶキュア処理を行なうＳｉＯＣ膜を層間膜として使用する配線構造において、製造歩留りの低下（ＳｉＯＣ膜と、その上層・下層との界面における剥離、デバイス特性異常（タイミング不良）が増加している。
　そこで、本開示の技術の目的は、低誘電率膜に覆われた金属配線を有する半導体装置において、層間絶縁膜に安定した比誘電率と機械的強度とを与えることができ、より高性能な配線構造をより高歩留りに製造できる半導体装置、膜の製造方法及び半導体装置の製造方法を提供することである。
　前記の目的を達成するために、本願発明者等は種々の検討を行ない、以下のことに着目した。
　ＳｉＯＣ膜の形成工程において、複数の波長のＵＶ光が含まれる水銀ランプ等を使用する場合、ポロジェンの脱離に作用する波長と、膜の機械的強度向上に寄与する波長が異なる。従って、照射されるＵＶ光について、波長毎の照度分布が変動すると、形成される層間膜の特性が変動する。ランプを長期間使用すると照度が低下し、その低下量は波長毎に異なるので、形成される層間膜の特性に変動が生じることになる。
　この結果、波長毎の照度分布がばらついた状態のＵＶ光によってＵＶキュアされたＳｉＯＣ膜は、所望の比誘電率、機械的強度（弾性率）を持たない場合がある。このような場合、ＳｉＯＣ膜の機械的強度不足が原因となる界面剥離、比誘電率異常が原因となるデバイス特性異常等が生じる。つまり、層間膜に対してＵＶキュア処理を行なう場合、ＵＶ光源の波長毎の照度分布ばらつきに起因して、歩留り低下（ＳｉＯＣ膜と、その上層・下層との界面における剥離）、デバイス特性異常（タイミング不良）が生じている。
　以上の知見に基づいて、本願発明者等は、前記の目的を達成するために、層間膜の形成に際してＵＶ光の照度分布を制御し、これによって層間膜の特性変動を抑制することを着想した。
　具体的に、本開示の半導体製造装置は、基板を保持する支持台と、支持台に保持された基板に紫外線を照射する紫外線ランプ部と、紫外線の照度を測定する紫外線照度測定器と、紫外線ランプ部の照度を調整する紫外線ランプ電力調整ユニットとを備え、紫外線は、第１波長域の紫外線及び第１波長域とは異なる第２波長域の紫外線を含み、紫外線照度測定器は、第１波長域の紫外線及び第２波長域の紫外線の照度をそれぞれ測定し、紫外線ランプ電力調整ユニットは、第１波長域の紫外線及び第２波長域の紫外線の照度をそれぞれ制御する。
　このような半導体製造装置によると、紫外線ランプ部から照射される紫外線について、第１波長域の紫外線及び第２波長域の紫外線の照度を制御することにより、形成される膜の特性変動（比誘電率異常、機械的強度異常等）を抑制することができる。これにより、絶縁膜の機械的強度の不足が原因となる界面剥離を抑制すると共に、ＣＭＰ時のエロージョンを低減することができ、歩留りが向上する。また、比誘電率の異常が原因となるデバイス特性異常を抑制することができるので、デバイスの高性能化のために有効である。
　更に、層間膜の比誘電率のばらつき幅を抑制できるので、配線におけるＲＣ負荷の変動が小さくなり、設計マージンを抑制することができる。このことは、デバイス性能及び歩留り向上に大きな効果がある。
　尚、紫外線ランプ電力調整ユニットは、第１波長域の紫外線及び第２波長域の紫外線の照度をそれぞれ制御することにより、第１波長域の紫外線及び第２波長域の紫外線の照度比を一定に保つのであっても良い。
　照度比を一定に保つことにより、形成される膜の特性変動を抑制することができる。
　また、紫外線ランプ部は、第１波長域の紫外線を照射する第１のランプと、第２波長域の紫外線を照射する第２のランプとを備えていても良い。
　このようにすると、第１波長域の紫外線の照度と第２波長域の紫外線の照度とをそれぞれ制御することができる。
　また、紫外線ランプ部は、第１波長域の紫外線及び第２波長域の紫外線を共に照射する第３のランプを更に備えていても良い。
　このようにすると、例えば、主となる紫外光源として第３のランプを用い、第３のランプにおける波長分布の変動を第１のランプ及び第２のランプによって補正することができる。
　尚、複数のランプを用いて各波長域における照度の変動を補正することにより、ランプの交換頻度を大幅に低減することができるので、ランプのコスト削減及び装置の停止期間の短縮が実現し、製造コストを低減することができる。
　また、第１波長域の紫外線の照度は、第１波長域における照度積分値であり、第２波長域の紫外線の照度は、第２波長域における照度積分値であっても良い。
　ブロードバンド波長タイプの（つまり広い波長分布の紫外線を照射する）紫外光源を用いる場合、それぞれの照度としては、このようにしても良い。
　また、第１波長域は、２００ｎｍ以上で且つ２８０ｎｍ以下であり、第２波長域は、３１５ｎｍ以上で且つ４００ｎｍ以下であり、紫外線ランプ電力調整ユニットは、第２波長域の紫外線の照度に対する第１波長域の紫外線の照度の比を、０．３７以上で且つ１．６１以下に制御しても良い。
　第１波長域及び第２波長域の具体例と、各波長域の紫外線の照度に関する具体的な制御の仕方の例として、このようにしても良い。
　また、第１波長域の紫外線の照度を、波長２５４ｎｍにおける照度とし、第２波長域の紫外線の照度を、波長３６５ｎｍにおける照度とするとき、紫外線ランプ電力調整ユニットは、第２波長域の紫外線の照度に対する第１波長域の紫外線の照度の比を、０．０４以上で且つ０．４３以下に制御しても良い。
　単一波長タイプの紫外光源を用いる場合の具体例として、このようにしても良い。
　また、紫外線照度測定器によって測定された第１波長域の紫外線及び第２波長域の紫外線のそれぞれの照度に基づいて、第１波長域の紫外線と第２波長域の紫外線の照度比を算出する照度演算器を備えていても良い。
　また、照度演算器は、紫外線ランプ電力調整ユニットに対して、第１のランプ及び第２のランプの電力値を入力するのであっても良い。
　第１波長域の紫外線と第２波長域の紫外線の照度比を制御するために、このようにしても良い。
　次に、本開示の絶縁膜の形成方法は、基板上に、ポロジェンを含む膜を形成する工程（ａ）と、ポロジェンを含む膜に、第１波長域の紫外線と、第１波長域とは異なる第２波長域の紫外線とを含む紫外線を照射して絶縁膜を得る工程（ｂ）と、工程（ｂ）と同時又は工程（ｂ）の前に、ポロジェンを含む膜に照射する第１波長域の紫外線及び第２波長域の紫外線の照度をそれぞれ計測し且つ制御する工程（ｃ）とを備える。
　このようにすると、第１波長域の紫外線及び第２波長域の紫外線の照度が制御されているので、形成される絶縁膜における特性変動を抑制することができる。これにより、半導体製造装置に関して説明したのと同様に、デバイス性能向上、歩留り向上、製造コストの削減等が可能となる。
　ここで、工程（ｂ）と同時に工程（ｃ）を行なうには、ポロジェンを含む膜に対する紫外線の照射を行ないながら、それぞれの波長域における照度を制御する。この場合、照射中に照度が変動したとしても対応可能である。また、基板を装置に搬入する前に照度の設定を行なうことが不要になるので、スループットを向上できる。
　これに対し、工程（ｂ）よりも前に工程（ｃ）を行なうには、第１波長域の紫外線及び第２波長域の紫外線の照度を予め設定した後に、ポロジェンを含む膜に対する紫外線の照射を行なうことになる。
　また、工程（ｃ）において、第１波長域の紫外線と、第２波長域の紫外線との照度比が一定になるように制御しても良い。
　照度比を一定に保つことにより、形成される膜の特性変動を抑制することができる。
　第１波長域の紫外線の照度は、第１波長域における照度積分値であり、第２波長域の紫外線の照度は、第２波長域における照度積分値であっても良い。
　また、第１波長域は、２００ｎｍ以上で且つ２８０ｎｍ以下であり、第２波長域は、３１５ｎｍ以上で且つ４００ｎｍ以下であり、工程（ｃ）において、第２波長域の紫外線の照度に対する第１波長域の紫外線の照度の比を、０．３７以上で且つ１．６１以下に制御しても良い。
　ブロードバンド波長タイプの紫外光源を用いる場合の具体例として、このようにしても良い。
　また、第１波長域の紫外線の照度を、波長２５４ｎｍにおける照度とし、第２波長域の紫外線の照度を、波長３６５ｎｍにおける照度とするとき、工程（ｃ）において、第２波長域の紫外線の照度に対する第１波長域の紫外線の照度の比を、０．０４以上で且つ０．４３以下に制御しても良い。
　単一波長タイプの紫外光源を用いる場合の具体例として、このようにしても良い。
　また、ポロジェンを含む膜は、炭素含有シリコン酸化膜からなるのであっても良い。
　次に、本開示の半導体装置の製造方法は、基板上に、ポロジェンを含む膜を形成する工程（ａ）と、紫外線を照射することにより、ポロジェンを含む膜を改質して第１の絶縁膜を得る工程（ｂ）と、第１の絶縁膜上に、第２の絶縁膜を形成する工程（ｃ）と、第２の絶縁膜を貫通し且つ第１の絶縁膜の一部を除去するように溝パターンを形成する工程（ｄ）と、溝パターン内に導電膜を埋め込むことにより配線を形成する工程（ｅ）とを備え、紫外線は、第１波長域の紫外線及び第１波長域とは異なる第２波長域の紫外線を含み、工程（ｂ）の前又は工程（ｂ）と同時に、ポロジェンを含む膜に照射する第１波長域の紫外線及び第２波長域の紫外線の照度をそれぞれ計測し且つ制御する工程（ｆ）を更に備える。
　このようにすると、特性変動を抑制しながら第１の絶縁膜を形成することができる。
　尚、工程（ｆ）において、第１波長域の紫外線と第２波長域の紫外線との照度比が一定になるように制御しても良い。
　照度比を一定に保つことにより、形成される膜の特性変動を抑制することができる。
　これらのことにより、半導体製造装置に関して説明したのと同様に、半導体装置のデバイス性能向上、歩留り向上、製造コストの削減等が可能となる。
　本開示の半導体製造装置、膜の形成方法及び半導体装置の製造方法によると、層間膜の特性異常を抑制することができ、これにより、デバイス性能向上、歩留り向上、製造コストの削減等が可能となる。
図１（ａ）及び（ｂ）は、ＵＶキュアを伴う絶縁膜の形成において、ＵＶランプが照射するＵＶＣ波長光とＵＶＡ波長光の照度比と、比誘電率・機械的強度との関係をそれぞれ示す。 図２（ａ）及び（ｂ）は、ＵＶキュアを伴う絶縁膜の形成において、ＵＶランプが照射する第１波長光（波長２５４ｎｍ）と第２波長光（波長３６５ｎｍ）との照度比と、比誘電率・機械的強度との関係をそれぞれ示す。 図３は、本開示の第１の実施形態における例示的半導体製造装置を模式的に示す図である。 図４は、本開示の各実施形態における膜の形成方法の一例を示すフローチャートである。 図５は、本開示の各実施形態における膜の形成方法の他の例を示すフローチャートである。 図６は、本開示の各実施形態における半導体装置の構造を模式的に示す図である。 図７（ａ）～（ｄ）は、本開示の各実施形態における半導体装置の製造法を説明する図である。 図８（ａ）～（ｃ）は、図７（ｄ）に続いて、本開示の各実施形態における半導体装置の製造法を説明する図である。 図９は、背景技術の半導体装置の構造を模式的に示す図である。 図１０は、本開示の第２の実施形態における例示的半導体製造装置を模式的に示す図である。
　以下に、本開示の各実施形態について説明する。初めに、ポロジェンを含む材料膜のＵＶキュアに用いるランプと、ＵＶキュアによって形成される絶縁膜の特性に関して説明する。
　ＵＶキュア処理に用いられるランプの照度は、ランプを長期間使用すると低下する。この原因としては、光源に使用している材料の劣化と、光源を覆うガラスの欠陥とが挙げられる。
　ランプが発光する際には、光を出すために、光源材料がエネルギー状態の変化、つまり、励起状態と基底状態との間の変化を繰り返す。このサイクルは完全な可逆反応ではないので、光学材料の一部の成分は励起状態から基の基底状態に戻ることができず、発光に寄与しない不純物成分になる。これが光源材料の劣化である。このようなことから、長時間ランプを使用した場合、徐々に照度が低下して行く。
　ガラスの欠陥についても、同様に、ランプを長期間使用した場合に生じる。例えば、石英ガラスはＳｉ－Ｏ結合により構成されている。石英ガラスに紫外線が長時間当たると、Ｓｉ－Ｏ結合が開裂し、ダングリングボンドが生成する。ダングリングボンドは紫外線を吸収するので、ランプの照度を低下させる。
　加えて、ランプの照度低下は、波長毎に異なる。長時間使用した場合、短波長成分であるＵＶＣの方が、ＵＶＡよりも照度低下が大きい。この原因は、ランプの電極を覆う石英壁内壁に付着した電極材料が、ランプＵＶを吸収することである。ランプの電極材料は、ランプの点灯によって削られ、イオン化する。イオン化した電極材料は、電極を覆う石英管内壁に蒸着される。石英管内壁に蒸着された電極材料は、紫外線の吸収層として働き、より短波長のＵＶＣを吸収しやすい。従って、長時間使用したランプでは、ＵＶＣ／ＵＶＡ比が低下することになる。波長２５４ｎｍと、波長３６５ｎｍとの照度比についても同様であり、長時間使用したランプでは、波長２５４ｎｍ／波長３６５ｎｍ比が低下する。
　このように、ＵＶランプを長期間使用すると照度低下が必ず起る。更に、水銀ランプ等のように複数の波長が含まれる場合、通常、照度の劣化量は波長毎に異なる。
　また、ＵＶキュアの波長特性として、例えばＳｉＯＣのＵＶキュア処理においても、ポロジェン脱離に作用する波長と、膜の機械的強度向上に寄与する波長とは異なっている。
　これらのことから、複数の波長のＵＶ光を発光する水銀ランプ等をＵＶキュアに使用する場合、ランプの使用時間が長くなると、形成される絶縁膜の特性が変動することになる。
　ＵＶランプとしては、例えば、波長２００ｎｍ以上で且つ２８０ｎｍ以下のＵＶＣ波長光と、波長３１５ｎｍ以上で且つ４００ｎｍ以下のＵＶＡ波長光とを含むＵＶ光を照射するランプが用いられる。また、以下において、波長２００ｎｍ以上で且つ２８０ｎｍ以下の照度積分値をＵＶＣ波長光の照度とし、波長３１５ｎｍ以上で且つ４００ｎｍ以下の照度積分値をＵＶＡ波長光の照度とするとき、これらの照度比をＵＶＣ／ＵＶＡ波長照度比と呼ぶ。
　図１（ａ）及び（ｂ）は、ＵＶＣ／ＵＶＡ波長照度比と、比誘電率ｋ（単位無し）・機械的強度Ｅ（ＧＰａ）との関係をそれぞれ示している。ランプを長期間使用すると、ＵＶＣ波長光の照度の方が速く低下するので、ＵＶＣ／ＵＶＡ波長照度比は低下する。この場合、比誘電率及び機械的強度は、いずれも低下し、所望の比誘電率及び機械的強度（弾性率）を有していないＳｉＯＣ膜が形成されてしまう。この結果、機械的強度の不足による界面剥離（ＳｉＯＣ膜と、その上層・下層との界面における剥離）が発生し、歩留りが低下する。また、比誘電率の異常によるデバイス特性の異常（タイミング不良）等が発生（増加）する。
　比誘電率が２．２以上で且つ２．７以下であると共に機械的強度が５ＧＰａ以上で且つ１１ＧＰａ以下である所望のＳｉＯＣ膜を形成するためには、ＵＶＣ／ＵＶＡ波長照度比は０．３７以上で且つ１．６１以下であることが望ましい。
　例えば、ＵＶＣ／ＵＶＡ波長照度比が０．３７よりも小さい状態のランプによりキュア処理を行なった場合、比誘電率が２．２よりも小さく且つ機械的強度が５ＧＰａよりも小さくなる。この結果、界面剥がれによる歩留り低下及びタイミング不良によるデバイス異常が発生する。また、ＵＶＣ／ＵＶＡ波長照度比が１．６１よりも大きい状態のランプによりキュア処理を行なった場合、比誘電率が２．７よりも大きく且つ機械的強度が１１ＧＰａよりも大きくなる。この結果、層間容量の増大により、デバイスの低速化を引き起こす。
　また、ＵＶランプの他の例として、第１波長光（例として波長２５４ｎｍ）と、第２波長光（例として波長３６５ｎｍ）のＵＶ光を含むＵＶ光を照射するランプを考える。この場合について、図２（ａ）及び（ｂ）に、第１波長光／第２波長光照度比と、比誘電率ｋ・機械的強度Ｅとの関係をそれぞれ示す。ランプを長期間使用すると、波長の短い第１波長光の照度の方が速く低下するので、第１波長光／第２波長光照度比は低下する。この場合も、比誘電率及び機械的強度がいずれも低下し、歩留り低下、デバイス特性異常が発生（増加）することになる。
　比誘電率が２．２以上で且つ２．７以下であると共に機械的強度が５ＧＰａ以上で且つ１１ＧＰａ以下である所望のＳｉＯＣ膜を形成するためには、第１波長光／第２波長光照度比は０．０４以上で且つ０．４３以下であることが望ましい。
　例えば、第１波長光／第２波長光照度比が０．０４よりも小さい状態のランプによりキュア処理を行なった場合、比誘電率が２．２よりも小さく且つ機械的強度が５ＧＰａよりも小さくなる。この結果、界面剥がれによる歩留り低下及びタイミング不良によるデバイス異常が発生する。また、第１波長光／第２波長光照度比が０．４３よりも大きい状態のランプによりキュア処理を行なった場合、比誘電率が２．７よりも大きく且つ機械的強度が１１ＧＰａよりも大きくなる。この結果、層間容量の増大により、デバイスの低速化を引き起こす。
　以上に基づき、ＵＶキュアに用いるＵＶ光の波長毎の照度比を一定に制御することにより歩留り低下、デバイス特性異常を抑制することについて、以下に説明する。
　　――半導体製造装置――
　　（第１の実施形態）
　以下、第１の実施形態の半導体製造装置について、図面を参照しながら説明する。図３は、本実施形態の例示的半導体製造装置１００について模式的に示す図である。半導体製造装置１００は、処理を行なうチャンバ１０１内に、基板１０２を保持する支持台１０３と、基板１０２にＵＶ光（紫外線）を照射するためのＵＶランプ部１０６とを備え、ＵＶ（紫外線）照射装置としての機能を有する。ＵＶランプ部１０６には、主ランプ１０７、第１補助ランプ１０８及び第２補助ランプ１０９が備えられ、それぞれ異なる波長分布のＵＶ光を照射する。また、支持台１０３は、基板１０２の温度を制御するための温度制御機能を有する。
　チャンバ１０１には、チャンバ１０１内を真空にするための排気口１０４と、チャンバ１０１内の圧力を維持するためのガス導入口１０５と、ＵＶ照度測定用の受光素子１１０ａとが備えられている。
　更に、半導体製造装置１００は、ＵＶ照度測定器１１０と、照度演算器１１１と、ランプ電力調整ユニット１１２とを備える。ＵＶ照度測定器１１０は、受光素子１１０ａを用いてチャンバ１０１内における各波長域の照度測定を行なう。照度演算器１１１は、ＵＶ照度測定器１１０の測定結果を基に波長の異なる紫外線の照度比を計算し、ランプ電力調整ユニット１１２に電力値を指示する。ランプ電力調整ユニット１１２は、当該指示に基づいて、ＵＶランプ部１０６の各ランプ１０７～１０９（主ランプ１０７、第１補助ランプ１０８及び第２補助ランプ１０９）に電力を供給する。
　半導体製造装置１００の主ランプ１０７は、ＵＶＡ波長光（波長が３１５ｎｍ以上で且つ４００ｎｍ以下）及びＵＶＣ波長光（波長が２００ｎｍ以上で且つ２８０ｎｍ以下）を共に照射可能なランプである。尚、ブロードバンド波長タイプ（広い波長分布の紫外線を照射するランプ）、単一波長タイプのいずれであっても良い。例えば、超高圧水銀ランプ、高圧水銀ランプ、低圧水銀ランプ、キセノンランプ、エキシマレーザーランプ（Ｘｅ系、Ａｒ系、Ｋｒ系、ＸｅＣｌ系、ＫｒＣｌ系）等が使用できる。
　また、第１補助ランプ１０８はＵＶＡ波長光を照射する補助ＵＶＡ波長ランプであり、例えば、超高圧水銀ランプ、高圧水銀ランプ、キセノンランプ、エキシマレーザーランプ（ＸｅＣｌ系）等が使用できる。更に、第２補助ランプ１０９はＵＶＣ波長光照射する補助ＵＶＣ波長ランプであり、例えば、高圧水銀ランプ、低圧水銀ランプ、キセノンランプ、エキシマレーザーランプ（ＫｒＣｌ系）等を使用できる。
　但し、主ランプ１０７としては、ＵＶＣ波長光及びＵＶＡ波長光を共に照射するランプには限らず、いずれか一方のＵＶ光のみを照射するランプであっても良い。また、補助ランプ１０８及び１０９については、ＵＶＣ波長光及びＵＶＡ波長光を共に照射するランプでも良い。
　また、主ランプ１０７については、ブロードバンド波長タイプ（例えば水銀ランプ、キセノンランプ）、単一波長タイプ（例えばエキシマレーザー）のどちらであっても良い。また、各ランプ１０７～１０９について、所望の波長域のＵＶ波長光を照射するために、他の波長域の光を抑制するカラーフィルタを備えていても良い。
　次に、ＵＶ照度の測定と、補助ランプ１０８及び１０９を用いた照度制御について説明する。
　ＵＶ光を照射する際には、ＵＶ照度測定器１１０の受光素子１１０ａを用いてＵＶ照度の測定を行なう。受光素子１１０ａは、ＵＶＣ波長光及びＵＶＡ波長光のそれぞれについて、選択的に検出するためにカラーフィルタを内蔵している。
　ＵＶ照度測定器１１０の受光素子１１０ａに取り込まれたＵＶ光（ＵＶＣ波長光及びＵＶＡ波長光）は、その照度に応じて電流・電圧変換され、照度演算器１１１に送られる。ＵＶ光から変換された電流・電圧値から照度演算器１１１にてＵＶＣ／ＵＶＡ波長照度比が算出され、所望のＵＶＣ／ＵＶＡ波長照度比とのずれを確認する。
　続いて、照度演算器１１１は、所望のＵＶＣ／ＵＶＡ波長照度比を実現するように、第１補助ランプ１０８及び第２補助ランプ１０９の電力値をランプ電力調整ユニット１１２に指示する。指示を受けたランプ電力調整ユニット１１２は、第１補助ランプ１０８及び第２補助ランプ１０９を指示に応じて制御する。これにより、所望のＵＶＣ／ＵＶＡ波長照度比を実現する。
　このとき、それぞれの照度そのものに変化（低下）があっても、ＵＶＣ／ＵＶＡ波長照度比が一定になっていれば良い。但し、ランプ電力調整ユニット１１２は、ＵＶＡ波長光の照度及びＵＶＣ波長光の照度そのものを一定にすることにより、ＵＶＣ／ＵＶＡ波長照度比を一定にしても良い。このようにすると、基板１０２に対する処理時間を常に一定に保つことができるので、膜質を一定に保つことができると共に、スループットも向上させることができる。
　尚、ＵＶＣ／ＵＶＡ波長照度比について、必ずしも、波長２００ｎｍ以上で且つ２８０ｎｍ以下の波長域全域の照度積分値（ＵＶＣ波長光）と、波長３１５ｎｍ以上で且つ４００ｎｍ以下の波長光全域の照度積分値（ＵＶＡ波長光）との比とする必要はない。それぞれの波長域内において、特徴的な照度のピーク値が得られる波長の範囲があれば、その範囲内の照度積分値を比較するのであっても良い。更に、特徴的な照度のピーク値を比較して、照度比として用いても良い。
　また、ＵＶ光の照度測定のタイミングは基板１０２の処理前及び処理中のどちらであっても良いし、ＵＶＣ／ＵＶＡ波長照度比の調整についても、基板の処理前及び処理中のどちらにすることもできる。
　また、受光素子１１０ａについて、基板１０２の直上に配置して基板１０２の直上における照度を正確に測定するようにしても良いが、これには限らない。チャンバ１０１内の他の箇所に受光素子１１０ａを配置し、当該箇所における照度と基板１０２の直上の照度との関係を求めておき、基板１０２の直上における照度を再現するように補正する方法を取ることもできる。
　また、以上では、主ランプ１０７はＵＶＣ波長光及びＵＶＡ波長光を共に照射可能なランプであり、第１補助ランプ１０８はＵＶＡ波長光を照射するランプであり、第２補助ランプ１０９はＵＶＣ波長光を照射するランプであるとした。これらのランプは、いずれも、ブロードバンド波長タイプのランプである。
　しかしながら、これには限らない。例えば、第１補助ランプ１０８は第１波長光（波長２５４ｎｍ）のＵＶ光を照射するランプ、第２補助ランプ１０９は第２波長（波長３６５ｎｍ）のＵＶ光を照射するランプとし、主ランプ１０７は第１波長光及び第２波長を共に照射するランプとしても良い。この場合、ＵＶＣ／ＵＶＡ波長照度比に代えて、第１波長光の照度と第２波長の照度との比を用いる。
　単一波長タイプのＵＶランプとしては、エキシマレーザーランプが利用できる。特に、第１補助ランプ１０８（波長２５４ｎｍ）にはＸｅＣｌ系のエキシマレーザーランプ、第２補助ランプ１０９（波長３６５）にはＫｒＣｌ系のエキシマレーザーランプが利用できる。主ランプ１０７については、Ｘｅ系、Ａｒ系、Ｋｒ系、ＸｅＣｌ系、ＫｒＣｌ系のエキシマレーザーランプが利用できる。
　また、各ランプ１０７～１０９について、波長タイプをいずれか一方に揃えることは必須ではなく、例えば、主ランプ１０７についてはブロードバンド波長タイプ、補助ランプ１０８及び１０９については単一波長タイプとするようなことも可能である。
　更に、以上では３つの主ランプ１０７と２つの補助ランプを備える例を説明したが、これには限らない。例えば、それぞれ異なる波長帯のＵＶ光を照射する２つのランプだけを用い、それぞれの照度を制御する構成も可能である。この場合、主ランプを点灯することに代えて、所定の電力にて２つのランプを点灯する。その後、必要に応じてそれぞれのランプの照度（ランプに投入する電力）を制御する。
　　（第２の実施形態）
　以下、第２の実施形態の半導体装置について、図面を参照しながら説明する。図１０は、本実施形態の例示的半導体製造装置１００ａについて模式的に示す図である。半導体製造装置１００ａのうち、第１の実施形態の半導体製造装置１００（図３）と同様の構成要素については図３と同じ符号を用い、以下には相違点について詳しく説明する。
　第１の実施形態の半導体製造装置１００においては、ＵＶランプ部１０６には、主ランプ１０７、第１補助ランプ１０８及び第２補助ランプ１０９が備えられている。これに対し、本実施形態の半導体製造装置１００ａのＵＶランプ部１０６には、主ランプ１０７及び補助ＵＶＣ波長ランプ１１３が備えられている。補助ＵＶＣ波長ランプ１１３は、主ランプ１０７の長期間使用等によって発生するＵＶＣ照度の低下を補うＵＶ光を照射する。
　また、半導体製造装置１００ａにおけるランプ電力調整ユニット１１２は、照度演算器１１１の指示に基づいて、ＵＶランプ部１０６の各ランプ（主ランプ１０７及び補助ＵＶＣ波長ランプ１１３）に電力を供給する。
　半導体製造装置１００の主ランプ１０７は、ＵＶＡ波長光（波長が３１５ｎｍ以上で且つ４００ｎｍ以下）及びＵＶＣ波長光（波長が２００ｎｍ以上で且つ２８０ｎｍ以下）を共に照射可能なランプである。
　また、補助ＵＶＣ波長ランプ１１３は、ＵＶＣ波長光を照射する補助ＵＶＣ波長ランプであり、例えば、高圧水銀ランプ、低圧水銀ランプ、キセノンランプ、エキシマレーザーランプ（ＫｒＣｌ系）等を使用できる。
　次に、ＵＶ照度の測定と、補助ＵＶＣ波長ランプ１１３を用いた照度制御について説明する。
　ＵＶ光を照射する際には、ＵＶ照度測定器１１０の受光素子１１０ａを用いてＵＶ照度の測定を行なう。受光素子１１０ａは、ＵＶＣ波長光及びＵＶＡ波長光のそれぞれについて、選択的に検出するためにカラーフィルタを内蔵している。
　ＵＶ照度測定器１１０の受光素子１１０ａに取り込まれたＵＶ光（ＵＶＣ波長光及びＵＶＡ波長光）は、その照度に応じて電流・電圧変換され、照度演算器１１１に送られる。ＵＶ光から変換された電流・電圧値から照度演算器１１１にてＵＶＣ／ＵＶＡ波長照度比が算出され、所望のＵＶＣ／ＵＶＡ波長照度比とのずれを確認する。
　続いて、照度演算器１１１は、所望のＵＶＣ／ＵＶＡ波長照度比を実現するように、補助ＵＶＣ波長ランプ１１３の電力値をランプ電力調整ユニット１１２に指示する。指示を受けたランプ電力調整ユニット１１２は、補助ＵＶＣ波長ランプ１１３を指示に応じて制御する。これにより、所望のＵＶＣ／ＵＶＡ波長照度比を実現する。
　この時、ＵＶＣ／ＵＶＡ波長照度比を０．３７以上で且つ１．６１以下の範囲内に制御することにより、比誘電率が２．２以上で且つ２．７以下であると共に、機械的強度が５ＧＰａ以上で且つ１１ＧＰａ以下である所望のＳｉＯＣ膜を形成することが可能となる。
　また、本実施形態において、ＵＶランプ部１０６には、主ランプ１０７及び補助ＵＶＣ波長ランプ１１３を備える構造とした。これに対し、主ランプとして第１波長光（例として波長２５４ｎｍのＵＶ光）と、第２波長光（例として波長３６５ｎｍのＵＶ光）とを含むＵＶ光を照射するランプを備え、補助ランプとして、照度が先に劣化する短波長の第１波長光のランプを備える構成としてもよい。
　このようにすると、第１波長光／第２波長光照度比を０．０４以上で且つ０．４３以下の範囲内に制御することができ、比誘電率が２．２以上で且つ２．７、機械的強度が５ＧＰａ以上で且つ１１ＧＰａである所望のＳｉＯＣ膜を形成することが可能となる。
　　――膜の形成方法――
　次に、第１の膜の形成方法について説明する。当該形成方法はＵＶキュアの工程を含み、ＵＶキュア装置として、先に説明した第１の実施形態の半導体製造装置１００を用いる。
　図３の半導体製造装置１００において、半導体素子（図示は省略）が形成され、シリコン等からなる基板１０２上に、ポロジェンを含むＳｉＯＣからなる材料膜を形成する。このためには、プラズマ励起化学気相堆積（plasma enhanced chemical vapor deposition、ＰＥ－ＣＶＤ ）を用い、成膜条件の一例としては、ジエチルメチルシラン（ＤＥＭＳ）を０．４～０．６ｇ／ｍｉｎ、環状Ｃ10Ｈ16を３０～６０ｇ／ｍｉｎ、Ｈｅ流量を１５００～３０００sccm（標準状態におけるｍｌ／分）、成膜温度を２００～５００℃、成膜圧力を５００～１５００Ｐａ、ＲＦ電力（２７．１ＭＨｚの高周波）を５００～１５００Ｗとする。
　次に、形成した材料膜に対し、ＵＶキュアを行なう。図４に、ＵＶキュア処理のフローチャートの一例を示す。
　まず、ステップＡ１において、基板１０２上のポロジェンを含む材料膜のキュアを行なう前のステップとして、その時点におけるＵＶランプについて照度を測定する。具体的には、ＵＶランプが照射するＵＶ光におけるＵＶＣ波長光の照度及びＵＶＡ波長光の照度について、それぞれＵＶ照度測定器１１０（図３を参照）により測定する。
　次に、ステップＡ２において、ＵＶＣ波長光の照度及びＵＶＡ波長光の照度を電流・電圧に変換した測定結果から、照度演算器１１１にてＵＶＣ／ＵＶＡ波長照度比が算出され、所望のＵＶＣ／ＵＶＡ波長照度であるかどうかが確認される。ここで、ＵＶＣ／ＵＶＡ波長照度比は、波長２００ｎｍ以上で且つ２８０ｎｍ以下の照度積分値をＵＶＣ波長光の照度とし、波長３１５ｎｍ以上で且つ４００ｎｍ以下の照度積分値をＵＶＡ波長光の照度とするとき、これらの照度比である。
　ＵＶＣ／ＵＶＡ波長照度比が所望の値であった場合、ステップＡ３に進む。ステップＡ３では、ポロジェンを含む材料膜が形成された基板１０２をチャンバ１０１内に入れて、ＵＶキュアを開始する。
　ＵＶＣ／ＵＶＡ波長照度比が所望の値ではなかった場合、ステップＡ２’に進む。ここで、ＵＶＣ／ＵＶＡ波長照度比が高い場合、ＵＶＡ波長光の照度が相対的に低いのであるから、ランプ電力調整ユニット１１２に第１補助ランプ１０８（補助ＵＶＡ波長ランプ）の点灯を指示する。逆に、ＵＶＣ／ＵＶＡ波長照度比が低い場合は、ＵＶＣ波長光の照度が相対的に低いのであるから、ランプ電力調整ユニット１１２に第２補助ランプ１０９（補助ＵＶＣ波長ランプ）の点灯を指示する。いずれの場合も、ＵＶＣ／ＵＶＡ波長照度比が所望の値となるように、第１補助ランプ１０８又は第２補助ランプ１０９に投入する電力が指示される。より詳しく述べると、照度演算器１１１は、ＵＶＡ波長光の照度、ＵＶＣ波長光の照度について不足を計算し、対応するだけ照度を増してＵＶＣ／ＵＶＡ波長照度比が所望の値となるように投入する電力値を指示する。
　その後、照度測定（ステップＡ１）及びＵＶＣ／ＵＶＡ波長照度比の算出（ステップＡ２）を再度行なう。ＵＶＣ／ＵＶＡ波長照度比が所望の値になっていなかった場合、再度ステップＡ２’に進み、第１補助ランプ１０８及び第２補助ランプ１０９の点灯及び投入する電力について調整する。このような工程を、ＵＶＣ／ＵＶＡ波長照度比が所望の値になるまで行なう。
　ＵＶＣ／ＵＶＡ波長照度比が所望の値になっていれば、ステップＡ３に進む。ステップＡ３では、ポロジェンを含む材料膜が形成された基板１０２をチャンバ１０１内に入れて、ＵＶキュアを開始する。
　以上のようにして、ＵＶＣ／ＵＶＡ波長照度比を所望の値に制御し、一定に保ちながら必要な時間のＵＶキュアを行なうことにより、望ましい特性を有する絶縁膜を得ることができる。例えば、比誘電率２．２以上で且つ２．７以下、機械的強度が５ＧＰａ以上で且つ１１ＧＰａ以下、空孔率が５％以上で且つ２９％以下の絶縁膜を得ることができる。
　ポロジェンを含むＳｉＯＣからなる材料膜の成膜条件、ＵＶキュアの条件（照度、照射時間等）等により最終的に得られる絶縁膜の特性は異なる。しかしながら、ＵＶキュア工程において、絶縁膜の機械的強度上昇に効果的な波長域と、ポロジェンの脱離に効果的な波長域との照度比を一定に保つことができるので、ウエハ間、更にはロット間にばらつきの少ない絶縁膜を形成することができる。
　次に、図５には、ＵＶキュア処理のフローチャートの他の例を示す。図５のフローチャートの場合、ＵＶＣ／ＵＶＡ波長照度比の設定をＵＶキュアの処理中に行なっている。以下、順次説明する。
　まず、ステップＢ１において、ポロジェンを含む材料膜が形成された基板１０２をチャンバ１０１内に入れて、ＵＶキュアを開始する。
　次に、ステップＢ２において、ＵＶランプが照射するＵＶ光におけるＵＶＣ波長光の照度及びＵＶＡ波長光の照度について、それぞれＵＶ照度測定器１１０により測定する。
　次に、ステップＢ３において、ＵＶＣ波長光の照度及びＵＶＡ波長光の照度を電流・電圧に変換した測定結果から、照度演算器１１１にてＵＶＣ／ＵＶＡ波長照度比が算出され、所望のＵＶＣ／ＵＶＡ波長照度であるかどうかが確認される。
　ＵＶＣ／ＵＶＡ波長照度比が所望の値であった場合、そのままの設定（各ランプの点灯状態、投入電力値等）にてＵＶキュアを進める。
　ＵＶＣ／ＵＶＡ波長照度比が所望の値ではなかった場合、ステップＢ３’に進む。ここでは、ＵＶＣ／ＵＶＡ波長照度比が所望の値となるように、ランプ電力調整ユニット１１２に第１補助ランプ１０８及び第２補助ランプ１０９の点灯及び投入電力を指示する。
　その後、照度測定（ステップＢ２）及びＵＶＣ／ＵＶＡ波長照度比の算出（ステップＢ３）を再度行なう。これにより、ＵＶＣ／ＵＶＡ波長照度比が所望の値になれば、そのままの設定にてＵＶキュアを進める。所望の値になっていない場合、再びステップＢ３’に進み、同様のステップを繰り返す。
　以上のようにして、ＵＶキュアを行ないながら、ＵＶＣ／ＵＶＡ波長照度比の制御を行なう。尚、ステップＢ２、ステップＢ３及びステップＢ３’における照度の測定、ランプの点灯及び投入電力の指示については、図４のフローチャートにおけるステップＡ１、ステップＡ２及びステップＡ２’と同様に行なえばよい。
　図５のフローチャートの方法によると、図４のフローチャートの方法と同様に、望ましい特性を有する絶縁膜が安定して得られ、ばらつきを低減できる効果が実現する。更に、基板１０２をチャンバ１０１内に搬入する前の待機時間にＵＶ照度の測定及び調整を行なうことは不要になるので、連続して基板処理を行なうことが可能であり、スループットを向上することができる。
　尚、以上では、膜質の安定した多孔質膜を形成するために、ＵＶＣ（波長２００ｎｍ以上で且つ２８０ｎｍ以下）とＵＶＡ（波長３１５ｎｍ以上で且つ４００ｎｍ以下）との照度比が一定になるように制御した。しかしながら、照度比を制御する波長域は、これには限らない。ＵＶキュアを行なう膜の性質に応じて、最適な波長域、照度比等を設定することができる。例えば、波長が２００ｎｍよりも短いＤＵＶ領域に関して照度を制御するのであっても良い。また、２つの波長域に限らず、３つ以上の波長域に関して照度比を制御することもできる。
　更に、以上では、異なる波長域の紫外線について、その照度比を一定にする例を説明した。しかしながら、半導体製造装置に関して述べたのと同様に、異なる波長帯の紫外線について、それぞれの照度そのものを制御することも可能である。この場合も、図４及び図５のフローチャートにおいて、照度比の変りに照度そのものを求め、必要に応じて補助ランプの点灯及び投入電力の指示を行なうとすれば良い。
　また、以上では、主ランプ１０７はＵＶＣ波長光及びＵＶＡ波長光を共に照射可能なランプであり、第１補助ランプ１０８はＵＶＡ波長光を照射するランプであり、第２補助ランプ１０９はＵＶＣ波長光を照射するランプであるとした。しかしながら、これには限らない。例えば、第１補助ランプ１０８は第１波長光（波長２５４ｎｍ）のＵＶ光を照射するランプ、第２補助ランプ１０９は第２波長（波長３６５ｎｍ）のＵＶ光を照射するランプとし、主ランプ１０７は第１波長光及び第２波長を共に照射するランプとしても良い。この場合、ＵＶＣ／ＵＶＡ波長照度比に代えて、第１波長光の照度と第２波長の照度との比を用いる。図４、図５のフローチャートにおいても、同様に読み替えれば良い。
　次に、先に説明した第２の実施形態の半導体製造装置１００ａを用いた第２の膜の形成方法について説明する。
　まず、基板上に、第１の膜の形成方法と同様に、ポロジェンを含むＳｉＯＣからなる材料膜を形成する。次に、形成した材料膜に対し、ＵＶキュアを行なう。図４は、第２の膜の製造方法におけるＵＶキュア処理のフローチャートの一例を示す図でもある。
　ステップＡ１及びステップＡ２については、第１の膜の形成方法と同様である。
　ステップＡ２において、ＵＶＣ／ＵＶＡ波長照度比が所望の値であった場合、ステップＡ３に進む。ステップＡ３では、ポロジェンを含む材料膜が形成された基板１０２をチャンバ１０１内に入れて、ＵＶキュアを開始する。
　ＵＶＣ／ＵＶＡ波長照度比が所望の値ではなかった場合、ステップＡ２’に進む。ここで、ＵＶＣ／ＵＶＡ波長照度比が低い場合、ＵＶＣ波長光の照度が相対的に低いのであるから、ランプ電力調整ユニット１１２に補助ＵＶＣ波長ランプ１１３（補助ＵＶＣ波長ランプ）の点灯を指示する。また、ＵＶＣ／ＵＶＡ波長照度比が所望の値となるように、補助ＵＶＣ波長ランプ１１３に投入する電力が指示される。より詳しく述べると、照度演算器１１１は、ＵＶＣ波長光の照度について不足を計算し、対応するだけ照度を増してＵＶＣ／ＵＶＡ波長照度比が所望の値となるように投入する電力値を指示する。
　その後、照度測定（ステップＡ１）及びＵＶＣ／ＵＶＡ波長照度比の算出（ステップＡ２）を再度行なう。ＵＶＣ／ＵＶＡ波長照度比が所望の値になっていなかった場合、再度ステップＡ２’に進み、補助ＵＶＣ波長ランプ１１３の点灯及び投入する電力について調整する。このような工程を、ＵＶＣ／ＵＶＡ波長照度比が所望の値になるまで行なう。
　ＵＶＣ／ＵＶＡ波長照度比が所望の値になっていれば、ステップＡ３に進む。ステップＡ３では、ポロジェンを含む材料膜が形成された基板１０２をチャンバ１０１内に入れて、ＵＶキュアを開始する。
　以上のようにして、ＵＶＣ／ＵＶＡ波長照度比を所望の値に制御し、一定に保ちながら必要な時間のＵＶキュアを行なうことにより、望ましい特性を有する絶縁膜を得ることができる。例えば、比誘電率２．２以上で且つ２．７以下、機械的強度が５ＧＰａ以上で且つ１１ＧＰａ以下、空孔率が５％以上で且つ２９％以下の絶縁膜を得ることができる。
　ポロジェンを含むＳｉＯＣからなる材料膜の成膜条件、ＵＶキュアの条件（照度、照射時間等）等により最終的に得られる絶縁膜の特性は異なる。しかしながら、ＵＶキュア工程において、絶縁膜の機械的強度上昇に効果的な波長域と、ポロジェンの脱離に効果的な波長域との照度比を一定に保つことができるので、ウエハ間、更にはロット間にばらつきの少ない絶縁膜を形成することができる。
　次に、図５に、第２の膜の形成方法におけるＵＶキュア処理のフローチャートの他の例を示す。図５のフローチャートの場合、ＵＶＣ／ＵＶＡ波長照度比の設定をＵＶキュアの処理中に行なっている。以下、順次説明する。
　ステップＢ１、ステップＢ２及びステップＢ３については、第１の膜の形成方法と同様である。
　ステップＢ３において、ＵＶＣ／ＵＶＡ波長照度比が所望の値であった場合、そのままの設定（各ランプの点灯状態、投入電力値等）にてＵＶキュアを進める。
　ＵＶＣ／ＵＶＡ波長照度比が所望の値ではなかった場合、ステップＢ３’に進む。ここでは、ＵＶＣ／ＵＶＡ波長照度比が所望の値となるように、ランプ電力調整ユニット１１２に補助ＵＶＣ波長ランプ１１３の点灯及び投入電力を指示する。
　その後、照度測定（ステップＢ２）及びＵＶＣ／ＵＶＡ波長照度比の算出（ステップＢ３）を再度行なう。これにより、ＵＶＣ／ＵＶＡ波長照度比が所望の値になれば、そのままの設定にてＵＶキュアを進める。所望の値になっていない場合、再びステップＢ３’に進み、同様のステップを繰り返す。
　以上のようにして、ＵＶキュアを行ないながら、ＵＶＣ／ＵＶＡ波長照度比の制御を行なう。尚、ステップＢ２、ステップＢ３及びステップＢ３’における照度の測定、ランプの点灯及び投入電力の指示については、図４のフローチャートにおけるステップＡ１、ステップＡ２及びステップＡ２’と同様に行なえばよい。
　図５のフローチャートの方法によると、図４のフローチャートの方法と同様に、望ましい特性を有する絶縁膜が安定して得られ、ばらつきを低減できる効果が実現する。更に、基板１０２をチャンバ１０１内に搬入する前の待機時間にＵＶ照度の測定及び調整を行なうことは不要になるので、連続して基板処理を行なうことが可能であり、スループットを向上することができる。
　以上のような膜の形成方法において、ＵＶＣ／ＵＶＡ波長照度比を０．３７以上で且つ１．６１以下の範囲内に制御することにより、比誘電率が２．２以上で且つ２．７以下、機械的強度が５ＧＰａ以上で且つ１１ＧＰａ以下である所望のＳｉＯＣ膜を形成することが可能となる。
　また、本実施形態において、ＵＶランプ部１０６には、主ランプ１０７及び補助ＵＶＣ波長ランプ１１３が備えられる構造とした。これに対し、主ランプとして第１波長光（例として波長２５４ｎｍのＵＶ光）と、第２波長光（例として波長３６５ｎｍのＵＶ光）とを含むＵＶ光を照射するランプを備え、補助ランプとして、照度が先に劣化する短波長の第１波長光のランプを備える構成としてもよい。
　このようにすると、第１波長光／第２波長光照度比を０．０４以上で且つ０．４３以下の範囲内に制御することができ、比誘電率が２．２以上で且つ２．７以下、機械的強度が５ＧＰａ以上で且つ１１ＧＰａ以下である所望のＳｉＯＣ膜を形成することが可能となる。
　　――半導体装置の製造方法――
　以下、例示的半導体装置２００とその製造方法について、図面を参照しながら説明する。図６は、半導体装置２００の配線部分の断面構造を模式的に示す図である。それぞれの材料、寸法、形成方法等はいずれも例示であり、以下の記載内容には限定されない。
　半導体装置２００は、Ｓｉからなり、表面に半導体素子が形成された基板（図示せず）を用いて形成されている。基板上には、空孔を有する炭素含有シリコン（ＳｉＯＣ）からなる第１の絶縁膜２０１と、空孔を有しないキャップ炭素含有シリコン（ＳｉＯＣ－ｃａｐ）からなる第２の絶縁膜２０２とが積層されている。第１の絶縁膜２０１及び第２の絶縁膜２０２には配線溝２０３が形成され、配線溝２０３の底面及び側面を覆うバリアメタル２０４ａと、その内側を埋め込む導電膜２０４ｂとにより、第１の金属配線２０４が形成されている。バリアメタル２０４ａは窒化タンタル（ＴａＮ）からなり、導電膜は銅（Ｃｕ）からなる。
　また、第１の金属配線２０４及び第２の絶縁膜２０２上を覆うように、窒素含有炭化シリコン（ＳｉＣＮ）からなる第３の絶縁膜２０５が形成されている。第３の絶縁膜２０５は、ビアエッチストッパ及び金属拡散防止膜として機能する。
　第３の絶縁膜２０５上には、空孔を有するＳｉＯＣからなる第４の絶縁膜２０６と、空孔を有しないＳｉＯＣ－ｃａｐからなる第５の絶縁膜２０７とが積層形成されている。
　また、第４の絶縁膜２０６及び第５の絶縁膜２０７に形成された溝部を埋め込むように、第２の金属配線２０９が形成されている。第２の金属配線２０９は、溝部の側壁及び底面を覆い、ＴａＮからなるバリアメタル２０９ａと、その内側を埋め込み、Ｃｕからなる導電膜２０９ｂとを含む構造である。第１の金属配線２０４と第２の金属配線２０９とは、第３の絶縁膜２０５及び第４の絶縁膜２０６を貫通するビア２１０によって電気的に接続されている。ビア２１０についても、バリアメタル２０９ａ及び導電膜２０９ｂにより構成されている。
　ここで、第１の絶縁膜２０１及び第４の絶縁膜２０６は、いずれも、膜の形成方法として先に説明した方法により形成される。以下に、半導体装置２００の製造方法について、更に詳しく説明する。図７（ａ）～（ｄ）及び図８（ａ）～（ｃ）は、その工程を説明する図である。
　まず、図７（ａ）に示すように、基板（図示せず）上に、第１の絶縁膜２０１を形成する。このためには、例えばＰＥ－ＣＶＤ法により、ポロジェンを含むＳｉＯＣからなる第１の材料膜を形成する。成膜条件の例としては、ジエチルメチルシラン（ＤＥＭＳ）を０．４～０．６ｇ／ｍｉｎ、環状Ｃ10Ｈ16を３０～６０ｇ／ｍｉｎ、Ｈｅ流量を１５００～３０００sccm（標準状態におけるｍｌ／分）、成膜温度を２００～５００℃、成膜圧力を５００～１５００Ｐａ、ＲＦ電力（高周波、２７．１ＭＨｚ）を５００～１５００Ｗとする。
　続いて、形成された材料膜に対し、膜の形成方法として先に説明したようにして、ＵＶキュアを行なう。例えば、ＵＶランプとしてＵＶＣ波長光及びＵＶＡ波長光を発光する水銀ランプを用い、ＵＶＣ／ＵＶＡ波長照度比が０．３７以上で且つ１．６１以下、温度が３００℃以上で且つ５００℃以下、圧力は８×１０-8Ｐａ以上で且つ１×１０5 Ｐａ以下の条件とする。また、処理雰囲気としては、例えば、ヘリウム、窒素又はこのいずれか一方と他の一種類以上の元素を含む雰囲気とする。更に、ＵＶ照度は３０ｍＷ／ｃｍ2 以上で且つ５００ｍＷ／ｃｍ2 以下、ＵＶ導入電力は３０Ｗ以上で且つ５００Ｗ以下、ＵＶ照射時間は３０秒以上で且つ１２００秒以下とする。
　このようなＵＶキュア処理により、望ましい特性（例えば、比誘電率２．２以上で且つ２．７以下、機械的強度が５ＧＰａ以上で且つ１１ＧＰａ以下、空孔率が５％以上で且つ２９％以下）を有する第１の絶縁膜２０１を形成することができる。
　以上のようにして第１の絶縁膜２０１を形成した後、その上に、例えばＰＥ－ＣＶＤを用いて、ＳｉＯＣ－ｃａｐからなる第２の絶縁膜２０２を形成する。成膜の条件としては、例えば、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）流量を１５０～２５０sccm、Ｈｅ流量を１５００～２５００sccm、成膜温度を２００～５００℃、成膜圧力を４００～６００Ｐａ、ＲＦ電力（高周波、２７．１ＭＨｚ）を２０００～４０００Ｗとする。
　次に、図７（ｂ）に示すように、第１の絶縁膜２０１及び第２の絶縁膜２０２に対し、配線溝２０３を形成する。このためには、第２の絶縁膜２０２上にレジストを塗布してリソグラフィにより配線溝２０３形成用のパターンを形成し、ドライエッチングを行なう。その後、アッシングによりレジストを除去する。
　次に、図７（ｃ）に示すように、配線溝２０３内に第１の金属配線２０４を形成する。このためには、まず、配線溝２０３の底面及び側壁を覆うように、ＴａＮからなるバリアメタル２０４ａをスパッタリングにより形成する。続いて、バリアメタル２０４ａを介して配線溝２０３を埋め込むように、Ｃｕからなる導電膜２０４ｂを電気メッキ法により埋め込む。その後、配線溝２０３からはみ出した余分なバリアメタル２０４ａ及び導電膜２０４ｂを化学的機械研磨（ＣＭＰ）法により除去する。これにより、第１の金属配線２０４が形成される。
　次に、図７（ｄ）に示すように、第１の金属配線２０４及び第２の絶縁膜２０２上を覆うように、第３の絶縁膜２０５、第４の絶縁膜２０６及び第５の絶縁膜２０７を順次積層する。
　このためには、まず、化学気相堆積（ＣＶＤ）法を用い、オルガノシラン及びアンモニアを原料として、比誘電率が６以下であるＳｉＣＮからなる第３の絶縁膜２０５を膜４０ｎｍに形成する。
　但し、第３の絶縁膜２０５は、オルガノシラン及び二酸化炭素を原料としてＣＶＤ法により形成され、比誘電率が５以下のＳｉＣＯ膜であっても良い。更には、前記比誘電率が６以下のＳｉＣＮからなる膜と、比誘電率が５以下のＳｉＣＯ膜とからなる積層膜であっても良い。
　続いて、第３の絶縁膜２０５上に、ポロジェンを含むＳｉＯＣからなる材料膜を形成し、ＵＶキュアを行なって空孔を有するＳｉＯＣからなる第４の絶縁膜２０６を形成する。材料膜の形成及びＵＶキュアについては、第１の絶縁膜２０１の形成と同様にして行なえばよい。
　続いて、第４の絶縁膜２０６上に、ＳｉＯＣ－ｃａｐからなる第５の絶縁膜２０７を形成する。これは、第２の絶縁膜２０２の形成と同様に行なえばよい。
　次に、図８（ａ）に示すように、第１の金属配線２０４に達するビアホール２０８ａを形成する。このためには、第５の絶縁膜２０７上にレジストを塗布し、リソグラフィ法を用いてビアホール２０８ａのパターンを形成する（図示は省略）。その後、当該パターンをマスクとしてエッチング及びアッシングを行ない、第３の絶縁膜２０５、第４の絶縁膜２０６及び第５の絶縁膜２０７を貫通して第１の金属配線２０４を露出させるビアホール２０８ａとする。
　次に、図８（ｂ）に示すように、ビアホール２０８ａと接続した配線溝２０８ｂを形成する。このためには、第５の絶縁膜２０７上に再度レジスト（図示は省略）を塗布し、リソグラフィにより配線溝２０８ｂのパターンを形成して、当該パターンをマスクとするドライエッチング及びアッシングを行なう。
　次に、図８（ｃ）に示すように、ビア２１０及び第２の金属配線２０９を形成する。このためには、配線溝２０８ｂ及びビアホール２０８ａに対してスパッタリングによりＴａＮからなるバリアメタル２０９ａを形成し、その内側を埋め込むように、Ｃｕからなる導電膜２０９ｂを電気メッキ法により形成する。その後、配線溝２０８ｂからはみ出した余分のバリアメタル２０９ａ及び導電膜２０９ｂをＣＭＰ法により除去する。これにより、バリアメタル２０９ａ及び導電膜２０９ｂからなり、第１の金属配線２０４と接続するビア２１０及び第２の金属配線２０９が形成される。
　以上により、半導体装置２００が製造される。ＵＶキュアを用いて形成される絶縁膜について、ＵＶの照度比が制御されていることから望ましい特性を有する膜となり、且つ、ウェハ間及びロット間において特性のばらつきが抑制される。結果として、半導体装置の性能向上、製造歩留りの向上、製造コストの低減が実現する。
　尚、以上の説明では、ＵＶキュアに用いるＵＶランプとして、ＵＶＣ波長光及びＵＶＡ波長光を発光する水銀ランプを例示した。しかし、これには限らず、例えば、第１波長光（波長２５４ｎｍ）と、第２波長光（波長３６５ｎｍ）のＵＶ光を含むＵＶ光を照射するランプ等を用いても良い。
　本開示の技術によると、ＵＶキュア後の層間膜について特性異常を抑制することができるので、歩留り向上、性能向上及び製造コストの削減に効果があり、金属配線と低誘電率の層間絶縁膜とを備える半導体装置に関する半導体製造装置、膜の製造方法及び半導体装置の製造方法に有用である。
１００　　　　　半導体製造装置
１００ａ　　　　半導体製造装置
１０１　　　　　チャンバ
１０２　　　　　基板
１０３　　　　　支持台
１０４　　　　　排気口
１０５　　　　　ガス導入口
１０６　　　　　ＵＶランプ部
１０７　　　　　主ランプ
１０８　　　　　第１補助ランプ
１０９　　　　　第２補助ランプ
１１０　　　　　ＵＶ照度測定器
１１０ａ　　　　受光素子
１１１　　　　　照度演算器
１１２　　　　　ランプ電力調整ユニット
２００　　　　　半導体装置
２０１　　　　　第１の絶縁膜
２０２　　　　　第２の絶縁膜
２０３　　　　　配線溝
２０４　　　　　第１の金属配線
２０４ａ　　　　バリアメタル
２０４ｂ　　　　導電膜
２０５　　　　　第３の絶縁膜
２０６　　　　　第４の絶縁膜
２０７　　　　　第５の絶縁膜
２０８ａ　　　　ビアホール
２０８ｂ　　　　配線溝
２０９　　　　　第２の金属配線
２０９ａ　　　　バリアメタル
２０９ｂ　　　　導電膜
２１０　　　　　ビア

Claims (17)

  1. 　基板を保持する支持台と、
    　前記支持台に保持された前記基板に紫外線を照射する紫外線ランプ部と、
    　前記紫外線の照度を測定する紫外線照度測定器と、
    　前記紫外線ランプ部の照度を調整する紫外線ランプ電力調整ユニットとを備え、
    　前記紫外線は、第１波長域の紫外線及び前記第１波長域とは異なる第２波長域の紫外線を含み、
    　前記紫外線照度測定器は、前記第１波長域の紫外線及び前記第２波長域の紫外線の照度をそれぞれ測定し、
    　前記紫外線ランプ電力調整ユニットは、前記第１波長域の紫外線及び前記第２波長域の紫外線の照度をそれぞれ制御することを特徴とする半導体製造装置。
  2. 　請求項１の半導体製造装置において、
    　前記紫外線ランプ電力調整ユニットは、前記第１波長域の紫外線及び前記第２波長域の紫外線の照度をそれぞれ制御することにより、前記第１波長域の紫外線及び前記第２波長域の紫外線の照度比を一定に保つことを特徴とする半導体製造装置。
  3. 　請求項１又は２の半導体製造装置において、
    　前記紫外線ランプ部は、前記第１波長域の紫外線を照射する第１のランプと、前記第２波長域の紫外線を照射する第２のランプとを備えていることを特徴とする半導体製造装置。
  4. 　請求項３の半導体製造装置において、
    　前記紫外線ランプ部は、前記第１波長域の紫外線及び前記第２波長域の紫外線を共に照射する第３のランプを更に備えていることを特徴とする半導体製造装置。
  5. 　請求項３の半導体製造装置において、
    　前記第１波長域の紫外線の照度は、前記第１波長域における照度積分値であり、
    　前記第２波長域の紫外線の照度は、前記第２波長域における照度積分値であることを特徴とする半導体製造装置。
  6. 　請求項３～５のいずれか１つの半導体製造装置において、
    　前記第１波長域は、２００ｎｍ以上で且つ２８０ｎｍ以下であり、
    　前記第２波長域は、３１５ｎｍ以上で且つ４００ｎｍ以下であり、
    　前記紫外線ランプ電力調整ユニットは、前記第２波長域の紫外線の照度に対する前記第１波長域の紫外線の照度の比を、０．３７以上で且つ１．６１以下に制御することを特徴とする半導体製造装置。
  7. 　請求項３又は４の半導体製造装置において、
    　前記第１波長域の紫外線の照度を、波長２５４ｎｍにおける照度とし、
    　前記第２波長域の紫外線の照度を、波長３６５ｎｍにおける照度とするとき、
    　前記紫外線ランプ電力調整ユニットは、前記第２波長域の紫外線の照度に対する前記第１波長域の紫外線の照度の比を、０．０４以上で且つ０．４３以下に制御することを特徴とする半導体製造装置。
  8. 　請求項３～７のいずれか１つの半導体製造装置において、
    　前記紫外線照度測定器によって測定された前記第１波長域の紫外線及び第２波長域の紫外線のそれぞれの照度に基づいて、前記第１波長域の紫外線と前記第２波長域の紫外線の照度比を算出する照度演算器を備えることを特徴とする半導体製造装置。
  9. 　請求項８の半導体製造装置において、
    　前記照度演算器は、前記紫外線ランプ電力調整ユニットに対して、前記第１のランプ及び前記第２のランプの電力値を入力することを特徴とする半導体製造装置。
  10. 　基板上に、ポロジェンを含む膜を形成する工程（ａ）と、
    　前記ポロジェンを含む膜に、第１波長域の紫外線と、前記第１波長域とは異なる第２波長域の紫外線とを含む紫外線を照射して絶縁膜を得る工程（ｂ）と、
    　前記工程（ｂ）と同時又は前記工程（ｂ）の前に、前記ポロジェンを含む膜に照射する前記第１波長域の紫外線及び前記第２波長域の紫外線の照度をそれぞれ計測し且つ制御する工程（ｃ）とを備えることを特徴とする絶縁膜の形成方法。
  11. 　請求項１０の絶縁膜の形成方法において、
    　前記工程（ｃ）において、前記第１波長域の紫外線と、前記第２波長域の紫外線との照度比が一定になるように制御することを特徴とする絶縁膜の形成方法。
  12. 　請求項１０又は１１の絶縁膜の形成方法において、
    　前記第１波長域の紫外線の照度は、前記第１波長域における照度積分値であり、
    　前記第２波長域の紫外線の照度は、前記第２波長域における照度積分値であることを特徴とする絶縁膜の形成方法。
  13. 　請求項１１の絶縁膜の形成方法において、
    　前記第１波長域は、２００ｎｍ以上で且つ２８０ｎｍ以下であり、
    　前記第２波長域は、３１５ｎｍ以上で且つ４００ｎｍ以下であり、
    　前記工程（ｃ）において、前記第２波長域の紫外線の照度に対する前記第１波長域の紫外線の照度の比を、０．３７以上で且つ１．６１以下に制御することを特徴とする絶縁膜の形成方法。
  14. 　請求項１１の絶縁膜の形成方法において、
    　前記第１波長域の紫外線の照度を、波長２５４ｎｍにおける照度とし、
    　前記第２波長域の紫外線の照度を、波長３６５ｎｍにおける照度とするとき、
    　前記工程（ｃ）において、前記第２波長域の紫外線の照度に対する前記第１波長域の紫外線の照度の比を、０．０４以上で且つ０．４３以下に制御することを特徴とする絶縁膜の形成方法。
  15. 　請求項１０～１４のいずれか１つの絶縁膜の形成方法において、
    　前記ポロジェンを含む膜は、炭素含有シリコン酸化膜からなることを特徴とする絶縁膜の形成方法。
  16. 　基板上に、ポロジェンを含む膜を形成する工程（ａ）と、
    　紫外線を照射することにより、前記ポロジェンを含む膜を改質して第１の絶縁膜を得る工程（ｂ）と、
    　前記第１の絶縁膜上に、第２の絶縁膜を形成する工程（ｃ）と、
    　前記第２の絶縁膜を貫通し且つ前記第１の絶縁膜の一部を除去するように溝パターンを形成する工程（ｄ）と、
    　前記溝パターン内に導電膜を埋め込むことにより配線を形成する工程（ｅ）とを備え、
    　前記紫外線は、第１波長域の紫外線及び前記第１波長域とは異なる第２波長域の紫外線を含み、
    　前記工程（ｂ）の前又は前記工程（ｂ）と同時に、前記ポロジェンを含む膜に照射する前記第１波長域の紫外線及び前記第２波長域の紫外線の照度をそれぞれ計測し且つ制御する工程（ｆ）を更に備えることを特徴とする半導体装置の製造方法。
  17. 　請求項１６の半導体装置の製造方法において、
    　前記工程（ｆ）において、前記第１波長域の紫外線と前記第２波長域の紫外線との照度比が一定になるように制御することを特徴とする半導体装置の製造方法。
PCT/JP2011/003273 2010-10-22 2011-06-09 半導体製造装置、膜の製造方法及び半導体装置の製造方法 WO2012053132A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010237660 2010-10-22
JP2010-237660 2010-10-22

Publications (1)

Publication Number Publication Date
WO2012053132A1 true WO2012053132A1 (ja) 2012-04-26

Family

ID=45974864

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/003273 WO2012053132A1 (ja) 2010-10-22 2011-06-09 半導体製造装置、膜の製造方法及び半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2012053132A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007247068A (ja) * 2006-03-17 2007-09-27 Applied Materials Inc Ｕｖ硬化システム
WO2008018419A1 (en) * 2006-08-11 2008-02-14 Yoshimi Shioya Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2009289996A (ja) * 2008-05-29 2009-12-10 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007247068A (ja) * 2006-03-17 2007-09-27 Applied Materials Inc Ｕｖ硬化システム
WO2008018419A1 (en) * 2006-08-11 2008-02-14 Yoshimi Shioya Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2009289996A (ja) * 2008-05-29 2009-12-10 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
US7485582B2 (en) Hardmask for improved reliability of silicon based dielectrics
JP5267130B2 (ja) 半導体装置およびその製造方法
US7265437B2 (en) Low k dielectric CVD film formation process with in-situ imbedded nanolayers to improve mechanical properties
US7851232B2 (en) UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
JP5466365B2 (ja) 基板上にＳｉＣＯＨ誘電体を形成する方法
EP1445797B1 (en) Chemical treatment of low-k dielectric films
US20150118864A1 (en) Method for Treating SiOCH Film With Hydrogen Plasma
JP2009016672A (ja) 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。
JP4788415B2 (ja) 半導体装置の製造方法
JP2010093235A (ja) 半導体装置および半導体装置の製造方法
WO2011106218A2 (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US20080093709A1 (en) Manufacturing method of semiconductor device and semiconductor device
US20110147882A1 (en) Semiconductor device and method for fabricating the same
US8058153B2 (en) Method for recovering damage of low dielectric insulating film for manufacturing semiconductor device
JPWO2010082250A1 (ja) 半導体装置及びその製造方法
KR102109482B1 (ko) 다공성 저-ｋ 막의 유전 상수를 감소시키기 위한 방법
JP2009289996A (ja) 半導体装置の製造方法および半導体装置
KR20080030954A (ko) 반도체 장치의 제조 방법
JP4684866B2 (ja) 半導体装置の製造方法
WO2012053132A1 (ja) 半導体製造装置、膜の製造方法及び半導体装置の製造方法
KR20110025227A (ko) 기판 성능에 대한 높은 처리량 및 안정한 기판을 위한 급속 주기적 및 포괄적 후 다중 기판 ｕｖ-오존 세정 시퀀스들의 중첩
US7763538B2 (en) Dual plasma treatment barrier film to reduce low-k damage
JP2007214403A (ja) 半導体装置の製造方法
JP2009117673A (ja) 半導体装置およびその製造方法
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11833979

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11833979

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP