JPWO2007043205A1 - 照射装置、照射方法及び半導体デバイス - Google Patents

照射装置、照射方法及び半導体デバイス Download PDF

Info

Publication number
JPWO2007043205A1
JPWO2007043205A1 JP2007539812A JP2007539812A JPWO2007043205A1 JP WO2007043205 A1 JPWO2007043205 A1 JP WO2007043205A1 JP 2007539812 A JP2007539812 A JP 2007539812A JP 2007539812 A JP2007539812 A JP 2007539812A JP WO2007043205 A1 JPWO2007043205 A1 JP WO2007043205A1
Authority
JP
Japan
Prior art keywords
wavelength
film
insulating film
light
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007539812A
Other languages
English (en)
Inventor
塩谷　喜美
喜美 塩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPWO2007043205A1 publication Critical patent/JPWO2007043205A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Coating Apparatus (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】絶縁膜を改質可能な半導体製造装置を提供する。【解決手段】照射装置に、絶縁膜に対して第１の波長の光を照射する第１照射手段と、前記絶縁膜に対して第２の波長の光を照射する第２照射手段と、を備える、。【選択図】 図２

Description

本発明は、照射装置、照射方法及び半導体デバイスに関する。
従来、半導体デバイスは、種々の絶縁膜を備えている。これらの絶縁膜には、ＩＣの層間絶縁膜（例えば、低誘電率膜（以下、「Ｌｏｗ−ｋ膜」と称する。）、配線間に形成される配線材料のバリアー絶縁膜、高誘電率ゲート絶縁膜（以下、「Ｈｉｇｈ−ｋ膜」と称する。）などがある。また、絶縁膜の材料には、ＳｉＮ、ＳｉＯＮ、ＳｉＯＣＨ、ＳｉＯＣＮＨ、ＳｉＣＨ、ＳｉＣＮＨ、ＳｉＯＣＦ、ＳｉＣＦなどが用いられる。
Ｌｏｗ−ｋ膜は、低誘電率及び高機械的強度であることが要求されている。低誘電率を実現するための一法は、Ｌｏｗ−ｋ膜に対して熱アニール処理を行うことである。高機械的強度を実現するための一法は、特許文献１に記載されているように、紫外光照射処理を行うことである。
具体的には、上記熱アニール処理は、４００℃以上の温度で、３０分以上アニールすることが必要とされている。また、上記紫外光照射処理は、２００ｎｍ以下の波長の紫外光を照射することが必要とされている。
また、バリアー絶縁膜は、均一で高蜜度であることが要求されているが、薄膜化の要請もある。
さらに、Ｈｉｇｈ−ｋ膜（ＨｆＯ２膜）は、緻密なことと、リーク電流を流れにくくすることとが要求されている。このために、Ｈｉｇｈ−ｋ膜形成後に行うアニール処理が重要になっている。従来、Ｈｉｇｈ−ｋ膜は、有機金属化学気相蒸着法 (Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ)などで形成されていた。具体的には、Ｈｉｇｈ−ｋ膜の形成に先立って、シリコン上にＯ２ガスを供給しながら、４２５℃の温度で加熱することで境界層を形成する。その後、４５０℃〜５５０℃の温度下で有機金属化学気相蒸着により、Ｈｉｇｈ−ｋ膜を形成する。その後７００℃から９００℃の温度下でＮ２、Ｎ２／Ｏ２ガスまたはＮＨ３ガスを供給することにより、Ｈｉｇｈ−ｋ膜中のＳｉ−Ｏ結合のシリコンを窒素化（Ｎ化）を行いＳｉＮ結合を形成する。さらにアルゴン（Ａｒ）中でアニール処理を行う（非特許文献１，２）。
特開２００４−３５６５０８号公報 IEEE Electron Devices 52, p1839 (2005). The Electrochemical Society Interface, Summer 2005, p30 (2005).
しかし、従来の紫外線照射処理を行うと、Ｌｏｗ−ｋ膜は、その機械的強度が向上するものの、誘電率も増加するという問題があった。例えば、誘電率が２．４のＬｏｗ−ｋ膜に、波長が１７２ｎｍ、照度が１４ｍＷ／ｃｍ２の紫外光を２分間照射すると、機械的強度であるヤング率は８ＧＰａになるが、誘電率は２．６以上に増加した。
また、熱アニール処理を行うことによって２．３以下の誘電率を実現可能な回転塗布（Spin on Deposition：ＳＯＤ）膜に対して、波長が１７２ｎｍ、照度が１４ｍＷ／ｃｍ２の紫外光を４分間照射すると、機械的強度であるヤング率は８ＧＰａになるが、誘電率が２．５に増加した。
さらに、上記熱アニール処理は、既述のように、４００℃という高い温度で３０分以上のアニールを行うため、例えば、半導体デバイスで使用される、銅（Ｃｕ）などの配線材料がＬｏｗ−ｋ膜へ拡散し、配線間のリーク電流が多くなる。また、上記熱アニール処理は３０分以上の時間を要するのに対して、半導体デバイスの他の製造工程は５分程度である。したがって、上記熱アニール処理を行うと、半導体デバイスの製造スループットが低下するという問題がある。
また、バリアー絶縁膜を薄くして、さらに、その密度を高めることは困難であった。もっとも、従来、バリアー絶縁膜の密度を高める具体的手法は、存在していない。
さらに、Ｈｉｇｈ−ｋ膜の場合には、Ｈｉｇｈ−ｋ膜中に多くのチャージが存在し、ソース−ドレイン電流が小さくなることと、Ｈｉｇｈ−ｋ膜のリーク電流が大きくなることとに問題があった。これらは、Ｈｉｇｈ−ｋ膜中の酸素（Ｏ）の欠損によって生じた空孔に起因する問題である。
このように、絶縁膜に対しては、その用途に応じた改質が求められている。
そこで、本発明は、絶縁膜を改質可能な半導体製造装置を提供することを課題とする。
上記課題を解決するために、本発明の照射装置は、絶縁膜に対して第１の波長の紫外光を照射する第１照射手段と、
前記絶縁膜に対して第１の波長とは異なる第２の波長の紫外光または可視光を照射する第２照射手段と、を備える。
前記絶縁膜が低誘電率膜の場合には、前記光の一方は絶縁膜内の安定状態にない結合基を切断するために必要な波長以下の光であり、前記光の他方は吸収端以上の波長の光である。
また、前記絶縁膜が配線間絶縁膜又はバリアー絶縁膜の場合には、前記光の一方は絶縁膜内の結合基を切断するために必要な波長以下の光であり、前記光の他方は吸収端以上の波長の光である。
さらに、前記絶縁膜が高誘電率ゲート絶縁膜の場合には、前記光の一方は遷移金属の酸化に必要な波長またはＣ−Ｈ結合を切断するのに必要な波長以下の光であり、前記各光の他方は吸収端以上の波長の光である。
また、本発明の半導体製造装置は、上記照射装置と、前記絶縁膜を有するウェハを搬送する搬送装置と、を備える。
前記第１及び第２照射手段は、同一のチャンバーに設けられていてもよいし、異なるチャンバーに設けられていてもよい。
さらに、本発明の半導体デバイスは、化学的気相蒸着装置によって製造される場合には、誘電率が２．４以下であって、ヤング率が５ＧＰａ以上である絶縁膜を備える。
本発明の半導体デバイスは、半導体デバイス回転塗布成膜装置によって製造される場合には、誘電率が２．３以下であって、ヤング率が６ＧＰａ以上である絶縁膜を備える。
さらに、本発明の照射方法は、絶縁膜に対して第１の波長の紫外光を照射する第１照射工程と、
前記第１照射工程の後に第１の波長とは異なる第２の波長の紫外光または可視光を照射する第２照射工程と、を含む。
 発明の実施の形態
以下、本発明の実施形態について、図面を参照して説明する。なお、各図において、同様の部分には、同一の符号を付している。
（実施形態１）
図１は、本発明の実施形態１の半導体製造装置の模式的な構成図である。本実施形態では、主として、Ｌｏｗ−ｋ膜を改質する装置について説明する。
図１には、ウェハが収容されるフープ４１と、フープ４１から取り出されたウェハの位置決めを行うウェハアライメント４２と、ロードロック機構を有する減圧チャンバーであるロードロックチャンバー４３と、ウェハに対して相対的に長波長の光を照射する第一チャンバー１と、ウェハに対して相対的に短波長の光を照射する第二チャンバー２と、ロードロックチャンバー４３と第一チャンバー１と第二チャンバー２との間でウェハを搬送するロボットアームを有するトランスファーチャンバー４４とを示している。
図２は、図１の第一チャンバー１の模式的な構成図である。図２には、Ｌｏｗ−ｋ膜の材料によって決定される高圧水銀ランプのように３００ｎｍ以上の波長の光を照射する又はハロゲンランプのように４００ｎｍ以上７７０ｎｍ以下の波長の光を照射する複数（例えば４つ）のランプ３と、減圧時にかかる応力から各ランプ３を保護するとともに各ランプ３への酸素の接触をことを防止する石英パイプ４と、石英パイプ４内に供給される窒素（Ｎ２）ガスなどの不活性ガス５と、絶縁物で覆われており半導体デバイスとなるウェハ７と、昇降ステージ上に位置しておりウェハ７を加熱する絶縁物（ＡｌＮ）から成るヒーター６と、トランスファーチャンバー４４によって搬送されてきたウェハ７を受けるピン８と、連続的・定期的・間歇的にランプ３からの照射光の照度を測定する石英パイプ４内或いは第一チャンバー１の内壁に取り付けられている受光センサー９と、第一チャンバー１内に窒素ガスを供給するための配管１１と、ウェハ７を処理した後に第一チャンバー１内をクリーニングするための酸素（Ｏ２）ガスを供給するための配管１２と、各配管１１，１２とガスタンクとの間に設けられたバルブ１４と、各配管１１，１２を通るガス流量を計測するとともに計測結果に応じてバルブ１４の開閉を制御するマスフロー１３とを示している。なお、必要に応じて、窒素以外の不活性ガスを第一チャンバー１内に供給できるようにしてもよい。
また、第二チャンバー２の構成も、第一チャンバー１と同様であるが、各ランプ３に代えて、低圧水銀ランプまたはＸｅ、Ｋｒ、Ｉ、ＫｒＢｒなどのエキシマランプを用いている。低圧水銀ランプは、ランプのベース部温度が６０℃付近で１８６ｎｍの波長の光が相対的に強くなり、ランプのベース部温度が４０℃付近で２５４ｎｍの波長の光が相対的に強くなるものである。
なお、第一チャンバー１と第二チャンバー２との双方に、同じ波長の光を照射するランプを設けてもよい。この場合には、図１に示す半導体製造装置で処理されたウェハ７は、加熱時間が従来に比して２倍に増加するので、絶縁膜の機械的強度が高まるという点で改質効果が得られるためである。
また、第一チャンバー１のランプ３には、可視光ランプ、キセノンランプ、アルゴンレーザ、炭酸ガスレーザを用いることもできる。さらに、第二チャンバー２のランプには、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザを用いることもできる。なお、絶縁膜内の安定状態にない結合基を切断するためには、ランプ３は、波長が７７０ｎｍ以下の光、つまり可視光を照射できるものとする必要がある。換言すると、ランプ３として、赤外領域の波長範囲の光を照射するランプを用いた場合には、絶縁膜内の安定状態にない結合基の大半に振動は生じるものの、これらが限定的な時間内では切断されない。なお、７７０ｎｍ以下の可視光であれば、Ｓｉ−Ｈ結合及びＣ−Ｈ結合の結合基の大半が好適に切断でき、５００ｎｍ以下の可視光であれば更に好適に切断できることを実験により確認した。
図３は、照射光の波長と物質の結合エネルギーとの関係を示す図である。図３の横軸が波長（ｎｍ）、縦軸が結合エネルギー（ｅＶ）である。例えば、Ｌｏｗ−ｋ膜の材料には、ＳｉＯＣＨ、ＳｉＣＦなどを、またＣｕのバリアー膜にはＳｉＮ、ＳｉＯＣＨ、ＳｉＯＮ、ＳｉＯＣＮＨ、ＳｉＣＮＨ膜などを用いることが考えられる。
例えば、ＳｉＯＣＨ膜には、Ｃ−Ｈ結合とＳｉ−ＣＨ３結合とが存在する。これらは、３００ｎｍ強の波長の光が照射されると結合基が切断される。したがって、ＳｉＯＣＨ膜を絶縁膜に採用した場合には、３５０ｎｍ以下の波長の光を照射することで、上記結合基を切断することが可能となる。
同様に、ＳｉＮ膜には、Ｎ−Ｈ結合とＳｉ−Ｈ結合とが存在する。これらは、それぞれ３００ｎｍ，４００ｎｍ程度の波長の光が照射されると結合基が切断される。したがって、ＳｉＮ膜を絶縁膜に採用した場合には、４００ｎｍ以下の波長の光を照射することで、上記結合基を切断することが可能となる。
ここで、本発明者は、Ｌｏｗ−ｋ膜内の不安定な結合状態にある水素成分、フッ素成分などを低減することで、Ｌｏｗ−ｋ膜の誘電率を低くできることを見出した。
したがって、ランプ３からの３５０ｎｍ以下の波長の光を照射することによって、ＳｉＯＣＨ膜内のＣ−Ｈ結合とＳｉ−ＣＨ３結合とを除去できる。この結果、ＳｉＯＣＨ膜内の水素成分等が低減され、ＳｉＯＣＨ膜の誘電率が低くなる。
また、本発明者は、配線間絶縁膜又はバリアー絶縁膜の水素成分の結合基を切断することで、配線間絶縁膜等を均一で高密度とすることができることを見出した。さらに、本発明者は、Ｈｉｇｈ−ｋ膜に、遷移金属の酸化に必要な波長或いはＣ−Ｈ結合を切断するのに必要な波長以下の光を照射すること、Ｈｉｇｈ−ｋ膜を不活性ガス又はＯ２ガスを１〜２％程度、好ましくは１％以下含む不活性ガス雰囲気でＵＶアニールすることで、Ｈｉｇｈ−ｋ膜を緻密とすることができ、かつ、リーク電流が流れにくくなることを見出した。
したがって、上記各絶縁膜の材料に応じて波長を選択したランプを用いれば、絶縁膜を、その要求条件をクリアした状態に改質することができる。
図４は、照射光の波長と吸収端と結合エネルギーとの関係を示す図である。図４の横軸が波長（ｎｍ）、左縦軸が吸収端（ｅＶ）、右縦軸が結合エネルギー（ｅＶ）である。例えば、ＳｉＯ２膜の吸収端に対応する波長は１５６ｎｍである。したがって、ＳｉＯＮ膜に１５６ｎｍ以上の波長の光を照射すると、光が膜内に進入して、その結果、光が膜内の構造（結合の骨格）に吸収され、ＳｉＯ２膜またはＳｉＯＮ膜の密度が向上し、機械的強度が高くなる。同様に、ＳｉＮの吸収端吸収端に対応する波長は２７５．６ｎｍであるので、ＳｉＮ膜に２７５．６ｎｍ以上の波長の光を照射すると、ＳｉＮ膜の密度が向上する、又は、水素成分等が除去される。
図５は、図２に示すウェハ７の一部の模式的な断面図である。図５には、半導体デバイス内の信号を伝送する配線層３１と、配線層３１上に形成されていて配線層３１の成分の漏れをバリアーするバリアー絶縁膜３２と、バリアー絶縁膜３２上に形成されていて後の工程でＬｏｗ−ｋ膜自体の上に形成される層とを絶縁するＬｏｗ−ｋ膜３３とを示している。
配線層３１は、Ｃｕなどが材料として選択され、厚さは２００〜３００ｎｍ程度である。バリアー絶縁膜３２は、ＳｉＯＣ、ＳｉＣＨ、ＳｉＯＣＨ、ＳｉＯＣＮＨなどが材料として選択され、厚さは２０〜３０ｎｍ程度である。Ｌｏｗ−ｋ膜３３は、ＳｉＯＣＨなどが材料として選択され、厚さは２００〜３００ｎｍ程度である。
つぎに、ＳｉＯＣＨ膜がＬｏｗ−ｋ膜３３として選択されたウェハ７を例に、Ｌｏｗ−ｋ膜３３の改質処理の手順について説明する。本実施形態では、まず、図示しないクリーンルーム内のＣＶＤ装置からフープ４１に収容された状態で搬送されてくる。その後、ウェハは、フープ４１から取り出され、ウェハアライメント４２側へ搬送される。
ウェハアライメント４２では、そのウェハの位置決めが行われる。その後、ウェハ７は、第一チャンバー１に搬送されるのに先立って、ロードロックチャンバー４３に搬送される。
つぎに、ロードロックチャンバー４３内が減圧される。そして、ロードロックチャンバー４３内が所望の圧力になると、ロードロックチャンバー４３とトランスファーチャンバー４４との間を仕切っているゲートバルブが開かれる。
その後、ウェハ７は、トランスファーチャンバー４４内に搬送される。つづいて、トランスファーチャンバー４４内のロボットアームによって、ロードロックチャンバー４３内から第一チャンバー１内へ、ウェハ７が搬送されていく。
第一チャンバー１内では、ウェハ７は、ヒーター６の上部に突出しているピン８上に載置される。その後、ヒーター６が上昇され、ピン８に載置されていたウェハ７は、ヒーター６に直に接触することになる。それから、ウェハ７は、ランプ３からの光の照射に先立って、ヒーター８によって、例えば、約９０秒間、３５０〜４００℃で加熱される。
また、この加熱と共に、図示しない排気手段によって第一チャンバー１内が排気され、かつ、マスフロー１３によって窒素ガス側のバルブ１４が開かれ、第一チャンバー１内が窒素雰囲気となる。上記加熱は、第一チャンバー１内が例えば１Ｔｏｒｒとなる条件で行われ、バルブ１４の開閉制御は、第一チャンバー１への窒素ガスの供給量が、例えば１００ｃｃ／分となる条件で行われる。
なお、第一チャンバー１内は、減圧状態でなく、常圧状態であってもよい。また、必要に応じて、Ｎ２ガスに代えて他の不活性ガスを、第一チャンバー１内に供給してもよいし、Ｎ２ガスと他の不活性ガスとの混合ガスを用いてもよい。
ヒーター８の上昇は、ランプ３から照射される光がウェハ７に強度ムラがなく到達するように、ウェハ７とランプ３との距離が例えば１００〜２００ｍｍとなる範囲で行うようにしている。
つぎに、ランプ３からウェハ７に対して光を照射する。この際、光の照度を受光センサー９で測定し、その照度が高圧水銀ランプの場合は例えば８ｍＷ／ｃｍ２、ハロゲンランプの場合は例えば１５ｍＷ／ｃｍ２となるように、ランプ３を制御する。
この際、ウェハ７に対して上記照度で光を照射すると、ウェハ７内の絶縁膜に、脱離ガスによるクラックが生じたり、当該絶縁膜の剥離が生じたりする場合がある。そこで、受光センサー９の測定結果に基づいて、５〜１０秒程度の時間で、連続的に、或いは、階段状に、ランプ３の照度を上昇させている。照度の上昇は、例えば、線形的であってもよいし、指数関数的であっても、さらには別の形態でもよい。
その後、照射開始から所定時間（例えば１〜２分）が経過したら、照射を完了するとともに、窒素ガス側のバルブ１４を閉じる。こうして、バリアー絶縁膜３２及びＬｏｗ−ｋ膜３３内の不安定なＣ−Ｈ結合、Ｓｉ−ＣＨ３結合およびＨ−ＣＨ２Ｓｉ（ＣＨ３）３結合等を除去し、Ｌｏｗ−ｋ膜３３の誘電率を低下させる。
引き続き、例えば１Ｔｏｒｒの減圧下を維持しながら、酸素ガス側のバルブ１４を開けて、Ｏ２ガスを１００ｃｃ／分の割合で第一チャンバー１内に約１分間供給することで第一チャンバー１内をクリーニングする。
つぎに、トランスファーチャンバー４４によって、第一チャンバー１内から第二チャンバー２内へ、ウェハ７が搬送される。ウェハ７は、第二チャンバー２においても、第一チャンバー１での処理の場合と同様に処理されるが、低圧水銀ランプからウェハ７に対して光を照射する条件は、その照度を３ｍＷ／ｃｍ２とする。また、照射時間は、例えば１〜４分とする。この照射によって、Ｌｏｗ−ｋ膜３３の誘電率の上昇を抑えることができ、機械的強度が高めることができる。
第二チャンバー２から取り出したウェハ７は、例えば、Ｌｏｗ−ｋ膜３３のヤング率は約５ＧＰａ以上、誘電率は２．５以下となる。また、バリアー絶縁膜３２のヤング率は約６０ＧＰａ、誘電率は約４．０、密度は約２．５ｇ／ｃｍ３となる。
（実施形態２）
図６は、本発明の実施形態２の半導体製造装置の模式的な構成図である。図７は、図６のチャンバー１５の模式的な構成図である。本実施形態では、図１に示した第一チャンバー１と第二チャンバー２とを一つのチャンバー１５で実現している。
チャンバー１５は、複数（例えば５つ）のランプ３と、複数（例えば４つ）のランプ２１とを備えている。ここでは、ランプ２１とウェハ７との距離は、チャンバー１５の使用時に、約１００ｍｍとなるようにしてある。一方、ランプ３とウェハ７との距離は、約１２０ｍｍとなるようにしてある。ランプ３と低圧水銀ランプ２１との数は同じであってもよいし、ランプ３とランプ２１とは２次元に並べてもよい。
ウェハ７に対しては、ランプ３とランプ２１とのいずれから先に、紫外線を照射してもよい。ただし、同時に照射しても、Ｌｏｗ−ｋ膜３３の誘電率を低下させ、かつ、機械的強度を向上させることはできないので留意されたい。
半導体デバイスの製造プロセスは、実施形態１と同様である。ランプ３とランプ２１との各照射時間も、実施形態１と同様とすればよい。この条件であれば、照射前のウェハ７の加熱時間は１分、照射時間の総計は５分、クリーニング時間は１分であるので、他の工程も７分であれば、製造スループットが低下することはない。
（実施形態３）
実施形態１，２では、主として、Ｌｏｗ−ｋ膜３３の処理について説明した。本実施形態では、歪シリコンデバイスのＳｉＮ膜のストレスを大きくする処理について説明する。
半導体デバイスにおける絶縁膜を用いる技術に歪みシリコン技術がある。歪みシリコン技術とは、ソース−ドレインにシリコンゲルマニウム（ＳｉＧｅ）層を設けて電子の密度を高め、ゲート下のチャネル領域におけるシリコン原子の格子が互いに整列しようとする性質を利用してシリコン原子の間隔を広げ、ソースドレイン電流の担い手である電子とシリコン原子の衝突を少なくし、電子の移動度を大きくする技術のことである。
この技術によると、電子が流れる際の抵抗が少なくなるので、電子を高速移動させることが可能となる。したがって、歪みシリコン技術をトランジスタに用いると、高速動作が可能なトランジスタを実現できる。歪みシリコン技術をトランジスタに用いるためには、Ｎチャネルトランジスタ上に例えばＳｉＮ膜を形成し、次いで、例えば熱アニールまたはハロゲン光を照射して、シリコン基板に歪を加えるという手法が採用されている。
本実施形態においても、図１或いは図６に示す半導体製造装置を用いることができる。ただし、ランプ３に代えて例えば３４１ｎｍの波長の光を照射するＩ２ランプを用い、ランプ２１に代えて例えば２８２ｎｍの波長の光を照射するＸｅＢｒランプ或いは例えば３０８ｎｍの波長の光を照射するＸｅＣｌランプを用いる。
本実施形態では、Ｉ２ランプからの照射光によってＳｉＮ膜から水素を脱離させ、その後、ＸｅＢｒランプからの照射光によってＳｉＮ膜のストレスを増加させる。
図８は、図２に示すウェハ７の一部の模式的な断面図である。図８には、Ｐ型シリコン層５１と、Ｐ型シリコン層５１内に作成されたＮ型ウェル領域５２と、Ｎ型ウェル領域５２内に形成されたＳｉＧｅなどのソース領域５３及びドレイン領域５４と、Ｎ型ウェル領域５２上に形成されたゲート絶縁膜６２と、ゲート絶縁膜６２に形成されたゲート電極５５と、Ｐ型シリコン層５１内に形成されたＳｉＧｅなどのソース領域５８及びドレイン領域５９と、シリコン層５１上に形成されたゲート絶縁膜６３と、ゲート絶縁膜６３に形成されたゲート電極６０と、ゲート電極５５，６０上に形成されたＳｉＯ２膜５６，６１と、ＳｉＯ２膜５６，６１上に形成されたサイドウォールとなるＳｉＮ膜５７とを示している。
ソース領域５３及びドレイン領域５４側のトランジスタはＰチャネルトランジスタであり、ソース領域５８及びドレイン領域５９側のトランジスタはＮチャネルトランジスタである。このようなウェハ７は、拡散炉、イオン注入装置、さらに化学的気相蒸着（Chemical Vapor Deposition System：ＣＶＤ）装置によって形成される。
このウェハ７は、上記Ｉ２ランプからの照射光によって、ＳｉＮ膜５７内の水素成分等が７０％程度低減し、ＸｅＢｒランプからの照射光によって、更にＳｉＮ膜５７内の残りの水素が除去され、ＳｉＮ膜５７内には、ほぼ完全に水素がない状態となる。この結果、ＳｉＮ膜５７の機械的強度が高まる。
図９は、図８に示すウェハ７のＳｉＮ膜５７の一部除去後の模式的な断面図である。上記光照射処理の後に、ＳｉＮ膜５７のうちＰチャネルトランジスタ側を除去する。こうして、歪シリコンデバイスを作成する。
なお、本実施形態の場合と同じ条件で、半導体製造装置を用いて処理を行うと、ＳｉＮカバー絶縁膜の水素濃度も低減でき、ＤＲＡＭのカバー膜中の水素に起因するゲート−ドレインリーク電流を低減でき、リテンション不良を減少させることができる。
（実施形態４）
図１０は、本発明の実施形態４の第一チャンバー１の模式的な構成図である。この第一チャンバー１は、波長が４００ｎｍ以上のハロゲンランプを用いた場合に好適なものである。
図１０に示すように、本実施形態では、ハロゲンランプ３を冷却するために、冷却水２２を用いている。ここで、ハロゲンランプ３は、ランプの光により、短時間にＳｉウェハ上の絶縁膜を加熱して水素を除去する。
その後、第二のチャンバー２で３０８ｎｍのＸｅＣｌランプからＵＶ光を照射して、ストレスを大きくする。
（実施形態５）
図１１は、本発明の実施形態５の半導体製造装置の模式的な構成図である。ここでは、Ｌｏｗ−ｋ膜を、ＳＯＤ膜で作成する場合の例について説明する。
まず、ＳＯＤ膜を回転塗布するコーターを備えるチャンバー１０１内で、例えば３００ｎｍの厚さのウェハに形成された配線上に、ＳＯＤ膜を例えば５００ｎｍ塗布する。
次に、このウェハを、ＳＯＤ膜の溶剤を飛ばすためのべークステージを備えるチャンバー１０２に移して、約２００℃の温度でべークを行うことによって溶剤を飛ばす。
次に、このウェハを、溶剤およびポロジェンを飛ばす又は膜を強固にするためのキュアーステージを備えるチャンバー１０３に移して、約４００℃の温度で、５分間の時間ベークを行う。こうして、ＳＯＤ膜中の溶剤またはポロジェンを飛ばすなどして、膜を緻密化する。その後は、実施形態１等と同様の処理を行う。この場合、Ｌｏｗ−ｋ膜は、誘電率が２．３以下であって、ヤング率が６ＧＰａ以上となる。
（実施形態６）
図１２は、本発明の実施形態６の半導体デバイスとなるウェハ７の一部の模式的な断面図である。ここでは、ウェハ７内のＨｉｇｈ−ｋ膜７３を、ＵＶアニール処理する例について説明する。
このウェハ７は、シリコンウェハ７１上に、例えば１ｎｍの厚さのＳｉＯ２リッチの境界層７２が形成されている。境界層７２上には、ＨｆＯ２などからなるＨｉｇｈ−ｋ膜７３が例えば５ｎｍの厚さで形成されている。Ｈｉｇｈ−ｋ膜７３上には、ポリシリコンなどからなる電極７４が形成されている。なお、Ｈｉｇｈ−ｋ膜７３は、例えば８００℃の温度下で、約１０分間Ｎ２ガス／Ｏ２ガスを供給することによって形成される。
第一チャンバー１では、ウェハから１００〜２００ｍｍ離した、波長が約３０８ｎｍのＸｅＣｌランプ４灯から、約５〜１５ｍＷ／ｃｍ２の照度で、２〜４分程度の時間、光を照射する。
つぎに、第二チャンバー２では、ウェハから１００〜２００ｍｍ離した、波長が約１７２ｎｍのＸｅランプ４灯から、約４〜８ｍＷ／ｃｍ２の照度で、１〜３分程度の時間、光を照射する。
第一チャンバー１及び第二チャンバー２は、圧力が約１Ｔｏｒｒの減圧状態、温度が約５００℃、窒素ガスを含む種々の不活性ガス雰囲気である。
さらに、クリーニングは、約１Ｔｏｒｒの減圧下において、酸素ガス供給量を例えば１００ｃｃ／分の割合で供給し、ＵＶランプを点灯させることによって処理する。その後、例えば、４２５℃でフォーミングガス（Ｎ２ガス／Ｈ２ガス）処理を３０分程度の時間行う。
その結果、境界層７２中のチャージ密度を、１×１０１２／ｃｍ３に減少させることができ、またＨｆＯ２膜のリーク電流も低減できる。
（実施形態７）
ところで、上記各実施形態では、２種類の波長の光を照射するランプを用いた半導体製造装置等について説明したが、図３，図４を用いて説明したように、ランプの波長を規定することで、絶縁膜の改質を行うことは可能である。
ＳｉＮ膜の場合、Ｈ−Ｎ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ、３５３ｎｍ、３９９ｎｍである。また、約２４０ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＮ膜に対して、１８０ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＣＨ膜の場合、Ｈ−Ｎ、Ｃ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ３５３ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約２６５ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＣＨ膜に対して、１８０ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＣＮＨ膜の場合には、Ｈ−Ｎ、Ｃ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ、２７４ｎｍ、３５３ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約２６５ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＣＮＨ膜に対して、２７４ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＯＣＮＨ膜の場合には、Ｈ−Ｏ、Ｈ−Ｎ、Ｃ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ、２８０ｎｍ、３５３ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約１５６から２６３ｎｍが吸収端に対応する波長であるが、ＣやＮの濃度がある数パーセント以上あることを考えて吸収端に対応する波長は１８０ｎｍ程度と考えられる。したがって、ＳｉＯＣＮＨ膜に対して、１８０ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＯＣＨ膜の場合には、Ｈ−Ｏ、Ｈ−Ｎ、Ｃ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。これらの結合基を切断するために必要な波長は、それぞれ、２８０ｎｍ、３５３ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約１５６ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＯＣＨ膜に対して、１５６ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
ＳｉＯＮ膜の場合には、Ｈ−Ｏ、Ｎ−Ｈ、Ｈ−Ｓｉなどの水素が関係する結合基が存在する。この結合基を切断するために必要な波長は、２８０ｎｍ、３５３ｎｍ、３９９ｎｍである。また、約２６３ｎｍが吸収端に対応する波長である。これらのことから、ＳｉＯＮ膜に対して、２６３ｎｍ以上４００ｎｍ以下の波長の光を照射すると、絶縁膜の機械的強度を高め、かつ、誘電率を低くすることができる。
（実施形態８）
図１７は、第一チャンバー１及び第二チャンバー２内に設けたウェハ７の位置ズレを防止する防止リング８Ａの模式的な構成図である。なお、図１７には、既述のウェハ７及びヒーター６も示している。
本発明の実施形態８に係る第一チャンバー１及び第二チャンバー２は、ウェハ７が静電気を帯びて位置ズレしようとすることを防止するものである。なお、静電気自体を除去するために防止リング８Ａを、除電リングとしてもよい。防止リング８Ａは、ヒーター６上であって、ウェハ７の周辺を囲う態様で使用される。
ここで、ランプ３から紫外光などをウェハ７に対して照射すると、これに起因してウェハ７とヒーター６との間に正負の電荷、すなわち静電気が発生する。この結果、ウェハ７とヒーター６とが相互に引き合うことになる。この状態で、所定の処理後にウェハ７をヒーター６から離すために昇降ステージを降下させると、当該静電気によってウェハ７がヒーター６に対して位置ズレする場合がある。
通常、チャンバーには、この位置ズレを検知するセンサーが設けられている。したがって、上記位置ズレが所定量以上となると、このセンサーが反応して、製造工程がストップする。これでは、継続的な処理ができなくなり、製造スループットが低下する。
そこで、上記のように、第一チャンバー１及び第二チャンバー２内に、ウェハ７がずれても上記センサーが反応しないように防止リング８Ａを設け、ウェハ７を防止リング８Ａの内壁で止められるようにしている。なお、除電リング８Ａとする場合には、少なくとも表面をポリシリコン、単結晶シリコン又はアルミニウムなどとすればよい。
なお、除電リング８Ａの形状は、図１７に示す態様に限定されず、例えば直方体、立方体などの形状としてもよい。この種の除電体は、ヒーター６上であってウェハ７の搬入／搬出に邪魔にならない位置に載置すればよい。ただし、例えば、図１８に示すように、略虹状の複数の除電リング片８Ｂとすると、除電リング片８Ｂで囲まれた位置にウェハ７が搬入されやすくなるため、ウェハ７の位置ズレが生じにくい。直方体等の除電体、除電リング片８Ｂのいずれの場合であっても、除電リング８Ａに比して、作成は容易である。
さらに、発生した静電気を除去することができれば、除電リング８Ａ等を備えることは必須ではない。たとえば、除電リング８Ａ等を備えることに代え又はこれと共に、ピン８を除電ピンとすることもできる。除電ピンは、少なくとも表面がポリシリコン、単結晶シリコン又はアルミニウムなどとすればよい。
同様に、ヒーター６等の表面に、ポリシリコン薄膜、アモーファスシリコン薄膜、ＳｉＮ薄膜、ＳｉＣ膜又はＳｉＯＣ膜を形成することもできる。薄膜の厚さは、限定的ではないが、一例としては、５００〜１００００オングストローム程度とすることができる。
例えば、ポリシリコン薄膜は、プラズマＣＶＤ法、スパッタ法又は減圧ＣＶＤ法により、例えば、３８０ＫＨｚの高周波５６２Ｗをヒーター６に印加して、基板温度表面３５０℃、圧力０．６Ｔｏｒｒ環境下で、ＳｉＨ４を１００ｃｃ／ｍｉｎ流すことで、約５０００〜１００００オングストロームの厚さのものを形成可能である。ＳｉＮ薄膜は、プラズマＣＶＤ法、スパッタ法又は減圧ＣＶＤ法により、例えば、３８０ＫＨｚの高周波５６２Ｗをヒーター６に印加して、基板温度表面３５０℃、圧力０．６Ｔｏｒｒ環境下で、ＳｉＨ４を１００ｃｃ／ｍｉｎ、ＮＨ３を５０００ｃｃ／ｍｉｎの割合で流すことで、３０００〜５０００オングストロームの厚さのものを形成可能である。
ヒーター６等の表面にＳｉＮ薄膜を形成した場合には、シリコンリッチなものを用いると、電流が流れやすくなるため、ウェハ７がヒーター６へ吸着しにくく望ましい。特に、ヒーター６等の表面にＳｉＣ膜やＳｉＯＣ膜を形成した場合には、ヒーター６又は除電リング８Ａのアルミニウム成分などがウェハ７を汚染しないようにすることができるという副次的効果を得ることもできる。
（実施形態９）
図１９〜図２１は、図８，図９に示したウェハ７の製造工程の変形例を示す図である。ここでは、Ｐチャネルトランジスタをコンプレッシブ膜とし、かつ、Ｎチャネルトランジスタにテンスル膜とする手法について説明する。
本実施形態では、まず、ウェハ７のソース領域５３及びドレイン領域５４側のトランジスタ、つまり、Ｐチャネルトランジスタに、紫外光吸収材であるところの約１００ｎｍの厚さのポリシリコン薄膜６４を形成する。この状態で、Ｐチャネルトランジスタ及びＮチャネルトランジスタに、低圧水銀のＵＶ光を、例えば、４００℃で照度１４ｍＷ／ｃｍ２で５分間照射する（図１９）。
これにより、Ｎチャネルトランジスタ側のＳｉＮ膜５７は、約１．５ＧＰａのテンスルストレスとなる。なお、紫外光吸収材の条件は、当該吸収を実現するためのバンドギャップを有していて、約４００℃という加熱に耐えられるものであれば、ポリシリコンに限定されるものではない。
つづいて、Ｐチャネルトランジスタに形成したポリシリコン薄膜６４を除去する（図２０）。これにより、Ｎチャネルトランジスタ側のＳｉＮ膜５７だけがテンスルストレスとなる。
その後、Ｎチャネルトランジスタを、厚いレジスト膜６５で覆い、イオン注入機を用いて、例えば、５×１０１５ドーズでＮ＋イオンをＰチャネルトランジスタ側のＳｉＮ膜５７の中心に打ち込む（図２１）。このとき、Ｎチャネルトランジスタ側のＳｉＮ膜５７は、レジスト膜６５によって保護されているためにストレスの変化は生じない。 一方、Ｐチャネルトランジスタ側のＳｉＮ膜５７は、ストレスがコンプレッシブとなり約１ＧＰａの大きさとなる。
それから、Ｎチャネルトランジスタを覆っているレジスト膜６５を除去することで、図８に示すウェハ７となる。
（実施例１）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＬｏｗ−ｋ膜３３の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１のランプ３：波長が約３００ｎｍ以上７７０ｎｍ以下となる高圧水銀ランプを４灯、照度が約８ｍＷ／ｃｍ２、照射時間約４分、
第二チャンバー２の低圧水銀ランプ：波長が約１８６ｎｍ及び約２５４ｎｍとなるもの４灯、照度が約３ｍＷ／ｃｍ２、照射時間約１分、
第一チャンバー１及び第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍで、厚さが約３００ｎｍのＳｉＯＣＨ膜が形成されている。
この結果、ウェハ７の機械的強度を示すヤング率は８ＧＰａになった。誘電率は２．４になった。
（実施例２）
図６又は図１７などに示す半導体製造装置を用いて、以下の条件でＬｏｗ−ｋ膜３３の処理を経て、実際に半導体デバイスを製造した。
ランプ３：波長が約３００ｎｍ以上７７０ｎｍ以下となる高圧水銀ランプ４灯、照度が約４ｍＷ／ｃｍ２、照射時間約４分、
ランプ２１：波長が約１８６ｎｍ及び約２５４ｎｍとなる低圧水銀ランプ４灯、照度が約３ｍＷ／ｃｍ２、照射時間約１分、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約２５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍで、厚さが約３００ｎｍのＳｉＯＣＨ膜が形成されている。
この結果、ウェハ７の機械的強度を示すヤング率は８ＧＰａになった。誘電率は２．４になった。
（実施例３）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＳｉＮ膜５７の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１内のランプ３：波長が約３４１ｎｍのＩ２ランプ４灯、照度が約１３ｍＷ／ｃｍ２、照射時間約２分、
第二チャンバー２内のランプ：波長が約２８２ｎｍのＸｅＢｒランプ４灯、照度が約１３ｍＷ／ｃｍ２、照射時間約２分、
第一チャンバー１：１Ｔｏｒｒの減圧状態、温度が約４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、ＤＲＡＭが形成されていて、カバーＳｉＯ２膜上には、カバーＳｉＮ膜が約３００ ｎｍの厚さで形成されている。
その結果、カバーＳｉＮ膜５７の水素濃度を低減することができ、ＤＲＡＭのゲート−ドレイン領域のリーク電流を低減でき、データリテンションタイムを長くすることができ、不良率を低減できた。
（実施例４）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＳｉＮ膜５７の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１内のランプ３：波長が約３４１ｎｍのＩ２ランプ４灯、照度が約１３ｍＷ／ｃｍ２、照射時間約２分、
第二チャンバー２内のランプ：波長が約３０８ｎｍのＸｅＣｌランプ４灯、照度が約１３ｍＷ／ｃｍ２、照射時間約２分、
第一チャンバー１：１Ｔｏｒｒの減圧状態、温度が約２５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約３５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、ＤＲＡＭが形成されていて、トランジスタにサイドウォールＳｉＮ膜が約３００ｎｍの厚さで形成されている。
半導体製造装置の処理前後の機械的強度を測定した結果、処理前には２×１０９ｄｙｎｅ／ｃｍ２の引っ張り応力であったのに対して、処理後には２×１０１０ｄｙｎｅ／ｃｍ２の引っ張り応力であった。この結果、ソース−ドレイン電流が増大した。
（実施例５）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＬｏｗ−ｋ膜３３の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１のハロゲンランプ：波長が約４００以上７７０ｎｍ以下となるもの４灯、照度が約１５ｍＷ／ｃｍ２、照射時間約２分、
第二チャンバー２の低圧水銀ランプ：波長が約１８６ｎｍ及び約２５４ｎｍとなるもの４灯、照度が約３ｍＷ／ｃｍ２、照射時間約２分、
第一チャンバー１及び第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、ＳｉＯＣＨ膜が約３００ｎｍの厚さで形成されている。
この結果、ウェハ７の機械的強度を示すヤング率は８ＧＰａになった。誘電率は２．４になった。
（実施例６）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＳＯＤ膜３３の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１内のランプ３：波長が約３０８ｎｍのＸｅＣｌランプ４灯、
照度が約１０ｍＷ／ｃｍ２、照射時間約４分、
第二チャンバー２内のランプ：波長が約１７２ｎｍのＸｅランプ４灯、照度が約４ｍＷ／ｃｍ２、照射時間約１分、
第一チャンバー１及び第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約３５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、ＳＯＤ膜３３が約３００ｎｍの厚さで形成されている。
この結果、ウェハ７の機械的強度を示すヤング率は８ＧＰａになった。誘電率は２．３になった。
（実施例７）
図１又は図１７などに示す半導体製造装置を用いて、以下の条件でＨｆＯ２膜３３の処理を経て、実際に半導体デバイスを製造した。
第一チャンバー１内のランプ３：波長が約３０８ｎｍのＸｅＣｌランプ４灯、照度が約１０ｍＷ／ｃｍ２、照射時間約４分、
第二チャンバー２内のランプ：波長が約１７２ｎｍのＸｅランプ４灯、照度が約４ｍＷ／ｃｍ２、照射時間約１分、
第一チャンバー１及び第二チャンバー２：１Ｔｏｒｒの減圧状態、温度が約５００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍであり、厚さ約１ｎｍのＳｉＯ２リッチの境界層と、境界層上に形成された約５ｎｍの厚さのＨｆＯ２膜とが形成されている。
その結果、境界層中のチャージ密度を、１×１０１２／ｃｍ３に減少させることができ、またＨｆＯ２膜のリーク電流も低減できた。
（実施例８）
図６又は図１７などに示す半導体製造装置を用いて、実際に半導体デバイスを製造した。本実施例では、図１３に示すＣｕ配線層２１上に形成されたバリアー絶縁膜（ＳｉＯＣ膜）２２を高密度にする例について説明する。
ランプ：波長が約２２２ｎｍであるＫｒＣｌ２ランプ４灯、照度が約４〜１５ｍＷ／ｃｍ２、照射時間約１〜２分、ウェハ７までの距離が約１０〜２０ｃｍ、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約３００〜４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍであり、図１３に示すように、Ｃｕ配線層２１上に、厚さが約３０ｎｍのバリアー膜であるところのＳｉＯＣ膜２２が形成されている。
こうして改質したＳｉＯＣ膜２２に対して、約４００℃の温度で、３時間の加熱処理を行っても、ＳｉＯＣ膜２２が高密度であるので、ＳｉＯＣ膜２２からほとんどリーク電流が流れなかった。
（実施例９）
図６又は図１７などに示す半導体製造装置を用いて、実際に半導体デバイスを製造した。本実施例では、図１４に示すＣｕ配線層２１上にＬｏｗ−ｋ膜（ＳｉＯＣ膜）２２を介して形成されたバリアー絶縁膜２３を開口してから堆積したＰＥ−ＣＶＤＳｉＮ膜２４を、高密度にする例について説明する。
ランプ：波長が約３０８ｎｍであるＸｅＣｌランプ４灯、照度が約４〜１５ｍＷ／ｃｍ２、照射時間約１〜２分、ウェハ７までの距離が約１０〜２０ｃｍ、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約３００〜４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍであり、図１４に示すように、基板側からＣｕ配線層２１、厚さが約３０ｎｍのＬｏｗ−ｋ膜であるところのＳｉＯＣ膜２２、バリアー絶縁膜２３、ＰＥ−ＣＶＤＳｉＮ膜２４が形成されている。
こうして改質したＰＥ−ＣＶＤＳｉＮ膜２４に対して、図１５に示すように、拡散防止メタル２５，２６であるタンタル／窒化タンタル（Ｔａ／ＴａＮ）膜を形成し、ビア内にＣｕ配線層２７を形成したウェハ７に対して、約４００℃の温度で、３時間の加熱処理を行っても、ビアホールの側面を形成するＰＥ−ＣＶＤＳｉＮ２４が高密度であるので、ＳｉＯＣ膜２２に対して拡散防止メタル２５，２６内のＴａが拡散しなかった。
（実施例１０）
ところで、シャロートレンチ構造の素子分離（Shallow Trench Isolation：ＳＴＩ）領域を有するＤＲＡＭでは、ワードラインにネガティブバイアスをかけると、ゲート−ドレイン間のリーク電流が大きくなるため、データのリテンション不良が発生している。また、２５０℃のパッケージ処理を行ったときにも、これらの現象が起きることが知られている。
このような現象の原因は、カバーＳｉＮ膜中の水素が起因していることがわかってきた。この水素がゲートとドレインとの重なりあう領域のチャネル領域の禁制帯中にトラップを発生させるものと思われる。
本実施例では、図６又は図１７などに示す半導体製造装置を用いて、実際に半導体デバイスを製造した。ここでは、図１６に示すシリコンウェハ８１に形成したトランジスタ８２上のカバーＳｉＯ２膜８３を覆うカバーＰＥ−ＣＶＤＳｉＮ膜８４を、高密度にする例について説明する。
ランプ：波長が約３０８ｎｍであるＸｅＣｌランプ４灯、照度が約４〜１５ｍＷ／ｃｍ２、照射時間約１〜２分、ウェハ７までの距離が約１０〜２０ｃｍ、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約３００〜４００℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍであり、図１５に示すように、トランジスタ８２等が形成されている。
こうして改質した、カバーＰＥ−ＣＶＤＳｉＮ膜８４内の水素濃度を測定した結果、改質前には約３０％あったのに対して、改質後には約１０％になった。ちなみに、カバーＰＥ−ＣＶＤＳｉＮ膜８４のＣＶＤ工程での圧力を変更することによって、カバーＬＰ−ＣＶＤＳｉＮ膜に代えると、改質前には約２５％あったのに対して、改質後には約１％になった。
（実施例１１）
本実施例では、実施例４の変形例について説明する。図６又は図１７などに示す半導体製造装置を用いて、以下の条件でＨｆＯ２膜３３の処理を経て、実際に半導体デバイスを製造した。
ランプ：波長が約２８２ｎｍのＸｅＢｒランプ４灯、照度が約５〜１３ｍＷ／ｃｍ２、照射時間約３分、
チャンバー：１Ｔｏｒｒの減圧状態、温度が約２５０℃、窒素ガスを含む種々の不活性ガス雰囲気、さらに、クリーニング条件が１Ｔｏｒｒの減圧下において酸素ガス供給量を１００ｃｃ／分、
ウェハ７：直径約３００ｍｍ、サイドウォールとなるＬＰ−ＳｉＮ膜が約３００ｎｍの厚さで形成されている。
半導体製造装置の処理前後の機械的強度を測定した結果、実施例４と同様に、処理前には２×１０９ｄｙｎｅ／ｃｍ２の引っ張り応力であったのに対して、処理後には２×１０１０ｄｙｎｅ／ｃｍ２の引っ張り応力であった。この結果、ソース−ドレイン電流が増大した。
本発明の実施形態１の半導体製造装置の模式的な構成図である。 図１の第一チャンバー１の模式的な構成図である。 照射光の波長と物質の結合エネルギーとの関係を示す図である。 照射光の波長と吸収端と結合エネルギーとの関係を示す図である。 図２に示すウェハ７の一部の模式的な断面図である。 本発明の実施形態２の半導体製造装置の模式的な構成図である。 図６のチャンバー１５の模式的な構成図である。 図２に示すウェハ７の一部の模式的な断面図である。 図８に示すウェハ７のＳｉＮ膜５７の一部除去後の模式的な断面図である。 本発明の実施形態４の第一チャンバー１の模式的な構成図である。 本発明の実施形態５の半導体製造装置の模式的な構成図である。 本発明の実施形態６の半導体デバイスとなるウェハ７の一部の模式的な断面図である。 本発明の実施例の半導体デバイスの一部の断面図である。 本発明の実施例の半導体デバイスの一部の断面図である。 本発明の実施例の半導体デバイスの一部の断面図である。 本発明の実施例の半導体デバイスの一部の断面図である。 第一チャンバー１及び第二チャンバー２内に設けたウェハ７の位置ズレを防止する防止リング８Ａの模式的な構成図である。 図１７の変形例を示す図である。 図８，図９に示したウェハ７の製造工程の変形例を示す図である。 図８，図９に示したウェハ７の製造工程の変形例を示す図である。 図８，図９に示したウェハ７の製造工程の変形例を示す図である。
符号の説明
１ 第一チャンバー
２ 第二チャンバー
３ ランプ
４ 石英パイプ
５ 不活性ガス
７ ウェハ
６ ヒーター
８ ピン
９ 受光センサー
１１ 配管
１２ 配管
１３ マスフロー
１４ バルブ
４１ フープ
４２ ウェハアライメント
４３ ロードロックチャンバー
４４ トランスファーチャンバー

Claims (9)

  1. 絶縁膜に対して第１の波長の紫外光を照射する第１照射手段と、
    前記絶縁膜に対して第１の波長とは異なる第２の波長の紫外光または可視光を照射する第２照射手段と、
    を備える、照射装置。
  2. 前記絶縁膜は、低誘電率膜であり、
    前記光の一方は、絶縁膜内の安定状態にない結合基を切断するために必要な波長以下の光であり、
    前記光の他方は、吸収端以上の波長の光である、
    請求項１記載の照射装置。
  3. 前記絶縁膜は、配線間絶縁膜又はバリアー絶縁膜であり、
    前記光の一方は、絶縁膜内の結合基を切断するために必要な波長以下の光であり、
    前記光の他方は、吸収端以上の波長の光である、
    請求項１記載の照射装置。
  4. 前記絶縁膜は、高誘電率ゲート絶縁膜であり、
    前記光の一方は、遷移金属の酸化に必要な波長またはＣ−Ｈ結合を切断するのに必要な波長以下の光であり、
    前記各光の他方は、吸収端以上の波長の光である、
    請求項１記載の照射装置。
  5. 請求項１から４のいずれか記載の照射装置と、
    前記絶縁膜を有するウェハを搬送する搬送装置と、
    を備える、半導体製造装置。
  6. 前記第１及び第２照射手段は、同一又は異なるチャンバーに設けられている、
    請求項５記載の半導体製造装置。
  7. 化学的気相蒸着装置によって製造され、誘電率が２．４以下であって、ヤング率が５ＧＰａ以上である絶縁膜を備える、半導体デバイス。
  8. 回転塗布成膜装置によって製造され、誘電率が２．３以下であって、ヤング率が６ＧＰａ以上である絶縁膜を備える、半導体デバイス。
  9. 絶縁膜に対して第１の波長の紫外光を照射する第１照射工程と、
    前記第１照射工程の後に第１の波長とは異なる第２の波長の紫外光または可視光を照射する第２照射工程と、
    を含む、照射方法。
JP2007539812A 2005-10-14 2006-04-24 照射装置、照射方法及び半導体デバイス Pending JPWO2007043205A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005299972 2005-10-14
JP2005299972 2005-10-14
PCT/JP2006/308543 WO2007043205A1 (ja) 2005-10-14 2006-04-24 照射装置、照射方法及び半導体デバイス

Publications (1)

Publication Number Publication Date
JPWO2007043205A1 true JPWO2007043205A1 (ja) 2009-04-16

Family

ID=37942468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539812A Pending JPWO2007043205A1 (ja) 2005-10-14 2006-04-24 照射装置、照射方法及び半導体デバイス

Country Status (2)

Country Link
JP (1) JPWO2007043205A1 (ja)
WO (1) WO2007043205A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200961A (ja) * 2006-01-24 2007-08-09 Sharp Corp 半導体装置およびその製造方法
JP6061831B2 (ja) * 2013-09-30 2017-01-18 富士フイルム株式会社 金属酸化物膜の製造方法及び薄膜トランジスタの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273099A (ja) * 2002-03-19 2003-09-26 Fujitsu Ltd 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP2004261801A (ja) * 2003-02-12 2004-09-24 Tokyo Electron Ltd 硬化処理装置及びその方法、並びに塗布膜形成装置
JP2005203794A (ja) * 2004-01-16 2005-07-28 Internatl Business Mach Corp <Ibm> 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122699B2 (ja) * 1992-08-27 2001-01-09 株式会社半導体エネルギー研究所 薄膜状半導体装置の作製方法。
JP3332819B2 (ja) * 1997-08-25 2002-10-07 株式会社日立製作所 高耐圧半導体装置の製造方法
JP3576539B2 (ja) * 2002-08-09 2004-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004095755A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置の製造方法
JP4535703B2 (ja) * 2002-09-26 2010-09-01 日立化成工業株式会社 絶縁被膜および電子部品
US20050260420A1 (en) * 2003-04-01 2005-11-24 Collins Martha J Low dielectric materials and methods for making same
JP2006004996A (ja) * 2004-06-15 2006-01-05 Semiconductor Process Laboratory Co Ltd 層間絶縁膜及び拡散防止膜とこれらのソース材料、膜形成方法、膜形成用プラズマｃｖｄ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273099A (ja) * 2002-03-19 2003-09-26 Fujitsu Ltd 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP2004261801A (ja) * 2003-02-12 2004-09-24 Tokyo Electron Ltd 硬化処理装置及びその方法、並びに塗布膜形成装置
JP2005203794A (ja) * 2004-01-16 2005-07-28 Internatl Business Mach Corp <Ibm> 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法

Also Published As

Publication number Publication date
WO2007043205A1 (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JPWO2007043206A1 (ja) 半導体製造装置及び製造方法
US11011384B2 (en) Gapfill using reactive anneal
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US20170372919A1 (en) Flowable Amorphous Silicon Films For Gapfill Applications
US8076226B2 (en) Apparatus for annealing, method for annealing, and method for manufacturing a semiconductor device
US8242028B1 (en) UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US6194304B1 (en) Semiconductor device and method of fabricating the same
US10580642B2 (en) Two-step process for silicon gapfill
TW201515103A (zh) 用於穩定界面後蝕刻以盡量減少下一處理步驟前佇列時間問題的方法
TW201543572A (zh) 用於在薄膜堆疊中精確置入氮的氨環境中之毫秒退火
KR102141670B1 (ko) 저온 경화 모듈러스 강화
TW202129061A (zh) 環繞式閘極輸入/輸出工程
JP2007324170A (ja) 照射装置及び照射装置を用いた半導体製造装置
JPWO2007043205A1 (ja) 照射装置、照射方法及び半導体デバイス
JP2007214156A (ja) 半導体デバイス
JPWO2008018419A1 (ja) 半導体製造装置及び半導体製造方法
JPH11317452A (ja) 半導体装置およびその製造方法
TWI851635B (zh) 在溝槽上面形成低ｋ可流動介電膜的方法
JP2006019366A (ja) 半導体装置の絶縁膜形成方法
JPH01319943A (ja) 半導体酸化薄膜の形成方法
JP2001102373A (ja) 半導体装置の製造装置
JP2012204693A (ja) 基板処理装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628