JPWO2007010829A1 - 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 - Google Patents
不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 Download PDFInfo
- Publication number
- JPWO2007010829A1 JPWO2007010829A1 JP2007525978A JP2007525978A JPWO2007010829A1 JP WO2007010829 A1 JPWO2007010829 A1 JP WO2007010829A1 JP 2007525978 A JP2007525978 A JP 2007525978A JP 2007525978 A JP2007525978 A JP 2007525978A JP WO2007010829 A1 JPWO2007010829 A1 JP WO2007010829A1
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- read
- information
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
102 メモリコントローラ
103 フラッシュメモリ
104 ホストインターフェース
105 MPU
106 アドレステーブル
107 フラッシュインターフェース
108 バッファメモリ
109 ECC回路
110 論物変換テーブル
111 ECCエラーテーブル
112 BBテーブル
113 エントリテーブル
501 ECCエラーレコード
601 エラーブロック
602 エラー発生情報
603 エラーブロック消去情報
604 エラー再発生情報
701 メモリカード
702 メモリコントローラ
703 フラッシュメモリ
704 ホストインターフェース
705 MPU
706 アドレステーブル
707 フラッシュインターフェース
708 バッファメモリ
709 ECC回路
710 論物変換テーブル
711 ECCエラーテーブル
712 エントリテーブル
801 ECCエラーレコード
1001 エラーページ
1201 エラーブロック
1202 エラーカウンタ
1203 エラーブロック消去カウンタ
1601 エラービットカウンタ
図1は、第1の実施例の不揮発性記憶装置の構成を示すブロック図である。メモリカード101は、メモリコントローラ102と不揮発性メモリであるフラッシュメモリ103とを備えている。
本実施例における不揮発性メモリ装置の構成は図1に示される。メモリカード101は、メモリコントローラ102と不揮発性メモリであるフラッシュメモリ103とを備えている。メモリコントローラ102に含まれる各構成要素は、第1の実施例で説明したものと同様である。
本実施例における不揮発性メモリ装置の構成は図1に示される。メモリカード101は、メモリコントローラ102と不揮発性メモリであるフラッシュメモリ103とを備えている。メモリコントローラ102に含まれる各構成要素は、第1の実施例で説明したものと同様である。
本実施例における不揮発性メモリ装置の構成は図1に示される。メモリカード101は、メモリコントローラ102と不揮発性メモリであるフラッシュメモリ103とを備えている。メモリコントローラ102に含まれる各構成要素は、第1の実施例で説明したものと同様である。
図16は、ある一つの物理ブロックに書込まれているデータを繰り返し読み出すと、読出しの回数に応じてビットエラーが増加していく様子を表している。図中、網目模様は発生したエラーのビット数を表しており、読み出し回数が増えるにつれて、ECC回路の訂正能力を表すECC訂正可能ビット数の破線に向かって増加している。データ読出しのためにメモリセルに印加される電圧などが原因でメモリセルに書込まれたビットが変化してしまい、このようなエラーが発生する。本実施例では、このようなエラーを進行性エラーと呼ぶ。
本実施例における不揮発性メモリ装置の構成は、図17に示される。メモリカード701はメモリコントローラ702と不揮発性メモリであるフラッシュメモリ703とを備えている。メモリコントローラ702に含まれる各構成要素は、第5の実施例で説明したものと同様である。
Claims (34)
- 不揮発性メモリとメモリコントローラを具備する不揮発性記憶装置であって、
前記不揮発性メモリは、消去単位である物理ブロックを複数備え、前記物理ブロックは書込み単位である物理ページを複数有してなるものであり、
前記メモリコントローラは、
前記メモリコントローラ内部における全体の制御を行う演算処理ユニットと、
前記不揮発性メモリから読出したデータに対して、エラーを検出する機能と、エラーの訂正が可能である場合には訂正をする機能とを備える誤り訂正回路と、
前記不揮発性メモリに格納されているデータを管理するために必要なテーブルを保持しているアドレステーブルと、を備え、
前記メモリコントローラのアドレステーブルは、
前記誤り訂正回路が読出しエラーを検出した物理ブロックについての前記読出しエラーに関する情報であるエラーレコードを、複数有するエラーテーブルと、
前記不揮発性メモリの各物理ブロックに対して、データが書込み済みであるか、消去済みであるかの情報を持つエントリテーブルと、
ホスト機器が外部から指定する論理ブロックアドレスと、前記不揮発性メモリの物理ブロックアドレスの変換情報を示す論物変換テーブルとを有し、
前記演算処理ユニットは、前記誤り訂正回路からの誤り検出に基づき前記エラーテーブルのエラーレコードを登録、更新し、前記読出しエラーを検出した物理ブロックを使用するかどうかを決める不揮発性記憶装置。 - 前記メモリコントローラのアドレステーブルは、データの書込み及び読出しを禁止する物理ブロックのアドレスについての情報を記録する不良ブロックテーブルを更に備え、
前記エラーテーブルのエラーレコードは、
前記不揮発性メモリから読出したデータのエラーを前記誤り訂正回路が検出したときに、エラーを発生した物理ブロックのアドレスを示す情報を記録するエラーブロック情報と、
前記エラーが発生したことを示す情報を記録するエラー情報と、
前記エラーが発生した後に、前記物理ブロックのデータを消去して新たなデータを書込んだことを示す情報を記録するエラーブロック消去情報と、
前記エラーブロック消去情報に情報が記録された後、同一の物理ブロックで再度読出しエラーを検出したことを示すエラー再発生情報とを備え、
前記演算処理ユニットは、前記不揮発性メモリにデータを書込むときに、前記エラーテーブルを参照し、データを書込む物理ブロックについて少なくとも前記エラーブロック情報と前記エラー再発生情報とが記録された前記エラーレコードが存在したときは、前記データを書込む物理ブロックのアドレスに関する情報を前記不良ブロックテーブルに記録する請求項1に記載の不揮発性記憶装置。 - 前記エラーテーブルのエラーレコードは、前記誤り訂正回路が読出しエラーを検出した前記物理ページのアドレスが書かれたエラーページ情報を更に備える請求項2に記載の不揮発性記憶装置。
- 前記演算処理ユニットは、
前記誤り訂正回路が検出した読出しエラーが、前記誤り訂正回路により訂正ができないときにだけ前記エラーテーブルのエラーレコードに情報を記録及び更新する請求項2に記載の不揮発性記憶装置。 - 前記演算処理ユニットは、
前記誤り訂正回路が検出した読出しエラーが、前記誤り訂正回路により訂正ができないときにだけ前記エラーテーブルのエラーレコードに情報を記録及び更新する請求項3に記載の不揮発性記憶装置。 - 前記メモリコントローラのアドレステーブルは、データの書込み及び読出しを禁止する物理ブロックのアドレスについての情報を記録する不良ブロックテーブルを更に備え、
前記エラーテーブルのエラーレコードは、
前記不揮発性メモリから読出したデータのエラーを前記誤り訂正回路が検出したときに、エラーを発生した物理ブロックのアドレスを示す情報を記録するエラーブロック情報と、
読出しエラーが発生した回数を示す情報であるエラーカウンタ情報と、
前記読出しエラーの発生した物理ブロックを物理消去した回数を示すエラーブロック消去カウンタ情報とを備え、
前記演算処理ユニットは、前記不揮発性メモリにデータを書込むときに、前記エラーテーブルを参照し、データを書込む物理ブロックについて前記エラーブロック情報が記録された前記エラーレコードが存在したときは、前記エラーカウンタ情報と前記エラーブロック消去情報とを比較して、前記エラーブロック消去情報が所定の回数を示しかつ前記エラーカウンタ情報が前記エラーブロック消去情報より大きな値であるときに、前記データを書込む物理ブロックのアドレスに関する情報を前記不良ブロックテーブルに記録する請求項1に記載の不揮発性記憶装置。 - 前記エラーテーブルのエラーレコードは、前記誤り訂正回路が読出しエラーを検出した前記物理ページのアドレスが書かれたエラーページ情報を更に備える請求項6に記載の不揮発性記憶装置。
- 前記演算処理ユニットは、
前記誤り訂正回路が読出しエラーを検出すれば、前記誤り訂正回路による訂正の可否にかかわらず前記エラーテーブルのエラーレコードを登録及び更新する請求項6に記載の不揮発性記憶装置。 - 前記演算処理ユニットは、
前記誤り訂正回路が読出しエラーを検出すれば、前記誤り訂正回路による訂正の可否にかかわらず前記エラーテーブルのエラーレコードを登録及び更新する請求項7に記載の不揮発性記憶装置。 - 前記エラーテーブルのエラーレコードは、
前記誤り訂正回路が読出しエラーを検出した物理ブロックのアドレスが書かれたエラーブロック情報と、
前記誤り訂正回路が前記読出しエラーを検出した物理ページのアドレスが書かれたエラーページ情報と、
前記読出しエラーのビット数を示す情報を記録するエラービットカウンタとを備え、
前記演算処理ユニットは、前記誤り訂正回路によって訂正可能なエラービット数以下の値であってかつ予め定められた訂正閾値を用いて、前記エラービットカウンタの情報が前記訂正閾値以上となっている前記エラーテーブルのエラーレコードに対応する物理ブロックのデータを読出して、前記誤り訂正回路に読出したデータのエラーを訂正させて、該訂正されたデータを別の物理ブロックに書込む請求項1に記載の不揮発性記憶装置。 - 前記演算処理ユニットは、外部からの前記不揮発性メモリに対してデータ読出し処理が行われていないときに、前記誤り訂正回路によって訂正可能なエラービット数以下の値であってかつ予め定められた訂正閾値を用いて、前記エラービットカウンタの情報が前記訂正閾値以上となっている前記エラーテーブルのエラーレコードに対応する物理ブロックのデータを読出して、前記誤り訂正回路に読出したデータのエラーを訂正させて、該訂正されたデータを別の物理ブロックに書込む請求項10に記載の不揮発性記憶装置。
- 前記エラーテーブルのエラーレコードは、
前記誤り訂正回路が読出しエラーを検出した物理ブロックのアドレスを示す情報を記録するエラーブロック情報と、
前記誤り訂正回路が読出しエラーを検出した前記物理ページのアドレスを示す情報を記録するエラーページ情報と、
前記誤り訂正回路によって訂正可能なエラービット数以下の値であって予め定められた訂正閾値以上の読出しエラーが発生したことを示す情報を記録するエラー発生情報とを備え、
前記演算処理ユニットは、前記エラー発生情報が記録された前記エラーテーブルのエラーレコードに対応する物理ブロックのデータを読出して、前記誤り訂正回路に読出したデータのエラーを訂正させて、該訂正されたデータを別の物理ブロックに書込む請求項1に記載の不揮発性記憶装置。 - 前記演算処理ユニットは、前記不揮発性メモリのデータを読出す処理が行われていないときに、前記エラー発生情報が記録された前記エラーテーブルのエラーレコードに対応する物理ブロックのデータを読出して、前記誤り訂正回路に読出したデータのエラーを訂正させて、該訂正されたデータを別の物理ブロックに書込む請求項12に記載の不揮発性記憶装置。
- 消去単位である物理ブロックを複数備え、前記物理ブロックは書込み単位である物理ページを複数有してなる不揮発性メモリに対して、データの読出し及び書込みを制御するメモリコントローラであって、
前記メモリコントローラ内部における全体の制御を行う演算処理ユニットと、
前記不揮発性メモリから読出したデータに対して、エラーを検出する機能と、エラーの訂正が可能である場合には訂正をする機能とを備える誤り訂正回路と、
前記不揮発性メモリに格納されているデータを管理するために必要なテーブルを保持しているアドレステーブルと、を備え、
前記アドレステーブルは、
前記誤り訂正回路が読出しエラーを検出した物理ブロックについての前記読出しエラーに関する情報であるエラーレコードを、複数有するエラーテーブルと、
前記不揮発性メモリの各物理ブロックに対して、データが書込み済みであるか、消去済みであるかの情報を持つエントリテーブルと、
ホスト機器が外部から指定する論理ブロックアドレスと、前記不揮発性メモリの物理ブロックアドレスの変換情報を示す論物変換テーブルとを有し、
前記演算処理ユニットは、前記誤り訂正回路からの誤り検出に基づき前記エラーテーブルのエラーレコードを登録、更新し、前記読出しエラーを検出した物理ブロックを使用するかどうかを決めるメモリコントローラ。 - 前記アドレステーブルは、データの書込み及び読出しを禁止する物理ブロックのアドレスについての情報を記録する不良ブロックテーブルを更に備え、
前記エラーテーブルのエラーレコードは、
前記不揮発性メモリから読出したデータのエラーを前記誤り訂正回路が検出したときに、エラーを発生した物理ブロックのアドレスを示す情報を記録するエラーブロック情報と、
前記エラーが発生したことを示す情報を記録するエラー情報と、
前記エラーが発生した後に、前記物理ブロックのデータを消去して新たなデータを書込んだことを示す情報を記録するエラーブロック消去情報と、
前記エラーブロック消去情報に情報が記録された後、同一の物理ブロックで再度読出しエラーを検出したことを示すエラー再発生情報とを備え、
前記演算処理ユニットは、前記不揮発性メモリにデータを書込むときに、前記エラーテーブルを参照し、データを書込む物理ブロックについて少なくとも前記エラーブロック情報と前記エラー再発生情報とが記録された前記エラーレコードが存在したときは、前記データを書込む物理ブロックのアドレスに関する情報を前記不良ブロックテーブルに記録する請求項14に記載のメモリコントローラ。 - 前記エラーテーブルのエラーレコードは、前記誤り訂正回路が読出しエラーを検出した前記物理ページのアドレスが書かれたエラーページ情報を更に備える請求項15に記載のメモリコントローラ。
- 前記演算処理ユニットは、
前記誤り訂正回路が検出した読出しエラーが、前記誤り訂正回路により訂正ができないときにだけ前記エラーテーブルのエラーレコードに情報を記録及び更新する請求項15に記載のメモリコントローラ。 - 前記演算処理ユニットは、
前記誤り訂正回路が検出した読出しエラーが、前記誤り訂正回路により訂正ができないときにだけ前記エラーテーブルのエラーレコードに情報を記録及び更新する請求項16に記載のメモリコントローラ。 - 前記アドレステーブルは、データの書込み及び読出しを禁止する物理ブロックのアドレスについての情報を記録する不良ブロックテーブルを更に備え、
前記エラーテーブルのエラーレコードは、
前記不揮発性メモリから読出したデータのエラーを前記誤り訂正回路が検出したときに、エラーを発生した物理ブロックのアドレスを示す情報を記録するエラーブロック情報と、
読出しエラーが発生した回数を示す情報であるエラーカウンタ情報と、
前記読出しエラーの発生した物理ブロックを物理消去した回数を示すエラーブロック消去カウンタ情報とを備え、
前記演算処理ユニットは、前記不揮発性メモリにデータを書込むときに、前記エラーテーブルを参照し、データを書込む物理ブロックについて前記エラーブロック情報が記録された前記エラーレコードが存在したときは、前記エラーカウンタ情報と前記エラーブロック消去情報とを比較して、前記エラーブロック消去情報が所定の回数を示しかつ前記エラーカウンタ情報が前記エラーブロック消去情報より大きな値であるときに、前記データを書込む物理ブロックのアドレスに関する情報を前記不良ブロックテーブルに記録する請求項14に記載のメモリコントローラ。 - 前記エラーテーブルのエラーレコードは、前記誤り訂正回路が読出しエラーを検出した前記物理ページのアドレスが書かれたエラーページ情報を更に備える請求項19に記載のメモリコントローラ。
- 前記演算処理ユニットは、
前記誤り訂正回路が読出しエラーを検出すれば、前記誤り訂正回路による訂正の可否にかかわらず前記エラーテーブルのエラーレコードを登録及び更新する請求項19に記載のメモリコントローラ。 - 前記演算処理ユニットは、
前記誤り訂正回路が読出しエラーを検出すれば、前記誤り訂正回路による訂正の可否にかかわらず前記エラーテーブルのエラーレコードを登録及び更新する請求項20に記載のメモリコントローラ。 - 前記エラーテーブルのエラーレコードは、
前記誤り訂正回路が読出しエラーを検出した物理ブロックのアドレスが書かれたエラーブロック情報と、
前記誤り訂正回路が前記読出しエラーを検出した物理ページのアドレスが書かれたエラーページ情報と、
前記読出しエラーのビット数を示す情報を記録するエラービットカウンタと、を備え、
前記演算処理ユニットは、前記誤り訂正回路によって訂正可能なエラービット数以下の値であってかつ予め定められた訂正閾値を用いて、前記エラービットカウンタの情報が前記訂正閾値以上となっている前記エラーテーブルのエラーレコードに対応する物理ブロックのデータを読出して、前記誤り訂正回路に読出したデータのエラーを訂正させて、該訂正されたデータを別の物理ブロックに書込む請求項14に記載のメモリコントローラ。 - 前記演算処理ユニットは、外部からの前記不揮発性メモリに対してデータ読出し処理が行われていないときに、前記誤り訂正回路によって訂正可能なエラービット数以下の値であってかつ予め定められた訂正閾値を用いて、前記エラービットカウンタの情報が前記訂正閾値以上となっている前記エラーテーブルのエラーレコードに対応する物理ブロックのデータを読出して、前記誤り訂正回路に読出したデータのエラーを訂正させて、該訂正されたデータを別の物理ブロックに書込む請求項23に記載のメモリコントローラ。
- 前記エラーテーブルのエラーレコードは、
前記誤り訂正回路が読出しエラーを検出した物理ブロックのアドレスを示す情報を記録するエラーブロック情報と、
前記誤り訂正回路が読出しエラーを検出した前記物理ページのアドレスを示す情報を記録するエラーページ情報と、
前記誤り訂正回路によって訂正可能なエラービット数以下の値であって予め定められた訂正閾値以上の読出しエラーが発生したことを示す情報を記録するエラー発生情報とを備え、
前記演算処理ユニットは、前記エラー発生情報が記録された前記エラーテーブルのエラーレコードに対応する物理ブロックのデータを読出して、前記誤り訂正回路に読出したデータのエラーを訂正させて、該訂正されたデータを別の物理ブロックに書込む請求項14に記載のメモリコントローラ。 - 前記演算処理ユニットは、前記不揮発性メモリのデータを読出す処理が行われていないときに、前記エラー発生情報が記録された前記エラーテーブルのエラーレコードに対応する物理ブロックのデータを読出して、前記誤り訂正回路に読出したデータのエラーを訂正させて、該訂正されたデータを別の物理ブロックに書込む請求項25に記載のメモリコントローラ。
- 消去単位である物理ブロックを複数備え、前記物理ブロックは書込み単位である物理ページを複数有してなる不揮発性メモリと、前記不揮発性メモリからの読出しデータに対してエラーを検出する機能及びエラーの訂正が可能である場合には訂正をする機能を備える誤り訂正回路と、読出しエラーを検出した物理ブロックについての前記読出しエラーに関する情報であるエラーレコードを複数保持するエラーテーブルを備えるメモリコントローラと、を具備する不揮発性記憶装置において、
データを読み出すときに外部から指定された論理アドレスから物理アドレスを決定し、
前記物理アドレスに対応する物理ブロックからデータを読出し、
当該読出したデータに訂正可能なエラーがある場合は、前記エラーを訂正して外部に出力し、
前記物理アドレスを前記エラーテーブルに登録する不良領域検出方法。 - 前記エラーテーブルに物理アドレスが登録された物理ブロックのデータが書換えられたときに、前記データが書換えられたこと示す情報を前記エラーテーブルに登録し、
前記データが書き換えられた物理ブロックから読出したデータに訂正可能なエラーがある場合は、当該エラーを訂正して外部に出力すると共に、前記データが書き換えられた後にエラーが発生したことを示すエラー再発生情報を前記エラーテーブルに登録し、
前記エラー再発生情報が前記エラーテーブルに登録されている物理ブロックに対し、データの書込み及び読出しを禁止する請求項27に記載の不良領域検出方法。 - 前記エラーテーブルに物理アドレスが登録された物理ブロックのデータが書換えられたときに、前記データが書換えられた回数を示すエラーブロック消去カウンタを前記エラーテーブルに登録し、
前記データが書き換えられた物理ブロックから読出したデータに訂正可能なエラーがある場合は、当該エラーを訂正して外部に出力すると共に、前記データが書き換えられた後にエラーが発生した回数を示すエラーカウンタを前記エラーテーブルに登録し、
前記エラーカウンタが所定の値以上を示したときに、前記エラーカウンタが登録された物理ブロックへのデータの書込み及び読出しを禁止する請求項27に記載の不良領域検出方法。 - 消去単位である物理ブロックを複数備え、前記物理ブロックは書込み単位である物理ページを複数有してなる不揮発性メモリと、前記不揮発性メモリからの読出しデータに対してエラーを検出する機能及びエラーの訂正が可能である場合には訂正をする機能を備える誤り訂正回路と、読出しエラーを検出した物理ブロックについての前記読出しエラーに関する情報であるエラーレコードを複数保持するエラーテーブルを備えるメモリコントローラと、を具備する不揮発性記憶装置において、
外部から指定された論理アドレスから物理アドレスを決定してデータを読出す物理ブロックを特定する特定ステップと、
前記物理ブロックからデータを読出すデータ読出しステップと、
当該読出したデータに訂正可能なエラーがある場合は、前記エラーを訂正して外部に出力するデータ出力ステップと、
前記訂正可能なエラーを発生した物理ブロックの物理アドレスとエラー数に関する情報とを前記エラーテーブルに登録するエラー数登録ステップと、を有する不良領域検出方法。 - 前記エラーテーブルに登録されたエラー数に関する情報が、所定の値以上を示したときに、前記物理ブロックに書込まれているデータを別の物理ブロックに複写する複写ステップを有する請求項30記載の不良領域検出方法。
- 前記複写ステップを、前記データ読出しステップと前記データ出力ステップの間に行なう請求項31に記載の不良領域検出方法。
- 前記複写ステップを、前記不揮発性記憶装置に対して、外部からのデータ書込み及び読出しを実行していないときに行なう請求項31に記載の不良領域検出方法。
- 前記複写ステップを、前記不揮発性記憶装置に対して電源が投入した直後に行なう請求項33に記載の不良領域検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007525978A JP4950886B2 (ja) | 2005-07-15 | 2006-07-13 | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005207198 | 2005-07-15 | ||
JP2005207198 | 2005-07-15 | ||
JP2007525978A JP4950886B2 (ja) | 2005-07-15 | 2006-07-13 | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
PCT/JP2006/313978 WO2007010829A1 (ja) | 2005-07-15 | 2006-07-13 | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007010829A1 true JPWO2007010829A1 (ja) | 2009-01-29 |
JP4950886B2 JP4950886B2 (ja) | 2012-06-13 |
Family
ID=37668709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007525978A Expired - Fee Related JP4950886B2 (ja) | 2005-07-15 | 2006-07-13 | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9092361B2 (ja) |
JP (1) | JP4950886B2 (ja) |
CN (1) | CN101243417B (ja) |
WO (1) | WO2007010829A1 (ja) |
Families Citing this family (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8020072B2 (en) * | 2006-10-25 | 2011-09-13 | International Business Machines Corporation | Method and apparatus for correcting data errors |
WO2008057557A2 (en) * | 2006-11-06 | 2008-05-15 | Rambus Inc. | Memory system supporting nonvolatile physical memory |
JP5057796B2 (ja) * | 2007-02-14 | 2012-10-24 | 株式会社東芝 | 半導体メモリ情報蓄積装置とその不良部位対処方法 |
JP5087970B2 (ja) * | 2007-03-30 | 2012-12-05 | 横河電機株式会社 | 情報処理装置および情報処理方法 |
JP5105351B2 (ja) * | 2007-04-10 | 2012-12-26 | 株式会社メガチップス | 不揮発性半導体記憶装置 |
JP2008287404A (ja) * | 2007-05-16 | 2008-11-27 | Hitachi Ltd | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 |
JP5265883B2 (ja) * | 2007-05-24 | 2013-08-14 | 株式会社メガチップス | メモリアクセスシステム |
US7765426B2 (en) * | 2007-06-07 | 2010-07-27 | Micron Technology, Inc. | Emerging bad block detection |
US7770079B2 (en) * | 2007-08-22 | 2010-08-03 | Micron Technology Inc. | Error scanning in flash memory |
US8151034B2 (en) * | 2007-09-12 | 2012-04-03 | Sandisk Technologies Inc. | Write abort and erase abort handling |
JP2009087509A (ja) * | 2007-10-03 | 2009-04-23 | Toshiba Corp | 半導体記憶装置 |
JP2009129070A (ja) | 2007-11-21 | 2009-06-11 | Hitachi Ltd | フラッシュメモリ記憶装置の制御方法、その方法を用いたフラッシュメモリ記憶装置及びストレージシステム |
WO2009078145A1 (ja) * | 2007-12-14 | 2009-06-25 | Kabushiki Kaisha Toshiba | 制御装置 |
US7941692B2 (en) * | 2007-12-31 | 2011-05-10 | Intel Corporation | NAND power fail recovery |
JP4617405B2 (ja) * | 2008-02-05 | 2011-01-26 | 富士通株式会社 | 不良メモリを検出する電子機器、不良メモリ検出方法およびそのためのプログラム |
TWI381390B (zh) * | 2008-04-10 | 2013-01-01 | Phison Electronics Corp | 快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器 |
US8122308B2 (en) * | 2008-06-25 | 2012-02-21 | Intel Corporation | Securely clearing an error indicator |
TWI381391B (zh) * | 2008-08-05 | 2013-01-01 | Transcend Information Inc | 可自我檢測使用狀態的儲存裝置及其檢測方法 |
CN101859604B (zh) * | 2009-04-10 | 2012-10-24 | 国民技术股份有限公司 | 闪存坏块的利用方法 |
CN102460383A (zh) * | 2009-06-30 | 2012-05-16 | 松下电器产业株式会社 | 数据处理方法、半导体集成电路 |
US8140763B2 (en) * | 2009-07-16 | 2012-03-20 | International Business Machines Corporation | Techniques for managing data in a write cache of a storage controller |
CN101615145B (zh) * | 2009-07-24 | 2011-12-07 | 中兴通讯股份有限公司 | 一种提高存储器数据缓存可靠性的方法和装置 |
US8266481B2 (en) * | 2009-07-29 | 2012-09-11 | Stec, Inc. | System and method of wear-leveling in flash storage |
US8453021B2 (en) | 2009-07-29 | 2013-05-28 | Stec, Inc. | Wear leveling in solid-state device |
CN102004701B (zh) | 2009-08-28 | 2013-01-09 | 炬才微电子(深圳)有限公司 | 一种次级内存的分配方法和装置 |
US8312349B2 (en) * | 2009-10-27 | 2012-11-13 | Micron Technology, Inc. | Error detection/correction based memory management |
JP2011107851A (ja) * | 2009-11-13 | 2011-06-02 | Toshiba Corp | メモリシステム |
KR101648531B1 (ko) * | 2010-02-12 | 2016-08-17 | 삼성전자주식회사 | 불휘발성 메모리 시스템과 이의 동작 방법 |
CN102208212B (zh) * | 2010-03-30 | 2014-10-22 | 群联电子股份有限公司 | 错误校正方法、存储器控制器与存储器储存系统 |
US9268632B2 (en) | 2010-09-24 | 2016-02-23 | Rambus Inc. | Memory device with ECC history table |
TWI447731B (zh) * | 2010-12-01 | 2014-08-01 | Phison Electronics Corp | 資料讀取方法、記憶體儲存裝置及其控制器 |
JP5451682B2 (ja) | 2011-05-20 | 2014-03-26 | 株式会社東海理化電機製作所 | フラッシュメモリ装置 |
TWI479495B (zh) * | 2011-06-02 | 2015-04-01 | Phison Electronics Corp | 資料讀取方法、記憶體控制器及記憶體儲存裝置 |
WO2013027483A1 (ja) * | 2011-08-24 | 2013-02-28 | 三菱電機株式会社 | 誤り訂正復号装置 |
JP2013054409A (ja) * | 2011-08-31 | 2013-03-21 | Toshiba Corp | 情報記憶装置および情報記憶方法 |
KR20130049332A (ko) * | 2011-11-04 | 2013-05-14 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US8996936B2 (en) * | 2011-12-08 | 2015-03-31 | Sandisk Technologies Inc. | Enhanced error correction in memory devices |
EP2608211A1 (en) * | 2011-12-22 | 2013-06-26 | Fluiditech IP Limited | Method of testing a flash memory |
JP2013171343A (ja) | 2012-02-17 | 2013-09-02 | Toshiba Corp | ストレージデバイス |
US9418700B2 (en) | 2012-06-29 | 2016-08-16 | Intel Corporation | Bad block management mechanism |
JP5835160B2 (ja) * | 2012-08-29 | 2015-12-24 | 株式会社デンソー | 電子制御装置 |
EP2965318B1 (en) * | 2013-03-07 | 2018-05-02 | Charles I. Peddle | High speed flash controllers |
KR101467309B1 (ko) * | 2013-03-11 | 2014-12-02 | 전자부품연구원 | 에러 검출 테이블 생성에 의한 스토리지 관리 방법 및 이를 적용한 시스템 |
US9244852B2 (en) * | 2013-05-06 | 2016-01-26 | Globalfoundries Inc. | Recovering from uncorrected memory errors |
US9299457B2 (en) | 2014-02-23 | 2016-03-29 | Qualcomm Incorporated | Kernel masking of DRAM defects |
TWI527037B (zh) * | 2014-04-10 | 2016-03-21 | 群聯電子股份有限公司 | 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置 |
CN105022695A (zh) * | 2014-04-21 | 2015-11-04 | 群联电子股份有限公司 | 数据存储方法、存储器控制电路单元与存储器存储装置 |
US9478315B2 (en) * | 2014-06-03 | 2016-10-25 | Sandisk Technologies Llc | Bit error rate mapping in a memory system |
US9477548B2 (en) * | 2014-08-01 | 2016-10-25 | Freescale Semiconductor, Inc. | Error repair location cache |
JP6332134B2 (ja) * | 2014-09-16 | 2018-05-30 | 株式会社デンソー | メモリ診断回路 |
TWI537966B (zh) * | 2014-10-03 | 2016-06-11 | 群聯電子股份有限公司 | 錯誤處理方法、記憶體儲存裝置及記憶體控制電路單元 |
CN105575440B (zh) * | 2014-10-15 | 2018-11-23 | 群联电子股份有限公司 | 错误处理方法、存储器储存装置及存储器控制电路单元 |
US9703629B2 (en) * | 2014-10-29 | 2017-07-11 | Sandisk Technologies Llc | Approach to correct ECC errors using duplicate copies of data |
US9934872B2 (en) * | 2014-10-30 | 2018-04-03 | Sandisk Technologies Llc | Erase stress and delta erase loop count methods for various fail modes in non-volatile memory |
US9043638B1 (en) * | 2014-11-14 | 2015-05-26 | Quanta Computer Inc. | Method for enhancing memory fault tolerance |
KR20160146332A (ko) * | 2015-06-12 | 2016-12-21 | 에스케이하이닉스 주식회사 | 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법 |
US10665305B2 (en) * | 2015-09-09 | 2020-05-26 | Toshiba Memory Corporation | Host device connectable to memory device performing patrol read and memory device performing patrol read |
US10297335B2 (en) | 2016-09-02 | 2019-05-21 | International Business Machines Corporation | Tracking address ranges for computer memory errors |
US10304560B2 (en) | 2016-09-02 | 2019-05-28 | International Business Machines Corporation | Performing error correction in computer memory |
US10338999B2 (en) * | 2016-09-02 | 2019-07-02 | International Business Machines Corporation | Confirming memory marks indicating an error in computer memory |
US10353669B2 (en) | 2016-09-02 | 2019-07-16 | International Business Machines Corporation | Managing entries in a mark table of computer memory errors |
CN106445716A (zh) * | 2016-09-19 | 2017-02-22 | 北京新能源汽车股份有限公司 | 一种故障功能测试方法及装置 |
KR20180090422A (ko) * | 2017-02-02 | 2018-08-13 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
CN107402725B (zh) * | 2017-03-20 | 2020-08-25 | 威盛电子股份有限公司 | 非易失性存储装置及其数据去重复方法 |
JP6797727B2 (ja) | 2017-03-21 | 2020-12-09 | キオクシア株式会社 | 半導体記憶装置 |
CN108958961B (zh) * | 2017-05-22 | 2021-11-30 | 上海宝存信息科技有限公司 | 数据储存装置以及数据错误管理方法 |
US10452480B2 (en) | 2017-05-25 | 2019-10-22 | Micron Technology, Inc. | Memory device with dynamic processing level calibration |
US10402272B2 (en) | 2017-05-25 | 2019-09-03 | Micron Technology, Inc. | Memory device with dynamic programming calibration |
US10140040B1 (en) | 2017-05-25 | 2018-11-27 | Micron Technology, Inc. | Memory device with dynamic program-verify voltage calibration |
CN110265083B (zh) * | 2018-03-12 | 2021-07-27 | 旺宏电子股份有限公司 | 存储器装置的数据探测方法 |
TWI650763B (zh) | 2018-05-14 | 2019-02-11 | 慧榮科技股份有限公司 | 用來進行記憶裝置的頁可用性管理之方法、記憶裝置及電子裝置以及頁可用性管理系統 |
US10566063B2 (en) | 2018-05-16 | 2020-02-18 | Micron Technology, Inc. | Memory system with dynamic calibration using a trim management mechanism |
US10664194B2 (en) | 2018-05-16 | 2020-05-26 | Micron Technology, Inc. | Memory system with dynamic calibration using a variable adjustment mechanism |
US10990466B2 (en) | 2018-06-20 | 2021-04-27 | Micron Technology, Inc. | Memory sub-system with dynamic calibration using component-based function(s) |
US11188416B2 (en) | 2018-07-12 | 2021-11-30 | Micron Technology, Inc. | Enhanced block management for a memory sub-system |
US11113129B2 (en) | 2018-07-13 | 2021-09-07 | Micron Technology, Inc. | Real time block failure analysis for a memory sub-system |
KR102554418B1 (ko) * | 2018-10-01 | 2023-07-11 | 삼성전자주식회사 | 메모리 컨트롤러 및 이를 포함하는 스토리지 장치 |
US10936246B2 (en) | 2018-10-10 | 2021-03-02 | Micron Technology, Inc. | Dynamic background scan optimization in a memory sub-system |
CN111324283B (zh) * | 2018-12-14 | 2024-02-20 | 兆易创新科技集团股份有限公司 | 一种存储器 |
US11507443B2 (en) | 2020-04-10 | 2022-11-22 | Micron Technology, Inc. | Memory fault map for an accelerated neural network |
CN114035745A (zh) * | 2021-10-19 | 2022-02-11 | 许昌许继软件技术有限公司 | 一种flash数据存储控制方法及装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3565687B2 (ja) | 1997-08-06 | 2004-09-15 | 沖電気工業株式会社 | 半導体記憶装置およびその制御方法 |
AU7313600A (en) | 1999-09-17 | 2001-04-24 | Hitachi Limited | Storage where the number of error corrections is recorded |
JP4601119B2 (ja) * | 2000-05-02 | 2010-12-22 | 株式会社アドバンテスト | メモリ試験方法・メモリ試験装置 |
JP3692313B2 (ja) * | 2001-06-28 | 2005-09-07 | 松下電器産業株式会社 | 不揮発性メモリの制御方法 |
JP4059472B2 (ja) * | 2001-08-09 | 2008-03-12 | 株式会社ルネサステクノロジ | メモリカード及びメモリコントローラ |
JP4004811B2 (ja) * | 2002-02-06 | 2007-11-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3906825B2 (ja) * | 2003-06-17 | 2007-04-18 | 日本電気株式会社 | 計算機システム、計算機システム起動方法およびプログラム |
-
2006
- 2006-07-13 JP JP2007525978A patent/JP4950886B2/ja not_active Expired - Fee Related
- 2006-07-13 CN CN200680029679.0A patent/CN101243417B/zh active Active
- 2006-07-13 US US11/995,600 patent/US9092361B2/en not_active Expired - Fee Related
- 2006-07-13 WO PCT/JP2006/313978 patent/WO2007010829A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP4950886B2 (ja) | 2012-06-13 |
US9092361B2 (en) | 2015-07-28 |
US20090055680A1 (en) | 2009-02-26 |
CN101243417A (zh) | 2008-08-13 |
CN101243417B (zh) | 2011-05-04 |
WO2007010829A1 (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4950886B2 (ja) | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 | |
JP4323707B2 (ja) | フラッシュメモリの欠陥管理方法 | |
JP4722839B2 (ja) | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 | |
US8271515B2 (en) | System and method for providing copyback data integrity in a non-volatile memory system | |
US20180321874A1 (en) | Flash management optimization for data update with small block sizes for write amplification mitigation and fault tolerance enhancement | |
US7757153B2 (en) | Multi-bit memory device and memory system | |
US7613982B2 (en) | Data processing apparatus and method for flash memory | |
US10613943B2 (en) | Method and system for improving open block data reliability | |
CN105788648B (zh) | 基于异构混合内存的nvm坏块识别处理及纠错方法和系统 | |
TW201814532A (zh) | 資料儲存裝置及其資料寫入方法 | |
TWI509624B (zh) | 快閃記憶體裝置、記憶體控制器及快閃記憶體的控制方法 | |
TWI512742B (zh) | 非揮發性快閃記憶體擦除異常存儲塊修復方法和裝置 | |
US10635527B2 (en) | Method for processing data stored in a memory device and a data storage device utilizing the same | |
JP4866107B2 (ja) | 不揮発性記憶装置及びその書き込み判定方法 | |
JP2016118815A (ja) | 不揮発性メモリ装置 | |
JP2010079486A (ja) | 半導体記録装置 | |
CN107992268B (zh) | 一种坏块标记的方法及相关装置 | |
US20130219244A1 (en) | Storage device | |
CN113434086B (zh) | 数据存储方法、装置、非易失性存储器件和存储器 | |
KR20120070408A (ko) | 블록을 관리하는 비휘발성 메모리 장치의 제어 방법 | |
JP4866114B2 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
JP2008158908A (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
CN115617567B (zh) | 闪存的数据恢复方法、装置、电子设备及介质 | |
JP2010140261A (ja) | 情報処理装置、エラー訂正方法及びプログラム | |
TW201814534A (zh) | 資料儲存裝置及其資料寫入方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4950886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |