JP5057796B2 - 半導体メモリ情報蓄積装置とその不良部位対処方法 - Google Patents

Description

本発明は、半導体メモリに素材データ等の情報を蓄積する半導体メモリ情報蓄積装置に係り、特に半導体メモリの不良部位の対処方法に関する。

半導体メモリを記録媒体として使用する情報蓄積装置は、例えば、複数チャンネル同時マルチアクセスや高速ランダムアクセスが可能となることから、素材データ等の情報コンテンツの記録再生に広く普及されつつある。特に、この半導体メモリ情報蓄積装置は、稼働部分がないため、信頼性が高いという利点を有する。

上記情報蓄積装置に利用される半導体メモリには、比較的安価で大容量化に優れた不揮発性メモリが用いられている。しかしながら、不揮発性メモリには、出荷時から書き込めない不良部位（先天性バッドブロック）が存在することがあり、さらには同一箇所に書き込みを繰り返し行うことにより不良部位（後天性バッドブロック）が発生することもある。これらの不良部位の存在は、半導体メモリにおけるデータの正常な記憶を妨げる要因となっている。

これに対し、従来の半導体メモリ情報蓄積装置では、半導体メモリにおける後天性バッドブロックを発生させないため、半導体メモリの書き込み回数の限界を考慮し、使用個所が特定部位に偏らないように制御している。しかし、半導体メモリを長期間使用して書き込み・消去が繰り返されると、やはり後天性バッドブロックが発生してしまい、情報の蓄積に失敗する場合があった。

なお、半導体メモリからの読み出しデータに基づいて、半導体メモリにおけるバッドブロックの有無を順次判定し、バッドブロックが生じたブロックを自動的にスキップすることで、バッドブロックへのデータの書き込みを回避している例もある（例えば、特許文献１参照）。また、バッドブロックが発生した半導体メモリのアドレスを変換して同一の特定のアドレスに集中させ、そのアドレスを避けることにより、バッドブロックへのデータの書き込みを防ぐ例もある（例えば、特許文献２参照）。
特開２００５−２８５１８４号公報 特開平１１−１６１５５８号公報

以上のように、従来の不揮発性メモリを用いた半導体メモリ情報蓄積装置では、メモリの後天性バッドブロックに対する対応が不十分であり、情報の書き込み／読み出し不能の要因となっていた。

この発明は上記事情によりなされたもので、その目的は、不良部位が発生した場合でも正常に運用ができる半導体メモリ情報蓄積装置とその不良部位対処方法を提供することにある。

上記目的を達成するため、本発明に係る半導体メモリ情報蓄積装置は、ブロック単位で消去可能な不揮発性メモリを情報記憶媒体とする蓄積部と、前記不揮発性メモリに予め存在している先天性バッドブロックのアドレス情報を格納する先天性バッドブロックテーブルと、前記先天性バッドブロックテーブルとは異なるテーブルであって、前記不揮発性メモリの運用中に発生する後天性バッドブロックのアドレス情報を格納する後天性バッドブロックテーブルと、前記蓄積部に対して情報データの書き込み・読み出しを行うもので、前記情報データの書き込み時に前記先天性バッドブロックテーブル及び前記後天性バッドブロックテーブルから先天性、後天性それぞれのバッドブロックのアドレス情報を読み出し、バッドブロックが存在しない部位のアドレスに前記情報データを書き込む書き込み／読み出し制御部とを具備し、前記蓄積部は、前記書き込み／読み出し制御部によって書き込みが指示された部位に前記情報データの書き込みエラーが生じる場合に、前記書き込み／読み出し制御部に書き込み不能情報及びその部位のアドレスを通知し、前記書き込み／読み出し制御部は、前記書き込み不能情報及び書き込み不能部位のアドレスが通知されると、前記書き込み不能部位のアドレスに基づいて前記後天性バッドブロックテーブルの内容を登録・更新する。

このようにして、書き込み／読み出し制御部は、先天性バッドブロックテーブルと後天性バッドブロックテーブルとからバッドブロックのアドレス情報を読み出し、バッドブロックの存在しない部位に情報データを書き込む。また、書き込み／読み出し制御部は、書き込みを指示した部位に情報データが書き込めない場合は、書き込み不能となった部位のアドレスに基づいて後天性バッドブロックテーブルを更新する。これにより、不揮発性メモリに後天性バッドブロックが発生する度に、後天性バッドブロックテーブルを随時更新することができる。

この発明によれば、不揮発性メモリに後天性バッドブロックが発生する度に、後天性バッドブロックテーブルを随時更新するため、後天性バッドブロックが発生場合でも、正常に運用ができる半導体メモリ情報蓄積装置を提供することが可能となる。

以下、図面を参照しながら本発明の実施の形態について詳細に説明する。

図１は、本発明の第１の実施形態に係る半導体メモリ情報蓄積装置として、映像データの記録・再生を行う構成を示すブロック図である。図１において、蓄積部１は、それぞれブロック単位で消去可能な複数（ここでは３個とする）の不揮発性の半導体メモリ１１〜１３を並列に接続して構成され、それぞれの半導体メモリの同じアドレスに同じ情報データを蓄積することにより、いずれかの半導体メモリに後天性バッドブロックが発生した場合でも、残りの半導体メモリに情報データを書き込むことができるようになされている。この蓄積部１は書き込み／読み出しコントローラ２によって入力映像データの書き込み・読み出しの制御を受け、エラー訂正処理部３を介して映像データを取り込んでメモリ１１〜１３に書き込み、メモリ１１〜１３から読み出された映像データをエラー訂正処理部３に出力する。このエラー訂正処理部３は、入力映像データにエラー訂正ビットを付加して蓄積部１に送り、蓄積部１から読み出される映像データに対して書き込み時に付加されたエラー訂正ビットに基づくエラー訂正を施して出力する。

上記蓄積部１は、さらに、書き込み時に書き込みエラーが生じた場合に、エラー発生を示すエラー発生情報及びエラーを生じたブロックを特定するアドレス情報を含む書き込みエラー情報を書き込み／読み出しコントローラ２に通知する機能を備える。また、上記エラー訂正処理部３は、蓄積部１から読み出された映像データのエラー訂正を施す際に読み出しエラーが生じているとき、エラー発生を示すエラー発生情報及びエラーを生じたブロックを特定するアドレス情報を含む読み出しエラー情報を書き込み／読み出しコントローラ２に通知する機能を備える。

上記書き込み／読み出しコントローラ２は、蓄積部１に対して入力映像データの書き込み・読み出しを制御するもので、書き込み制御の際には書き込み補助コントローラ４からの指示に従い、書き込みアドレスを制限する。また、蓄積部１から書き込みエラー情報の通知を受けたとき、あるいはエラー訂正処理部３から読み出しエラー情報の通知を受けたとき、それぞれのエラー情報を書き込み補助コントローラ４に転送する。

上記書き込み補助コントローラ４は、先天性バッドブロックテーブル５及び後天性バッドブロックテーブル６を管理する。ここで、先天性バッドブロックテーブル５は、上記蓄積部１を構成するメモリ１１〜１３に予め存在しているバッドブロック（先天性バッドブロック）のアドレス情報を格納する。また、後天性バッドブロックテーブル６は、上記蓄積部１の運用中にメモリ１１〜１３に発生する後天性バッドブロックのアドレス情報を格納する。

上記書き込み補助コントローラ４は、データ書き込み時に各テーブル５，６を参照してそれぞれに格納されるアドレス情報以外、すなわちバッドブロックになっていない部位のアドレス情報を書き込みアドレスとして発生するように、上記書き込み／読み出しコントローラ２に指示する。また、書き込み／読み出しコントローラ２からエラー発生情報の通知を受けたとき、その情報に示されるアドレス情報を後天性バッドブロックとして把握し、後天性バッドブロックテーブル６に登録またはその登録内容を更新する。

ここで、上記後天性バッドブロックテーブル６は、メモリ１１〜１３それぞれの各ブロックのアドレスと共に、各ブロックの書き込みエラー発生回数と読み出しエラー発生回数との和をエラー発生回数として記録しているものとする。書き込み補助コントローラ４は、エラー発生回数が規定の閾値以上の場合、そのブロックを後天性バッドブロックとし、それ以外のブロックを書き込み可能ブロックであるとする。

次に、上記構成による半導体メモリ情報格納装置において、図２を参照して上記書き込み／読み出しコントローラ２及び書き込み補助コントローラ４による制御部の処理動作を説明する。

図２は、本実施形態に係る書き込み／読み出しコントローラ２及び書き込み補助コントローラ４による制御部が、蓄積部１へ映像データを書き込む際の処理動作を示すフローチャートである。

まず、外部から入力映像データの書き込み指示を受けると（ステップＳ１１）、書き込み補助コントローラ４は、予め用意された先天性バッドブロックテーブル５を参照してメモリ１１〜１３それぞれにおける先天性バッドブロックのアドレスを読み出し（ステップＳ１２）、このアドレスで示すブロック以外のブロックが書き込み可能であるものとし、書き込み可能ブロックのアドレスを書き込み／読み出しコントローラ２に通知する（ステップＳ１３）。

次に、後天性バッドブロックテーブル６から、メモリ１１〜１３それぞれのブロックの過去のエラー発生回数を読み出し（ステップＳ１４）、エラー発生回数が規定の閾値未満であるブロックを書き込み可能であるとし、書き込み可能ブロックのアドレスを書き込み／読み出しコントローラ２に通知する（ステップＳ１５）。

書き込み／読み出しコントローラ２は、書き込み補助コントローラ４からの書き込み可能ブロックのアドレスを受け、エラー訂正処理部３で誤り訂正ビットが付加された映像データをメモリ１１〜１３の書き込み可能ブロックに書き込む（ステップＳ１６）。ここで蓄積部１から書き込みエラー情報通知の有無を判断し（ステップＳ１７）、通知がなければ書き込み処理を終了する。また、一部のメモリで書き込みエラーが発生し、エラー情報の通知があった場合には、エラー発生回数、エラー発生ブロックのアドレス情報の登録・更新を行う（ステップＳ１８）。このとき、いずれかのメモリに正常に書き込みがなされているので、再書き込みをすることなく書き込み処理を終了する。

図３は、上記制御部が蓄積部１から映像データを読み出す際の処理動作を示すフローチャートである。

まず、外部から所定の映像データの読み出し指示を受けると（ステップＳ２１）、書き込み／読み出しコントローラ２は、映像データが書き込まれているブロックのアドレスを発生して蓄積部１に送り、当該蓄積部１から映像データを読み出す（ステップＳ２２）。ここでエラー訂正処理部３から読み出しエラー情報通知の有無を判断し（ステップＳ２３）、通知がなければ読み出し処理を終了する。また、読み出しエラー情報の通知があった場合には、エラー発生回数、エラー発生ブロックのアドレス情報の登録・更新を行って（ステップＳ２４）、読み出し処理を終了する。

以上のように、上記一実施形態では、先天性バッドブロックテーブル５と後天性バッドブロックテーブル６とを参照して書き込み可能と判定されたブロックに映像データを書き込む。そのブロックに映像データが書き込めない場合は、書き込み不能となったブロックのアドレスに基づいて後天性バッドブロックテーブル６を更新する。このとき、例えば、メモリ１１で後天性バッドブロックが発生しても、半導体メモリ１２，１３では書き込み可能であるため、映像データがどこにも書き込まれていないという状況は回避できる。

また、半導体メモリ１１〜１３に書き込んだ映像データを読み出す際、読み出した情報データに文字化け等のエラーが含まれている場合は、エラー訂正ビットに基づいてエラーを訂正して外部に出力し、エラーの発生したブロックのアドレスに基づいて後天性バッドブロックテーブル６を更新する。

したがって、書き込み時に少数の後天性バッドブロックが発生しても、後天性バッドブロックが発生していないメモリにデータを蓄積できるため、データがどこにも蓄積されていない場合を回避することができる。また、読み出し時に後天性バッドブロックが発生しても、エラー訂正することにより、正常なデータを外部に出力することが可能となる。さらに、後天性バッドブロックが発生する度に後天性バッドブロックテーブル６の登録内容を更新するため、テーブル６を参照することにより、後天性バッドブロックに情報データを書き込まないようにすることが可能となる。これにより、メモリに不良部位が発生した場合でも、正常に運用ができる半導体メモリ情報蓄積装置を提供することが可能となる。

なお、この発明は上記一実施形態に限定されるものではない。例えば上記一実施形態では、３個の半導体メモリを並列に接続して映像データを蓄積する例について説明したが、半導体メモリが３個でない場合（単体を含む）であっても同様に実施可能である。

また、本実施形態では、３個の半導体メモリそれぞれにおいて同一のアドレスに同一の映像データを書き込む例について説明したが、半導体メモリそれぞれにおいて互いに異なるアドレスに映像データを書き込む場合であっても同様に実施可能である。

さらに、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

本発明に係る半導体メモリ情報蓄積装置の一実施形態の構成を示すブロック図。 上記一実施形態の書き込み／読み出しコントローラ及び書き込み補助コントローラが映像データを蓄積部に書き込む際の処理動作を示すフローチャート。 上記一実施形態の書き込み／読み出しコントローラ及び書き込み補助コントローラが映像データを蓄積部から読み出す際の処理動作を示すフローチャート。

符号の説明

１…蓄積部、１１，１２，１３…半導体メモリ（不揮発性メモリ）、２…書き込み／読み出しコントローラ、３…エラー訂正処理部、４…書き込み補助コントローラ、５…先天性バッドブロックテーブル、６…後天性バッドブロックテーブル。

Claims (8)

1. ブロック単位で消去可能な不揮発性メモリを情報記憶媒体とする蓄積部と、
   前記不揮発性メモリに予め存在している先天性バッドブロックのアドレス情報を格納する先天性バッドブロックテーブルと、
   前記先天性バッドブロックテーブルとは異なるテーブルであって、前記不揮発性メモリの運用中に発生する後天性バッドブロックのアドレス情報を格納する後天性バッドブロックテーブルと、
   前記蓄積部に対して情報データの書き込み・読み出しを行うもので、前記情報データの書き込み時に前記先天性バッドブロックテーブル及び前記後天性バッドブロックテーブルから先天性、後天性それぞれのバッドブロックのアドレス情報を読み出し、バッドブロックが存在しない部位のアドレスに前記情報データを書き込む書き込み／読み出し制御部と
   を具備し、
   前記蓄積部は、前記書き込み／読み出し制御部によって書き込みが指示された部位に前記情報データの書き込みエラーが生じる場合に、前記書き込み／読み出し制御部に書き込み不能情報及びその部位のアドレスを通知し、
   前記書き込み／読み出し制御部は、前記書き込み不能情報及び書き込み不能部位のアドレスが通知されると、前記書き込み不能部位のアドレスに基づいて前記後天性バッドブロックテーブルの内容を登録・更新することを特徴とする半導体メモリ情報蓄積装置。
2. さらに、前記蓄積部へ伝送される情報データにエラー訂正ビットを付加し、前記蓄積部から読み出される情報データについて前記エラー訂正ビットによるエラー訂正処理を施すエラー訂正処理部を備え、
   前記書き込み／読み出し制御部は、前記情報データの読み出し時に前記エラー訂正処理部の読み出しエラーの有無を判定し、読み出しエラーを生じたブロックのアドレスに基づいて前記後天性バッドブロックテーブルを更新することを特徴とする請求項１に記載の半導体メモリ情報蓄積装置。
3. 前記後天性バッドブロックテーブルは、前記不揮発性メモリにおける各ブロックの書き込みエラー発生回数及び読み出しエラー発生回数を記録しており、
   前記書き込み／読み出し制御部は、前記書き込みエラー発生回数及び読み出しエラー発生回数の和が規定の回数を超えたブロックを後天性バッドブロックであるとし、それ以外のブロックに前記情報データを書き込むことを特徴とする請求項２に記載の半導体メモリ情報蓄積装置。
4. 前記蓄積部は、前記不揮発性メモリを複数個備え、互いに並列接続して各メモリに同一データを書き込むことを特徴とする請求項１に記載の半導体メモリ情報蓄積装置。
5. ブロック単位で消去可能な不揮発性メモリを情報記憶媒体とする蓄積部を具備する半導体メモリ情報蓄積装置で用いられる不良部位対処方法であって、
   前記不揮発性メモリに予め存在している先天性バッドブロックのアドレス情報を先天性バッドブロックテーブルで管理し、
   前記不揮発性メモリの運用中に発生する後天性バッドブロックのアドレス情報を、前記先天性バッドブロックテーブルとは異なる後天性バッドブロックテーブルで管理し、
   前記先天性バッドブロックテーブル及び前記後天性バッドブロックテーブルから先天性、後天性それぞれのバッドブロックのアドレス情報を読み出し、バッドブロックが存在しない部位のアドレスに情報データを書き込み、
   前記書き込みが指示された部位に前記情報データの書き込みエラーが生じる場合に、書き込み不能情報を生成すると共に、前記書き込みエラーが生じた書き込み不能部位のアドレスを取得し、
   前記書き込み不能情報が生成されると、前記書き込み不能部位のアドレスに基づいて前記後天性バッドブロックテーブルの内容を登録・更新することを特徴とする半導体メモリ情報蓄積装置の不良部位対処方法。
6. さらに、前記蓄積部へ書き込まれる情報データにエラー訂正ビットを付加し、
   前記蓄積部から読み出される情報データについて前記エラー訂正ビットによるエラー訂正処理を施し、
   前記エラー訂正処理後の読み出しエラーの有無を判定し、読み出しエラーを生じたブロックのアドレスに基づいて前記後天性バッドブロックテーブルを更新することを特徴とする請求項５に記載の半導体メモリ情報蓄積装置の不良部位対処方法。
7. 前記後天性バッドブロックテーブルは、前記不揮発性メモリにおける各ブロックの書き込みエラー発生回数及び読み出しエラー発生回数を記録しており、
   前記書き込みエラー発生回数及び読み出しエラー発生回数の和が規定の回数を超えたブロックを後天性バッドブロックであるとし、それ以外のブロックに前記情報データを書き込むことを特徴とする請求項６に記載の半導体メモリ情報蓄積装置の不良部位対処方法。
8. 前記蓄積部は、前記不揮発性メモリを複数個備え、
   互いに並列接続して各メモリに同一データを書き込むことを特徴とする請求項５に記載の半導体メモリ情報蓄積装置の不良部位対処方法。

Images