JPWO2006085361A1 - 発光デバイス及び半導体装置 - Google Patents

発光デバイス及び半導体装置 Download PDF

Info

Publication number
JPWO2006085361A1
JPWO2006085361A1 JP2007502504A JP2007502504A JPWO2006085361A1 JP WO2006085361 A1 JPWO2006085361 A1 JP WO2006085361A1 JP 2007502504 A JP2007502504 A JP 2007502504A JP 2007502504 A JP2007502504 A JP 2007502504A JP WO2006085361 A1 JPWO2006085361 A1 JP WO2006085361A1
Authority
JP
Japan
Prior art keywords
layer
light emitting
quantum dots
emitting device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007502504A
Other languages
English (en)
Other versions
JP4612671B2 (ja
Inventor
研一 河口
研一 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006085361A1 publication Critical patent/JPWO2006085361A1/ja
Application granted granted Critical
Publication of JP4612671B2 publication Critical patent/JP4612671B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Abstract

アンチフェーズドメインができないようにしつつ、十分に高い発光効率が得られるようにしながら、容易に、Ｓｉ系材料からなる基板上に成長させることができるようにすべく、発光デバイスを、Ｓｉ系材料からなる基板（１）と、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層（２）と、直接遷移型化合物半導体からなる量子ドット（３）とを備え、基板（１）上に形成されるＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層（２）の中に量子ドット（３）を有するものとして構成する。

Description

本発明は、例えばシリコン系半導体中に化合物半導体量子ドットを有する発光素子に用いて好適の発光デバイス（発光素子）及びこれを備える半導体装置に関する。
近年、チップ間の光配線や光・電子集積回路（ＯＥＩＣ）を実現するために、シリコン（Ｓｉ）基板上に直接成長させることができる発光素子が求められている。
このため、例えば、（１）希土類元素化合物を発光中心としてＳｉ中にドーピングする方法、（２）発光効率の高いＩＩＩ−Ｖ族化合物半導体発光素子をＳｉ基板上に直接成長させる方法、（３）ＧａＡｓ基板上に発光効率の高いＩＩＩ−Ｖ族化合物半導体発光素子を形成した後、これをＳｉ基板に貼り合わせる方法、などの様々な方法が試みられている。
例えば、Ｓｉ中におけるＩｎＡｓ量子ドットの光学特性に関するものとして、非特許文献１がある。また、Ｓｉ基板上に化合物半導体を直接成長させようとすると、アンチフェーズドメインができてしまうため、例えばＭＥＳＦＥＴなどの高周波デバイスにおいて、ＳｒＴｉＯ3（ＳＴＯ）等からなるバッファ層を、Ｓｉと化合物半導体との間に挿入する技術がある（非特許文献２参照）。
Heitz et al. "Optical properties of InAs quantum dots in aSimatrix" APPLIED PHYSICS LETTERS, Vol.74, No.12, 22 MARCH 1999, p.1701 Eisenbeiser et al. "GaAs MESFETs Fabricated on Si SubstratesUsinga SrTiO3 Buffer Layer" IEEE ELECTRON DEVICE LETTERS,VOL.23,NO.6, JUNE 2002, p.300
ところで、Ｓｉ基板上に良質なヘテロ構造を実現する材料としては、Ｓｉと同じＩＶ族元素のゲルマニウム（Ｇｅ）との混晶であるＳｉ1-xＧｅx（０＜ｘ≦１）がある。
しかしながら、Ｓｉ1-xＧｅx（０＜ｘ≦１）は間接遷移型半導体であるため、Ｓｉ1-xＧｅx（０＜ｘ≦１）によって発光層を形成した場合、発光効率が極めて低いという課題がある。
一方、上記（１）の方法では、室温においては発光効率が不十分であるという課題がある。また、波長を任意に設計することが不可能であるという課題もある。
また、上記（２）の方法では、無極性のＳｉ基板上に、極性を持つＩＩＩ−Ｖ族化合物半導体を直接成長させようとすると、面内で極性が反転した領域（アンチフェーズドメイン）ができてしまう。この極性の反転は制御することができないため、一旦、極性が反転した領域ができてしまうと、完全な結晶構造が得られなくなり、発光効率が格段に下がってしまうことになる。
さらに、上記（３）の方法では、Ｓｉ基板に貼り合わせた後にＧａＡｓ基板を除去しなければならず、手間や時間がかかるという課題がある。また、素子を集積化する場合には、ＧａＡｓ基板上にＩＩＩ−Ｖ族化合物半導体発光素子を形成し、所定のサイズに切り出した後、Ｓｉ基板に貼り付けることになるが、切り出された素子のサイズは小さいため、手間や時間がかかるという課題もある。特に、集積化する素子の数が増えると、これにかかる手間や時間は無視できないものとなる。
上述の非特許文献２に記載されている技術では、Ｓｉと化合物半導体との間に、ＳＴＯなどの別の材料からなる層を入れるため、形成工程が複雑になる等の課題がある。なお、現在、この技術を発光素子に適用した例は見当たらない。
本発明は、このような課題に鑑み創案されたもので、アンチフェーズドメインができないようにしつつ、十分に高い発光効率が得られるようにしながら、容易に、Ｓｉ系材料からなる基板上に成長させることができるようにした、発光デバイス及びこれを備える半導体装置を提供することを目的とする。また、発光デバイスにおいて、発光波長を任意に設計できるようにすることも目的とする。
このため、本発明の発光デバイスは、Ｓｉ系材料からなる基板と、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層と、直接遷移型化合物半導体からなる量子ドットとを備え、基板上に形成されるＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層の中に量子ドットを有することを特徴としている。
本発明の半導体装置は、上記の発光デバイスを備えることを特徴としている。
また、本発明の半導体装置は、上記の発光デバイスと、電子デバイスとを集積化して構成されることを特徴としている。
したがって、本発明の発光デバイスによれば、アンチフェーズドメインができないようにしつつ、十分に高い発光効率が得られるようにしながら、容易に、Ｓｉ系材料からなる基板上に成長させることができるようになるという利点がある。これにより、十分に高い発光効率が得られる発光デバイスと、電子デバイスとを集積化した半導体装置が実現できることになる。また、発光デバイスの発光波長を任意に設計できるようになるという利点もある。
本発明の第１実施形態にかかる発光デバイスの構成を示す模式図である。 本発明の第１実施形態にかかる発光デバイスを構成するＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）、及び、直接遷移型化合物半導体のエネルギーバンド構造図である。 本発明の第１実施形態にかかる発光デバイスを構成するＳｉ1-xＧｅx（０＜ｘ≦１）のＧｅ割合に応じたエネルギーバンド構造の変化、及び、直接遷移型化合物半導体量子ドット（ＩｎＳｂ量子ドット）の伝導帯のΓ点の基底準位のエネルギーレベルの変化を示す図である。 本発明の第１実施形態にかかる発光デバイスを構成するＳｉ1-xＧｅx（０＜ｘ≦１）のＧｅ割合に応じたエネルギーバンド構造の変化、及び、直接遷移型化合物半導体量子ドット（ＩｎＡｓＳｂ量子ドット）の伝導帯のΓ点の基底準位のエネルギーレベルの変化を示す図である。 本発明の第１実施形態にかかる発光デバイスを構成するＳｉ1-xＧｅx（０＜ｘ≦１）のＧｅ割合に応じたエネルギーバンド構造の変化、及び、直接遷移型化合物半導体量子ドット（ＩｎＡｓ量子ドット）の伝導帯のΓ点の基底準位のエネルギーレベルの変化を示す図である。 本発明の第１実施形態にかかる発光デバイスを構成するＳｉ1-xＧｅx（０＜ｘ≦１）のＧｅ割合に応じたエネルギーバンド構造の変化、及び、直接遷移型化合物半導体量子ドット（ＩｎＧａＳｂ量子ドット）の伝導帯のΓ点の基底準位のエネルギーレベルの変化を示す図である。 本発明の第１実施形態にかかる発光デバイスを構成するＳｉ1-xＧｅx（０＜ｘ≦１）のＧｅ割合に応じたエネルギーバンド構造の変化、及び、直接遷移型化合物半導体量子ドット（ＩｎＳｂＮ量子ドット）の伝導帯のΓ点の基底準位のエネルギーレベルの変化を示す図である。 本発明の第１実施形態にかかる発光デバイスを構成するＳｉ1-xＧｅx（０＜ｘ≦１）のＧｅ割合に応じたエネルギーバンド構造の変化、及び、直接遷移型化合物半導体量子ドット（ＩｎＮ量子ドット）の伝導帯のΓ点の基底準位のエネルギーレベルの変化を示す図である。 本発明の第１実施形態にかかる発光デバイスを構成するＳｉ1-xＧｅx（０＜ｘ≦１）のＧｅ割合に応じたエネルギーバンド構造の変化、及び、直接遷移型化合物半導体量子ドット（ＩｎＡｓＮ量子ドット）の伝導帯のΓ点の基底準位のエネルギーレベルの変化を示す図である。 本発明の第２実施形態にかかる発光デバイスとしてのＬＥＤの構成を示す模式図である。 本発明の第３実施形態にかかる半導体装置の構成を示す模式図である。
符号の説明
１ 基板
２，２０ バリア層
２Ａ，２０Ａ 下地層
２Ｂ，２０Ｂ キャップ層
３ 量子ドット
１１ Ｓｉバッファ層
１２ 傾斜組成バッファ層
１３ ｎ型コンタクト層
１４ ｐ型コンタクト層
１５ ｎ側電極
１６ ｐ側電極
４０ 発光素子
４１ 受光素子
４２ 電子回路
以下、図面により、本発明の実施形態にかかる発光デバイス及びこれを備える半導体装置について、図１〜図１１を参照しながら説明する。
［第１実施形態］
まず、本発明の第１実施形態にかかる発光デバイス（発光素子）について、図１〜図９を参照しながら説明する。
本実施形態にかかる発光素子は、図１に示すように、シリコン（Ｓｉ）基板１と、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層（Ｇｅ層又はＳｉの入ったＩＶ族半導体混晶層）２と、直接遷移型化合物半導体からなる量子ドット３とを備え、Ｓｉ基板１上に形成されるＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層２の中に量子ドット３が埋め込まれた構成になっている。
ここでは、量子ドット３が埋め込まれる母材となる層（母材層）２を、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層としているが、特に、作りやすさの点からは、ＳｉＧｅ層又はＳｉＧｅＣ層（Ｓｉの入ったＩＶ族半導体混晶層）とするのが好ましい。なお、母材層２は、量子ドット３の遷移エネルギーよりもエネルギーギャップが大きい材料によって形成されるため、バリア層ともいう。
量子ドット３の材料である直接遷移型化合物半導体としては、ＩｎＡｓ1-aＳｂa（０≦ａ≦１）、Ｉｎ1-bＧａbＳｂ（０≦ｂ＜１）、ＩｎＳｂ1-cＮc（０≦ｃ≦１）、ＩｎＡｓ1-dＮd（０≦ｄ≦１）のいずれかを用いるのが好ましい。
基板１は、Ｓｉ基板を用いているが、Ｓｉ系材料（即ち、Ｓｉ又はＳｉの入ったＩＶ族半導体混晶）からなる基板であれば良い。
ここで、図２は、バリア層２を構成するＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）、及び、これに埋め込まれた量子ドット３を構成する直接遷移型化合物半導体のエネルギーバンド構造図である。なお、図２中、伝導帯及び価電子帯のΓ点のエネルギーレベルを実線で示しており、伝導帯のΔ又はＬ点のエネルギーレベルを一点鎖線で示しており、量子準位（基底準位）を点線で示している。また、ＥQDは遷移エネルギーを示している。
図２に示すように、本実施形態では、直接遷移型化合物半導体量子ドット３の伝導帯のΓ点の基底準位が、バリア層２の伝導帯の底（Δ点又はＬ点）よりも低くなるように、バリア層２をＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）から構成されるものとし、量子ドット３を直接遷移型化合物半導体から構成されるものとしている。
ところで、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）は、価電子帯の頂上がΓ点、伝導帯の底がｘ＜０．８５の場合はΔ点、ｘ≧０．８５の場合はＬ点である間接遷移型半導体である。
このため、上述の課題の欄で説明したように、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）で発光層を形成した場合、発光効率が極めて低いものとなってしまう。
一方、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）からなるバリア層２中に、直接遷移型化合物半導体からなる量子ドット３を埋め込んだ構造にすると、図２に示すように、直接遷移型化合物半導体量子ドット３の伝導帯のΓ点の基底準位が、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）からなるバリア層２の伝導帯の底（ΔまたはＬ点）よりも低くなり、電子及び正孔の両方が量子ドット３内に閉じ込められることになる。このため、直接遷移型半導体のみで発光層を形成した場合と同じ効率で発光することが可能となる。
ここで、図３〜図９は、バリア層２を構成するＳｉ1-xＧｅx（０＜ｘ≦１）のＧｅ割合に応じたエネルギーバンド構造の変化［Ｓｉ1-xＧｅx（０＜ｘ≦１）の伝導帯のΓ点、Ｌ点、Δ点、価電子帯のΓ点のエネルギーレベルの変化］、及び、Ｓｉ1-xＧｅx（０＜ｘ≦１）中に埋め込まれた直接遷移型化合物半導体量子ドット３の伝導帯のΓ点の基底準位（量子準位）のエネルギーレベルの変化を示している。
このうち、図３は、直接遷移型化合物半導体としてＩｎＳｂを用いた場合（ＩｎＳｂ量子ドット；ＩｎＳｂＱＤ）であり、図４は、直接遷移型化合物半導体としてＩｎＡｓＳｂを用いた場合（ＩｎＡｓＳｂ量子ドット；ＩｎＡｓＳｂＱＤ）であり、図５は、直接遷移型化合物半導体としてＩｎＡｓを用いた場合（ＩｎＡｓ量子ドット；ＩｎＡｓＱＤ）であり、図６は、直接遷移型化合物半導体としてＩｎＧａＳｂを用いた場合（ＩｎＧａＳｂ量子ドット；ＩｎＧａＳｂＱＤ）であり、図７は、直接遷移型化合物半導体としてＩｎＳｂＮを用いた場合（ＩｎＳｂＮ量子ドット；ＩｎＳｂＮＱＤ）であり、図８は、直接遷移型化合物半導体としてＩｎＮを用いた場合（ＩｎＮ量子ドット；ＩｎＮＱＤ）であり、図９は、直接遷移型化合物半導体としてＩｎＡｓＮを用いた場合（ＩｎＡｓＮ量子ドット；ＩｎＡｓＮＱＤ）である。
なお、図３〜図９では、直接遷移型化合物半導体量子ドット３の伝導帯のΓ点の基底準位（量子準位）のエネルギーレベルの変化として、量子ドット３のサイズを、底辺３０ｎｍ、高さ５ｎｍとした場合（符号Ａを付した実線で示す）と、底辺４５ｎｍ、高さ７．５ｎｍとした場合（符号Ｂを付した実線で示す；量子ドットの最大サイズ）をそれぞれ示している。
そして、それぞれのサイズの量子ドット３において、図２に示すエネルギーバンド構造を実現できる領域を太線で示している。また、図３〜図９中、２つの点線はそれぞれ量子ドット３の材料の伝導帯の底（Γ点）及び価電子帯の頂上（Γ点）を示している。
まず、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、ＩｎＳｂ量子ドット３を埋め込んだ場合、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍのときは、図３中、符号Ａを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０．６≦ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
また、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍのときは、図３中、符号Ｂを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０．１８≦ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
次に、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、ＩｎＡｓＳｂ量子ドット３を埋め込んだ場合、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍのときは、図４中、符号Ａを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０．５５≦ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
また、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍのときは、図４中、符号Ｂを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０．０３≦ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
次に、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、ＩｎＡｓ量子ドット３を埋め込んだ場合、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍのときは、図５中、符号Ａを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０＜ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
また、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍのときは、図５中、符号Ｂを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０＜ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
次に、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、ＩｎＧａＳｂ量子ドット３を埋め込んだ場合、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍのときは、図６中、符号Ａを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０．６≦ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
また、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍのときは、図６中、符号Ｂを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０．１６≦ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
次に、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、ＩｎＳｂＮ量子ドット３を埋め込んだ場合、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍのときは、図７中、符号Ａを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０．４８≦ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
また、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍのときは、図７中、符号Ｂを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０＜ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
次に、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、ＩｎＮ量子ドット３を埋め込んだ場合、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍのときは、図８中、符号Ａを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０＜ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
また、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍのときは、図８中、符号Ｂを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０＜ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
次に、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、ＩｎＡｓＮ量子ドット３を埋め込んだ場合、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍのときは、図９中、符号Ａを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０＜ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺３０ｎｍ、高さ５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
また、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍのときは、図９中、符号Ｂを付した実線において太線で示すように、Ｇｅの割合を示すｘの値が０＜ｘ≦１の範囲内で、図２に示すエネルギーバンド構造を実現できることがわかる。このため、量子ドット３のサイズが底辺４５ｎｍ、高さ７．５ｎｍの場合は、この範囲内でＧｅの組成割合を調整すれば、直接遷移型半導体のみで発光層を形成した場合と同等の十分に高い発光効率が得られることになる。
なお、ここでは、バリア層２をＳｉ1-xＧｅx（０＜ｘ≦１）層とした場合を例に説明したが、バリア層２をＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層とした場合も同様の傾向（但し、全体的にエネルギーレベルが下がる）になる。
このように、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）からなるバリア層２中に、直接遷移型化合物半導体からなる量子ドット３を埋め込んだ構造とすることで、量子ドット３のサイズや組成、あるいは、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）の組成（具体的には、Ｇｅの割合）を調整することで、十分に高い発光効率が得られることになる。
また、図３〜図９において、量子ドット３のサイズが、底辺３０ｎｍ、高さ５ｎｍの場合と、底辺４５ｎｍ、高さ７．５ｎｍの場合とを比較すれば明らかなように、量子ドット３のサイズが大きいほど、量子ドット３の伝導帯のΓ点の基底準位（量子準位）のエネルギーレベルの変化を示す実線（符号Ａ，Ｂ）の傾きが小さくなり、太線の領域が広がることがわかる。このため、量子ドット３のサイズを大きくするほど、設計の自由度が増すことになる。
また、図３〜図９から明らかなように、直接遷移型化合物半導体量子ドット３の伝導帯のΓ点の基底準位のエネルギーレベルは、Ｇｅの割合が小さくなるほど上がっていく。つまり、Ｇｅの割合が小さくなるほど、遷移エネルギーＥQD（ｅＶ）が大きくなっていく。後述するように、遷移エネルギーＥQDによって発光波長が変わるため、Ｇｅの割合に応じて遷移エネルギーＥQDが大きく変化するほど、設計の自由度が増すことになる。
次に、上述のように構成される発光素子の発光波長について説明する。
一般に、半導体発光素子の発光波長λは、エネルギーギャップをＥｇ（ｅＶ）、プランク定数をｈ、光速をｃとして、次式（１）により求めることができる。
Figure 2006085361
 量子ドットのような低次元量子構造の場合は、図２に示すように、量子化エネルギーに相当する分だけエネルギーギャップＥｇよりも遷移エネルギーＥQD（ｅＶ）が大きくなり、発光波長が変わるが、同様に、発光波長λQDは、次式（２）により求めることができる。
Figure 2006085361
 例えば、特に発光効率が高いものとして、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、上述の２種類のサイズのＩｎＳｂ量子ドット３を埋め込んだ場合を例に発光波長を計算してみる。
底辺３０ｎｍ、高さ５ｎｍのＩｎＳｂ量子ドット３をＳｉ0.4Ｇｅ0.6層２中に埋め込んだ場合に発光波長が最も短波長になるが、この場合の遷移エネルギーは０．８ｅＶであるから（図３参照）、発光波長は１．５５μｍとなる。
底辺４５ｎｍ、高さ７．５ｎｍのＩｎＳｂ量子ドット３をＧｅ層２中に埋め込んだ場合に発光波長が最も長波長になるが、この場合の遷移エネルギーは０．３７ｅＶであるから（図３参照）、発光波長は３．３５μｍとなる。
このように、Ｓｉ1-xＧｅx（０＜ｘ≦１）からなるバリア層２中に、ＩｎＳｂ量子ドット３を埋め込んだ場合、量子ドット３のサイズや組成、あるいはＳｉ1-xＧｅx（０＜ｘ≦１）の組成（具体的には、Ｇｅの割合）を調整することで、発光波長が１．５５〜３．３５μｍの範囲内にある量子ドット３を任意に設計できることになる。
このため、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）からなるバリア層２中に、直接遷移型化合物半導体からなる量子ドット３を埋め込んだ構造とし、量子ドット３のサイズや組成、あるいはＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）の組成（具体的には、Ｇｅの割合）を調整することで、発光波長を所定の波長範囲内（例えば１．５〜７μｍ）で任意に設計できることになる。
次に、本実施形態にかかる発光デバイス（発光素子）の製造方法について説明する。
なお、結晶成長は、有機金属気相成長（ＭＯＶＰＥ）法又は分子線エピタキシー法によって行なうことができる。
まず、図１に示すように、Ｓｉ系材料からなる基板１上に、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）を成長させて、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）下地層２Ａを形成する。例えば、Ｓｉ基板１上に、成長温度を６５０℃として、Ｓｉ0.6Ｇｅ0.4を５０ｎｍ成長させて、Ｓｉ0.6Ｇｅ0.4下地層２Ａを形成する。なお、ＭＯＶＰＥ法によるＳｉ0.6Ｇｅ0.4の成長には、例えばジシラン（Ｓｉ2Ｈ6）とゲルマン（ＧｅＨ4）を用いれば良い。
次に、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）下地層２Ａ上に、直接遷移型化合物半導体からなる量子ドット３を形成する。ここでは、同一平面上に複数の量子ドット３が形成され、これらの複数の量子ドット３は一層の量子ドット層を形成し、この量子ドット層が発光層として機能することになる。なお、量子ドット３及び量子ドット３が埋め込まれたＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）バリア層２の全体が発光層として機能する場合もある。
例えば、成長温度を５００℃とし、ＩＩＩ族元素であるＩｎの供給量を２ＭＬとし（ここでは、この供給量によって量子ドット３のサイズを調整している）、Ｖ族元素であるＡｓ，ＳｂとＩＩＩ族元素であるＩｎとの比（Ｖ／ＩＩＩ比）を１０として、Ｓｉ0.6Ｇｅ0.4下地層２Ａ上に、ＩｎＡｓ0.1Ｓｂ0.9からなる量子ドット３を成長させる。なお、ＭＯＶＰＥ法によるＩｎＡｓ0.1Ｓｂ0.9の成長には、例えばトリメチルインジウム（ＴＭＩｎ）、アルシン（ＡｓＨ3）、トリメチルアンチモン（ＴＭＳｂ）を用いれば良い。
なお、例えばＳｉ1-xＧｅx（０＜ｘ≦１）とＩｎＡｓ1-aＳｂa（０≦ａ≦１）とは格子不整合系であるため、Ｓｉ1-xＧｅx（０＜ｘ≦１）上にエピタキシャル成長によってＩｎＡｓ1-aＳｂa（０≦ａ≦１）を成長させると、Stranski-Krastanov（S-K）成長様式又はVolmer-Weber（V-W）成長様式によって、自己形成型の量子ドットを形成することができる。このようにして形成された量子ドット３は、Ｓｉ基板１上にＩＩＩ−Ｖ族化合物半導体発光素子を直接形成する場合とは異なり、一つ一つのサイズが小さいため、アンチフェーズドメインができず、このような量子ドット３からなる量子ドット層は発光層として良好に機能することになる。
次いで、量子ドットが埋め込まれるように、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）を成長させて、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）キャップ層２Ｂを形成する。例えば、成長温度を５００℃として、Ｓｉ0.6Ｇｅ0.4を２０ｎｍ成長させて、Ｓｉ0.6Ｇｅ0.4キャップ層２Ｂを形成する。
これにより、Ｓｉ系材料からなる基板１上に、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）バリア層２の中に直接遷移型化合物半導体からなる量子ドット３が埋め込まれた構造の発光素子が形成される。例えば、Ｓｉ基板１上に、Ｓｉ0.6Ｇｅ0.4バリア層２の中にＩｎＡｓ0.1Ｓｂ0.9からなる量子ドット３が埋め込まれた構造の発光素子が形成される。
なお、ここでは、Ｓｉ基板１上にＳｉ0.6Ｇｅ0.4バリア層２を直接成長させているが、これに限られるものではなく、Ｓｉ0.6Ｇｅ0.4バリア層２の結晶性を高めるために、例えばＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）又はＳｉ1-x-yＧｅx（０＜ｘ≦１）からなる傾斜組成バッファ層やＳｉバッファ層（例えば低温Ｓｉバッファ層）を、Ｓｉ基板１とＳｉ0.6Ｇｅ0.4バリア層２との間に挿入しても良い。
したがって、本実施形態にかかる発光デバイス（発光素子）によれば、アンチフェーズドメインができないようにしつつ、十分に高い発光効率が得られるようにしながら、容易に、Ｓｉ系材料からなる基板１上に成長（直接成長）させることができるようになるという利点がある。これにより、十分に高い発光効率が得られる発光デバイスと、電子デバイスとを集積化した半導体装置が実現できることになる（後述の第３実施形態参照）。また、発光波長を所定の波長範囲内（例えば１．５〜７μｍ）で任意に設計できるようになるという利点もある。
なお、本実施形態では、量子ドット層を単層にしているが、これに限られるものではなく、例えば多層の量子ドット層を設けるようにしても良い。多層の量子ドット層を設ける場合は、量子ドット層の間に例えば３０ｎｍのＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）又はＳｉ1-x-yＧｅx（０＜ｘ≦１）からなるスペーサ層を設けるのが好ましい。
［第２実施形態］
次に、本発明の第２実施形態にかかる発光デバイス（発光素子）について、図１０を参照しながら説明する。
本実施形態にかかる発光デバイスは、本発明を適用した発光ダイオード（ＬＥＤ；Light Emitting Diode）である。
本ＬＥＤは、Ｓｉ系ＬＥＤであり、図１０に示すように、Ｓｉ基板１上に、量子ドット３を用いたＬＥＤを形成したものである。なお、図１０では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
つまり、本ＬＥＤは、図１０に示すように、Ｓｉ基板１と、Ｓｉバッファ層１１と、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）又はＳｉ1-x-yＧｅx（０＜ｘ≦１）からなる傾斜組成バッファ層（Gradedbuffer層）１２と、砒素（Ａｓ）をドーピングしたｎ型のＳｉ1-xＧｅx（０＜ｘ≦１）コンタクト層（ｎ型コンタクト層）１３と、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層（Ｇｅ層又はＳｉの入ったＩＶ族半導体混晶層）２０と、直接遷移型化合物半導体からなる量子ドット３と、ボロン（Ｂ）をドーピングしたｐ型のＳｉ1-xＧｅx（０＜ｘ≦１）コンタクト層（ｐ型コンタクト層）１４と、ｎ側電極１５と、ｐ側電極１６とを備えて構成される。
ここで、量子ドット３は、上述の第１実施形態と同様に、Ｓｉ基板１上に形成されるＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層２０の中に埋め込まれている。
なお、ｎ型コンタクト層１３は、Ａｓをドーピングしたｎ型のＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）により形成しても良い。また、ｐ型コンタクト層１４は、Ｂをドーピングしたｐ型のＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）により形成しても良い。
また、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層２０の構成は、上述の第１実施形態の場合と同じである。
次に、本実施形態にかかる発光素子（ＬＥＤ）の製造方法について説明する。
なお、結晶成長は、有機金属気相成長（ＭＯＶＰＥ）法又は分子線エピタキシー法によって行なうことができる。
まず、図１０に示すように、Ｓｉ系材料からなる基板１上に、Ｓｉバッファ層１１（例えば厚さ０．１μｍ）、傾斜組成バッファ層（Graded buffer層）１２（例えば厚さ１μｍ）、ｎ型コンタクト層１３（例えば厚さ１μｍ）を順に成長させて、各層を形成する。
ここでは、Ｓｉバッファ層１１は例えば厚さ０．１μｍとし、傾斜組成バッファ層１２は例えば厚さ１μｍとし、ｎ型コンタクト層１３は例えば厚さ１μｍとしている。また、ｎ型コンタクト層１３として、例えばＡｓを５×１０18ｃｍ-3ドーピングしたｎ−Ｓｉ0.7Ｇｅ0.3層を形成する。
次に、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）を成長させて、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）下地層２０Ａを形成する。例えば、Ｓｉ基板１上に、成長温度を６５０℃として、Ｓｉ0.6Ｇｅ0.4を５０ｎｍ成長させて、Ｓｉ0.6Ｇｅ0.4下地層２０Ａを形成する。なお、ＭＯＶＰＥ法によるＳｉ0.6Ｇｅ0.4の成長には、例えばジシラン（Ｓｉ2Ｈ6）とゲルマン（ＧｅＨ4）を用いれば良い。
次いで、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）下地層２０Ａ上に、直接遷移型化合物半導体からなる量子ドット３を形成する。ここでは、同一平面上に複数の量子ドット３が形成され、これらの複数の量子ドット３は一層の量子ドット層を形成し、この量子ドット層が活性層（発光層）として機能することになる。なお、量子ドット３及び量子ドット３が埋め込まれたＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層２０の全体が活性層（発光層）として機能する場合もある。
例えば、成長温度を５００℃とし、ＩＩＩ族元素であるＩｎの供給量を２ＭＬとし、Ｖ族元素であるＡｓ，ＳｂとＩＩＩ族元素であるＩｎとの比（Ｖ／ＩＩＩ比）を１０として、Ｓｉ0.6Ｇｅ0.4層２０Ａ上に、ＩｎＡｓ0.1Ｓｂ0.9からなる量子ドット３を成長させる。なお、ＭＯＶＰＥ法によるＩｎＡｓ0.1Ｓｂ0.9の成長には、例えばトリメチルインジウム（ＴＭＩｎ）、アルシン（ＡｓＨ3）、トリメチルアンチモン（ＴＭＳｂ）を用いれば良い。
なお、例えばＳｉ1-xＧｅx（０＜ｘ≦１）とＩｎＡｓ1-aＳｂa（０≦ａ≦１）とは格子不整合系であるため、Ｓｉ1-xＧｅx（０＜ｘ≦１）上にエピタキシャル成長によってＩｎＡｓ1-aＳｂa（０≦ａ≦１）を成長させると、Stranski-Krastanov（S-K）成長様式又はVolmer-Weber（V-W）成長様式によって、自己形成型の量子ドットを形成することができる。このようにして形成された量子ドット３は、Ｓｉ基板１上にＩＩＩ−Ｖ族化合物半導体発光素子を直接形成する場合とは異なり、一つ一つのサイズが小さいため、アンチフェーズドメインができず、このような量子ドット３からなる量子ドット層は活性層（発光層）として良好に機能することになる。
次いで、量子ドット３が埋め込まれるように、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）を成長させて、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）キャップ層２０Ｂを形成する。例えば、成長温度を５００℃として、Ｓｉ0.6Ｇｅ0.4を５０ｎｍ成長させて、Ｓｉ0.6Ｇｅ0.4キャップ層２０Ｂを形成する。
これにより、Ｓｉ系材料からなる基板１上に、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）バリア層２０の中に直接遷移型化合物半導体からなる量子ドット３が埋め込まれた構造が形成される。例えば、Ｓｉ基板１上に、Ｓｉ0.6Ｇｅ0.4からなるバリア層２０の中にＩｎＡｓ0.1Ｓｂ0.9からなる量子ドット３が埋め込まれた構造が形成される。
なお、ここでは、量子ドット層を単層にしているが、これに限られるものではなく、例えば多層の量子ドット層を設けるようにしても良い。多層の量子ドット層を設ける場合は、量子ドット層の間に例えば３０ｎｍのＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）又はＳｉ1-x-yＧｅx（０＜ｘ≦１）からなるスペーサ層を設けるのが好ましい。
次に、Ｂを１×１０18ｃｍ-3ドーピングしたｐ型のＳｉ1-xＧｅx（０＜ｘ≦１）を成長させて、ｐ型コンタクト層１４を形成する。例えば、ｐ−Ｓｉ0.7Ｇｅ0.3を１００ｎｍ成長させて、ｐ−Ｓｉ0.7Ｇｅ0.3コンタクト層１４を形成する。
このようにして各層を成長させた後、フォトリソグラフィー技術によって、積層構造の一部をｎ型コンタクト層１３（例えばｎ−Ｓｉ0.7Ｇｅ0.3層）が露出するまでエッチングする。
そして、ｎ型コンタクト層１３（例えばｎ−Ｓｉ0.7Ｇｅ0.3層）の表面に、例えば真空蒸着法によってｎ側電極（金属電極）１５を形成する。ｎ側電極１５は、例えばＡｕ−Ｓｂ合金によって形成し、厚さは例えば１００ｎｍ程度とすれば良い。
一方、ｐ型コンタクト層１４の表面には、例えば真空蒸着法によってｐ側電極（金属電極）１６を形成する。ｐ側電極１６は、例えばＡｕ−Ｇａ合金によって形成し、厚さは例えば１００ｎｍ程度とすれば良い。
これにより、Ｓｉ系材料からなる基板１上に、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）バリア層２０の中に直接遷移型化合物半導体からなる量子ドット３が埋め込まれた構造を備えるＬＥＤが形成される。例えば、Ｓｉ基板１上に、Ｓｉ0.6Ｇｅ0.4バリア層２０の中にＩｎＡｓ0.1Ｓｂ0.9からなる量子ドット３が埋め込まれた構造を備えるＬＥＤが形成される。
したがって、本実施形態にかかる発光デバイス（ＬＥＤ）によれば、アンチフェーズドメインができないようにしつつ、十分に高い発光効率が得られるようにしながら、容易に、Ｓｉ系材料からなる基板１上に成長（直接成長）させることができるようになるという利点がある。これにより、十分に高い発光効率が得られる発光デバイスと、電子デバイスとを集積化した半導体装置が実現できることになる（後述の第３実施形態参照）。また、発光波長を所定の波長範囲内（例えば１．５〜７μｍ）で任意に設計できるようになるという利点もある。
なお、ＬＥＤの構造は、上述の実施形態の構造に限定されるものではなく、他の公知のＬＥＤやＬＤ（レーザダイオード）の構造に本発明を適用することもできる。
［第３実施形態］
次に、本発明の第３実施形態にかかる半導体装置（半導体デバイス）について、図１１を参照しながら説明する。
本実施形態にかかる半導体装置は、本発明の発光デバイスを適用した光・電子集積装置（光・電子集積デバイス，光・電子集積素子）である。
本半導体装置は、図１１に示すように、Ｓｉ基板１上に、発光素子（発光デバイス）４０と、受光素子（受光デバイス）４１と、電子回路（電子素子，電子デバイス）４２とを集積させたものとして構成される。なお、図１１では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
ここで、発光素子４０としては、上述の第１実施形態にかかる発光デバイスや上述の第２実施形態にかかるＬＥＤを用いる。
受光素子４１は、例えばＳｉ層とＳｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層とを積層させたものとして構成される（Ｓｉ／ＳｉＧｅ受光素子）。
基板１は、Ｓｉ基板を用いているが、Ｓｉ系材料（即ち、Ｓｉ又はＳｉの入ったＩＶ族半導体混晶）からなる基板であれば良い。
このような構成の光・電子集積デバイスでは、入力された光は、受光素子４１で光信号から電気信号に変換され、電子回路４２で例えば演算などの各種処理が施された後、発光素子４０によって光信号に変換されて出力されることになる。
したがって、本実施形態にかかる半導体装置のように、発光素子として、上述の第１及び第２実施形態にかかる発光デバイスを用いることで、十分に高い発光効率が得られる発光素子と、電子デバイスとを集積化した半導体装置を実現できることになる。
なお、半導体装置の構成は、本実施形態のものに限られるものではなく、公知の光・電子集積素子（光・電子集積回路，半導体装置）の発光素子部分に本発明の発光素子を適用することができる。

Claims (8)

  1. Ｓｉ系材料からなる基板と、Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層と、直接遷移型化合物半導体からなる量子ドットとを備え、
    前記基板上に形成される前記Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層の中に前記量子ドットを有することを特徴とする、発光デバイス。
  2. 前記Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層が、ＳｉＧｅ層又はＳｉＧｅＣ層であることを特徴とする、請求項１記載の発光デバイス。
  3. 前記直接遷移型化合物半導体が、ＩｎＡｓ1-yＳｂy（０≦ｙ≦１）、ＩｎＧａ1-zＳｂz（０≦ｚ≦１）、ＩｎＳｂ1-aＮa（０≦ａ≦１）、ＩｎＡｓ1-bＮb（０≦ｂ≦１）のいずれかであることを特徴とする、請求項１又は２記載の発光デバイス。
  4. 前記量子ドットの伝導帯のΓ点の基底準位が、前記Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層の伝導帯の底（Δ又はＬ点）よりも低いことを特徴とする、請求項１〜３のいずれか１項に記載の発光デバイス。
  5. 前記基板と前記Ｓｉ1-x-yＧｅxＣy（０＜ｘ≦１，０≦ｙ≦０．００５）層との間にバッファ層を備えることを特徴とする、請求項１〜４のいずれか１項に記載の発光デバイス。
  6. 前記Ｓｉ系材料が、Ｓｉ又はＳｉの入ったＩＶ族半導体混晶であることを特徴とする、請求項１〜５のいずれか１項に記載の発光デバイス。
  7. 請求項１〜６のいずれか１項に記載の発光デバイスを備えることを特徴とする、半導体装置。
  8. 請求項１〜６のいずれか１項に記載の発光デバイスと、電子デバイスとを集積化して構成されることを特徴とする、半導体装置。

JP2007502504A 2005-02-09 2005-02-09 発光デバイス及び半導体装置 Expired - Fee Related JP4612671B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/001921 WO2006085361A1 (ja) 2005-02-09 2005-02-09 発光デバイス及び半導体装置

Publications (2)

Publication Number Publication Date
JPWO2006085361A1 true JPWO2006085361A1 (ja) 2008-06-26
JP4612671B2 JP4612671B2 (ja) 2011-01-12

Family

ID=36792936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007502504A Expired - Fee Related JP4612671B2 (ja) 2005-02-09 2005-02-09 発光デバイス及び半導体装置

Country Status (3)

Country Link
US (1) US7732823B2 (ja)
JP (1) JP4612671B2 (ja)
WO (1) WO2006085361A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732237B2 (en) * 2005-06-27 2010-06-08 The Regents Of The University Of California Quantum dot based optoelectronic device and method of making same
WO2007143197A2 (en) 2006-06-02 2007-12-13 Qd Vision, Inc. Light-emitting devices and displays with improved performance
JP5205729B2 (ja) 2006-09-28 2013-06-05 富士通株式会社 半導体レーザ装置及びその製造方法
JP4957335B2 (ja) * 2007-03-30 2012-06-20 富士通株式会社 化合物半導体量子ドットの製造方法
WO2009014707A2 (en) 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
JP5205071B2 (ja) * 2008-02-01 2013-06-05 富士通株式会社 発光素子及び集積素子
EP2297762B1 (en) 2008-05-06 2017-03-15 Samsung Electronics Co., Ltd. Solid state lighting devices including quantum confined semiconductor nanoparticles
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
JP5149146B2 (ja) * 2008-12-26 2013-02-20 富士通株式会社 光半導体素子及び集積素子
KR101652789B1 (ko) * 2009-02-23 2016-09-01 삼성전자주식회사 다중 양자점층을 가지는 양자점 발광소자
EP2465147B1 (en) 2009-08-14 2019-02-27 Samsung Electronics Co., Ltd. Lighting devices, an optical component for a lighting device, and methods
EP2481099A4 (en) * 2009-09-25 2016-01-13 Hewlett Packard Development Co SILICON GERMANIUM QUANTUM BAY LIGHT DIODE
JP5381692B2 (ja) * 2009-12-25 2014-01-08 富士通株式会社 半導体発光素子
US10211428B2 (en) 2014-06-24 2019-02-19 President And Fellows Of Harvard College Metal-based optical device enabling efficient light generation from emitters on a high-index absorbing substrate
JP6653750B2 (ja) * 2016-02-26 2020-02-26 サンケン電気株式会社 半導体基体及び半導体装置
US20170318781A1 (en) * 2016-05-03 2017-11-09 Cattle Time, Llc Combined visual and rf identification (rfid) tag
CN106085427B (zh) * 2016-06-23 2018-03-02 南昌航空大学 硅‑锗合金量子点的合成方法
CN107394017B (zh) * 2017-07-31 2019-02-05 天津三安光电有限公司 发光二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523592A (en) * 1993-02-03 1996-06-04 Hitachi, Ltd. Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same
JPH09326506A (ja) * 1996-04-05 1997-12-16 Fujitsu Ltd 量子半導体装置およびその製造方法
JP2003158074A (ja) * 2002-07-02 2003-05-30 Matsushita Electric Ind Co Ltd 半導体多層基板および半導体多層膜の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JPH06232448A (ja) 1993-02-03 1994-08-19 Hitachi Ltd 発光素子及び光電子集積回路
JP3465349B2 (ja) 1994-06-20 2003-11-10 松下電器産業株式会社 半導体多層基板および半導体多層膜の製造方法
US6403975B1 (en) * 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
FR2789496B1 (fr) * 1999-02-10 2002-06-07 Commissariat Energie Atomique Dispositif emetteur et guide de lumiere, avec une region active de silicium contenant des centres radiatifs, et procede de fabrication d'un tel dispositif
JP2003502847A (ja) 1999-06-14 2003-01-21 アウグスト，カルロス・ジヨタ・エルリ・ペー 積み重ね型波長選択オプトエレクトロニクス装置
JP2001044453A (ja) * 1999-07-30 2001-02-16 Fujitsu Ltd 光検出素子
US6548835B1 (en) * 2000-11-02 2003-04-15 U-L-M Photonics Gmbh Optoelectronic device having a highly conductive carrier tunneling current aperture
US7306963B2 (en) * 2004-11-30 2007-12-11 Spire Corporation Precision synthesis of quantum dot nanostructures for fluorescent and optoelectronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523592A (en) * 1993-02-03 1996-06-04 Hitachi, Ltd. Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same
JPH09326506A (ja) * 1996-04-05 1997-12-16 Fujitsu Ltd 量子半導体装置およびその製造方法
JP2003158074A (ja) * 2002-07-02 2003-05-30 Matsushita Electric Ind Co Ltd 半導体多層基板および半導体多層膜の製造方法

Also Published As

Publication number Publication date
US7732823B2 (en) 2010-06-08
WO2006085361A1 (ja) 2006-08-17
US20080006817A1 (en) 2008-01-10
JP4612671B2 (ja) 2011-01-12

Similar Documents

Publication Publication Date Title
JP4612671B2 (ja) 発光デバイス及び半導体装置
US9478699B2 (en) Nanoscale emitters with polarization grading
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
KR101466674B1 (ko) 방사선을 방출하는 반도체 몸체
JP5059705B2 (ja) 発光デバイス
US7417258B2 (en) Semiconductor light-emitting device, and a method of manufacture of a semiconductor device
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
US7456423B2 (en) Quantum dot optoelectronic device having an Sb-containing overgrown layer
US9893155B2 (en) Semiconductor electronic device formed of 2-D van der Waals material whose free charge carrier concentration is determined by adjacent semiconductor's polarization
US11569413B2 (en) Method for manufacturing light-emitting element
JP2006352060A (ja) 漸変組成の発光層を有する半導体発光装置
US6791105B2 (en) Optoelectronic device having dual-structural nano dot and method for manufacturing the same
KR20160010474A (ko) 광전자 디바이스 및 이를 제조하는 방법
US20070145351A1 (en) Semiconductor device with anisotropy-relaxed quantum dots
CN102637794A (zh) 半导体器件及其制造方法
JP3399374B2 (ja) 量子井戸構造発光素子
KR101437926B1 (ko) 게르마늄 전기발광소자 및 그 제조방법
KR101405693B1 (ko) 반도체 발광소자 및 그 제조방법
US20220406967A1 (en) Light-emitting element and method of producing the same
JP2006237045A (ja) 半導体量子ドット構造及びその製造方法
JP2006114611A (ja) 発光素子及びその製造方法
JP2014120666A (ja) 窒化物半導体太陽電池、窒化物光−電気変換素子、窒化物半導体太陽電池を作製する方法
Bhattacharya et al. Efficient electroluminescence from III/V quantum-well-in-nanopillar light emitting diodes directly grown on silicon
RU2650606C2 (ru) ГЕТЕРОСТРУКТУРА GaPAsN СВЕТОДИОДА И ФОТОПРИЕМНИКА НА ПОДЛОЖКЕ Si И СПОСОБ ЕЕ ИЗГОТОВЛЕНИЯ
US20200194619A1 (en) Semiconductor devices with superlattice layers

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees