KR20160010474A - 광전자 디바이스 및 이를 제조하는 방법 - Google Patents

광전자 디바이스 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20160010474A
KR20160010474A KR1020157033539A KR20157033539A KR20160010474A KR 20160010474 A KR20160010474 A KR 20160010474A KR 1020157033539 A KR1020157033539 A KR 1020157033539A KR 20157033539 A KR20157033539 A KR 20157033539A KR 20160010474 A KR20160010474 A KR 20160010474A
Authority
KR
South Korea
Prior art keywords
optoelectronic device
semiconductor
component
wire
layer
Prior art date
Application number
KR1020157033539A
Other languages
English (en)
Other versions
KR102167864B1 (ko
Inventor
알렉세이 첼노코브
이반-크리스토프 로빈
브루노 무레
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20160010474A publication Critical patent/KR20160010474A/ko
Application granted granted Critical
Publication of KR102167864B1 publication Critical patent/KR102167864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H05B33/0806—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/345—Current stabilisation; Maintaining constant current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

발명은 반도체 요소(24)를 포함하는 발광 다이오드(LED); 전류-제한 성분(50)를 포함하는 광전자 디바이스(45)에 관한 것으로, 각 성분은 반도체 요소들 중 하나에 직렬로 연결되고 전류의 강도에 따라 증가하는 저항을 갖는다.

Description

광전자 디바이스 및 이를 제조하는 방법{OPTOELECTRONIC DEVICE AND METHOD FOR MANUFACTURING SAME}
본 특허 출원은 본원에 참조된 프랑스 특허 출원 FR13/54285의 우선권을 주장한다.
본 발명은 일반적으로 반도체 물질, 반도체 물질에 기초한 디바이스 및 이들의 제조 방법에 관한 것이다. 본 발명은 특히, 3차원 요소, 및 특히 반도체 마이크로와이어 또는 나노와이어를 포함하는 디바이스에 관한 것이다.
반도체 물질을 포함하는 마이크로와이어 또는 나노와이어의 예는 이하 III-V 화합물이라고 하는 III-족 요소 및 V-족 요소(예를 들면, 갈륨 질화물(GaN))를 주로 내포하거나, 또는 이하 II-VI 화합물 라고 하는 II-족 요소 및 VI-족 요소(예를 들면, 산화아연(ZnO))를 주로 내포하는 성분에 기초하는 마이크로와이어 또는 나노와이어이다. 이러한 마이크로와이어 또는 나노와이어는 광전자 디바이스와 같은 반도체 디바이스를 제조할 수 있게 한다.
"광전자 디바이스"라는 용어는 전기 신호를 전자기 방사로 전환할 수 있는 디바이스, 및 특히 전자기 방사를 방출하는데 전용되는 디바이스를 지칭하기 위해 사용된다.
광전자 디바이스의 예는 기판 상에 형성되는 3차원 요소들, 특히 반도체 마이크로와이어 또는 나노와이어를 포함하는 발광 다이오드를 포함한다. 동작에서, 마이크로와이어 또는 나노와이어는 병렬로 연결된다. 각 발광 다이오드는 이론적으로 동일한 세기를 갖는 전류를 전도하고 동일한 량의 광을 방출한다. 그러나, 마이크로와이어 또는 나노와이어의 전기적 특성들은 와이어마다 약간 서로 상이할 수 있다. 게다가 어떤 마이크로와이어 또는 나노와이어는 다른 것들보다 더 많은 전류를 전도할 수도 있다. 런어웨이(runaway) 현상이 일어날 수도 있다. 사실, 더 큰 전류가 지나는 마이크로와이어 또는 나노와이어는 더 많이 열을 내는 경향이 있는데, 이는 이들의 저항을 감소시키고 이들이 전도하는 전류를 증가시킨다. 마지막으로, 모든 발광 다이오드의 일부만이 사실상 광의 방출에 가담한다.
이에 따라, 실시예는 반도체 요소들을 포함하는 발광 다이오드들;
전류-제한 성분들을 포함하고, 각 성분은 반도체 요소들 중 하나에 직렬로 연결된 것인, 광전자 디바이스를 제공한다.
실시예에 따라, 각 성분은 적어도 제1 및 제2 터널 다이오드들을 포함하고, 제1 터널 다이오드의 캐소드는 제2 터널 다이오드의 캐소드에 연결되거나, 제1 터널 다이오드의 애노드는 제2 터널 다이오드의 애노드에 연결된다.
실시예에 따라, 각 성분은 적어도 한 공진 터널 다이오드를 포함한다.
실시예에 따라, 각 성분은 적어도 한 바이폴라 트랜지스터를 포함한다.
실시예에 따라, 각 성분은 적어도 한 MOS 트랜지스터를 포함한다.
실시예에 따라, 각 반도체 요소는 마이크로와이어 또는 나노와이어를 포함한다.
실시예에 따라, 디바이스는 각 마이크로와이어 또는 나노와이어에 대해서, 마이크로와이어 또는 나노와이어의 부분을 둘러싸는 절연 부분 및 절연 부분을 둘러싸는 전도성 부분을 더 포함한다.
실시예에 따라, 디바이스는
제1 도전율 유형의 도핑된 반도체 기판;
기판의 표면 상에 패드들을 더 포함하고, 각 반도체 요소는 패드들 중 하나와 접촉한다.
실시예에 따라, 패드들은 제1 도전율 유형에 반대되는 제2 도전율 유형으로 도핑되고, 각 반도체 요소는 제1 도전율 유형으로 도핑된다.
실시예에 따라, 기판은 실리콘, 게르마늄, 실리콘 카바이드, III-V 화합물, II-VI 화합물, 및 이들 화합물들의 조합을 포함하는 그룹에서 선택된 제1 반도체 물질로 만들어진다.
실시예에 따라, 각 반도체 요소는 패드들 중 하나와 접촉하는 제2 반도체 물질을 주로 포함하는 적어도 부분을 포함하고, 반도체 물질은 실리콘, 게르마늄, 실리콘 카바이드, III-V 화합물, II-VI 화합물, 및 이들 화합물들의 조합을 포함하는 그룹에서 선택된다.
실시예에 따라, 패드들은 알루미늄 질화물, 보론 질화물, 실리콘 카바이드, 마그네슘 질화물, 마그네슘 갈륨 질화물, 또는 이들의 조합 및 이들의 질화된 화합물들을 포함하는 그룹에서 선택된 물질로 만들어진다.
실시예에 따라, 각 반도체 요소는 광을 방출할 수 있는 반도체 구조로 적어도 부분적으로 피복된다.
실시예는
반도체 요소들을 포함하는 발광 다이오드들을 형성하는 단계; 및
전류-제한 성분들을 형성하는 단계를 포함하고, 각 성분은 반도체 요소들 중 하나와 직렬로 연결되는, 광전자 디바이스를 제조하는 방법을 제공한다.
실시예에 따라, 방법은
발광 다이오드들을 포함하는 제1 전자 회로를 형성하는 단계;
상기 성분들을 포함하는 제2 전자 회로를 형성하는 단계; 및
제1 전자 회로를 제2 전자 회로에 부착하는 단계를 더 포함한다.
전술한 및 이외 다른 특징 및 잇점은 첨부된 도면에 관련하여 구체적 실시예의 다음의 비제한적 설명에서 상세히 논의될 것이다.
도 1은 마이크로와이어 또는 나노와이어를 가진 광전자 디바이스의 예의 부분적인 간이화한 단면도이다.
도 2는 전류-제한 성분을 포함하는 마이크로와이어 또는 나노와이어를 가진 광전자 디바이스의 실시예의 부분적인 간이화한 단면도이다.
도 3은 성분에 걸린 전압에 따라 음의 저항을 가진 성분을 지나는 전류 세기의 변화 곡선을 개략적으로 도시한 것이다.
도 4 및 도 5는 음의 저항을 가진 성분의 두 실시예의 부분적인 간이화한 단면도이다.
도 6은 각 발광 다이오드와 직렬의 바이폴라 트랜지스터를 포함하는 마이크로와이어 또는 나노와이어를 가진 광전자 디바이스의 실시예의 부분의 등가 전기 회로를 도시한 것이다.
도 7은 서로 상이한 베이스 전류들에 대한 콜렉터-에미터 전압에 따라 도 6의 바이폴라 트랜지스터의 콜렉터 전류의 변화 곡선을 도시한 것이다.
도 8은 도 6의 등가 전기 회로를 갖는 광전자 디바이스의 실시예의 부분적인 간이화한 단면도이다.
도 9는 각 발광 다이오드와 직렬의 전계-효과 트랜지스터를 포함하는 마이크로와이어 또는 나노와이어를 가진 광전자 디바이스의 실시예의 부분의 등가 전기 회로를 도시한 것이다.
도 10은 서로 상이한 게이트-소스 전압들에 대해 드레인-소스 전압에 따라 도 9의 전계-효과 트랜지스터의 드레인-소스 전류의 변화 곡선을 도시한 것이다.
도 11은 도 9의 등가 전기 회로를 갖는 광전자 디바이스의 실시예의 부분적인 간이화한 단면도이다.
도 12a 내지 도 12e는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 또다른 실시예의 연속적인 단계에서 얻어진 구조의 부분적인 간이화한 단면도이다.
명확성을 위해서, 동일 요소는 여러 도면에서 동일 참조부호로 지칭되어졌으며, 또한, 전자 회로의 표현에서 일반적인 바와 같이, 여러 도면은 축척에 맞지는 않는다. 또한, 본 설명의 이해에 유용한 요소만이 도시되어졌고, 기술될 것이다. 특히, 이하 기술되는 광전자 디바이스를 제어하기 위한 수단은 당업자의 능력 내에 있어 기술되지 않는다.
다음 설명에서, 달리 언급되지 않는 한, "실질적으로", "대략", "및 "의 정도로"라는 용어들은 "10% 이내까지"를 의미한다. 또한, "물질로 주로 형성된 화합물" 또는 "물질에 기초한 화합물"은 화합물이 상기 물질의 95%보다 큰 또는 이와 동일한 비율을 포함함을 의미하고 이 비율은 바람직하게는 99%보다 크다.
다음 설명에서, 성분에 걸리는 전압에 따라 성분을 통해 흐르는 전류의 특징 변화 곡선을 고찰하면, 전압(U)에 그리고 전류(I)에 대응하는 특징 곡선의 동작점(P)에서 성분의 정적 저항(RSt P)은 동작점(P)에서 전압(U) 대 전류(I)의 비와 같고, 동작점(P)에서 성분의 동적 저항(RDy P)은 동작점(P) 주위에서 전압의 소 변화(dU) 대 동작점(P) 주위에서 전류의 결과적인 변화(dI)의 비와 같다. 달리 언급되지 않는 한, 단독으로 사용되는 저항이라는 용어는 정적 저항을 지칭한다.
본 발명은 3차원 요소, 예를 들면, 마이크로와이어, 나노와이어, 또는 피라미드-형상의 요소를 포함하는 광전자 디바이스에 관한 것이다. 다음 설명에서, 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스에 대한 실시예가 기술된다. 그러나, 이들 실시예는 마이크로와이어 또는 나노와이어, 이외의 3차원 요소들, 예를 들면, 피라미드-형상의 3차원 요소에 대해 구현될 수도 있다.
용어 "마이크로와이어" 또는 "나노와이어"는 소 치수라 하는, 5 nm 내지 2.5 ㎛, 바람직하게는 50 nm 내지 2.5 ㎛의 범위의 적어도 두 치수와, 가장 큰 소 치수의 적어도 1배, 바람직하게는 적어도 5 배, 및 더 바람직하게는 적어도 10배와 동일한, 주 치수라 하는 제3 치수를 갖고, 바람직한 방향을 따라 긴 형상을 가진 3차원 구조를 지칭한다. 어떤 실시예에서, 소 치수는 바람직하게는 100 nm 내지 1 ㎛, 더 바람직하게는 100 nm 내지 300 nm 범위에서 대략 1 ㎛보다 작거나 이와 동일할 수 있다. 어떤 실시예에서, 각 마이크로와이어 또는 나노와이어의 높이는 바람직하게는 1 ㎛ 내지 50 ㎛에서 범위에서, 500 nm보다 크거나 이와 동일할 수 있다.
다음 설명에서, 용어 "와이어"는 "마이크로와이어 또는 나노와이어"를 의미하기 위해 사용된다. 바람직하게는, 와이어의 바람직한 방향에 수직한 평면에서, 단면의 중력 중심을 관통하는 와이어의 중선은 실질적으로 직선(rectilinear)이며, 이하 와이어의 "축선"이라 한다.
와이어의 단면은 예를 들면, 난형, 원형, 또는 다각형 형상, 특히 삼각형, 장방형, 정방형, 또는 6각형과 같은 서로 상이한 형상들을 가질 수 있다. 이에 따라, 와이어의 또는 이 와이어 상에 피착된 층의 단면에 관련하여 언급된 "직경"이라는 용어는 예를 들면, 와이어 단면과 동일한 표면적을 갖는 디스크의 직경에 대응하는, 이 단면에서 표적이 된 구조의 표면적에 연관된 량을 지칭함을 알아야 할 것이다.
와이어는 적어도 부분적으로 적어도 한 반도체 물질 상에 형성될 수 있다. 반도체 물질은 실리콘, 게르마늄, 실리콘 카바이드, III-V 화합물, II-VI 화합물, 또는 이들 화합물들의 조합일 수 있다.
와이어는 III-V 화합물, 예를 들면, III-N 화합물을 주로 포함하는 반도체로 적어도 부분적으로 형성될 수 있다. III-족 요소의 예는 갈륨(Ga), 인듐(In), 또는 알루미늄(Al)을 포함한다. III-N 화합물의 예는 GaN, AlN, InN, InGaN, AlGaN, 또는 AlInGaN이다. 이외 다른 V-족 요소, 예를 들면, 인 또는 비소가 사용될 수도 있다. 일반적으로, III-V 화합물 내 요소는 서로 상이한 몰분율들로 조합될 수 있다.
와이어는 주로 II-VI 화합물을 포함하는 반도체 물질에 기초하여 적어도 부분적으로 형성될 수 있다. II-족 요소의 예는 IIA-족 요소, 특히 베릴륨(Be) 및 마그네슘(Mg), 및 IIB-족 요소, 특히 아연(Zn) 및 카드뮴(Cd)을 포함한다. VI-족 요소의 예는 VIA-족 요소, 특히 산소(O) 및 텔루르(Te)를 포함한다. II-VI 화합물의 예는 ZnO, ZnMgO, CdZnO, 또는 CdZnMgO이다. 일반적으로, II-VI 화합물 내 요소는 서로 상이한 몰분율들로 조합될 수 있다.
어떤 실시예에서, 와이어는 도펀트를 포함할 수 있다. 예로서, III-V 화합물에 대해서, 도펀트는 II-족 P-형 도펀트, 예를 들면, 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 또는 수은(Hg), IV-족 P-형 도펀트, 예를 들면, 탄소(C), 또는 IV-족 N-형 도펀트, 예를 들면, 실리콘(Si), 게르마늄(Ge), 셀레늄(Se), 황(S), 테르븀(Tb), 또는 주석(Sn)을 포함하는 그룹에서 선택될 수 있다.
와이어는 기판 상에 형성된다. 기판은 하나의 구조에 대응하거나 또다른 물질로 만들어진 지지체를 피복하는 층에 대응할 수 있다. 예를 들면 기판은 실리콘, 게르마늄, 실리콘 카바이드, III-V 화합물로 만들어진 기판, 예컨대 GaN 또는 GaAs, 또는 ZnO 기판과 같은 반도체 기판이다. 기판은 예를 들면, 금속의 전도성 물질, 또는 예를 들면, 사파이어, 유리, 또는 세라믹의 절연 물질로 만들어질 수 있다.
이하, 시드 섬(seed island)이라고도 하는 패드 또는 섬이 기판의 표면 상에 형성된다. 시드 섬은 와이어의 성장을 유리하게 하는 물질로 만들어진다. 시드 패드의 경우에, 시드 섬의 측방 측 상에 있고 기판의 상부(top) 및/또는 내부로 확장하고 각 쌍의 패드들에 대해서, 유전체 지역 상에 와이어 성장 없이, 쌍 내 패드들 중 하나를 쌍 내 다른 패드에 연결하는 시드 섬의 측방 측 상에 유전체 지역을 형성하기 위해 시드 섬의 측방 측 및 시드 섬으로 피복되지 않은 기판 부분의 표면을 보호하기 위한 처리가 더욱 제공된다.
적어도 한 제1 요소에 그리고 제2 요소에 기초한 화합물이 제1 요소의 극성 및 제2 요소의 극성을 갖는다라고 말하는 사실은 물질이 바람직한 방향을 따라 성장함을, 그리고 물질이 바람직한 성장 방향에 수직한 평면에서 잘라내었을 때, 노출된 표면이 제1 요소의 극성의 경우에 제1 요소의 원자를 혹은 제2 요소의 극성의 경우에 제2 요소의 원자를 필수적으로 포함함을 의미한다.
시드 섬을 형성하는 물질은 동일 극성에 따라 와이어 성장을 촉진하기 위해 선택된다. 예로서, 와이어가 주로 III-V 화합물을 포함할 때, 시드 섬을 형성하는 물질은 바람직하게는, V-족 요소의 극성에 따라 III-V 화합물의 성장을 유리하게 하기 위해 선택된다. 그러면, III-V 화합물은 각 시드 섬의 상부로부터, 시드 섬 상에 V-족 요소의 극성을 따라 성장하지만, 시드 섬의 측방 측 위에서도 기판의 나머지 위에서도 성장하지 않는다. 또한, 발명자는 각 와이어가 전체 와이어에서 실질적으로 일정한 극성에 따라 성장함을 보였다. 와이어가 주로 II-VI 화합물을 포함할 때, 시드 섬을 형성하는 물질은 바람직하게는, VI-족 요소의 극성에 따라 II-VI 화합물의 성장을 유리하게 하기 위해 선택된다. 그러면 II-VI 화합물은 각 시드 섬의 상부로부터, 시드 섬 상에 VI-족 요소의 극성에 따라 성장하지만, 시드 섬의 측방 측 위에서도 기판의 나머지 위에서도 성장하지 않는다.
V-족 요소가 질소인 III-V 화합물의 경우에, 물질을 형성하는 섬은 N 극성에 따라 와이어의 성장을 유리하게 하는 물질일 수 있다. 예로서, 섬은 알루미늄 질화물(AlN)로, 혹은 보론 질화물(BN)로, 혹은 실리콘 카바이드(SiC)로, 혹은 MgxNy 형태의 마그네슘 질화물, (x는 대략 3과 같고 y는 대략 2와 같다), 예를 들면, Mg3N2 형태의 마그네슘 질화물 혹은 마그네슘 갈륨 질화물(MgGaN)로, 혹은 이들의 조합으로 그리고 이들의 질화된 화합물로 만들어질 수 있다. 바람직하게는, 시드 섬을 형성하는 물질은 알루미늄 질화물이다.
와이어 성장 방법은 화학기상피착(CVD) 또는 금속-유기 기상 에피택시(MOVPE)이라고도 알려진 금속-유기 화학기상피착(MOCVD)과 같은 방법일 수 있다. 그러나, 분자빔 에피택시(MBE), 가스-소스 MBE(GSMBE), 금속-유기 MBE(MOMBE), 플라즈마-이용 MBE(PAMBE), 원자층 에피택시(ALE), 또는 하이드라이드 기상 에피택시(HVPE)와 같은 방법들이 사용될 수도 있다. 그러나, 전기화학 방법, 예를 들면, 화학적 배스(bath) 피착(CBD), 열수성 방법, 액체 에어로졸 열분해, 또는 전착(electrodeposition)이 사용될 수 있다.
예로서, 방법은 반응기에 III-족 요소의 프리커서 및 V-족 요소의 프리커서를 주입하는 것을 포함할 수 있다. III-족 요소의 프리커서의 예는 트리메칠갈륨(TMGa), 트리에칠갈륨(TEGa), 트리메칠인듐(TMIn), 또는 트리메칠알루미늄(TMAl)이다. V-족 요소의 프리커서의 예는 암모니아(NH3), 삼차부틸포스핀(TBP), 아르신(AsH3), 또는 비대칭 디메칠히드라진(UDMH)이다.
발명의 실시예에 따라, III-V 화합물의 와이어의 성장의 제1 국면에서, III-V 화합물의 프리커서 외에도, 추가의 요소의 프리커서가 과잉으로 추가된다. 추가의 요소는 실리콘(Si)일 수 있다. 실리콘의 프리커서의 예는 실란(SiH4)이다.
도 1은 앞서 기술된 것과 같은 와이어로부터 형성되고 전자기 방사를 방출할 수 있는 광전자 디바이스(10)의 예의 부분적인 간이화한 단면도이다.
디바이스(10)는 도 1에서 아래에서 위로:
제1 바이어싱 전극(12);
서로 대향하는 표면(15 및 16)을 포함하는 반도체 기판(14), 표면(15)은 전극(12)과 접촉하며;
와이어의 성장을 유리하게 하고 표면(16) 상에 배열된 시드 섬(18), 각 섬(18)은 기판(14)의 표면(16)과 접촉하는 하측 표면(19), 표면(19)에 대향하고 표면(19)으로부터 멀리 있는 상측 표면(20), 및 하측 표면(19)을 상측 표면(20)에 연결하는 측방 표면(21) 또는 측방 측을 포함하며;
기판(14)의 표면(16) 상에 시드 섬들(18) 사이에서 확장하는 절연층(22), 절연층(22)은 각 시드 섬(18)을 피복하며 시드 섬(18) 중 하나의 상부(20)의 부분을 각각 노출시키는 개구(23)를 포함하며;
높이(H1)의 와이어(24)(3개의 와이어가 도시되었다), 각 와이어(24)는 섬(18) 중 하나의 표면(20)과 접촉하며, 각 와이어(24)는 섬(18)과 접촉하는 높이(H2)의 하측 부분(26), 및 하측 부분(26)과 접촉하는 높이(H3)의 상측 부분(28)을 포함하며;
각 하측 부분(26)의 주변을 피복하는 페시베이트 층(29);
각 상측 부분(28)을 피복하는 활성층(30);
각 활성층(30)을 피복하는 반도체층(32) 또는 반도체층들의 스택; 및
각 반도체층(32)을 피복하는 제2 전극층(38)을 포함한다.
기판(14)은 예를 들면 반도체 기판, 예컨대 실리콘 기판이다. 기판(14)은 제1 도전율 유형으로 도핑되는데, 예를 들면, N-형으로 도핑된다. 표면(15, 16)은 평면이고 평행할 수 있다. 기판(14)의 표면(16)은 <100> 표면일 수 있다.
전극(12)은 기판(14)의 표면(15) 상에서 확장하는 전도성 층에 대응할 수 있다. 전극(12)을 형성하는 물질은 예를 들면, 니켈 실리사이드(NiSi), 알루미늄(Al), 알루미늄 실리사이드(AlSi), 티타늄(Ti), 또는 티타늄 실리사이드(TiSi)이다. 이 층은 또다른 금속 층, 예를 들면, 금, 구리, 또는 땜납의 경우엔 공융물(eutectics)(Ti/Ni/Au 또는 Sn/Ag/Cu)로 피복될 수도 있다.
섬(18)은 이들이 표면(16)으로부터 돌출하도록 표면(16) 상에 위치된다. 이에 따라 각 섬(18)의 상부(20)는 표면(16)과는 상이한 평면 내에 있다. 각 섬(18)은 바람직한 텍스처링을 가지며, 각 섬을 형성하는 물질이 적어도 두 요소의 합금을 포함할 때, 바람직한 극성. 바람직한 텍스처링은 섬(18)을 형성하는 결정(crystal)이 바람직한 성장 방향을 가짐을 의미하며, 이는 모든 섬(18)에 대해 동일하다. 바람직한 극성은 섬(18) 모두가 실질적으로 동일 극성을 가짐을 의미한다. 이것은 각 섬을 형성하는 물질이 적어도 두 요소의 합금을 포함할 때, 물질이 물질의 바람직한 성장 방향에 수직한 평면에서 잘나내었을 때, 노출된 표면이 필수적으로 각 섬(18)에 대해 동일한 요소의 원자들을 포함함을 의미한다. 각 섬(18)은 섬(18)과 기판(14) 사이에 계면 저항을 감소시키기 위해 기판(14)과 동일한 도전율 유형, 예를 들면, N 형을 갖는다. 각 섬(18)은 임의의 유형의 형상, 예를 들면 장방형, 다각형, 원형, 정방형, 또는 난형을 가질 수 있다.
섬(18)은 예를 들면 1 내지 100 나노미터, 바람직하게는 1 내지 60 나노미터, 더 바람직하게는 1 nm 내지 10 nm, 더 바람직하게는 2 nm 내지 5 nm의 범위 내 두께를 갖는다. 2개의 인접한 섬(18)의 중심들은 0.5 ㎛ 내지 10 ㎛, 및 바람직하게는 1.5 ㎛ 내지 4 ㎛ 만큼 떨어져 있을 수 있다. 예로서, 섬(18)은 기판(14) 상에 규칙적으로 분포될 수 있다. 예로서, 섬(18)은 6각형 망으로 분포될 수도 있다.
절연층(22)은 유전체 물질, 예를 들면, 실리콘 산화물(SiO2), 실리콘 질화물(SixNy, x는 대략 3과 같고 y는 대략 4와 같으며, 예를 들면, Si3N4이다), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2), 또는 다이아몬드로 만들어질 수 있다. 예로서, 절연층(22)의 두께는 예를 들면, 5 nm 내지 100 nm의 범위이고, 대략 30 nm이다.
각 와이어(24)는 실질적으로 수직한 표면(16)인 축선(D)을 따라 긴 반도체 구조를 갖는다. 각 와이어(24)는 6각형 베이스를 가진 일반적인 긴 원통 형상을 가질 수 있다. 각 와이어(24)의 평균(mean) 직경은 50 nm 내지 2.5 ㎛의 범위일 수 있고, 각 와이어(24)의 높이(H1)는 250 nm 내지 50 ㎛ 범위일 수 있다.
각 와이어(24)의 하측 부분(26)은 예를 들면, 실리콘으로 도핑된 제1 도전율 유형의 도핑을 갖는, III-N 화합물, 예를 들면, 갈륨 질화물로 주로 형성된다. 하측 부분(26)의 주변은 연관된 섬(18)에 접촉하는 하측 부분(26)의 끝부터 높이(H2)까지 유전체층(29), 예를 들면 SiN으로 피복된다. 높이(H2)는 100 nm 내지 25 ㎛ 범위일 수 있다. 유전체층(29)은 1 원자 단층과 100 nm 사이, 바람직하게는 1 원자 단층과 10 nm 사이의 두께를 갖는다.
각 와이어(24)의 상측 부분(28)은 예를 들면 III-N 화합물, 예를 들면, GaN으로 적어도 부분적으로 만들어진다. 상측 부분(28)은 제1 도전율 유형의 도핑을 가질 수도 있고, 혹은 의도적으로 도핑되지 않을 수도 있다. 상측 부분(28)은 100 nm 내지 25 ㎛ 범위일 수 있는 높이(H3)까지 확장한다.
GaN으로 주로 만들어진 와이어의 경우에, 와이어의 결정 구조는 섬유아연석(wurtzite) 유형일 수 있다. 와이어는 축선(C)을 따라 확장한다. 와이어의 결정 구조는 입방체(cubic) 유형일 수도 있다.
활성층(30)은 디바이스(10)에 의해 제공되는 대부분의 방사가 방출되는 층이다. 예에 따라, 활성층(30)은 구속 수단, 예컨대 다중 양자 우물을 포함할 수 있다. 예를 들면 5 내지 20 nm(예를 들면, 8 nm) 및 1 내지 10 nm(예를 들면, 2.5 nm)의 각각의 두께를 갖는 GaN 층과 InGaN 층의 교대로 형성된다. GaN 층들은 예를 들면 N 또는 P 형으로 도핑될 수 있다. 또다른 예에 따라, 활성층은 예를 들면, 10 nm보다 큰 두께를 갖는 단일의 InGaN 층을 포함할 수 있다.
반도체층(32) 또는 반도체층 스택(32)은 활성층(30) 및/또는 상측 부분(28)과의 P-N 또는 P-I-N 접합을 형성할 수 있게 한다. 이것은 전극(38)을 통해 활성층(30) 내로 정공을 주입할 수 있게 한다.
반도체 층들(32)의 스택은 예를 들면, 전자 장벽층(40) 및 전극(38)과 접촉하는 갈륨 질화물(GaN)로 만들어진, 제2 전극(38)과 활성층(30) 사이에 양호한 전기적 접촉을 제공하기 위해서, 활성층(30) 및 추가의 층(42)과 접촉하는, 예를 들어, 알루미늄 갈륨 질화물(AlGaN) 또는 알루미늄 인듐 질화물(AlInN)로 만들어지는 삼원 합금으로 형성된 전자 장벽층(40)을 포함할 수 있다. 반도체층(42)은 예를 들면, P-형으로 도핑된 부분(28)의 것과 반대되는 도전율 유형으로 도핑된다. 전자 장벽층(40)은 반도체층(42)과 동일한 도전율 유형일 수 있다.
제2 전극(38)은, 각 와이어(24)의 활성층(30)을 바이어싱하고 와이어(24)에 의해 방출되는 전자기 방사를 통과시킬 수 있다. 전극(38)을 형성하는 물질은 인듐-주석 산화물(또는 ITO), 알루미늄 산화아연, 또는 그라펜과 같은 투명한 전도성 물질일 수 있다.
광전자 디바이스(10)는 일반적으로 모든 제2 전극(38)에 연결되는 전도성 또는 반도체층을 포함한다. 이에 따라 와이어(24)는 병렬로 연결된다. 와이어(24)와및 활성층(30), 반도체층(32), 및 전극(38)의 연관된 스택으로 형성된 조립체는 발광 다이오드(DEL)를 형성한다. 이론적으로, 발광 다이오드(DEL)의 구조 및 전기적 특성들은 동일하다. 동일한 전압이 전극(38)과 전극(12) 사이에 인가되기 때문에, 동일한 세기를 갖는 전류는 각 와이어(24)을 통해 흘러 모든 발광 다이오드는 동일한 량의 광을 방출한다. 그러나, 실제로, 발광 다이오드들의 전기적 특성들은 약간 서로 상이할 수 있다. 이것은 예를 들면 각 발광 다이오드의 전기적 접촉의 니(knee) 전압, 직렬 저항, 또는 질에 영향을 미칠 수 있다. 이에 따라 와이어들(24)을 통해 통해 흐르는 전류들은 일반적으로 정확히 동일하지 않다. 이것은 자체 증폭하는 불균형을 야기한다. 사실, 더 큰 세기의 전류를 전도하는 와이어(24)는 더 많이 열을 내는 경향이 있다. 이것은 와이어(24)의 저항에 감소, 이에 따라 전도하는 전류에 새로운 증가를 야기한다. 마지막으로, 대부분의 전류는 나노와이어 또는 마이크로와이어의 조립체의 소 부분을 통해서만 사실상 흐른다. 적은 수의 발광 다이오드가 광 방출에 사실상 가담하며, 이외 다른 발광 다이오드들은 실질적으로 오프된 채로 있을 수 있다.
이에 따라, 실시예의 목적은 특히 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스의, 및 이들의 앞서 기술된 제조 방법의 결점들의 적어도 일부를 극복하는 것이다.
실시예의 또다른 목적은 광전자 디바이스의 각 발광 다이오드가 실질적으로 동일한 세기를 갖는 전류를 한 발광 다이오드에서 다른 것으로 전도하는 것이다.
실시예의 또다른 목적은 병렬로 연결된 발광 다이오드의 조립체의 각 발광 다이오드가 실질적으로 동일한 량의 광을 방출하는 것이다.
실시예의 또다른 목적은 산업적 규모로 및 저 비용으로 형성될 수 있는 반도체 물질로 만들어진 발광 다이오드에 대한 것이다.
실시예에 따라, 각 발광 다이오드와 직렬로, 전류 제한기 역할을 하는 반도체 물질에 기초한 전자 성분을 사용하는 것이 제공된다. 실시예에 따라, 이 전자 성분은 전류 세기에 따라 증가하는 비선형 저항을 갖는다.
도 2는 앞서 기술된 것과 같은 와이어로부터 형성되고 전자기 방사를 방출할 수 있는 광전자 디바이스(45)의 실시예의 부분적인 간이화한 단면도이다.
광전자 디바이스(45)는 도 1에 관련하여 앞서 기술된 광전자 디바이스(10)의 모든 요소를 포함하며, 각 와이어(24)에 대해서, 와이어(24)의 최하부에 배열된 전자 성분(50)을 더 포함하며, 성분(50)은 적어도 전압 범위에 대해 전류 세기에 따라 증가하는 비선형 저항을 갖는다. 그럼으로써, 와이어를 통해 통해 흐르는 전류의 세기가 증가하는 경향이 있다면, 이것은 와이어(24)에 연관된 성분(50)의 저항에 증가 및 이에 따라 와이어를 통해 통해 흐르는 전류의 세기에 감소를 야기한다. 전류의 증가 동안 각 전자 성분(50)의 저항의 증가는 발광 다이오드들읕 통해 통해 흐르는 전류들이 실질적으로 동일한 채로 있고 일정하도록 잇점이 있게 선택된다. 이에 따라, 성분(50)의 저항들의 비선형들은 발광 다이오드들을 통해 흐르는 전류들을 균질화할 수 있게 한다. 이에 따라, 광전자 디바이스(45)의 모든 발광 다이오드(DEL)는 방사의 방출에 가담한다.
도 2에 도시된 실시예에서, 예를 들면 와이어(24), 성분(50)은 시드 섬(18)와 기판(14) 사이에 배열된다. 변형예에 따라, 성분(50)은 시드 섬(18)과 와이어(24) 사이에 배열될 수 있다. 또다른 변형예에 따라, 시드 섬(18) 및/또는 와이어의 하측 부분(26)은 성분(50)에 속할 수 있다.
실시예에 따라, 성분(50)은 음의 저항을 갖는 부분을 포함하는 전류-대-전압 특징을 포함한다.
도 3은 성분(50)에 걸리는 전압(V)에 따라 성분(50)을 통해 통해 흐르는 전류의 세기(I)의 변화의 곡선(C)의 예를 도시한 것이다. 곡선(C)은
전압(V)이 0V 내지 V1 범위에 있을 때, 전압(V)에 증가가 전류의 세기(I)에 증가를 야기하는, 제1 국면(PI);
전압(V)이 V1 내지 V2 범위에 있을 때, 전압(V)에 증가가 전류의 세기(I)에 감소를 야기하는, 제2 국면(PII); 및
전압(V)이 V2보다 클 때, 전압(V)에 증가가 전류의 세기(I)에 증가를 야기하는, 제3 국면(PIII)을 포함한다.
성분(50)의 특징은 광전자 디바이스의 동작 전압에서, 성분(50)에 걸리는 전압이 V1 내지 V2 범위에 있도록 선택된다. 그러면 성분(50)의 저항은 V1와 V2 사이에서 전류에 따라 세기를 사실상 증가시킨다.
실시예에 따라, 성분(50)은 적어도 한 터널 다이오드를 포함한다.
도 4는 성분(50)이 두 터널 다이오드들의 스택(55)을 포함하는 성분(50)의 실시예의 부분적인 간이화한 단면도이다.
터널 다이오드는 P 및 N 반도체층들이 예를 들면 1019 또는 1020 원자/cm3의 정도로 고농도로 도핑되고, 공간 전하층의 두께가 예를 들면, 수십 나노미터, 예를 들면, 10 nm 정도 또는 10 nm 보다 작은 PN 반도체 접합이다.
본 실시예에 따라, 스택(55)은 두 직렬로 연결된 터널 다이오드(56, 57)를 포함한다.
제1 터널 다이오드(56)는 기판(14)부터 줄곧 시드 섬(18)까지 연속하여,
- N-형 도핑된 반도체층(60). 층(60)은 예를 들면 대략 2.1019 원자/cm3의 도펀트 농도 및 대략 100 nm의 두께를 갖는다;
- 비-의도적으로 도핑된 반도체층(62). 층(62)은 예를 들면 대략 5 nm의 두께를 갖는다; 및
- P-형 도핑된 반도체층(66). 층(66)은 예를 들면 대략 3.1019 원자/cm3의 도펀트 농도 및 대략 8 nm의 두께를 갖는다;
을 포함한다.
터널 다이오드(56)는, 반도체층(62)과 반도체층(66) 사이에, 델타 도핑만큼 P-형으로 도핑된 표면(64)을 포함할 수 있다. 표면(64)의 도핑은 예를 들면 대략 1014 원자/cm2이다.
제1 터널 다이오드(56) 상에 형성된 제2 터널 다이오드(57)는 연속하여,
- 앞서 언급된 반도체층(66);
- 비-의도적으로 도핑된 반도체층(70). 층(70)은 예를 들면 대략 4 nm의 두께를 갖는다; 및
- N-형 도핑된 반도체층(72). 층(72)은 예를 들면 대략 2.1019 원자/cm3의 도펀트 농도 및 대략 100 nm의 두께를 갖는다;
을 포함한다.
터널 다이오드(57)는 반도체층(66)과 반도체층(70) 사이에, 델타 도핑만큼 P-형으로 도핑된 표면(68)을 포함할 수 있다. 표면(68)의 도핑은 예를 들면 대략 1014 원자/cm2이다.
이에 따라, 두 터널 다이오드(56, 57)는 서로 직렬로 연결되고 공통으로 반도체층(66)을 포함함으로써 "수미식(head-to-tail)"이 되게 배열된다. 이에 따라, 제1 터널 다이오드(57)는 역 극성을 갖고 제1 터널 다이오드(56)와 직렬로 연결된다.
스택(55)은 반도체층(72)을 피복하는 N-형 도핑된 반도체층(74)을 더 포함할 수 있다. 층(74)은 예를 들면 대략 1018 원자/cm3의 도펀트 농도 및 대략 100 nm의 두께를 갖는다. 이 층은 위에 형성된 시드 섬(18)을 갖는 버퍼층을 형성한다.
층(60, 62, 66, 70, 72, 74)은 예를 들면 실리콘으로 만들어진다.
변형예로서, 기판(14) 및 각 와이어의 하측 부분(26)이 P-형으로 도핑되는 경우에, 터널 다이오드 스택(55)은 층들의 N 극성 및 P 극성이 반대로 되는 차이를 갖고, 도 4에 도시된 구조를 가질 수 있다.
도 5는 성분(50)이 공진 터널 다이오드(75)를 포함하는 성분(50)의 실시예의 부분적인 간이화한 단면도이다. 본 실시예에 따라, 공진 터널 다이오드(75)는 기판(14)부터 줄곧 시드 섬(18)까지 연속하여,
- 실리콘 및 게르마늄의 합금의 층(80), 층(80)은 예를 들면 대략 100 nm의 두께 및 대략 1018 원자/cm3 이상의, 예를 들면 N 형의 도펀트 농도를 가지며;
- 비-의도적으로 도핑된 실리콘층(82), 층(82)은 예를 들면 대략 15nm의 두께를 가지며;
- 실리콘 및 게르마늄의 합금의 비-의도적으로 도핑된 층(84), 층(84)은 예를 들면 대략 7.5 nm의 두께를 가지며;
- 비-의도적으로 도핑된 실리콘층(86), 층(86)은 예를 들면 대략 5 nm의 두께를 가지며;
- 실리콘 및 게르마늄의 합금의 비-의도적으로 도핑된 층(88), 층(88)은 예를 들면 대략 7.5nm의 두께를 가지며;
- 비-의도적으로 도핑된 실리콘층(90), 층(90)은 예를 들면 대략 15 nm의 두께를 가지며; 및
- 실리콘 및 게르마늄의 합금의 층(92), 층(92)은 예를 들면 대략 100 nm의 두께 및 대략 1018 원자/cm3 이상의, 예를 들면 N 형의 도펀트 농도를 갖는다;
을 포함한다.
도 6은 성분(50)이 발광 다이오드(DEL)와 직렬로 연결된 바이폴라 트랜지스터(Bip)를 포함하는 또다른 실시예의 등가 회로도를 도시한 것이다. 전위원들(V+, V-)은 동작에서, 전극(12, 38)에 연결되게 의도된 전위원들에 대응한다. 트랜지스터(Bip)의 콜렉터(C)는 발광 다이오드(DEL)의 캐소드에 연결되고, 트랜지스터(Bip)의 에미터(E)는 전압원(V+)에 연결되고, 베이스(B)는 전류원(S)에 연결된다. 변형예로서, 베이스(B)의 바이어싱은 임의의 바이어스 회로에 의해서, 특히 저항기와 직렬의 전압원에 의해서, 혹은 전위원들(V+, V-)사이에 제공된 전압 분할 브리지에 의해 수행될 수 있다.
바이폴라 트랜지스터(Bip)는 "공통 에미터"로 조립된다. 동작에서, 트랜지스터의 베이스(B)는 바이폴라 트랜지스터가 선형 모드에서 동작하도록 바이어스된다.
도 7은 베이스 전류(IB)의 서로 상이한 값들에 대해서 콜렉터와 에미터 사이에 전압(VCE)에 따라 바이폴라 트랜지스터(Bip)의 콜렉터에서 전류(IC)의 변화의 곡선(C1, C2, C3, C4)을 개략적으로 도시한 것이다. 각 곡선은 포화 상태라고 하는 제1 부분(PI), -콜렉터 전류(IC)는 전압(VCE)에 따라 강하게 증가한다- 이에 이어 선형 상태라고 하는 제2 부분(PII), -콜렉터 전류(IC)는 전압(VCE)에 매우 약간만 의존한다- 를 포함한다. 선형 상태에서, 트랜지스터(Bip)의 동적 저항은 매우 크며 트랜지스터는 전류 안정기로서 작용한다. 그러면 바이폴라 트랜지스터(Bip)의 저항은 선형 상태에서 전류의 세기에 따라 증가한다. 안정화된 전류 값은 베이스 전류에 의해 제어된다.
도 8는 앞서 기술된 것과 같은 와이어로부터 형성되고, 전자기 방사를 방출할 수 있고, 각 와이어에 연관된 등가 회로도가 도 6에 도시된, 광전자 디바이스(100)의 발명에 따라 실시예의 부분적인 간이화한 단면도이다.
광전자 디바이스(100)은 기판(14) 및 와이어(24)의 하측 부분(26)과 동일한 유형의 도펀트를 갖는, 광전자 디바이스(10)의 각 시드 섬(18)이 기판(14) 및 와이어(24)의 하측 부분(26)의 도펀트 유형에 반대되는 도펀트 유형을 갖는 시드 섬(102)으로 대체되는 차이를 갖고, 도 1에 관련하여 앞서 기술된 광전자 디바이스(10)의 모든 요소를 포함한다. 그럼으로써, 기판(14) 및 하측 부분(26)이 N-형으로 도핑된다면, 시드 섬(102)은 P-형으로 도핑된다. 시드 섬(102)을 형성하는 물질은 시드 섬(18)에 대해 앞서 기술된 된 것들과 동일할 수 있다.
예로서, 기판(14)의 도펀트 농도는 1018 내지 1020 원자/cm3이고, 와이어의 하측 부분(26)의 도펀트 농도는 1018 내지 1019 원자/cm3이고, 시드 섬(102)의 도펀트 농도는 1017 내지 1018 원자/cm3이다.
시드 섬(102)은 측방으로-확장하는 부분(104)을 포함할 수 있다. 전도성 패드(106)는 부분(104)과 접촉하여 제공될 수 있다. 전도성 패드(106)는 전류원(S)에 연결되게 의도된다. P-형으로 도핑된 지역(104)은 기판(14)의 나머지로부터 절연하기 위해 시드 섬(102)의 부분(104) 밑에 제공될 수 있다.
기판(14)은 바이폴라 트랜지스터(Bip)의 에미터(E)에 대응하고, 시드 섬(102)은 바이폴라 트랜지스터(Bip)의 베이스(B)에 대응하며, 와이어(24)의 하측 부분(26)은 바이폴라 트랜지스터(Bip)의 콜렉터(C)에 대응한다.
예로서, 기판(14)이 5.1019 원자/cm3을 갖고 N-형으로 도핑된 실리콘으로 만들어지는 광전자 디바이스(100)에 대해서, 시드 섬(102)은 1017 원자/cm3을 갖고 P-형으로 도핑된 실리콘 카바이드로 만들어지고, GaN 나노와이어의 하측 부분(26)은 N-형으로 도핑된 5.1018 원자/cm3으로 만들어지고, 1 나노암페어 정도의 베이스 전류(IB)를 갖고, 콜렉터 전류(IC)는 0.3 V보다 큰 에미터-콜렉터 전압에 대해 2 마이크로암페어에서 실질적으로 안정하다.
도 9는 성분(50)이 발광 다이오드(DEL)와 직렬로 연결된 금속-산화물 게이트 전계-효과 트랜지스터 또는 MOS 트랜지스터(M)를 포함하는 또다른 실시예의 등가 회로도를 도시한 것이다. 트랜지스터(M)의 드레인(D)은 발광 다이오드(DEL)의 캐소드에 연결되고, 트랜지스터(M)의 소스(S)는 전위원(V-)에 연결된다. MOS 트랜지스터의 게이트는 기준 전위원(VB)에 연결된다. 트랜지스터(M)은 "공통 소스"로 조립된다. 동작에서, 트랜지스터(M)의 게이트(G)는 트랜지스터(M)이 포화 상태에서 동작하도록 바이어스된다.
도 10은 게이트와 소스 사이에 전압(VGS)의 서로 상이한 값들에 대해서 트랜지스터(M)의 드레인과 소스 사이에 전압(VDS)에 따라 트랜지스터(M)의 드레인-소스 전류(IDS)의 변화의 곡선(M1, M2, M3, M4, M5)을 개략적으로 도시한 것이다. 각 곡선은 선형 상태라고 하는 제1 부분(ZI) -드레인-소스 전류(IDS)는 전압(VDS)에 따라 강하게 증가한다- 및 이에 이어 포화 상태라고 하는 제2 부분(ZII) -드레인-소스 전류(IDS)는 매우 약간만 전압(VDS)에 의존한다- 를 포함한다. 포화 상태에서, 트랜지스터(M)의 동적 저항은 매우 크며 트랜지스터는 전류 안정기로서 작용한다. 그러면 트랜지스터(M)의 저항은 포화 상태에서 전류의 세기에 따라 증가한다. 안정화된 전류의 값은 게이트-소스 전압에 의해 제어된다.
도 11은 앞서 기술된 것과 같은 와이어로부터 형성되고, 전자기 방사를 방출할 수 있고, 각 와이어에 연관된 등가 회로도가 도 8에 도시된, 광전자 디바이스(150)의 발명에 따른 실시예의 부분적인 간이화한 단면도이다.
광전자 디바이스(150)는 도 1에 관련하여 앞서 기술된 광전자 디바이스(10)의 모든 요소를 포함하고, 각 와이어(24)의 하측 부분(26) 둘레에 절연 부분(152), 및 절연 부분(152) 둘레에 전도성 부분(154)을 더 포함한다. 전도성 부분(154)은 전위원(VB)에 연결되게 의도된다. 변형예로서, 절연층(29)의 두께가 충분한 경우에, 절연 부분(152)은 없을 수도 있다.
절연 부분(152)으로 둘러싸이는 하측 부분(26)의 영역은 트랜지스터(M)의 채널에 대응한다. 기판(14), 시드 섬(18), 및 시드 섬(18)과 접촉하고 절연 부분(152)으로 둘러싸이지 않은 하측 부분(26)의 영역은 트랜지스터(M)의 소스(D)에 대응한다. 와이어(24)의 상측 부분(28) 및 상측 부분(28)에 접촉하고 절연 부분(152)으로 둘러싸이지 않은 와이어(24)의 하측 부분(26)의 영역은 트랜지스터(M)의 드레인(D)에 대응한다. 전도성 부분(154)은 트랜지스터(M)의 게이트(G)에 대응한다.
예로서, GaN 나노와이어의 하측 부분(26)이 5.1018 원자/cm3로 N-형으로 도핑되고 1-㎛ 직경을 가지며 게이트 산화물(152)이 하프늄 산화물(HfO2)로 만들어지고 3-nm 두께를 가지며 500 nm의 와이어 높이를 따라 확장하는 광전자 디바이스(150)에 대해서, 1 ㎂에서 드레인-소스 전류(IDS)의 안정화는 음의 10-V 전압이 게이트(154)에 인가될 때 3.5-V 드레인-소스 전압에 대해 얻어진다.
앞서 기술된 실시예에서, 성분(50)은 와이어(24)의 최하부에 제공된다. 이에 따라, 이들은 와이어(24)의 형성 전에 혹은 부분적으로 와이어(24)의 형성 동안 형성된다. 또다른 실시예에 따라, 발광 다이오드는 제1 지지체 상에 형성되고, 전류 제한기 역할을 하는 성분(50)은 제1 지지체와는 상이한 제2 지지체 상에 형성된다. 제1 지지체는 전류 제한기 역할을 하는 각 성분이 발광 다이오드들 중 하나와 직렬로 연결되도록 제2 지지체에 부착된다. 이때 제1 또는 제2 지지체는 제거될 수도 있다.
도 12a 내지 도 12e는 2개의 서로 상이한 지지체들을 사용하여 광전자 디바이스를 제조하는 방법의 실시예의 단계들에서 얻어지는 구조를 도시한 것이다. 제조 방법의 실시예는 다음의 단계들을 포함한다:
(1) 기판(14) 상에, 각 와이어(24)에 대해, 시드 섬(18), 와이어(24), 활성층(30), 반도체층(32), 및 전극(38)을 형성하는 단계(도 12a).
(2) 와이어(24)의 높이에 걸쳐 확장하는 절연 부분(160)을 형성하고, 와이어(24) 위에 전극(38)과 접촉하는 전도성 패드(162)를 형성하는 단계(도 12b). 절연 부분(160)은 실리콘 산화물 또는 실리콘 질화물으로 만들어질 수 있다. 전도성 패드(162)는 ITO, 니켈, 은으로 만들어질 수 있거나, 예를 들면 니켈, 은, 또는 알루미늄층으로 피복된 구리층을 포함하는 다층 구조에 대응할 수 있다. 이에 따라 제1 전자 회로(163)가 얻어진다.
(3) 단계 (1) 및/또는 (2)와 동시에, 제2 전자 회로(164)(도 12c)를 형성하는 단계. 전자 회로(164)는 절연층(167)으로 피복된 지지체(166)를 포함한다. 회로(164)는 각 와이어(24)에 대해서, 전류 제한기 역할을 하는 성분(168) 및 지지체(166)의 표면에 그리고 성분(168)에 연결된 전도성 패드(170)를 더 포함한다. 지지체(166)는 반도체 물질, 예를 들면, 실리콘으로 만들어질 수 있다. 성분(168)은 성분(50)의 앞서 기술된 예들 중 하나, 특히, 터널 다이오드, 바이폴라 트랜지스터, 또는 MOS 트랜지스터에 대응할 수 있다. 절연층(167)은 예를 들면 실리콘 산화물 또는 실리콘 질화물로 만들어질 수 있다. 전도성 패드(170)는 금으로 만들어질 수 있거나, 예를 들면 니켈, 은, 또는 알루미늄층으로 피복된 구리층을 포함하는 다층 구조에 대응할 수 있다.
(4) 각 전도성 패드(162)가 전도성 패드들(170) 중 하나에 연결되도록 예를 들면 분자결합(molecular bonding) 또는 땜납에 의해 제1 전자 회로(163)를 제2 전자 회로(164)에 부착하는 단계(도 12d);
(5) 시드 섬(18)을 노출시키기 위해 예를 들면 화학식 연마에 의해 전자 회로(163)로부터 기판(14)을 제거하는 단계(도 12e). 이와 같이 하여 광전자 디바이스(180)가 얻어진다. 상기 방법은 시드 섬(18)에 연결된, 예를 들면 ITO로 만들어진, 투명 또는 반투명 전극, 및 발광 다이오드(DEL)에 대향하는 기판(166)의 표면 상에 전극을 형성하는 연속적인 단계들을 포함할 수 있다. 광전자 디바이스(180)의 발광 다이오드(DEL)는 도 12e에서 위쪽으로 광을 방출한다. 변형예로서, 와이어(24)의 하측 부분(26)을 노출시키기 위해 화학식 연마 단계가 수행될 수도 있다. 이어, 예를 들어 ITO로 만들어진 투명 또는 반투명 전극은 하측 부분(26)과 접촉하여 피착될 수 있다.
본 발명의 구체적 실시예가 기술되었다. 다양한 변경, 수정, 및 개선이 당업자에게 쉽게 일어날 것이다.
사실, 앞서 기술된 실시예에서, 활성층(30)이 각 와이어(24)의 상측 부분(28)을 둘러쌀지라도, 활성층은 와이어의 상부만을 피복할 수도 있다.
또한, 도면이 제1 전극으로 피복된 와이어가 지지체의 제1 표면 상에 형성되고 반면 제2 전극이 제1 표면에 대향하는, 지지체의 제2 표면 상에 형성되는 실시예를 도시할지라도, 제2 전극은 제1 표면 측 상에 제공될 수 있음이 명백할 것이다.
또한, 앞서 기술된 실시예에서, 각 와이어(24)가 시드 섬(18)의 상부(20)와 접촉하여 와이어의 베이스에 패시베이트된 부분(26)을 포함할지라도, 패시베이트된 부분(26)은 없을 수도 있다.

Claims (15)

  1. 광전자 디바이스(45; 100; 150; 180)에 있어서,
    반도체 요소들(24)을 포함하는 발광 다이오드들(DEL); 및
    전류-제한 성분들(50; 168)을 포함하고,
    각 성분은 상기 반도체 요소들 중 하나와 직렬로 연결되고 전류 세기에 따라 증가하는 저항을 갖는 광전자 디바이스.
  2. 제1항에 있어서, 각 성분(50)은 적어도 제1 및 제2 터널 다이오드들을 포함하고, 상기 제1 터널 다이오드의 캐소드는 상기 제2 터널 다이오드의 캐소드에 연결되거나, 상기 제1 터널 다이오드의 애노드는 상기 제2 터널 다이오드의 애노드에 연결되는 광전자 디바이스.
  3. 제1항에 있어서, 각 성분(50)은 적어도 한 공진 터널 다이오드를 포함하는 광전자 디바이스.
  4. 제1항에 있어서, 각 성분(50)은 적어도 한 바이폴라 트랜지스터를 포함하는 광전자 디바이스.
  5. 제1항에 있어서, 각 성분(50)은 적어도 한 MOS 트랜지스터를 포함하는 광전자 디바이스.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 각 반도체 요소(24)는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스.
  7. 제6항에 있어서, 각 마이크로와이어 또는 나노와이어에 대해서, 상기 마이크로와이어 또는 나노와이어의 부분을 둘러싸는 절연 부분(152) 및 상기 절연 부분을 둘러싸는 전도성 부분(154)을 더 포함하는 광전자 디바이스.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    제1 도전율 유형의 도핑된 반도체 기판(14);
    상기 기판의 표면(16) 상에 패드들(18; 102)을 더 포함하고, 각 반도체 요소(24)는 상기 패드들 중 하나와 접촉한 광전자 디바이스.
  9. 제8항에 있어서, 상기 패드들(102)은 상기 제1 도전율 유형에 반대되는 제2 도전율 유형으로 도핑되고, 각 반도체 요소(24)는 상기 제1 도전율 유형으로 도핑되는 광전자 디바이스.
  10. 제8항에 있어서, 상기 기판(14)은 실리콘, 게르마늄, 실리콘 카바이드, III-V 화합물, II-VI 화합물, 및 이들 화합물들의 조합을 포함하는 그룹에서 선택된 제1 반도체 물질로 만들어지는 광전자 디바이스.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 각 반도체 요소(24)는 상기 패드들(18; 102) 중 하나와 접촉하는 제2 반도체 물질을 주로 포함하는 적어도 부분(26, 28)을 포함하고, 상기 반도체 물질은 실리콘, 게르마늄, 실리콘 카바이드, III-V 화합물, II-VI 화합물, 및 이들 화합물들의 조합을 포함하는 그룹에서 선택되는 광전자 디바이스.
  12. 제8항에 있어서, 상기 패드들(18; 102)은 알루미늄 질화물, 보론 질화물, 실리콘 카바이드, 마그네슘 질화물, 마그네슘 갈륨 질화물을 포함하는 그룹에서 선택된 물질, 또는 이들의 조합 및 이들의 질화된 화합물로 만들어지는 광전자 디바이스.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 각 반도체 요소(24)는 광을 방출할 수 있는 반도체 구조(30)로 적어도 부분적으로 피복된 광전자 디바이스.
  14. 광전자 디바이스(45; 100; 150; 180)를 제조하는 방법에 있어서,
    반도체 요소들(24)을 포함하는 발광 다이오드들(DEL)을 형성하는 단계; 및
    전류-제한 성분들(50; 168)을 형성하는 단계를 포함하고, 각 성분은 상기 반도체 요소들 중 하나와 직렬로 연결되고 상기 전류 세기에 따라 증가하는 저항을 갖는 광전자 디바이스 제조 방법.
  15. 제14항에 있어서, 상기 발광 다이오드들(DEL)을 포함하는 제1 전자 회로(163)를 형성하는 단계;
    상기 성분들(168)을 포함하는 제2 전자 회로(164)를 형성하는 단계; 및
    상기 제1 전자 회로를 상기 제2 전자 회로에 부착하는 단계를 더 포함하는 광전자 디바이스 제조 방법.
KR1020157033539A 2013-05-14 2014-05-13 광전자 디바이스 및 이를 제조하는 방법 KR102167864B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1354285 2013-05-14
FR1354285A FR3005788B1 (fr) 2013-05-14 2013-05-14 Dispositif optoelectronique et son procede de fabrication
PCT/FR2014/051112 WO2014184488A1 (fr) 2013-05-14 2014-05-13 Dispositif optoelectronique et son procede de fabrication

Publications (2)

Publication Number Publication Date
KR20160010474A true KR20160010474A (ko) 2016-01-27
KR102167864B1 KR102167864B1 (ko) 2020-10-20

Family

ID=48979990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033539A KR102167864B1 (ko) 2013-05-14 2014-05-13 광전자 디바이스 및 이를 제조하는 방법

Country Status (5)

Country Link
US (1) US10141370B2 (ko)
EP (1) EP2997607B1 (ko)
KR (1) KR102167864B1 (ko)
FR (1) FR3005788B1 (ko)
WO (1) WO2014184488A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190089839A (ko) * 2016-06-30 2019-07-31 알레디아 3차원 다이오드들을 포함하는 광전자 디바이스
KR20210046674A (ko) * 2018-08-24 2021-04-28 매튜 할텐스벨드 나노와이어 발광 스위치 장치 및 그 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3005788B1 (fr) * 2013-05-14 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique et son procede de fabrication
FR3011381B1 (fr) * 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3044467B1 (fr) 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
FR3056332A1 (fr) * 2016-09-21 2018-03-23 Stmicroelectronics (Grenoble 2) Sas Dispositif comportant un capteur d'image 2d et un capteur de profondeur
US10381456B2 (en) * 2017-05-04 2019-08-13 Texas Instruments Incorporated Group IIIA-N HEMT with a tunnel diode in the gate stack
FR3068517B1 (fr) * 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
FR3091026B1 (fr) * 2018-12-21 2020-12-11 Commissariat Energie Atomique procede de fabrication d’une pluralité de diodes à partir d’un substrat de lecture
TWI794380B (zh) * 2018-12-24 2023-03-01 晶元光電股份有限公司 半導體元件
WO2020146108A1 (en) * 2019-01-07 2020-07-16 Lumiode, Inc. Processes, articles and apparatus that incorporate semiconductor switches and drive circuitry on compound semiconductor chiplets

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170917A (ja) * 2008-01-14 2009-07-30 Tai-Her Yang 並列共振ｌｅｄ二方向性駆動回路
KR20100123268A (ko) * 2009-05-15 2010-11-24 엘지전자 주식회사 Ｌｅｄ 구동회로
US20130112945A1 (en) * 2010-09-14 2013-05-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Nanowire-based optoelectronic device for light emission

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1354285A (fr) 1963-01-25 1964-03-06 Nouveau bonnet serre-tête
JP2006222412A (ja) * 2005-01-17 2006-08-24 Citizen Electronics Co Ltd 発光装置
TWI279659B (en) 2005-12-27 2007-04-21 Polytronics Technology Corp LED with temperature control function
CN101106852B (zh) * 2007-06-25 2010-12-08 四川大学 照明发光二极管阵列的恒流和调光控制电路
US9322542B2 (en) 2009-08-12 2016-04-26 Edward Bryant Stoneham Versatile sealed LED lamp
WO2012068687A1 (en) * 2010-11-23 2012-05-31 Bramal Inc. Led lamp with variable input power supply
CN102022655A (zh) * 2010-12-24 2011-04-20 鸿富锦精密工业（深圳）有限公司 Led串-并联电路及led照明装置
TWM422032U (en) * 2011-10-11 2012-02-01 Paragon Sc Lighting Tech Co LED lamp module
FR3005788B1 (fr) * 2013-05-14 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique et son procede de fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170917A (ja) * 2008-01-14 2009-07-30 Tai-Her Yang 並列共振ｌｅｄ二方向性駆動回路
KR20100123268A (ko) * 2009-05-15 2010-11-24 엘지전자 주식회사 Ｌｅｄ 구동회로
US20130112945A1 (en) * 2010-09-14 2013-05-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Nanowire-based optoelectronic device for light emission

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190089839A (ko) * 2016-06-30 2019-07-31 알레디아 3차원 다이오드들을 포함하는 광전자 디바이스
KR20210046674A (ko) * 2018-08-24 2021-04-28 매튜 할텐스벨드 나노와이어 발광 스위치 장치 및 그 방법

Also Published As

Publication number Publication date
EP2997607B1 (fr) 2018-07-18
EP2997607A1 (fr) 2016-03-23
WO2014184488A1 (fr) 2014-11-20
US10141370B2 (en) 2018-11-27
KR102167864B1 (ko) 2020-10-20
US20160104743A1 (en) 2016-04-14
FR3005788A1 (fr) 2014-11-21
FR3005788B1 (fr) 2016-10-21

Similar Documents

Publication Publication Date Title
KR102167864B1 (ko) 광전자 디바이스 및 이를 제조하는 방법
US10937777B2 (en) Opto-electronic device with light-emitting diodes
US10050080B2 (en) Optoelectronic device and method for manufacturing same
KR102494071B1 (ko) 발광 소자 및 그것을 제조하는 방법
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
US10651341B2 (en) Optoelectronic device and method for manufacturing same
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
US9854632B2 (en) Optoelectronic circuit with low-flicker light-emitting diodes
US9853106B2 (en) Nano-structure assembly and nano-device comprising same
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
KR102389679B1 (ko) 3차원 반도체 소자를 구비한 광전자 장치
CN103165772A (zh) Iii族氮化物半导体发光器件
KR102237123B1 (ko) 발광소자 및 조명시스템
US10559713B2 (en) Multiple quantum well light-emitting device
US11563147B2 (en) Optoelectronic device comprising three-dimensional light-emitting diodes
CN108987543A (zh) 发光元件
KR20140040712A (ko) 반도체 적층체 및 그 제조 방법, 및 반도체 소자
KR20160057664A (ko) 고효율 발광 소자
KR102302855B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant