JPWO2006077746A1 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JPWO2006077746A1
JPWO2006077746A1 JP2006553856A JP2006553856A JPWO2006077746A1 JP WO2006077746 A1 JPWO2006077746 A1 JP WO2006077746A1 JP 2006553856 A JP2006553856 A JP 2006553856A JP 2006553856 A JP2006553856 A JP 2006553856A JP WO2006077746 A1 JPWO2006077746 A1 JP WO2006077746A1
Authority
JP
Japan
Prior art keywords
terminal
voltage value
master latch
output signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006553856A
Other languages
English (en)
Other versions
JP4555968B2 (ja
Inventor
一輝 難波
一輝 難波
伊藤　秀男
秀男 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chiba University NUC
Original Assignee
Chiba University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chiba University NUC filed Critical Chiba University NUC
Publication of JPWO2006077746A1 publication Critical patent/JPWO2006077746A1/ja
Application granted granted Critical
Publication of JP4555968B2 publication Critical patent/JP4555968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】占有面積の増加を大幅にもたらすことなく、いわゆる２パターンテストが可能となる半導体集積回路を提供すること。【解決手段】複数のフリップフロップと、該複数のフリップフロップの各々に対応して設けられるセレクタと、を有する半導体集積回路であって、フリップフロップは、それぞれマスターラッチ及び該マスターラッチに接続されるスレイブラッチを有し、セレクタは、該セレクタが対応する前記フリップフロップの前記マスターラッチと電気的に接続されており、かつ、セレクタが対応するフリップフロップとは別のフリップフロップのマスターラッチとも接続されている半導体集積回路とする。【選択図】図１

Description

本発明は半導体集積回路に関し、特に、半導体集積回路の検査に好適な技術に関する。
半導体集積回路は、半導体材料若しくは絶縁材料の表面又は半導体材料の内部にトランジスターその他の回路素子を生成させ、電子回路の機能を有するように設計したものであり、パーソナルコンピュータや携帯電話などに用いられ、近年益々その高機能化及び高集積化が求められている。
一方、半導体集積回路は電子回路としての機能を発揮する必要から出荷する際の動作検査を欠かすことはできず、通常の動作のための回路に加え、検査用の回路を設けることが通常行われている。
この動作権検査の従来技術として、図６及び図７に示すものがある。従来技術は、マスターラッチとスレイブラッチからなる複数のフリップフロップと、このフリップフロップに対応して設けられるセレクタと、を有する半導体集積回路であって、スレイブラッチの出力端子を他のフリップフロップに対応して設けられるセレクタの入力端子とが接続されている。
例えば図６に記載の技術（以下単に「第一の従来技術」という。）では、スレイブラッチの出力端子と他のフリップフロップに対応して設けられるセレクタの入力端子と、を電気的に接続させることにより、複数のフリップフロップを直列に接続しスキャンチェーンを構成し、検査を行う。
また図７に記載の技術（以下単に「第二の従来技術」という。）では、更に、各フリップフロップが他のテスト用ラッチを有しており、スキャンチェーンによる検査において２パターン検査を行うことができる。なお上記の第一および第二の従来技術については下記特許文献１に詳しい記載がある。
Ｂｕｌｅｎｔ Ｉ． Ｄｅｒｖｉｓｏｕｇｌｕら、"Ｄｅｓｉｇ ｆｏｒ ｔｅｓｔａｂｉｌｉｔｙ：ｕｓｉｎｇ ｓｃａｎｐａｔｈ ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ ｐａｔｈ−ｄｅｌａｙ ｔｅｓｔ ａｎｄ ｍｅａｓｕｒｅｍｅｎｔ"、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｓｔ Ｃｏｎｆｅｒｅｎｃｅ、１９９１年１０月、３６５頁〜３７４頁
しかしながら、上記記載の第一の従来技術では、検査時においていわゆる２パターンテストを行うことができない。２パターンテストは、信号遅延の確認を行う必要から、高機能、高集積化した回路において欠かすことのできない検査である。
一方で、上記第二の従来技術では、いわゆる２パターンテストを行うことができるが、テスト用ラッチを各フリップフロップ内に設けなければならず、占有面積の増大をもたらしてしまう。
そこで、本発明は、占有面積の増加を大幅にもたらすことなく、いわゆる２パターンテストが可能となる半導体集積回路を提供することを目的とする。
上記目的を達成するための手段として、本発明は例えば以下の手段を採用する。
第一の手段として、複数のフリップフロップと、複数のフリップフロップの各々に対応して設けられるセレクタと、を有する半導体集積回路であって、フリップフロップは、それぞれマスターラッチ及びマスターラッチに電気的に接続されるスレイブラッチを有し、セレクタは、セレクタが対応するフリップフロップのマスターラッチと電気的に接続されており、かつ、セレクタの少なくとも一つは、セレクタが対応するフリップフロップとは別のフリップフロップのマスターラッチとも接続されている半導体集積回路とする。
またこの手段において、セレクタは、このセレクタが対応するフリップフロップとは別のフリップフロップにおけるマスターラッチの出力が入力されるよう接続されていることも望ましい。
またこの手段において、セレクタは、このセレクタが対応するフリップフロップとは別のフリップフロップのスレイブラッチの出力も入力されるよう接続されていることも望ましい。
またこの手段において、複数のフリップフロップと、セレクタは、スキャンチェーンを構成することも望ましい。
また、第二の手段として、第一の論理回路と、この第一の論理回路からの信号を受け付ける複数のセレクタと、この複数のセレクタ各々に対応して設けられ、かつ、このセレクタからの信号を受け付けるマスターラッチと、マスターラッチ各々に対応して設けられ、かつ、このマスターラッチからの信号を受け付けるスレイブラッチと、スレイブラッチからの信号を受け付ける第二の論理回路と、を有する半導体集積回路であって、複数のセレクタのうちの一つは、半導体集積回路からの信号と第一の論理回路からの信号のいずれかを選択して対応する前記マスターラッチへ出力し、他のセレクタは、このセレクタが対応するマスターラッチとは別のマスターラッチの信号と第一の論理回路からの信号のいずれかを選択し、対応するマスターラッチへと出力することとする。またこの手段において、複数のセレクタと該セレクタに対応して設けられる複数のマスターラッチは、スキャンチェーンを構成することも望ましい。
以上の手段により本発明は、占有面積の増加を大幅にもたらすことなく、いわゆる１パターン及び２パターンテストが可能となる半導体集積回路を提供することができる。
以下、本発明の実施の形態について図面に基づいて説明する。
（実施形態１）
本実施形態の半導体集積回路は、半導体材料若しくは絶縁材料の表面又は半導体材料の内部にトランジスターその他の回路素子を生成させ、電子回路の機能を有するように設計したものであって、回路配置以外は周知の構成を採用することができる。
図１は、本実施形態に係る半導体集積回路のブロック図である。本実施形態に係る半導体集積回路は、マスターラッチ及びスレイブラッチをそれぞれ有する四つのフリップフロップＦＦ１１、ＦＦ１２、ＦＦ１３、ＦＦ１４（以下単に、ＦＦ１１を「第一のフリップフロップ」、ＦＦ１２を「第二のフリップフロップ」、ＦＦ１３を「第三のフリップフロップ」、ＦＦ１４を「第四フリップフロップ」ともいう。）と、これらフリップフロップの各々に対応して設けられ、各フリップフロップへの入力を制御する四つのセレクタＭＵＸ１１、ＭＵＸ１２、ＭＵＸ１３、ＭＵＸ１４（以下単に、ＭＵＸ１１を「第一のセレクタ」、ＭＵＸ１２を「第二のセレクタ」、ＭＵＸ１３を「第三のセレクタ」、ＭＵＸ１４を「第四のセレクタ」ともいう。）と、を有して構成されている。
セレクタＭＵＸ１１、ＭＵＸ１２、ＭＵＸ１３、ＭＵＸ１４の各々は二つの入力端子と一つの出力端子とを有し、いずれのセレクタも入力端子の一方は上流側の論理回路ＣＫＴ１１と電気的に接続されている。なお、本明細書において「端子」とは、電気的な接続をするために設けた電流の出入り口をいい、金具等が取り付けられず単に導線によって構成されている場合も含まれることとする。
第一のセレクタＭＵＸ１１の入力端子の他の一方は、スキャンテスト信号を入力するための端子であって、スキャンテストの際外部のスキャンテスト信号入力装置と電気的に接続可能となるよう構成されている（図１においてスキャンテスト信号装置からのスキャンテスト信号を「ＳＣＡＮ ＩＮ １」と表現する）。
なお、各セレクタは二つの入力端子に入力される信号のいずれかを選択して出力するものであって、そのいずれかの信号を選択させるかは接続される電源によって制御される（図示省略）。
本実施形態における各フリップフロップは先ほど述べたように、マスターラッチ及びスレイブラッチを有しており（以下、第一のフリップフロップにおけるマスターラッチを単に「第一のマスターラッチＭＬ１１」、スレイブラッチを単に「第一のスレイブラッチＳＬ１１」と呼ぶ。第二、第三、第四のフリップフロップにおいて同様。）、各マスターラッチ、各スレイブラッチは入力端子としてＧ端子及びＤ端子を、出力端子としてＱ端子をそれぞれ有している。なお、各マスターラッチのＤ端子は対応して設けられるセレクタの出力端子に、Ｑ端子は同じフリップフロップに設けられているスレイブラッチのＤ端子にそれぞれ電気的に接続されており、各スレイブラッチのＱ端子は下流側の論理回路ＣＫＴ１２にそれぞれ電気的に接続されている。
第一、第三のフリップフロップＦＦ１１、ＦＦ１３における第一、第三のマスターラッチＭＬ１１、ＭＬ１３のＧ端子は外部の第一のクロック信号源ＣＬＫ１１に電気的に接続されており、第二、第四のフリップフロップＦＦ１２、ＦＦ１４における第二、第四のマスターラッチＭＬ１２、ＭＬ１４のＧ端子は外部の第二のクロック信号源ＣＬＫ１２に電気的に接続されている。なお動作については後に詳細に説明するが、これらクロック信号源は接続されるマスターラッチの動作のオンオフを制御するクロック信号を出力するものである。
また、第一、第三のフリップフロップＦＦ１１、ＦＦ１３における第一、第三のスレイブラッチＳＬ１１、ＳＬ１３のＧ端子は外部の第三のクロック信号源ＣＬＫ１３に電気的に接続されており、第二、第四のフリップフロップＦＦ１２、ＦＦ１４における第二、第四のスレイブラッチＳＬ１２、ＳＬ１４のＧ端子は外部の第四のクロック信号源ＣＬＫ１４に電気的に接続されている。なおこれらクロック信号源も上述のマスターラッチの場合と同様、スレイブラッチの動作のオンオフを制御するクロック信号を出力するものである。
更に、第二のフリップフロップＦＦ１２に対応して設けられる第二のセレクタＭＵＸ１２の上流側の論理回路ＣＫＴ１１と電気的に接続する入力端子とは別の入力端子は、第一のフリップフロップＦＦ１１の第一のマスターラッチＭＬ１１のＱ端子にも電気的に接続されており、同様に第三、第四のフリップフロップＦＦ１３、ＦＦ１４に対応して設けられる第三、第四のセレクタＭＵＸ１３、ＭＵＸ１４の上流側の論理回路ＣＫＴ１１と電気的に接続する入力端子とは別の入力端子は、第二、第三のフリップフロップＦＦ１２、ＦＦ１３のマスターラッチＭＬ１２、ＭＬ１３のＱ端子にもそれぞれ電気的に接続されている。また第四のフリップフロップＦＦ１４のＱ端子は、スレイブラッチＳＬ１４のＤ端子に接続されると共に、スキャンテストの際、スキャンテスト信号検出装置に電気的に接続可能となるべくスキャンテスト信号検出用の端子が分岐して形成されている（このように複数のフリップフロップのマスターラッチがセレクタを介して直列に接続されている状態は鎖のように延びていることから、本明細書では「スキャンチェーン」と表現する）。
なおここで各フリップフロップにおけるラッチの構成について説明する。本実施形態におけるフリップフロップは、Ｇ端子に入力される電圧値がオン状態であるときはＤ端子から入力される電圧値をＱ端子から出力する一方、オフ状態であるときは外部の電源から入力される電圧値ＶＤＤを出力するマスターラッチ及びスレイブラッチを有するものであって、各ラッチは図２で示されるような構成を有している。図２におけるラッチはマスターラッチＭＬ１１を示したものであるが、他のマスターラッチだけでなく他のスレイブラッチのいずれにおいても図２と同様の構成を採用することができる。また、ラッチは他の周知な回路構成を採用することができるし、もちろんそれらの組み合わせをも採用することができる。
つぎに本実施形態に係る半導体集積回路の検査（以下単に「本検査」という。）における動作について説明する。本検査は、様々な時点で行うことができるが、半導体集積回路を形成した後、この半導体集積回路を出荷する際などにおいて行うことがもっとも好ましい態様といえる。本実施形態に係る半導体集積回路は１パターンテスト及び２パターンテストが可能であるため、各パターンテストについて説明する。
まず、本検査における１パターンテストについて説明する。図３は本実施形態に係る半導体集積回路における１パターンテストにおける各信号の電圧値を示す図である。
以下図３を参照しつつ、順を追って説明する。図３は本検査における各信号の関係について説明する図であって、Ｉ１は上流側の論理回路ＣＫＴ１１から第一のセレクタＭＵＸ１１に入力される信号の電圧値を、Ｉ２は上流側の論理回路ＣＫＴ１１から第二のセレクタＭＵＸ１２に入力される信号の電圧値を、Ｉ３は上流側の論理回路ＣＫＴ１１から第三のセレクタＭＵＸ１３に入力される信号の電圧値を、Ｉ４は上流側の論理回路ＣＫＴ１１から第四のセレクタＭＵＸ１４に入力される信号の電圧値を、ＳＣＡＮ ＩＮはスキャンテスト信号装置からのスキャンテスト信号の電圧値を、ＭＬ１１は第一のマスターラッチＭＬ１１におけるＱ端子からの信号の電圧値を、ＭＬ１２は第二のマスターラッチＭＬ１２におけるＱ端子からの出力信号の電圧値を、ＭＬ１３は第三のマスターラッチＭＬ１３におけるＱ端子からの出力信号の電圧値を、ＭＬ１４は第四のマスターラッチＭＬ１４におけるＱ端子からの出力信号の電圧値を、ＳＥＬはセレクタＭＵＸ１１、ＭＵＸ１２、ＭＵＸ１３、ＭＵＸ１４に入力される信号の電圧値、をそれぞれ示している。なおＭＬ１４の電圧値は、図１において示しているとおり、ＳＣＡＮ ＯＵＴ １と同じ値を示すため、ＭＬ１４とＳＣＡＮ ＯＵＴは同じ箇所に示している。またＳＬ１１は第一のスレイブラッチＳＬ１１のＱ端子からの出力信号の電圧値を示し、ＳＬ１２、ＳＬ１３、ＳＬ１４において同様である。ＣＬＫ１１、ＣＬＫ１２、ＣＬＫ１３、ＣＬＫ１４は上記のとおりクロック信号の電圧値を示している。なお、横軸は時間を示す。
まず図３のＴ１の期間においてスキャンテスト信号ＳＣＡＮ ＩＮの電圧値をＳ１３、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態、ＳＥＬの電圧値をオン状態とする。なお、本実施形態ではＳＥＬの電圧値がオンである場合、セレクタがスキャンテスト信号、又は接続されるマスターラッチのＱ端子からの出力信号を選択するよう構成しているが、実施の態様によっては、ＳＥＬがオン状態のとき、上記以外の選択、上流側の論理回路ＣＫＴ１１からの入力を選択するようにしても良い。
ＳＥＬの電圧値はオン状態であるため、第一のセレクタＭＵＸ１１はスキャンテスト信号装置から入力されるスキャンテスト信号（Ｓ１３）を第一のマスターラッチＭＬ１１に出力する。この期間において第一のマスターラッチはオン状態となっているため、スキャンテスト信号（Ｓ１３）をそのままＱ端子から出力する。
期間Ｔ２ではスキャンテスト信号の電圧値をＳ１１、ＣＬＫ１１の電圧値をオフ状態、ＣＬＫ１２の電圧値をオン状態、ＳＥＬの電圧値をオン状態とする。なお、ＣＬＫ１４は期間後述する期間Ｔ９以外はオフ状態となっている。
この期間において第一のマスターラッチＭＬ１１では、Ｇ端子に印加される電圧値がオフ状態であるため第一のマスターラッチＭＬ１１のＱ端子からの出力信号の電圧値はＳ１３となる。第二のマスターラッチＭＬ１２では、Ｇ端子に印加される電圧値がオン状態であるため、第一のマスターラッチＭＬ１１のＱ端子からの出力信号の電圧値が第二のマスターラッチＭＬ１２の出力信号の電圧値Ｓ１３となる。
期間Ｔ３ではスキャンテスト信号の電圧値をＳ１１のまま、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態、ＳＥＬの電圧値をオン状態とする。
この期間において第一のマスターラッチＭＬ１１では、Ｇ端子に印加される電圧がオン状態となるため、第一のマスターラッチのＱ端子からの出力はＳ１１となる。第二のマスターラッチではＧ端子に印加される電圧がオフ状態となっているため、第二のマスターラッチのＱ端子の出力はＴ２の期間における出力Ｓ１３に保持される。第三のマスターラッチＭＬ１３ではＧ端子に印加される電圧値がオン状態であるため、第三のマスターラッチＭＬ１３のＱ端子からの出力はＳ１３となる。
期間Ｔ４ではスキャンテスト信号の電圧値をＳ１４、ＣＬＫ１１、ＣＬＫ１２の電圧値をオフ状態、ＣＬＫ１３の電圧値をオン状態とする。
この期間において、第一のマスターラッチではＧ端子に印加される電圧値がオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１１のままである。第二のマスターラッチにおいても、Ｇ端子に印加される電圧値がオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３に保持される。また、第三のマスターラッチにおいても、Ｇ端子に印加される電圧値がオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。
一方、第一のスレイブラッチＳＬ１１におけるＧ端子に印加される電圧値はオン状態となるため、第一のスレイブラッチＳＬ１１のＱ端子からの出力信号の電圧値は、第一のマスターラッチのＱ端子からの出力信号の電圧値となり、Ｓ１１となる。また、第三のスレイブラッチＳＬ１３のＧ端子に印加される電圧値もオン状態となっているため、第三のスレイブラッチＳＬ１３のＱ端子からの出力信号の電圧値も第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値と同じとなり、Ｓ１３となる。
期間Ｔ５では、スキャンテスト信号の電圧値をＳ１４のまま、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態、ＣＬＫ１３の電圧値をオフ状態とする。
この期間において、第一のマスターラッチではＧ端子に印加される電圧値がオン状態となるため、Ｑ端子からの出力信号の電圧値はＳ１４となる。第二のマスターラッチではＧ端子に印加される電圧値がオフ状態となるため、第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値はＳ１３のままとなる。また第三のマスターラッチＭＬ１３のＧ端子に印加される電圧値はオン状態ではあるが、第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値がＳ１３のためＱ端子からの出力信号の電圧値はＳ１３のままである。また、第一のスレイブラッチＳＬ１１のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１１のままとなり、第三のスレイブラッチＳＬ１３のＱ端子からの出力信号の電圧値も同様にＳ１３のままとなる。
期間Ｔ６では、スキャンテスト信号の電圧値をＳ１２、ＣＬＫ１１の電圧値をオフ状態、ＣＬＫ１２の電圧値をオン状態、ＣＬＫ１３の電圧値をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１ではＧ端子に印加される電圧値がオフ状態となるため、Ｑ端子からの出力信号の電圧値はＳ１４のまま維持される。第二のマスターラッチＭＬ１２では、Ｇ端子に印加される電圧値がオン状態となるため、第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値は第一のマスターラッチのＱ端子からの出力信号の電圧値と等しくなり、Ｓ１４となる。また、第三のマスターラッチＭＬ１３ではＧ端子に印加される電圧値がオフ状態となるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第四のマスターラッチＭＬ１４ではＧ端子に印加される電圧値がオン状態となるため、第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値が第四のマスターラッチＭＬ１４のＱ端子からの出力信号の電圧値と同じ隣、Ｓ１３となる。なお第一及び第三のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ５における値と同じである。
期間Ｔ７では、スキャンテスト信号の電圧値をＳ１２のまま、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態、ＣＬＫ１３の電圧値をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１ではＧ端子に印加される電圧値がオン状態となっているため、Ｑ端子からの出力信号の電圧値はＳ１２となる。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオフ状態であるため、第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値はＳ１４のままとなる。また第三のマスターラッチＭＫ１３のＧ端子に印加される電圧値はオン状態となっているため、第三のマスターラッチＭＬ１３のＱ端子からの出力信号は、Ｄ端子への入力信号即ち第二のマスターラッチＭＬ１２のＱ端子からの出力信号と同じとなり、Ｓ１４となる。第四のマスターラッチＭＬ１４のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。なお第一及び第三のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ５における値と同じである。
期間Ｔ８では、スキャンテスト信号は入力せず、ＣＬＫ１１の電圧値をオフ状態、ＣＬＫ１２の電圧値をオン状態、ＣＬＫ１３の電圧値をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１ではＧ端子に印加される電圧値がオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままである。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオン状態であるため、第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値はＳ１２となる。第三のマスターラッチＭＬ１３のＧ端子に印加される電圧値はオフ状態であるため、第三のマスターラッチＭＬ１３のＱ端子から出力される出力信号の電圧値はＳ１４のままとなる。また、第四のマスターラッチＭＬ１４のＧ端子に印加される電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４となる。なお第一及び第三のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ５における値と同じである。
期間Ｔ９では、スキャンテスト信号は入力せず（以後の期間において同様）、ＣＬＫ１１の電圧値をオフ状態、ＣＬＫ１２の電圧値をオフ状態、ＣＬＫ１３の電圧値をオフ状態、ＣＬＫ１４の電圧値をオン状態とする。また、Ｉ１の電圧値をＲ１、Ｉ２の電圧値をＲ２、Ｉ３の電圧値をＲ３、Ｉ４の電圧値をＲ４として夫々入力し、これらの値は以後一定とする。また期間Ｔ９中においてＳＥＬの電圧を切り替えることにより、各セレクタＭＵＸ１１、ＭＵＸ１２、ＭＵＸ１３、ＭＵＸ１４の入力先を切り替えており、Ｔ９では上流側の論理回路ＣＫＴ１１からの信号を入力させることとする。
この期間において、第一のマスターラッチＭＬ１１におけるＧ端子への印加電圧はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号はＳ１２のままとなる。また第三のマスターラッチＭＬ１３のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号はＳ１４のままとなる。第四のマスターラッチＭＬ１４のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号はＳ１４のままとなる。この期間ではＣＬＫ１４がオン状態となるため、第二のスレイブラッチＳＬ１２のＧ端子に印加される電圧値はオン状態であるため第二のスレイブラッチＳＬ１２のＱ端子から出力される信号の電圧値は第二のマスターラッチＭＬ１２からの出力信号の電圧値と等しくＳ１２となり、同様に第四のスレイブラッチＳＬ１４のＱ端子から出力される信号の電圧値は第四のマスターラッチＭＬ１４からの出力信号の電圧値と等しくなり、Ｓ１４となる。なお第一及び第三のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ５における値と同じである。
期間Ｔ１０では、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１におけるＧ端子へ印加する電圧値はオン状態となるため、Ｄ端子への入力信号の電圧値がＱ端子からの出力信号の電圧値となる。ところで、期間Ｔ９中でＳＥＬにより各セレクタの入力の切り替えがなされていることから、第一のマスターラッチＭＬ１１のＱ端子からの出力信号の電圧値はＲ１となる。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第三のマスターラッチＭＬ１３のＧ端子に印加される電圧値はオン状態であるため、Ｄ端子への入力信号の電圧値がＱ端子からの出力信号の電圧値となるが、期間Ｔ９中でＳＥＬによりセレクタの入力の切り替えがなされていることから、第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値はＲ３となる。第四のマスターラッチＭＬ１４のＧ端子へ入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４となる。なお第一乃至第四のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ９における値と同じである。
期間Ｔ１１では、ＣＬＫ１１をオフ状態、ＣＬＫ１２をオン状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオン状態であるため、第一のマスターラッチのＱ端子からの出力信号の電圧値が第二のマスターラッチＭＬ１２の出力信号の電圧値と等しくなり、Ｒ１となる。第三のマスターラッチＭＬ１３のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ３のままとなる。第四のマスターラッチＭＬ１４のＧ端子に印加される電圧値はオン状態であるため、第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値がＱ端子からの出力信号の電圧値となりＲ３となる。なお第一乃至第四のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ１０における値と同じである。
期間Ｔ１２では、ＣＬＫ１１をオン状態、ＣＬＫ１２をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に印加される電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値はＤ端子から入力される信号の電圧値と等しくなるが、ＳＥＬはＴ１０の期間において既にスキャンテスト信号の入力を選択するよう切り替えられているため、入力の信号はなくなっている。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。また、第三のマスターラッチＭＬ１３のＧ端子の電圧値はオン状態となっており、ＳＥＬの電圧値により第三のセレクタＭＵＸ１３は第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値を選択するようになっているため、Ｑ端子からの出力はＲ１となる。第四のマスターラッチＭＬ１４のＧ端子の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ３のままとなる。なお第一乃至第四のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ１１における値と同じである。
期間Ｔ１３では、ＣＬＫ１１をオフ状態、ＣＬＫ１２をオン状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＴ１２の状態と変化は無い。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値はＤ端子から入力される信号の電圧値と等しくなる。しかしながらＳＥＬはＴ１０の期間において既にスキャンテスト信号の入力を選択するよう切り替えられているため、入力の信号はなくなっている。第三のマスターラッチのＧ端子に印加される電圧はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第四のマスターラッチＭＬ１４のＧ端子に入力される電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ１３のＱ端子からの出力信号と等しくなり、Ｒ１となる。なお第一乃至第四のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ１２における値と同じである。
期間Ｔ１４では、ＣＬＫ１１をオフ状態、ＣＬＫ１２もオフ状態とする。
この期間において、第一及び第二のマスターラッチＭＬ１１、ＭＬ１２のＧ端子に印加される電圧はオフ状態であるため、Ｑ端子から出力される電圧値はＴ１３と同様である。第三のマスターラッチＭＬ１３のＧ端子に印加される電圧はオフ状態であるため、Ｑ端子から出力される電圧値はＲ１のままとなる。また、第四のマスターラッチＭＬ１４のＧ端子に印加される電圧はオフ状態であるため、Ｑ端子から出力される信号の電圧値はＲ１のままとなる。なお第一乃至第四のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ１３における値と同じである。
期間Ｔ１５では、ＣＬＫ１１をオフ状態、ＣＬＫ１２をオン状態とする。また期間Ｔ１５中においてＳＥＬの電圧を切り替えることにより、各セレクタＭＵＸ１１、ＭＵＸ１２、ＭＵＸ１３、ＭＵＸ１４の入力先を切り替えており、Ｔ１５では論理回路上流側の１１からの信号を入力させることとする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に印加される電圧はオフ状態であるため、Ｑ端子から出力される電圧値はＴ１４と同様である。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧はオン状態となっており、また、Ｔ１４期間中にＳＥＬの電圧値をオン状態としていることより、第二のセレクタは上流側の論理回路ＣＫＴ１１からの入力信号を選択するようになっているため、第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値はＲ２となる。第三のマスターラッチＭＬ１３のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。また第四のマスターラッチＭＬ１４のＧ端子に印加される電圧はオン状態であり、また、Ｔ１４期間中にＳＥＬの電圧値をオン状態としていることより、第四のセレクタは上流側の論理回路ＣＫＴ１１からの入力信号を選択するようになっているため、第四のマスターラッチＭＬ１４のＱ端子からの出力信号の電圧値はＲ４となる。なお第一乃至第四のスレイブラッチにおけるＱ端子からの出力信号の電圧値は期間Ｔ１４における値と同じである。
期間Ｔ１６では、ＣＬＫ１１をオン状態、ＣＬＫ１２をオフ状態とする。なお、期間Ｔ１４ではＳＥＬの電圧値をオフ状態とすることにより、各セレクタは上流の論理回路以外の信号を選択するようにしている。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に印加される電圧はオン状態であるが、スキャンテスト信号の入力は無いためＱ端子からの出力も無い。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子から出力される信号の電圧値はＲ２のままである。第三のマスターラッチＭＬ１３のＧ端子に印加される電圧値はオン状態であるため、Ｑ端子から出力される信号の電圧値は第二のマスターラッチＭＬ１２のＱ端子の出力信号の電圧値と等しくなりＲ２となる。第四のマスターラッチＭＬ１４のＧ端子の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ４のままとなる。
期間Ｔ１７では、ＣＬＫ１１をオフ状態、ＣＬＫ１２をオン状態としている。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に印加される電圧はオフ状態であるため、Ｔ１６と同様の値となる。第二のマスターラッチＭＬ１２のＧ端子に印加される電圧値はオン状態であるため、Ｄ端子に入力される電圧値がＱ端子からの出力信号の電圧値となるが、スキャンテスト信号は入力されていないため、Ｑ端子からの出力は特段に無い。第三のマスターラッチＭＬ１３のＧ端子に印加される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ２となる。第四のマスターラッチＭＬ１４のＧ端子に印加される電圧値はオン状態であるため、Ｑ端子から出力される信号の電圧値は第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値と等しくＲ２となる。
以上のようにして、本実施形態に係る半導体集積回路により１パターンテストを実現することができる。
次に、同様にして２パターンテストについて説明する。図４は本検査における各信号の関係について説明する図であり、Ｉ１、Ｉ２…などは図３とほぼ同じである。
まず図４のＴ１の期間ではスキャンテスト信号ＳＣＡＮ ＩＮの電圧値をＳ１３、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態、ＣＬＫ１３、ＣＬＫ１４の電圧値をオフ状態、ＳＥＬの電圧値をオン状態とする。なおＳＥＬは後述する期間Ｔ１３以外はオン状態となっている。またＣＬＫ１３は期間Ｔ４、Ｔ１３においてオン状態となるがそれ以外はオフ状態であり、ＣＬＫ１４は期間Ｔ９のみオン状態となり、それ以外はオフ状態である。
ＳＥＬの電圧値はオン状態であるため、第一乃至第四のセレクタＭＵＸ１１、ＭＵＸ１２、ＭＵＸ１３、ＭＵＸ１４は上流側のＣＫＴ１１から入力される信号以外の信号をマスターラッチに出力する。即ち、期間Ｔ１において第一のマスターラッチＭＬ１１のＱ端子からの出力信号の電圧値はＳ１３となる。
期間Ｔ２では、スキャンテスト信号をＳ１１、ＣＬＫ１１の電圧値をオフ状態、ＣＬＫ１２の電圧値をオン状態とする。
この期間では、ＣＬＫ１１の電圧値はオフ状態であるため、第一のマスターラッチＭＬ１１の出力信号の電圧値はＳ１３のままとなる。また第二のマスターラッチＭＬ１２の出力信号の電圧値は、Ｇ端子に入力される電圧値がオン状態であるため、第一のマスターラッチＭＬ１１のＱ端子の出力と同じＳ１３となる。
期間Ｔ３ではスキャンテスト信号の電圧値をＳ１１、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ１１におけるＧ端子の入力はオン状態となっているため、Ｑ端子からの出力信号の電圧値はＳ１１となる。第二のマスターラッチＭＬ１２におけるＧ端子の入力電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。また、第三のマスターラッチＭＬ１４におけるＧ端子の入力電圧値はオン状態であるため、第二のマスターラッチＭＬ１２におけるＱ端子の出力信号の電圧値と等しく、Ｑ端子からの出力信号の電圧値はＳ１３となる。
期間Ｔ４ではスキャンテスト信号の電圧値をＳ１４、ＣＬＫ１１及びＣＬＫ１２の電圧値をオフ状態とする。またこの期間ではＣＬＫ１３の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ１１におけるＧ端子の入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１１のままとなる。第二のマスターラッチＭＬ１２におけるＧ端子の入力電圧値もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。また、第三のマスターラッチＭＬ１３のＧ端子に入力される電圧値もオフ状態であるため、Ｑ端子からの出力信号の電圧値もＳ１３のままとなる。またこの期間においてＣＬＫ１３はオン状態となっているため、第一のスレイブラッチＳＬ１１のＧ端子の入力電圧値がオン状態となっているため、Ｑ端子からの出力信号の電圧値は第一のマスターラッチＭＬ１１のＱ端子の出力信号と等しくなりＳ１１となる。また第三のスレイブラッチＳＬ１１におけるＧ端子に入力される電圧値もオン状態となっているため、第三のスレイブラッチＳＬ１３のＱ端子の出力は第三のスレイブラッチＳＬ１３のＱ端子の出力信号の電圧値と等しくなりＳ１３となる。
期間Ｔ５ではスキャンテスト信号の電圧値をＳ１４、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に入力される電圧値はオン状態であるため、Ｑ端子から出力される電圧値はスキャンテスト信号と等しくなり、Ｓ１４となる。第二のマスターラッチＭＬ１２のＧ端子に入力される電圧値はオフ状態であるため、Ｑ端子から出力される電圧値はＳ１３のままとなる。第三のマスターラッチＭＬ１３のＧ端子に入力される電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値と等しくＳ１３となる。またＣＬＫ１３はオフ状態であるため、第一及び第三のスレイブラッチのＱ端子からの出力信号の電圧値はそれぞれＳ１１、Ｓ１３のままとなる。
期間Ｔ６ではスキャンテスト信号の電圧値をＳ１２、ＣＬＫ１１の電圧値をオフ状態、ＣＬＫ１２の電圧値をオン状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に入力される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第二のマスターラッチＭＬ１２のＧ端子に入力される電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のマスターラッチＭＬ１１のＱ端子からの出力信号の電圧値と等しくＳ１４となる。また第三のマスターラッチＭＬ１３のＧ端子に入力される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第四のマスターラッチＭＬ１４のＧ端子に入力される電圧値はここでオン状態となるため、Ｑ端子から出力される信号の電圧値は第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値と等しくなりＳ１３となる。
期間Ｔ７ではスキャンテスト信号をＳ１２のまま、ＣＬＫ１１の電圧値をオン状態、ＣＬＫ１２の電圧値をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に入力される信号の電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２となる。第二のマスターラッチＭＬ１２のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第三のマスターラッチＭＬ１３のＧ端子に入力される信号の電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ１２におけるＱ端子の出力信号の電圧値と等しくＳ１４となる。第四のマスターラッチＭＬ１４のＧ端子から入力される信号の電圧値はオフ状態であるため、Ｑ端子から出力される信号の電圧値はＳ１３のままとなる。
期間Ｔ８ではスキャンテスト信号を入力せず、ＣＬＫ１１の電圧値をオフ状態、ＣＬＫ１２の電圧値をオン状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子から出力される信号の電圧値はＳ１２のままとなる。第二のマスターラッチＭＬ１２のＧ端子に入力される信号の電圧値はオン状態であるため、Ｑ端子から出力される信号の電圧値は第一のマスターラッチＭＬ１１のＱ端子からの出力信号の電圧値と等しくなりＳ１２となる。第三のマスターラッチＭＬ１３のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第四のマスターラッチＭＬ１４のＧ端子から入力される信号の電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値と等しくなりＳ１４となる。
期間Ｔ９ではスキャンテスト信号をＳ２３、ＣＬＫ１１、ＣＬＫ１２をオフ状態、ＣＬＫ１４をオン状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第二のマスターラッチＭＬ１２のＧ端子から入力される信号の電圧値もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。また第三のマスターラッチＭＬ１３のＧ端子に入力される電圧値もオフ状態であるため、Ｑ端子からの出力信号の電圧値もＳ１４のままとなる。また第四のマスターラッチＭＬ１４のＧ端子に入力される電圧値もオフ状態となっているため、Ｑ端子からの出力信号の電圧値もＳ１４のままとなる。また第二のスレイブラッチＳＬ１２のＧ端子に入力される信号の電圧値はここでオン状態となるため、Ｑ端子からの出力信号の電圧値は第二のスレイブラッチＳＬ１２のＱ端子からの出力信号の電圧値と等しくなりＳ１２となる。まだ第四のスレイブラッチＳＬ１４のＧ端子に入力される信号の電圧値もオン状態となっているため、Ｑ端子からの出力信号の電圧値は第四のマスターラッチＭＬ１４のＱ端子からの出力信号の電圧値と等しくなりＳ１４となる。
期間Ｔ１０ではスキャンテスト信号をＳ２３のまま、ＣＬＫ１１をオン状態、ＣＫＬ１２をオフ状態、ＣＬＫ１３、ＣＬＫ１４をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に入力される電圧値はオン状態となるため、Ｑ端子からの出力信号の電圧値はＳ２３となる。また第二のマスターラッチＭＬ１２のＧ端子に入力される電圧値はオフ状態となるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第三のマスターラッチＭＬ１３のＧ端子に入力される信号もオン状態となるため、Ｑ端子からの出力信号は第二のマスターラッチＭＬ１２のＱ端子から出力される信号の電圧値等しくなりＳ１２となる。第四のマスターラッチＭＬ１４のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。
期間Ｔ１１ではスキャンテスト信号をＳ２１、ＣＬＫ１１をオフ状態、ＣＬＫ１２をオン状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２３のままとなる。第二のマスターラッチＭＬ１２のＧ端子に入力される信号の電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のマスターラッチＭＬ１１のＱ端子からの出力信号と等しくなりＳ２３となる。また第三のマスターラッチＭＬ１３のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第四のマスターラッチＭＬ１４のＧ端子に入力される電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値と等しくなりＳ１２となる。
期間Ｔ１２ではスキャンテスト信号をＳ２１のまま、ＣＬＫ１１をオン状態、ＣＫＬ１２をオフ状態とする。
この期間において、第一のマスターラッチＭＬ１１のＧ端子に入力される信号の電圧値はオン状態となり、Ｑ端子から出力される信号の電圧値はＳ２１となる。第二のマスターラッチＭＬ１２のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子から出力される信号の電圧値はＳ２３のままとなる。第三のマスターラッチＭＬ１３のＧ端子に入力される信号の電圧値はオン状態となるため、Ｑ端子から出力される信号の電圧値は第二のマスターラッチＭＬ１２のＱ端子からの出力信号の電圧値と等しくＳ２３となる。第四のマスターラッチＭＬ１４のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。
期間Ｔ１３ではＩ１をＲ１、Ｉ２をＲ２、Ｉ３をＲ３、Ｉ４をＲ４、スキャンテスト信号は入力せず、ＣＬＫ１１、１２、１４をオフ状態、ＣＬＫ１３をオン状態とする。なおＩ１〜Ｉ４の電圧値は以後の期間同じに保たれる。また、この期間においてＳＥＬをオフ状態とし、セレクタにおける入力信号を入れ替える処理を行う。
この期間では、第一のマスターラッチＭＬ１１のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ
Ｓ２１のままとなる。第二のマスターラッチＭＬ１２のＧ端子に入力される電圧値もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２３のままとなる。第三のマスターラッチＭＬ１３のＧ端子に入力される信号の電圧値もオフ状態であるため、Ｑ端子からの出力信号の電圧値もＳ２３のままとなる。第四のマスターラッチＭＬ１４に入力される信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値もＳ１２のままとなる。ここでＣＬＫ１３はオン状態であるため第一のスレイブラッチＳＬ１１のＧ端子に入力される信号の電圧値がオン状態となり、Ｑ端子からの出力信号の電圧値が第一のマスターラッチＭＬ１１のＱ端子の出力信号の電圧値と等しくなりＳ２１となる。また同様に、第三のスレイブラッチＳＬ１３のＧ端子に入力される信号の電圧値がオン状態となるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値と等しくＳ２３となる。
期間Ｔ１４ではＣＬＫ１１をオン状態、ＣＬＫ１２をオフ状態とする。また期間Ｔ１４においてＳＥＬの値はオン状態に戻る。
この期間では、ＳＥＬの電圧値がオフ状態となっているため、第一のセレクタＭＵＸ１１は上流側の論理回路ＣＫＴ１１から入力される信号を選択して第一のマスターラッチＭＬ１１に入力させる。従って第一のマスターラッチＭＬ１１におけるＧ端子に入力される信号の電圧値がオン状態であるため、Ｑ端子から出力される信号の電圧値は上流側の論理回路ＣＫＴ１１より入力されるＩ１の電圧値と等しくＲ１となる。第二のマスターラッチＭＬ１２のＧ端子に入力される電圧値はオフ状態であるため、Ｑ端子から入力される電圧値はＳ２３のままとなる。第三のマスターラッチＭＬ１３においても、ＳＥＬの電圧値がオフ状態となっているため、上流側の論理回路ＣＫＴ１１からの出力信号が第三のマスターラッチに入力され、しかも第三のマスターラッチＭＬ１３のＧ端子に入力される信号の電圧値がオン状態であるため、第三のマスターラッチＭＬ１３のＱ端子からの出力信号の電圧値はＲ３となる。なお第四のマスターラッチＭＬ１４のＧ端子から入力される信号の電圧値はオフ状態であるためＳ１２のままとなる。なおＣＬＫ１３はオフ状態のままであるため、第一のスレイブラッチのＱ端子からの出力信号の電圧値はＳ２１のまま、第三のスレイブラッチのＱ端子からの出力信号の電圧値はＳ２３のままである。
期間Ｔ１５ではＣＬＫ１１をオフ状態、ＣＬＫ１２をオン状態とする。
この期間では、第一のマスターラッチＭＬ１１のＧ端子に入力される信号の電圧値はオフ状態となっているため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第二のマスターラッチＭＬ１２のＧ端子に入力される信号の電圧値はオン状態であるため、Ｑ端子からの出力は第一のマスターラッチのＱ端子からの出力信号の電圧値と等しくなりＲ１となる。第三のマスターラッチＭＬ１３のＧ端子に入力される電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ３のままとなる。また第四のマスターラッチＭＬ１４のＧ端子に入力される信号電圧の値はオン状態となるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ１３のＱ端子からの出力信号と等しくＲ３となる。なお第一のスレイブラッチＳＬ１１からの出力信号の電圧値はＳ２１のまま、第二のスレイブラッチＳＬ１２からの出力信号の電圧値はＳ１２のまま、第三のスレイブラッチＳＬ１３からの出力信号の電圧値はＳ２３のまま、第四のスレイブラッチＳＬ１４からの出力信号の電圧値はＳ１４のままである。
期間Ｔ１６ではＣＬＫ１１をオン状態、ＣＬＫ１２をオフ状態とする。
この期間では、第一のマスターラッチＭＬ１１のＧ端子への入力信号の電圧値はオン状態であるものの、スキャンテスト信号の入力は無いため、Ｑ端子からの入力は無い。また第二のマスターラッチＭＬ１２のＧ端子への入力信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。また第三のマスターラッチＭＬ１３のＧ端子に入力される信号の電圧値はオン状態であるため、Ｑ端子から出力される信号の電圧値は第二のマスターラッチＭＬ１２のＱ端子から出力される信号の電圧値と等しくなりＲ１となる。第四のマスターラッチＭＬ１４のＧ端子に入力される信号の電圧値はオフ状態であるため、Ｑ端子から出力される信号の電圧値はＲ３のままとなる。。なお第一のスレイブラッチＳＬ１１からの出力信号の電圧値はＳ２１のまま、第二のスレイブラッチＳＬ１２からの出力信号の電圧値はＳ１２のまま、第三のスレイブラッチＳＬ１３からの出力信号の電圧値はＳ２３のまま、第四のスレイブラッチＳＬ１４からの出力信号の電圧値はＳ１４のままである。
期間Ｔ１７ではＣＬＫ１１をオフ状態、ＣＬＫ１２をオン状態とする。
この期間では、第一のマスターラッチＭＬ１１のＧ端子への入力信号の電圧値はオフ状態であるため、Ｑ端子からの出力信号の電圧値は無いまま保持される。また第二のマスターラッチのＧ端子に入力される信号の電圧値もオン状態であるが、第一のマスターラッチＭＬ１１のＱ端子からの出力信号が無いため、Ｑ端子からの出力信号の電圧値も無いものとなる。また第三のマスターラッチＭＬ１３のＧ端子に入力される電圧値はオフ状態であるため、Ｑ端子から出力される信号の電圧値はＲ１のまま保持される。第四運のマスターラッチＭＬ１４のＧ端子に入力される信号の電圧値はオン状態であるため、第三のマスターラッチＭＬ１３のＱ端子から出力される信号の電圧値となりＲ１となる。
期間Ｔ１８ではＣＬＫ１１をオン状態、ＣＬＫ１２をオフ状態とする。
この期間では、第一のマスターラッチＭＬ１１、第二のマスターラッチＭＬ１２は期間Ｔ１７と変化は無い。第三のマスターラッチＭＬ１３のＧ端子に入力される信号の電圧値はオン状態となっているため、Ｑ端子からの出力信号は第二のマスターラッチのＱ端子にから出力される信号の電圧値と等しくなるが、第二のマスターラッチＭＬ１２のＱ端子から出力される電圧値は無いため、Ｑ端子からの出力信号の電圧値も無い。第四のマスターラッチＭＬ１４のＧ端子はオフ状態であるため、Ｒ１の値を保持する。
以上のように、スキャンテスト信号、クロック信号等を入力し、あらかじめ計算により求めた予想信号と同様であるか否かを検出し、予測の範囲内場合は規格品として、予測の範囲外となっている場合は規格外品として処理することができる。なお本検査では上記のように印加したスキャンテスト信号、クロック信号等を繰り返しにゅうりょくすることでテストを繰り返し、パターンテストを繰り返すことができる。
以上、本実施形態に係る半導体集積回路により、回路面積の増大を伴うことなく容易に１パターンテスト、２パターンテストのいずれも可能な半導体集積回路を提供することができる。
また、本実施形態において、説明のためにフリップフロップが四つの例について記載しているが、フリップフロップの数は四以上であってもかまわない。その場合セレクタの数もフリップフロップの数と同数設けることとなる。
（実施形態２）
次に、本発明の第二の実施形態について図面を用いて説明する。まず本実施形態に係る半導体集積回路のブロック図を図５に示す。
本実施形態に係る半導体集積回路は、セレクタが他のフリップフロップのスレイブラッチからの出力を受け付けることができるよう入力端子を設け電気的に接続可能とした点、第四のスレイブラッチのＱ端子側においてもスキャンテスト信号の出力を検出可能なように入力端子を分岐させた点、を除いてほぼ実施形態１と構成は同じである。具体的に説明すると、基本的な構成は実施形態１に記載の構成と同じであるものの、第二のフリップフロップに対応して設けられる第二のセレクタＭＵＸ２２は入力端子を三つ有し、その追加された一つは第一のフリップフロップにおける第一のスレイブラッチのＱ端子に電気的に接続可能となっている。第三のセレクタＭＵＸ２３についても同様である。なお、本実施形態ではセレクタが三つの入力端子を有している太陽としているが、二つの入力端子を有するセレクタを複数接続して実質的に三つの入力のうちいずれかが出力されるよう構成しても良い（但しこの場合、セレクタの選択を制御する電圧値ＳＥＬは設けるセレクタの数だけ必要となる）。
つぎに本実施形態に係る半導体集積回路の検査（以下単に「本検査」という。）における動作について説明する。本検査は、様々な時点で行うことができるが、半導体集積回路を形成した後、この半導体集積回路を出荷する際などにおいて行うことがもっとも好ましい態様といえる。
本実施形態に係る半導体集積回路では１パターンテストと２パターンテストの２種類の検査が可能である。まず、図６は１パターンテストにおける各信号の関係について説明する図であり、Ｉ１、Ｉ２…などは図３とほぼ同じである。ただし、第四のスレイブラッチＳＬ１４からの出力についてはスキャンテスト信号の出力ともなっているためＳＣＡＮＯＵＴ２と重複して記載している。
本検査において、セレクタＭＵＸ２１、ＭＵＸ２２、ＭＵＸ２３、ＭＵＸ２４は、接続する電源（図示せず）によって、三つある入力端子のうちいずれかからの入力を対応するフリップフロップのマスターラッチに入力するよう構成されている。
まず図６のＴ１の期間ではスキャンテスト信号ＳＣＡＮ ＩＮの電圧値をＳ１４、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。なおＳＥＬの電圧値は後述する期間Ｔ８からＴ９の間以外はオン状態となっており、この期間以外は接続するスレイブラッチのＱ端子からの出力を対応するマスターラッチのＤ端子に入力するようになっており、第一のセレクタＭＵＸ２１についてはスキャンテスト信号を選択するようになっている。
この期間では、第一のマスターラッチのＧ端子への入力される信号の電圧値がオン状態であるため、第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値はＳ１４となる。
期間Ｔ２では、スキャンテスト信号の電圧値をＳ１３、ＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオフ状態であるため、第一のマスターラッチＭＬ２１の出力信号の電圧値はＳ１４のままとなる。また第一のスレイブラッチＳＬ２１のＧ端子への入力はオン状態であるため、第一のスレイブラッチＳＬ２１のＱ端子からの出力信号の電圧値は第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値に等しくＳ１４となる。
期間Ｔ３では、スキャンテスト信号の電圧値をＳ１３、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオン状態であるため、第一のマスターラッチＭＬ２１のＱ端子からの出力はスキャンテスト信号と等しくＳ１３となる。第一のスレイブラッチＳＬ２１のＧ端子への入力信号はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であるため、第二のマスターラッチＭＬ２２のＱ端足からの出力信号の電圧値は第一のスレイブラッチＭＬ２１のＱ端子からの出力信号と等しくＳ１４となる。
期間Ｔ４では、スキャンテスト信号の電圧値をＳ１２、ＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第一のマスターラッチのＧ端子への入力がオフ状態であるため、第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値はＳ１３のままである。第一のスレイブラッチＳＬ２１のＧ端子への入力はオン状態であるため、第一のスレイブラッチＳＬ２１のＱ端子からの出力信号の電圧値は、第一のマスターラッチＭＬ２１のＱ端子からの出力と等しくＳ１３となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままである。第二のスレイブラッチＳＬ２２のＧ端子への入力はオン状態であるため、第二のスレイブラッチＳＬ２２の出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力と等しくＳ１４となる。
期間Ｔ５では、スキャンテスト信号の電圧値をＳ１２のまま、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオン状態であるため、Ｑ端子からの出力信号の電圧値はスキャンテスト信号の電圧値と等しくなりＳ１２となる。第一のスレイブラッチＳＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のスレイブラッチＳＬ２１のＱ端子からの出力信号の電圧値と等しくＳ１３となる。第二のスレイブラッチＳＬ２２のＧ端子の入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のスレイブラッチＳＬ２２のＱ端子からの出力と等しくＳ１４となる。
期間Ｔ６では、スキャンテスト信号の電圧値をＳ１１とし、ＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオフ状態であるためＱ端子からの出力信号の電圧値はＳ１２のままとなる。第一のスレイブラッチＳＬ２１のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は、第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値と等しくＳ１２となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第二のスレイブラッチＳＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくなりＳ１３となる。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第三のスレイブラッチＳＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力新語の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＳ１４となる。
期間Ｔ７では、スキャンテスト信号の電圧値をＳ１１のままとし、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１の入力はオン状態であるため、Ｑ端子からの出力はスキャンテスト信号の電圧値と等しくＳ１１となる。第一のスレイブラッチＳＬ２１のＧ端子への入力はオフ状態となるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のスレイブラッチＳＬ２１のＱ端子からの出力信号の電圧値と等しくＳ１２となる。第二のスレイブラッチＳＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は、第二のスレイブラッチＳＬ２２のＱ端子からの出力信号の電圧値と等しくＳ１３となる。第三のスレイブラッチＳＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子の出力信号の電圧値はＳ１４のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のスレイブラッチＳＬ２３のＱ端子からの出力信号の電圧値と等しくＳ１４となる。
期間Ｔ８では、スキャンテスト信号の電圧値を無くし（期間Ｔ９以降同じ）、Ｉ１の入力電圧をＲ１、Ｉ２の入力電圧値Ｒ２、Ｉ３の入力電圧をＲ３、Ｉ４の入力電圧をＩ４とする。またＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオフ状態であるためＱ端子からの出力信号の電圧値はＳ１１のままとなる。第一のスレイブラッチＳＬ２１のＧ端子への入力はオン状態であるため、Ｑ端子からの出力は第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値と等しくＳ１１となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第二のスレイブラッチＳＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくＳ１２となる。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第三のスレイブラッチＳＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＳ１３となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第四のスレイブラッチＳＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第四のマスターラッチＭＬ２４のＱ端子からの出力信号の電圧値と等しくＳ１４となる。
期間Ｔ９では、Ｉ１をＲ１のまま、Ｉ２をＲ２のまま、Ｉ３をＲ３のまま、Ｉ４をＲ４のままとし、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。またＳＥＬはオフ状態となり、各セレクタは上流側の論理回路ＣＫＴ２１からの入力信号を選択するようになっている。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオン状態であり、セレクタはスキャンテスト信号以外の上流側の論理回路ＣＫＴ２１からの入力信号を受け付けるため、Ｑ端子からの出力信号の電圧値はＲ１となる。第一のスレイブラッチＳＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１１のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は上流側の論理回路ＣＫＴ２１からの入力信号の電圧値と等しくなりＲ２となる。第二のスレイブラッチＳＬ２２のＧ端子への入力はオフ状態となるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は上流側の論理回路ＣＫＴ２１からの入力信号の電圧値と等しくＲ３となる。第三のスレイブラッチＳＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は上流側の論理回路ＣＫＴ２１からの入力信号の電圧値と等しくなりＲ４となる。第四のスレイブラッチＳＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。なおＳＥＬはこの期間にオン状態に戻り、上流側の論理回路ＣＫＴ２１以外のスキャンテスト信号又はスレイブラッチからの信号を選択する。
期間Ｔ１０では、Ｉ１〜Ｉ４への入力は行わず、ＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第一のスレイブラッチＳＬ２１のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のマスターラッチＭＬ２１のＱ端子からの出力信号と等しくＲ１となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ２のままとなる。第二のスレイブラッチＳＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくＲ２となる。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ３のままである。第三のスレイブラッチＳＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＲ３となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ４のままとなる。第四のスレイブラッチＳＬ２４のＧ端子への入力信号はオン状態であるため、Ｑ端子からの出力信号の電圧値は第四のマスターラッチＭＬ２４のＱ端子からの出力信号の電圧値と等しくＲ４となる。
期間Ｔ１１では、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオン状態となるため、スキャンテスト信号の電圧値と等しくなるが、スキャンテスト信号からの入力は無いため、Ｑ端子からの特段の出力も無い（以後同じである）。第一のスレイブラッチＳＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のスレイブラッチＳＬ２１のＱ端子からの出力信号の電圧値と等しくなりＲ１となる。第二のスレイブラッチＳＬ２２の入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ２のままとなる。第三のマスターラッチＭＬ２３のＧ端子からの入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は、第二のスレイブラッチＳＬ２２のＱ端子からの出力信号の電圧値と等しくＲ２となる。第三のスレイブラッチＳＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ３のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のスレイブラッチＳＬ２４のＱ端子からの出力信号の電圧値と等しくＲ３となる。第四のスレイブラッチＳＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ４のままとなる。
期間Ｔ１２では、ＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第一のスレイブラッチＳＬ２１のＧ端子への入力がオン状態となり、Ｑ端子からの出力は第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値と等しくなるが第一のマスターラッチＭＬ２１のＱ端子からの出力は無いため、無くなる（以後の期間において同じ）。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力はＲ１のままである。第二のスレイブラッチＳ２１２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力と等しくＲ１となる。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ２のままである。第三のスレイブラッチＳＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＲ２となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ３のままである。第四のスレイブラッチＳＬ２４のＧ端子への入力はオン状態であり、Ｑ端子からの出力信号の電圧値は第四のマスターラッチＭＬ２４のＱ端子からの出力信号の電圧値に等しくＲ３となる。
期間Ｔ１３では、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。
この期間では、第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のスレイブラッチＳＬ２１のＱ端子からの出力信号の電圧値と等しくなるが、第一のスレイブラッチＳＬ２１のＱ端子からの出力信号は無いため、無くなる（以後の期間において同じ）。第二のスレイブラッチＳＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のスレイブラッチＳＬ２３のＱ端子からの出力信号の電圧値と等しくＲ１となる。第三のスレイブラッチＳＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ２のままである。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のスレイブラッチＳＬ２３のＱ端子からの出力と等しくＲ２となる。第四のスレイブラッチＳＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力はＲ３のままとなる。
期間Ｔ１４では、ＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第二のスレイブラッチＳＬ２２のＧ端子がオン状態となるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくなるが、第二のマスターラッチＭＬのＱ端子からの出力信号は無いため、無くなる（以後の期間において同じである）。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態となるため、Ｑ端子からの出力信号の電圧値はＲ１のままである。第三のスレイブラッチＳＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値はＲ１となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ２のままである。第四のスレイブラッチＳＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第四のマスターラッチＭＬ２４のＱ端子からの出力信号の電圧値に等しくＲ２となる。
期間Ｔ１５では、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。
この期間では、第三のマスターラッチＭＬ２３のＧ端子への入力がオン状態であり、Ｑ端子からの出力信号の電圧値は第二のスレイブラッチＳＬ２２のＱ端子からの出力信号の電圧値と等しくなるが、第二のスレイブラッチＳＬ２２の出力はなくなっているため、無くなる（以後の期間において同じ）。第三のスレイブラッチＳＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のスレイブラッチＳＬ２３のＱ端子からの出力信号の電圧値と等しくＲ１となる。第四のスレイブラッチＳＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ２のままとなる。
期間Ｔ１６では、ＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第三のスレイブラッチＳＬ２３のＧ端子への入力がオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくなるが、この信号は無いため、無くなる（以後の期間において同じ）。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままである。第四のスレイブラッチＳＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第四のマスターラッチＭＬ２４のＱ端子からの出力信号の電圧値と等しくＲ１となる。
期間Ｔ１７では、ＣＬＫ２１、ＣＬＫ２２の電圧値をオン状態、ＣＬＫ２３、ＣＬＫ２４の電圧値をオフ状態とする。
この期間において、第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態となり、Ｑ端子からの出力信号の電圧値は第三のスレイブラッチＳＬ２３のＱ端子からの出力信号の電圧値と等しくなるが、この信号は無いため、無くなる（以後の期間において同じ）。第四のスレイブラッチＳＬ２４の電圧値はオフ状態であるため、Ｑ端子からの出力はＲ１のままとなる。
以上のように、本実施形態に係る半導体集積回路において１パターンテストを実施することができる。
また次に、本実施形態に係る半導体集積回路における２パターンテストを実施する。図７は２パターンテストにおける各信号の関係について説明する図であり、Ｉ１、Ｉ２…などは図３とほぼ同じである。ただし、第四のスレイブラッチＳＬ２４からの出力についてはスキャンテスト信号の出力ともなっているためＳＣＡＮＯＵＴ２と重複して記載している。
本検査において、セレクタＭＵＸ２１、ＭＵＸ２２、ＭＵＸ２３、ＭＵＸ２４は、接続する電源（図示せず）によって、三つある入力端子のうちいずれかからの入力を対応するフリップフロップのマスターラッチに入力するよう構成されており、ＳＥＬがオン状態の場合、第一のセレクタＭＵＸ２１はスキャンテスト信号を選択し、第二乃至第四のセレクタＭＵＸ２２、ＭＵＸ２３、ＮＵＸ２４は他のマスターラッチのＱ端子からの出力信号を選択する。
まず図７のＴ１の期間ではスキャンテスト信号ＳＣＡＮ ＩＮの電圧値をＳ１３、ＣＬＫ２１の電圧値をオン状態、ＣＬＫ２２の電圧値をオフ状態、ＣＬＫ２３の電圧値をオフ状態、ＣＬＫ２４の電圧値をオフ状態とする。なおＣＬＫ２３は期間Ｔ４、Ｔ１３を除いてオフ状態であり、ＣＬＫ２４は期間Ｔ９を除いてオフ状態である。またＳＥＬは期間Ｔ１３中にオフ状態となり期間Ｔ１４中にオン状態に戻る以外はオン状態となっている。
この期間では、第一のマスターラッチＭＬ２３のＧ端子への入力はオン状態となっているため、Ｑ端子からの出力信号の電圧値はＳ１３となる。
期間Ｔ２では、スキャンテスト信号の電圧値をＳ１１とし、ＣＬＫ２１の電圧値をオフ状態、ＣＬＫ２２の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第一のスレイブラッチＳＬ２１のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のマスターラッチＭＬ２１のＱ端子からの出力信号と等しくＳ１３となる。
期間Ｔ３では、スキャンテスト信号の電圧値はＳ１１のままであり、ＣＬＫ２１の電圧値はオン状態、ＣＬＫ２２の電圧値はオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオン状態となるため、Ｑ端子からの出力信号の電圧値はスキャンテスト信号と等しくＳ１１となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態となるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号と等しくなり、Ｓ１３となる。
期間Ｔ４では、スキャンテスト信号の電圧値をＳ１４とし、ＣＬＫ２１の電圧値をオフ状態、ＣＬＫ２２の電圧値もオフ状態、ＣＬＫ２３の電圧値はオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１１のままである。第二のマスターラッチＭＬ２２のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値もＳ１３のままである。第三のマスターラッチＭＬ２３のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号もＳ１３のままである。第一のスレイブラッチＳＬ２１のＧ端子への入力はオン状態となるため、Ｑ端子からの出力信号の電圧値は第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値と等しくなりＳ１１となる。また第三のスレイブラッチＳＬ２３のＧ端子への入力もオン状態となるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＳ１３となる。
期間Ｔ５では、スキャンテスト信号の電圧値をＳ１４のままとし、ＣＬＫ２１の電圧値をオン状態、ＣＬＫ２２の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオン状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であり、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくなりＳ１３となる。但しこの出力はＴ４と同様である。第一のスレイブラッチＳＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１１のままとなる（Ｔ１２まで以後同じである）。また第三のスレイブラッチＳＬ２３のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる（これもＴ１２まで以後同じである）。
期間Ｔ６では、スキャンテスト信号の電圧値をＳ１２とし、ＣＬＫ２１の電圧値をオフ状態、ＣＬＫ２２の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４となる。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号と等しくＳ１３となる。
期間Ｔ７では、スキャンテスト信号の電圧値をＳ１２のままとし、ＣＬＫ２１の電圧値をオン状態とし、ＣＬＫ２２の電圧値の状態をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオン状態であるため、Ｑ端子からの出力信号の電圧値はスキャンテスト信号と等しくなりＳ１２となる。第二のマスターラッチＭＬ２２のＧ端子への入力信号はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくＳ１４となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１３のままとなる。
期間Ｔ８では、スキャンテスト信号の入力は行わず、ＣＬＫ２１の電圧値はオフ状態とし、ＣＬＫ２２の電圧値はオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であり、Ｑ端子からの出力信号の電圧値は第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値に等しくＳ１２となる。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＳ１４となる。
期間Ｔ９では、スキャンテスト信号の電圧値をＳ２３、ＣＬＫ２１、ＣＬＫ２２の電圧値をオフ状態とし、ＣＬＫ２４の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値もＳ１４のままとなる。第四のｍスターラッチＭＬ２４のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままとなる。第二のスレイブラッチＳＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は、第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくＳ１２となる。第四のスレイブラッチＳＬ２４のＧ端子への入力もオン状態であるため、Ｑ端子からの出力信号の電圧値は第四のマスターラッチＭＬ２４のＱ端子からの出力信号の電圧値と等しくＳ１４となる。
期間Ｔ１０では、スキャンテスト信号の電圧値をＳ２３とし、ＣＬＫ２１の電圧値をオン状態、ＣＬＫ２２の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値はスキャンテスト信号の電圧値と等しくＳ２３となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態となるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＳ１２となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力はＳ１４のままとなる。なお第二のスレイブラッチＳＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままである（以後の期間同じである）。また第四のスレイブラッチＳＬ２４のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１４のままである（以後の期間同じである）。
期間Ｔ１１では、スキャンテスト信号の電圧値をＳ２１とし、ＣＬＫ２１の電圧値をオフ状態、ＣＬＫ２２の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオフ状態となるため、Ｑ端子からの出力信号の電圧値はＳ２３のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態となるため、Ｑ端子からの出力信号の電圧値は、第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値と等しくＳ２３となる。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＳ１２となる。
期間Ｔ１２では、スキャンテスト信号の電圧値をＳ２１のままとし、ＣＬＫ２１の電圧値をオン状態、ＣＬＫ２２の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオン状態であるため、Ｑ端子からの出力はスキャンテスト信号の電圧値と等しくＳ２１となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２３のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくＳ２３となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態となるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。
期間Ｔ１３では、スキャンテスト信号の入力は行わず（以後の期間において同じ）、上流側の論理回路ＣＫＴ２１からの入力信号としてＩ１からＲ１、Ｉ２からＲ２、Ｉ３からＲ３、Ｉ４からＲ４を入力する（以後の期間において同じ）。またＣＬＫ１１、ＣＬＫ１２の電圧値はオフ状態、ＣＬＫ１３の電圧値はオン状態、ＣＬＫ１４の電圧値はオフ状態とする。またこの期間においてＳＥＬの電圧値をオフ状態と切り替える。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２１のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２３のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２３のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第一のスレイブラッチＳＬ２１のＧ端子への入力はオン状態となるため、Ｑ端子からの出力の電圧値は第一のマスターラッチＭＬ２１のＱ端子からの出力信号の電圧値と等しくなりＳ２１となる。第三のスレイブラッチＳＬ２３のＧ端子への入力信号もオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号と等しくなりＳ２３となる。
期間Ｔ１４では、ＣＬＫ２１をオン状態、ＣＬＫ２２をオフ状態とする。またＳＥＬの電圧値はこの期間において再びオン状態に切り替えられる。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は上流側の論理回路ＣＫＴ２１からの入力信号と等しくＲ１となる。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２３のままとなる。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は、上流側の論理回路ＣＫＴ２１からの入力信号の電圧値と等しくＲ３となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態となるため、Ｑ端子からの出力信号の電圧値はＳ１２のままとなる。第一のスレイブあっちＳＬ２１のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２１のままとなる（以後の期間において同じである）。また第三のスレイブラッチＳＬ２３のＧ端子への入力もオフ状態であるため、Ｑ端子からの出力信号の電圧値はＳ２３のままとなる（以後の期間において同じである）。
期間Ｔ１５では、ＣＬＫ２１の電圧値をオフ状態、ＣＬＫ２１の電圧値をオン状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第一のマスターラッチＭＬ２１のＱ端子からの出力信号と等しくＲ１となる。第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ３のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力信号の電圧値はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＲ３となる。
期間Ｔ１６では、ＣＬＫ２１の電圧値をオン状態、ＣＬＫ２２の電圧値をオフ状態とする。
この期間では、第一のマスターラッチＭＬ２１のＧ端子への入力がオン状態であり、Ｑ端子からの出力信号の電圧値はスキャンテスト信号と等しくなるが、スキャンテスト信号の入力は無いため、出力も特段には無い（以後の期間において同じ）。第二のマスターラッチＭＬ２２のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のまｍである。第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第二のマスターラッチＭＬ２２のＱ端子からの出力信号の電圧値と等しくＲ１となる。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出漁区信号の電圧値はＲ３のままである。
期間Ｔ１７では、ＣＬＫ２１の電圧値をオフ状態、ＣＬＫ２２の電圧値をオン状態とする。
この期間では、第二のマスターラッチＭＬ２２のＧ端子への入力はオン状態となるため、Ｑ端子からの出力信号の電圧値はスキャンテスト信号と等しくなるが、スキャンテスト信号の入力は無いため、出力は無い（以後の期間において同じ）。 第三のマスターラッチＭＬ２３のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままとなる。第四のマスターラッチＭＬ２４のＧ端子への入力はオン状態であるため、Ｑ端子からの出力信号の電圧値は第三のマスターラッチＭＬ２３のＱ端子からの出力信号の電圧値と等しくＲ１となる。
期間Ｔ１８では、ＣＬＫ２１の電圧値をオン状態、ＣＬＫ２２の電圧値をオフ状態とする。
この期間では、第三のマスターラッチＭＬ２３のＧ端子への入力はオン状態であり、Ｑ端子からの出力信号の電圧値はスキャンテスト信号と等しくなるが、スキャンテスト信号の入力は無いため、出力も無くなる（以後同じ）。第四のマスターラッチＭＬ２４のＧ端子への入力はオフ状態であるため、Ｑ端子からの出力信号の電圧値はＲ１のままである。
以上のように、本実施形態の半導体集積回路を用いることにより、１パターンテスト及び２パターンテストをラッチの増加をもたらすことなく容易に行うことができる。
なお、実施形態２にて用いた２パターンテストの信号の電圧関係については、実施形態１における２パターンテストとしても用いることができるし、実施形態１にて用いた２パターンテスト及び１パターンテストの信号を実施形態２の２パターンテスト、１パターンテストに用いることも（セレクタの選択の制御について調整することが必要であるが）適宜可能である。
実施形態１に係る半導体集積回路のブロック図 実施形態１に係る半導体集積回路におけるマスターラッチの等価回路図 実施形態１に係る半導体集積回路の１パターンテストにおける各構成要素の信号電圧を示す図 実施形態１に係る半導体集積回路の２パターンテストにおける各構成要素の信号電圧を示す図 実施形態２に係る半導体集積回路のブロック図 実施形態２に係る半導体集積回路の１パターンテストにおける各構成要素の信号電圧を示す図 実施形態２に係る半導体集積回路の２パターンテストにおける各構成要素の信号電圧を示す図 従来技術１に係る半導体集積回路のブロック図 従来技術２に係る半導体集積回路のブロック図
符号の説明
ＭＵＸ１１、ＭＵＸ２１…第一のセレクタ、ＭＵＸ１２、ＭＵＸ２２…第二のセレクタ、ＭＵＸ１３、ＭＵＸ２３…第三のセレクタ、ＭＵＸ１４、ＭＵＸ２４…第四のセレクタ、ＭＬ１１、ＭＬ２１…第一のマスターラッチ、ＭＬ１２、ＭＬ２２…第二のマスターラッチ、ＭＬ１３、ＭＬ２３…第三のマスターラッチ、ＭＬ１４、ＭＬ２４…第四のマスターラッチ、ＳＬ１１、ＳＬ２１…第一のスレイブラッチ、ＳＬ１２、ＳＬ２２…第二のスレイブラッチ、ＳＬ１３、ＳＬ２３…第三のスレイブラッチ、ＳＬ１１、ＳＬ２４…第四のスレイブラッチ、ＦＦ１１、ＦＦ２１…第一のフリップフロップ、ＦＦ１２、ＦＦ２２…第二のフリップフロップ、ＦＦ１３、ＦＦ２３…第三のフリップフロップ、ＦＦ１４、ＦＦ２４…第四のフリップフロップ、ＣＫＴ１１、２１…上流側の論理回路、ＣＫＴ１２，２２…下流側の論理回路、

Claims (6)

  1. 複数のフリップフロップと、該複数のフリップフロップの各々に対応して設けられるセレクタと、を有する半導体集積回路であって、
    前記フリップフロップは、それぞれマスターラッチ及び該マスターラッチに電気的に接続されるスレイブラッチを有し、
    前記セレクタは、該セレクタが対応する前記フリップフロップの前記マスターラッチと電気的に接続されており、かつ、前記セレクタのうちの少なくとも一つは前記セレクタが対応する前記フリップフロップとは別の前記フリップフロップの前記マスターラッチとも接続されている半導体集積回路。
  2. 前記セレクタは、該セレクタが対応する前記フリップフロップとは別の前記フリップフロップにおける前記マスターラッチの出力が入力されるよう接続されていることを特徴とする請求項１記載の半導体集積回路。
  3. 前記セレクタは、該セレクタが対応する前記フリップフロップとは別の前記フリップフロップの前記スレイブラッチの出力も入力されるよう接続されていることを特徴とする請求項１記載の半導体集積回路。
  4. 前記複数のフリップフロップにおけるマスターラッチと、前記セレクタは、スキャンチェーンを構成することを特徴とする請求項１記載の半導体集積回路。
  5. 第一の論理回路と、
    該第一の論理回路からの信号を受け付ける複数のセレクタと、
    該複数のセレクタ各々に対応して設けられ、かつ、対応する該セレクタからの信号を受け付けるマスターラッチと、
    該マスターラッチ各々に対応して設けられ、かつ、対応する該マスターラッチからの信号を受け付けるスレイブラッチと、
    該スレイブラッチからの信号を受け付ける第二の論理回路と、を有する半導体集積回路であって、
    前記複数のセレクタのうちの一つは、前記半導体集積回路外部からの信号と前記第一の論理回路からの信号のいずれかを選択して対応する前記マスターラッチへ出力し、
    他の前記セレクタは、当該セレクタが対応する前記マスターラッチとは別の前記マスターラッチの信号と前記第一の論理回路からの信号のいずれかを選択し、対応する前記マスターラッチへと出力することを特徴とする半導体集積回路。
  6. 前記複数のセレクタと該セレクタに対応して設けられるマスターラッチは、スキャンチェーンを構成することを特徴とする請求項５記載の半導体集積回路。
JP2006553856A 2005-01-19 2006-01-05 半導体集積回路 Active JP4555968B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005012119 2005-01-19
JP2005012119 2005-01-19
PCT/JP2006/300022 WO2006077746A1 (ja) 2005-01-19 2006-01-05 半導体集積回路

Publications (2)

Publication Number Publication Date
JPWO2006077746A1 true JPWO2006077746A1 (ja) 2008-06-19
JP4555968B2 JP4555968B2 (ja) 2010-10-06

Family

ID=36692136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006553856A Active JP4555968B2 (ja) 2005-01-19 2006-01-05 半導体集積回路

Country Status (3)

Country Link
US (1) US7945829B2 (ja)
JP (1) JP4555968B2 (ja)
WO (1) WO2006077746A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012145467A (ja) * 2011-01-13 2012-08-02 Renesas Electronics Corp 半導体集積回路及び電源電圧適応制御システム
JP5724408B2 (ja) * 2011-01-27 2015-05-27 富士通セミコンダクター株式会社 半導体装置
US20230386530A1 (en) * 2022-05-24 2023-11-30 Micron Technology, Inc. Apparatuses and methods for command decoding

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192675A (ja) * 1987-10-02 1989-04-11 Sony Corp 集積回路
JP2003255025A (ja) * 2002-03-05 2003-09-10 Matsushita Electric Ind Co Ltd 半導体集積回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602210A (en) * 1984-12-28 1986-07-22 General Electric Company Multiplexed-access scan testable integrated circuit
GB9417592D0 (en) * 1994-09-01 1994-10-19 Inmos Ltd Single clock scan latch
US5777489A (en) * 1995-10-13 1998-07-07 Mentor Graphics Corporation Field programmable gate array with integrated debugging facilities
US6032278A (en) * 1996-12-26 2000-02-29 Intel Corporation Method and apparatus for performing scan testing
KR100240662B1 (ko) * 1997-09-25 2000-01-15 윤종용 제이태그에 의한 다이나믹램 테스트장치
JP3644853B2 (ja) * 1999-09-14 2005-05-11 富士通株式会社 半導体集積回路
US7313739B2 (en) * 2002-12-31 2007-12-25 Analog Devices, Inc. Method and apparatus for testing embedded cores
US7308626B2 (en) * 2004-02-19 2007-12-11 International Business Machines Corporation Method and structure for picosecond-imaging-circuit-analysis based built-in-self-test diagnostic
FR2884080B1 (fr) * 2005-04-05 2007-05-25 Iroc Technologies Sa Ensemble de circuits electroniques protege contre des perturbations transitoires

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192675A (ja) * 1987-10-02 1989-04-11 Sony Corp 集積回路
JP2003255025A (ja) * 2002-03-05 2003-09-10 Matsushita Electric Ind Co Ltd 半導体集積回路

Also Published As

Publication number Publication date
US20090102531A1 (en) 2009-04-23
WO2006077746A1 (ja) 2006-07-27
JP4555968B2 (ja) 2010-10-06
US7945829B2 (en) 2011-05-17

Similar Documents

Publication Publication Date Title
KR100389172B1 (ko) 리페어 신호 발생 회로
JP4555968B2 (ja) 半導体集積回路
JP2008066536A (ja) 半導体集積回路
US20090128226A1 (en) Fuse option circuit
JP2006197564A (ja) 信号選択回路およびリアルタイムクロック装置
US7733158B2 (en) Trim fuse circuit capable of disposing trim conducting pads on scribe lines of wafer
US6815940B2 (en) Diode circuit
JP2010282317A (ja) 内部電源回路、半導体装置、及び半導体装置の製造方法
JP2009188496A (ja) レベルシフタ回路及び半導体集積回路
JP4908056B2 (ja) 半導体装置および半導体装置のテスト実行方法
JPH08204582A (ja) 半導体集積回路
US20060261859A1 (en) Semiconductor integrated circuit device
JP4876254B2 (ja) 回路装置
JP2008102094A (ja) 電圧監視方法及びその装置
JP4708867B2 (ja) 半導体集積回路並びにその試験装置及び試験方法
JP2006170898A (ja) 半導体装置のテスト回路
JP2006258718A (ja) 検査回路
JP2739785B2 (ja) テスト信号入力回路
JP2010093577A (ja) 半導体集積回路及びそのテスト方法
JP3076267B2 (ja) 半導体集積回路
JPS58128087A (ja) 半導体装置
US20100204934A1 (en) Semiconductor device, power supply current measuring device and method of measuring power supply
JPH09211074A (ja) 半導体装置
JP4221426B2 (ja) 入出力回路
KR20020046306A (ko) 기준전압 발생회로

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150