JPS64826B2 - - Google Patents
Info
- Publication number
- JPS64826B2 JPS64826B2 JP54144177A JP14417779A JPS64826B2 JP S64826 B2 JPS64826 B2 JP S64826B2 JP 54144177 A JP54144177 A JP 54144177A JP 14417779 A JP14417779 A JP 14417779A JP S64826 B2 JPS64826 B2 JP S64826B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- type
- impurity layer
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000007373 indentation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910008423 Si—B Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にプ
レーナー型NPNトランジスターの製造方法に関
するものである。
レーナー型NPNトランジスターの製造方法に関
するものである。
一般にプレーナー型NPNトランジスターのベ
ース部形成はベース部にＰ型不純物拡散を行なつ
た後に、硝子層を除去し、その後に熱酸化とドラ
イブインを行なつてベースを形成する。又もう一
つの方法は、ベース部にＰ型不純物拡散を行なつ
た後に、主表面の酸化膜を除去しその後熱酸化と
ドライブインを行なつてベース部を形成する。
ース部形成はベース部にＰ型不純物拡散を行なつ
た後に、硝子層を除去し、その後に熱酸化とドラ
イブインを行なつてベースを形成する。又もう一
つの方法は、ベース部にＰ型不純物拡散を行なつ
た後に、主表面の酸化膜を除去しその後熱酸化と
ドライブインを行なつてベース部を形成する。
本発明は前記不純物拡散を行なつた後に、水蒸
気雰囲気で酸化しコレクタ部とベース部とのシリ
コン段差を100Å〜500Åする。さらに該表面の酸
化膜を除去し、押込み、酸化を行なつてベース部
を形成する構造を特徴とする半導体装置の製法に
関するものである。
気雰囲気で酸化しコレクタ部とベース部とのシリ
コン段差を100Å〜500Åする。さらに該表面の酸
化膜を除去し、押込み、酸化を行なつてベース部
を形成する構造を特徴とする半導体装置の製法に
関するものである。
通常のプレーナー型NPNトランジスタの製造
方法について第１図、第２図及び第３図、第４図
を参照して説明する。先ず通常のバイポーラ型集
積回路の絶縁分離工程を終え、ベース部形成用の
PRを行ない、ベース部拡散窓ＡからＰ型の不純
物を拡散しＰ型の不純物層５を形成する。その後
に不純物硝子層を除去した断面図を第１図に示
す。次にこのＰ型の不純物層５を押込み、酸化し
てベース部を形成する。これを、第２図に示す。
もう一つの方法として、Ｐ型の不純物層５を形成
した後、表面の熱酸化膜６をエツチング除去し、
その後にこのＰ型の不純物層５を押込み、酸化し
てベース部を形成する。これを、第３図、第４図
に示す。
方法について第１図、第２図及び第３図、第４図
を参照して説明する。先ず通常のバイポーラ型集
積回路の絶縁分離工程を終え、ベース部形成用の
PRを行ない、ベース部拡散窓ＡからＰ型の不純
物を拡散しＰ型の不純物層５を形成する。その後
に不純物硝子層を除去した断面図を第１図に示
す。次にこのＰ型の不純物層５を押込み、酸化し
てベース部を形成する。これを、第２図に示す。
もう一つの方法として、Ｐ型の不純物層５を形成
した後、表面の熱酸化膜６をエツチング除去し、
その後にこのＰ型の不純物層５を押込み、酸化し
てベース部を形成する。これを、第３図、第４図
に示す。
この一般的な製法を用いた場合、Ｐ型の不純物
層５を拡散した後に押込み、酸化を行なうとＰ型
の高濃度が残り表面に結晶歪が起きる。これによ
つてトランジスタ特性のBVCBOが劣化する。又ト
ランジスタ特性のIc／hFE特性も劣化する。Ｐ型
の不純物をボロンを使用した場合は、このＰ型の
高濃度はSi−Ｂの形で不活性ボロンとして現われ
る。この様にして結晶に歪が生じトランジスタ特
性に悪化させ歩留、品質の低下をもたらす。
層５を拡散した後に押込み、酸化を行なうとＰ型
の高濃度が残り表面に結晶歪が起きる。これによ
つてトランジスタ特性のBVCBOが劣化する。又ト
ランジスタ特性のIc／hFE特性も劣化する。Ｐ型
の不純物をボロンを使用した場合は、このＰ型の
高濃度はSi−Ｂの形で不活性ボロンとして現われ
る。この様にして結晶に歪が生じトランジスタ特
性に悪化させ歩留、品質の低下をもたらす。
又後者の方法に於いても結晶歪が起きる。さら
にコレクタ部とベース部の酸化膜厚を同じにして
いる為、ベース部の形状を外観から確認すること
が出来なく、ベース部形成後のPR工程で問題が
起きる。
にコレクタ部とベース部の酸化膜厚を同じにして
いる為、ベース部の形状を外観から確認すること
が出来なく、ベース部形成後のPR工程で問題が
起きる。
本発明の目的はこのような点を改良して特性を
安定化した半導体装置の製造方法を提供すること
にある。
安定化した半導体装置の製造方法を提供すること
にある。
本発明の特徴は、半導体基板の主表面から延在
させて一導電型のコレクタ部と逆導電型のベース
部とを形成する工程を備えた半導体装置におい
て、前記コレクタ部に逆導電型の不純物層を形成
する工程と、次に水蒸気中で酸化を行うことによ
り、前記不純物層の表面に250Å〜125Å膜厚の熱
酸化膜を形成する工程と、前記熱酸化膜を含む半
導体基板表面上の酸化膜を除去する工程と、しか
る後に押込み酸化を行うことにより前記逆導電型
の不純物層を基板内部に拡散させて所定形状の逆
導電型のベース部を形成すると同時に半導体基板
表面に酸化膜を新たに形成する工程とを有する半
導体装置の製造方法にある。
させて一導電型のコレクタ部と逆導電型のベース
部とを形成する工程を備えた半導体装置におい
て、前記コレクタ部に逆導電型の不純物層を形成
する工程と、次に水蒸気中で酸化を行うことによ
り、前記不純物層の表面に250Å〜125Å膜厚の熱
酸化膜を形成する工程と、前記熱酸化膜を含む半
導体基板表面上の酸化膜を除去する工程と、しか
る後に押込み酸化を行うことにより前記逆導電型
の不純物層を基板内部に拡散させて所定形状の逆
導電型のベース部を形成すると同時に半導体基板
表面に酸化膜を新たに形成する工程とを有する半
導体装置の製造方法にある。
この発明によれば不純物拡散後、水蒸気雰囲気
で酸化し、酸化膜を除去、その後で押込み、酸化
を行なうことによりＰ型の高濃度層を除去するこ
とが出来る。これによつてベース部のＰ型不純物
層の表面に発生する結晶歪を取り除くことが出
来、トランジスタ特性のBVCBOを安定にすること
が出来る。又トランジスタ特性のIc／hFE特性値
の改善を計ることが出来るのである。一方表面段
差（シリコン段差）を100Åから500Åになる為、
ベース部の形状を外観から確認することが出来、
ベース部形成後のPR工程で支障なく進めること
が出来る。この発明により特性が改善され高信頼
性のプレーナー型NPNトランジスタを得ること
が出来る。
で酸化し、酸化膜を除去、その後で押込み、酸化
を行なうことによりＰ型の高濃度層を除去するこ
とが出来る。これによつてベース部のＰ型不純物
層の表面に発生する結晶歪を取り除くことが出
来、トランジスタ特性のBVCBOを安定にすること
が出来る。又トランジスタ特性のIc／hFE特性値
の改善を計ることが出来るのである。一方表面段
差（シリコン段差）を100Åから500Åになる為、
ベース部の形状を外観から確認することが出来、
ベース部形成後のPR工程で支障なく進めること
が出来る。この発明により特性が改善され高信頼
性のプレーナー型NPNトランジスタを得ること
が出来る。
次にこの発明の特徴をより良く理解するため、
この発明の実施例につき図面を用いて説明する。
第１図はバイポーラ型集積回路の絶縁分離工程を
終え、ベース部形成用のPRを行ない、ベース部
拡散窓からＰ型の不純物を拡散し、Ｐ型の不純物
層を形成する、その後に不純物硝子層を除去した
後の工程を示すもので説明する。先ずＰ型シリコ
ン基板１にPR技術を用いてN+型埋込み層４を作
り、その上に所定の厚さのＮ型シリコンエピタキ
シヤル成長層２を成長させ、このＮ型エピタキシ
ヤル成長層２の上にＰ型の高濃度不純物層３を形
成時のマスクとして用いる所定の厚さ（3500〜
5700Å）のシリコン熱酸化膜６を形成し、PR技
術を用いて熱酸化膜６を選択エツチング除去し、
所要箇所に所要形状の拡散窓を設けて、Ｐ型の高
濃度不純物を拡散し、押込みと酸化を行なつてＰ
型の高濃度不純物層３を形成する。次にベース部
を形成するためにPR技術を用いて熱酸化膜６を
選択エツチング除去し、所要箇所に所要形状の拡
散窓Ａを設ける。この選択エツチング除去で形成
された拡散窓ＡにＰ型不純物拡散を行ない、Ｐ型
の不純物層51018〜1020 ATM／cm3を形成し、不純物硝
子層を除去する。（以下の説明からは本発明の特
徴を示したものである。）第５図から説明に入る。
Ｐ型の不純物層５を形成した後、水蒸気雰囲気中
で酸化して、Ｐ型の不純物層５に熱酸化膜６を成
長（250〜1250Å）する。この時Ｎ型エピタキシ
ヤル層２とＰ型の不純物層５の表面段差（シリコ
ン段差）が100〜500Åになる。次に表面の熱酸化
膜３を全部、エツチングで除去する。これを、第
６図に示す。次にＰ型不純物層５の押込みと酸化
を行ない所定の深さまで押込み、Ｐ型の高濃度不
純物層３、Ｐ型の不純物層５、Ｎ型エピタキシヤ
ル成長層２の表面の熱酸化膜６の厚さが全て同じ
である。これによつてプレーナー型NPNトラン
ジスタのベース部が形成される。この製法により
結晶歪のない高信頼性のプレーナー型NPNトラ
ンジスタを得ることが出来る。
この発明の実施例につき図面を用いて説明する。
第１図はバイポーラ型集積回路の絶縁分離工程を
終え、ベース部形成用のPRを行ない、ベース部
拡散窓からＰ型の不純物を拡散し、Ｐ型の不純物
層を形成する、その後に不純物硝子層を除去した
後の工程を示すもので説明する。先ずＰ型シリコ
ン基板１にPR技術を用いてN+型埋込み層４を作
り、その上に所定の厚さのＮ型シリコンエピタキ
シヤル成長層２を成長させ、このＮ型エピタキシ
ヤル成長層２の上にＰ型の高濃度不純物層３を形
成時のマスクとして用いる所定の厚さ（3500〜
5700Å）のシリコン熱酸化膜６を形成し、PR技
術を用いて熱酸化膜６を選択エツチング除去し、
所要箇所に所要形状の拡散窓を設けて、Ｐ型の高
濃度不純物を拡散し、押込みと酸化を行なつてＰ
型の高濃度不純物層３を形成する。次にベース部
を形成するためにPR技術を用いて熱酸化膜６を
選択エツチング除去し、所要箇所に所要形状の拡
散窓Ａを設ける。この選択エツチング除去で形成
された拡散窓ＡにＰ型不純物拡散を行ない、Ｐ型
の不純物層51018〜1020 ATM／cm3を形成し、不純物硝
子層を除去する。（以下の説明からは本発明の特
徴を示したものである。）第５図から説明に入る。
Ｐ型の不純物層５を形成した後、水蒸気雰囲気中
で酸化して、Ｐ型の不純物層５に熱酸化膜６を成
長（250〜1250Å）する。この時Ｎ型エピタキシ
ヤル層２とＰ型の不純物層５の表面段差（シリコ
ン段差）が100〜500Åになる。次に表面の熱酸化
膜３を全部、エツチングで除去する。これを、第
６図に示す。次にＰ型不純物層５の押込みと酸化
を行ない所定の深さまで押込み、Ｐ型の高濃度不
純物層３、Ｐ型の不純物層５、Ｎ型エピタキシヤ
ル成長層２の表面の熱酸化膜６の厚さが全て同じ
である。これによつてプレーナー型NPNトラン
ジスタのベース部が形成される。この製法により
結晶歪のない高信頼性のプレーナー型NPNトラ
ンジスタを得ることが出来る。
第１図、第２図及び第３図、第４図は従来の製
造方法を示す半導体基板の断面図で、第５図乃至
第７図は特に本発明に基づく一実施例で、半導体
装置の製造方法を工程順に説明した半導体基板の
断面図である。尚、図において、１……Ｐ型シリ
コン基板、２……Ｎ型エピタキシヤル成長層、３
……Ｐ型の高濃度不純物層、４……N+型埋込み
層、５……Ｐ型の不純物層（ベース）、６……熱
酸化膜、Ａ……拡散窓。
造方法を示す半導体基板の断面図で、第５図乃至
第７図は特に本発明に基づく一実施例で、半導体
装置の製造方法を工程順に説明した半導体基板の
断面図である。尚、図において、１……Ｐ型シリ
コン基板、２……Ｎ型エピタキシヤル成長層、３
……Ｐ型の高濃度不純物層、４……N+型埋込み
層、５……Ｐ型の不純物層（ベース）、６……熱
酸化膜、Ａ……拡散窓。
Claims (1)
- １ 半導体基板の主表面から延在させて一導電型
のコレクタ部と逆導電型のベース部とを形成する
工程を備えた半導体装置において、前記コレクタ
部に逆導電型の不純物層を形成する工程と、次に
水蒸気中で酸化を行うことにより、前記不純物層
の表面に250Å〜1250Å膜厚の熱酸化膜を形成し
て該不純物層の表面を前記コレクタ部の表面より
も凹ませて段差を形成する工程と、前記熱酸化膜
を含む半導体基板表面上の酸化膜を除去して段差
を有する前記表面を露出せしめる工程と、しかる
後に押込み酸化を行うことにより前記逆導電型の
不純物層を基板内部に拡散させて所定形状の逆導
電型のベース部を形成すると同時に半導体基板表
面に酸化膜を新たに形成する工程とを有すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14417779A JPS5667966A (en) | 1979-11-07 | 1979-11-07 | Semiconductor device and preparation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14417779A JPS5667966A (en) | 1979-11-07 | 1979-11-07 | Semiconductor device and preparation method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5667966A JPS5667966A (en) | 1981-06-08 |
| JPS64826B2 true JPS64826B2 (ja) | 1989-01-09 |
Family
ID=15355987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14417779A Granted JPS5667966A (en) | 1979-11-07 | 1979-11-07 | Semiconductor device and preparation method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5667966A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548455B2 (ja) * | 1972-07-19 | 1980-12-05 | ||
| JPS4933555A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS5224397B2 (ja) * | 1973-06-05 | 1977-06-30 | ||
| JPS5636567B2 (ja) * | 1973-10-17 | 1981-08-25 |
-
1979
- 1979-11-07 JP JP14417779A patent/JPS5667966A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5667966A (en) | 1981-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02153536A (ja) | 半導体装置 | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS64826B2 (ja) | ||
| US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
| JPH0136710B2 (ja) | ||
| JPH06275633A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0128508B2 (ja) | ||
| JPH038582B2 (ja) | ||
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04192335A (ja) | 半導体装置の製造方法 | |
| JPH0350739A (ja) | 半導体装置の製造方法 | |
| JPH0650740B2 (ja) | 半導体装置 | |
| JPS5846062B2 (ja) | 半導体装置及びその製法 | |
| JPS592377B2 (ja) | 半導体素子の製造方法 | |
| JPS6018951A (ja) | 半導体装置の製造法 | |
| JPS6154256B2 (ja) | ||
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH0628262B2 (ja) | 半導体装置の製造方法 | |
| JPS60117764A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01233754A (ja) | 半導体装置の製造方法 | |
| JPH0541384A (ja) | 半導体装置及びその製造方法 |